TWI289904B - Strained semiconductor-on-insulator structures and methods for making strained semiconductor-on-insulator structures - Google Patents

Strained semiconductor-on-insulator structures and methods for making strained semiconductor-on-insulator structures Download PDF

Info

Publication number
TWI289904B
TWI289904B TW094127491A TW94127491A TWI289904B TW I289904 B TWI289904 B TW I289904B TW 094127491 A TW094127491 A TW 094127491A TW 94127491 A TW94127491 A TW 94127491A TW I289904 B TWI289904 B TW I289904B
Authority
TW
Taiwan
Prior art keywords
glass
semiconductor
insulator
layer
substrate
Prior art date
Application number
TW094127491A
Other languages
English (en)
Other versions
TW200625531A (en
Inventor
Bruce Gardiner Aitken
Kishor Purushottam Gadkaree
Linda Ruth Pinckney
Matthew John Dejneka
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of TW200625531A publication Critical patent/TW200625531A/zh
Application granted granted Critical
Publication of TWI289904B publication Critical patent/TWI289904B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Glass Compositions (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Description

1289904 九、發明說明: 【發明所屬之技術領域】 本發明係關於半導體結構,以及特別是關於半導體在 絕緣體上結構以及製造半導體在絕緣體上結構之方法。 、至目前,半導體在絕緣體結構中最常使用半導體材料 ,為矽該結構在文獻中係指矽在絕緣體上結構以及簡稱為 nS0In 〇本發明一般係關於半導體在絕緣體上結構 在絕緣體上結構。 ’
為了易於表示,下列說明全部係關於石夕在絕緣體上么士 構:參考該特別形式半導體在絕緣體上結構將使本發明;兒 明變為容料及並糊奴及在任何情況並不作為 本發明範圍。 在此所使用SOI簡寫通常係指半導體在絕緣體上 其包含非限制性之石夕在絕緣體上結構。同樣地,所使用^ 通常係指半導體在玻璃上結構,其包含非限制性石夕在玻 上結構。S0G驗亦包含半導體在玻璃降兖上結構,1 非限制性之石夕在玻璃陶甍上結構。簡稱S0I包含S0G、。 【先前技術】 矽在絕緣體上結構技彳标對高性能薄膜電晶體,太陽能 電池,以及顯示器例如主動陣列顯示器逐漸變為重要。 在絕緣體上結構晶片包含—薄層單晶質石夕(通常厚 -0· 3微米,一些情況厚達5微米)於絕緣材料上。又· 多種得到該晶片之方法包含外延成長Si於相匹配 之晶格上;單晶體石夕晶片黏附至另外一石夕晶片其中&〇 化層成長於該晶片上,接著藉由抛域餘刻頂^晶 = 達到,如G· 1 S G· 3微米單晶體發層;或以離子植入法 植入氳或氧離子以形成埋嵌氧化層於頂部石夕 、 子植入情況中埋财氧化層,或在氫離子植入情況 片狀剝離)薄Si層以以氧化層黏接至另外一 &晶片。這一 第 5 頁 1289904 ,以離子植入為主方法已發現更能商業化實施。特別地, 氫離子植入方法具有優點優於氧離子植入處理過程,其中 所需要植入能量為小於氧離子植入所需要能量之通以及 所需要劑量約降低約100倍。 氣離子植入法之層狀剝離最初揭示於例如Bister等人 ^"Ranges of the 0. 3-2 MeV H+ and 0. 7-2 MeV H/
Ions in Si and Gen, Radiation Effects, 1982, 59: 199-202,以及更進一步由Michel Bruel所證明。參閱Bruel 之美國弟 5374564 號專利;Μ· Bruel Electronic Lett· 31, 1995 PP 1201-1202;以及L· Diciiccio, γ· Letice,F·,
Letertre, C. Jaussad and M. Bruel, Electronic Lett. 3^ 1996, PP 1144-1145。每一上述參考文獻在此加入作 ,參考之用。該方法通常包含下列步驟。熱氧化層成長於 單晶體矽晶片上。氳離子再植入該晶片以產生基板裂縫。 植$能量決定所產生裂縫以及量劑決定裂缝密度。該晶片 f室溫下再放置於與另一矽晶片(支撐基板)接觸以形成暫 時性之黏接。晶片再作熱處理至_°c以促使次基板裂縫 成長以由Si晶片分離石夕薄層。所形成組件再加熱至溫度高 於1000 C以完全地將具有SiCfe下層之Si薄膜黏接至支撐 基板,即去植入Si晶片。該處理過程因而形成石夕在絕緣體 上結構具有一薄膜砍黏接至另一矽晶片,其具有氧化物絕緣 層在其中間。 對於SOI結構商業化應用重要考慮因素為費用。至目 前,該結構費用主要部份為矽晶片之費用,該晶片支撐氧化 層,頂部為Si薄膜,即主要費用為支撐基板。雖然使用石英 作為支撐基板已在先前多個專利提及(參閱美國第6丨40209, 6211041,6309950, 6323108, 6335231 及 6391740 號專利), 石英本身為相當昂貴的材料。在說明支撐基本中,一些上述 說明麥考文獻已提及石英玻璃,玻璃,以及玻璃陶瓷。列於 第6 頁 1289904 這些參考文獻中其他支樓基板包含鑽石,藍寶石,碳化石夕,氮 化矽,陶瓷,金屬,以及塑膠。, 如本發明所發現,並非單純地在SOI結構中以較不昂貴 材料替代石夕晶片以製造出晶片。特別地,難以大量低價格 製造出玻璃或玻璃陶瓷以替代石夕晶片,即難以製造價格競 爭性之S0G結構。此由於在本發明之前並無實際使用玻璃 或玻璃陶变作為在半導體在絕緣體上結構中支撐基板之技 術。 應變石夕效應π已加以使用以得到較高電子移動性以及 洞孔移動性於石夕為主半導體材料上。如說明於美國第⑽7 633及6539641號專利中,應變矽薄膜成長係藉由逐漸地增 加Ge濃度於石夕晶片上沉積出SiGe層而達成,而後矽層再形 成於最上面SiGe層上。在SiGe層及矽層間之熱膨脹係數 不相匹配將使石夕層承受張應力。在應變矽層中,電子將遭遇 較小阻力以及比未應變矽流動更為快速達7〇%,其導致;敵電 子裝置比未應變矽製造出相當尺寸裝置為快速達35%。不過, 應變石夕基板價格較咼,因為在本發明之前,業界並無實際技術 以製造半導體在絕緣體上結構,其具有應變半導體層及玻璃 或玻璃陶兗作為支樓基板。 【發明内容】 本發明一項實施例係關於半導體在絕緣體上結構,其 包含弟'一及弟^一層,其直接地或經由'一層或多層中間層彼 此連接,其中第一層包含單晶體半導體材料;第二層包含玻 璃或玻璃陶瓷;以及玻璃或玻璃陶瓷熱膨脹係數(25-30(TC )小於比半導體材料之熱膨脹係數(25°C)。 本發明另外一項實施例係關於半導體在絕緣體上結構 ,該結構包含第一及第二層彼此直接地或經由一層或多層 中間層連結,其中第一層由單一晶體半導體材料所構成;第 二層由玻璃或玻璃陶瓷所構成;其中半導體在絕緣體上結 1289904
構具有使Μ溫度Tuse;以及其t 一 dT
Tuse 為大於零。 本發明另外一項實施例係關於一種製造半導體在絕緣 體上結構之方法,該方法包含: (A) 提供第一及第二基板,其中 (1)第一基板包含第一外部表面以黏接至第二基板(第 黏接表面),弟一外部表面以施力17力量至第一基板(第一 把^力里表面),以及内部區域以分離第一基板為第一部份 及弟一部份(分離區域),其中: (a) 第一黏接表面,第一施力动量表面,以及分離區域 彼此相互平行; (b) 第二部份在分離區域及第一黏接表面之間;以及 (c) 第一基板由單一晶體半導體材料所構成;及 ^2)包含兩個外侧表面之第二基板,一個表面作為黏附 予第一基板(第二黏接表面)以及另外一個表面作為施加力 里至苐一基板(第二施力口力量表面),其中: ^ (a)第工^接表面及第二施力Π力量表面為彼此相互平 行的以及彼此分離距離為1¾;以及 〇3)第二基板,該基板由玻璃或玻璃陶瓷所構成; (B) 使第一及第二黏接表面接觸,· (C) 在第一及第工^接表面處第一及第二基板彼此黏接 一段時間足以同時地: ★ (1)施加力量至第一及第二施加力量表面以緊壓第一及 苐一黏接表面在一起; j2)對第一及第二基板施加電場,其主要特徵為在第一 及第二施加表面處分別為第一及第二電壓Vi及V2,該電壓 在^些表面處電壓為均勻的,其中Vl高於π,使得電場方向 為第一基板至第二基板;以及 1289904 第一及第二基板加熱,該加熱主要特徵為在第一 ^第二施加力量表面處分別為第一及第二溫度Ί\及T2,在 這些表面處溫度躺⑽α及所辦溫度使彳_於冷_ -般溫度時第-及第二基板產生不同的收縮因而使分離區 域處之第一基板變弱;以及 (D)冷卻第一及第二基板以及使第一及第二部份在分 區域處分離, ^中T2及半導體材料之熱膨脹係數以及玻璃或玻璃陶
瓷材料之熱膨脹係數選擇將使得半導體材料在25r下為承 受張力。 ” 一本發明半導體在絕緣體上結構以及製造半導體在絕緣 體上結構之方法具有一些優點優於先前技術。本發明滿足 ,長時期對低價格應變S0I結樣紐之需求。除此本發 明提供该結構新穎的形式。在本發明許多應用中包含下列 領域例如光電,RF電子,以及混合訊號(類比/數位)電子元 件,以及顯示器應用例如為LCD及〇LED,其中與非晶質石夕, ,石夕以及未應變石夕^主裝置作比較能夠顯著地達成改善性 能。除此,亦能夠達成高效率光電以及太陽電池。本發明新 穎的處理技術及其新穎的應變SQI結構顯著地降健變s〇i 結構之價格以及因而滿足半導體業界低價格應變半g體裝 置之持續需求。 ^ 本务明其他特性及優點將詳細地揭示出下列說明中, 其,份立㈣為熟知此技術者了解或藉纟實施詳細說明及 申請專利範圍及附圖所揭示内容而明瞭。 »人們了解先前一般說明及下列詳細說明只作為本發明 之範例,以及在於提供概念或架構以了解申請專利範圍所 揭示之本發明原理及特性。 所包含附圖在於提供更進一步了解本發明,以及在此 加入構成說明書之一部份。附圖並不按照比例,以及各個 1289904 元件尺寸可加以改變以更清楚地顯示。附圖顯示出本發明 一個或多個實施例,以及連同說明書作為解釋本發明之原 理及操作。 ’、 【實施方式】 本發明一項實施例示意性斷面圖顯示於圖1中。半導 體今麥緣體上結構20包含第一層22,以及第二層24。第一 層说及第二層24直接地或經由一層或多層中間層彼此黏附 在一起,如圖1所示。假如存在一層或多層中間層夾於第一 層22及第二層24之間,則第一層22及第二層24需要地分 離不超過lOOnm距離。第一層22由單晶體半導體材料所構 成,玻璃或玻璃陶兗在25-300°C溫度範圍内之熱膨脹係數(以 CTE(25-300°C)表示)為小於半導體材料25°C之熱膨脹係數 (以CTE(25°C)表示)。玻璃或玻璃陶瓷CTE(25-30(TC)能夠 為正值,或能夠為負值(例如為冷一鐘霞石為主之玻璃陶曼) ° CTE(25-300°C)值表示該溫度範圍内之平均⑽。 需要地,玻璃或玻璃陶兗之CTE(25-30(TC)至少小於半 fH#^CTE(25〇C) 3xl〇-V°C 〇 。兗CTE(25-300°C )至少小於半導體材料之cte(25°C )5xl Ο—7/
c。在本發明特別實施例中,玻璃或玻璃陶瓷之CTE(25一細 。(^至少小於半導體材料,或甚至於1〇χ 10 /。0。為了防止弟一層破壞或分層,半導體材料之[τε(25 - 30(TC)與玻璃或玻璃陶瓷之CTE(25—3〇(rc)間 不大於 30x1 (TVt:。 在此所說明材料CTE表示為均勻材料本身之CTE以 及並不表示為本發明實際半導體在絕緣體上結構中材 之實際膨脹特性。由於第一及第二層彼此黏接在一起以 及通常為堅硬材料,其膨脹及收縮特性會受到所黏接豆他 第二層材糊CTE存在差值,以及在 如剛皿度下IWi各層彼此連接在一起,由於冷卻至室溫,其 第10 頁 1289904 中一層產生張力以及其他層會產生壓力。在此所使用”尋求 收縮V由於冷卻至一般溫度產生差分收縮,,以及類似名詞反 應^由Tbcnd冷卻時基板收縮通常不同於非黏接收縮,例如 所說明較大正值CRE由於冷卻尋求收縮至某一程度,但是無 法(通常不會)實際收縮達到由於黏附至具有較小正值CTE 之層所導致程度。 、…在本發明特定實施例中(例如當半導體材料為矽為主 半^體材料),玻璃或玻璃陶瓷CTE(25—3〇〇〇C)並不大於泣 xl〇 / C。十本發明這些特定實施例中,玻璃或玻璃陶瓷 • CTE(25—300。〇需要小於2〇xl〇?c,優先地小於ΐχίο-ν C,或甚至於小於i5xl(ry>c。在本發明特定實施例中,玻 璃或玻璃陶瓷應變點為小於。 ’ 地在本發明所需要實施例中,半導體材料為承受張力狀 態。例如,顯示於圖1中實施例中,在半導體在絕緣體上結 構^用溫度τ(修為现,lGGt:,或超i§ HGGt溫度範 圍)第一層需要為承受張力之應變。張力應變會改善半導 體材料之電子及洞孔移動特性,因而能夠使裝置製造具有 改良之特性。例如,第一層之主體移動性需要地具有至少 ^未應變狀態半導體材料主體移動性之麵。更需要地, 第、,層之主體移動性需要地具有至少為未應變狀態半導體 材料主體移動性之議。應變半導舰·細第54422〇 5二6107653, 6573126及6593641號專利中,這些專利之說明 在此加入作為參考。
半導體材料能夠為矽為主之半導體材料,或能夠為任 何其他適當形式之半導體材料,例如為III-V半導體,IHV it ίΐ」1—IV—v半導體,或1v半導體。適合使用作為第一 層+V體材料切融半導體材鄕他紗(例如未摻 ^ ^雜石夕,P—摻雜石夕);摻雜錯之石夕(SiGe);以及碳化 矽(1 )。能夠使用於第一層中其他半導體材料之範例包 Ϊ289904 及inp~為主材料。第-層實際上可為 ίΐίΐ,度。例如,第一層厚度能編達1微米,以及 5_之間,在iGnm至⑽而範圍内厚度為 =憂先_的。第-料導斷料具有叙細之鱗服係為 Ϊ’::夫疋於材料。例如第一層半導體材料25。。之熱膨脹 係婁丈在20xl〇7/°c及70xl(T7/Qc之間。 層半導珊料實f上為單晶體材料形式。實質上 係心弟-層考慮半導體材料正魏含有至少一些内部 加人射,·$錄陷或一 體半軸職或影響整
第二層玻璃或玻璃陶瓷需要矽石為主之玻璃或 j且。需要1存在於玻璃或玻璃陶瓷中濃度至少為3〇 ^耳i。更需要地,存在於玻璃或玻璃陶究中Si〇2濃度至少 ^ 40莫耳%。適合使本發明中玻璃陶究能夠包含任 :晶机例如為莫來石,堇青石,尖晶石,万—石英,或万一鐘 =。在本發鴨定實施例中,帛二層玻璃喊結晶相為 =日日石,/3-石英,或沒-鋰輝石。玻璃陶瓷之玻璃相需要充 伤的以能夠在底下製造半導體在絕緣體上結構所說明方法 之步驟(〇触愤正軒飾_第—層及第二層間之 界面。 曰在實施本發日月中能夠使用非石夕石為主玻璃及玻璃陶竟 ,但是通常為較不需要,因為較高價格及/或較差性能所致。 在本發明特定實施例中例如半導體在絕緣體上結構),玻璃 或玻璃陶瓷需要為氧化物之玻璃或氧化物玻璃陶究·。不過 ,作為-些應用,例如對於採用並非石夕為主之半導體材料的 SOI結構,並非氧化物為主例如非氧化物玻璃之第 要的,但是通常為較高價格。 作為特賴闕如為齡H細,賴或_陶究在 第12 頁 1289904 可見光,接近紫外線,及/或接近紅外線波長範圍需要為透 明的。例如,玻璃或玻璃陶瓷需要在350nra至2微米波長範 圍内為透明的。 第二層玻璃或玻璃陶瓷能夠使用熟知此技術者熟悉的 技術由傳統原料製造出,以及能夠使用底下所說明方法以 及本公司美國第10/779, 582號專利申請案專利名稱為,, Glass-Based SOI Structure” 之方法連接至第一層。 在本發明特定實施例中,玻璃或玻璃陶瓷需要地包含 至少一些正離子,其在下列所說明及美國第1〇/779582號專 利所說明方法之步驟(〇過程中能夠朝著施加電場方向移 動,即遠離黏接之第一層及第二層間之界面以及朝向第二 層後側。驗金屬離子例如為Li+,Na+,及/或K+離子為該^ 返之適^正離子,因為其通常具有較高移動性大於包含於 玻璃及玻璃陶瓷中之其他形式正離子。不過,並不具有鹼 金屬離子之玻璃及玻璃陶瓷能夠使用於本發明中f例如, 具有其他移動性離子例如為鹼土金屬離子(例如為C2+ 紀,虻V%戈其他正離子例如為 過渡金屬離子能夠使用於本發明半導體在絕緣體上結構 之第二層中,雖然後面所提及離子會不想要地減小光^透 射度,特別是在紫外線透射度。 在本發明玻璃或玻璃陶瓷含有鹼金屬或鹼土金屬離子 之實施例中·鹼金屬及鹼土金屬離子之濃度能夠在寬廣範 圍内變化,代表性濃度以氧化物為基準為〇·丨及4〇重量%之 間。所需要鹼金屬及鹼土金屬離子濃度以氧化物為基準為 0· 1-10重量%之間。許多標稱不含驗金屬之玻璃具有數十 至婁欠百ppm驗金屬污染物,其在下列所說明方法之步驟 過程中會移動。 雖然單一玻璃或玻璃陶瓷所構成之基板為優先的,假 如需要情況下能夠使用疊層結構。當使用疊層結構時,最 1289904 靠近於第-層之疊層應該具有在此所說明第二層由單一玻 璃或玻璃陶紐料所構成之特性。遠離第一層之層優先地 亦具有這些特性,但是可具有較緩和特性,目為其並不直接 地與最先基_互_。在後者情财,料二層特定之 特性不再令人滿意時,第二層視為終止。
沿續這些相同的情況,存在中間層在第一層與第二層 之間。例如,在底下所說明黏接處理過程中,第一基板及/ 或第^練能夠包含表面層於所有或部份外侧表面上,例 如半‘體上氧化物層。當存在時,該表面層應該具有組成 份及/或厚度將防止在第一及第二層之間形成強烈黏接。 特別地,在半導體基板上具有厚度1〇〇nm之氧化層會導致弱 化或不黏接玻璃或玻璃陶瓷。假如第一 在-層或多層中間層,其需要之合併厚度為小於“汽 間層合併厚度更需要地小於5〇nm,以及甚至於需要小於3〇 ▲雖然預期並不受到任何特別的操作理論限制,人們相 f具有严之氧化層對電流提供較高電阻以及因而消除在 第一及第二基板間之界面處電解形式之反應作用,人們相 f底下所說明之方法將提供所需要強固之黏附。因而,當 氧1匕層存在於第一基板黏接表面上而相對於絕緣層時,其 功月b主要作為不起化學作用之層。同樣地,任何形成於第 ,基板黏接表面上之氧化層不應干擾電流以及將需要地使 厚度小於lOOnm。當表面層存在於第一及第二基板黏接表 面上時,其變為半導體在絕緣體上結構第一層及第二層間 之中間層。 使用作為本發明玻璃之需要玻璃系列包含鋁矽酸鹽玻 璃,领酸鹽玻璃,銘蝴石夕酸鹽玻璃,以及稀土族鋁矽酸鹽玻 璃。適當高應變點玻璃組成份之範例以莫耳%表示列出於 底下表1及2中。熟知此技;[标者能夠使用標準方法製造出 第14 頁 1289904 這ΐτ/、他適當玻璃組成份。例如列於底下之玻璃能夠藉 由混δ組成份氧化物,鹵化物(例如Alcl3),磷酸鹽(例如 A1 (P〇3)3或Α1Ρ〇4)及/或碳酸鹽(CaC〇3)粉絲喊研磨器中歷 日π 1小日守以製造出1kg原、料。混合原料能夠再置入pt掛禍 以及加以錄於刪。c辆彡高溫爐至帛二天,械時間後熔 融玻璃倒在不鏽鋼板上以及在咖它及95(rc之間退火以釋 除應力。這些玻璃能夠由熟知此技術者藉由改變組成份而 特別地設計出。例如,CTE能夠藉由降低si〇2含量以及Al2〇3 與RE2O3比值以及藉由改變耶必特性而提高,其中貺為稀土 族金屬。例如,以Y2O3替代La£>3將提高應變點以及降低熱膨 脹係數。熟知此技術者能夠添加少量(例如高達數個百分比) 鹼金屬或驗土金屬離子至下列不含鹼土金屬及驗金屬組成份 以得到玻璃更適合使用於下列所說明黏接方法中。 表1 綱 Si〇2 Al2〇3 Α12〇6 CaC La20: ! Y2〇: )Ti〇2 P2O5 麵占 (°C) mm (°c: CTE(25-300 t:Xxl〇·7)」 1A 78 15.4 0 0 2.6 0 0 4 837 894 18 1B 79.62 7.47 0.12 12.8 0 0 0 0 783 835 33 1C 8123 8.34 0.12 9.82 0.20 0.29 0 0 __808 863 30 1D 82.92 9.26 0.12 6.71 0.41 0.58 0 0 826 883 27 1E 84.70 1022 0.13 3.44 0.62 0.90 0 0 840 900 19 1F 86.57 11.22 0.13 0 0.85 1.23 0 0 ---—-.—— 908 982 15 1G 86*24 11.18 0.13 0 0 2.45 0 0 914 994 16 1H 86.89 11.27 0.13 0 1.71 0 0 0 896 966 15 11 89.98 7.44 0.12 0 0.81 0 1.65 0 887 964 11 1J 89.70 7.41 0.12 0 0.71 0 2.06 0 890 965 9 1K 76 12.1 0.5 11.4 0 0 0 0 812 867 32 1L 75.75 13.2 0.5 8.55 1 1 0 0 804 858 32 1M 75.5 14.3 0.5 5.7 2 2 0 0 808 859 31 1N 75.25 15.4 0.5 2.85 3 3 0 0 819 867 30 10 75 16.5 0.5 0 4 4 0 0 831 876 32 1P 75 16.5 0.5 0 8 0 0 0 812 860 36 1Q 82 11.5 0.5 0 4 0 2 0 867 929 22 1R 82 11.5 0.5 0 3.5 0 2.5 0 876 943 22 1S 80 10.5 0.5 9 0 0 0 0 818 875 26 1T 80 12.5 0.5 4.5 1.25 1.25 0 0 820 870 28
第15 頁 1289904 1U 80 13.5 0.5 2.25 1.87 5 1.87 5 0 0 830 881 25 IV 80 14.5 0.5 0 2.5 2.5 0 0 854 905 26 1W 81 10.75 0.5 6.75 0.5 0.5 0 0 814 869 26 IX 82 11 0.5 4.5 1 1 0 0 820 876 24 1Y 83 11.25 0.5 2.25 1.5 1.5 0 0 843 901 22 IX 84 11.5 0.5 0 2 2 0 0 893 959 22 表2 範例 Si02 ai2o3 La2〇3 Y2O3 SrO Na20 Sn02 液稱泉溫 m°c) CTE(25-300oC) (xl0'7°C) 2A 82 12.6 4.9 0.5 0 0.5 0 1450 - 2B 80 14 3 3 0 0.5 0 1450 - 2C 80 14 2.75 2.75 1 0 0 1480 - 2D 80 14 3 3 0 0 0 1470 29 2E 84 11.2 4.3 0 0.5 0 0.5 1490 - 力吖一種迥甘便用作马本發明平導體在絕緣體上結構 第二層之玻璃為鋁鱗石夕酸鹽玻璃。簡單三相組成份(例如 為底下表3中範例3A-3C)傾向具有最低熱膨脹係數以及高 應變點。不過假如簡單三相組成份與半導體材料膨脹性間 不相匹配為太大(例如,太大其會導致應變半導體層破壞或 分層),有可能藉由添加一種或多種改良成份至簡單三相玻 ,而^供較面CTE玻璃。一般改良成份包含驗金屬及驗土 氧化物(例如為 NaA LiA BaO, CaO),以及 ZnO, Y2〇3,La2〇3, Ga2〇39 Ti〇2, Zra, Hf〇2, Ge〇25 Sn〇2, Nb2〇5 Ta2〇5 〇 例如BaO, Y2O3及L—為特別需要之改良劑,其導致CTE提高 =不會A大地減小玻璃應變點。改良玻璃之範例顯示於底下 ,3之範例3D—N。熟知此技術者能夠使用傳統溶融以及形成 程峨_ 土族金屬優統細,__玻璃以使 入厘^發明中,以及能夠添加少量(例如高達數個百分比)鹼 ifn土=至底下所列不含驗土金屬及驗金屬離子以 =2=合個於概日滕接方法。例如,類似上述所 於_ c之Pt關中,其使时石,礬土,銘偏璘酸鹽(或正 第16 頁 !2899〇4 碟酸鹽)混合物作為原料以及適當氧化物或碳酸鹽為改良劑。 坡壤通常在冷卻至室溫前在900°C下退火。稀土族金屬/鑭 I呂矽酸鹽玻璃更詳細地說明另一美國專利申請案中,該專利 名稱為High Strain Point Glasses,該專利之說明在此力口入 作為參考。
適合使用於本發明中玻璃陶瓷材料能夠使用一些組成 份系列,其包含尖晶石,冷-石英,以及万一鐘輝石為主之晶 相。適合使用於本發明之玻璃陶瓷可包含其他為主之晶相 例如為莫末石,堇青石,以及/5-鐘霞石。該組成份一些範例 顯示於表4,以及說明於美國第5968857及6248678號專利 ,該每一專利之說明在此加入作為參考。能夠使用具有低或 甚至於負值CTE(例如主要冷-鋰霞石或冷一石英,例如鋰鋁 矽酸鹽冷-石英玻璃陶瓷)以及適當應變點之其他玻璃材料 f料於本發明中。具有低膨脹性之玻璃陶瓷材料能夠使用 熟知此技術者熟知的方法製造出。雖然大部份玻璃陶瓷具 f、些鹼金屬或鹼土金屬離子,任何已知低膨服性不含驗金 屬或驗土金屬離子之玻璃陶瓷能夠利用少量鹼金屬或鹼土 第17頁 1289904 金屬離子加以改良使玻璃陶瓷材料更適合使用於所說明黏 接方法中。 糸脈份(wt%) 範例4 A 範例4B 範例4C 箪綱4D ί 範例4Ε Si02 71.6 68.8 68.8 68.8 70.7 AI2O3 12.7 19.2 19.2 19.2 22.1 ΖπΟ 4.4 1.0 1.0 1.0 0 MgO 2.1 1·8 1.8 1.8 0 BaO 1.2 0.8 ] 0.8 0.8 0 Li20 0 2.7 21 2.7 4.0 Na2〇 0 0 0 0 2.0 K20 0 0 0 0 1.2 Ti〇2 5.0 2·7 2.7 2.7 2.8 Zl〇2 3.0 1.8 1.8 1.8 1.6 熱戯 1000oC,2h 920oC,0.5h 1050°C,0.5h U〇〇°C,〇.5h 850oC,2h 晶相 雜日石 β-破+β-鋰 MB β-麵柘 β韻 CTE(25-300°C) (xlO_7/°C) 25 4.7 7.8 7.9 24 應_占(°Q 938 870 1001 1018 無鐘測 在已知使用溫度下第一層之張力應變強烈地決定於黏 接溫度與使用溫度間之溫度差值,以及相對熱膨脹係數為 第一層及第二層材料溫度之函數。在此所使用之黏接溫度 為第一層及第二層變為彼此黏接在一起處之界面溫度。黏 接溫度在1及1之間,以及可近似表示為1及了2平&良或 由熟知此技術者了解之熱模擬或量測測定出。為了使第一 層在使用溫度下為受應變狀態,第一層將必需進一步接觸 其由於由黏接溫度Tbond冷卻至使用溫度所致。因而,依據 本發明實施例,第一層及第二層材料之熱膨脹係mm 第18 頁 1289904
Tbond
CTEfirstlayerCO-CTEsecondlayerCOdT 為大於零。需要地,
Tbond J CTEfinst layerCO
-CTEsecondlayerCOdT 為大於 lxl〇—4。更需要地,j CTEfirstbyer(T)-
Tuse CTEseoond layerCO dT為大於2X10—4。在特別需要實施例中,
Tbond f CTEfirst |ayer(T) ·€ΠΈ5β〇οηοΙ_Γ(Τ)€ΐΤ 為大於 1χ1 〇-4。需要地,半導 TUse 5
體在絕緣體上結構在25-100°C使用溫度範圍内f CTEfi_er(T)_
Tuse CTEseoondlayeriOdT具有上述所說明之數值。例如依據本發明一 項實施例,半導體在絕緣體上結構在25。〇使用溫度下具有上 述婁丈值。依據本發明另一項實施例,半導體在絕緣體上結
Tbond
财100°C使用溫度下具有上述數值之]
Tuse CTEsecond ^,^Τ) dT 〇 如熟知此技術者了解,在玻璃或玻璃陶纽所黏附半 導,層間之黏接強度為半導體在絕緣體上結構之主 體ΐίίίίί耐^性為非常重要的以確保半導體在絕緣 第-層舆第二層間:黏接強度 ϊΐ 為 在本發明特別實施例_,第-声 能 ’、弟一層間之黏接強度需要至少為15 J/m2。黏接能量a 第19 頁 1289904 夠使用刻痕量測決定出,其能夠使用Nano Indenter II(MTS Systems Corporation,Eden Prairie,MN)裝置 Berkovich 鑽石刻痕器。如熟知此技術者了解,能夠使用其他儀器進 行刻痕量測。所進行刻痕含蓋一個範圍負載,以及圍繞著 刻痕之區域加以檢視以查看是否存在分層。依據D.B.
Marshall and A.G· Evans,丨丨Measurement of Adherence of Residually Stressed Films by Indentation. I.
Mechanics of Interface Delamination,,,J. Appl.
Phys,56[10] 2632-2638 (1984)文獻進行黏接能量計算, 該文獻相關部份在此力口入作為參考之用。黏接能量測定更 進一步說明可參考美國第10/779582號專利。 本發明另外一個實施例示意性斷面圖顯示於圖2中。 半導體在絕緣體上結構40包含第一層42及第二層44,其如 同上述對圖1實施例說明。第二層44具有第一表面46,以及 與弟一表面48分隔距離1>2,第一表面46實質平行於第二 表面,以及比第二表面48更接近第一層42。表面為,,實質平 行”係說明兩個表面間可能存在些微地相交角度(例如高達 數度)。”實質平行”亦包含一個或多個表面可能為不完全 平坦的。弟一層44亦包含參考表面50,其中第二層44實質 ^也平行於第一表面46,以及與第一表面46分隔IV2距離。 第二層44包含一種或多種陽離子,每一正離子在參考表面 50處具有參考濃度ci/Ref 〇第二層亦具有正離子耗盡區域 52,其啟始於弟一表面以及朝向麥考表面延伸,其中至少一 種正離子濃度相對於參考濃度Ci/Ref耗盡。耗盡離子可為 移動性正離子,例如鹼金屬離子或鹼土金屬離子。正離子 ^盡區域達成可採用下列所說明方法及美國第1〇/779582 號專利申請案所說明方法藉由在步驟(C)中正離子移動形 成。 / 依據本發明另外一項實施例,其示意性斷面顯示於圖3 第20 頁 1289904 中,半導體在絕緣體上結構60正離子耗盡區域52(其實質上 已對圖2加以說明)具有未端邊緣62。第二層44更進一步包 含堆積區域54靠近於末端邊緣62。在堆積區域54中,至少 一種正離子濃度為相對於該離子之Ci/Ref增加。增加之離 子例如為移動性離子例如為鹼金屬離子或鹼土金屬離子, 以及需要地與正離子耗盡區域52之耗盡離子相同。堆積區 域能夠以下列所說明及美國第10/779582號專利所說明方 法藉由在步驟(C)中引導正離子而形成。 本發明另外一項實施例示意性斷面顯示於圖4中。半 導體在絕緣體上結構80包含第一層82及第二層84。半導 體在絕緣體上結構80依序地包含半導體材料90;具有增加 氧含量之半導體材料92;具有至少一種正離子濃度減小之 玻璃或玻璃陶究94,具有至少一種正離子濃度增加之玻璃 或玻璃陶瓷96,以及玻璃或玻璃陶瓷98。該結構能夠使用 後面所說明方法及美國第10/799582號專利所說明方法製 造出。 在本發明特定需要之實施例中,第二層之玻璃或玻璃 陶究具有相當低濃度之驗金屬離子。需要地,玻璃或玻璃 陶瓷中以氧化物為基準之鐘,鈉及鉀總濃度為小於2%重量 比。更需要地,玻璃或玻璃陶瓷中以氧化物為基準之鋰,鈉 及鉀總浪度剔♦職量。在本發_別綠實施例中, 玻璃或玻璃陶究中以氧化物絲準之銀触鉀總濃度為 小於0.1%重量比。 說明於後面及美國第1〇/779582號專利之方法能夠使 、知此技術者製造出應變大尺寸之半導 、、、口構具有取大尺寸不小於1〇公分。 所半導體在絕緣體上結構能财質地製造出任何 而予又之層。例如第一層需要具有i微米之厚度。在 第21 頁 1289904 第一層厚度為lto及5〇-。第二層厚 =而要在0.5咖及1咖之間。對於一些半導體在絕緣體上 構之應用,絕緣層厚度為大於或等於j : 寄生電容_ 4JL f妨為需要的以避免 tiinf°過去,該厚度 二f據項實施例,絕緣層厚度大於1微 ?+巧在絕緣體上結構能_單地使用厚度不小於1 = HiL即地達成。第二度優絲限值為i 被米0 通常,第一層厚度相當厚足以支撐第一層通過本發明 处理步驟,以及後續在S〇i結構上進行處理過程。雖然,第 二_|度理論上並無上限值,超過支撐功能所需要^最 終SOI結構之厚度通常並非優先的,因為第二基祕度越厚 ,本發明方法步驟(C)過程中施力ϋ相同電壓差值在基板内電 場強度越低。 本發明半導體在絕緣體上結構能夠使用於許多形式半 導體為主裝置以及終端產品。例如依據本發明一項實施例 ,薄膜半導體包含圖案化元件,其包含如上述所說明半導體 在絕緣體上結構。依據本發明另一實施例,液晶顯示器包 含液晶材料以及圖案化元件包含如上述所說明半導體在絕 緣體上結構,其需要具有透明的第二層。依據本發明另外 一個實施例,0LED裝置包含發光有機材料以及圖案化元件 包含如上述所說明半導體在絕緣體上結構,其需要具有透 明的第二層。如說明於美國第1〇/779582號專利申請案,熟 知此技術者能夠使用傳統的方法製造這些裝置。 ’ 斷面示意圖顯示於圖5-8中之本發明另外一項實施例 係關於製造半導體在絕緣體上結構之方法,特別是8〇〇結構 。在方法步驟(Α)顯示於圖5,其顯示第一及第二基板(no, 120),其中: ’ 第22 頁 1289904 (1)第一基板110包含第一外部表面111以黏接至第二基 板(苐一黏接表面),第二外部表面112以施力π力量至第一基 板(第一施加力量表面),以及内部區域113以分離第一基板 為弟一部伤114以及弟二部份ιΐ5(内部區域113在此稱為” 分離區域’’,其能夠為氫離子植入區域),其中:(a)第一黏接 表面111,第一施加力量表面112,以及分離區域113實質地 彼此平行; '、 (b)第二部份115在分離區域ι13及第一黏接表面ln 間;以及 (c)第一基板11〇包含單晶體半導體材料;以及 (2^第二基板120包含兩個外部表面121,d —個表面黏 接士第一基板(第接表面)以及另外一個作為施加力量 至弟二基板(第二施力口力量表面),其中 (a)第二黏接表面丨21及第二施加力量表面122實質上彼 此平行以及彼此分離距離D2;以及 、、 (b),二基板12〇由玻璃或玻璃陶瓷所構成。 顯示於圖6中方法之步驟⑻中,第一及第接表面 111哲121接觸在-起(一旦接觸,第—及第二之黏接表面形 成弟一及第二基板間之界面)。 ^示於圖7中方法之步驟(〇中,第—及第;接紐 ,弟一及第二Ιέ接表面處(即在界面處)彼此黏接接 起歷時一段充份時間,同時地進行下列步驟: 緊第楚-力里至第一及第二施加力量表面112, 122以 緊£弟=反苐二黏接表面111,112在一起; -對及第二絲削,120施加電場,其在第-及第 7、^主里ί面112,122處分別為第一及第二電壓%及V2 -為均勾的,Vl高於V2,使得電場方向為第’ 基板1|0朝向弟二基板12〇;以及 ⑶對第-及第二級11〇, 12〇加熱,在第_及第二施加 第23 頁 1289904 里,面ll2,122處分別為第一及第二溫度TH,在這些 士面5温度為均勻的,溫度選擇將使得祕冷卻至室溫,第 二及=二基板110,丨2◦產生不同的收縮因而使分離區域11S 處之第一基板110變為脆弱。 在圖8所不方法之步驟⑼中,黏接第一及第二紐11〇 ,冷卻至-般溫度(例如為室溫之—般溫度以及第一 部ϋ4,115在分離區域113a-b*分離,111而形成半 =在巧緣體上結構140具有第一層142(來自於第一基板 110)及第二層144(來自於第二基板12〇)。 玻,或玻璃陶瓷之CTE及半導體材料之CTE在使用溫度 下為承X張力應魏態。例如,半導體材料在饥,1〇『c, 或在25.°C溫度範圍内需_承受張力應變。第一及第 二細才料(CTE及其他)特性需要如同上述對半導體在絕 緣體上結構所酬情況。例如在本發贿需要實施例中,玻 ,或玻璃陶瓷CTE(25-300。〇為小於半導體材料之CTE(25 C)。在本發明其他所需要實施例中,帛一層及第二層材料之 CTE將使知在使用溫度下例如耽,1〇(rc,或25一1〇〇。匸溫度
Abond 範圍内 Tj CTEfirstlayerfO - CTEsec_ayer代)dT 為大於零 依#本發Μ-ί胃實施例,_贼玻^躺雜要具有一 種或兩種下列特性: (I) 玻璃或玻璃陶瓷應變點為小於1〇〇(rc以及包含正 離子(例如為驗金屬或驗土金屬離子),其在步驟(〇過程中 在第二龜120内移動,其移動方向為離開第1接表面 121以及朝向第二施加力量表面122;及/或 (II) 玻璃或玻璃陶莞包含(a)非橋接性氧以及⑹正離 子(例如鹼金屬或驗土金屬),其在步驟(。過程中在第二美 板120内移動,其鷄方向為離開第二黏接表面121以了草月 第24 頁 1289904 向第二施力u力量表面122。 如熟知此技術者了解,玻璃中或玻璃陶瓷之玻璃相中 ,橋接性氧係藉由玻璃非形成網狀結構成份提供於玻璃之 ,。例如,在許多玻璃中,非橋接氧包含經由加入驗土金屬 氧化物(例如MgO, CaO, SrO,及/或BaO)於玻璃組成份中之玻 璃部份的氧原子。 雖然本發明並不預期受到任何特別操作理論之限制, 人們相信電解形式反應作用在步驟⑹過程中發生。特別 地,人們相信半導體基板(第一基板)作為電解形式反應之 正極以,反應作用之氧產生於第一及第二基板間之界面區 ,。芑氧相信將與半導體材料(例如石夕)反應以在原處形成 氧化半導體之混合區域(例如矽為主半導體石夕氧化物區域) 。該混合區域啟始於界面處以及延伸進入第一基質。在第 二基板之玻璃或玻璃陶瓷中非橋接氧之存在相信對產生氧 拌演重要角色,該氧與第一基板半導體材料反應。 人們相信該反絲之產姐域料體材料結合為強 烈鍵結之來源,其形成於本發明第一基板半導體材料與第 二祕玻璃或玻璃陶瓷之間,即在第一及第二基板間至少 部份(以产可能全部 > 為經過半導體材料與源自於第二基板 反,性^反應。顯挑雜絲觀織繼結並不需 要高溫處理即在高於1〇〇〇。匚溫度下處理達成。 ^避,高溫處理之特性能夠使第二基板為能夠以鋪 k即藉由消除南溫處理過程,本發明消除由 夕,石英,鑽石,藍寶石細構成支標 〜,別地,達成強_接而並不需要高溫處理之能力 第二施能由玻璃或玻璃陶兗所構成,在一項 璃或玻璃随呈現出應變點小於1Wc。更特 顯不器應用,玻璃或玻璃喊應變點通常為小於麵^ 第25 頁 1289904 及在其他實施例為小於700°C。對於電子及其他應用,應變 點優先地小於1000°C。如玻璃製造業界所熟知,與具’有^ 高應變點之玻璃或玻璃陶瓷作比較,具有較低應變點之玻 璃或玻璃陶瓷較為容易製造。 為了使黏接變為容易,玻璃或玻璃陶瓷應該至少某種 程度為可導電。玻璃或玻璃陶瓷導電性決定於其溫度以及 因而在半導體材料與玻璃或玻璃陶瓷之間達成強固5結 在下列因素之間為平衡的:1)玻璃或玻璃陶瓷導電性,2)步 驟(C)所使用之溫度α及τ2),3)在步驟(c)中施加於第一Γ 及第一基板電場之強度,以及4)步驟(C)進行之時間。 作為一般準則,玻璃或玻璃陶瓷在250°C下電阻ρ優先 地為小於或等於1〇16Ω-cm(即在25(TC下導電性為大於^ 等於l(T16Siemens/cm)。更優先地,在250°C下電阻p為小 於或專於10 Ω-αη,以及最優先地為小於或等於ι〇η·5^ ^人們了解雖然石英在250°C下具有所需要之電阻值 1011¾-cm,其在步驟(〇中缺乏能夠移動之正離子,以及 其因而導致石英並不適合使用於依據上述步驟製造 在絕緣體上結構之第二基板。 -cm 作為特定第一基板/第二基板組合,第一基板110黏接 表面^11預先處理以減少氫濃度已發現有益於達成第一基 ,之第二部份115黏接至第二紐12〇。制地,當由植^ 氫離晶轉移梦賊至含有鹼土金屬離子之玻璃基 板時,該氫濃^降低發現為特別地重要的。人們相信氫濃土 度降低對具有高應變點例如在850°C至90(TC範圍内之玻璃 有颇,其纖對無線即_及其他電子應 且們發現在氨離子植入後,植入石夕晶片之表面 現祕额軒。終麟Si絲之氫發 要々糟由使用緩和氧化處理以得到有效Si層轉移至 第26 頁 1289904 種類玻璃晶片上而減少植入&晶片表面上之氫濃度。 氣濃度減少將導致使植入石夕晶片更為親水性以及能夠使施 加電壓及加熱過程中發生黏接。在處理過程中形成強固黏 接能夠使Si薄膜均勻地由母晶片分離。 疋里地,已發現不利用氫濃度減少之處理過程只有大 約10%玻璃晶片覆蓋Si薄膜以及甚至於在覆蓋表面中Si薄 膜傾向為非均勻的。不過,當在Si表面上氳濃度藉由氧化 處理減少時,均勻的Si薄膜變為黏附至玻璃晶片整個表面 上。 能夠使用各種方法以減少植入晶片表面上氫濃度。優 先的方法包含表面之中等氧化處理例如利用氧電漿處理晶 片^利用過氧化氫,過氧化氫及氨,過氧化氫及氨接著過氧 化氫及酸,或這些處理過程之組合。利用氧電漿處理為優 先的方法,特別是在商業裝置中。雖然並不預期受到任何 特定操作理論之限制,人們相信在這些處理過程中,終端表 面氫基氧化為氫氧基,其因而使石夕晶片表面為親水性。氧 電漿優先地在室溫下進行以及氨+過氧化物或氨+過氧化物 接著以酸+過氧化物處理在25-l〇〇°c進行處理。 雖然先剷說明係關於石夕晶片,人們了解氫濃度減少將 有盈於異於石夕半導體材料所構成之氫植入半導體晶片。 參考圖6,該圖顯示出本發明處理過程之步驟⑻,其第 一及第二基板110及120促使接觸於黏接表面m及121處。 在t發明優先實施例中,第一及第二相對兩端及中間區域 及弟一基板在步驟⑻之前力口熱,例如加熱至施力动量之表 面112及122分別為Τι及T2。在該情況下,在步驟(C)黏接處 理過程中第一及第二基板間應避免不同的膨脹。可加以變 化,第一及第二基板在步驟⑻之前並不預先加熱,但是進 行加熱於表面111及121接觸後以及在步驟(〇開始前及/或 發生黏附前步驟(C)初始部份過程中。當進行預先力^熱,黏 第27 頁 1289904 旦第-及第二秘達到所需要 。你ΐίΐ地顯示於® 7中處理槽140能夠具有不同的構造 所2„ 由suss MICR0TEC of Munich,G_y 備能夠使用作為處理槽。能夠使用相同的設 =乍為商業顧,細麟同時地處理乡轉—絲二 n纟且件之設備通常為優先的。 ,於^明使用低至中等溫度,壓力,電場強度,以及 滿意、處理槽之規定並不被要求,其為本發明 利用的免點,即本發日月能夠利用相當便宜及廣泛可 利用或客戶應用容易製造之設備實施。 圖3示出處理過程之中間参驟,即步驟(c),其中第一 佶C此黏接在—起。步驟(c)進行-段時間足以 ^弟-及弟一勤反彼此黏接在—起於第一及第4接表面 二ΐίϊϊϊ)能夠進行歷時45至90分鐘之間。較短時 (例如時間小於30分鐘)以及在商業化 進仃步驟(〇所需要_能誠少為5-15分鐘 材料’處理溫度及施加電壓最佳化情況。 ㈣Γ/ϋϊ姑巾等真空情況下進行,即槽40在進行 v,(C)日伽乂真空抽除。優紐射壓力為小於或等於 以及最優先地小於或等於1〇-3毫巴。可加以變化 v驟(C)能夠在惰性氣體中例如氬氣,統等進行。, 夠立且特,第一及第二級,熟知此技術者能 Ϊ痒地由本毛明揭示出内容決定出步驟(〇之適當時間, 、:ifi電f組合。特贱熟知此技術者能夠選擇這些 ^ 、、且5 w、旎夠在半導體及玻璃或玻璃陶瓷間產生黏接 半導體在絕緣體上結構非常強 i触及/級麟酬祕之錄力量及外界 第28 頁 1289904 電壓心及V2需要滿足下列關係:i〇〇v/cm$(Vl-V2)/D 測kV/cm,其中D為第一及第二紐之厚度。 除了上述黏接角色,在步驟(〇施加之電場亦移動正離 f (陽離子)於第二基板内,其方向為由第二基板黏接表面( 第Ιέ接表面)朝向其施力α力量表面(第二施力动量表面) 口亥移動4先地形成正離子耗盡區域123,其啟始於第一及 第二1灰間之界面以及延伸進入第二基板,即正離子耗盡 區域啟始於第二黏接表面以及延伸進入第二基板持續至第 二施加力量表面。
、,玻璃或玻璃陶瓷含有鹼金屬離子例如為Li+,Na+,及 /或K+a夺,該正離子耗盡區域形成為特別需要的,因為該離 半導雜置讀作。驗土金麟子例如為 Mg,Ca,Sr,及/或此2+亦會干擾半導體裝置之操作以 $因而正離子耗盡區域亦優先地具有這些離子域少濃度 糸人們發現—旦形成之正離子耗域長時間 =於ίΐ於半導體在絕緣體上結構加熱至較高溫度 3成ϊΐίί地高於步驟(c)所使用之溫度。在高溫 域在半導體在絕緣體上結構正常操 ?=ΐ處理過程中驗金屬驗 i=;擴散回到半導體在絕緣體上結構之 =用選擇操作參數以達成強固黏接 if i區域為所需要寬度及所需要減少正成= 此技術者糊:發明 當存在時,正離 上出僉其中正離子為所有所關切的正離子 即地決 子織__她方崎如輸在絕緣體上 頁 第29 1289904 結構之主要特性。 耗施加輯瓣跑包含於玻 於或接近離第一及第二顧 =遠田 ^邊緣)°在堆積區域内,正離子濃度高 ΪΧ'ίΐΐ i,細軒百分比制時,在堆積區域 趨_獻社體敍5倍。類似正離 該堆積區域存在時為本發明方法所製造半導 體在絕緣體上結構之主要特徵。 , 在步驟(c)過程第一及第二勒反之溫度,即選擇 數值以達成在分離區域處使半導體基板(第一基板)弱化( 例如破裂)重要的功能,第二部份被黏接至第二絲。 二雖然並不預期受到任何特定操作理論之限制,人們相 信由於黏附之第-及第二絲在步驟(c)後冷卻至室溫,半 導體絲弱化主要發生於分雜麟。藉選擇71及 Τ2(參閱底下),該冷卻將導料—及帛三勒砰同地收縮 ^亥不同$縮將施加應力於第一基板,其將顯示為在分離 區域處之第一勤反發生弱化/破裂。如上述所說明,不同收 縮將使得第一基板收縮超過第二基板。 在步驟(C)過程中ΊΊΤ2數值將決定於第一及第二基 板之相對熱膨脹係氣選擇這些數值之目標在於確保基板, 優先地第一基板,收縮較大程度而大於另外一個基板(優先 地為弟二基板)以施力口壓力以及因而在冷卻過程中使分離 區域變為脆弱。作為本發明任何特定應用(例如任何特定 半導體材料及任何特定玻璃或玻璃陶瓷),熟知此技術者能 夠依據本發明所揭示内容立即地選取出1及丁2數值,其產 生不同的收縮足以使分離區域變為脆弱,使得第一基板之 第一及第二部份能夠彼此加以分離以製造出所需要之S01 結構。在本發明所需要實施例中,玻璃或玻璃陶瓷Ti,τ2以 第30 頁 1289904 及應變點Ts滿足下列關係·· HOt^TigTVK^Ot:;以及
Ts-350°C^T2^Ts+350°C ° 需要地,Tl及T2在30(TC及1000°C之間。在本發明特定實施 例中,Tl及T2均在300°C及800°C之間。 、 々如底下對圖8更進一步詳細說明中,在分離區域處第一 及第二部份之分離導致每一部份在發生分離處具有剝離表 面。如先前技術所知,由於初始形成即在任何後續表面處 理之前,該分離表面特徵在於表面粗糙度通常至少為〇· 5咖 KMS,例如為1—1〇〇隨,以及決定於處理過程條件,其通常具 有巧用來形成分離區域植入離子例如氫之濃度,高於存在、 於第一及第二部份物體中之濃度。由於初始形成,剝離表 面主要特徵在於扭曲結晶結構,如TEM所看到。在一般應用 中,剝離表面在使用前加以拋光使得其_表面粗糙度減少 至lnm或更小例如至rms表面粗糙度約為〇· 1咖以作為電子 應用。在此所說明所謂”剝離表面”包含最初形成表面及在 任何後續處理後之表面。 分離區域113使用熟知此技術者熟知之植入/剝離或未 來可發展出之技術形成。目前,分離區域優先地使用上述 所說明氫離子植入技術形成。亦能夠使用其他目前已知之 技術以形成分離區域例如共同植入氫與氦或氫與领離子。 所選擇技術將在步驟(D)過程中使第一基板在分離區域處 分離為第一及第二部份。因而,分離區域需要藉由對熱處 理/冷卻處理過程變為脆弱而產生反應,使得第一基板能夠 分離為第一及第二部份。 在步驟(C)過程中施加於第一及第二基板之壓力確保 §經歷熱處理以及施加電場步驟時這些基板緊密地接角萄。 在該情況下,能夠在;&板間達成強固的黏接。 通常,半導體基板(第一勤反)能夠承受較高壓力大於 1289904 玻璃或玻璃陶瓷(第二基板)情況。因而,選擇壓力以提供 基板間緊密接觸而不會使第二基板受損。 能,使用廣泛範圍壓力。例如分別施加於第一及第二 基板之第一以及第二施加力量表面的壓力分別滿足下列關 係·· Ipsi $PSl〇〇psi ;以及最優先地為· ipsi $p^5〇psi。 再次地,任何本發明特定應用所使用特別壓力值能夠 被熟知此技術者由本發明内容立即地決定出。 本發明能夠使用單-第一絲及單一第二基板達成。 可力α以麦化,能夠使用本發明方法以形成超過一個观結 於皁一第二基板上。 例^能夠使用步驟w至⑼以形成第—S0I結構,其 ^未覆蓋第二基板整個面積。因而,能夠重複步驟⑷至、 之广sou,其覆蓋全部第一S01結構所未覆蓋 不^二°第二S01結構可與第—soi結_同或 造第—501結構中所使用第 同的 賴或糊細反上形 發明t _性的絲—適合於本 間之間隙填份相鄰結構 ;體層於所需要尺寸之;==多種連續性半 摩巳例: 第32 頁 1289904 本發明更進一步由下列非限制性範例加以說明。 範例:
表3玻璃3N之lOOmm直徑,lmm厚度晶片加以精細研磨以 及拋光,該玻璃含有氧化物為計算基準之1%莫耳比Naz〇摻 雜劑。厚度為525微米之石夕晶片在l〇〇keV下植入氫,利用清 潔劑及蒸镏水在8x1016離子/cm2離子量劑下進行清洗,再β 利用10%硝酸清洗,以及在SUSS MICR0TEC^接器中與玻璃 晶片接觸。玻璃晶片在450°C下以及石夕晶片在400°c真空中 加熱,以及施加l〇psi壓力以及1750伏特電壓差(玻璃為接 地,矽晶片為1750V)歷時5分鐘。在相同的電壓差及壓力下 ,玻璃晶片在575°C加熱以及石夕晶片在525°C下加熱歷時10 分^童,而後移除電壓差以及壓力,以及讓黏附之晶片'冷卻。 冷卻晶片分離為具有矽薄膜之石夕在玻璃上晶片,以及石夕晶 片。在玻^离上石夕層具有薄的受損頂層,以及未受損單晶體 石夕底層。薄的受損層能夠加以拋光或姓刻掉以得到 矽在玻璃上之晶片。 熟知此技術者了解本發明能夠作各種變化及改變而並 =會脫f本發明之精神及範圍。因而本發明各種變化及改 變均含蓋於下列申請專利範圍及同等物範圍内。 【圖式簡單說明】 結構發明-項實施例之轉體在絕緣體上 域4===::正離子耗盡區 導體例具有堆積區域之半 上結明另-項實施例之半導體在絕緣體 第五圖至第八圖為依據本發明另一項實施例製造半導 第33 頁 1289904 體在絕緣體上結構方法各步驟之示意性斷面圖。 附圖元件數字符號說明:, 半導體在絕緣體上結構20;第一層22;第二層24;半 導體在絕緣體上結構40;第一層42;第二層44;第一表面 46;第二表面48;參考表面50;正離子耗盡區域52;堆積 區域54;未端邊緣62;半導體在絕緣體上結構80;第一層 82;第二層84;半導體材料90;增加氧含量之半導體材料 92;正離子濃度減小之玻璃或玻璃陶瓷94;種正離子濃度 增加之玻璃或玻璃陶瓷96;玻璃或玻璃陶瓷98;第一基板 110;第一外部表面111;第二外部表面112;内部區域113 ,:113a,113b;第一部份114;第二部份115;第二基板120; 外部表面121,122;半導體在絕緣體上結構140;第一層 142;第二層 144〇 第34 頁

Claims (1)

1289904 十、申請專利範圍: 1. 一種半導體在絕緣體上結構,其包含第— 接地或經由-層或多層中間層彼此連接,其中第由單 晶體半導體材料所構成;第二層由__ ^ ===璃喊之_5-_為小於半 2·依據中請專利範1項之半導體在絕緣體上結構 3. 依據申請專利範圍第1項之半導體在絕緣體上結 玻璃或玻璃陶瓷之CTE(25-30(TC)為小於半導體材料之、〒 CTE(25°C) 5χ1(Γ7/°(:。 4. 依據申請專利範圍第!項之半導體在絕緣體上 玻璃或玻翻絲坑下為張力應聽態。 ’ /、Τ 5二依據申請專利細第!項之半導體在絕緣體上結構, 有主體移動性,為未應變狀態半導體材料主體矛多動 6. 依據申請專利範圍第!項之半導體在絕緣體上結構 玻璃或玻璃陶瓷具有應變點為等於或大於1〇5〇<t。…、τ 7. 依據申請專利範圍第i項之半導體在絕緣體上結構, 半導體材料為矽為主之半導體材料。 ’ ^ 8·依據申請專利細第j項之半導體在絕緣體上結構 玻璃或玻璃陶莞之CTE(25—3〇〇。〇為小於22xl〇Vc。"、 9·依據中請專利細第"頁之半導體在絕緣體上結構, _或玻_£之 CTE(25-_°C)為小於 2Gxl(T7/°c。、 10·依據申請專利範圍第i項之半導體在絕緣體上結構, cTE(25V)n^m^^m^ cte(25-3〇〇〇c ) 間的差值為小於3〇χ〗〇-7/°g β 11·依據申請專利範圍第i項之半導體在絕緣體上結構,其中 第35 頁 1289904 玻璃或玻璃陶兗由銘石夕酸鹽玻璃,娜夕酸鹽玻璃,銘娜 鹽玻璃,以及稀土族金屬鋁矽酸鹽玻璃選取出。 12·依據申請專利細第1項之半導體在絕緣體上結 玻璃或玻璃陶瓷為鋁石粦石夕酸鹽玻璃。 、口 ’ -、甲 13.依據申請專利細第7項之半導體在絕緣體上結構 玻璃或玻璃陶瓷包含鹼金屬離子或鹼土金屬離子。,^ 14·依據申請專利範圍第1項之半導體在絕緣體上 中玻璃或玻璃暇為具找拉^石英,初^^二 晶相。 15·依據申請專利細第1項之半導體在絕緣體上結 中第-層在溫度下黏接至第二層,以及其中 絕緣體上結構具有使用溫度U以及其中 ▼ Tbond f CTEfirsnayeriT) _ CTEse〇〇_yer(T) dT 為大於零。 丄use 16.依據申請專利細第丨項之半導體在絕緣體上 中第-層在溫度Ttaxi下黏接至第二層,以及其中半 ’、 絕緣體上結構具有使用溫度TtBe,以及其中 Ibond JcCTEwayepCO-CTEsea^ayemdT 為大於零。 U.fTi專利細第1項之半導體在絕緣體上結椽其 中第-層/、第―層間之黏接強度至少為。 H申請專利細第1項之半導體在絕緣體上結橇其 具有分離距離為仏之第一及第二平行的表面,第一表 面比弟一表面更靠近於第一層; 本ΐ!!2ί有茶考表面,該參考表面在第二層内,2)與第-又·平行,及3)與第一表面分隔距離為IV2; (in)包含-種或多種正離子,每—種正離子在參考表面 第36 頁 1289904 處具有參考濃度Ci/Ref ;以及 (iv) 具有一區域(正離子耗盡區域),其啟始於第一表面 處以及延伸朝向參考表面,其中至少一種正離子濃度相對 於該離子參考濃度Ci/Ref為耗盡的。 19·依據申請專利範圍第18項之半導體在絕緣體上結構,其 中啟始於第一表面及延伸朝向參考表面之區域具有遠端邊 緣,以及其中第二層更進一步具有 (v) —區域(堆積區域)於遠端邊緣附近,其中至少一種正 離子濃度相對於該離子之Ci/fef為增加的。
20·依據申請專利範圍第18項之半導體在絕緣體上結構,其 中玻璃或玻璃陶瓷包含一種或多種正離子,以及正離子耗 盡區域為耗盡一種或多種鹼金屬離子以及鹼土金屬離子。 21·依據肀請專利範圍第1項之半導體在絕緣體上結構,其 中玻璃或玻璃陶兗包含一種或多種正離子,以氧化物為’基、 準在玻璃或玻璃喊中鐘肩及鉀離子總和為小於2%重^ 22·依據申請專利範圍第}項之半導體在絕緣體上結复 中第一層最大尺寸為大於1〇公分。 ,/、 依據申請專利範圍第!項之半導體在絕緣體上 中至少部份結構依序地包含·· 布^ 半導體材料; 具有增加氧含量之半導體材料; 料至少—種正軒域少轉子濃度之玻顧玻璃陶瓷材 料^'種正離子為增加正離子濃度之玻璃或玻璃陶瓷材 玻璃或玻璃陶瓷。
H申Λ專利細第1項之半導體在絕緣體上結^ 中第一層厚度並不大於10微米。 再 第37 頁 1289904 25· —種液晶顯示裔,該液晶顯示器由圖案化顯示器元件所 構成,該元件包含申請專利範圍第1項之半導體在絕緣體 上結構。 26· -,薄膜電晶體,該薄膜電晶體由圖案化顯示器元件所 構成,該元件包含申請專利範圍第1項之半導體在絕緣體 上結構。 27· —種半導體在絕緣體上結構,該結構包含第一及第二 層彼此直接地或經由一層或多層中間層連結,其中第一層 辟-g齡導断料所構成;帛二層自麟或玻璃陶兗 φ 所構成;其中半導體在絕緣體上結構具有使用溫度 Τ 丄 bond 以及其中 f CTEfirsUayerdl· CTEseo^y^ dT 為大於零。 丄use 28·依據申請專利細第27項之半導體在絕緣體上結構,其 Tbond 、 中了 CTEfinstiayer(T)-CTEsec〇ndiayer(T)dT 為大;^ ΙχΙΟ"4。 Tuse ' 29·依據申請專利細第27項之半導體在絕緣體上結構,其 Tbond 中 CTEfirstiayerfO - CTEsec〇ndlayer(T) dT 為大於^零。 30·依據申請專利範圍第27項之半導體在絕緣體上結構,其 Tbond 中 / CTEfirstlayer(T)-CTEsecondlayer(T)dT 為大於 1χ1〇_4。 25 C 31· —種製造半導體在絕緣體上結構之方法,其包含· (A)提供第一及第二基板,其中: /、 · (1)第一基板包含第一外部表面以黏接至第二基板(第 一黏接表面),第二外部表面以施加力量至第一基板(第一 施加力量表面),以及内部區域以分離第一基板為第一部份 第38 頁 1289904 及第—部份(分離區域),其中: 彼此^接表面,第-施加力量表面,以及分離區域 (_二部份在分_顧帛—雜絲之間;以及 =)第-紐由單-晶體半導體材料所構成;及 $笙-外側表面之第二龜,—個表面作為黏附 旦$ 板(第二黏接表面)以及另外一個表面作為施加力 里至弟二基板(第二施力口力量表面),其中:
y (a)第二^接表面及第二施加力量表面為彼此相互平 行的以及彼此分離距離為仏;以及 〇3)第二基板,該基板由玻璃或玻璃陶瓷所構 (B) 使第一及第二黏接表面接觸; (C) 在第一及第工^接表面處第一及第二勤反彼此黏接 一段時間足以同時地: 々(1)施加力量至第一及第二施加力量表面以緊壓第一及 苐二黏接表面在一起; 斤(2)對第一及第二基板施力口電場,其主要特徵為在第一 及第二施加表面處分別為第一及第二電壓%及V2,該電壓 在這些表面處電壓為均勻的,其中Vl高於%使得電場方向 為第一基板至第二基板;以及 (3)對弟一及弟二基板力口熱,該加熱主要特徵為在第_ 及第二施加力量表面處分別為第一及第二溫度Τι及τ2,在 這些表面處溫度為均勻的以及所選擇溫度使得由於冷卻至 一般溫度時第一及第二基板產生不同的收縮因而使分離區 域處之第一基板變弱;以及 (D)冷卻第一及第二基板以及使第一及第二部份在分離 區域處分離, 其中'I及半導體材料之熱膨脹係數以及玻璃或玻璃陶 瓷材料之熱膨脹係數選擇將使得半導體材料在25。(:下為承 第39 頁 1289904 受張力。 31項之方法,其中玻璃或玻璃陶 i=S— Tbond j CTE㈣一仍一 σΓΕ^^—τ為大於零。 申^職第31項之方法,其中玻璃或玻璃陶 2 3正離+,其在麵(〇触巾移祕帛^^内,其 向由為=開第斗接表面及朝向第二施加力量表面。 =二λ利範圍第31項之方法,其中玻璃或玻璃陶 免包έ非橋接性氧,其在步驟(c)過程中移動於第二施内 ,其移動方向為離開第坤接表面及朝向第二施加力量表 面。 36·依據申專利細第31項之綠,財在步驟(〇過程 中第一,第一基板至少部份經由第一基板之半導體材料與 來自於第二基板之氧原子反應作用而彼此黏接在一起。 37·依據申請專利細第31項之方法,其中分離區域由氣離 子植入形成0 38·依據申請專利範圍第31項之方法,其中%及仏滿足下列 關係·· 100V/cmS(Vi-V2)/DS40kV/cin,其中 J)為第一及第一夷 板之厚度。 一土 39·依據申請專利範圍第31項之方法,其中Tl, I以及應變點 Ts滿足下列關係: " Ts -350°C STSTVK^iTC;以及 Ts-350°CST2^Ts+350°C。 40·依據申請專利範圍第31項之方法,其中 300°CSTiS1000°C;以及 300〇C$T2S1000〇C。 第40 頁
TW094127491A 2004-08-18 2005-08-11 Strained semiconductor-on-insulator structures and methods for making strained semiconductor-on-insulator structures TWI289904B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US60278204P 2004-08-18 2004-08-18

Publications (2)

Publication Number Publication Date
TW200625531A TW200625531A (en) 2006-07-16
TWI289904B true TWI289904B (en) 2007-11-11

Family

ID=35968055

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094127491A TWI289904B (en) 2004-08-18 2005-08-11 Strained semiconductor-on-insulator structures and methods for making strained semiconductor-on-insulator structures

Country Status (7)

Country Link
US (1) US7262466B2 (zh)
EP (1) EP1782472B1 (zh)
JP (1) JP2008510315A (zh)
KR (1) KR101140450B1 (zh)
CN (1) CN100527416C (zh)
TW (1) TWI289904B (zh)
WO (1) WO2006023289A2 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10350034A1 (de) * 2003-10-27 2005-05-25 Robert Bosch Gmbh Antennenanordnung insbesondere für Radaranwendungen bei Kraftfahrzeugen
US7473969B2 (en) * 2004-08-18 2009-01-06 Corning Incorporated High strain glass/glass-ceramic containing semiconductor-on-insulator structures
JP5638755B2 (ja) * 2005-08-17 2014-12-10 コーニング インコーポレイテッド 高歪点ガラス
JP5041714B2 (ja) * 2006-03-13 2012-10-03 信越化学工業株式会社 マイクロチップ及びマイクロチップ製造用soi基板
US20070281440A1 (en) * 2006-05-31 2007-12-06 Jeffrey Scott Cites Producing SOI structure using ion shower
US7608521B2 (en) * 2006-05-31 2009-10-27 Corning Incorporated Producing SOI structure using high-purity ion shower
KR100851551B1 (ko) * 2007-03-12 2008-08-11 삼성전자주식회사 반도체 장치 및 그 형성 방법
WO2008121262A2 (en) * 2007-03-30 2008-10-09 Corning Incorporated Glass-ceramic-based semiconductor-on-insulator structures and method for making the same
US20090032873A1 (en) * 2007-07-30 2009-02-05 Jeffrey Scott Cites Ultra thin single crystalline semiconductor TFT and process for making same
JP5064508B2 (ja) * 2007-09-13 2012-10-31 旭硝子株式会社 TiO2含有石英ガラス基板
WO2010036356A1 (en) * 2008-09-26 2010-04-01 Corning Incorporated Glass-ceramic-based semiconductor-on-insulator structures and method for making the same
FR2942910B1 (fr) * 2009-03-06 2011-09-30 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure visant a reduire l'etat de contrainte en tension du substrat donneur
FR2949606B1 (fr) * 2009-08-26 2011-10-28 Commissariat Energie Atomique Procede de detachement par fracture d'un film mince de silicium mettant en oeuvre une triple implantation
US8062956B2 (en) 2009-08-26 2011-11-22 Corning Incorporated Semiconductor on insulator and methods of forming same using temperature gradient in an anodic bonding process
US20110207306A1 (en) * 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process
US8008175B1 (en) 2010-11-19 2011-08-30 Coring Incorporated Semiconductor structure made using improved simultaneous multiple ion implantation process
US8196546B1 (en) 2010-11-19 2012-06-12 Corning Incorporated Semiconductor structure made using improved multiple ion implantation process
US8558195B2 (en) 2010-11-19 2013-10-15 Corning Incorporated Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process
US9142412B2 (en) 2011-02-03 2015-09-22 Soitec Semiconductor devices including substrate layers and overlying semiconductor layers having closely matching coefficients of thermal expansion, and related methods
US9082948B2 (en) 2011-02-03 2015-07-14 Soitec Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
JP6149428B2 (ja) * 2012-12-28 2017-06-21 住友電気工業株式会社 複合基板、複合基板を用いた半導体ウエハの製造方法、および複合基板用の支持基板
US11193836B2 (en) * 2018-02-01 2021-12-07 Electric Power Research Institute, Inc. Apparatus having a semiconductor strain gage encased within ceramic material for measuring strain and methods for making and using same
CN115867107B (zh) * 2023-02-27 2023-12-08 青禾晶元(天津)半导体材料有限公司 一种利用键合技术同步制备两片复合压电衬底的方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5395788A (en) * 1991-03-15 1995-03-07 Shin Etsu Handotai Co., Ltd. Method of producing semiconductor substrate
JP2812405B2 (ja) * 1991-03-15 1998-10-22 信越半導体株式会社 半導体基板の製造方法
US5442205A (en) 1991-04-24 1995-08-15 At&T Corp. Semiconductor heterostructure devices with strained semiconductor layers
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5273827A (en) * 1992-01-21 1993-12-28 Corning Incorporated Composite article and method
JPH06163943A (ja) * 1992-11-19 1994-06-10 Fujikura Ltd 電子デバイスの製造方法
US5258323A (en) * 1992-12-29 1993-11-02 Honeywell Inc. Single crystal silicon on quartz
JPH0888154A (ja) * 1994-09-20 1996-04-02 Toyota Central Res & Dev Lab Inc 陽極接合装置
CN1132223C (zh) 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
CA2232796C (en) 1997-03-26 2002-01-22 Canon Kabushiki Kaisha Thin film forming process
US5968857A (en) 1997-03-31 1999-10-19 Corning Incorporated Glass-ceramics
US5985742A (en) 1997-05-12 1999-11-16 Silicon Genesis Corporation Controlled cleavage process and device for patterned films
ATE283549T1 (de) 1997-06-24 2004-12-15 Massachusetts Inst Technology Kontrolle der verspannungsdichte durch verwendung von gradientenschichten und durch planarisierung
JPH11163363A (ja) * 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH11307747A (ja) 1998-04-17 1999-11-05 Nec Corp Soi基板およびその製造方法
US6093623A (en) 1998-08-04 2000-07-25 Micron Technology, Inc. Methods for making silicon-on-insulator structures
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE69915428T2 (de) 1998-10-27 2005-02-17 Corning Inc. Glaskeramiken mit niedriger Ausdehnung
JP2000182512A (ja) * 1998-12-14 2000-06-30 Yamaha Corp 電界放射型素子及びその製造方法
US6275277B1 (en) * 1999-05-17 2001-08-14 Colorado Microdisplay, Inc. Micro liquid crystal displays having a circular cover glass and a viewing area free of spacers
US6323108B1 (en) 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
JP3762157B2 (ja) * 1999-09-02 2006-04-05 旭テクノグラス株式会社 陽極接合用ガラス
US6573126B2 (en) 2000-08-16 2003-06-03 Massachusetts Institute Of Technology Process for producing semiconductor article using graded epitaxial growth
US6539641B2 (en) 2000-12-07 2003-04-01 J. Leo Belliveau Tool for spacing separable objects
JP2002246310A (ja) * 2001-02-14 2002-08-30 Sony Corp 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
JP4569058B2 (ja) * 2001-08-20 2010-10-27 株式会社デンソー 陽極接合基板の評価方法
US6635909B2 (en) * 2002-03-19 2003-10-21 International Business Machines Corporation Strained fin FETs structure and method
JP4772258B2 (ja) * 2002-08-23 2011-09-14 シャープ株式会社 Soi基板の製造方法
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP3664704B2 (ja) * 2002-10-03 2005-06-29 沖電気工業株式会社 半導体装置
US6707106B1 (en) * 2002-10-18 2004-03-16 Advanced Micro Devices, Inc. Semiconductor device with tensile strain silicon introduced by compressive material in a buried oxide layer
FR2847076B1 (fr) * 2002-11-07 2005-02-18 Soitec Silicon On Insulator Procede de detachement d'une couche mince a temperature moderee apres co-implantation
FR2848337B1 (fr) * 2002-12-09 2005-09-09 Commissariat Energie Atomique Procede de realisation d'une structure complexe par assemblage de structures contraintes
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
JP2004333342A (ja) * 2003-05-09 2004-11-25 Harmonic Drive Syst Ind Co Ltd 投影型エンコーダ
US6987028B2 (en) * 2003-07-24 2006-01-17 Intel Corporation Method of fabricating a microelectronic die
FR2863771B1 (fr) * 2003-12-10 2007-03-02 Soitec Silicon On Insulator Procede de traitement d'une tranche multicouche presentant un differentiel de caracteristiques thermiques

Also Published As

Publication number Publication date
JP2008510315A (ja) 2008-04-03
WO2006023289A3 (en) 2007-03-01
TW200625531A (en) 2006-07-16
CN100527416C (zh) 2009-08-12
KR101140450B1 (ko) 2012-04-30
EP1782472B1 (en) 2011-10-05
EP1782472A2 (en) 2007-05-09
CN101044620A (zh) 2007-09-26
KR20070044060A (ko) 2007-04-26
EP1782472A4 (en) 2009-08-12
US7262466B2 (en) 2007-08-28
WO2006023289A2 (en) 2006-03-02
US20060038227A1 (en) 2006-02-23

Similar Documents

Publication Publication Date Title
TWI289904B (en) Strained semiconductor-on-insulator structures and methods for making strained semiconductor-on-insulator structures
TWI343908B (en) High strain glass/glass-ceramic containing semiconductor-on-insulator structures
KR101441702B1 (ko) 고순도 이온 샤워를 이용한 soi 구조의 제조
KR101291956B1 (ko) 증착된 장벽층을 구비한 유리 절연체 상의 반도체
TWI323485B (en) Glass-based soi structures
TWI324357B (en) Method for the manufacture of substrates, in particular for the optical, electronic or optoelectronic areas, and the substrate obtained in accordance with the said method
TWI470743B (zh) 玻璃陶瓷為主半導體在絕緣體上結構及其製造方法
TWI388034B (zh) 玻璃陶瓷為主半導體在絕緣體上結構以及其製造方法
TW201218312A (en) Semiconductor on glass substrate with stiffening layer and process of making the same
TWI294663B (en) Method of detaching a thin film at moderate temperature after co-implantation
CN101371348B (zh) 玻璃和玻璃-陶瓷上锗结构
TWI459451B (zh) 改良基板組成份及形成半導體於絕緣體元件上之方法
KR101568897B1 (ko) 유리 세라믹계 반도체-온-절연체 구조 및 그 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees