KR20070044060A - 변형된 반도체-온-절연체 구조 및 변형된 반도체-온-절연체구조의 제조방법 - Google Patents
변형된 반도체-온-절연체 구조 및 변형된 반도체-온-절연체구조의 제조방법 Download PDFInfo
- Publication number
- KR20070044060A KR20070044060A KR1020077006152A KR20077006152A KR20070044060A KR 20070044060 A KR20070044060 A KR 20070044060A KR 1020077006152 A KR1020077006152 A KR 1020077006152A KR 20077006152 A KR20077006152 A KR 20077006152A KR 20070044060 A KR20070044060 A KR 20070044060A
- Authority
- KR
- South Korea
- Prior art keywords
- glass
- semiconductor
- layer
- cte
- ceramic
- Prior art date
Links
- 239000012212 insulator Substances 0.000 title claims abstract description 105
- 238000000034 method Methods 0.000 title claims description 75
- 239000011521 glass Substances 0.000 claims abstract description 132
- 239000002241 glass-ceramic Substances 0.000 claims abstract description 107
- 239000004065 semiconductor Substances 0.000 claims abstract description 101
- 239000000463 material Substances 0.000 claims abstract description 85
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 193
- 239000000758 substrate Substances 0.000 claims description 181
- 229910052710 silicon Inorganic materials 0.000 claims description 51
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 50
- 239000010703 silicon Substances 0.000 claims description 50
- 150000001768 cations Chemical class 0.000 claims description 49
- 150000002500 ions Chemical class 0.000 claims description 42
- 238000000926 separation method Methods 0.000 claims description 31
- 239000003513 alkali Substances 0.000 claims description 23
- 229910052760 oxygen Inorganic materials 0.000 claims description 23
- 239000001257 hydrogen Substances 0.000 claims description 22
- 229910052739 hydrogen Inorganic materials 0.000 claims description 22
- 239000001301 oxygen Substances 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 20
- 239000013078 crystal Substances 0.000 claims description 16
- 239000011734 sodium Substances 0.000 claims description 10
- 238000001816 cooling Methods 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 9
- 230000005672 electromagnetic field Effects 0.000 claims description 8
- 239000006112 glass ceramic composition Substances 0.000 claims description 8
- 229910000500 β-quartz Inorganic materials 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 7
- -1 hydrogen ions Chemical class 0.000 claims description 6
- 229910001414 potassium ion Inorganic materials 0.000 claims description 6
- 230000003313 weakening effect Effects 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 239000005368 silicate glass Substances 0.000 claims description 5
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 claims description 4
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 claims description 4
- 239000005354 aluminosilicate glass Substances 0.000 claims description 4
- 230000008602 contraction Effects 0.000 claims description 4
- 229910052596 spinel Inorganic materials 0.000 claims description 4
- 239000011029 spinel Substances 0.000 claims description 4
- 238000005304 joining Methods 0.000 claims description 3
- 239000004973 liquid crystal related substance Substances 0.000 claims description 3
- 229910052761 rare earth metal Inorganic materials 0.000 claims description 3
- 150000002910 rare earth metals Chemical class 0.000 claims description 3
- 239000005407 aluminoborosilicate glass Substances 0.000 claims description 2
- 239000005388 borosilicate glass Substances 0.000 claims description 2
- 239000011229 interlayer Substances 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 claims 1
- 229910001416 lithium ion Inorganic materials 0.000 claims 1
- 125000004430 oxygen atom Chemical group O* 0.000 claims 1
- 229910001415 sodium ion Inorganic materials 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 45
- 230000008569 process Effects 0.000 description 22
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 19
- 239000000203 mixture Substances 0.000 description 16
- 238000011282 treatment Methods 0.000 description 12
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 8
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 8
- 230000008901 benefit Effects 0.000 description 8
- 239000010408 film Substances 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 8
- 238000013459 approach Methods 0.000 description 6
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 5
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 5
- 238000007373 indentation Methods 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- 210000000009 suboesophageal ganglion Anatomy 0.000 description 5
- ILRRQNADMUWWFW-UHFFFAOYSA-K aluminium phosphate Chemical compound O1[Al]2OP1(=O)O2 ILRRQNADMUWWFW-UHFFFAOYSA-K 0.000 description 4
- 229910021529 ammonia Inorganic materials 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 229910010413 TiO 2 Inorganic materials 0.000 description 3
- 229910000287 alkaline earth metal oxide Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000032798 delamination Effects 0.000 description 3
- 229910003460 diamond Inorganic materials 0.000 description 3
- 239000010432 diamond Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 229910000174 eucryptite Inorganic materials 0.000 description 3
- 238000004299 exfoliation Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229910052744 lithium Inorganic materials 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000000075 oxide glass Substances 0.000 description 3
- 150000002978 peroxides Chemical class 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052708 sodium Inorganic materials 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910018068 Li 2 O Inorganic materials 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910052878 cordierite Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- JSKIRARMQDRGJZ-UHFFFAOYSA-N dimagnesium dioxido-bis[(1-oxido-3-oxo-2,4,6,8,9-pentaoxa-1,3-disila-5,7-dialuminabicyclo[3.3.1]nonan-7-yl)oxy]silane Chemical compound [Mg++].[Mg++].[O-][Si]([O-])(O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2)O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2 JSKIRARMQDRGJZ-UHFFFAOYSA-N 0.000 description 2
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000003607 modifier Substances 0.000 description 2
- 229910052863 mullite Inorganic materials 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910017119 AlPO Inorganic materials 0.000 description 1
- BVKZGUZCCUSVTD-UHFFFAOYSA-L Carbonate Chemical compound [O-]C([O-])=O BVKZGUZCCUSVTD-UHFFFAOYSA-L 0.000 description 1
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 1
- 229910005793 GeO 2 Inorganic materials 0.000 description 1
- 229910000502 Li-aluminosilicate Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910019142 PO4 Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- GEIAQOFPUVMAGM-UHFFFAOYSA-N ZrO Inorganic materials [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 description 1
- DHAHRLDIUIPTCJ-UHFFFAOYSA-K aluminium metaphosphate Chemical compound [Al+3].[O-]P(=O)=O.[O-]P(=O)=O.[O-]P(=O)=O DHAHRLDIUIPTCJ-UHFFFAOYSA-K 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Inorganic materials [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- ODINCKMPIJJUCX-UHFFFAOYSA-N calcium oxide Inorganic materials [Ca]=O ODINCKMPIJJUCX-UHFFFAOYSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 150000004649 carbonic acid derivatives Chemical class 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 125000002091 cationic group Chemical group 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003599 detergent Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000005816 glass manufacturing process Methods 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000006060 molten glass Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000010452 phosphate Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000008213 purified water Substances 0.000 description 1
- 239000011028 pyrite Substances 0.000 description 1
- NIFIFKQPDTWWGU-UHFFFAOYSA-N pyrite Chemical compound [Fe+2].[S-][S-] NIFIFKQPDTWWGU-UHFFFAOYSA-N 0.000 description 1
- 229910052683 pyrite Inorganic materials 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 229910001404 rare earth metal oxide Inorganic materials 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229910052642 spodumene Inorganic materials 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910001428 transition metal ion Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Glass Compositions (AREA)
- Thin Film Transistor (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 변형 반도체 층을 가지는 반도체-온-절연체 구조에 관한 것이다. 본 발명의 실시예에 따르면, 반도체-온-절연체 구조는 반도체 물질을 포함하는 제 1층이 유리 또는 유리-세라믹을 포함하는 제 2층에 부착되며, 상기 반도체 및 유리 또는 유리-세라믹의 CTE가 상기 제 1층의 인장변형(tensile strain)에 속하도록 선택된다. 본 발명은 또한 인장 반도체 -온-절연체 구조의 제조방법에 관한 것이다.
반도체, 절연체, 유리, 참조면, 인장 변형
Description
본 발명은 전반적으로 반도체 구조에 관한 것이며, 보다 상세하게는 반도체-온-절연체(semiconductor-on-insulator) 구조 및 반도체-온-절연체 구조의 제조방법에 관한 것이다.
지금까지, 반도체-온-절연체 구조에서 가장 일반적으로 사용되고 있는 반도체 물질은 실리콘이다. 그러한 구조는 실리콘-온-절연체 구조로 문헌상에서 인용되어 왔고, "SOI"라는 축약어는 그러한 구조에 적용되는 것이었다. 본 발명은 전반적으로 반도체-온-절연체 구조에 관한 것이고, 실리콘-온-절연체 구조를 포함한다.
간편한 설명을 위하여, 실리콘-온-절연체 구조의 견지에서 다음의 논의가 이어진다. 반도체-온-절연체 구조의 이러한 특수한 유형에 대한 참조는 발명의 설명에 도움이 될 것이며 어떤 식으로든 본 발명의 범주를 한정하는 식으로 해석되거나 의도되어서는 안 된다.
SOI라는 축약어는 이하에서 일반적으로 반도체-온-절연체(semiconductor-on-insulator)를 의미하는 것으로 사용되며, 실리콘-온-절연체(silicon-on-insulator)를 포함하나, 이것으로 한정되는 것은 아니다. 마찬가지로, SOG라는 축약어는 반도 체-온-유리 구조라는 것을 일반적으로 의미하고, 실리콘-온-유리 구조라는 의미를 포함하나, 이것으로 한정되는 것은 아니다. SOG라는 명명법은 또한 반도체-온-유리-세라믹 구조라는 의미를 포함하는 것으로 의도되며, 실리콘-온-유리-세라믹 구조라는 의미를 포함하나, 이것으로 한정되지는 않는다. SOI라는 축약어가 SOGs를 포함하는 것이다.
실리콘-온-절연체 기술은 고성능의 박막 트랜지스터, 태양전지 및 능동 매트릭스 디스플레이 같은 디스플레이에 있어 중요성이 점점 증가하고 있다. 실리콘-온-절연체 웨이퍼는 절연물질 상에 실질적으로 단결정인 실리콘(일반적으로 두께 0.1-0.3미크론, 다만 일부 경우에 있어 5미크론의 두께)으로 구성된다.
그러한 웨이퍼를 얻는 다양한 방법은, 기판에 부합하는 격자 상에서 Si의 에피텍시얼 성장(epitaxial growth); 단결정의 실리콘 웨이퍼를 SiO2의 산화층이 성장된 또 다른 실리콘 웨이퍼에 결합시키고, 이어서 상측 웨이퍼를 아래쪽으로, 예를 들어, 단결정의 실리콘의 0.1 내지 0.3미크론 층을 연마(polishing)나 에칭(etching)하는 방법 또는, 수소나 산소 이온의 어느 쪽이, 산소 이온 주입(implanation)의 경우에 Si에 의하여 상측으로 위치된 실리콘 웨이퍼의 숨겨진(buried) 산소층을 형성시키거나 수소이온 주입의 경우에서와 같이 산소층과 함께 또 다른 Si 웨이퍼에 결합하는 Si박층을 분리(박리, exfoliate)하기 위하여 주입되는 이온 주입 방법(ion implantation methods) 등이다. 이러한 세 개의 접근법 중, 이온 주입에 기초한 상기 접근방식은 상업적으로 보다 현실적인 것으로 알려졌다. 특히, 수소 이온 주입방법은 산소 주입 방식에 비하여, 필요한 주입에너지가 산소 이온 주입의 경우보다 50% 미만이며, 필요한 투입량(dosage)이 10의 2승(two orders of magnitude) 만큼 낮은 장점이 있다.
수소 이온 주입방법에 의한 박리는 예를 들어, Bister 등의, "Si 및 Ge에서의 0.3-2MeV H+ 및 0.7-2 MeV H2+이온의 범위"(Radiation Effects)에서 처음 교시되었고, Michel Bruel에 의하여 더욱 증명되었다. Bruel, U.S. 특허번호 5,374, 564호, M. Bruel, Electronic Lett. 31, 1995 pp 1201-1202; 및 L.Dicioccio, Y.Letiec, F.Letertre, C. Jaussad 및 M.Bruel, Electronic Lett. 32, 1996, pp 1144-1145 등의 문헌이 있으며, 상기 인용된 문헌 각각이 본 명세서의 관련문헌으로 참조된다. 상기 방법은 일반적으로 다음의 단계로 이루어진다. 열(thermal) 산화물층은 단결정 실리콘 웨이퍼에서 성장한다. 수소 이온은 그 다음 상기 웨이퍼에 주입되어 표면 아래 결함(flaws)을 발생시킨다. 상기 주입 에너지는 상기 결합이 발생되는 깊이를 결정하고, 그 투입량은 결합의 밀도를 결정한다. 상기 웨이퍼는 그 후 임시(tentative) 결합을 형성시키기 위하여 상온에서 또 다른 실리콘 웨이퍼(지지 기판, the support substrate)와 접촉하도록 위치된다. 상기 웨이퍼는 그 다음 약 600℃의 온도에서 열처리되어 상기 Si웨이퍼로부터 실리콘 박층을 분리시키는 데 사용하기 위한 표면 아래의 결합을 성장시킨다. 결과 구조(resulting assembly)는 그 후 지지 기판, 즉 비주입 Si 웨이퍼에 대하여 SiO2 하부 층과 Si 필 름을 완전히 결합시키도록 1000℃보다 높은 온도에서 가열된다. 따라서 이러한 공정은, 산화물 절연체를 가지는 또 다른 실리콘 웨이퍼와 결합한 실리콘 박막(thin film)을 사이에 가지는 실리콘-on-절연체 구조를 형성한다.
비용은 SOI구조의 상업적 적용을 위한 중요한 고려사항이다. 현재까지, 그러한 구조에 대한 비용의 가장 중요한 부분은 Si 박막에 의하여 씌워지는, 산화물층을 지지하는 실리콘 웨이퍼의 비용이었다. 즉, 비용의 가장 중요한 부분은 지지 기판였던 것이다. 지지 기판로서 석영의 사용이 다양한 특허(US특허 6,140,209; 6,211,041; 6,309,950; 6,323,108; 6,335,231; 및 6,391,740호를 참조할 것)에서 언급되고 있으나, 석영은 그 자체로서 상당히 비싼 물질이다. 지지 기판에 대한 논의에 있어, 상기 문헌 중 일부는 석영 유리, 유리, 및 유리-세라믹을 언급하고 있다. 이들 문헌에 열거된 다른 지지 기판 물질로는 다이아몬드, 사파이어, 실리콘 카바이드, 실리콘 질화물, 세라믹, 금속 및 플라스틱이 포함된다.
본 발명에서 밝혀진 바와 같이, SOI구조에서 실리콘 웨이퍼를 그 보다 덜 값비싼 물질로 만들어진 웨이퍼로 교체하는 것은 전혀 간단한 문제가 아니다. 특히, 실리콘 웨이퍼를 낮은 비용에서 대규모로 제조될 수 있는 유리 또는 유리-세라믹 타입으로 교체하는 것은 어려운 것이다. 즉, 비용 효과적인 SOG구조를 만든다는 것은 어려운 일이다. 이것은 본 발명의 이전의 기술이 반도체-온-절연체 구조에서 지지 기판로서 유리 또는 유리-세라믹을 사용하기 위한 현실적인 기술을 가지지 않았기 때문이다.
"변형된(strained) 실리콘 효과"는 실리콘-기반의 반도체 물질에서 더 높은 전자 이동성 및 정공 이동성을 얻기 위하여 사용되었다. 미국 특허 제 6,107,653호 및 6,539,641호에서 개시되는 바와 같이, 변형된 실리콘 막은 실리콘 웨이퍼 상에서 점차 증가되는 Ge 농도의 SiGe층을 증착함으로써 성장되고, 그 다음 실리콘층은 맨 꼭대기의 SiGe층에 형성된다. 상기 SiGe층과 상기 실리콘층 사이의 열팽창 부정합(thermal expansion mismatch)은 상기 실리콘층을 인장응력(tensile stress) 하에 놓이게 한다. 상기 인장 실리콘층에서, 전자들은 덜 저항을 받게 되고 비인장 실리콘에서보다 70% 더 빨리 흐르게 되고, 마이크로 일렉트로닉 장치를 비인장 실리콘에서 제조된 동등한 크기의 장치에 비하여 35% 더 빠르게 한다. 그러나, 변형 실리콘 기판의 가격은 높아질 수 있는데, 이는 본 발명 이전의 기술이 지지 기판으로서 변형된 반도체 층 및 유리 또는 유리-세라믹을 가지는 반도체-온-절연체 구조를 제조하기 위한 실질적인 기술을 가지지 않았기 때문이다.
발명의 요약
본 발명의 일 실시예는 서로 직접적으로 부착되거나, 하나 또는 그 이상의 중간층(intermediate layer)을 통하여 부착된 제 1층 및 제 2층을 포함하며, 상기 제 1층은 실질적으로 단일 결정 반도체 물질을 함유하고, 상기 제 2층은 유리 또는 유리-세라믹을 포함하며, 상기 유리 또는 유리-세라믹의 CTE(25-300℃)는 상기 반도체 물질의 CTE(25℃)보다 낮은 양성(less positive)인 것을 특징으로 하는 반도체-온-절연체 구조에 관한 것이다.
본 발명의 또 다른 실시예는 서로 직접적으로 부착되거나, 하나 또는 그 이 상의 매개층을 통하여 부착된 제 1층 및 제 2층을 포함하는 구조로서, 상기 제 1층은 실질적으로 단일 결정 반도체 물질을 함유하고, 상기 제 2층은 유리 또는 유리-세라믹을 포함하며, 상기 구조는 사용 온도 Tuse를 가지며, 
CTE제 1층(T)-CTE제2층(T)dT 가 0을 초과하는 것을 특징으로 하는 반도체-온-절연체 구조에 관한 것이다.
본 발명의 또 다른 실시예는,
(A) 제1 및 제 2 기판을 제공하는 단계;
(1)여기서 상기 제 1 기판은 상기 제 2 기판(제 1 결합 표면)과 결합하기 위한 제 1 외측 표면, 상기 제 1 기판(제 1 힘-적용 표면)에 대하여 힘을 적용하기 위한 제 2외측 표면, 및 상기 제 1 기판을 제 1부분과 제 2부분(분리구역,separation zone)으로 분리하기 위한 내부 구역(internal zone)을 포함하며, 이때:
(a) 상기 제 1 결합표면, 제 1 힘-인가 표면, 및 분리 구역은 실질적으로 서로 평행하고;
(b) 상기 제 2부분은 상기 분리구역과 상기 제 1 결합 표면과의 사이이며, 또한,
(c) 상기 제 1 기판은 실질적으로 단일 결정 반도체 물질을 포함하고, 및
(2) 상기 제 2 기판은 2개의 외측 표면을 포함하는데, 하나는 상기 제 1 기판에 결합하기 위한 것(제 2 결합 표면)이며, 다른 하나는 상기 제 2 기판에 힘을 적용하기 위한 것(제 2 힘-인가 표면)으로서, 여기서,
(a) 상기 제 2 결합 표면과 상기 제 2 힘-인가 표면은 실질적으로 서로 평행하며 간극 D2에 의하여 서로 분리되며, 또한
(b) 상기 제 2 기판은 유리 또는 유리-세라믹을 포함한다;
(B) 상기 제 1 및 제 2 결합 표면을 결합시키는 단계;
(C) 상기 제 1 및 제 2 결합 표면에서 상기 제 1 및 제 2 기판이 서로 결합시키기에 충분한 시간 동안, 한편으로:
(1) 상기 제 1 및 제 2 결합표면을 함께 압착(press)하기 위하여 상기 제 1 및 제 2 힘-인가 표면에 힘을 적용하는 단계;
(2) 상기 제 1 및 제 2 기판를 전자장에 놓이게 하는 단계; 상기 단계는 각각 제 1 및 제 2 힘-인가 표면에서 제 1 및 제 2 전압 V1 및 V2에 의하여 특성이 나타나고, 상기 전압은 V2보다 더 높은 V1을 가지는 표면에서 일정해져 상기 전자장은 제 1 기판으로부터 제 2 기판까지 유도(direct)되며, 또한
(3) 상기 제 1 및 제 2 기판을 가열시키는 단계; 상기 가열은 각각 제 1 및 제 2 힘-인가 표면에서 제 1 및 제 2 온도 T1 및 T2에 의하여 특성이 나타나며, 상기 온도는 상기 표면들에서 일정해지고, 상용온도(common temperature)로 냉각되도록 선택되며, 상기 제 1 및 제 2 기판은 상이한 수축이 이루어져 그에 따라 상기 분리구역에서 제 1 기판을 약화시키고, 및
(D) 상기 제 1 및 제 2 기판을 냉각시키고 상기 분리구역에서 상기 제 1 및 제 2 기판 부분을 분리하는 단계를 포함하며,
여기서 T1, T2, 상기 반도체 물질의 CTE 및 상기 유리 또는 유리-세라믹 물질의 CTE는 상기 반도체 물질이 25℃에서 인장 변형하에 있도록 선택되는 것을 특징으로 하는 반도체-온-절연체 구조의 제조방법에 관한 것이다.
본 발명에 따른 상기 반도체-온-절연체 구조 및 반도체-온-절연체 구조를 제조하는 방법은 선행기술에 비하여 수많은 장점을 가진다. 본 발명은 변형된 SOI구조에 대한 더욱 낮은 가격의 기판을 위하여 당업계에서의 오랜 요구를 충족시킨다. 또한, 본 발명은 그러한 구조에 대하여 신규의 형식을 제공한다. 본 발명에 대한 수많은 응용처로는 광전자학(optoelectronics), RF전자학 및 혼합신호(아날로그/디지탈)전자학 등의 분야뿐 아니라, 디스플레이 제품, 즉 LCD 및 OLED등, 현저하게 발전된 성과가 무정형 실리콘, 폴리실리콘 및 비변형 실리콘 기반 장치에 비하여 달성될 수 있는 분야가 대상이 될 수 있다. 또한, 고효율의 광전지 및 태양전지가 또한 가능하다. 본 발명의 신규한 공정 기술 및 신규한 변형 SOI구조는 모두 현저하게 변형 SOI 구조의 비용을 낮추게 되며, 따라서 더 낮은 비용의 변형 반도체 장치에 대한 반도체 분야에서의 지속적인 요구를 충족시키게 된다.
본 발명의 부가적인 특징과 이점은 이어지는 상세한 설명에서 개시될 것이고, 당업자에게 있어 그러한 상세한 설명 및 청구범위와 아울러 첨부되는 도면에서 의 기술되는 내용에 의하여 본 발명의 실시 및 이해가 용이하게 인식될 것이다.
앞서 일반적인 설명과 함께 이하의 상세한 설명은 단순히 본 발명의 예시적인 내용이며, 본 발명이 청구되는 내용에 대한 특성 및 본질에 대한 개괄 또는 개요를 제공하기 위한 의도인 것으로 이해되어야 한다.
첨부되는 도면은 본 발명의 보다 상세한 이해를 제공하기 위하여 포함되며, 본 명세서의 일부분으로 포함되고 구성된다. 상기 도면은 평가를 위하여 필요한 것은 아니며, 다양한 요소들의 크기는 명확화를 위하여 변형될 수 있다. 상기 도면은 본 발명에 대한 하나 또는 그 이상의 실시예를 도시하며, 상세한 설명과 함께 본 발명의 원리와 작용을 설명하기 위하여 제공된다.
도 1은 본 발명의 일 실시예에 따른 반도체-온-절연체 구조의 개략적 횡단면도이다.
도 2는 본 발명의 다른 실시예에 따른 양이온 소모영역을 가지는 반도체-온-절연체 구조의 개략적 횡단면도이다.
도 3은 본 발명의 또 다른 실시예에 따른 적층(pile-up)영역을 가지는 반도체-온-절연체 구조의 개략적 횡단면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 반도체-온-절연체 구조의 개략적 횡단면도이다.
도 5 내지 8은 본 발명의 일 실시예에 따른 반도체-온-절연체 구조의 제조방법에 대한 단계들의 개략적 횡단면도이다.
본 발명의 일 실시예는 도 1의 개략적 횡단면도에서 보여지고 있다. 반도체-온-절연체 구조(20)는 제 1층(22) 및 제 2층(24)을 포함한다. 제 1층(22) 및 제 2층(24)은 도 1에서 보이는 바와 같이, 서로 직접적으로 또는, 하나 또는 그 이상의 중간층을 통하여 접촉(attach)되어 있다. 만일 제 1층(22)과 제 2층(24)사이에 개재된 하나 또는 그 이상의 매개층이 있다면, 그때는 제 1층(22) 및 제 2층(24)이 바람직하게 약 100㎚의 간격보다 크지 않게 분리된다. 제 1층(22)은 실질적으로 단결정(single-crystal) 반도체 물질로 형성되며, 제 2층(24)은 유리 또는 유리-세라믹으로 형성된다. 상기 유리 또는 유리-세라믹의 25 내지 300℃온도범위에서의 열팽창계수(CTE)(이하, CTE(25-300℃))는 반도체 물질의 25℃에서의 CTE(이하, CTE(25℃))보다 낮은 양성이다(less positive). 유리 또는 유리-세라믹의 CTE(25-300℃)는 양성일 수 있으며, 또는 음성인 경우도 있을 수 있다(즉, β-유크립타이트(eucryptite)-기반의 유리-세라믹의 경우). CTE(25-300℃)값은 상기 온도 범위에 있어 평균 CTE값으로 보고된다.
바람직하게, 상기 유리 또는 유리-세라믹의 CTE(25-300℃)는 상기 반도체 물질의 CTE(25℃)보다 적어도 3×10-7/℃ 낮은 양성이다. 보다 바람직하게는, 상기 유리 또는 유리-세라믹의 CTE(25-300℃)는 상기 반도체 물질의 CTE(25℃)보다 적어도 5×10-7/℃낮은 양성이다. 본 발명의 특정의 바람직한 실시예에서, 상기 유리 또는 유리-세라믹의 CTE(25-300℃)는 상기 반도체 물질의 CTE(25℃)보다 적어도 7×10-7/℃, 심지어 10×10-7/℃ 낮은 양성이다. 상기 제 1층의 장애(failure) 또는 박리(delamination)를 방지하기 위하여, 상기 반도체 물질의 CTE(25℃)와 상기 유리 또는 유리-세라믹의 CTE(25-300℃)간의 차이는 약 30×10-7/℃보다 크지 않은 것이 바람직하다.
본 명세서에서 기술되는 물질의 CTE는 균질(homogeneous)물질 자체의 CTE값으로 보고되며, 본 발명에 따른 실제 반도체-온-절연체 구조에서의 물질 층의 실제 팽창거동에 따른 것은 아니다. 제 1층과 제 2층이 서로 접촉되어 있으며, 일반적으로 경질의 물질이기 때문에, 이들의 팽창 및 수축 거동은 이들이 접촉되어 있는 다른 층에 의하여 영향을 받을 것이다. 만일 제 1층과 제 2층의 물질 간에 CTE상의 차이가 있고, 이들 층이 상승된 온도 Tbond에서 서로 접촉되어 있다면, 그 층들 중 어느 하나는 신장(tension)이 이루어질 것이고, 다른 하나는 실온으로 냉각되면서 수축이 일어날 것이다. "수축을 추구하다", "상용온도로 냉각되면서의 차별적 수축(differential contraction)"라는 구문이나 이와 유사한 구문은, Tbond로부터 냉각이 일반적으로 비결합 수축보다 상이하게 될 경우의 기판의 수축이라는 사실을 반영하는 것으로 사용된다. 즉 더 큰 양성인 논의된 CTE를 가지는 층은 그 냉각의 결과로서 특정한 정도까지 수축을 추구할 수 있으나, 더 낮은 양성의 CTE를 갖는 층에 결합되는 결과로서의 정도까지 실질적으로 수축하지 않을 수 있다(일반적으로는 수축하지 않을 것이다).
본 발명의 특정한 실시예에서(즉, 반도체 물질이 실리콘-기반의 반도체 물질인 경우), 유리 또는 유리-세라믹의 CTE(25-300℃)는 약 22×10-7/℃보다 더 큰 양성은 아니다. 본 발명의 이러한 특정 예에서, 상기 유리 또는 유리-세라믹은 바람직하게 약 20×10-7/℃보다 더 크지 않은 양성, 18×10-7/℃보다 더 크지 않은 양성, 심지어는 15×10-7/℃ 보다 크지 않은 양성의 CTE(25-300℃)를 가진다. 본 발명의 바람직한 특정 실시예에서, 상기 유리 또는 유리-세라믹은 1050℃미만의 변형점(strain point)을 가진다.
본 발명의 바람직한 실시예에서, 상기 반도체 물질은 인장 변형(tensile strain)하에 있다. 예를 들어, 도 1에서 보이는 실시예에서, 상기 제 1 층은 바람직하게 반도체-온-절연체 구조의 사용 온도(use temperature)(즉, 25℃, 100℃, 또는 25-100℃의 온도범위)에서 인장 변형하에 있다. 인장 변형은 반도체 물질에서의 전자와 정공 이동 특성을 개선시킬 수 있으며, 그에 따라 개선된 특성을 가지는 장치의 구성을 가능하게 한다. 예를 들어, 상기 제 1 층은 바람직하게 실질적으로 비변형 상태(unstrained state)에서의 반도체 물질에서의 벌크 이동성(bulk mobility)의 적어도 약 120%인 벌크 이동성을 가진다. 변형 반도체는 미국 특허 제 5,442,205; 6,107,653; 및 6,593,641에서 더욱 자세히 설명되고, 상기 문헌 각각은 본 발명의 참고문헌으로서 포함된다.
반도체 물질은 실리콘-기반의 반도체 물질일 수 있고, 또는 다른 적당한 유형의 반도체 물질, 예를 들어, Ⅲ-Ⅰ반도체, Ⅱ-Ⅳ 반도체, Ⅱ-Ⅳ-Ⅴ반도체, 또는 Ⅳ 반도체 등일 수 있다. 상기 제 1 층의 반도체 물질로서 사용하기에 적합한 실리콘-기반의 반도체 물질의 예는 실리콘(즉, 도핑되지 않은 실리콘, n-도핑 실리콘, p-도핑 실리콘); 게르마늄-도핑된 실리콘(SiGe); 및 실리콘 카바이드(SiC)가 포함된다. 상기 제 1층에 사용될 수 있는 다른 반도체 물질의 예는 Ge-, GeAs-, 및 InP-기반 물질이 포함된다. 상기 제 1층은 사실상 어떠한 적당한 두께도 가질 수 있다. 예를 들어, 제 1층은 약 1㎛ 까지의 두께일 수 있으며, 바람직하게는 약 10내지 약 500㎚이며, 특히 바람직하게는 10 내지 150㎚의 두께 범위를 가진다. 상기 제 1층의 반도체 물질은 그 물질에 따라 넓은 범위의 CTE를 가질 수 있다. 예를 들어, 제 1층의 반도체 물질은 약 20×10-7/℃ 내지 약 70×10-7/℃사이의 CTE(25℃)를 가질 수 있다.
상기 제 1층의 반도체 물질은 실질적으로 단결정 물질의 형태이다. "실질적으로(substantially)"라는 용어는 반도체 물질이 일반적으로 본래부터 혹은 의도적으로 추가된, 격자 결함(lattice defects) 또는 일부의 입자 경계(a few grain boundaries)와 같은 최소한 일부의 내부(internal) 또는 표면 결함을 포함한다는 사실을 고려하여 상기 제 1층의 설명에 사용된다.
"실질적으로"라는 용어는 또한 특정한 도판트가 변형시키거나 벌크 반도체 물질의 결정구조에 영향을 미칠 수 있다는 사실을 반영한 것이다.
제 2층의 유리 또는 유리-세라믹은 바람직하게 실리카-기반의 유리 또는 유리-세라믹이다. 바람직하게, SiO2가 적어도 약 30㏖%의 농도로 유리 또는 유리-세라믹상에 존재한다. 더욱 바람직하게는, SiO2는 적어도 약 40㏖%의 농도로 존재한다. 본 발명에 있어서 사용에 적합한 유리-세라믹은 예를 들어, 멀라이트(mullite), 코디어라이트(cordierite), 스피넬(spinel), β-석영(β-quartz), 또는 β-리티아휘석(β-spodumene)과 같은 어떠한 결정상도 포함할 수 있다. 상기 유리-세라믹의 유리상(glass phase)은 바람직하게는 아래에서 기술되는 반도체-온-절연체 구조의 제조방법의 (C)단계 동안의 제 1 및 제 2층 사이의 경계로부터 멀어지도록 양이온을 이동시키기에 충분하다.
비-실리카-기반의 유리 및 유리-세라믹은 본 발명의 실시에 사용될 수 있으나 일반적으로는 이들의 높은 가격 및/또는 열악한 거동 특성 때문에 바람직스럽지는 않다. 본 발명의 바람직한 특정 실시예에서(예를 들어, 실리콘-온-절연체 구조에서), 상기 유리 또는 유리-세라믹은 바람직하게 산화물 유리 또는 산화물 유리 세라믹이다. 그러나 일부 적용례에서는, 반도체 물질을 적용한 SOI구조가 실리콘-기반이 아닌 경우에서는, 산화물-기반이 아닌, 즉 비-산화물 유리인 제 2 층은 바람직할 수 있으나, 일반적으로 고가이다.
특정 적용례에서, 즉 디스플레이 적용례에서, 상기 유리 또는 유리-세라믹은 바람직하게 가시영역, UV부근, 및/또는 IR부근의 파장 범위에서 실질적으로 투명하다. 예를 들어, 상기 유리 또는 유리-세라믹은 바람직하게 350㎚ 내지 2㎛의 파장 범위에서 실질적으로 투명하다.
상기 제 2층의 유리 또는 유리-세라믹은 당업자에게 익숙한 다양한 기술분야에서 사용되는 통상적인 원료물질로부터 제조될 수 있으며, 이하에서 개시되는 방법을 사용하여 상기 제 1층에 부착될 수 있다. 그리고 "유리-기판 SOI구조"를 발명의 명칭으로 하는 미국 특허출원 제 10/779,582호가 본 출원의 참고문헌으로서 포함된다.
본 발명의 특정 실시예에서, 상기 유리 또는 유리-세라믹은 이하 및 상기 미국 특허출원 제 10/779,582호에서 설명되는 방법의 (C)단계 동안 인가된 전기장의 방향, 즉 결합된 제 1 및 제 2층사이의 경계면으로부터 멀어지며 상기 제 2층의 후면을 향하여 움직이는 적어도 일부의 양이온을 바람직하게 포함한다. 알칼리 이온, 즉 Li+, Na+, 및/또는 K+이온은, 이들이 유리 및 유리-세라믹에 일반적으로 포함되는 다른 유형의 양이온보다 높은 운동성을 가지기 때문에 이러한 목적에 적합한 양이온이다. 그러나, 알칼리 이온을 갖지 않는 유리 및 유리-세라믹도 본 발명에서 사용될 수 있다. 예를 들어, 알칼리-토 이온(즉, Ca2 +, Mg2 +, Ba2 +, Sr2 +)과 같은 다른 이동성 이온, 또는 Ag+, Cu+, Zn2 +과 같은 기타의 양이온 및 다양한 전이금속 이온을 가지는 유리 및 유리-세라믹은 후자의 이온집단이 특히 UV에서 광투과가 바람직하지 않을 수는 있으나, 본 발명의 반도체-온-절연체에서의 제 2층에 사용될 수 있다.
유리 또는 유리-세라믹이 알칼리 또는 알칼리-토 이온을 포함하는 경우의 본 발명의 특정 실시예에서, 알칼리 및 알칼리-토 이온의 농도는 산화물 기반의 0.1 내지 40wt%인 농도로 표시되는 넓은 범위에 걸쳐 변화될 수 있다. 바람직한 알칼리 및 알칼리-토 이온 농도는 알칼리 이농의 경우에는 산화물 기반으로 0.1-10wt%, 또한 알칼리-토 이온의 경우에는 산화물 기반으로 0-25wt%이다. 많은 명목상의 무 알칼리 유리는 수십 내지 수백 ppm의 알칼리 함유물을 가지며, 이는 이하에서 기술되는 방법의 (C)단계 동안에 변동될 수 있다.
단일의 유리 또는 유리-세라믹으로 구성된 기판이 바람직하나, 라미네이트(laminated)구조가 바람직하게 사용될 수 있다. 라미네이트 구조가 사용되는 경우, 상기 제 1층에 가장 인접한 라미네이트 층은 단일의 유리 또는 유리-세라믹 물질로 구성되는 제 2층에 대하여 논의되는 특성을 가져야 한다. 상기 제 1층으로부터 더 멀리 떨어진 층 또한 그러한 성질을 갖는 것이 바람직하나, 이들은 상기 제 1 기판과 직접적으로 상호작용을 하는 것이 아니므로 경감된 성질을 가질 수 있다. 후자의 경우, 제 2층은 상기 제 2층에 대하여 특정된 성질이 더 이상 만족되지 않는 경우 종결되는 것으로 여겨진다.
동일 선 상에서, 상기 제 1층 및 제 2층사이에는 중간층들이 있을 수 있다. 예를 들어, 이하에서 설명되는 결합공정(bonding process)에서는, 상기 제 1 기판 및 제 2 기판의 둘 다 또는 어느 한쪽은 이들의 외부표면, 즉 반도체 상의 산화물 층의 전부 또는 일부에 걸쳐 표면층을 포함할 수 있다. 그러한 표면층이 있는 경우, 그 층은 상기 제 1층 및 제 2층 상이에서 강한 결합을 형성하는 것을 방지할 조성 및/또는 두께를 갖지 않아야 한다. 특히, 약 100㎚를 초과하는 두께를 가지는 반도체 기판상의 산화물층은 약해질 수 있고 유리 또는 유리-세라믹 기판과의 비결합이 발생할 수 있다. 만일 하나 또는 그 이상의 중간층이 제 1 및 제 2층 사이에 있다면, 이들은 약 100㎚ 미만의 결합 두께를 바람직하게 가진다. 어떠한 중간층의 결합두께는 약 50㎚ 미만이 더욱 바람직한 것이며, 더욱 바람직하게는 약 30㎚ 미만이다.
어떠한 특별한 적용이론에 의하여 한정되지 않는 것이 바람직하나, 훨씬 큰 두께를 가진 산화물층은 전류흐름에 고 저항성을 제공하며, 따라서 이하에서 설명되는 방법에서 바람직한 강한 결합을 제공하는 것으로 여겨지는 제 1 및 제 2 기판사이의 경계면에서의 전기 분해-유형의 반응을 감소시키는 것으로 여겨진다. 따라서, 산화물층이 제 1 기판의 결합 표면상에 있는 경우, 절연층과 대조적으로 부통태화(passivation)층으로서 주로 작용하여야 한다. 마찬가지로, 상기 제 2 기판의 결합표면 상에 형성된 어떠한 산화물층도 전류 흐름을 방해해서는 안 되고, 그에 따라 바람직하게 약 100㎚ 미만의 두께를 가지게 된다. 표면층이 상기 제 1 및 제 2 기판의 결합 표면상에 존재하면, 이들은 반도체-온-절연체 구조의 상기 제 1 및 제 2층 사이의 중간층이 된다.
본 발명에 따른 유리로서 사용되는 바람직한 유리군은 알루미노 실리케이트 유리, 보로실리케이트 유리, 알루미노보로실리케이트 유리, 및 희토류 알루미노실리케이트 유리가 포함된다. 적합한 저-팽창 유리 조성물의 예는 하기의 표 1 및, 표 2에서의 ㏖%로 주어진다. 당업자는 상기 및 기타의 적합한 유리 조성물을 표준적인 방법을 사용하여 제조할 수 있다. 예를 들어, 하기 열거된 유리는 산화물, 할라이드(예를 들어, AlCl3), 인산화물(예를 들어, Al(PO3)3 또는 AlPO4) 및/또는 카보네이트(CaCO3)분말을 1시간 동안 볼밀 중에서 혼합하여 1㎏의 뱃치를 제조한다. 혼합된 뱃치는 그 후 Pt도가니에 가해질 수 있고 1650℃의 글로버(globar) 용광로에서 하룻밤 동안 용용되고, 그런 후에 용융된 유리가 강철 플레이트에 부어질 수 있으며 응력을 완화시키기 위하여 850 내지 950℃사이에서 어닐(anneal)될 수 있다. 이러한 유리의 성질은 조성물의 변화를 통하여 당업자에 의하여 조성될 수 있다. 예를 들어, CTE는 SiO2성분이 낮추어지거나 희토류 산화물 성분이 증가함에 의하여 증가될 수 있다. 변형점(srain point)은 SiO2성분 및 RE2O3(RE=희토류)에 대한 Al2O3의 비율(ration)의 증가의 정도뿐 아니라, RE2O3의 동일성의 변화에 의하여 증가될 수 있다. 당업자는 하기에서 설명되는 결합 방법에 사용되기에 더욱 적합한 유리를 수득하기 위하여, 소량(즉, 몇 퍼센트정도)의 알칼리 또는 알칼리-토 이온을 하기에 열거되는 알칼리 및 알칼리-토 이온 함유가 없는 조성물에 첨가할 수 있다.
| 실시예 | SiO2 | Al2O3 | Al2Cl6 | CaO | La2O3 | Y2O3 | TiO2 | P2O5 | 변형점 (℃) | 어닐온도(℃) | CTE(25-300℃) (×10- 7/℃) |
| 1A | 78 | 15.4 | 0 | 0 | 2.6 | 0 | 0 | 4 | 837 | 894 | 18 |
| 1B | 79.62 | 7.47 | 0.12 | 12.80 | 0 | 0 | 0 | 0 | 783 | 835 | 33 |
| 1C | 81.23 | 8.34 | 0.12 | 9.82 | 0.20 | 0.29 | 0 | 0 | 808 | 863 | 30 |
| 1D | 82.92 | 9.26 | 0.12 | 6.71 | 0.41 | 0.58 | 0 | 0 | 826 | 883 | 27 |
| 1E | 84.70 | 10.22 | 0.13 | 3.44 | 0.62 | 0.90 | 0 | 0 | 840 | 900 | 19 |
| 1F | 86.57 | 11.22 | 0.13 | 0 | 0.85 | 1.23 | 0 | 0 | 908 | 982 | 15 |
| 1G | 86.24 | 11.18 | 0.13 | 0 | 0 | 2.45 | 0 | 0 | 914 | 994 | 16 |
| 1H | 86.89 | 11.27 | 0.13 | 0 | 1.71 | 0 | 0 | 0 | 896 | 966 | 15 |
| 1I | 89.98 | 7.44 | 0.12 | 0 | 0.81 | 0 | 1.65 | 0 | 887 | 964 | 11 |
| 1J | 89.70 | 7.41 | 0.12 | 0 | 0.71 | 0 | 2.06 | 0 | 890 | 965 | 9 |
| 1K | 76 | 12.1 | 0.5 | 11.4 | 0 | 0 | 0 | 0 | 812 | 867 | 32 |
| 1L | 75.75 | 13.2 | 0.5 | 8.55 | 1 | 1 | 0 | 0 | 804 | 858 | 32 |
| 1M | 75.5 | 14.3 | 0.5 | 5.7 | 2 | 2 | 0 | 0 | 808 | 859 | 31 |
| 1N | 75.25 | 15.4 | 0.5 | 2.85 | 3 | 3 | 0 | 0 | 819 | 867 | 30 |
| 1O | 75 | 16.5 | 0.5 | 0 | 4 | 4 | 0 | 0 | 831 | 876 | 32 |
| 1P | 75 | 16.5 | 0.5 | 0 | 8 | 0 | 0 | 0 | 812 | 860 | 36 |
| 1Q | 82 | 11.5 | 0.5 | 0 | 4 | 0 | 2 | 0 | 867 | 929 | 22 |
| 1R | 82 | 11.5 | 0.5 | 0 | 3.5 | 0 | 2.5 | 0 | 876 | 943 | 22 |
| 1S | 80 | 10.5 | 0.5 | 9 | 0 | 0 | 0 | 0 | 818 | 875 | 26 |
| 1T | 80 | 12.5 | 0.5 | 4.5 | 1.25 | 1.25 | 0 | 0 | 820 | 870 | 28 |
| 1U | 80 | 13.5 | 0.5 | 2.25 | 1.875 | 1.875 | 0 | 0 | 830 | 881 | 25 |
| 1V | 80 | 14.5 | 0.5 | 0 | 2.5 | 2.5 | 0 | 0 | 854 | 905 | 26 |
| 1W | 81 | 10.75 | 0.5 | 6.75 | 0.5 | 0.5 | 0 | 0 | 814 | 869 | 26 |
| 1X | 82 | 11 | 0.5 | 4.5 | 1 | 1 | 0 | 0 | 820 | 876 | 24 |
| 1Y | 83 | 11.25 | 0.5 | 2.25 | 1.5 | 1.5 | 0 | 0 | 843 | 901 | 22 |
| 1Z | 84 | 11.5 | 0.5 | 0 | 2 | 2 | 0 | 0 | 893 | 959 | 22 |
| 실시예 | SiO2 | Al2O3 | La2O3 | Y2O3 | SrO | Na2O | SnO2 | 액상온도 (℃) | CTE(25-300℃) (×10-7/℃) |
| 2A | 82 | 12.6 | 4.9 | 0.5 | 0 | 0.5 | 0 | 1450 | - |
| 2B | 80 | 14 | 3 | 3 | 0 | 0.5 | 0 | 1450 | - |
| 2C | 80 | 14 | 2.75 | 2.75 | 1 | 0 | 0 | 1480 | - |
| 2D | 80 | 14 | 3 | 3 | 0 | 0 | 0 | 1470 | 29 |
| 2E | 84 | 11.2 | 4.3 | 0 | 0.5 | 0 | 0.5 | 1490 | - |
본 발명에 따른 반도체-온-절연체 구조의 제 2층으로 사용하기에 적합한 다른 유형의 유리는 알루미늄 인화 실리케이트 유리이다. 간단한(simple) 삼원(ternary) 조성물(하기 표3에서 3A-3C가 그러한 예이다)은 가장 낮은 열팽창 계수 및 높은 변형점을 갖는 경향이 있다. 그러나 상기 간단한 삼원 조성물과 반도체 물질사이의 팽창 부정합이 아주 크게 되어야(즉, 이것이 변형된 반도체 층의 장애(failure) 또는 박리를 일으킬 정도로 크게 됨), 상기 간단한 삼원 유리에 하나 또는 그 이상의 개질 조성물을 추가시킴으로써 더 높은 CTE를 제공하는 것이 가능하다. 통상적인 개질 조성물은 알칼리 및 알칼리-토 산화물(즉, Na2O, Li2O, BaO, CaO) 및 ZnO, Y2O3, La2O3, Ga2O3, TiO2, ZrO2, HfO2, GeO2, SnO2, Nb2O5 및 Ta2O5를 포함한다. BaO, Y2O3 및 La2O3와 같은 성분은, 이것이 유리의 변형점에서의 큰 감소없이 CTE를 증가시키는 결과를 보이기 때문에 특히 바람직한 개질제이다. 개질된 유리의 예는 하기 표 3의 실시예 3D-N에서 보여진다. 당업자는 본 발명에서 사용되는 알루미늄 인화 실리케이트 유리를 제공하기 위하여 전통적인 용융 및 성형방법을 사용할 수 있으며, 이하에서 설명되는 결합방법에 사용되기에 더욱 적합한 유리를 수득하기 위하여 소량(즉, 수 퍼센트까지) 알칼리 또는 알칼리-토 이온을 알칼리 및 알칼리-토 이온이 함유되지 않은 하기 열거된 조성물에 첨가할 수 있다. 예를 들어, 알루미늄 인화 실리케이트 유리는 실리카, 알루미나, 알루미늄 메타인산염(또는 오르쏘 인산염) 및 적당한 산화물 또는 탄산염과 같은 어떠한 개질제의 혼합물을 원료물질로 하여 1650℃의 백금도가니에서 용융될 수 있다. 유리는 통상적으로 약 900℃에서 어닐된다. 알루미늄 인화 실리케이트 유리는, 명칭이 "고변형점 유리"인 미국 가출원 제 60/533,765호에 더욱 자세히 설명되며, 본 출원에 참조문헌으로 포함된다.
| 실시예 | Al2O3 | P2O5 | SiO2 | BaO | Y2O3 | La2O3 | ZrO2 | Na2O | 변형점(℃) | CTE(25-300℃) (×10-7/℃) |
| 3A | 23 | 7 | 70 | 0 | 0 | 0 | 0 | 0 | 864 | 10.1 |
| 3B | 22 | 9 | 69 | 0 | 0 | 0 | 0 | 0 | 875 | 8.6 |
| 3C | 23 | 8 | 69 | 0 | 0 | 0 | 0 | 0 | 860 | 10.1 |
| 3D | 21.9 | 7.6 | 65.5 | 5 | 0 | 0 | 0 | 0 | 824 | 20.6 |
| 3E | 21.3 | 7.4 | 63.8 | 7.5 | 0 | 0 | 0 | 0 | 812 | 27.9 |
| 3F | 22.4 | 7.8 | 67.3 | 0 | 2.5 | 0 | 0 | 0 | 856 | 16.7 |
| 3G | 21.9 | 7.6 | 65.5 | 0 | 5 | 0 | 0 | 0 | 841 | 22.3 |
| 3H | 21.3 | 7.4 | 63.8 | 0 | 7.5 | 0 | 0 | 0 | 834 | 27.9 |
| 3I | 21.9 | 7.6 | 65.5 | 0 | 2.5 | 0 | 2.5 | 0 | 846 | 18.2 |
| 3J | 21.9 | 7.6 | 65.5 | 0 | 3.7 | 0 | 1.3 | 0 | 836 | 18.8 |
| 3K | 22.4 | 7.8 | 67.3 | 0 | 0 | 2.5 | 0 | 0 | 840 | 17.0 |
| 3L | 21.9 | 7.6 | 65.6 | 0 | 0 | 5 | 0 | 0 | 824 | 23.5 |
| 3M | 21.9 | 7.6 | 65.6 | 0 | 0 | 2.5 | 2.5 | 0 | 829 | 19.6 |
| 3N | 21.8 | 7.92 | 64.4 | 0 | 0 | 0 | 0 | 0.99 | 819 | 18.9 |
본 발명에서 사용하기에 적합한 유리-세라믹 물질이 스피넬, β-석영, 및 β-리티아 휘석의 결정에 기초한 조성을 포함하는 수많은 조성물 군에서 발견될 수 있다. 본 발명에서 사용하기 적합한 유리-세라믹은 멀라이트, 코디어라이트 및 β-유크립타이트(eucryptite) 같이 다른 결정상에 기초할 수 있다. 그러한 조성물의 예는 표 4에서 보여지며, 미국 특허 제 5,968,857호 및 6,248,678호에 개시되고, 이들 각각은 본 출원명세서의 참조문헌으로 포함된다. 낮거나 심지어 음의 CTE(즉, 리튬 알루미노실리케이트 β-석영 유리-세라믹과 같은 β-유크립타이트 또는 β-석영에 기초함) 및 적합한 변형점을 갖는 다른 유리-세라믹 물질은 본 발명에 사용될 수 있다. 낮은 팽창을 보이는 유리-세라믹은 당업자에게 익숙한 방법으로 제조될 수 있다. 대부분의 유리-세라믹이 일부 알칼리 또는 알칼리-토 이온을 가지고 있으나, 낮은-팽창성의 알려진 어떠한 알칼리 또는 알칼리-토 비함유의 이온이라도 하기에서 설명되는 결합방법에 사용되기에 더욱 적합한 유리-세라믹 물질을 제공하기 위하여 소량의 알칼리 또는 알칼리-토 이온과 함께 개질되어 질 수 있다.
| 조성물(wt%) | 실시예 4A | 실시예 4B | 실시예 4C | 실시예 4D | 실시예 4D |
| SiO2 | 71.6 | 68.8 | 68.8 | 68.8 | 70.7 |
| Al2O3 | 12.7 | 19.2 | 19.2 | 19.2 | 22.1 |
| ZnO | 4.4 | 1.0 | 1.0 | 1.0 | 0 |
| MgO | 2.1 | 1.8 | 1.8 | 1.8 | 0 |
| BaO | 1.2 | 0.8 | 0.8 | 0.8 | 0 |
| Li2O | 0 | 2.7 | 2.7 | 2.7 | 4.0 |
| Na2O | 0 | 0 | 0 | 0 | 2.0 |
| K2O | 0 | 0 | 0 | 0 | 1.2 |
| TiO2 | 5.0 | 2.7 | 2.7 | 2.7 | 2.8 |
| ZrO2 | 3.0 | 1.8 | 1.8 | 1.8 | 1.6 |
| 열처리 | 1000℃,2h | 920℃,0.5h | 1050℃,0.5h | 1100℃,0.5h | 850℃,2h |
| 결정상 | 스피넬 | β-석영 | β-석영+β-리티아휘석 | β- 리티아휘석 | β-석영 |
| CTE(25-300℃)(×10-7/℃) | 25 | 4.7 | 7.8 | 7.9 | 24 |
| 변형점(℃) | 938 | 870 | 1001 | 1018 | 측정되지 않음 |
주어진 사용 온도(use temperature)에서의 제 1층의 인장 변형(tensile strain)은 결합온도(bonding temperature) 및 사용온도 사이의 온도 상의 차이뿐 아니라, 제 1층과 제 2층의 물질의 온도 작용으로서의 상대적인 CTE에 의해서도 급격히 달라진다. 여기에 사용된 바와 같이, 결합온도는 제 1층과 제 2층이 서로 접착되기 시작하는 계면에서의 온도이다. 결합온도는 T1 및 T2사이가 될 것이며, 대략 T1 및 T2의 평균값일 수 있으며, 또는 당업자에게는 명백한 열 모델링이나 측정방법에 의하여 결정될 수 있다. 제 1층을 사용온도에서 변형하에 놓이게 하기 위하여는, 제 1층은 결합온도 Tbond에서 사용온도로 냉각의 결과로서 더욱 수축을 시도하여야 한다. 이러한 입장에서, 본 발명의 일 실시예에 따르면, 제 1층 및 제 2층의 물질의 CTE는 
CTE제 1층(T)-CTE제2층(T)dT는 0을 초과하게 된다. 바람직하게는 
CTE제1층(T)-CTE제2층(T)dT는 약 1×10-4를 초과한다. 더욱 바람직하게는 
CTE제 1층(T)-CTE제2층(T)dT는 약 2×10-4를 초과한다. 특정한 바람직한 실시예에서, 
CTE제 1층(T)-CTE제2층(T)dT는 약 5×10-4를 초과한다. 바람직하게, 반도체-온-절연체 구조는 25∼100℃의 사용온도 영역에 걸쳐 
CTE제 1층(T)-CTE제2층(T)dT의 상기 언급된 값을 가진다. 예를 들어, 본 발명의 일 실시예에 따르면, 반도체-온-절연체 구조는 25℃의 사용온도 Tuse에서 
CTE제 1층(T)-CTE제2층(T)dT의 상기 언급된 값을 가진다. 본 발명의 다른 실시예에 따르면, 반도체-온-절연체 구조는 100℃의 사용온도 Tuse에서 
CTE제 1층(T)-CTE제2층(T)dT의 상기 언급된 값을 가진다.
당업자가 이해하는 바와 같이, 유리 또는 유리 세라믹 및 이에 부착된 반도체 층 사이의 결합의 강도는 반도체-온-절연체 구조의 주요성질이다. 높은 결합 강도 및 내구성은 반도체-온-절연체 구조가 박막 트랜지스터 및 기타 그 구조상 또는 구조내의 장치의 제조와 관련된 공정을 수행할 수 있도록 하기 위하여 매우 중요한 것이다. 제 1층과 제 2층 사이의 결합강도는 바람직하게 적어도 8J/㎡이다. 보다 바람직하게는 상기 제 1층 및 제 2층 사이의 결합강도는 적어도 10J/㎡이다. 본 발명의 바람직한 특정 실시예에서, 상기 제 1층 및 제 2층 사이의 결합강도는 적어도 15J/㎡이다. 결합에너지는 압입측정(indentation measurements)을 사용하여 결정될 수 있으며, 이는 버코비쉬(Berkovich) 다이아몬드 누름자(indenter)가 설치된 나노 누름자Ⅱ(MTS 시스템 주식회사, Eden Prairie, MN)를 이용하여 수행될 수 있다. 당업자가 이해하는 바와 같이, 여타의 기구가 압입측정을 수행하기 위하여 사용될 수 있다. 압입(Indentations)은 하중의 범위에 걸쳐 형성되고, 또한 상기 압입을 직접적으로 둘러싸는 영역은 박리의 징후(evidence)에 대하여 조사된다. 결합에너지의 계산은 D.B.마샬 및 A.G. 에반스의, "압입에 의하여 부수적으로 응력이 가해진 필름의 접착 측정. Ⅰ. 계면 박리의 역학", J. Appl. Phys, 56[10] 2632-2638(1984), 이의 관계 있는 부분이 본 출원에 참고자료로 포함된다. 더욱 자세한 결합에너지 측정은 미국 특허출원 제 10/779,582호에서 확인할 수 있다.
본 발명의 다른 실시예는 도 2를 통하여 개략적 횡단면도로 보여진다. 반도체-온-절연체 구조(40)는 제 1층(42)과 제 2층(44)을 포함하며, 도 1의 실시예에 대하여 상기에서 설명된 바와 같다. 제 2층(44)은 제 1면(46), 및 간극 D2로 분리된 제 2면(48)을 가지며, 제 1면(46)은 실질적으로 제 2면에 대하여 평행하며, 제 2층(48)에 비하여 제 1층(42)에 더 가깝다. 상기 면(face)들은 이들 사이에 어떠한 약간의 각(즉, 단 몇도 정도의 각도)이 있을 수 있다는 사실을 설명하기 위하여 "실질적으로 평행"한 것으로 설명된다. "실질적으로 평행"이라는 문구는 또한 하나 또는 그 이상의 면들이 완전히 평평하지 않을 수 있다는 가능성을 포함한다. 제 2층(44)은 또한 참조면(reference surface, 50)을 포함하며, 이는 제 2층(44) 내에 속하며, 제 1면(46)과 실질적으로 평행하고, 간극D2/2에 의하여 제 1면(46)으로부터 분리된다. 제 2층(44)은 하나 또는 그 이상의 유형의 양이온을 포함하며, 각 유형의 양이온은 참조면(50)에서 참조 농도(reference concentration) Ci / Ref를 가진다. 제 2층은 또한 양이온 소모영역(depletion region)을 가지며, 이는 제 1면에서 시작하여 상기 참조면을 향하여 확장되고, 여기에서 양이온의 적어도 하나의 유형의 농도는 상기 참조 농도 Ci / Ref에 대하여 상대적으로 소모된다. 상기 소모된 이온은, 예를 들어, 알칼리 이온 또는 알칼리-토 이온과 같은 이동성(mobile) 양이온일 수 있다. 상기 양이온 소모영역은 (C)단계 동안 양이온의 움직임에 의하여 하기 및 미국 출원 제 10/779,582호에서 설명되는 방법으로 형성될 수 있다.
도 3의 개략적 횡단면도에서 보여지는 본 발명의 또 다른 실시예에 의하면, 반도체-온-절연체 구조(60)의 양이온 소모 영역(52)(실질적으로 도 2에 대하여 상기에서 설명된 바와 같음)은 말단변연(distal edge, 62)을 가진다. 제 2층(44)은 상기 말단변연(62)의 주변에 적층(pile-up) 영역(54)을 더욱 포함한다. 적층영역(54)에서는, 적어도 하나의 양이온 유형의 농도가 그 이온의 Ci / Ref에 대하여 증대된다. 증대된 이온은 예를 들어, 알칼리 이온 또는 알칼리-토 이온과 같은 이동성 이온일 수 있으며, 바람직하게는 상기 양이온 소모 영역(52)의 소모된 이온과 동일하다. 상기 적층 영역은 (C)단계 동안의 양이온의 움직임에 의하여 하기 및 미국 특허출원 제 10/779,582호에서 개시되는 방법으로 형성될 수 있다.
본 발명의 다른 실시예는 도 4의 개략적 단면도로 보여진다. 반도체-온-절연체 구조(80)은 제 1층(82) 및 제 2층(84)을 포함하고, 실질적으로 상기에서 설명된 바와 같다. 반도체-온-절연체 구조(80)는, 순서대로, 반도체 물질(90); 증대된 산소 성분을 가지는 반도체 물질(92); 적어도 하나의 유형의 양이온에 대한 감소된 양이온 농도를 가지는 유리 또는 유리-세라믹(94); 적어도 하나의 유형의 양이온에 대한 증대된 양이온 농도를 가지는 유리 또는 유리-세라믹(96); 및 유리 또는 유리 세라믹(98)을 포함한다. 그러한 구조는 하기 및 미국 특허출원 제 10/779,582호에서 개시되는 방법을 이용하여 제조될 수 있다.
본 발명의 특정한 바람직한 실시예에서, 상기 제 2층의 유리 또는 유리-세라믹은 상대적으로 낮은 알칼리 이온 농도를 가진다. 바람직하게는, 산화물 기준의 유리 또는 유리-세라믹에서의 리튬, 나트륨, 칼륨이온의 농도의 총합은 약 2wt%미만이다. 더욱 바람직하게는 산화물 기준의 유리 또는 유리-세라믹에서의 리튬, 나트륨, 칼륨이온의 농도의 총합은 약 1wt%미만이다. 본 발명의 바람직한 특정의 실시예에서, 상기 산화물 기준의 유리 또는 유리-세라믹에서의 리튬, 나트륨, 칼륨이온의 농도의 총합은 약 0.1wt%미만이다.
하기 및 미국 특허출원 제 10/779,582호에서 개시되는 방법은 당업자가 대규모의 변형된 반도체-온-절연체 구조를 제조할 수 있도록 한다. 예를 들어, 본 발명의 일 실시예에 따르면, 여기에 기술되는 반도체-온-절연체 구조는 10㎝보다 작지 않은 최대 크기(maximum dimension)를 가진다.
본 발명에 의한 반도체-온-절연체 구조는 실질적으로 어떠한 바람직한 두께로도 제조될 수 있다. 예를 들어, 제 1층은 바람직하게 약 10㎛ 미만의 두께를 가질 수 있다. 더욱 바람직하게는, 상기 제 1층은 바람직하게 약 1㎛미만의 두께를 가진다. 본 발명의 특정 실시예에서, 상기 제 1층은 약 10㎚ 내지 500㎚사이의 두께를 가진다. 제 2층은 바람직하게 약 0.1㎚ 내지 10㎚사이의 두께를 가진다. 더욱 바람직하게는, 제 2층은 바람직하게 약 0.5㎚ 내지 1㎚사이의 두께를 가진다. 반도체-온-절연체 구조의 일부 적용예에서는, 1㎛보다 크거나 같은 두께를 가지는 절연층이, 예를 들어, 실리콘/SiO2/실리콘 배치(configuration)를 가지는 표준 반도체-온-절연체 구조가 높은 주파수에서 작동될 때 발생하는 의존 용량 효과(parasitic capacitive effects)를 회피하기 위하여 바람직하다. 과거에는, 그러한 두께는 달성하기 어려웠다. 본 발명의 일 실시예에 따라서, 1㎛ 보다 두께운 절연층을 가지는 반도체-온-절연체 구조는 1㎛보다 작지 않은 두께의 제 2층을 간단히 사용하여 용이하게 달성된다. 상기 제 2 기판의 바람직한 두께의 하한은 따라서 1㎛이다.
일반적으로, 제 2층은 본 발명의 공정단계 및 SOI 구조상에서 수행되는 그 후의 공정을 통하여 제 1층을 지지하기에 충분한 두께가 될 것이 요구된다. 상기 제 2 기판의 두께에 대한 어떠한 이론적인 상한은 없으나, 상기 지지기능에 필요하거나 궁극적인 SOI 구조에 대하여 바람직한 정도를 벗어나는 두께는, 제 2 기판의 두께가 커질수록 동일 인가된 전력 차이에 대한 본 발명의 방법에 따른 (C)단계 동안 상기 기판 내에서 전기장 강도가 낮아지기 때문에 일반적으로 바람직하지 않다.
본 발명에 따른 반도체-온-절연체 구조는 다양한 유형의 반도체-기반의 장치 및 최종 제품에 사용될 수 있다. 예를 들어, 본 발명의 일 실시예에 따르면, 박막(thin film) 트랜지스터는 상기에서 설명된 반도체-온-절연체 구조를 포함하는 패턴화된 요소를 포함한다. 본 발명의 또 다른 실시예에 의하면, 액정 디스플레이는 액정 물질 및 바람직하게 실질적으로 투명한 제 2층을 가지는 상기에서 개시된 반도체-온-절연체 구조를 포함하는 패턴화된 요소를 포함한다. 본 발명의 또 다른 실시예에 따르면, OLED장치는 광-발산 유기 물질 및 바람직하게 실질적으로 투명한 제 2층을 가지는 상기에서 설명된 바와 같은 반도체-온-절연체 구조를 포함하는 패턴화된 요소를 포함한다. 미국 특허출원 제 10/779,582호에서 개시된 바와 같이, 당업자는 이러한 장치의 제조를 위하여 통상적인 방법을 사용할 수 있다.
본 발명의 다른 실시예는 도 5∼8에서 개략적인 단면도로 보여지며, 반도체-온-절연체 구조, 특히 SOG구조를 제작하는 방법에 관한 것이다. 도 5에서 보여지는 방법의 단계(A)에서, 제 1 및 제 2 기판(110, 120)가 제공되며, 여기서:
(1) 상기 제 1 기판(110)은 상기 제 2 기판(제 1 결합 표면)와 결합하기 위한 제 1 외측표면(111), 상기 제 1 기판(제 1 힘-인가 표면)에 대하여 힘(force)을 인가하기 위한 제 2 외측표면(112), 및 상기 제 1 기판을 제 1부분(114)과 제 2부분(115)(분리구역)으로 분리하기 위한 내부 구역(internal zone, 113)을 포함하며(상기 내부구역(113)은 이하 "분리구역"이라 하며, 예를 들어, 이는 수소 이온 주입영역일 수 있다), 이때:
(a) 상기 제 1결합표면(111), 제 1 힘-인가 표면(112), 및 분리 구역(113)은 실질적으로 서로 평행하고;
(b) 상기 제 2부분(115)은 상기 분리구역(113)과 상기 제 1 결합 표면(111)과의 사이이며, 또한,
(c) 상기 제 1 기판(110)은 실질적으로 단일 결정 반도체 물질을 포함하고, 및
(2) 상기 제 2 기판(120)은 2개의 외측 표면(121, 122)을 포함하는데, 하나는 상기 제 1 기판에 결합하기 위한 것(제 2 결합 표면)이며, 다른 하나는 상기 제 2 기판에 힘을 적용하기 위한 것(제 2 힘-인가 표면)으로서, 여기서,
(a) 상기 제 2 결합 표면(121)과 상기 제 2 힘-인가 표면(122)은 실질적으로 서로 평행하며 간극D2에 의하여 서로 분리되며, 또한
(b) 상기 제 2 기판(120)은 유리 또는 유리-세라믹을 포함한다.
도 6에서 보여지는 상기 방법의 (B)단계에서, 제 1 및 제 2 결합 표면(111, 121)들은 결합되게 된다(일단 결합되면, 제 1 및 제 2 결합표면은 제 1 및 제 2기재 사이에서 이하에서 "계면(interface)"라고 불리우는 것을 형성한다).
도 7에서 보여지는 상기 방법의 (C)단계에서, 상기 제 1 및 제 2 기판가 제 1 및 제 2 결합표면(즉, 계면)에서 서로 결합되기에 충분한 시간동안, 다음의 단계들이 실질적으로 동시에 이루어진다:
(1) 상기 제 1 및 제 2 결합표면(111, 121)을 함께 압착(press)하기 위하여 상기 제 1 및 제 2 힘-인가 표면(112, 122)에 힘을 인가하는 단계;
(2) 상기 제 1 및 제 2 기판(110, 120)을 전자장에 적용(subjecting)시키는 단계; 상기 단계는 각각 제 1 및 제 2 힘-인가 표면(112, 122)에서 제 1 및 제 2 전압 V1 및 V2에 의하여 특성이 나타나고, 상기 전압은 각각 V2보다 더 높은 V1을 가지는 표면에서 일정해져 상기 전자장은 제 1 기판(110)으로부터 제 2 기판(120)까지 유도(direct)되며, 또한
(3) 상기 제 1 및 제 2 기판(110, 120)을 가열시키는 단계; 상기 가열은 각각 제 1 및 제 2 힘-인가 표면(112, 122)에서 제 1 및 제 2 온도 T1 및 T2에 의하여 특성이 나타나며, 상기 온도는 각각 상기 표면들에서 일정해지고, 상용온도(common temperature)로 냉각되도록 선택되며, 상기 제 1 및 제 2 기판(110, 120)은 차별적 수축(differential contraction)이 이루어져 그에 따라 상기 분리구역(113)에서 제 1 기판(110)을 약화시킨다.
도 8에서 보여지는 상기 방법의 단계(D)에서, 결합된 제 1 및 제 2 기판(110, 120)은 상용온도(즉, 상온과 같은 상용온도)로 냉각되고; 또한 제 1 및 제 2 부분(114, 115)은 상기 분리구역(113a-b)에서 분리되어, 제 1층(142)(상기 제 1 기판(110)으로부터 기인함) 및 제 2 층(144)(상기 제 2 기판(120)으로부터 기인함)을 갖는 반도체-온-절연체 구조를 형성한다.
유리 또는 유리-세라믹의 CTE와 반도체의 CTE는 상기 반도체 물질이 사용온도에서 인장 변형(tensile strain) 하에 있도록 바람직하게 선택된다. 예를 들어, 상기 반도체 물질은 바람직하게 25℃에서 또는, 25 내지 100℃의 온도 범위에서 바람직하게 인장변형하게 있게 된다. 상기 제 1 및 제 2 기판의 물질의 성질(CTE 및 여타의 것)은 바람직하게 실질적으로 본 발명의 반도체-온-절연체 구조에 대하여 상기에서 기술된 바와 같다. 예를 들어, 본 발명의 바람직한 실시예에서, 유리 또는 유리-세라믹의 CTE(25-300℃)는 반도체 물질의 CTE(25℃)보다 바람직하지 않다(less positive). 본 발명의 다른 바람직한 실시예에서, 제 1층 및 제 2층의 물질에 대한 CTE는 
CTE제1층(T)-CTE제2층(T)dT가 예를 들어, 25℃, 100℃, 또는 25-100℃ 온도영역의 사용 온도에 대하여 0보다 크게 되는 것이다.
본 발명의 일 실시예에 따르면, 유리 또는 유리-세라믹은 바람직하게 다음의 특징들 중 하나 또는 둘 다를 가진다:
(ⅰ) 유리 또는 유리-세라믹은 1000℃ 미만의 변형점을 가지며 (C)단계 동안 제 2 기판(120) 내에서 상기 제 2 결합표면(121)으로부터 벗어나는 방향에서 상기 제 2 힘-인가 표면(122)을 향하여 움직이는 양이온(즉, 알칼리 또는 알칼리-토 이온)을 포함하며; 및/또는
(ⅱ) 유리 또는 유리-세라믹은 (a) 비-가교 산소 및 (b) 단계(C)동안 제 2 기판(120) 내에서 상기 제 2 결합표면(121)으로부터 벗어나는 방향에서 상기 제 2 힘-인가 표면(122)을 향하여 움직이는 양이온(즉, 알칼리 또는 알칼리-토 이온)을 포함한다.
당업계에 알려진 바와 같이, 유리에서 또는 유리-세라믹의 유리상에서 비-가교 산소는 유리의 성분을 형성하는 비-네트워크(non-network)에 의하여 유리에 기여하는 산소이다. 예를 들어, 많은 유리에서, 상기 비-가교 산소는 유리 조성물에서 알칼리-토 산화물(예를 들어, MgO, CaO, SrO, 및/또는 BaO)의 결합(incorporation)을 통한 유리의 일부가 되는 그러한 산소를 포함한다.
특별한 적용 이론에 의하여 한정되는 것은 바람직하지 않으나, 전기 분해-유형의 반응이 (C)단계 동안에 일어나는 것으로 여겨진다. 특히, 상기 반도체 기판(제 1 기판)이 전기 분해-유형의 반응에 대하여 양극으로 작용하며 반응성 산소가 상기 제 1 및 제 2 기판 사이의 계면의 영역에서 생산되는 것으로 여겨진다. 이러한 산소는 산화된 반도체의 혼성 영역(hybrid region)(즉, 실리콘-기초의 반도체에 대한 실리콘 산화물 영역)을 본래 형성하는 반도체 물질(예를 들어, 실리콘)과 반응하는 것으로 여겨진다. 이러한 혼성 영역은 상기 계면에서 시작하여 상기 제 1 기판로 확장한다. 상기 제 2 기판의 유리 또는 유리-세라믹에서 비-가교 산소의 존재는 제 1 기판의 반도체 물질과 반응하는 산소의 발생에서 어떠한 역할을 하는 것으로 여겨진다.
그러한 반응성 산소의 발생 및 반도체 물질과의 조합은 본 발명이 제 1 기판의 반도체 물질과 제 2 기판의 유리 또는 유리-세라믹 사이에서 달성하는 강한 경합의 근원, 즉, 제 1 및 제 2 기판 사이의 결합의 적어도 일부(및 잠재적으로는 전부)는 상기 제 2 기판으로부터 생성된 반응성 산소와 상기 반도체 물질과의 반응을 통한 것이라 여겨진다. 두드러지게, 종래 기술과 달리, 이러한 강한 결합은 고온 열처리, 즉 1000℃이상에서의 처리가 필요 없이 달성된다.
고온 공정을 회피하는 이러한 이점(利點)은 제 2 기판이 낮은 가격으로 대량생산이 가능한 물질이 될 수 있도록 한다. 즉, 고온 공정을 제거함으로써, 본 발명은 실리콘, 석영, 다이아몬드, 사파이어 등의 고가의 고온 물질로 구성된 지지 기판의 필요성이 없어지게 된다.
특히, 고온 처리의 필요 없이 강한 결합을 달성할 수 있는 이점은 제 2 기판이 유리 또는 유리-세라믹으로 구성되도록 한다; 일 실시예에서 유리 또는 유리-세라믹의 변형점은 1000℃ 미만을 보인다. 보다 구체적으로, 디스플레이 장치에서는, 유리 또는 유리-세라믹은 일반적으로 800℃미만, 또 다른 실시예에서는 700℃미만의 미만의 변형점을 가진다. 전자제품 및 다른 응용품에 있어서는, 변형점은 바람직하게 1000℃ 미만이다. 유리 제조의 당업계에서는 잘 알려진 바와 같이, 더 낮은 변형점을 갖는 유리 및 유리-세라믹은 더 높은 변형점을 가지는 유리 및 유리-세라믹보다 제조하기가 더욱 용이하다.
결합을 촉진하기 위하여, 유리 또는 유리-세라믹은 적어도 어느 정도까지 전기를 전도할 수 있어야 한다. 유리 및 유리-세라믹의 전도성(conductivity)은 이들의 온도에 의존하며 따라서 반도체 물질 및 유리 또는 유리-세라믹 사이의 강한 결합을 달성하는 데는, 1) 유리 또는 유리-세라믹의 전도성, 2) 단계(C)에서 사용되는 온도(T1 및 T2), 3) (C)단계 동안 제 1 및 제 2 기판에 인가되는 전기장의 세기, 및 4) (C)단계가 수행되는 동안의 시간의 합 사이의 균형이 있다.
일반적인 기준에 있어서, 유리 또는 유리-세라믹은 바람직하게 1016Ω-㎝과 같거나 미만인 250℃에서의 저항값 ρ을 갖는다(즉, 250℃에서의 저항값은 10-16Siemens/㎝과 같거나 크다). 더욱 바람직하게는, 250℃에서의 ρ는 1013Ω-㎝과 같거나 미만이며 가장 바람직하게는 1011.5Ω-㎝과 같거나 그 미만이다. 석영이 250℃에서 1011.8Ω-㎝의 필수 저항값(requisite resistivity)을 가짐에도, (C)단계 동안에 움직일 수 있는 양이온이 부족하고 따라서 석영은 상기 공정에 따른 반도체-온-절연체 구조의 제조에서 제 2 기판으로 사용되기에 부적합한 것으로 이해되는 것임을 주지하여야 한다.
특정한 제 1 기판/제 2 기판 조합에 있어서, 이의 수소 농도를 줄이기 위하여 제 1 기판(110)의 결합 표면(111)의 전처리가 제 2 기판(120)에 대한 상기 제 1 기판의 제 2 부분(115)의 결합을 달성하는데 이점이 있음이 발견되었다. 특히, 그러한 수소 농도에서의 감소는 수소이온이 주입된(implanted) 실리콘 웨이퍼로부터 알칼리-토 이온을 포함하는 유리 기판으로 실리콘 필름이 이동될 때 특히 중요한 것으로 밝혀졌다. 수소 농도 감소는 예를 들어, 850 내지 900℃ 범위에서의 높은 변형점을 갖고, 무선 RF 응용품 및 기타 전자 응용품에 필요할 것으로 기대되는 유리 및 유리 세라믹에 대하여 또한 이점이 있는 것으로 여겨진다.
특히, 수소 이온 주입 후에, 주입된 실리콘 웨이퍼의 표면은 높은 수소 농도, 즉 높은 수소 이온 농도를 가지는 것으로 알려졌다. Si 표면에서 수소 종결(hydrogen termination)은 결합 공정을 억제하고 따라서 상기 유형의 유리 웨이퍼로 이송하는 효과적인 Si층을 얻기 위하여 완만한 산화 처리를 사용하여 주입된 Si 웨이퍼 표면에서 수소 농도를 감소시키는 것이 바람직한 것으로 알려졌다. 수소 농노의 저감은 주입된 실리콘 웨이퍼를 더욱 친수성(hydrophilic)이 되도록 하며, 결합이 전압과 열의 적용동안 일어나게 한다. 상기 공정 동안 형성되는 강한 결합은 모(母) 웨이퍼로부터 Si 필름이 균일하게 분리되도록 한다.
정량적으로, 수소 저감처리가 없는 경우, 유리 웨이퍼의 약 10%만이 Si 필름으로 커버되고 심지어 커버 영역에서, Si 필름이 불균일한 양상을 나타낸다. 그러나 Si의 표면에서 수소 농도가 산화 처리에 의하여 저감되는 경우, 균일한 Si 필름이 전체 표면에 걸쳐 유리 웨이퍼에 부착되기 시작한다.
주입된 웨이퍼의 표면상의 수소 농도를 저감시키기 위하여 다양한 접근이 이용될 수 있다. 바람직한 접근법은 산소 플라즈마를 이용한 웨이퍼 처리, 과산화수소, 과산화수소 및 암모니아, 과산화수소 및 암모니아에 이어 과산화수소 및 산을 이용한 처리, 또는 이들 공정의 조합과 같은 표면에 대한 온화한 산화 처리를 포함한다. 산소 플라즈마를 이용한 처리는 특히 상업적 환경에서 바람직한 접근법이다. 어떠한 적용 이론에 의하여 한정되는 것이 바람직하지는 않으나, 이러한 처리과정 동안, 수소 종결된 표면 그룹은 수산기로 산화되어, 이제는 실리콘 웨이퍼의 표면이 친수성이 되도록 하는 것으로 여겨진다. 이러한 처리는 바람직하게는 산소 플라즈마에 대하여는 상온, 암모니아 + 과산화물 또는 암모니아 + 과산화물에 이어 산 + 과산화물 처리에 있어서는 25∼100℃에서 수행되는 것이 좋다.
상기 논의는 실리콘 웨이퍼에 관한 것이나, 수소 농도의 저감은 실리콘 외의 다른 반도체 물질로 구성된 수소-주입 반도체 웨이퍼에 대하여 유익할 것으로 여겨진다.
도 6을 보건대, 상기 도면은 본 발명의 공정에서 단계(B)를 도시하고 있고 여기서 제 1 및 제 2 기판(110 및 120)은 이들의 결합표면(111, 121)에서 접촉되게 된다. 본 발명의 바람직한 실시예에서, 제 1 및 제 2 기판은 단계(B)에 앞서 가열되는데, 즉 각각 힘-인가 표면(112, 122)이 되도록 T1 및 T2에서 가열된다. 이런 식으로, 제 1 및 제 2 기판 사이의 차별 팽창(differential expansion)은 (C)단계의 결합 공정 동안 회피된다. 대신, 제 1 및 제 2 기판은 (B)단계 전에 예열되지 않으나, 결합표면(111, 121)이 접촉이 이루어지고 난 후와 (C)단계의 시작 전 및/또는 실질적인 결합이 발생하기 전의 (C)단계의 초기 부분 동안 가열된다. 예열이 이루어지면, 결합 표면은 일단 제 1 및 제 2 기판의 바람직한 온도에 이르게 되면 제거 되는 스페이서에 의하여 분리될 수 있다.
공정 챔버는, 도 7에서 개략적으로 140으로 보여지는데, 다양한 배치(configuration)를 가질 수 있다. 실험적인 목적에서는, 독일 뮌헨의 SUSS MICROTEC에서 판매하는 유형의 본더(bonder)가 상기 공정 챔버로서 사용될 수 있다. 복합적인 제 1 기판/제 2 기판 어셈블리를 동시에 처리할 수 있는 기구가 일반적으로 바람직하나, 상기와 동일한 기구가 상업적 응용을 위하여 사용될 수 있다.
본 발명은 온도, 압력, 전자장 강도, 및 진공 수준을 완화하여 낮추어 사용하기 때문에, 공정 챔버가 만족할 필요가 있는 조건은 요구되지 않으며, 이는 본 발명의 또 다른 중요한 이점이 되는 것으로, 즉 본 발명은 상대적으로 저렴하고 광범위한 적용처 또는 주문제품(custom application)을 위하여 용이하게 구성되는 기구를 사용하여 실현하게 할 수 있는 것이다.
도 7은 본 공정의 중심 단계인 (C)단계를 보여주는데, 제 1 및 제 2 기판이 서로 결합되는 단계이다. (C)단계는 제 1 및 제 2 결합표면에서 제 1 및 제 2 기판이 서로 결합하기에 충분한 시간 동안 이루어진다. 예를 들어, (C)단계는 45 내지 90분 사이의 기간 동안 이루어질 수 있다. 물론 더 짧은 시간이 일반적으로는 바람직하며(즉, 30분 이내의 시간), 상업적인 환경에서는, (C)단계를 수행하는데 필요한 시간은 기판 물질의 최적화, 온도 처리, 및 인가된 전압을 통하여 5∼15분이나 그 미만으로 저감될 수 있다.
(C)단계는 완화된 진공 조건, 즉 챔버(40)가 (C)단계가 수행되는 동안 진공화되는 조건에서 바람직하게 이루어진다. 바람직하게는, 상기 챔버에서의 압력은 1밀리바이거나 그 미만이고, 가장 바람직하게는, 10- 3밀리바이거나 그 미만이다. 대신에, 단계(C)는 아르곤, 헬륨이나 그러한 불활성 분위기에서 이루어질 수 있다.
제 1 및 제 2 기판의 어떠한 특별한 세트에 있어서, 당업자는 본 발명의 기판로부터 (C)단계에 대한 시간, 온도, 및 장(field)의 강도의 적합한 조합을 용이하게 결정할 수 있을 것이다. 특히, 당업자는 반도체와 유리 또는 유리-세라믹 사이에서, 추가적인 공정 및/또는 사용의 동안에 노출되는 다양한 힘과 환경적 조건에 대항하는 반도체-온-절연체 구조에 대하여 충분히 강한 결합을 생성하는 이러한 파라미터의 조합을 선택할 수 있을 것이다.
전압 V1 및 V2는 바람직하게, 100V/㎝≤(V1-V2)/D≤40kV/㎝의 관계를 만족하며, 여기서 D는 제 1 기판과 제 2 기판의 두께의 합이다.
결합에서의 상기 역할에 덧붙여, 단계(C)에서 인가된 상기 전자장은 또한 제 2 기판 내에서 제 2 기판의 결합 표면(제 2 결합 표면)으로부터 이의 힘-인가 표면(제 2 힘-인가 표면)을 향하는 방향으로 양이온(cation)을 이동시킨다. 그러한 이동은 제 1 기판 및 제 2 기판 사이의 계면에서 시작하여 제 2 기판으로 확장, 즉 제 2 결합 표면에서 시작하여 제 2 힘-인가 표면을 향하는 제 2 기판으로 확장되는 양이온 소모 영역(123)을 바람직하게 형성시킨다.
그러한 양이온 소모 영역의 형성은 유리 또는 유리-세라믹이 알칼리 이온, 예를 들어 Li+, Na+, 및/또는 K+이온을 포함하는 경우에 특히 바람직한데, 그러한 이온들이 반도체 장치의 작동을 방해하는 것으로 알려져 있기 때문이다. 알칼리-토 이온, 예를 들어, Mg2 +, Ca2 +, Sr2 + 및/또는 Ba2 + 또한 반도체 장치의 작동을 방해하고 이에 따라 양이온 소모 영역은 또한 이러한 이온의 농도를 바람직하게 저감시킨다.
주목할 만한 것으로, 일단 형성된 양이온 소모 영역은 심지어 반도체-온-절연체 구조가 단계(C)에서 사용되는 것에 비하여 상승되거나 심지어 어느 정도 더 높은 온도에서 가열되더라도 그 시간에 걸쳐 안정하다는 것이 알려졌다. 상승된 온도에서 형성되었다면, 양이온 소모 영역은 반도체-온-절연체 구조의 일반적인 작동 및 형성 온도에서 특히 안정하다. 이러한 고찰은 알칼리 및 알칼리-토 이온이 사용이나 추가적인 장치 공정 동안에 유리 또는 유리-세라믹으로부터 반도체-온-절연체 구조의 반도체로 다시 확산하지 않을 것이라는 것을 확인시켜주며, 이는 단계 (C)의 결합 공정의 일부로서 전자장을 사용하는 것으로부터 파생되는 중요한 이점이다.
강한 결합을 이루기 위하여 작동 파라미터를 선택함에 따라, 바람직한 폭의 양이온 소모 영역 및 대상이 되는 모든 양이온에 대한 바람직하게 저감된 양이온 농도를 달성하기 위하여 필요로 되는 작동 파라미터가 본 명세서에서 개시내용으로부터 당업자에 의하여 용이하게 결정될 수 있다. 양이온 소모영역이 존재하는 경우, 상기 양이온 소모영역은 본 발명의 방법 측면에 따라 제조된 반도체-온-절연체 구조의 특성이 된다.
상기 양이온 소모 영역과 아울러, 전자장의 응용은 유리 또는 유리-세라믹에 포함된 하나 또는 그 이상의 이동성 양이온에 대한 "적층(pile-up)"영역을 또한 생성시킬 수 있다. 적층영역이 존재하는 경우, 그러한 영역은 상기 제 1 및 제 2 기판 사이의 계면으로부터 가장 먼 소모 영역의 측면(단부) 또는 그 부근에 위치한다. 상기 적층 영역 내에서, 양이온은 그 것의 벌크 농도 이상의 농도를 가진다. 예를 들어, 원자 퍼센트(atomic percent)로 측정되는 경우, 상기 적층 영역에서 양이온의 피크 농도는, 예를 들어, 벌크 농도보다 5배까지 클 수 있다. 양이온 소모 영역과 같이, 그러한 적층영역은, 존재한다면, 본 발명의 방법 측면에 따라 제조된 반도체-온-절연체 구조의 특성이 된다.
단계 (C) 동안의 제 1 및 제 2 기판의 온도, 즉 T1 및 T2의 값은, 제 1 기판이 제 1 및 제 2 부분으로 분리될 수 있고, 제 2 부분이 상기 제 2 기판과 결합되도록 분리구역(separate zone)에서 반도체 기판(제 1 기판)을 약화(예를 들어, 파손)시키는 중요한 기능을 수행하도록 선택된다.
어떠한 작용 이론에 의하여 한정되는 것이 바람직하지는 않으나, 상기 분리구역에서 반도체 기판의 약화는 결합된 제 1 및 제 2 기판이 단계(C)이후에, 예를 들어 실온으로 냉각되면서 주로 발생한다. T1 및 T2의 적당한 선택(아래 내용 참조)에 의하여, 이러한 냉각이 제 1 및 제 2 기판이 차별적으로(differential) 수축하는 원인이 된다. 이러한 차별적 수축은 분리구역에서 제 1 기판의 약화/열화에 따라 그 자체를 분명히 보여주는 제 1 기판에 응력을 인가한다. 상기에서 논의한 바와 같이, 바람직하게, 차별적 수축은 제 1기판이 제 2 기판보다 더욱 수축하려는 양상인 것이다.
(C)단계 동안에 사용되는 T1 및 T2값은 제 1 및 제 2 기판의 상대적인 열팽창계수에 따를 것이고, 이러한 값을 선택하는 목적은 기판 중 하나, 바람직하게는 제 1 기판이 다른 기판, 바람직하게는, 냉각되는 동안 분리구역에 응력을 인가하기 위한, 그에 따라 약화된 제 2 기판보다 훨씬 크게 수축하려는 양상을 보인다는 것을 확인시킨다. 본 발명의 어떠한 특별한 적용예(즉, 어떠한 특별한 반도체 물질 및 어떠한 특별한 유리 또는 유리-세라믹)에 있어서, 당업자는 제 1 기판의 제 1 및 제 2 부분이 바람직한 SOI구조를 형성하도록 서로 분리될 수 있도록 분리 구역을 약화시키기에 충분한 차별적 수축 수준을 제공할 본 발명의 개시 내용에 기초하여 T1 및 T2값을 용이하게 선택할 수 있을 것이다. 본 발명의 바람직한 실시예에서, T1, T2 및 유리 또는 유리 세라믹의 변형점 Ts은 다음 관계를 만족한다:
Ts-350℃≤T1≤Ts+350℃; 및
Ts-350℃≤T2≤Ts+350℃.
바람직하게는, T1 및 T2는 모두 300 내지 1000℃사이이다. 본 발명의 특정한 바람직한 실시예서, T1 및 T2는 모두 300 내지 800℃사이이다.
도 8과 관련하여 하기에서 더욱 설명되는 바와 같이, 상기 분리 구역에서 제 1 및 제 2 부분의 분리는 각 부분이 분리가 일어난 곳에서의 "박리(exfoliation)"표면을 갖게 된다. 당업계에 알려진 바와 같이, 초기 형성에서, 즉 어떠한 이후의 표면 처리 이전에, 그러한 박리 표면은 일반적으로 적어도 0.5나노미터 RMS에 속하는, 즉 1 내지 100 나노미터의 범위이고, 사용된 공정 조건에 의존하며, 상기에서 제 1 및 제 2 부분의 성형체에 존재하는 분리구역을 형성하는 데 이용된 주입 이온, 즉 수소의 농도를 통상적으로 가질 것인 표면 거칠기(surface roughness)에 의하여 특징화된다. 최초로 형성된 박리 표면은 또한 TEM에서 보여지는 바와 같이, 왜곡된 결정 구조에 의하여 특징화 될 것이다. 일반적인 적용예에서, 박리 표면은 그것의 RMS표면 거칠기가 1 나노미터 또는 그 미만, 즉 전자적 응용을 위하여 0.1나노미터에 속하는 RMS 표면 거칠기까지 저감되도록, 사용하기 전에 연마된다. 여기서 사용되는, "박리 표면"이라는 문구는 최초로 형성된 때의 표면 및 어떠한 후처리 후의 표면을 포함한다.
분리구역(113)은 당업계에서 현재 당업자에게 알려거나 미래에 개발될 수 있는 유형의 주입/박리 기술이 사용되어 형성된다. 현재는, 분리 구역은 상기에서 참고문헌으로 여기에 포함되는 문헌의 관련부분에서 논의된 참고문헌의 수소 주입 기술을 이용하여 바람직하게 형성된다. 기타 현재 알려진 기술 또한 분리 구역을 형성하기 위하여 사용될 수 있으며, 예를 들어, 수소 및 헬륨 이온 또는 수소 및 붕소 이온의 공-주입(co-implantation)이 있다. 어떠한 기술이 선택되든지, 제 1 기판은 (D)단계 동안에 상기 분리 구역에서 제 1 및 제 2 부분으로 분리될 필요가 있다. 따라서, 상기 분리 구역은 제 1 기판의 제 1 및 제 2 부분으로의 분리가 일어날 수 있도록 더 약해짐(becoming weaker)에 의하여 열 처리/냉각 공정에 대하여 반응(respond)할 필요가 있다.
(C)단계 동안에 상기 제 1 및 제 2 기판에 가해진 압력은 그러한 기판이 그 단계의 열 및 전자장 처리를 거치는 동안 직접 접촉(intimate contact) 상태에 있었다는 것을 확인시킨다. 이러한 방식으로, 그 기판 사이의 강한 결합이 달성될 수 있다.
일반적으로, 반도체 기판(제 1 기판)은 유리 또는 유리-세라믹 기판(제 2 기판)에 비하여 더 높은 인가 압력 수준을 견딜 수 있을 것이다. 따라서 상기 압력은 제 2 기판에 손상시킴이 없이 기판들 사이에서 직접 접촉을 제공하기 위하여 선택된다.
광범위한 압력범위가 이용될 수 있다. 예를 들어, 제 1 및 제 2 기판의 제 1 및 제 2 힘-인가 표면에 작용되는 단위면적 P당 힘은, 각각, 다음의 관계를 바람직하게 만족시킨다:
1 psi≤P≤100 psi;
그리고 가장 바람직하게는, 다음의 관계이다:
1 psi≤P≤50 psi.
또한, 본 발명의 어떠한 특별한 적용예에서 사용되는 특정한 압력 값은 본 명세서의 개시내용으로부터 당업자에 의하여 용이하게 결정될 수 있다.
본 발명은 단일의 제 1 기판 및 단일의 제 2 기판을 사용하여 구현될 수 있다. 대신에, 본 발명의 방법은 단일의 제 2 기판 상의 하나 이상의 SOI구조를 형성하도록 이용될 수 있다.
예를 들어, (D)를 통한 (A)단계는 제 2 기판의 전체 영역을 커버하지 않은 제 1 SOI구조를 형성하는데 이용될 수 있다. 그 후에, (D)를 통한 (A)단계는 상기 제 1 SOI구조에 의하여 커버되지 않는 영역의 전부 또는 일부를 커버하는 제 2 SOI구조를 형성하기 위하여 반복될 수 있다. 상기 제 2 SOI구조는 상기 제 1 SOI구조와 동일하거나 상이할 수 있는데, 즉 상기 제 2 SOI구조는 제 1 SOI구조를 제조하는데 사용된 제 1 기판의 반도체 물질과 동일하거나 상이한 실질적으로 단결정인 반도체 물질로 이루어진 제 1 기판을 사용하여 제조될 수 있다는 것이다.
보다 바람직하게, 복합(multiple) SOI구조는, 복합(즉, 두개나 그 이상) 제 1 기판을 (A)단계에서 제공하고, (B)단계에서 그러한 모든 제 1 기판을 단일의 제 2 기판에 접촉시키고, 그 다음 최종 복합 제 1 기판/단일 제 2 기판 어셈블리 상에서 (C) 및 (D)단계를 수행하는 것에 의하여 단일 제 2 기판상에 동시에 형성된다. (A)단계에서 제공되는 상기 복합 제 1 기판은 모두 동일하거나, 모두 상이하거나 또는 일부가 동일하거나 상이할 수 있다.
어떠한 접근방법이 사용되건 간에, 단일 유리 또는 유리-세라믹 기판 상의 최종 복합 SOI 구조는 본 발명의 특정한 적용예에 대하여 적당히 밀접하거나 분리되어 있을 수 있다. 바람직한 경우에, 인접한 구조의 일부 또는 전부간의 간격(gap)은, 예를 들어, 어떠한 바람직한 규모의 유리 또는 유리-세라믹 기판 상의 하나 또는 그 이상의 연속적 반도체 층을 얻기 위한 반도체 물질로 채워질 수 있다.
본 발명은 하기의 비-한정적인 실시예에 의하여 더욱 상세히 설명된다.
표 3의 100㎚의 직경, 1㎜의 두께를 가진 유리 웨이퍼 3N은 연마하여 매끄럽게 하였다. 두께 525㎛의 실리콘 웨이퍼는 100KeV, 투입량은 8×1016ions/㎠로 수소로 주입되었고, 세척제 및 정제수에 이어 10% 질산으로 세정되었으며, SUSS MICROTEC 본더에서 유리 웨이퍼와 접촉시켰다. 진공에서 상기 유리 웨이퍼는 450℃로 가열되고 실리콘은 400℃로 가열되었으며, 10psi 압력과 1750V의 전위차(유리는 접지상태(at ground), 실리콘은 1750V에서)가 5분 동안 인가되었다. 동일한 전위차 및 압력이 적용되는 동안, 유리 웨이퍼는 575℃로, 실리콘 웨이퍼는 525℃로 10분 동안 가열되고, 전위차 및 압력이 제거된 후, 결합된 웨이퍼를 냉각시킨다. 냉각된 웨이퍼를 박형(thin)의 실리콘 층을 가지는 실리콘-온-유리 웨이퍼와 실리콘 웨이퍼로 분리시킨다. 유리상의 실리콘 층은 박형으로, 손상된 최상층(top layer), 및 비손상된 단일 결정 실리콘 바닥층(bottom layer)을 가진다. 박형의 손상된 층은 연마되거나 식각(etch)되어 원하는 실리콘-온-유리 웨이퍼를 수득한다.
당업자에게는 본 발명의 사상이나 범위에서 벗어남이 없이 다양한 변형과 변경이 적용될 수 있음이 명백할 것이다. 따라서 본 발명은 출원된 청구범위 및 그 균등범위에 의한 범위 내로 그러한 변형과 변경을 포함되도록 의도된 것이다.
본 발명은 반도체-온-절연체 구조에서 지지 기판으로서 유리 또는 유리-세라믹을 사용하기 위한 현실적인 기술을 제공함으로써, 본 발명에 따른 실리콘-온-절연체 기술은 고성능의 박막 트랜지스터, 태양전지 및 능동 매트릭스 디스플레이 같은 디스플레이 분야에 활용가능하다.
Claims (40)
- 서로 직접적으로 부착되거나, 하나 또는 그 이상의 중간층을 통하여 부착된 제 1층 및 제 2층을 포함하며, 상기 제 1층은 실질적으로 단일 결정 반도체 물질을 함유하고, 상기 제 2층은 유리 또는 유리-세라믹을 포함하며, 상기 유리 또는 유리-세라믹의 CTE(25-300℃)는 상기 반도체 물질의 CTE(25℃)보다 낮은 양성(less positive)인 것을 특징으로 하는 반도체-온-절연체 구조.
- 제 1항에 있어서, 상기 유리 또는 유리-세라믹의 CTE(25-300℃)는 상기 반도체 물질의 CTE(25℃)보다 적어도 3×10-7/℃ 낮은 양성인 것을 특징으로 하는 반도체-온-절연체 구조.
- 제 1항에 있어서, 상기 유리 또는 유리-세라믹의 CTE(25-300℃)는 상기 반도체 물질의 CTE(25℃)보다 적어도 5×10-7/℃ 낮은 양성인 것을 특징으로 하는 반도체-온-절연체 구조.
- 제 1항에 있어서, 상기 제 1층은 25℃에서의 인장변형 하에 있는 것을 특징으로 하는 반도체-온-절연체 구조.
- 제 1항에 있어서, 상기 제 1층은 실질적으로 비인장 상태에서 반도체 물질에 대하여 적어도 105%인 벌크이동성(bulk mobility)을 가지는 것을 특징으로 하는 반도체-온-절연체 구조.
- 제 1항에 있어서, 상기 유리 또는 유리-세라믹이 1050℃미만의 변형점(strain point)을 갖는 것을 특징으로 하는 반도체-온-절연체 구조.
- 제 1항에 있어서, 상기 반도체 물질은 실리콘 기반의 반도체 물질인 것을 특징으로 하는 반도체-온-절연체 구조.
- 제 1항에 있어서, 상기 유리 또는 유리-세라믹은 22×10-7/℃보다 크지 않은 양성의 CTE(25-300℃)를 갖는 것을 특징으로 하는 반도체-온-절연체 구조.
- 제 1항에 있어서, 상기 유리 또는 유리-세라믹은 20×10-7/℃보다 크지 않은 양성의 CTE(25-300℃)를 갖는 것을 특징으로 하는 반도체-온-절연체 구조.
- 제 1항에 있어서, 상기 반도체 물질의 CTE(25℃)와 상기 유리 또는 유리-세라믹의 CTE(25-300℃)의 차이는 30×10-7/℃보다 크지 않은 것을 특징으로 하는 반 도체-온-절연체 구조.
- 제 1항에 있어서, 상기 유리 또는 유리-세라믹은 알루미노실리케이트 유리, 보로실리케이트 유리, 알루미노보로실리케이트 유리 및 희토류 알루미노 실리케이트 유리로 구성된 군으로부터 선택되는 것을 특징으로 하는 반도체-온-절연체 구조.
- 제 1항에 있어서, 상기 유리 또는 유리-세라믹은 알루미늄 인 실리케이트 유리인 것을 특징으로 하는 반도체-온-절연체 구조.
- 제 1항에 있어서, 상기 유리 또는 유리-세라믹은 알칼리 이온 또는 알칼리 토 이온을 포함하는 것을 특징으로 하는 반도체-온-절연체 구조.
- 제 1항에 있어서, 상기 유리 또는 유리-세라믹은 스피넬, β-석영, 또는 β-리티아휘석 결정상을 갖는 것을 특징으로 하는 반도체-온-절연체 구조.
- 제 1항에 있어서, 상기 제 1층은 온도 Tbond에서 제 2층과 결합되며, 상기 반도체-온-절연체 구조는 사용온도 Tuse를 가지며,CTE제 1층(T)-CTE제2층(T)dT 가 0보 다 큰 것을 특징으로 하는 반도체-온-절연체 구조.
- 제 1항에 있어서, 상기 제 1층은 온도 Tbond에서 제 2층과 결합되며,CTE제 1층(T)-CTE제2층(T)dT 가 0보다 큰 것을 특징으로 하는 반도체-온-절연체 구조.
- 제 1항에 있어서, 상기 제 1층 및 제 2층간의 결합강도는 적어도 8J/㎡인 것을 특징으로 하는 반도체-온-절연체 구조.
- 제 1항에 있어서, 제 2층은,(ⅰ) 간극 D2에 의하여 분리된 제 1 및 제 2의 실질적으로 평행한 면(face)을 가지며, 상기 제 1면은 제 2면보다 상기 제 1층에 더욱 가까우며;(ⅱ) 1) 상기 제 2층 내에 속하며, 2) 상기 제 1면에 실질적으로 평행하고, 또한 3) 간극 D2/2에 의하여 상기 제 1면으로부터 분리된 참조면(reference surface)을 가지고,(ⅲ) 하나 또는 그 이상의 유형인 양이온을 포함하며, 양이온의 각 유형은 상기 참조면에서 참조 농도 Ci / Ref를 가지며, 및(ⅳ) 상기 제 1면에서 시작하고 상기 참조면을 향하여 확장되며, 양이온의 적어도 하나의 유형의 농도가 그 이온에 대한 참조 농도Ci / Ref에 대하여 소모된 영역(양이온 소모영역, the positive ion depletion region)을 가지는 것을 특징으로 하는 반도체-온-절연체 구조.
- 제 18항에 있어서, 상기 제 1면에서 시작하고 참조면을 향하여 확장되는 상기 영역은 말단 변연(distal edge)를 가지며, 상기 제 2층은 (ⅴ) 양이온의 적어도 하나의 유형의 농도가 그 이온에 대한 Ci / Ref에 비하여 상승되는 상기 말단변연 주변의 영역을 더욱 포함하는 것을 특징으로 하는 반도체-온-절연체 구조.
- 제 18항에 있어서, 상기 유리 또는 유리-세라믹은 양이온 소모영역을 포함하고, 상기 양이온 소모영역은 하나 또는 그 이상의 알칼리 이온 및 알칼리 토 이온이 소모된 것을 특징으로 하는 반도체-온-절연체 구조.
- 제 1항에 있어서, 유리 또는 유리-세라믹은 하나 또는 그 이상의 유형의 양이온을 포함하며, 산화물 기반에서 상기 유리 또는 유리-세라믹에서 상기 리튬, 나트륨 및 칼륨 이온이 2중량% 미만인 것을 특징으로 하는 반도체-온-절연체 구조.
- 제 1항에 있어서, 제 1층은 10㎝보다 큰 최대 크기(maximum dimension)을 갖는 것을 특징으로 하는 반도체-온-절연체 구조.
- 제 1항에 있어서, 상기 구조의 적어도 일부는 다음의 순서로 이루어지는 것을 특징으로 하는 반도체-온-절연체 구조.상기 반도체 물질;증가된 산소 함유량을 가진 상기 반도체 물질;적어도 하나의 양이온 유형에 대하여 감소된 양이온 농도를 가진 상기 유리 또는 유리 세라믹 물질;적어도 하나의 양이온 유형에 대하여 증가된 양이온 농도를 가진 상기 유리 또는 유리 세라믹 물질; 및상기 유리 또는 유리 세라믹 물질.
- 제 1항에 있어서, 상기 제 1층은 10㎛를 초과하지 않는 두께를 가지는 것을 특징으로 하는 반도체-온-절연체 구조.
- 제 1항의 반도체-온-절연체 구조를 가지는 패턴화된 디스플레이 요소(element)를 포함하는 것을 특징으로 하는 액정 디스플레이.
- 제 1항의 반도체-온-절연체 구조를 가지는 패턴화된 요소를 포함하는 박막 트랜지스터.
- 서로 직접적으로 부착되거나, 하나 또는 그 이상의 중간층을 통하여 부착된 제 1층 및 제 2층을 포함하는 구조로서, 상기 제 1층은 실질적으로 단일 결정 반도체 물질을 함유하고, 상기 제 2층은 유리 또는 유리-세라믹을 포함하며, 상기 구조는 사용 온도 Tuse를 가지며,CTE제 1층(T)-CTE제2층(T)dT 가 0보다 큰 것을 특징으로 하는 반도체-온-절연체 구조.
- 제 27항에 있어서, 상기CTE제 1층(T)-CTE제2층(T)dT는 1×10-4보다 큰 것을 특징으로 하는 반도체-온-절연체 구조.
- 제 27항에 있어서, 상기CTE제 1층(T)-CTE제2층(T)dT 가 0보다 큰 것을 특징으로 하는 반도체-온-절연체 구조.
- 제 27항에 있어서, 상기CTE제 1층(T)-CTE제2층(T)dT 가 1×10-4보다 큰 것을 특징으로 하는 반도체-온-절연체 구조.
- (A) 제1 및 제 2 기판을 제공하는 단계;(1)여기서 상기 제 1 기판은 상기 제 2 기판(제 1 결합 표면)과 결합하기 위한 제 1 외측표면, 상기 제 1 기판(제 1 힘-인가(force-applying) 표면)에 대하여 힘을 적용하기 위한 제 2 외측표면, 및 상기 제 1 기판을 제 1부분과 제 2부분(분리구역)으로 분리하기 위한 내부 구역을 포함하며, 이때:(a) 상기 제 1결합표면, 제 1 힘-인가 표면, 및 분리 구역은 실질적으로 서로 평행하고;(b) 상기 제 2부분은 상기 분리구역과 상기 제 1 결합 표면과의 사이이며, 또한,(c) 상기 제 1 기판은 실질적으로 단일 결정 반도체 물질을 포함하고, 및(2) 상기 제 2 기판은 2개의 외측 표면을 포함하는데, 하나는 상기 제 1 기판에 결합하기 위한 것(제 2 결합 표면)이며, 다른 하나는 상기 제 2 기판에 힘을 인가하기 위한 것(제 2 힘-인가 표면)으로서, 여기서,(a) 상기 제 2 결합 표면과 상기 제 2 힘-인가 표면은 실질적으로 서로 평행하며 간극 D2에 의하여 서로 분리되며, 또한(b) 상기 제 2 기판은 유리 또는 유리-세라믹을 포함한다;(B) 상기 제 1 및 제 2 결합 표면을 결합시키는 단계;(C) 상기 제 1 및 제 2 결합 표면에서 상기 제 1 및 제 2 기판이 서로 결합시키기에 충분한 시간 동안, 동시에(simultaneously) 하기 (1) 내지 (3)을 수행하는 단계:(1) 상기 제 1 및 제 2 결합표면을 함께 압착(press)하기 위하여 상기 제 1 및 제 2 힘-인가 표면에 힘을 인가하는 단계;(2) 상기 제 1 및 제 2 기판을 전자장에 적용(subject)시키는 단계; 상기 단계는 각각 제 1 및 제 2 힘-인가 표면에서 제 1 및 제 2 전압 V1 및 V2에 의하여 특성이 나타나고, 상기 전압은 V2보다 더 높은 V1을 가지는 표면에서 일정해져 상기 전자장은 제 1 기판으로부터 제 2 기판까지 유도(direct)되며, 또한(3) 상기 제 1 및 제 2 기판을 가열시키는 단계; 상기 가열은 각각 제 1 및 제 2 힘-인가 표면에서 제 1 및 제 2 온도 T1 및 T2에 의하여 특성이 나타나며, 상기 온도는 상기 표면들에서 일정해지고, 상용온도(common temperature)로 냉각되도록 선택되며, 상기 제 1 및 제 2 기판은 차별적 수축(differential contraction)이 이루어져 그에 따라 상기 분리구역에서 제 1 기판을 약화시킨다; 및,(D) 상기 제 1 및 제 2 기판을 냉각시키고 상기 분리구역에서 상기 제 1 및 제 2 기판 부분을 분리하는 단계를 포함하며,여기서 T1, T2, 상기 반도체 물질의 CTE 및 상기 유리 또는 유리-세라믹 물질의 CTE는 상기 반도체 물질이 25℃에서 인장 변형하에 있도록 선택되는 것을 특 징으로 하는 반도체-온-절연체 구조의 제조방법.
- 제 31항에 있어서, 상기 유리 또는 유리-세라믹의 CTE(25-300℃)는 반도체 물질의 CTE(25℃)보다 낮은 양성인 것을 특징으로 하는 반도체-온-절연체 구조의 제조방법.
- 제 31항에 있어서, 상기 반도체-온-절연체 구조는 사용 온도 Tuse를 갖고, 상기CTE제 1층(T)-CTE제2층(T)dT는 0보다 큰 것을 특징으로 하는 반도체-온-절연체 구조의 제조방법.
- 제 31항에 있어서, 상기 유리 또는 유리-세라믹은 단계 (C)동안에 상기 제 2 기판 내에서 상기 제 2 결합 표면으로부터 상기 제 2 힘-인가 표면을 향하여 움직이는 양이온을 포함하는 것을 특징으로 하는 반도체-온-절연체 구조의 제조방법.
- 제 31항에 있어서, 상기 유리 또는 유리 세라믹은 단계 (C) 동안에, 상기 제 2 기판내에서 상기 제 2 결합표면에서 멀어지는 방향으로 상기 제 2 힘-인가 표면을 향하여 움직이는 비-가교 산소를 포함하는 것을 특징으로 하는 반도체-온-절연체 제조방법
- 제 31항에 있어서, 상기 단계(C)동안에, 상기 제 1 및 제 2 기판이 상기 제 2 기판으로부터 발생된 산소 원자와 제 1 기판의 반도체 물질과의 반응을 통하여 서로 적어도 일부가 결합하는 것을 특징으로 하는 반도체-온-절연체 제조방법.
- 제 31항에 있어서, 상기 분리구역은 수소이온 주입에 의하여 형성되는 것을 특징으로 하는 반도체-온-절연체 제조방법.
- 제 31항에 있어서, 상기 V1 및 V2는 100V/㎝≤(V1-V2)/D≤40kV/㎝의 관계를 만족하고, 이때 D는 상기 제 1 기판 및 제 2 기판의 두께의 합인 것을 특징으로 하는 반도체-온-절연체 제조방법.
- 제 31항에 있어서, 상기 유리 또는 유리-세라믹의 T1, T2 및 변형점 Ts은,Ts-350℃≤T1≤Ts+350℃; 및 Ts-350℃≤T2≤Ts+350℃의 관계를 만족시키는 것을 특징으로 하는 반도체-온-절연체 제조방법.
- 제 31항에 있어서, 상기 T1 및 T2는, 300℃≤T1≤1000℃; 및 300℃≤T2≤1000℃인 것을 특징으로 하는 반도체-온-절연체 제조방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US60278204P | 2004-08-18 | 2004-08-18 | |
| US60/602,782 | 2004-08-18 | ||
| PCT/US2005/027786 WO2006023289A2 (en) | 2004-08-18 | 2005-08-03 | Strained semiconductor-on-insulator structures and methods for making strained semiconductor-on-insulator structures |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070044060A true KR20070044060A (ko) | 2007-04-26 |
| KR101140450B1 KR101140450B1 (ko) | 2012-04-30 |
Family
ID=35968055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020077006152A KR101140450B1 (ko) | 2004-08-18 | 2005-08-03 | 변형된 반도체-온-절연체 구조 및 변형된 반도체-온-절연체구조의 제조방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7262466B2 (ko) |
| EP (1) | EP1782472B1 (ko) |
| JP (1) | JP2008510315A (ko) |
| KR (1) | KR101140450B1 (ko) |
| CN (1) | CN100527416C (ko) |
| TW (1) | TWI289904B (ko) |
| WO (1) | WO2006023289A2 (ko) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10350034A1 (de) * | 2003-10-27 | 2005-05-25 | Robert Bosch Gmbh | Antennenanordnung insbesondere für Radaranwendungen bei Kraftfahrzeugen |
| KR101121798B1 (ko) * | 2004-08-18 | 2012-03-20 | 코닝 인코포레이티드 | 고 변형 유리/유리-세라믹 함유 반도체-온-절연체 구조물 |
| CN101243018B (zh) * | 2005-08-17 | 2013-01-23 | 康宁股份有限公司 | 高应变点玻璃 |
| JP5041714B2 (ja) * | 2006-03-13 | 2012-10-03 | 信越化学工業株式会社 | マイクロチップ及びマイクロチップ製造用ｓｏｉ基板 |
| US20070281440A1 (en) * | 2006-05-31 | 2007-12-06 | Jeffrey Scott Cites | Producing SOI structure using ion shower |
| US7608521B2 (en) * | 2006-05-31 | 2009-10-27 | Corning Incorporated | Producing SOI structure using high-purity ion shower |
| KR100851551B1 (ko) * | 2007-03-12 | 2008-08-11 | 삼성전자주식회사 | 반도체 장치 및 그 형성 방법 |
| WO2008121262A2 (en) | 2007-03-30 | 2008-10-09 | Corning Incorporated | Glass-ceramic-based semiconductor-on-insulator structures and method for making the same |
| US20090032873A1 (en) * | 2007-07-30 | 2009-02-05 | Jeffrey Scott Cites | Ultra thin single crystalline semiconductor TFT and process for making same |
| JP5064508B2 (ja) * | 2007-09-13 | 2012-10-31 | 旭硝子株式会社 | ＴｉＯ２含有石英ガラス基板 |
| WO2010036356A1 (en) * | 2008-09-26 | 2010-04-01 | Corning Incorporated | Glass-ceramic-based semiconductor-on-insulator structures and method for making the same |
| FR2942910B1 (fr) * | 2009-03-06 | 2011-09-30 | Soitec Silicon On Insulator | Procede de fabrication d'une heterostructure visant a reduire l'etat de contrainte en tension du substrat donneur |
| FR2949606B1 (fr) * | 2009-08-26 | 2011-10-28 | Commissariat Energie Atomique | Procede de detachement par fracture d'un film mince de silicium mettant en oeuvre une triple implantation |
| US8062956B2 (en) | 2009-08-26 | 2011-11-22 | Corning Incorporated | Semiconductor on insulator and methods of forming same using temperature gradient in an anodic bonding process |
| US20110207306A1 (en) * | 2010-02-22 | 2011-08-25 | Sarko Cherekdjian | Semiconductor structure made using improved ion implantation process |
| US8196546B1 (en) | 2010-11-19 | 2012-06-12 | Corning Incorporated | Semiconductor structure made using improved multiple ion implantation process |
| US8558195B2 (en) | 2010-11-19 | 2013-10-15 | Corning Incorporated | Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process |
| US8008175B1 (en) | 2010-11-19 | 2011-08-30 | Coring Incorporated | Semiconductor structure made using improved simultaneous multiple ion implantation process |
| US9082948B2 (en) | 2011-02-03 | 2015-07-14 | Soitec | Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods |
| US9142412B2 (en) | 2011-02-03 | 2015-09-22 | Soitec | Semiconductor devices including substrate layers and overlying semiconductor layers having closely matching coefficients of thermal expansion, and related methods |
| US8436363B2 (en) | 2011-02-03 | 2013-05-07 | Soitec | Metallic carrier for layer transfer and methods for forming the same |
| JP6149428B2 (ja) * | 2012-12-28 | 2017-06-21 | 住友電気工業株式会社 | 複合基板、複合基板を用いた半導体ウエハの製造方法、および複合基板用の支持基板 |
| WO2019152562A1 (en) * | 2018-02-01 | 2019-08-08 | Electric Power Research Institute, Inc. | Apparatus for measuring strain and methods for making and using same |
| CN115867107B (zh) * | 2023-02-27 | 2023-12-08 | 青禾晶元(天津)半导体材料有限公司 | 一种利用键合技术同步制备两片复合压电衬底的方法 |
Family Cites Families (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5395788A (en) * | 1991-03-15 | 1995-03-07 | Shin Etsu Handotai Co., Ltd. | Method of producing semiconductor substrate |
| JP2812405B2 (ja) * | 1991-03-15 | 1998-10-22 | 信越半導体株式会社 | 半導体基板の製造方法 |
| US5442205A (en) * | 1991-04-24 | 1995-08-15 | At&T Corp. | Semiconductor heterostructure devices with strained semiconductor layers |
| FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| US5273827A (en) * | 1992-01-21 | 1993-12-28 | Corning Incorporated | Composite article and method |
| JPH06163943A (ja) * | 1992-11-19 | 1994-06-10 | Fujikura Ltd | 電子デバイスの製造方法 |
| US5258323A (en) | 1992-12-29 | 1993-11-02 | Honeywell Inc. | Single crystal silicon on quartz |
| JPH0888154A (ja) * | 1994-09-20 | 1996-04-02 | Toyota Central Res & Dev Lab Inc | 陽極接合装置 |
| CN1132223C (zh) | 1995-10-06 | 2003-12-24 | 佳能株式会社 | 半导体衬底及其制造方法 |
| CA2232796C (en) * | 1997-03-26 | 2002-01-22 | Canon Kabushiki Kaisha | Thin film forming process |
| US5968857A (en) * | 1997-03-31 | 1999-10-19 | Corning Incorporated | Glass-ceramics |
| US6245161B1 (en) * | 1997-05-12 | 2001-06-12 | Silicon Genesis Corporation | Economical silicon-on-silicon hybrid wafer assembly |
| CA2295069A1 (en) * | 1997-06-24 | 1998-12-30 | Eugene A. Fitzgerald | Controlling threading dislocation densities in ge on si using graded gesi layers and planarization |
| JPH11163363A (ja) * | 1997-11-22 | 1999-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JPH11307747A (ja) * | 1998-04-17 | 1999-11-05 | Nec Corp | Ｓｏｉ基板およびその製造方法 |
| US6093623A (en) * | 1998-08-04 | 2000-07-25 | Micron Technology, Inc. | Methods for making silicon-on-insulator structures |
| JP4476390B2 (ja) * | 1998-09-04 | 2010-06-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| EP0997445B1 (en) * | 1998-10-27 | 2004-03-10 | Corning Incorporated | Low expansion glass-ceramics |
| JP2000182512A (ja) * | 1998-12-14 | 2000-06-30 | Yamaha Corp | 電界放射型素子及びその製造方法 |
| US6275277B1 (en) * | 1999-05-17 | 2001-08-14 | Colorado Microdisplay, Inc. | Micro liquid crystal displays having a circular cover glass and a viewing area free of spacers |
| US6323108B1 (en) * | 1999-07-27 | 2001-11-27 | The United States Of America As Represented By The Secretary Of The Navy | Fabrication ultra-thin bonded semiconductor layers |
| JP3762157B2 (ja) * | 1999-09-02 | 2006-04-05 | 旭テクノグラス株式会社 | 陽極接合用ガラス |
| US6573126B2 (en) * | 2000-08-16 | 2003-06-03 | Massachusetts Institute Of Technology | Process for producing semiconductor article using graded epitaxial growth |
| US6539641B2 (en) * | 2000-12-07 | 2003-04-01 | J. Leo Belliveau | Tool for spacing separable objects |
| JP2002246310A (ja) * | 2001-02-14 | 2002-08-30 | Sony Corp | 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置 |
| JP4569058B2 (ja) * | 2001-08-20 | 2010-10-27 | 株式会社デンソー | 陽極接合基板の評価方法 |
| US6635909B2 (en) * | 2002-03-19 | 2003-10-21 | International Business Machines Corporation | Strained fin FETs structure and method |
| JP4772258B2 (ja) * | 2002-08-23 | 2011-09-14 | シャープ株式会社 | Ｓｏｉ基板の製造方法 |
| US7119365B2 (en) * | 2002-03-26 | 2006-10-10 | Sharp Kabushiki Kaisha | Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate |
| JP3664704B2 (ja) * | 2002-10-03 | 2005-06-29 | 沖電気工業株式会社 | 半導体装置 |
| US6707106B1 (en) * | 2002-10-18 | 2004-03-16 | Advanced Micro Devices, Inc. | Semiconductor device with tensile strain silicon introduced by compressive material in a buried oxide layer |
| FR2847076B1 (fr) * | 2002-11-07 | 2005-02-18 | Soitec Silicon On Insulator | Procede de detachement d'une couche mince a temperature moderee apres co-implantation |
| FR2848337B1 (fr) | 2002-12-09 | 2005-09-09 | Commissariat Energie Atomique | Procede de realisation d'une structure complexe par assemblage de structures contraintes |
| US7176528B2 (en) * | 2003-02-18 | 2007-02-13 | Corning Incorporated | Glass-based SOI structures |
| JP2004333342A (ja) * | 2003-05-09 | 2004-11-25 | Harmonic Drive Syst Ind Co Ltd | 投影型エンコーダ |
| US6987028B2 (en) * | 2003-07-24 | 2006-01-17 | Intel Corporation | Method of fabricating a microelectronic die |
| FR2863771B1 (fr) * | 2003-12-10 | 2007-03-02 | Soitec Silicon On Insulator | Procede de traitement d'une tranche multicouche presentant un differentiel de caracteristiques thermiques |
-
2005
- 2005-08-03 US US11/196,866 patent/US7262466B2/en not_active Expired - Fee Related
- 2005-08-03 CN CNB2005800280463A patent/CN100527416C/zh not_active Expired - Fee Related
- 2005-08-03 EP EP05779271A patent/EP1782472B1/en not_active Not-in-force
- 2005-08-03 WO PCT/US2005/027786 patent/WO2006023289A2/en active Application Filing
- 2005-08-03 JP JP2007527857A patent/JP2008510315A/ja active Pending
- 2005-08-03 KR KR1020077006152A patent/KR101140450B1/ko not_active IP Right Cessation
- 2005-08-11 TW TW094127491A patent/TWI289904B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| WO2006023289A2 (en) | 2006-03-02 |
| TW200625531A (en) | 2006-07-16 |
| EP1782472B1 (en) | 2011-10-05 |
| KR101140450B1 (ko) | 2012-04-30 |
| TWI289904B (en) | 2007-11-11 |
| CN100527416C (zh) | 2009-08-12 |
| CN101044620A (zh) | 2007-09-26 |
| US7262466B2 (en) | 2007-08-28 |
| JP2008510315A (ja) | 2008-04-03 |
| WO2006023289A3 (en) | 2007-03-01 |
| EP1782472A2 (en) | 2007-05-09 |
| EP1782472A4 (en) | 2009-08-12 |
| US20060038227A1 (en) | 2006-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101140450B1 (ko) | 변형된 반도체-온-절연체 구조 및 변형된 반도체-온-절연체구조의 제조방법 | |
| US7473969B2 (en) | High strain glass/glass-ceramic containing semiconductor-on-insulator structures | |
| KR101441702B1 (ko) | 고순도 이온 샤워를 이용한 ｓｏｉ 구조의 제조 | |
| KR101030631B1 (ko) | 유리계 ｓｏｉ 구조물 | |
| US20070281440A1 (en) | Producing SOI structure using ion shower | |
| TWI470743B (zh) | 玻璃陶瓷為主半導體在絕緣體上結構及其製造方法 | |
| CN102292808A (zh) | 玻璃-陶瓷基绝缘体上半导体结构及其制造方法 | |
| JP2009528673A (ja) | ガラスおよびガラスセラミック上ゲルマニウム構造 | |
| KR20090020612A (ko) | 절연체 구조 위에 반도체의 형성을 위한 방법 | |
| EP2332170B1 (en) | Glass-ceramic-based semiconductor-on-insulator structures and method for making the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |