KR101568897B1 - 유리 세라믹계 반도체-온-절연체 구조 및 그 제조방법 - Google Patents

유리 세라믹계 반도체-온-절연체 구조 및 그 제조방법 Download PDF

Info

Publication number
KR101568897B1
KR101568897B1 KR1020117009418A KR20117009418A KR101568897B1 KR 101568897 B1 KR101568897 B1 KR 101568897B1 KR 1020117009418 A KR1020117009418 A KR 1020117009418A KR 20117009418 A KR20117009418 A KR 20117009418A KR 101568897 B1 KR101568897 B1 KR 101568897B1
Authority
KR
South Korea
Prior art keywords
glass
layer
semiconductor
ceramic
delete delete
Prior art date
Application number
KR1020117009418A
Other languages
English (en)
Other versions
KR20110063842A (ko
Inventor
키셔 피 개드카리
린다 알 핀크니
Original Assignee
코닝 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닝 인코포레이티드 filed Critical 코닝 인코포레이티드
Publication of KR20110063842A publication Critical patent/KR20110063842A/ko
Application granted granted Critical
Publication of KR101568897B1 publication Critical patent/KR101568897B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Glass Compositions (AREA)

Abstract

본 발명은 실질적으로 단결정 반도체 물질층 및 산소 함유량이 증가된 단결정 반도체 물질층으로 이루어진 반도체 성분; 산화물 유리 물질층; 및 유리-세라믹층을 포함하는 반도체-온-절연체 구조에 관한 것이다.

Description

유리 세라믹계 반도체-온-절연체 구조 및 그 제조방법{GLASS-CERAMIC-BASED SEMICONDUCTOR-ON-INSULATOR STRUCTURES AND METHOD FOR MAKING THE SAME}
우선권
본 출원은 2008년 9월 26일에 출원된, "Glass-Ceramic-Based Semiconductor-On-Insulator Structures And Methods For Making The Same"의 미국 가 특허출원 61/100,379의 우선권을 주장한다.
관련 출원 상호참조
본 출원은 2007년 3월 30일에 출원된 미국 가 출원 60/920986의 35 U.S.C.§ 119(e) 하에서 우선권을 주장하고, 미국을 지정한 2008년 3월 25일에 출원된 국제 특허출원 PCT/US08/03859의 35 U.S.C.§120 하에서 우선권을 주장한다.
기술 분야
본 발명은 일반적으로 반도체 구조에 관한 것으로서, 보다 구체적으로 유리-세라믹 함유 반도체-온-절연체 구조 (semiconductor-on-insulator structure) 및 유리-세라믹계 반도체-온-절연체 구조의 제조 방법에 관한 것이다.
지금까지, 반도체-온-절연체 구조에서 가장 일반적으로 사용되고 있는 반도체 물질은 실리콘이다. 이러한 구조는 문헌에서 실리콘-온-절연체 구조라고 칭하고, 줄여서 "SOI"라고 한다. 본 발명은 일반적으로 실리콘-온 절연체 구조를 포함하는 반도체-온-절연체 구조에 관한 것이다.
프리젠테이션을 용이하게 하기 위해서, 실리콘-온 절연체 구조에 대해서 때때로 검토될 것이다. 본 발명의 설명을 용이하게 하기 위해서, 이러한 구체적인 형태의 반도체-온-절연체 구조를 참조하지만, 어떤 식으로든 본 발명의 범위를 한정하는 것으로 해석되고 의도되지 않는다.
본원에서 사용되는 "SOI"는 실리콘-온-절연체 구조를 포함하지만 이들로 한정되지 않는 일반적으로 반도체-온-절연체 구조를 칭한다. 마찬가지로, 사용되는 "SOG"는 실리콘-온-유리 구조를 포함하지만 이들로 한정되지 않는 일반적으로 반도체-온-유리 구조를 칭한다. "SOG"는 실리콘-온-유리 세라믹 구조를 포함하지만 이들로 한정되지 않는 반도체-온-유리-세라믹 구조(semiconductor-on-glass-ceramic structure)를 포함하는 것으로 의도된다. SOI는 SOG를 포함한다.
실리콘-온-절연체 기술은 고성능 박막 트랜지스터, 태양전지, 및 디스플레이, 예를 들면 활성 매트릭스 디스플레이에 대해서 중요성이 증가하고 있다. 실리콘-온-절연체 웨이퍼는 실질적으로 절연 물질 상에 단결정 실리콘 박막층(일반적으로 두께 0.1-0.3 마이크론이지만 5 마이크론만큼 두꺼운 경우도 있다)으로 이루어진다.
이러한 웨이퍼를 얻기 위한 각종 방법은 격자정합기판 상에 Si의 에피택셜 성장 방법; SiO2의 산화물층이 성장한 실리콘 웨이퍼 상에 단결정 실리콘 웨이퍼를 결합한 후, 상부 웨이퍼의 단결정 실리콘의 0.1 내지 0.3 마이크론층까지 연마 또는 에칭하는 방법; 또는 수소나 산소 이온을 주입하여 산소 이온 주입의 경우에는 Si가 상부에 놓인 실리콘 웨이퍼 내에 피복된 산화물층을 형성하거나 수소 이온 주입의 경우에는 산화물층과 함께 또 다른 Si 웨이퍼에 결합한 박막 Si층을 분리(박리)하는 이온 주입법을 포함한다. 이들 3개의 방법 중에서, 이온 주입에 기초한 방법이 더욱 실용적인 것으로 알려져 있다. 특히, 수소 이온 주입법은 산소 이온 주입법에 비해서 이점을 갖는데, 수소 주입법에 필요한 주입에너지는 산소이온 주입법에 필요한 주입 에너지의 50% 미만이고 필요한 투여량은 두자릿수 이하이다.
수소 이온 주입법에 의한 박리는, 처음에 예를 들면, Bister 등, "Ranges of the 0.3-2 MeV H+ and 0.7-2 MeV H2 + Ions in Si and Ge," Radiation Effects, 1982, 59:199-202에 기재되어 있고, Michel Bruel에 의해 증명되었다. Bruel, 미국 특허 5,374,564; M. Bruel, Electronic Lett. 31, 1995 pp 1201-1202; and L. Dicioccio, Y. Letiec, F. Letertre, C. Jaussad and M. Bruel, Electronic Lett. 32, 1996, pp 1144-1145 참고.
상기 방법은 일반적으로 하기 단계들로 이루어진다. 열산화층이 단결정 실리콘 웨이퍼 상에서 성장한다. 수소 이온을 상기 웨이퍼에 주입하여 기판 결함을 발생시킨다. 상기 주입 에너지는 결함이 발생하는 깊이를 결정하고 투여량은 결함 밀도를 결정한다. 상기 웨이퍼는 실온에서 또 다른 실리콘 웨이퍼(지지체 기판)와 접촉시켜서 일시적인 결합을 형성한다. 이러한 웨이퍼를 약 600℃에서 열처리하여 Si 웨이퍼로부터 실리콘 박막층을 분리할 때에 사용하기 위한 기판 결함의 성장을 일으킨다. 생성된 조립체는 1000℃를 초과한 온도까지 가열하여 상기 지지체 기판, 즉 주입되지 않은 Si 웨이퍼에 SiO2 하층을 갖는 Si 필름을 충분히 결합시킨다. 이러한 공정은 실리콘 박막이 산화물 절연층을 갖는 또 다른 실리콘 웨이퍼에 결합된 실리콘-온-절연체 구조를 형성한다.
비용은 SOI 구조를 시판 적용하기 위한 중요한 고려사항이다. 지금까지, 이러한 구조의 비용의 주요 부분은 Si 박막이 최상위에 있는 산화물층을 지지하는 실리콘 웨이퍼의 비용으로, 즉 비용의 주요부분은 지지체 기판의 비용이었다. 지지체 기판 검토시, 상기 일부의 참고문헌에는 석영 유리, 유리 및 유리-세라믹이 기재되어 있다. 이들 참고문헌에 기재된 다른 지지체 기판 물질은 다이아몬드, 사파이어, 실리콘 카바이드, 실리콘 니트라이드, 세라믹, 금속 및 플라스틱을 들 수 있다.
종래에 베이스 웨이퍼로서 실리콘의 대안으로서 유리 및 유리-세라믹이 기재되어 있지만, 지지체 기판으로서 유리 또는 유리-세라믹을 사용하여 SOI 구조를 형성하는 실제의 방법은 개발되지 않았다.
미국 특허 7,176,528 및 7,192,844에서, 실질적으로 단결정 반도체층(예를 들면, 도프된 실리콘)으로 이루어진 하나 이상의 영역을 갖는 SOI 구조는 산화물 유리 또는 산화물 유리 세라믹으로 이루어진 지지체 기판에 부착되어 있다. 상기 산화물 유리 또는 산화물 유리-세라믹은 투명한 것이 바람직하고 1000℃ 미만의 왜곡점, 및 250℃에서 1016Ω-cm 이하의 저항을 갖는 것이 바람직하고, 상승된 온도(예를 들면, 300-1000℃)에서 전기장에 따라서 유리 또는 유리-세라믹 내에서 이동할 수 있는 포지티브 이온(예를 들면, 알칼리 또는 알칼리 토금속 이온(alkaline earth modifier ion))을 함유하는 것이 바람직하다.
이들 산화물 유리 또는 산화물 유리-세라믹계 SOI 구조는 상술한 종래의 SOI 구조에 비해서 개선된 것이지만, 이러한 산화물 유리 산화물 유리 또는 산화물 유리-세라믹계 SOI 구조에 사용된 유리는 고성능 디스플레이 또는 전자 적용에서 이용되는 고온 처리, 예를 들면 고성능 TFT를 실리콘 필름에 제작하기 위해서 사용되는 고온 열 게이트 산화물의 증가를 기판의 변형 없이 견딜 수 없다.
현재의 양도인에게 양도된 미국 특허 출원 2006/0038228 은 이러한 문제를 제기한다. 이러한 문헌에는 유리 또는 유리-세라믹을 포함한 제 2 층에 부착된 반도체를 물질을 포함한 제 1층을 나타내고, 상기 유리 또는 유리 세라믹의 왜곡점이 약 800℃ 이상인 반도체-온-절연체 구조가 개시되어 있다. 이들 구조는 이들 고성능 디스플레이 또는 전자 적용에서 사용될 수 있지만, 종래의 실리카/석영계 SOI 구조에 비해 제조 비용이 상당히 낮아져서 저가의 SOI 구조 및 생성된 장치의 고성능 디스플레이 또는 전자 분야 대한 요구를 만족시킨다.
이들 산화물 유리 또는 유리-세라믹계 SOI-구조는 상술한 종래의 SOI 구조에 비해서 향상된 것이지만, 유리-세라믹계 반도체-온 절연체 구조를 제조하는 것이 곤란하고 실리콘에 유리-세라믹 기판을 결합하기 전에 세라믹화되거나/결정화되었던 유리 세라믹에서 이동성 이온이 어느 정도 부족하기 때문에 충분히 큰 인시츄(in-situ) 배리어층을 갖는 강하게 결합된 구조를 형성했다.
본 발명은 이들 종래의 유리-세라믹계 SOI 구조를 개선시키며 강하게 결합되고 충분히 큰 베리어층을 나타내는 신규한 유리-세라믹계 SOI 구조를 제공한다. 이들 유리 세라믹계 SOI 구조는 상술한 고성능 디스플레이 또는 전자 적용에서 사용될 수 있다.
본 발명의 일 실시형태는 실질적으로 단결정 반도체 물질층 및 산소 함유량이 증가된 단결정 반도체 물질층으로 이루어진 반도체 성분; 산화물 유리 물질층; 및 유리-세라믹층을 포함하는 반도체-온-절연체 구조에 관한 것이다.
또한, 일 실시형태는 실질적으로 단결정 반도체 물질 및 산화물 함유 물질을 포함하는 반도체-온-절연체 적층 구조에 관한 것이다. 상기 단결정 반도체 물질은 2개의 층: 단결정 반도체 물질을 포함하는 층 및 산소 함유량이 증가된 단결정 반도체 물질을 포함하는 층으로 이루어진다. 상기 산화물 함유 물질은 하기의 층: (1) 실질적으로 개질제 포지티브 이온을 갖지 않는 포지티브 이온 농도가 감소된 산화물 유리 물질을 포함하는 층; (2) 포지티브 이온 농도가 감소된 산화물 유리 물질로부터 적어도 하나의 알칼리 토금속 개질제 이온을 포함하는 개질제 포지티브 이온의 포지티브 이온 농도가 증가된 유리 세라믹 물질을 포함하는 층; 및 (4) 벌크 유리 세라믹 물질을 포함하는 층으로 이루어진다.
상술한 반도체-온-절연체 구조 실시형태들 중에서, 상기 유리 세라믹은 스피넬 또는 뮬라이트 결정상을 포함하고, 상기 스피넬 또는 뮬라이트 유리-세라믹은 25~300℃의 온도범위에서 약 22~42×10-7/℃ 사이의 열팽창 계수를 나타낸다. 또한, 상기 실시형태에서, 상기 스피넬 또는 뮬라이트 유리-세라믹은 25~300℃의 온도범위에서 약 35~40×10-7/℃의 열팽창 계수를 나타낸다.
본 발명의 하나 이상의 형태에 따라서, 유리-세라믹/절연체 구조 상에 상술한 반도체를 형성하는 공정은: 도너 반도체 웨이퍼의 주입 표면에 이온 주입공정을 실시하여 상기 도너 반도체 웨이퍼의 박리층을 형성하는 단계; 상기 박리층의 주입 표면을, 전기분해를 이용하여 전구체 유리 기판에 결합하는 단계; 상기 도너 반도체 웨이퍼로부터 박리층을 분리하여 전구체 유리 구조상에 중간의 반도체를 형성하는 단계; 전구체 유리 구조상의 상기 중간의 반도체에 열처리 단계를 실시하여 전구체 유리를 결정화시켜서 반도체-온-유리-세라믹 구조를 형성하는 단계를 포함한다.
본 발명의 반도체-온-절연체 구조 및 상기 반도체-온-절연체 구조를 제조하는 방법은 종래 기술에 비해서 많은 이점을 갖는다. 본 발명은 융합 실리카 또는 석영계 SOI 구조에 비해서 고성능 및 전자 적용에서 사용하기 위한 저가의 물질에 대해서 종래 수년 동안의 요구를 만족시킨다. 보다 구체적으로, 상기 유리 세라믹의 혼합에 의해서 상기 SOI 웨이퍼에 열 게이트 산화물과 같은 고온 처리를 종래의 저온 왜곡점 유리에서 예상되는 변형 없이 실시한다. 또한, SOI 구조용 지지체 물질로서 이들의 높은 왜곡점 유리 또는 유리-세라믹의 이용에 의해 TFT 제작 공정 중에 일반적으로 낮은 왜곡점 기판 물질에서 나타나는 기판 콤팩트의 최소화(예를 들면, 차원 변화)를 일으킨다.
본 발명의 추가의 특성 및 이점은 후술한 상세한 설명에 기재되어 있고, 일부분은 설명으로부터 또는 본원 및 그 청구범위, 또한 수반된 도면에 기재된 본 발명을 실시함으로써 인지된 것으로부터 당업자에게 명백할 것이다.
상기 일반적인 설명 및 하기 상세한 설명은 본 발명의 실시형태를 나타내고, 주장된 바와 같이 본 발명의 특성 및 특징을 이해하기 위한 개요 또는 관점을 제공하는 것으로 의도되는 것이 이해된다.
수반된 도면은 본 발명의 추가적인 이해를 제공하기 위해서 포함되어 있고, 본 명세서에 포함되어 일부분을 구성한다. 도면은 반드시 그 스케일인 것이 아니며 각종 요소의 크기는 명확성을 위해서 변형될 수 있다. 상기 도면은 본 발명의 하나 이상의 실시형태를 도시하고 상세한 설명과 함께 본 발명의 원리 및 조작을 설명하는 역할을 한다.
본 발명은 실질적으로 단결정 반도체 물질층 및 산소 함유량이 증가된 단결정 반도체 물질층으로 이루어진 반도체 성분; 산화물 유리 물질층; 및 유리-세라믹층을 포함하는 반도체-온-절연체 구조를 제공한다.
도 1은 본 발명의 일 실시형태에 따른 반도체-온-유리-세라믹 구조의 개략적인 단면도이다.
도 2는 본 발명의 다른 실시형태에 따른 반도체-온-유리-세라믹 구조의 개략적인 단면도이다.
도 3 내지 6은 본 발명의 일 실시형태에 따른 반도체-온-절연체 구조를 제조하는 방법의 단계들의 개략적인 단면도이다.
도 7은 본원에 기재된 본 발명에 따라서 제조된, 실시예에서 설명된 형태의 반도체-온-유리 구조의 TOF-SIM 깊이 프로파일이다.
도 8은 본원에 기재된 본 발명에 따라서 제조된, 실시예에서 설명된 형태의 반도체-온-유리 구조의 TEM 사진이다.
도 9는 본원에 기재된 본 발명에서 따라서 제조된, 실시예에서 설명된 반도체-온-유리 구조의 X선 회절 패턴을 도시한다.
도면을 참조하면, 동일한 참조 부호는 동일한 요소를 나타내고, 도 1에서 본 발명의 하나 이상의 실시형태에 따른 SOG 적층 구조(100)를 도시한다. 상기 SOG 구조(100)는 바람직하게 실질적으로 단결정 반도체 물질층(104) 및 산소 함유량이 증가된 단결정 반도체 물질층(106)으로 이루어진 반도체 성분(102)을 포함한다. 상기 SOG 적층 구조는 산화물 유리 물질을 포함하는 제 3 층(108) 및 유리-세라믹 물질을 포함하는 제 4 층(110)을 포함한다.
도 2를 참조하면, 본 발명의 SOG 적층 구조(200)의 다른 실시형태를 도시한다. 상기 SOG 구조(200)는 2층의 반도체 성분(102); 산화물 유리층(108); 및 포지티브 이온을 포함하는 2층의 산화물 유리-세라믹 기판(110)을 포함하는 5층 구조로 이루어진다. 구체적으로, 상기 SOG 적층 구조(200)는 하기의 층: (1) 실질적으로 단결정 반도체 물질층(104); (2) 산소 함유량이 증가된 반도체 베리어층(106); (3) 산화물 유리 물질 배리어층(108); (4) 포지티브 이온 농도가 감소된 산화물 유리 물질층(108)로부터 적어도 하나의 알칼리 토금속 개질제 이온을 포함하는, 개질제 포지티브 이온의 포지티브 이온 농도가 증가된 산화물 유리-세라믹층(204); 및 (5) 벌크 농도를 갖는 유리 세라믹으로 이루어진 산화물 유리-세라믹층(210)으로 이루어진다.
상기 반도체-온-유리-세라믹 구조는 1000℃를 초과하는 고온을 이용할 수 있으므로, 종래의 유리 제품상의 실리콘에서 불가능했었던 RF/고성능 전자 제품, Photovoltaics, Digital Imaging 등에서 적용가능하다.
본 발명의 반도체-온-유리-세라믹 구조는 실제로 임의의 소망의 반도체, 유리 및 유리 세라믹층 두께로 이루어질 수 있다. 예를 들면, 각각의 층은 바람직하게 약 1mm 미만의 두께를 갖는다. 보다 바람직하게, 상기 반도체층은 약 1㎛ 미만의 두께를 갖는다. 본 발명의 특정한 소망의 실시형태에서, 상기 제 1의 반도체 성분은 약 10nm와 500nm 사이의 두께를 갖는다. 상기 유리 및 유리-세라믹층은 각각 약0.1mm와 약10mm 사이의 두께를 갖는다. 보다 바람직하게, 상기 유리-세라믹층은 약 0.5mm와 약1mm 사이의 두께를 갖는다. 반도체-온-유리-세라믹 구조의 일부 적용에 대해서, 1㎛ 이상의 두께를 갖는 유리-세라믹층은, 예를 들면 실리콘/SiO2/실리콘 구성을 갖는 표준 반도체-온-절연체 구조가 높은 주파수에서 작동될 때 발생하는 와류 전기용량 영향을 피하는 데에 바람직하다. 종래에, 이러한 두께로 상기와 같은 것을 달성하는 것은 곤란했다.
일반적으로, 상기 유리-세라믹층은 본 발명의 공정 단계, 또한 상기 반도체-온-유리-세라믹 구조상에서 행해지는 다음의 처리를 통해서 반도체 성분을 지지하기 위해서 충분히 두꺼운 것이 필요하다. 상기 유리-세라믹 기판의 두께의 이론적인 상한은 없지만, 상기 전구체 유리 및 이와 같이 형성된 유리-세라믹 기판의 두께가 클수록, 동일한 인가된 전압차에 대해서 미국 특허 7,192,844에 기재되고 하기에 기재된 방법의 후술한 결합 단계(B, 구체적으로 B3의 전압 인가) 중에 기판 내에 전기장 강도가 작아지기 때문에 최상의 반도체-온-유리-세라믹 구조에 필요한 두께 또는 상기 지지체 기능에 필요한 두께를 초과한 두께는 일반적으로 바람직하지 않다.
상기 반도체층/성분 내의 반도체 물질은 실리콘계 반도체 물질이거나, 또는 III-V 반도체, II-IV 반도체, II-IV-V 반도체 또는 IV 반도체와 같은 반도체 물질중 임의의 다른 적당한 형태일 수 있다. 상기 제 1 층의 반도체 물질로서 사용하는 데에 적당한 실리콘계 반도체 물질로는 실리콘(예를 들면, 도프되지 않은 실리콘, n-도프된 실리콘, p-도프된 실리콘); 게르마늄 도프된 실리콘(SiGe); 및 실리콘 카바이드(SiC)를 들 수 있다. 상기 제 1 층에 사용될 수 있는 그외의 반도체 물질로는 Ge-, GaAs-, GaP- 및 InP계 물질을 들 수 있다. 상기 반도체층 물질은 상기 물질에 따라서 광범위한 CTE를 포함할 수 있다. 예를 들면, 상기 제 1 층의 상기 반도체 물질은 약 20×10-7/℃과 약 70×10-7/℃ 사이의 CTE(25℃)를 가질 수 있다.
상기 반도체 물질층은 실질적으로 단결정 물질의 형태로 존재한다. "실질적으로"는 반도체 물질은 본래에 또는 의도적으로 가해진 적어도 일부의 내부 결함 또는 표면 결함, 예를 들면 격자 결함 또는 일부의 결정립의 경계를 포함하는 사실을 고려하기 위해서 제 1 층의 설명시에 사용된다. "실질적으로"는 구체적인 도펀트가 상기 벌크 반도체 물질의 결정 구조를 변형시키거나 영향을 미치는 사실을 반영한다.
상기 유리 전구체 및 이와 같이 형성된 유리 배리어층(108) 및 상기 유리 세라믹 기판(110)은 산화물계 유리로부터 형성된다. 필요하지 않더라도, 본원에 기재된 실시형태는 바람직하게 900℃를 초과하는 왜곡점을 나타내는 산화물 유리 또는 유리-세라믹을 포함한다. 일반적으로 유리 제품에서와 같이, 상기 왜곡점은 상기 유리 또는 유리-세라믹이 1014.6 poise (1013.6 Pa.s)의 점도를 갖는 온도이다.
상기 산화물 유리 배리어층 및 상기 유리-세라믹층은 바람직하게 실리카계 유리 전구체로부터 형성된다. 일 실시형태에서, SiO2는 상기 전구체 유리 및 이와 같이 형성된 유리-세라믹 내에서 적어도 약 50wt%의 농도로 존재한다. 또 다른 실시형태에서, SiO2는 적어도 약55wt%의 농도로 존재한다. 본 발명에 사용하는 데에 적합한 유리-세라믹은 뮬라이트 및 스피넬 결정상을 나타내는 것을 들 수 있다.
구체적인 적용, 예를 들면 디스플레이 적용에 대해서, 상기 유리-세라믹은 바람직하게 가시광, 근자외선 및/또는 근적외선 파장 영역 내에서 실질적으로 투명하다. 예를 들면, 상기 유리-세라믹은 바람직하게 350nm 내지 2㎛ 파장 영역 내에서 실질적으로 투명하다.
상기 전구체 유리(다음의 유리-세라믹층 및 산화물 유리 배리어층을 형성하기 위한)는 당업자들에게 알려진 다양한 방법을 사용하여 종래의 원료로부터 제조될 수 있고, 하기에 기재된 방법을 사용하여 반도체층/성분에 접착될 수 있으며, 이 방법은 미국 특허 7,192,844,"GLASS-BASED SOI STRUCTURES"에 기재되어 있고, 그 내용을 참조로 본원에 포함되어 있다.
본 발명의 구체적인 실시형태에서, 상기 전구체 유리는 바람직하게 미국 특허 7,192,844에 기재되고, 하기 기재된 방법의 결합단계(단계 B, 및 특히 단계 B3의 전압 인가) 중에, 인가된 전기장의 방향으로, 즉 결합된 제 1 층 (반도체) 및 제 2 층(전구체 유리) 사이의 계면으로부터 상기 제 2 층의 이면층을 향해서 이동하는 적어도 일부의 포지티브 이온을 포함한다. 알칼리 이온, 예를 들면, Li+, Na+, 및/또는 K+ 이온은 이들이 일반적으로 유리 및 유리-세라믹에 포함된 그외의 포지티브 이온 형태보다 더 높은 이동성을 갖기 때문에 상기 목적을 위한 적당한 포지티브 이온이다. 알칼리 이온을 갖지 않는 전구체 유리는 본 발명에서 사용하는 것이 바람직하지만, 소량의 알칼리가 구체적인 적용에 대해서 용인될 수 있다. 예를 들면, 그외의 이동성 이온, 예를 들면 알칼리 토금속 이온(예를 들면, Ca2 +, Mg2 +, Ba2 +, Sr2 +) 또는 그외의 포지티브 이온, 예를 들면 Ag+, Cu+, Zn2 + 및 각종 전이 금속 이온을 갖는 유리는 본 발명의 반도체-온-절연체 구조의 제 2 층에 바람직하다.
상기 전구체 유리가 알칼리 또는 알칼리 토금속 이온을 함유하는 본 발명의 실시형태에서, 상기 알칼리 및 알칼리 토금속 이온의 농도는 각각 산화물 기준으로 0.1과 40wt% 사이의 농도로 광범위하게 변화될 수 있다. 소망의 알칼리 및 알칼리 토금속 이온 농도는 알칼리 이온의 경우에 산화물 기준으로 0.1-5 wt%이다. 많은 알칼리 부재 유리는 수십 내지 수백 ppm의 알칼리 오염물(contaminant)을 갖고, 상기 알칼리는 하기 기재된 방법의 단계 B3 중에 이동할 수 있다.
본 발명의 SOI 구조에서 사용하는 전구체 유리(다음의 유리 세라믹층(110) 및 산화물 유리 배리어층(108)을 형성하기 위한)는 산화물 기준으로 중량%로 산출된 하기의 조성 내에서 투명한 유리의 패밀리를 포함한다: 50-65% SiO2, 15-25% Al2O3, 6-15% ZnO, 0-6% MgO, 0-10% TiO2 , 0-10% ZrO, 0-15% Cs2O, 0-5% BaO, 8% 이상 조합한 ZnO+MgO, 및 4% 이상 조합한 TiO2 +ZrO2. 본 발명에 사용하기 위한 대표적인 조성은 표 1에 기재되어 있다.
이와 같이 형성된 유리-세라믹 물질층(110)은 주 결정상으로서 스피넬을 함유한다. 주 결정상에 의해서, 이러한 결정상이 총결정상 백분율의 적어도 약75부피%, 보다 바람직하게 적어도 85%, 가장 바람직하게 적어도 95%이다. 본 발명의 유리-세라믹은 유리 매트릭스 내에서 적어도 약 20wt% 결정상이 분산되어 있다.
바람직하게, 상기 유리 산화물 배리어층(108) 및 상기 유리-세라믹 기판(110)은 25-300℃의 온도범위에 걸쳐서 22-42×10-7 /℃ 사이의 열팽창 계수를 나타내고, 보다 바람직하게 30-42×10-7 /℃, 가장 바람직하게 35-40×10-7 /℃이고, 실리콘에 부합하는 유사한 열팽창을 제공한다. 투명함에 의해, 상기 본 발명의 유리-세라믹의 1.1mm 두께 시트는 상기 스펙트럼의 가시광 영역(400nm 내지 700nm)에 걸쳐서 85% 투과율보다 큰 것을 의미한다. 바람직하게, 구체적인 적용에 대해서, 이들 시트가 근자외선 영역 내에서도 약간의 투과율, 예를 들면 350-400nm 영역에 걸쳐서 50% 보다 큰 것을 나타내는 것이 바람직하다.
주 결정상으로서 스피넬을 함유하는 투명한 유리-세라믹 물질은 미국 특허 5,968,857, "Glass-Ceramics"에 기재되어 있고, 그 내용을 참조로 본원에 포함되어 있다.
Figure 112011030709173-pct00001
당업자에게 명백한 바와 같이, 상기 단결정 반도체 물질과 상기 산화물 함유 물질 사이에서 결합 강도는 반도체-온-절연체 구조의 주요 특성이다. 상기 반도체-온-절연체 구조가 그 구조 내에 또는 그 구조상에 박막 트랜지스터 및 그 외의 장치의 제조에 관련된 처리를 견딜 수 있는 것을 보장하기 위해서 높은 결합 강도 및 내구성이 매우 중요하다. 상기 반도체 성분과 상기 전구체 기판 사이 (궁극적으로, 최종의 반도체-온-유리-세라믹 내에서 상기 반도체와 상기 산화물 유리층 사이에서)의 결합 강도는 바람직하게 적어도 8J/㎡이다. 보다 바람직하게, 상기 결합된 층 사이의 결합 강도는 적어도 10J/㎡이다. 본 발명의 특히 구체적인 바람직한 실시형태에서, 결합강도는 적어도 15J/㎡이다. 결합 에너지는 인덴팅 측정을 사용하여 결정할 수 있고, 이것은 Berkovich 다이아몬드 인덴터를 장착한 Nano Indenter II (MTS Systems Corporation, Eden Prairie, MN)를 사용하여 행할 수 있다. 당업자에게 명백한 바와 같이, 그외의 장치를 사용하여 인덴팅 측정을 행할 수 있다. 부하의 범위를 포함해서 인덴팅을 행하고 상기 인덴팅의 주변 영역에서 박리 여부를 검사한다. D.B. Marshall and A.G. Evans, "Measurement of Adherence of Residually Stressed Films by Indentation. I. Mechanics of Interface Delamination", J. Appl. Phys, 56[10] 2632-2638 (1984)에 기재된 방법에 따라서 결합에너지를 산출하고, 그 상응하는 부분이 참조로 본원에 포함된다. 또한, 결합 에너지 결정에 대한 세부사항은 미국 특허 출원 10/779,582에 기재되어 있다.
미국 특허 7,176,528에 기재되고, 하기 기재된 방법은 그 내용이 참조로 포함되고 당업자는 반도체-온-유리-세라믹 구조를 제조할 수 있다. 도 3을 참조하면, 도너 반도체에 이온 주입을 실시한 후 전구체 유리 기판 및 주입된 도너 반도체 웨이퍼는 전기분해 결합 공정을 실시한 다음, 상기 도너 반도체 웨이퍼의 일부를 분리시켜서 전구체 유리 기판에 박막 반도체층을 갖는 중간체 구조를 형성한다. 상기 전기 분해의 일부분이 후술되지만, 기본적인 공정은 전구체 유리 기판(102) 및 도너 반도체 웨이퍼(120)에 온도, 전압, 및 압력을 일정 시간 동안 가하는 단계를 수반한다.
도 3은 도 1 및 2의 유리 반도체 구조(100 및 200)상에 반도체를 제작하는 것과 관련해서 중간체 구조를 제조하기 위해서 행해질 수 있는 공정 단계를 도시한다. 제 1 단계(단계 A)는 상기 도너 반도체 웨이퍼(304)에서 박리층(302)을 제조하는 단계를 수반한다. 이것을 검토하기 위해서, 상기 도너 반도체 웨이퍼(304)는 실질적으로 단결정 Si 웨이퍼인 것이 바람직하다.
상기 박리층(302)은 잔류하는 Si 반도체 도너 웨이퍼(306)의 일부를 분리하는, 결합 및 분리 단계를 행할 수 있는 비교적 박층 실리콘이 바람직하다(단계 B 및 D는 후술된다). 본 발명의 실시형태는 상기 박리층을 형성하는 구체적인 방법으로 한정되지 않지만, 하나의 적당한 방법은 이온 주입법을 이용하여 실리콘 웨이퍼(304)의 표면(310) 하부에 약해진 영역(308)을 형성한다. 일례로서, 수소 이온 주입법을 사용하지만, 그외의 이온 또는 다수의 이온, 예를 들면 붕소+수소, 헬륨+수소 또는 박리층 관련 문헌에 공지된 그외의 이온을 사용할 수 있다. 다시, 상기 박리층(302)을 형성하는 데에 적당한 임의의 그외의 공지된 또는 개발된 방법은 본 발명의 정신 및 범위로부터 벗어나지 않고 사용될 수 있다.
일 실시형태에서, 하나의 단계의 수소 주입법만을 사용하고 Si 웨이퍼에 1×1016-1×1017이온/㎠ 사이 범위의 H 이온 주입 투여량을 가하는 단계를 수반한다. 또 다른 낮은 투여량 실시형태에서, 상기 Ge 웨이퍼에 다수의 이온, 낮은 투여량, 주입 단계를 실시한다. 특히, 조합된 H 및 He 낮은 투여량의 주입을 이용하고 Ge 웨이퍼에 1×1015 내지 5×1016이온/㎠의 H 이온 주입 투여량을 가하고 다시 1×1015 내지 5×1016이온/㎠의 낮은 투여량 수준에서 He 이온 주입 투여량을 가하는 단계를 포함한다.
상기 방법을 이용하여 박리층(302)을 제조하더라도, 상기 Si 도너 웨이퍼(304)는 상기 표면(310) 상에 (예를 들면, 수소)이온 농도가 감소하도록 처리하는 것이 바람직하다. 예를 들면, 상기 도너 반도체 웨이퍼(304)는 세정 및 세척하고 상기 박리층 표면(310)에 온화한 산화를 실시하는 것이 바람직하다. 상기 온화한 산화 처리는 산소 플라즈마 처리, 오존 처리, 과산화 수소, 과산화수소 및 암모니아, 과산화수소 및 산의 처리 또는 이들 공정의 조합을 포함할 수 있다. 이들 처리 중에, 표면 말단 수소기를 하이드록실기로 산화하고 상기 실리콘 웨이퍼 표면이 친수성을 갖는 것으로 기대된다. 이러한 처리는 산소 플라즈마 또는 오존처리수에 대해서는 실온에서 실시되고, 암모니아 또는 산처리에 대해서는 25-150℃의 온도에서 실시된다.
상기 전구체 유리 웨이퍼(312)에 대해서, 상기 웨이퍼를 세제, 그 다음에 증류수로 세정한 후 질산, 그 다음에 다시 증류수로 세정한다.
이들 처리가 최적인 것을 유의할 필요가 있다. 수소 이온 농도가 감소되지 않는 경우에, 실리콘과 유리 웨이퍼 사이의 반발력은 높은 압력의 적용을 통해서 결합 공정 중에 극복될 수 있다.
이온 주입 후에, 각각의 구조는 전기분해 결합 공정을 사용하여 함께 결합되는 것이 바람직하다(단계 B). 바람직한 전기분해 결합 공정은 미국 특허 7,192,844에 기재되어 있고, 이러한 공정의 일부분이 하기에 기재되어 있다.
처음에, 각각의 도너 웨이퍼 표면(310) 및 전구체 유리 기판 표면(314)의 충분한 표면의 세정을 실시하는 것이 바람직하다. 그 다음에, 상기 도너 웨이퍼 표면(310) 및 전구체 유리 기판 표면(314)은 직접 또는 간접적으로 접촉시켜(단계 B1), 도 4에 개략적으로 도시된 배열을 얻을 수 있다.
도 5를 참조하면, 접촉 전후에, 상기 도너 Si 반도체 웨이퍼(304), 상기 박리층(302), 및 상기 전구체 유리 기판(312)을 포함하는 구조를 차등 온도 구배; T1 및 T2하에서 가열한다(단계 B2). 바람직하게, 상기 전구체 유리 기판(312)을 상기 Si 도너 반도체 웨이퍼(304) 및 박리층(302) 의 온도(T1)보다 높은 온도(T2)로 가열한다. 일례로서, 상기 전구체 유리 기판(304)과 상기 도너 Si 반도체 웨이퍼(304) 사이의 온도차는 적어도 1℃이지만, 상기 온도차는 약 100 내지 약150℃ 정도로 높게 될 수 있다. 이러한 온도차는 상기 박리층(302)이 열응력에 의해서 상기 잔류하는 도너 반도체 웨이퍼(306)로부터의 분리를 용이하게 하기 때문에 Si의 열팽창 계수와 부합되는 열팽창 계수(CTE)를 갖는 유리가 바람직하다 .
상기 전구체 유리 기판(312)과 상기 Si 도너 반도체 웨이퍼(304) 사이의 온도차가 안정되면, 상기 결합된 조립체에 기계적 압력을 가한다. 일 실시형태에서, 상기 압력 범위는 약 1 내지 약 50psi이다. 높은 압력, 예를 들면 100psi를 초과한 압력의 인가에 의해 유리 웨이퍼의 파손을 유발할 수 있다.
상기 전구체 유리 기판(312) 및 상기 Si 반도체 웨이퍼(304)는 이상적으로 상기 전구체 유리 기판(304)의 왜곡점의 약 +/-150℃ 내에서 온도를 취한다.
다음에, 전압(V1/V2)은 포지티브 전극(V1)에서 상기 Si 반도체 도너 웨이퍼(304) 및 네가티브 전극(V2)에서 유리 기판(312)를 갖는 전구체 유리/도너 웨이퍼 중간체 조립체에 전체에 걸쳐서 인가된다; 단계 B3. 상기 전압 전위의 인가에 의해서 상기 유리 기판(312) 내에 알칼리 토금속 이온(또는 알칼리 이온)이 상기 Si 반도체/전구체 유리 계면(310/314)으로부터 상기 유리 기판(312)으로 이동한다. 보다 구체적으로, 상기 유리 기판(312)의 실질적으로 모든 개질제 포지티브 이온은 상기 Si 반도체 도너 웨이퍼(304)의 높은 전압 전위로부터 멀리 이동한다. 이것은 2개의 기능을 달성한다:(i) 알칼리 토금속(또는 알칼리)이온 부재 계면(310/314)이 형성되고; 및 (ii) 상기 전구체 유리 기판(312)이 매우 반응성을 갖게 되어 비교적 낮은 온도에서 열의 적용에 의해서 상기 Si 반도체층(304)과 강하게 결합한다.
도 6을 참조하면, 일정 시간(예를 들면, 약 1시간 이하) 동안 이들 조건 하에서 (전구체)유리 기판 구조상에 중간의 반도체를 유지한 후, 전압을 제거하고 중간체 구조를 실온으로 냉각한다. 상기 잔류하는 Si 반도체 웨이퍼(306)는 박리층(302)으로부터 분리되어 전구체 유리 기판(312)과 결합하고(단계 C); 이것은 이들이 완전히 자유롭게 되지 않는다면 일부의 박리를 포함할 수 있다. 분리는 실온에서 온도가 상승하거나 하강할 때에 발생할 수 있다. 분리 후 얻어진 것은 (전구체)유리 기판(320) 상에 중간의 반도체이고; 특히, 도 6에 도시된 바와 같이 유리 기판(312)에 결합된 박막 Si 반도체/박리층(302)이다. 다시, 상기 Si 반도체층에 결합된 전구체 유리 기판은 포지티브 이온 농도 감소층(312A), 상기 포지티브 이온 농도 감소층(312A)에 인접한 포지티브 이온 농도 증가층(312B), 및 벌크 유리층(312C)을 나타내는 것을 유의한다.
분리는 열응력에 의해서 박리층(302)의 균열을 통해서 얻어지는 것이 바람직하다. 또한, 워터 제트 컷팅 또는 화학적 에칭과 같은 기계적 응력을 사용하여 분리를 용이하게 할 수 있다.
상기 결합 공정(가열 및 전압 인가) 중에 분위기가 비활성 분위기, 예를 들면 질소 및/또는 알곤 또는 간단히 대류의 공기 분위기이어도 좋은 것을 유의할 필요가 있다.
(전구체)유리 기판(312) 상에 상기 중간의 반도체는 알곤과 같은 비활성 분위기 내에서 가열 처리 단계를 통해서 세라믹화된다; 단계 D(도시되지 않음). 상기 세라믹화 또는 열처리 단계는 일반적으로 가열 처리 사이클을 실시하는데, 상기 웨이퍼는 특정한 온도에서 유지하여 결정을 응집한 후 더 높은 온도를 유지하여 결정을 성장시킨다. 분리 실시형태에서, 응집 유지 온도를 수반하지 않는 열처리를 이용할 수 있고; 이 실시형태에서, 상기 결정 성장 유지 온도에 대한 온도 상승은 충분히 느리게 되어 상기 결정에 필요한 응집을 달성할 수 있고: 50℃/hr 미만의 속도로 이러한 응집 부재 결정 성장을 얻을 수 있다.
일 실시형태에서, 스피넬 유리-세라믹계 반도체-온 유리 세라믹 구조의 세라믹화 또는 열처리 스케쥴은 다음과 같다: 응집은 800C에서 2시간 동안 유지되고, 결정성장은 100°0C에서 4시간 동안 유지된다.
열처리 결과로서, 상기 전구체 유리 기판의 일부가 유리 상에 잔류하고 그 일부가 유리 세라믹 구조로 변환된다. 이것은 도 6에서 도시된다. 구체적으로, 산화물 유리가 잔류하는 부분은 반도체, 상술한 포지티브 이온 농도 감소층(312A)에 가장 가까운 유리의 일부분이다. 이것은 상기 전구체 유리(312)의 일부에 스피넬 형성 양이온 Zn, Mg가 부족하다는 사실, 및 모든 포지티브 개질제 이온이 결합 공정의 결과로서 계면으로부터 멀리 이동한다는 사실때문이다. 전구체 유리 내의 약간의 깊이(구체적으로 포지티브 이온 농도 증가층(312B)을 갖는 전구체 유리 물질 부분)에서, 포지티브 이온 농도가 증가된 유리-세라믹층(312B)을 형성하도록 유리 일부의 결정화가 가능한 충분한 이온이 있다. 잔류하는 전구체 유리 부분(벌크 유리 부분(312C))은 충분한 스피넬 형성 양이온을 가져서 결정화를 달성할 수 있다. 생성된 유리-세라믹 구조는 잔류하는 산화물 유리층(312A)에 인접한 포지티브 이온 농도 증가층(312B) 및 벌크 유리-세라믹층(312C)으로 이루어진 2층의 유리-세라믹 부분이다.
상부에 실리콘 필름을 갖는 상기 결정화된 유리-세라믹은 유리계 조성물에 대해서 이점을 갖는데, 상기 유리 세라믹계 웨이퍼는 장치 제조 또는 그외의 처리 중에 상당히 높은 온도를 지속시킬 수 있다. 또한, 높은 온도 수용성은 상기 반도체-온-유리-세라믹 웨이퍼 상에 실리콘 또는 그외의 반도체의 에피택셜 성장시킨다.
실시예
본 발명은 하기의 비제한 실시예로 기재되어 있다.
100 mm 직경, 100 마이크론 두께의 실리콘 웨이퍼에 시판의, 실온 이온 주입방법을 이용하여 투여량 8×1016이온/㎠ 및 주입 에너지 100KeV에서 수소이온을 주입했다. 상기 주입된 웨이퍼는 산소 플라즈마에서 처리되어 표면 기를 산화시킨다.
100 mm 직경의 전구체 유리 웨이퍼를 제조하고 표 1에 기재된 실시예 1의 조성을; 구체적으로 중량%로서, 60.3% SiO2, 19% Al2O3, 2.1 % MgO 2.1% BaO, 1.0% As2O5, 7.5% ZrO2 및 9.0% ZnO을 포함한다. 상기 전구체 유리 웨이퍼는 Fischer Scientific Contrad 70 장치를 사용하여 세제에서 15분간 초음파로 세정하였다. 그 다음에, 상기 전구체 유리 웨이퍼는 증류수로 세정하고, 초음파 배쓰에 15분 동안 배치하고, 10% 질산에서 1시간 동안 흡수시키고 최종적으로 다시 증류수로 세정했다.
실리콘 및 전구체 유리 웨이퍼는 최종적으로 증류수를 사용하는 스핀 워셔 드라이어에서 세정한 후 세정실(cleaning room)에서 건조한다. 2개의 웨이퍼를 접촉시켜서 실온 사전 결합(prebond)을 형성한 후 Suss Microtech bonder에 배치하였다. 전구체 유리 웨이퍼를 "네가티브" 전극에 배치하고 상기 실리콘 웨이퍼를 "포지티브" 전극에 배치하였다.
2개의 웨이퍼는 진공 분위기(10-3 millibar)에서 다르게 가열하는데, 그 중 상기 실리콘 웨이퍼를 545℃의 온도까지 상기 전구체 유리 웨이퍼를 595℃의 온도까지 가열하였다. 그 다음에, 상기 웨이퍼에 그 표면 전체에 인가된 1750V 전위를 가하였다. 웨이퍼를 이들 조건에서 20분 동안 유지하였다. 인가된 전압을 지속한 후, 전압을 0으로 하고, 상기 웨이퍼를 실온으로 냉각하였다.
냉각 후, 상기 웨이퍼를 용이하게 분리하여 상기 전구체 유리 웨이퍼에 결합된 박층 실리콘을 형성하는 것을 관찰했다. 구체적으로, 유리 웨이퍼 표면상에 강하게 접착된 실리콘 박막(500 nm)을 갖는 우수한 품질의 시료는 상기 공정을 통해서 얻어진다는 것을 관찰했다.
이와 같이 제조된 중간체 실리콘-온-유리 시료에 800℃, 알곤분위기에서 2시간 동안 열처리한 후 1000℃에서 4시간 동안 더욱 처리하여 실리콘-온 유리 세라믹 구조를 형성하도록 상기 실리콘-온 유리의 유리 웨이퍼 부분을 결정화했다. 이와 같이 제조된 실리콘-온-유리 세라믹 구조의 실리콘 박막층은 박리되거나 균열 없이 완전하게 유지되었다.
상기의 방법에 의해서 제조된 상기 실리콘-온-유리 세라믹 구조는 하기와 같이 ToF-SIMS 분석을 실시했다. 2개의 이온빔은 듀얼빔 방법-하나는 간헐적인 스퍼터링 및 또 다른 하나는 새롭게 형성된 표면을 분석하는 방법을 사용하였다. 분석은 Physical Electronics, Inc., Eden Prairie, Minn에 의해 제조된 TRIFT II 기기를 이용하여 실시하였다. 낮은 에너지 Cs빔은 분석용 Ga 펄스빔과 함께 스퍼터링에 이용했다. 작은 조각의 시료를 쪼개서 ToF-SIMS 시료 홀더(~1㎠)에 배치했다. 5kV133Cs+빔은 분석용 15kV, 600pA69Ga+빔과 함께 스퍼터링에 이용했다. Cs빔은 시료의 500㎛×500㎛ 영역에 래스터링하고(rastered); 상기 Ga 빔은 Cs 스퍼터링 영역의 중심에 50㎛×50㎛ 윈도우를 분석했다.
이러한 ToF-SIMS 분석 결과는 도 7에 도시한다. 하기는 도 7의 검사시에 관찰될 수 있다: (1) 0.15nm의 깊이(AA로서 지정됨)에서 시작하여 약 0.175nm의 깊이(BB로서 지정됨)에서 끝나는 산화물 유리층; (2)제 1 유리 세라믹층으로부터 적어도 하나의 알칼리 토금속 개질제 이온을 포함하는, 개질제 포지티브 이온의 포지티브 이온 농도가 증가된 0.175(BB로서 지정됨)에서 시작하여 0.3nm의 깊이(CC로서 지정됨)에서 끝나는 제 1 유리-세라믹층; 및 (2) 상기 벌크 유리 조성물을 나타내는 약 0.3nm 깊이에서 시작하는 제 2 유리-세라믹층.
도 8을 참조하면, 상기 방법에 의해 이와 같이 제조된 상기 실리콘-온-유리 세라믹 구조에 200V에서 JEOL 기구 모델 JEM-2000F을 이용하여 TEM 분석을 실시하였고, 배율은 100K이었다. TEM 사진에 도시된 실리콘/유리 세라믹 계면의 검사는 당업자에게 명백한 바와 같이 상기 실리콘과 상기 결정화된 유리-세라믹층 사이의 유리 배리어층의 존재를 도시한다.
최종적으로, 상기의 방법에 의해서 이와 같이 제조된 실리콘-온 유리 세라믹 구조에 대해서 당업자에 의해 이해되는 공지의 방법에 따라서 x선 회절 분석을 행하였다. 도 9에서 얻어진 x선 회절 패턴에 대한 검사는 미세 결정 크기 및 스피넬 가나이트(gahnite) 및 산화지르코늄상의 존재를 도시한다. 즉, 2.95A에서 피크(2θ=30°에 가까운)는 ZrO2의 주 피크이다.
당업자는 본 발명의 정신 및 범위로부터 벗어나지 않고 본 발명에 각종 변경 및 수정을 할 수 있다는 것이 명백하다. 이와 같이, 본 발명은 첨부된 청구범위 및 그 상응 부분의 범위 내에 있는 제공된 본 발명의 변경 및 수정을 포함하는 것으로 의도된다.

Claims (28)

  1. (i) 실질적으로 단결정 반도체 물질층 및 (ii) 산소 함유량이 증가된 단결정 반도체 물질층을 포함하고, 도프되지 않은 실리콘, n-도프된 실리콘, p-도프된 실리콘, 게르마늄-도프된 실리콘(SiGe) 및 실리콘 카바이드(SiC)로 이루어진 군으로부터 선택되는 반도체 물질 성분;
    산화물 유리 물질층; 및
    유리-세라믹층을 포함하는 반도체-온-절연체 적층 구조.
  2. 청구항 1에 있어서, 상기 유리 세라믹층은 (i) 산화물 유리 물질 층으로부터 적어도 하나의 알칼리 토금속 개질제 이온(alkaline earth modifier ion)을 포함하는 개질제 포지티브 이온의 포지티브 이온 농도가 증가된 제 1 층; 및 (ii) 벌크 유리-세라믹을 포함한 제 2 층을 더 포함하는 것을 특징으로 하는 반도체-온-절연체 적층 구조.
  3. 실질적으로 단결정 반도체 물질 및 산화물-함유 물질을 포함하는 반도체-온-절연체-적층 구조로서;
    여기서, 상기 반도체 물질은 (i) 단결정 반도체 물질층 및 (ii) 산소 함유량이 증가된 단결정 반도체 물질을 포함한 층;을 포함하고,
    여기서, 상기 산화물-함유 물질은 (i) 실질적으로 개질제 포지티브 이온을 갖지 않는 포지티브 이온 농도가 감소된 산화물 유리 물질층, (ii) 포지티브 이온 농도가 감소된 상기 산화물 유리 물질층으로부터 적어도 하나의 알칼리 토금속 개질제 이온을 포함하는 개질제 포지티브 이온의 포지티브 이온 농도가 증가된 유리-세라믹을 포함한 층, 및 (iii) 벌크 유리-세라믹 물질을 포함한 층을 포함하는 반도체-온-절연체 적층 구조.
  4. 청구항 3에 있어서, 상기 산화물-함유 물질은 (i) 알카리 이온을 포함하지 않거나 (ii) 25~300℃의 온도범위에 걸쳐서 22~42×10-7/℃ 사이의 열팽창계수를 나타내는 것을 특징으로 하는 반도체-온-절연체 적층 구조.
  5. 청구항 3에 있어서, 상기 반도체 물질은 실리콘계 반도체 물질이며, 도프되지 않은 실리콘, n-도프된 실리콘, p-도프된 실리콘, 게르마늄-도프된 실리콘(SiGe) 및 실리콘 카바이드(SiC)로 이루어진 군으로부터 선택되는 것을 특징으로 하는 반도체-온-절연체 적층 구조.
  6. (a) 도너 반도체 웨이퍼의 주입 표면에 이온 주입공정을 실시하여 상기 도너 반도체 웨이퍼의 박리층을 생성시키는 단계;
    (b) 상기 박리층의 주입 표면을 전기분해를 이용하여 전구체 유리 기판과 결합하는 단계;
    (c) 상기 도너 반도체 웨이퍼로부터 상기 박리층을 분리하여 전구체 유리 구조 상에 중간 반도체를 형성시키는 단계;
    (d) 상기 전구체 유리 구조상의 상기 중간 반도체에 열처리 단계를 실시하여 상기 전구체 유리의 적어도 일 부분을 결정화시켜 유리-세라믹 구조상에 반도체를 형성하는 단계를 포함하는 반도체-온-유리-세라믹 구조를 형성하는 방법.
  7. 청구항 6에 있어서, 상기 결합 단계는,
    적어도 하나의 전구체 유리 기판 및 도너 반도체 웨이퍼를 가열하는 단계, 여기서, 상기 전구체 유리 기판 및 상기 반도체 웨이퍼의 온도를 상기 전구체 유리 기판의 왜곡점인 150℃ 미만까지 상승시키는 것임;
    상기 전구체 유리 기판을 상기 도너 반도체 웨이퍼의 주입 표면과 직접적 또는 간접적으로 접촉시키는 단계; 및
    상기 전구체 유리 기판 및 상기 도너 반도체 웨이퍼 전체에 전압 전위를 인가하여 결합을 유도하는 단계,
    여기서, 전구체 유리 기판의 개질제 포지티브 이온이 이동하고, 전구체 유리 기판의 일 부분이 결정화되어 (i) 실질적으로 개질제 포지티브 이온을 갖지 않는 포지티브 이온 농도가 감소된 유리 물질층, (ii) 개질제 포지티브 이온의 포지티브 이온 농도가 증가된 제 1 유리-세라믹층, 및 (iii) 벌크 유리-세라믹 물질을 포함한 제 2 층을 포함하는 유리-세라믹 구조상에 반도체를 형성시키는 것임;
    을 포함하는 것을 특징으로 하는 반도체-온-유리-세라믹 구조를 형성하는 방법.
  8. 청구항 7에 있어서, 상기 도너 반도체 웨이퍼는 실리콘(Si), 게르마늄 도프된 실리콘(SiGe), 실리콘 카바이드(SiC), 게르마늄(Ge), 게르마늄 아르세나이드(GaAs), GaP, 및 Inp로 이루어진 군으로부터 선택되는 것을 특징으로 하는 반도체-온-유리-세라믹 구조를 형성하는 방법.
  9. 청구항 7에 있어서, 상기 전구체 유리 및 상기 유리-세라믹은 25-300℃의 온도범위에 걸쳐서 22-42×10-7/℃ 사이의 열팽창 계수를 나타내고, 상기 유리-세라믹은 스피넬 또는 뮬라이트 결정상을 포함하는 것을 특징으로 하는 반도체-온-유리-세라믹 구조를 형성하는 방법.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
KR1020117009418A 2008-09-26 2009-09-25 유리 세라믹계 반도체-온-절연체 구조 및 그 제조방법 KR101568897B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10037908P 2008-09-26 2008-09-26
US61/100,379 2008-09-26

Publications (2)

Publication Number Publication Date
KR20110063842A KR20110063842A (ko) 2011-06-14
KR101568897B1 true KR101568897B1 (ko) 2015-11-12

Family

ID=41328489

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117009418A KR101568897B1 (ko) 2008-09-26 2009-09-25 유리 세라믹계 반도체-온-절연체 구조 및 그 제조방법

Country Status (6)

Country Link
EP (1) EP2332170B1 (ko)
JP (1) JP5649579B2 (ko)
KR (1) KR101568897B1 (ko)
CN (1) CN102203932B (ko)
TW (1) TWI437645B (ko)
WO (1) WO2010036356A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11328950B2 (en) 2020-01-22 2022-05-10 Corning Incorporated Thin glass or ceramic substrate for silicon-on-insulator technology

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005029576A2 (en) 2003-02-18 2005-03-31 Corning Incorporated Glass-based soi structures
WO2007079077A2 (en) 2006-01-03 2007-07-12 Corning Incorporated Germanium on glass and glass-ceramic structures
JP2008511137A (ja) 2004-08-18 2008-04-10 コーニング インコーポレイテッド 高歪ガラス/ガラス−セラミックを有する絶縁体上半導体構造

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006023289A2 (en) * 2004-08-18 2006-03-02 Corning Incorporated Strained semiconductor-on-insulator structures and methods for making strained semiconductor-on-insulator structures
US7456080B2 (en) * 2005-12-19 2008-11-25 Corning Incorporated Semiconductor on glass insulator made using improved ion implantation process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005029576A2 (en) 2003-02-18 2005-03-31 Corning Incorporated Glass-based soi structures
JP2008511137A (ja) 2004-08-18 2008-04-10 コーニング インコーポレイテッド 高歪ガラス/ガラス−セラミックを有する絶縁体上半導体構造
WO2007079077A2 (en) 2006-01-03 2007-07-12 Corning Incorporated Germanium on glass and glass-ceramic structures

Also Published As

Publication number Publication date
JP2012503879A (ja) 2012-02-09
CN102203932B (zh) 2015-06-17
JP5649579B2 (ja) 2015-01-07
EP2332170A1 (en) 2011-06-15
WO2010036356A1 (en) 2010-04-01
CN102203932A (zh) 2011-09-28
EP2332170B1 (en) 2019-06-12
TWI437645B (zh) 2014-05-11
KR20110063842A (ko) 2011-06-14
TW201032280A (en) 2010-09-01

Similar Documents

Publication Publication Date Title
TWI289904B (en) Strained semiconductor-on-insulator structures and methods for making strained semiconductor-on-insulator structures
TWI470743B (zh) 玻璃陶瓷為主半導體在絕緣體上結構及其製造方法
TWI388034B (zh) 玻璃陶瓷為主半導體在絕緣體上結構以及其製造方法
US7410883B2 (en) Glass-based semiconductor on insulator structures and methods of making same
KR101291956B1 (ko) 증착된 장벽층을 구비한 유리 절연체 상의 반도체
EP1936679A1 (en) Method for manufacturing an SOI substrate
EP1782474A2 (en) High strain glass/glass-ceramic containing semiconductor-on-insulator structures
EP1955371A1 (en) Large area semiconductor on glass insulator
EP2076920A1 (en) Methods of fabricating glass-based substrates and apparatus employing same
CN101371348B (zh) 玻璃和玻璃-陶瓷上锗结构
KR101568897B1 (ko) 유리 세라믹계 반도체-온-절연체 구조 및 그 제조방법
EP2471092A1 (en) Semiconductor on insulator and methods of forming same using temperature gradient in an anodic bonding process

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180928

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190924

Year of fee payment: 5