JP2012503879A - ガラス−セラミックベース絶縁体上半導体構造及びその作成方法 - Google Patents

ガラス−セラミックベース絶縁体上半導体構造及びその作成方法 Download PDF

Info

Publication number
JP2012503879A
JP2012503879A JP2011529020A JP2011529020A JP2012503879A JP 2012503879 A JP2012503879 A JP 2012503879A JP 2011529020 A JP2011529020 A JP 2011529020A JP 2011529020 A JP2011529020 A JP 2011529020A JP 2012503879 A JP2012503879 A JP 2012503879A
Authority
JP
Japan
Prior art keywords
glass
semiconductor
ceramic
oxide
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011529020A
Other languages
English (en)
Other versions
JP5649579B2 (ja
Inventor
ピー ガドカリー,キショー
アール ピンクニー,リンダ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of JP2012503879A publication Critical patent/JP2012503879A/ja
Application granted granted Critical
Publication of JP5649579B2 publication Critical patent/JP5649579B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Glass Compositions (AREA)

Abstract

発明は、実質的に単結晶の半導体材料層及び酸素含有量が高められた単結晶半導体材料層を有する半導体コンポーネント、酸化物ガラス材料層、及びガラス-セラミック層を含む、絶縁体上半導体構造に関する。

Description

関連出願の説明
本出願は2008年9月26日に出願された、名称を「ガラス-セラミックベース絶縁体上半導体構造及びその作成方法(Glass-Ceramic-Based Semiconductor-On-Insulator Structures And Methods For Making The Same)」とする米国仮特許出願第61/100379号の優先権を主張する。
本出願は2007年3月30日に出願された米国仮特許出願第60/920986号の優先権の恩典を米国特許法第119条e項の下に主張し、本出願は米国を指定して2008年3月25日に出願された国際特許出願第PCT/US08/03859号の優先権の恩典を米国特許法第120条の下に主張する。
本発明は全般的には半導体構造に関し、さらに詳しくはガラス-セラミックを含む絶縁体上半導体構造及びガラス-セラミックベース絶縁体上半導体構造を作成するための方法に関する。
今日まで、絶縁体上半導体構造に最も普通に用いられる半導体材料はシリコンである。そのような構造は文献で絶縁体上シリコン構造と称され、略称「SOI」がそのような構造に適用されている。本発明は全般に、絶縁体上シリコン構造を含む、絶縁体上半導体構造に関する。
提示を容易にするため、以下の議論は時に絶縁体上シリコン構造に関することになろう。この特定のタイプの絶縁体上半導体構造への言及は本発明の説明を容易にするためになされ、いかなる態様においても本発明の範囲を限定する目的はなく、またそのように解されるべきではない。
本明細書において略称SOIは全般に、絶縁体上シリコン構造を含むがこれには限定されない、絶縁体上半導体構造を指して用いられる。同様に、略称SOGは全般に、ガラス上シリコン構造を含むがこれには限定されない、ガラス上半導体構造を指して用いられる。呼称SOGは、ガラス-セラミック上シリコン構造を含むがこれには限定されない、ガラス-セラミック上半導体構造も含むとされる。略称SOIはSOGを包含する。
絶縁体上シリコン技術は、高性能の、薄膜トランジスタ、太陽電池及び、アクティブマトリックスディスプレイのような、ディスプレイにとって益々重要になっている。絶縁体上シリコンウエハは絶縁材料上の実質的に単結晶のシリコンの薄層(厚さは一般に0.1〜0.3μmであるが、いくつかの場合には5μmにもなる)からなる。
そのようなウエハを得る様々な方法には、格子整合基板上のSiのエピタキシャル成長、酸化物のSiO層が形成されている別のシリコンウエハへの単結晶シリコンウエハの接合及びこれに続く、例えば単結晶シリコンの0.1〜0.3μm層までの、上面ウエハの研磨またはエッチング、あるいは、水素イオンまたは酸素イオンを注入して、酸素イオン注入の場合にはシリコンウエハ内にSiで覆われた埋込酸化物層を形成し、水素イオン注入の場合には薄いSi層を分離(剥離)させて酸化物層をもつ別のSiウエハに接合させる、イオン注入法がある。これら3つの手法のなかでは、イオン注入に基づく手法が商工業上一層実用的であることがわかっている。特に、水素イオン注入法は、必要な注入エネルギーが酸素イオン注入の50%より低く、必要なドーズ量が2桁低いという点において、酸素注入プロセスに優る利点を有する。
水素イオン注入法による剥離は初め、例えば非特許文献1に教示され、さらに、マイケル・ブルーエル(Michel Bruel)によって実際に示された。ブルーエルの特許文献1及び非特許文献2,また非特許文献3を見よ。
方法は一般に以下の工程を含む。単結晶シリコンウエハ上に熱酸化物層を成長させる。次いで、このウエハに水素イオンを注入して表面下きずを発生させる。きずが生成される深さは注入エネルギーで決定され、きず密度はドーズ量で決定される。次いでこのウエハを別のシリコンウエハ(支持基板)と室温で接触させて仮接合を形成する。次いでウエハを約600℃に加熱処理して、Siウエハからのシリコン薄層の分離に用いるために、表面下きずを成長させる。次いで得られた集成体を約1000℃の温度に加熱してSi膜を支持基板、すなわち無注入Siウエハに、SiO下層をもつ、Si膜を完全に接合させる。すなわち、このプロセスでは、シリコン薄層が酸化物絶縁体層を間に入れて別のシリコンウエハに接合された、絶縁体上シリコン構造が形成される。
商工業でのSOI構造の適用にはコストが重要な問題になる。今日まで、そのような構造のコストの大半は、Si薄層で覆われた酸化物層を支持するシリコンウエハのコストであった。すなわち、コストの大半は支持基板であった。支持基板を論じる上で、上記文献のいくつかは、石英ガラス、ガラス及びガラス-セラミックに言及している。これらの文献に挙げられるその他の支持基板材料には、ダイアモンド、サファイア、シリコンカーバイド、窒化シリコン、セラミック、金属及びプラスチックがある。
ガラス及びガラス-セラミックは基板ウエハとしてのシリコンの代替として従来技術で開示されているが、ガラスまたはガラス-セラミックを支持基板として用いてSOI構造を形成するための実用的方法は開発されていない。
特許文献2及び3のSOI構造は、酸化物ガラスまたは酸化物ガラス-セラミックからなる支持基板に張り付けられた実質的に単結晶の半導体(例えばドープトシリコン)の層を含む1つないしさらに多くの領域を有する。酸化物ガラスまたは酸化物ガラス-セラミックは透明であることが好ましく、1000℃より低い歪点及び250℃において1016Ω-cm以下の比抵抗を有し、高温(例えば300〜1000℃)において電場に応答してガラスまたはガラス-セラミック内を移動できる陽イオン(例えば、アルカリイオンまたはアルカリ土類イオン)を含有することが好ましい。
これらの酸化物ガラスベースまたは酸化物ガラス-セラミックベースのSOI構造は上述した従来技術のSOI構造に優る改善であったが、この酸化物ガラスベースまたは酸化物ガラス-セラミックベースのSOI構造は、基板の変形を生じさせずに高性能ディスプレイまたは高性能エレクトロニクス用途に用いられる高温プロセス、例えばシリコン膜上の高性能TFT(薄膜トランジスタ)の作成を可能にするために用いられるゲート酸化膜の高温成長に耐えることができない。
本出願特許の譲受人に同じく譲渡された出願特許の特許文献4に、この問題が扱われている。特許文献4はガラスまたはガラス-セラミックを含む第2の層に張り付けられた、半導体材料を含む第1の層を有し、ガラスまたはガラス-セラミックの歪点は約800℃以上である、絶縁体上半導体構造を開示している。この構造は高性能ディスプレイまたは高性能エレクトロニクス用途に用いることができ、しかも従来技術のシリカ/石英ベースSOI構造よりも製造コストがかなり低くなり、したがって、高性能ディスプレイまたは高性能エレクトロニクス分野における、より低コストのSOI構造及び得られるデバイスへの要求を満たす。
これらの酸化物ガラスベースまたは酸化物ガラス-セラミックベースのSOI構造は上述した従来技術のSOI構造に優る改善であったが、ガラス-セラミックベース絶縁体上半導体構造は作成が困難であり、ある程度は、シリコンへのガラス-セラミック基板の接合に先立ってセラミック化/結晶化されているガラス-セラミック内には可動イオンが不足しているため、十分大きなその場バリア層を有する強固に接合された構造が得られていなかった。
米国特許第5374564号明細書 米国特許第7176528号明細書 米国特許第7192844号明細書 米国特許出願公開第2006/0038228号明細書
ビスター(Bister)等,「Si及びGe内の0.3〜2Me H+イオン及び0.7〜2MeV H2+イオンの飛程(Ranges of the 0.3-2 MeV H+ and 0.7-2 MeV H2+ Ions in Si and Ge)」,Radiation Effects,1982年,第59巻,pp.199〜202 エム・ブルーエル(M. Bruel),Electronic Lett.,1995年,第31巻,pp.1201〜1202 エル・ディチオッチオ(L. Dicioccio),ワイ・レティーク(Y. Letiec),エフ・レタートル(F. Letertre),シー・ジョウサッド(C. Jaussad)及びエム・ブルーエル,Electronic Lett.,1996年,第32巻,pp.1144〜1145
本発明の課題は、従来技術のガラス-セラミックベースSOI構造を改善し、強固に接合され、十分に大きなバリア層を有する、新規なガラス-セラミックベースSOI構造を提供することである。そのようなガラス-セラミックベースSOI構造は上述した高性能ディスプレイまたは高性能エレクトロニクス用途に用いることができる。
本発明の一実施形態は実質的に単結晶の半導体材料層及び酸素含有量が高められた単結晶半導体材料層を有する半導体コンポーネント、酸化物ガラス材料層、及びガラス-セラミック層を含む絶縁体上半導体構造に関する。
別の実施形態は実質的に単結晶の半導体材料及び酸化物含有材料を含む絶縁体上半導体層状構造に関する。単結晶半導体材料は、単結晶半導体材料からなる層及び酸素含有量が高められた単結晶半導体材料からなる層の、2つの層を含む。酸化物含有材料は、(1)陽イオン濃度が低められ、修飾元素陽イオンを実質的に有していない、酸化物ガラス材料からなる層、(2)陽イオン濃度が低められた酸化物ガラス材料からの少なくとも1つのアルカリ土類修飾元素イオンを含む、修飾元素陽イオンの陽イオン濃度が高められたガラス-セラミック材料からなる層、及び(3)バルクガラス-セラミック材料からなる層を含む。
上述した絶縁体上半導体構造実施形態のいずれにおいても、ガラス-セラミックはスピネル結晶相またはムライト結晶相を含み、スピネルガラス-セラミックまたはムライトガラス-セラミックは25〜300℃の温度範囲にかけて約22〜42×10−7/℃の範囲の熱膨張係数を有する。別の実施形態において、スピネルガラス-セラミックまたはムライトガラス-セラミックは25〜300℃の温度範囲にかけて約35〜40×10−7/℃の範囲の熱膨張係数を有する。
本発明の1つないしさらに多くの態様にしたがえば、上述したガラス-セラミック/絶縁体上半導体構造を形成するためのプロセスは、ドナー半導体ウエハの剥離層を形成するためにドナー半導体ウエハの注入表面にイオン注入を施す工程、電解を用いて剥離層の注入表面をガラス基板に接合させる工程、ドナー半導体ウエハから剥離層を分離させ、よって中間前駆体ガラス上半導体構造を形成する工程、中間前駆体ガラス上半導体構造に熱処理工程を施して前駆体ガラスを結晶化させ、この結果、ガラス-セラミック上半導体構造を形成する工程を含む。
本発明の絶縁体上半導体構造及び絶縁体上半導体構造を作成するための方法の結果、従来技術に優る利点が数多く得られる。本発明は高性能ディスプレイ及び高性能エレクトロニクス用途において使用するための、石英ガラスベースまたは石英ベースのSOI構造に比較して低コストの基板への長年の要求を満たす。さらに詳しくは、ガラス-セラミックの導入により、従来技術の低温歪点ガラスで予想されていたであろう変形をおこさずに、高温ゲート酸化のような高温プロセスをSOIウエハに施すことが可能になる。さらに、SOI構造のための基板材料としてそのような高歪点ガラスまたはガラス-セラミックを用いる結果、TFT作成プロセス中に低歪点基板材料では一般におこる基板圧密(すなわち寸法変化)が最小限に抑えられる。
本発明のさらなる特徴及び利点は以下の詳細な説明に述べられ、ある程度は、当業者にはその説明から容易に明らかであろうし、記述及び添付される特許請求の範囲に説明され、添付図面にも示されるように、本発明を実施することで認められるであろう。
上記の全般的説明及び以下の詳細な説明はいずれも本発明の例示に過ぎず、特許請求されるような本発明の本質及び特質の理解のための概要または枠組みの提供が目的とされていることは当然である。
添付図面は本発明のさらに深い理解を提供するために含められ、本明細書に組み入れられて本明細書の一部をなす。図面は必ずしも比例拡縮されて描かれてはおらず、様々な要素の寸法は明解さのために歪められていることがある。図面は本発明の1つないしさらに多くの実施形態を示し、記述とともに本発明の原理及び動作の説明に役立つ。
図1は本発明の一実施形態にしたがうガラス-セラミック上半導体構造の簡略な断面図である。 図2は本発明の別の実施形態にしたがうガラス-セラミック上半導体構造の簡略な断面図である。 図3は、本発明の一実施形態にしたがう、絶縁体上半導体構造を作成するための方法の一工程の簡略な断面図である。 図4は、本発明の一実施形態にしたがう、絶縁体上半導体構造を作成するための方法の一工程の簡略な断面図である。 図5は、本発明の一実施形態にしたがう、絶縁体上半導体構造を作成するための方法の一工程の簡略な断面図である。 図6は、本発明の一実施形態にしたがう、絶縁体上半導体構造を作成するための方法の一工程の簡略な断面図である。 図7は、本明細書に説明される、実施例に詳述されるタイプの、本発明にしたがって作成されたガラス上半導体構造のTOF-SIMS深さプロファイルである。 図8は、本明細書に説明される、実施例に詳述されるタイプの、本発明にしたがって作成されたガラス上半導体構造のTEM写真である。 図9は、本明細書に説明される、実施例に詳述されるタイプの、本発明にしたがって作成されたガラス上半導体構造のX線回折パターンを示す。
同様の参照数字が同様の要素を示す図面を参照すれば、本発明の1つないしさらに多くの実施形態にしたがうSOG層状構造100が図1に示されている。SOG構造100は、実質的に単結晶の半導体材料層104及び酸素含有量が高められた単結晶半導体材料層106を含む半導体コンポーネント102を有することが好ましい。SOG層状構造はさらに、酸化物ガラス材料からなる第3の層108及びガラス-セラミック材料からなる第4の層110を有する。
本発明の別の実施形態のSOG層状構造200を示す図2を次に参照する。SOG構造200は、2層半導体コンポーネント102,酸化物ガラス層108及び、陽イオンを含む、2層酸化物ガラス-セラミック基板110からなる、5層構造を有する。詳しくは、SOG層状構造200は、(1)実質的に単結晶の半導体材料層104,(2)酸素含有量が高められた半導体バリア層106,(3)酸化物ガラス材料バリア層108,(4)陽イオン濃度が低められた酸化物ガラス材料層108からの少なくとも1つのアルカリ土類修飾元素イオンを含む、修飾元素陽イオンの陽イオン濃度が高められた酸化物ガラス-セラミック層204,及び(5)バルク濃度を有するガラス-セラミックからなる酸化物ガラス-セラミック層206を有する。
本発明のガラス-セラミック上半導体構造は1000℃をこえる高い温度で用いることができ、よって、従来技術のガラス上シリコン製品では可能にならない、RF/高性能エレクトロニクス、光電変換、デジタル撮像、等における適用が可能になる。
本発明のガラス-セラミック上半導体構造は、事実上、所望のいかなる半導体、ガラス及びガラス-セラミックの層厚に対しても作成することができる。例えば、それぞれの層の厚さは約1mmより薄いことが望ましい。半導体層の厚さは1μmより薄いことがさらに望ましい。本発明のいくつかの望ましい実施形態において、第1の半導体コンポーネントの厚さは約10nmと500nmの間である。ガラス層及びガラス-セラミック層のそれぞれの厚さは約0.1mmと約10mmの間であることが望ましい。ガラス-セラミック層の厚さは約0.5mmと約1mmの間であることがさらに望ましい。ガラス-セラミック上半導体構造のいくつかの用途に対し、例えば、シリコン/SiO/シリコン構成を有する標準的な絶縁体上半導体構造を高周波で動作させたときに生じる寄生容量効果を避けるためには、ガラス-セラミック層の厚さが1μm以上であることが望ましい。これまで、そのような厚さは達成が困難であった。
概括的に言って、ガラス-セラミック層は、本発明のプロセス工程を通して、また以降のガラス-セラミック上半導体構造に施される処理も通して、半導体コンポーネントを支持するに十分に厚いことが必要である。ガラス-セラミック基板の厚さに関する理論的上限はないが、支持機能に必要とされるかまたは最終的なガラス-セラミック上半導体構造に望まれる厚さをこえる厚さは一般に、前駆体ガラス及びそのようにして形成されるガラス-セラミック基板が厚くなるほど、本明細書で以下に、また特許文献3に、説明される方法の、後述の接合形成工程(B,詳しくはB3の電圧印加)中の同じ印加電圧差に対する基板内の電場強度が低くなるから、好ましくはない。
半導体層/コンポーネントの半導体材料はシリコンベース半導体材料とすることができ、あるいは、III-V族半導体、II-IV族半導体、II-IV-V族半導体またはIV族半導体のような、その他いずれかの適するタイプの半導体材料とすることができる。第1の層の半導体材料としての使用に適するシリコンベース半導体材料の例には、シリコン(例えば、アンドープシリコン、n-ドープシリコン、p-ドープシリコン)、ゲルマニウムドープシリコン(SiGe)及びシリコンカーバイド(SiC)がある。第1の層に用いることができる他の半導体材料の例には、Geベース、GaAsベース、GaPベース及びInPベースの材料がある。半導体層材料は、材料に依存する、広い範囲のCTE(熱膨張係数)を有することができる。例えば、第1の層の半導体材料は約20×10-7/℃と約70×10-7/℃の間のCTE(25℃)を有することができる。
半導体材料層は実質的に単結晶の材料の形態にある。語句「実質的に」は、半導体材料は通常、少なくともいくつかの、格子欠陥または僅かな結晶粒界のような、本来的であるかまたは意図的に加えられた、内部欠陥または表面欠陥を含むという事実を考慮するために第1の層の説明に用いられる。語句「実質的に」は、いくつかのドーパントはバルク半導体材料の結晶構造を歪ませるか、そうではなくとも影響を与えることができるという事実も反映している。
ガラス前駆体及びそのように形成されるガラス質バリア層108及びガラス-セラミック基板110は酸化物ベースガラスで形成される。必要ではないが、本明細書に説明される実施形態は900℃より高い歪点を有する酸化物ガラスまたは酸化物ガラス-セラミックを含むことが好ましい。ガラス製造技術では普通であるように、歪点は、ガラスまたはガラス-セラミックの粘度が1014.6ポアズ(1013.6Pa秒)になる温度である。
酸化物ガラスバリア層及びガラス-セラミック層はシリカベースガラス前駆体から形成されることが望ましい。一実施形態において、前駆体ガラス及びそのように形成されたガラス-セラミックにはSiOが少なくとも約50重量%の濃度で存在する。また別の実施形態において、SiOは少なくとも約55重量%の濃度で存在する。本発明における使用に適するガラス-セラミックにはムライト及びスピネルの結晶相を有するガラス-セラミックがある。
いくつかの用途、例えばディスプレイ用途に対し、ガラス-セラミックは、可視光、近UV(紫外)及び/または近IR(赤外)の波長範囲において実質的に透明であることが望ましい。例えば、ガラス-セラミックは350nm〜2μmの波長範囲において実質的に透明であることが望ましい、
(以降のガラス-セラミック層及び酸化物ガラスバリア層を形成するための)前駆体ガラスは、当業者には周知の様々な手法を用いて通常の原材料から作成でき、本明細書で以下に、また名称を「ガラスベースSOI構造(GLASS-BASED SOI STRUCTURES)」とする特許文献3に、説明される方法を用いて半導体層/コンポーネントに張り付けることができる。特許文献3はその全体が本明細書に参照として含まれる。
本発明のいくつかの実施形態において、前駆体ガラスは、本明細書で以下に、また特許文献3に、説明される方法の接合形成工程(工程B,特に工程B3の電圧印加)中に印加電場の方向に、すなわち接合される第1の(半導体)層と第2の(前駆体ガラス)層の間の界面から離れて第2の層の後面に向かう方向に移動する、陽イオンを少なくともいくらか含むことが望ましい。アルカリイオン、例えばLiイオン,Naイオン及び/またはKイオンが、ガラス及びガラス-セラミックに一般に導入される他のタイプの陽イオンより高い易動度を一般に有するから、この目的に適する陽イオンである。本発明に用いるには無アルカリイオン前駆体ガラスが好ましいが、いくつかの用途に対し小量のアルカリイオンは許容できる。例えば、アルカリ土類イオン(例:Ca2+,Mg2+,Ba2+,Sr2+)またはAg,Cu,Zn2+及び様々な遷移金属イオンのようなその他の陽イオンのような、その他の可動イオンを有するガラスが、本発明の絶縁体上半導体構造の第2の層に好ましい。
前駆体ガラスがアルカリイオンまたはアルカリ土類イオンを含有する本発明の実施形態において、アルカリイオン及びアルカリ土類イオンの濃度は広い範囲にわたって変わることができ、代表的な濃度は酸化物ベースで0.1重量%と40重量%の間である。望ましいアルカリイオン濃度及びアルカリ土類イオン濃度はアルカリイオンの場合に酸化物ベースで0.1〜5重量%である。公称無アルカリガラスの多くは、本明細書で以下に説明される方法の工程B3中に移動し得る、アルカリ汚染物を数10〜数100ppm有する。
本発明のSOI構造に用いるための(以降のガラス-セラミック層110及び酸化物ガラス質バリア層108を形成するための)前駆体ガラスは、酸化物ベースの重量%で計算して、50〜65%のSiO,15〜25%のAl,6〜15%のZnO、0〜6%のMgO,0〜10%のTiO,0〜10%のZrO,0〜15%のCsO,0〜5%のBaO,合わせて約8%以上のZnO+MgO,及び合わせて約4%以上のTiO+ZrO,の組成範囲内の透明ガラスファミリーを含む。本発明に用いるための代表的な組成の詳細を表Iに示す。
そのように形成されたガラス-セラミック材料110は主結晶相としてスピネルを含む。主結晶相は、その結晶相が、存在する総結晶相の少なくとも約75体積%、さらに好ましくは少なくとも85体積%、最も好ましくは少なくとも95体積%になっていることを意味する。本発明のガラス-セラミックでは、少なくとも約20重量%の結晶相がガラスマトリックス内に分散されている。
酸化物ガラスバリア層108及びガラス-セラミック基板110は、25〜300℃の温度範囲にわたり、シリコンとの熱膨張の密な整合を提供する。好ましくは約22〜42×10-7/℃の範囲、さらに好ましくは約30〜42×10-7/℃の範囲、最も好ましくは約35〜40×10-7/℃の範囲の熱膨張係数を有する。透明であるとは、本発明のガラス-セラミックの1.1mm厚のシートがスペクトルの可視領域(400nm〜700nm)にわたり85%より大きい透過率を有することを意味する。好ましくは、いくつかの用途に対し、そのようなシートが近紫外領域においてもある程度の、例えば、350〜400nmの領域にわたり50%より大きい、透過率を有することが望ましい。
主結晶相としてスピネルを含む透明ガラス-セラミック材料は、名称を「ガラス-セラミック(Glass-Ceramics)」とする米国特許第5968857号の明細書にさらに詳細に説明されている。上記明細書はその全体が本明細書に参照として含まれる。
Figure 2012503879
当業者には当然であろうように、単結晶半導体材料と酸化物含有材料の間の結合の強さが絶縁体上半導体構造の肝要な特性である。絶縁体上半導体構造内またはその上での薄膜トランジスタ及びその他のデバイスの作成にともなう処理に絶縁体上半導体構造が耐え得ることを保証するためには、高い接合強度及び耐久性が非常に重要である。半導体コンポーネントと前駆体基板の間(及び、最終的には、最終ガラス-セラミック上半導体の半導体層と酸化物ガラス層の間)の接合強度は少なくとも8J/mであることが望ましい。接合された層間の接合強度は少なくとも10J/mであることがさらに望ましい。本発明のいくつかの特に望ましい実施形態において、接合強度は少なくとも15J/mである。接合エネルギーは、バーコビッチ(Berkovich)ダイアモンド圧子を装着した(米国ミネソタ州イーデンプレイリー(Eden Prairie)のMTS Systems Corporationの)ナノインデンターIIを用いて実施することができる、押込測定を用いて決定することができる。当業者には当然であろうように、押込測定を行うために別の装置を用いることができる。押込みはある範囲の荷重にわたってなされるべきであり、押込みの直近周囲領域は離層の形跡について精査されるべきである。接合エネルギーの計算は、ディー・ビー・マーシャル(D. B. Marshall)及びエイ・ジー・エバンス(A. G. Evans),「残留応力のある膜の密着性の押込みによる測定I.界面離層の力学(Measurement of Adherence of Residually stressed Films by Indentation, I. Mechanics of Interface Delamination)」,J. Appl. Phys., 1984年、第56巻[第10号],pp.2632〜2638,にしたがってなされる。上記文献の該当部分は参照として本明細書に含まれる。接合エネルギー決定のさらなる詳細は米国特許出願第10/779582号明細書に見ることができる。
本明細書で以下に、またその開示全体が本明細書に参照として含まれる特許文献2に、説明される方法によって、当業者によるガラス-セラミック上半導体構造の作成が可能になる。図3を参照すれば、ドナー半導体にイオン注入が施され、その後、前駆体ガラス基板と注入済ドナー半導体ウエハに電解形成接合プロセスが施され、続いてドナー半導体ウエハの一部が分離されて、薄い半導体層をその上に有する前駆体ガラス基板からなる中間構造が形成される。この電解の部分は以下に論じられるが、基本プロセスは前駆体ガラス基板102とドナー半導体ウエハ120にある時間にわたり、温度、電圧及び圧力をかける工程を含む。
図3は、図1及び2のそれぞれのガラス-セラミック上半導体構造100及び200の作成に関係する中間構造を作成するために実行することができる、プロセス工程を示す。第1の工程(工程A)はドナー半導体ウエハ304内に剥離層302を形成する工程を含む。議論の目的のため、ドナー半導体ウエハ304は実質的に単結晶のSiウエハであることが好ましい。
剥離層302は、接合形成工程及び分離工程(本明細書で後に論じられる工程B及びD)に続いてSi半導体ドナーウエハ306の残余部分から分離され得る、比較的薄いシリコン層であることが好ましい。本発明の実施形態は剥離層のいかなる特定の形成方法にも限定されないが、適する一方法はシリコンウエハ304の表面310の下に弱化領域308を形成するためのイオン注入の使用を含む。例として水素イオン注入を用いることができるが、ホウ素+水素、ヘリウム+水素のような、その他のイオンと水素との組合せを用いることができ、あるいは剥離について文献で知られている他のイオンを用いることができる。また、剥離層302の形成に適するその他いずれかの既知の手法または今後開発される手法を、本発明の精神及び範囲を逸脱せずに用いることができる。
一実施形態において、1ステップ水素イオン注入だけが用いられ、1×1016〜1×1017イオン/cmのHイオンがSiウエハに注入される。別の、低ドーズ量実施形態においては、Geウエハに複数のイオンの低ドーズ量注入工程が施される。詳しくは、HとHeの組合せの低ドーズ量注入が用いられ、Geウエハに、初めに1×1015〜5×1016イオン/cmのドーズ量範囲のHイオン注入が施され、続いてやはり1×1015〜5×1016イオン/cmの範囲の低ドーズレベルでHeイオンが注入される。
剥離層302の形成にどのような手法が用いられようとも、表面310の(例えば水素の)イオン濃度を低めるための処理がSiドナーウエハ304になされることが好ましい。例えば、ドナー半導体ウエハ304は洗浄及びクリーニングされることが好ましく、剥離層表面310は軽く酸化されることが好ましい。軽酸化処理には、酸素プラズマ内処理、オゾン処理、過酸化水素処理、過酸化水素+アンモニア処理、過酸化水素+酸処理またはこれらのプロセスの組合せを含めることができる。これらの処理中に水素終端表面基が酸化されて水酸基になり、続いて水酸基はシリコンウエハ表面を疎水性にする。処理は、酸素プラズマ及びオゾン水については室温で、アンモニアまたは酸処理については25〜150℃の範囲の温度で、行われることが好ましい。
前駆体ガラスウエハ312に関しては、洗剤、続いて蒸留水で洗浄され、その後さらに硝酸で洗浄され、続いて再度蒸留水で洗浄される。
これらの処理は最適条件であることに注意すべきである。水素イオン濃度が低められていなければ、シリコンとガラスの間に、高圧の印加による接合形成プロセス中に印加圧力を上回り得る、反発力が生じる。
イオン注入に続き、電解接合形成プロセス(工程B)を用いてそれぞれの構造が接合させられることが好ましい。好ましい電解接合形成プロセスは特許文献3に説明されており、このプロセスの部分は以下に論じられる。
初めに、ドナーウエハ表面310及び前駆体ガラス基板表面314のそれぞれの適切な表面クリーニングが行われることが好ましい。その後、ドナーウエハ表面310及び前駆体ガラス基板表面314が直接または間接に接触させられて(工程B1)、図4に簡略に示される構成が得られる。
次に図5を参照すれば、接触の前または後に、Siドナーウエハ304と剥離層302及び前駆体ガラス基板312は、それぞれT及びTの、異なる温度勾配の下で加熱される(工程B2)。前駆体ガラス基板312がSiドナー半導体ウエハ304と剥離層302(T)より高温(T)に加熱されることが好ましい。例として、前駆体ガラス基板312とSiドナーSi半導体ウエハ304の間の温度差は少なくとも1℃であるが、温度差は約100℃〜約150℃と大きくすることができる。この温度差は熱膨張係数(CTE)がシリコンのCTEに整合させられたガラスについて、後の残余ドナー半導体ウエハ306からの剥離層302の熱応力による分離を容易にするから、望ましい。
前駆体ガラス基板312とSiドナー半導体ウエハ304の間の温度差が安定すると、集成接合体に機械的圧力が印加される。一実施形態において、圧力範囲は約1psi(6.9×10Pa)〜約50(3.4×10Pa)psiである。さらに高い、例えば約100psi(6.9×10Pa)をこえる、圧力の印加はガラスウエハを破壊させ得る。
前駆体ガラス基板312及びSiドナー半導体ウエハ304には、理想的には、前駆体ガラス基板312の歪点の±約150℃の範囲内の温度がかけられる。
次に工程B3で、前駆体ガラス/ドナーウエハ中間集成体にかけて電圧(V/V)が、正電極(V)にSiドナー半導体ウエハ304をおき、負電極(V)にガラス基板31をおいて、印加される。電圧の印加は、ガラス基板312内のアルカリ土類イオン(またはアルカリイオン)の、Si半導体/前駆体ガラス界面310/314から離れてガラス基板312内深くに向かう移動をおこさせる。さらに詳しくは、ガラス基板312の修飾元素陽イオンの実質的に全てがSiドナー半導体ウエハ304の高電位から離れる方向に移動する。これにより、(i)無アルカリ土類イオン(または無アルカリイオン)界面310/314が形成される、及び(ii)前駆体ガラス基板312の反応性が非常に高くなり、比較的低温の熱の印加によってSi基板層304と強く結合する、の2つの機能が達成される。
次に図6を参照すれば、中間(前駆体)ガラス基板上半導体構造が上記条件下にある時間(例えば、ほぼ1時間ないしさらに短い時間)保持された後、電圧が取り去られ、中間構造が室温まで冷却される。剥離層302から残余Si半導体ウエハ306が分離され、剥離層302が前駆体ガラス基板312に接合されたまま残される(工程C)。残余Si半導体ウエハ306がまだ完全には自由になっていなければ、若干の引剥し作業が含まれ得る。分離は、温度を徐々に上げているときに、保持温度において、または温度を徐々に下げているときに、おこり得る。分離後に得られるのは、基本的に、図6に示されるようにガラス基板312に接合された薄いSi半導体/剥離層302の、中間(前駆体)ガラス基板上半導体構造320である。ここでも、Si半導体層に接合された前駆体ガラス基板は、陽イオン濃度低減層312A,陽イオン濃度低減層312Aに隣接する陽イオン濃度増強層312B,及びバルクガラス層312Cを有することに注意すべきである。
分離は熱応力による剥離層302の破断で達成されることが好ましい。あるいはまたはさらに、分離を容易にするために、噴射水切断のような機械的応力または化学エッチングを用いることができる。
接合形成(加熱及び電圧印加)プロセス中の雰囲気は、窒素及び/またはアルゴンのような不活性雰囲気、あるいは単に周囲空気雰囲気とすることができる。
次いで、アルゴンのような不活性雰囲気内の加熱処理によって中間ガラス基板上半導体構造320の前駆体ガラス基板312がセラミック化される(工程D:図示せず)。セラミック化すなわち熱処理工程は一般に、ウエハが結晶の核形成のためにある温度に保持され、続いて結晶成長のためにさらに高い温度で保持される、熱処理サイクルにしたがう。別の実施形態において、核形成保持温度を含まない熱処理を用いることができ、この実施形態においては、結晶成長保持温度までの徐加熱スケジュールが必要な結晶核成長を達成するに十分に緩やかであり、50℃/時間以下の加熱レートで、この無核形成保持結晶成長を達成することができる。
一実施形態において、スピネルガラス-セラミックベースのガラス-セラミック上半導体構造のためのセラミック化すなわち熱処理スケジュールは、核形成保持が800℃,2時間であり、続く結晶成長保持が1000℃,4時間である。
熱処理の結果、前駆体ガラス基板の一領域はガラスのまま残り、一領域がガラス-セラミック構造に転換される。このことが図6にさらに示される。詳しくは、酸化物ガラスのまま残る領域は、半導体に最も近接しているガラス領域であり、上述した陽イオン濃度低下層312Aである。これは、接合形成プロセスの結果全ての修飾元素陽イオンが界面から離れる方向に移動してしまっているという事実により、前駆体ガラス312のこの領域内ではスピネル形成陽イオンZn,Mgが欠乏しているという事実による。(詳しくは、前駆体ガラス材料の陽イオン濃度増強層312Bを含む領域である)前駆体ガラス内のいくらかの深さにおいては、増強された陽イオン濃度によって、そのガラス領域の結晶化を可能にするに十分なイオンがあって、ガラス-セラミック層312Bが形成される。当然の結果、残余前駆体ガラス領域(バルクガラス領域312C)も結晶化を達成するに十分なスピネル形成陽イオンを有することになる。したがって、得られるガラス-セラミック構造は、陽イオン濃度が増強された層312Bとバルクガラス-セラミック層312Cからなる2層ガラス-セラミック領域であり、層312Bは残余酸化物ガラス層312Aに隣接する。
シリコン膜を上にもつ結晶化ガラス-セラミックは、ガラス-セラミックベースウエハはデバイス作成またはその他のプロセス中にかなりの高温に耐えることができるという点において、ガラスベースの構成に勝る利点を有する。さらに、高温に耐え得ることからからガラス-セラミック上半導体ウエハへのシリコンまたはその他の半導体のエピタキシャル成長が可能になる。
以下の非限定的実施例によって本発明をさらに説明する。
100mm径/100μm厚シリコンウエハに、市販の室温イオン注入装置を用いて、8×1016イオン/cmのドーズ量及び100keVの注入エネルギーで水素イオンを注入した。次いで、注入したウエハを酸素プラズマで処理して表面基を酸化した。
表Iに詳記した実施例1の組成、詳しくは、重量%で−60.3%のSiO,19%のAl,2.1%のMgO,2.1%のBaO,1.0%のAs,7.5%のZrO及び9.0%のZnO−を有する、100mm径前駆体ガラスウエハを作成した。次いで、前駆体ガラスウエハを、Fischer Scientific Contrad 70装置を用いて、洗剤中で15分間、超音波洗浄した。その後、前駆体ガラスウエハを、蒸留水超音波浴内で15分間リンスにかけ、10%硝酸に1時間浸し、最後に蒸留水で再びリンスした。
シリコンウエハ及び前駆体ガラスウエハをともに、蒸留水を用いてスピンウォッシャー/ドライヤーで最終的にクリーニングし、その後、クリーンルーム内で乾燥させた。2枚のウエハを接触させて室温予備接合を形成し、次いでSuss Microtechボンダー内においた。前駆体ガラスウエハを「負」電極上におき、シリコンウエハを「正」電極上においた。
次いで、2枚のウエハを真空雰囲気(10−3ミリバール(0.1Pa))内で、シリコンウエハは545℃、前駆体ガラスウエハは595℃の、別々の温度に加熱した。その後、ウエハに1750Vの電圧をかけた。電圧はそれぞれのウエハ表面に印加した。これらの条件の下にウエハを20分間保持した、印加電圧維持後、電圧をゼロにし、ウエハを室温まで冷却した。
冷却後、ウエハを容易に分離でき、前駆体ガラスウエハの接合されたシリコン薄層が得られることがわかった。詳しくは、このプロセスにより、薄い(500nm)シリコン膜がガラスウエハ表面上に強固に密着した、高品質試料が得られることがわかった。
次いで、そのようにして作成された中間ガラス上シリコン試料にアルゴン雰囲気中800℃で2時間の熱処理を施し、続いて1000℃で4時間の処理をさらに施して、ガラス上シリコン構造のガラスウエハ部分を結晶化させ、ガラス-セラミック上シリコン構造を作成した。そのようにした作成したガラス-セラミック上シリコン構造のシリコン膜層はもとのままであり、離層または亀裂は生じなかったことに注意すべきである。
上記手法によってそのように作成されたガラス-セラミック上シリコン構造を、以下のように、TOF-SIMS分析にかけた。一方は断続的にスパッタするため、他方は新しくつくられた表面を分析するための、二ビーム方式にしたがって、2本のイオンビームを用いた。米国ミネソタ州イーデンプレイリーのPhysical Electronicsで製造されたTRIFT II装置を用いて分析を行った。スパッタするための低エネルギーCsビームを分析のためのパルスGaビームと同期させて用いた。小試料片を劈開してTOF-SIMS試料ホルダ(〜1cm)に嵌め込んだ。スパッタするための5kV133Csビームを分析のための15kV,600pA69Gaビームとともに用いた。試料の500μm×500μmの領域にかけてCsビームをラスタースキャンさせ、Csスパッタ領域の中央の50μm×50μmのウインドウをGaビームで分析した。
このTOF-SIMS分析の結果を図7に示す。図7を精査すれば、(1)(AAと表示される)深さ0.15nmに始まり、(BBと表示される)深さ約0.175nmに終わる、酸化物ガラス層、(2)酸化物ガラス層からの少なくとも1つのアルカリ土類修飾元素イオンを含む、修飾元素陽イオンの増強された陽イオン濃度を有する、(BBと表示される)深さ0.175nmに始まり、(CCと表示される)深さ0.3nmに終わる、第1のガラス-セラミック層、及び(3)バルクガラス濃度を有する、深さ約0.3nmに始まる、第2のガラス-セラミック層を見ることができる。
図8を参照すれば、上述した手法によってそのように作成されたガラス-セラミック上シリコン構造を、JEOL計測器モデルJEM-2000Fを、倍率が10万の、200kVで用いて、TEM分析にかけた。TEM写真に示されるシリコン/ガラス-セラミック界面を精査すると、当業者には明らかなように、シリコン層と結晶化ガラス-セラミック層の間のガラス質バリア層の存在がわかる。
最後に、上述した手法によってそのように作成されたガラス-セラミック上シリコン構造を、当業者には理解される周知の手法にしたがって、X線回折分析にかけた。得られた図9のX線回折パターンを精査すれば、微細なスピネル亜鉛尖晶石相及び酸化ジルコニウム相の結晶の存在がわかる。実際、(2θが30°に近い)2.95ÅにおけるピークはZrOの主ピークである。
本発明の精神及び範囲を逸脱することなく本発明に様々な改変及び変形がなされ得ることが当業者には明らかであろう。したがって、本発明の改変及び変形が添付される特許請求項及びそれらの等価物の範囲内に入れば、本発明はそのような改変及び変形を包含するとされる。
100,200 SOG構造
102 半導体コンポーネント
104 単結晶半導体材料層
106 酸素含有量が高められた単結晶半導体材料層
108 酸化物ガラス材料層
110 ガラス-セラミック材料層(基板)
204 高陽イオン濃度酸化物ガラス-セラミック層
206 バルク陽イオン濃度酸化物ガラス-セラミック層
302 剥離層
304 ドナー半導体ウエハ
306 残余ドナー半導体ウエハ
308 弱化領域
310 ドナー半導体ウエハ表面
312 前駆体ガラス基板
314 前駆体ガラス基板表面

Claims (28)

  1. 絶縁体上半導体層状構造において、
    実質的に単結晶の半導体材料層及び酸素含有量が高められた単結晶半導体材料層を含む半導体材料コンポーネント、
    酸化物ガラス材料層、及び
    ガラス-セラミック層、
    を有することを特徴とする絶縁体上半導体構造。
  2. 前記ガラス-セラミック層がさらに、前記酸化物ガラス材料層からの少なくとも1つのアルカリ土類修飾元素イオンを含む、修飾元素陽イオンの高められた陽イオン濃度を有する第1の層及びバルクガラス-セラミックを含む第2の層を含むことを特徴とする請求項1に記載の絶縁体上半導体構造。
  3. 前記酸化物ガラス及び前記ガラス-セラミックが1つないしさらに多くのタイプの陽イオンを含有し、酸化物ベースでの前記ガラスまたは前記ガラス-セラミック内のリチウムイオン、ナトリウムイオン及びカリウムイオンの和が約5重量%より少ないことを特徴とする請求項1に記載の絶縁体上半導体構造。
  4. 前記酸化物ガラス内及び前記ガラス-セラミック内にアルカリイオンが存在しないことを特徴とする請求項1に記載の絶縁体上半導体構造。
  5. 前記ガラス-セラミックがスピネル結晶相またはムライト結晶相を含むことを特徴とする請求項1に記載の絶縁体上半導体構造。
  6. 前記酸化物ガラス及び前記ガラス-セラミックが25〜300℃の温度範囲にわたり約22〜42×10−7/℃の範囲内の熱膨張係数を有することを特徴とする請求項1に記載の絶縁体上半導体構造。
  7. 前記酸化物ガラス及び前記ガラス-セラミックが25〜300℃の温度範囲にわたり約35〜40×10−7/℃の範囲内の熱膨張係数を有することを特徴とする請求項1に記載の絶縁体上半導体構造。
  8. 前記半導体材料がシリコンベース半導体材料であり、アンドープシリコン、n-ドープシリコン、p-ドープシリコン、ゲルマニウムドープシリコン(SiGe)及びシリコンカーバイド(SiC)からなる群から選ばれることを特徴とする請求項1に記載の絶縁体上半導体構造。
  9. 前記半導体材料が、Ge,GaAs,GaP及びInPベース材料からなる群から選ばれることを特徴とする請求項1に記載の絶縁体上半導体構造。
  10. 前記ガラス-セラミックが主結晶相としてスピネル結晶相を有し、酸化物ベースの重量%で、55〜65%のSiO,15〜25%のAl,6〜15%のZnO,0〜6%のMgO,0〜10%のTiO,0〜10%のZrO,0〜15%のCsO,0〜5%のBaO,合わせて約8%以上のZnO+MgO,及び合わせて約4%より多いTiO+ZrOを含む組成を有するケイ酸ベース透明ガラス-セラミックであることを特徴とする請求項6に記載の絶縁体上半導体構造。
  11. 前記半導体材料と前記酸化物ガラス材料の間の接合強度が少なくとも8J/mであることを特徴とする請求項1に記載の絶縁体上半導体構造。
  12. 実質的に単結晶の半導体材料及び酸化物含有材料を有する絶縁体上半導体層状構造において、
    前記半導体材料が、単結晶半導体材料層及び酸素含有量が高められた単結晶半導体材料を含む層を含み、
    前記酸化物含有材料が、修飾元素陽イオンを実質的に含んでいない、陽イオン濃度が低められた酸化物ガラス材料層、陽イオン濃度が低められた前記酸化物ガラス材料層からの少なくとも1つのアルカリ土類修飾元素イオンを含む、修飾元素陽イオンの陽イオン濃度が高められたガラス-セラミックを含む層及びバルクガラス-セラミックを含む層を含む、
    ことを特徴とする絶縁体上半導体構造。
  13. 前記酸化物含有材料が1つないしさらに多くのタイプの陽イオンを含有し、酸化物ベースでの前記ガラス内または前記ガラス-セラミック内のリチウムイオン、ナトリウムイオン及びカリウムイオンの和が約2重量%より少ないことを特徴とする請求項12に記載の絶縁体上半導体構造。
  14. 前記酸化物含有材料内にアルカリイオンが存在しないことを特徴とする請求項12に記載の絶縁体上半導体構造。
  15. 前記ガラス-セラミックがスピネル結晶相またはムライト結晶相を含むことを特徴とする請求項12に記載の絶縁体上半導体構造。
  16. 前記酸化物含有材料が25〜300℃の温度範囲にわたり約22〜42×10−7/℃の範囲内の熱膨張係数を有することを特徴とする請求項12に記載の絶縁体上半導体構造。
  17. 前記酸化物含有材料が25〜300℃の温度範囲にわたり約35〜40×10−7/℃の範囲内の熱膨張係数を有することを特徴とする請求項12に記載の絶縁体上半導体構造。
  18. 前記半導体材料がシリコンベース半導体材料であり、アンドープシリコン、n-ドープシリコン、p-ドープシリコン、ゲルマニウムドープシリコン(SiGe)及びシリコンカーバイド(SiC)からなる群から選ばれることを特徴とする請求項12に記載の絶縁体上半導体構造。
  19. 前記半導体材料が、Ge,GaAs,GaP及びInPベース材料からなる群から選ばれることを特徴とする請求項12に記載の絶縁体上半導体構造。
  20. 前記酸化物含有材料が、酸化物ベースの重量%で、55〜65%のSiO,15〜25%のAl,6〜15%のZnO,0〜6%のMgO,0〜10%のTiO,0〜10%のZrO,0〜15%のCsO,0〜5%のBaO,合わせて約8%以上のZnO+MgO,及び合わせて約4%より多いTiO+ZrOを含む組成を有することを特徴とする請求項16に記載の絶縁体上半導体構造。
  21. 前記半導体材料と前記酸化物含有材料の間の接合強度が少なくとも8J/mであることを特徴とする請求項12に記載の絶縁体上半導体構造。
  22. ガラス-セラミック上半導体構造を形成する方法において、
    (a)ドナー半導体ウエハの剥離層を形成するために前記ドナー半導体ウエハの注入表面にイオン注入プロセスを施す工程、
    (b)電解を用いて前記剥離層の前記注入表面の前駆体ガラス基板との接合を形成する工程、
    (c)前記ドナー半導体ウエハから前記剥離層を分離し、よって中間前駆体ガラス上半導体構造を形成する工程、及び
    (d)前記中間前駆体ガラス上半導体構造に熱処理工程を施して前記前駆体ガラスを結晶化させ、よってガラス-セラミック上半導体構造を形成する工程、
    を含むことを特徴とする方法。
  23. 前記接合を形成する工程が、
    前記ガラス基板及び前記ドナー半導体ウエハの少なくとも一方を加熱する工程、
    前記前駆体ガラス基板を前記剥離層を間にして直接または間接に前記ドナー半導体ウエハに接触させる工程、及び
    前記接合を誘起するために前記前駆体ガラス基板及び前記ドナー半導体ウエハにかけて電圧を印加する工程、
    を含むことを特徴とする請求項22に記載の方法。
  24. 前記前駆体ガラス基板及び前記半導体ウエハの温度が前記ガラス基板の歪点から約150℃の範囲内まで高められることを特徴とする請求項23に記載の方法。
  25. 前記前駆体ガラス基板の温度と前記半導体ウエハの温度が異なるレベルに高められることを特徴とする請求項23に記載の方法。
  26. 前記前駆体ガラス基板及び前記ドナー半導体ウエハにかかる前記電圧が、約100〜2000ボルトの範囲内にあることを特徴とする請求項23に記載の方法。
  27. 前記ドナー半導体ウエハが、シリコン(Si),ゲルマニウムドープシリコン(SiGe),シリコンカーバイド(SiC),ゲルマニウム(Ge),ヒ化ガリウム(GaAs),GaP及びInPからなる群から選ばれることを特徴とする請求項22に記載の方法。
  28. 前記前駆体ガラス及び前記ガラス-セラミックが25〜300℃の温度範囲にわたり約22〜42×10−7/℃の範囲内の熱膨張係数を有し、前記ガラス-セラミックがスピネル結晶相またはムライト結晶相を含むことを特徴とする請求項22に記載の方法。
JP2011529020A 2008-09-26 2009-09-25 ガラス−セラミックベース絶縁体上半導体構造及びその作成方法 Expired - Fee Related JP5649579B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10037908P 2008-09-26 2008-09-26
US61/100,379 2008-09-26
PCT/US2009/005323 WO2010036356A1 (en) 2008-09-26 2009-09-25 Glass-ceramic-based semiconductor-on-insulator structures and method for making the same

Publications (2)

Publication Number Publication Date
JP2012503879A true JP2012503879A (ja) 2012-02-09
JP5649579B2 JP5649579B2 (ja) 2015-01-07

Family

ID=41328489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011529020A Expired - Fee Related JP5649579B2 (ja) 2008-09-26 2009-09-25 ガラス−セラミックベース絶縁体上半導体構造及びその作成方法

Country Status (6)

Country Link
EP (1) EP2332170B1 (ja)
JP (1) JP5649579B2 (ja)
KR (1) KR101568897B1 (ja)
CN (1) CN102203932B (ja)
TW (1) TWI437645B (ja)
WO (1) WO2010036356A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11328950B2 (en) 2020-01-22 2022-05-10 Corning Incorporated Thin glass or ceramic substrate for silicon-on-insulator technology

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007079077A2 (en) * 2006-01-03 2007-07-12 Corning Incorporated Germanium on glass and glass-ceramic structures
JP2008510315A (ja) * 2004-08-18 2008-04-03 コーニング インコーポレイテッド 絶縁体上歪半導体構造及び絶縁体上歪半導体構造を作成する方法
JP2008511137A (ja) * 2004-08-18 2008-04-10 コーニング インコーポレイテッド 高歪ガラス/ガラス−セラミックを有する絶縁体上半導体構造

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176528B2 (en) 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7456080B2 (en) * 2005-12-19 2008-11-25 Corning Incorporated Semiconductor on glass insulator made using improved ion implantation process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008510315A (ja) * 2004-08-18 2008-04-03 コーニング インコーポレイテッド 絶縁体上歪半導体構造及び絶縁体上歪半導体構造を作成する方法
JP2008511137A (ja) * 2004-08-18 2008-04-10 コーニング インコーポレイテッド 高歪ガラス/ガラス−セラミックを有する絶縁体上半導体構造
WO2007079077A2 (en) * 2006-01-03 2007-07-12 Corning Incorporated Germanium on glass and glass-ceramic structures

Also Published As

Publication number Publication date
WO2010036356A1 (en) 2010-04-01
TW201032280A (en) 2010-09-01
TWI437645B (zh) 2014-05-11
EP2332170B1 (en) 2019-06-12
KR101568897B1 (ko) 2015-11-12
CN102203932A (zh) 2011-09-28
CN102203932B (zh) 2015-06-17
EP2332170A1 (en) 2011-06-15
KR20110063842A (ko) 2011-06-14
JP5649579B2 (ja) 2015-01-07

Similar Documents

Publication Publication Date Title
US7960736B2 (en) Glass-ceramic-based semiconductor-on-insulator structures and method for making the same
KR101291956B1 (ko) 증착된 장벽층을 구비한 유리 절연체 상의 반도체
US9257328B2 (en) Glass-ceramic-based semiconductor-on-insulator structures and method for making the same
US7410883B2 (en) Glass-based semiconductor on insulator structures and methods of making same
US7456080B2 (en) Semiconductor on glass insulator made using improved ion implantation process
US7456057B2 (en) Germanium on glass and glass-ceramic structures
US7619283B2 (en) Methods of fabricating glass-based substrates and apparatus employing same
JP2008510315A (ja) 絶縁体上歪半導体構造及び絶縁体上歪半導体構造を作成する方法
JP2008511137A (ja) 高歪ガラス/ガラス−セラミックを有する絶縁体上半導体構造
EP1974375A2 (en) Germanium on glass and glass-ceramic structures
JP5649579B2 (ja) ガラス−セラミックベース絶縁体上半導体構造及びその作成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140121

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140421

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140428

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141021

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141111

R150 Certificate of patent or registration of utility model

Ref document number: 5649579

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees