TWI388034B - 玻璃陶瓷為主半導體在絕緣體上結構以及其製造方法 - Google Patents

玻璃陶瓷為主半導體在絕緣體上結構以及其製造方法 Download PDF

Info

Publication number
TWI388034B
TWI388034B TW098139880A TW98139880A TWI388034B TW I388034 B TWI388034 B TW I388034B TW 098139880 A TW098139880 A TW 098139880A TW 98139880 A TW98139880 A TW 98139880A TW I388034 B TWI388034 B TW I388034B
Authority
TW
Taiwan
Prior art keywords
glass
semiconductor
layer
precursor product
ceramic
Prior art date
Application number
TW098139880A
Other languages
English (en)
Other versions
TW201036105A (en
Inventor
Christopher Paul Daigler
Kishor Purushottam Gadkaree
Joseph Frank Mach
Steven Alvin Tietje
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of TW201036105A publication Critical patent/TW201036105A/zh
Application granted granted Critical
Publication of TWI388034B publication Critical patent/TWI388034B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Description

玻璃陶瓷為主半導體在絕緣體上結構以及其製造方法
本發明大致是關於半導體結構，尤其是關於包含半導體在絕緣層上玻璃陶瓷結構，和製造玻璃陶瓷為主半導體在絕緣層上結構的方法。
到目前為止，最常用在半導體在絕緣層上結構的半導體材料是矽。這種結構在文獻上被稱為絕緣層上矽(SOI)結構，以縮寫SOI來表示這種結構。本發明大致是關於半導體在絕緣層上結構，包括矽在絕緣層上結構。
為了方便說明，以下的討論常常是指矽在絕緣層上結構。參考這種特定的半導體在絕緣層上結構型態，使得本發明的說明更加容易，但是我們不希望，也不應解釋成，以任何方式限制本發明的範疇。
這裡所使用的SOI縮寫一般是指半導體在絕緣層上結構，包括但不限定是絕緣層上矽結構。同樣地，所使用的SOG縮寫一般是指半導體在玻璃上結構，包括但不限定是玻璃上矽結構。SOG命名法也希望能包括半導體在玻璃陶瓷上結構，包括但不限定是玻璃陶瓷上矽結構。SOI縮寫涵蓋了SOG。
為了高效能薄膜電晶體，太陽能電池，和譬如活性基質顯示器的顯示器，絕緣層上矽技術變得越重要。絕緣層上矽晶片是由絕緣材料上單晶質矽(通常是0.1-0.3微米厚度，但有些情況是5微米厚度)的薄層所構成。
取得這種晶片的各種方式包括晶格匹配基板上Si的磊晶成長；黏接單晶質矽晶片到另一其上有增長SiO2 氧化層的矽晶片，接著拋光或蝕刻晶片的頂層到，譬如0.1到0.3微米厚的單晶質矽層；或植入氫或氧離子的離子植入方法，在氧離子植入的情況，形成以Si覆蓋在矽晶片中的氧化層，或者在氫離子植入的情況，分開(剝落)薄Si層黏接到另一具氧化層的Si晶片。這三種方法中，我們發現以離子植入為主的方法更具有商業實用價值。尤其，氫離子植入方法比氧植入處理更具優勢，因為所需的植入能量少於氧離子植入的50%，而且所需的劑量是小於兩個數量級。
藉由氫離子植入法剝離最初揭示於例如Bister等人之"Ranges of the 0.3-2 MeV H+ and 0.7-2 MeV H2+ Ions in Si and Ge,"Radiation Effects,1982,59:199-202，以及更進一步由Michel Bruel加以證實。參閱Bruel之美國第5374564號專利；M. Bruel,Electronic Lett. 31,1995 pp 1201-1202；以及L. Dicioccio,Y. Letiec,F. Letertre,C. Jaussad以及M. Bruel,Electronic Lett. 32,1996,pp 1144-1145。
此方法通常包含下列步驟。在單晶質矽晶片上增生一熱氧化層。然後注入氫離子到此晶片，以產生表面下的裂隙。注入能量決定裂隙產生的深度，而劑量則決定裂隙的密度。接著在室溫下放置此晶片和另一矽晶片接觸(支撐基板)，以形成暫時性黏接。然後加熱處理晶片到600℃，導致表面下裂隙的增生，用來分隔矽薄膜和Si晶片。然後再加熱結果元件到1000℃的溫度，以完全黏接Si薄膜和SiO2 底層到支撐基板，即未植入的Si晶片。這個過程因此形成一個絕緣層上矽結構，有一片矽薄膜黏接到另一具有氧化物絕緣層在其間的矽晶片。
在SOI結構的商業應用上，價格是一個很重要的考量。到目前為止，這種結構大部分的成本是在支撐氧化物層，頂部覆以Si薄膜的矽晶片，亦即大部分的成本是在支撐基板。在討論支撐基板時，有一些上述的參考文件提到石英玻璃，玻璃，和陶瓷玻璃。其他列在這些參考文件的支撐基板材料包括鑽石，藍寶石，碳化矽，鎳化矽，陶瓷，金屬，以及塑膠。
雖然玻璃和玻璃陶瓷已經在先前技術的說明中用來作為以矽當作基底晶片的替代方案，但還沒有發展出利用玻璃和玻璃陶瓷形成SOI結構以作為支撐基板。
美國第7176528和7192844號專利的SOI結構有一個或以上是由一層單晶質半導體(譬如塗料矽)所構成的區域附加到由氧化物玻璃或氧化物玻璃陶瓷所構成的支撐基板。氧化物玻璃或氧化物玻璃陶瓷最好是透明的，最好有小於1000℃的應變點，在250℃的電阻小於或等於1016 Ω-cm，而且包含對應於提升溫度(譬如300℃-1000℃)的電場，可在玻璃或玻璃陶瓷內移動的正離子(譬如鹼金屬或鹼土金屬離子)。
雖然這些氧化物玻璃或氧化物玻璃陶瓷為主的SOI結構已經改善了之前所提及的先前技術SOI結構，但氧化物玻璃或氧化物玻璃陶瓷為主的SOI結構內用到的玻璃並不能承受在高效能顯示器或電子應用所使用的高溫處理，而不會導致基板畸形；譬如利用高溫熱閘極氧化層的增長以允許在矽薄膜上製造高效能TFTs。
本公司之美國第2006/0038228號專利申請案解決問題。參考文獻說明了半導體在絕緣層上結構，其包括半導體材料的第一層，附加到包括玻璃或玻璃陶瓷的第二層，玻璃或玻璃陶瓷的應變點等於或大於約800℃。這些結構可以用在高效能顯示器或電子應用上，然而是比先前技術以矽/石英為主的SOI結構低很多的製造成本，因此也滿足高效能顯示器或電子應用上所需的低成本SOI結構和合成裝備。
雖然這些氧化物玻璃或氧化物玻璃陶瓷為主的SOI結構，已經改善了之前所提及的先前技術SOI結構，但很難生產玻璃陶瓷為主的半導體在絕緣層上結構，而部份由於在這種氧化物玻璃或氧化物玻璃陶瓷內使用的玻璃陶瓷玻璃中缺乏移動的離子，於是在隔離層原處產生夠大的強力黏接結構，玻璃陶瓷在將玻璃陶瓷基板黏接至矽前進行陶瓷/結晶化。
既已致力於對先前技藝玻璃-陶瓷式SOI結構進行改善，獲得經強力黏接且展現一足夠大型阻障層的SOI結構。此種作法的細節可如美國專利申請第12/238,784號案文中說明，茲將案之整體揭示依參考方式併入本案。處理過程牽涉到首先利用電鍍作業將一半導體材料黏接於玻璃前身產物基板，然後對玻璃前身產物基板進行陶瓷化，藉以令玻璃晶核形成並結晶。然已發現處理過程可能獲致含有顯著彎曲的半導體上玻璃-陶瓷結構，並且可能為嚴重彎曲(即如1000微米)。由於在未經陶瓷化玻璃與半導體間的熱膨脹不匹配以及在晶核形成與結晶過程中的玻璃密實之故，因而可能會出現彎曲。因為此彎曲情況，所以可能在像是磊晶成長或電子電路製造等等的進一步處理過程裡便無法運用陶瓷化SiOG-C結構。
本發明即針對於解決SOI製造領域中的先前技藝缺點，並且獲得擁有顯著減少彎曲情況的SiOG-C結構。
形成玻璃-陶瓷上半導體結構的方法及裝置可提供作為：將施體半導體晶片的植入表面承受於離子植入處理過程，藉以產生施體半導體晶片的剝離層；利用電解處理將剝離層的植入表面黏接於前身產物玻璃；將剝離層分離於施體半導體晶片以形成前身產物玻璃上中間的半導體結構；將前身產物玻璃上中間半導體結構夾置於第一及第二支撐結構之間；將壓力施加於第一及第二支撐結構之一或兩者；以及令前身產物玻璃上中間半導體結構承受於熱處理步驟，藉此令先質玻璃結晶化而以形成半導體上玻璃-陶瓷結構。
第一支撐結構可為半導體支撐晶片，並且夾置步驟可包含令剝離層接觸於半導體支撐晶片。前身產物玻璃上中間半導體結構係依剝離層上方的前身產物玻璃基板所指向，並且當設置在前身產物玻璃基板之上時第二支撐結構可為由具有足以提供所施加壓力之重量的金屬或陶瓷材料所形成。可將中介材料(像是石墨材料)介置於第二支撐結構與前身產物玻璃基板之間。
所施加壓力可為小於約每平方英吋1磅，在約每平方英吋0.1磅與約每平方英吋1磅之間，或者約每平方英吋0.8磅。在替代性具體實施例裡，當所施加壓力小於約每平方英吋0.1磅時，像是在約每平方英吋0.03-0.1磅之間可獲致有利結果。
黏接處理過程可包含：加熱至少一個玻璃基板與施體半導體晶片；經由剝離層將前身產物玻璃基板帶往直接或間接地接觸於施體半導體晶片；以及跨於前身產物玻璃基板及施體半導體晶片上施加電壓以產生黏接。前身產物玻璃基板及半導體晶片的溫度可為提高至約玻璃基板之應變點的150℃內；並且前身產物玻璃基板及半導體晶片的溫度可為提高至不同數值。跨於前身產物玻璃基板及半導體晶片上的電壓電位可在約100至2000伏特之間。
熱處理步驟可包含將前身產物玻璃上中間半導體結構承受於約800-1000℃之間的溫度，藉此將前身產物玻璃結晶化而以形成半導體上玻璃-陶瓷結構。支撐步驟是在熱處理步驟的過程中進行，使得半導體上玻璃-陶瓷結構的彎曲不會超過200微米，像是位於10微米的數階，即如約70微米。
本發明用來製作半導體上絕緣體結構的半導體上絕緣體結構及方法可獲致多項佳於先前技藝的優點。相較於熔融矽石或石英式SOI結構，本發明可滿足業界對於運用在高效能及電子應用項目之低成本基板的長久需求。更特定而言，併入玻璃-陶瓷可讓SOI晶片能夠承受於高溫處理過程，像是熱閘氧化物，而不致出現先前技藝低溫應變點玻璃中所預期的變形情況。此外，運用這些高應變點玻璃或玻璃-陶瓷作為SOI結構的基板材料可獲得最小化的基板密實(亦即維度變化)，而在TFT處理過程過程中對於較低的應變點基板材料通常會體驗到此密實情況。最後，相較於其他的製造技術，所獲SOI結構可展現顯著降低的彎曲。
本發明其他的特徵和優點將會在以下的詳細描述中說明，有部分對那些熟悉此項技術的人從敘述中是顯而易見的，或是藉由實施敘述和申請專利範圍，以及附圖中所說明的本發明而得到理解。
我們要瞭解，以上大致說明和以下的詳細描述都只是本項發明的範例，用來提供人們可以理解本發明如其申請專利範圍的本質和特性的一個概觀或架構。
請參考附圖，相同的編號表示同樣的元件，圖1顯示的是依據本發明一個或多個實施例的SOG層結構100。SOG結構100最好包括半導體組件102，包含實質的單晶質半導體材料層104和具提高含氧層106的單晶質半導體材料。SOG層結構進一步包括包含氧化物玻璃材料的第三層108，和包含玻璃陶瓷材料的第四層110。
現在參考圖2，其顯示出本發明另一個實施例的SOG層結構200。SOG層結構200由5層結構組成，包括2層半導體組件102，氧化物玻璃層108和2層包含正離子的氧化物玻璃陶瓷基板110。更明確地說，SOG層結構200是由下列的層所構成：(1)實質的單晶質半導體材料層104;(2)具提高含氧層的單晶質半導體隔離層106;(3)氧化物玻璃材料隔離層108;(4)具有提高正離子濃度之改良劑正離子的氧化物玻璃陶瓷層204，包含至少一種鹼土金屬改良劑，其源自於減少正離子濃度之氧化物玻璃材料層108；以及(5)包含具有主體濃度玻璃陶瓷所構成之氧化物玻璃陶瓷層206。
半導體在玻璃陶瓷上結構可以使用在超過1000℃的高溫，因此可以使用在RF/高效能電子，光伏打裝置，數位影像等應用上，這是先前技術玻璃製品上的矽所無法做到的。
本發明的半導體在玻璃陶瓷上結構可以製成理想任何所需半導體，玻璃以及玻璃陶瓷層厚度。例如，所需的層厚度是小於約1mm。更需要地，半導體層的厚度更好是小於約1微米。在特定本發明所需的實施例中，第一半導體組件的厚度是在約10nm和500nm之間。玻璃以及玻璃陶瓷層的厚度最好都是在約10nm和500nm之間。玻璃以及玻璃陶瓷層的厚度更好是都在約0.1mm和約10mm之間。更需要地，玻璃以及玻璃陶瓷層的厚度更好是都在約0.5mm和約1mm之間。有些半導體在玻璃陶瓷上結構的應用，玻璃陶瓷層的厚度最好是大於或等於1微米，以避免在具有矽/SiO2 /矽設計的標準半導體在絕緣層上結構以高頻運作時，提高寄生電容效應。在過去，這種厚度是很難達成的。
一般而言，在整個本發明處理步驟，以及接下來執行在半導體在玻璃陶瓷上結構的處理過程，玻璃陶瓷層110需要足夠的厚度來支撐半導體組件102。雖然理論上玻璃陶瓷基板的厚度沒有上限，但是超過支援功能，或者超過最後半導體在玻璃陶瓷上結構所需要的厚度，一般而言也不是我們想要的，因為前身產物玻璃和所形成玻璃陶瓷基板的厚度太大，在稍後說明的本發明方法的黏接步驟(B，尤其是B3的電壓施加)期間，同樣施加電壓差，基板內電磁場強度就越低，該方法對於相同施加電壓差值說明於底下以及美國第7192844號專利。
半導體層/元件內的半導體材料可以是矽基半導體材料，或是任何適合的半導體材料形態，譬如III-V半導體，II-IV半導體，II-IV-V半導體，或IV半導體。適合用在第一層半導體材料的矽基半導體材料範例包括矽(例如無摻雜之矽，n-摻雜之矽，p-摻雜之矽)；摻雜鍺之矽(SiGe)；和碳化矽(SiC)。其它可用在第一層的半導體材料範例包括Ge-,GeAs-,GaP-，和InP-基材料。根據材料性質，半導體層材料可以有很大範圍的CTEs。例如，第一層的半導體材料可以有在約20x10-7 /℃和約70x10-7 /℃之間的CTE。
半導體材料層的形式實質上是單晶質材料。用實質上一詞來描述第一層以說明半導體材料通常包含至少一些原有或故意加上的內部或表面缺陷，譬如晶格缺陷或一些晶粒間界。實質上一詞也可以反應出有些摻雜物可能扭曲或影響整個半導體材料的晶體結構。
玻璃前身產物和所形成的玻璃陶瓷基板108以及玻璃陶瓷基板110最好是從氧化物為主玻璃形成。雖然不必要，但其中描述的實施例最好包括應變點大於900℃的氧化物玻璃或玻璃陶瓷。如同傳統的玻璃製造技術，應變點是玻璃或玻璃陶瓷的黏滯係數是1014.6 泊(1013.6 Pa.s)時的溫度。
玻璃陶瓷層最好是從矽基玻璃前身產物所形成。SiO2 最好是以至少約30%莫耳比的濃度呈現在前身產物玻璃和所形成的玻璃陶瓷內。SiO2 呈現的濃度更好是至少約40%莫耳比。適合用在本發明的玻璃陶瓷包括那些顯示晶相的富鋁紅柱石和尖晶石。
氧化物玻璃絕緣層以及玻璃陶瓷層需要地由矽石為主玻璃前身產物形成。在一項實施例中，SiO2 存在於前身產物玻璃中以及所形成玻璃陶瓷中濃度至少為50%重量比。在更進一步實施例中，SiO2 存在濃度至少為55%重量比。適合使用於本發明中使用玻璃陶瓷包含呈現出結晶相為莫來石以及尖晶石之種類。
就特定應用而言，譬如顯示器應用，在可見的，接近UV，及/或接近IR的波長範圍，玻璃陶瓷最好實質上是透明的。例如，在350nm到2微米的波長範圍，玻璃陶瓷最好實質上是透明的。
可利用這方面技術人員所熟悉的各種技術，從傳統的原始材料生產前身產物玻璃(以形成後續的玻璃陶瓷層以及氧化物玻璃隔離層)，然後附加到半導體層/元件，使用以下描述的方法，和美國第7192844號專利，其發明名稱為GLASS-BASED SOI STRUCTURES的方法，該專利之說明在此加入作為參考。
在本發明的特定實施例中，前身產物玻璃需要地包括至少一些正離子，在以下和美國第7192844號專利說明方法的黏接步驟(步驟B，尤其是步驟B3的電壓施加)期間，朝向電場施加的方向移動，亦即離開黏接的第一(半導體)和第二(前身產物玻璃)層間的介面，朝向第二層的背面。例如Li+ ,Na+ 及/或K+ 的鹼金屬離子，就適合用作此目的的正離子，因為它們通常比併入玻璃和玻璃陶瓷其他型態的正離子具有較高的移動性。然而，在本發明中並沒有使用到鹼金屬離子的前身產物玻璃，雖然對於特定應用少量鹼金屬為可接受的。例如，本項發明半導體在絕緣層上結構中的第二層，最好是使用具其他移動性離子的玻璃和玻璃陶瓷，譬如鹼土金屬離子(例如Ca2+ ,Mg2+ ,Ba2+ ,Sr2+ )，或其他像是Ag+ ,Cu+ ,Zn2+ ，和各種過渡金屬離子的正離子。
本發明的實施例中，玻璃或玻璃陶瓷包含鹼金屬或鹼土金屬離子，鹼金屬和鹼土金屬離子濃度的變化可以有很大的範圍，以氧化物為基準代表性的濃度是在0.1和40%重量比之間。在鹼金屬情況中，以氧化物為基準鹼金屬以及鹼土金屬離子濃度是0.1-5%重量比。很多標稱不含鹼金屬的玻璃含有數十到數百ppm的鹼金屬污染量，其會在底下所說明方法的步驟B3期間移動。
使用在本發明SOI結構中前身產物玻璃(以形成後續玻璃陶瓷層110以及氧化物隔離層108)包括一系列以下組成的透明玻璃陶瓷材料，以氧化物為基準所計算的重量百分比是：55-65% SiO2 ,15-25% Al2 O3 ,6-15% ZnO,0-6% MgO,0-10% TiO2 ,0-10% ZrO,0-15% Cs2 O,0-5% BaO,ZnO+MgO的組合是約大於等於8%，而TiO2 +ZrO2 的組合是約大於4%。本發明中使用的代表性組成詳示於表I。
用來作為主要晶相較佳的玻璃陶瓷材料包含尖晶石。藉著主要的晶相，意味著這種晶相至少是約75體積百分比，最好是至少85%，更好是至少總晶相呈現的95%。本發明的玻璃陶瓷至少約20%重量比的晶相分散在玻璃基質內。
這些玻璃陶瓷顯示的熱膨脹係數在25-300℃的溫度範圍最好在約22-42x10-7 /℃之間，更好在約30-42x10-7 /℃之間，更更好在約35-40x10-7 /℃之間以提供和矽接近的熱膨脹匹配。透明的意思是指1.1mm厚的本發明玻璃陶瓷片在光譜的可視區域(400nm到700nm)顯示出大於85%的透射率。在特定應用中，這些玻璃片也最好能顯示接近紫外線的透射率，譬如在350-400nm的範圍大於50%。
作為主要晶相的含尖晶石透明玻璃陶瓷材料更詳細地描述於美國第5968857號專利，該發明名稱為Method for Making Transparent Glass-Ceramics with High Temperature Dimensional Stability一文中，該專利之說明在此加入作為參考。
如同熟悉此項技術的人所知的，單晶質半導體材料與含氧化物材料之間鍵的強度是半導體在絕緣層上結構關鍵性的特質。較高的鍵強度和持久性是非常重要的，可保證半導體在絕緣層上結構可以承受得的住和薄膜電晶體以及結構內或結構上其他裝備製造有關的處理。半導體組件和前身產物基板(最後是在半導體和成品半導體在玻璃陶瓷上中，氧化物玻璃層之間)之間的鍵強度，最好是至少8J/m2 。黏接層之間的鍵強度更好是至少10J/m2 。在特定特殊需求的實施例中，鍵強度至少是15J/m2 。鍵能可以利用壓痕測量來決定，可使用Nano Indenter II(MTS Systems Corporation,Eden Prairie,MN)和Berkovich鑽石壓痕器來執行。如同熟悉此項技術的人所知的，也可以利用其他裝備來執行壓痕測量。壓痕的製作涵蓋負載的範圍，而且立即檢查環繞壓痕的區域作為分層的證據。鍵能的計算是依據D.B. Marshall和A.G. Evans的論文Measurement of Adherence of Residually Stressed Films by Indentation. I. Mechanics of Interface Delamination,J. Appl. Phys,56[10]2632-2638(1984)，其相關的部份在其中也併入參考。更進一步決定鍵能的細節可在美國第10/779,582號專利申請案中找到。
以下所描述的方法和美國第7176528號專利可以讓熟悉此項技術的人製造半導體在玻璃陶瓷上結構，該專利之說明在此加入作為參考。請參考圖3，將離子植入到給予半導體之後再施加電解黏接處理到前身產物玻璃基板和植入的施體半導體晶片，接著再分開施體半導體晶片的一部分形成包含具有薄半導體層前身產物玻璃基板的中間結構。然而，電解的部分將在以下討論，基本的處理包括在前身產物玻璃基板102和施體半導體晶片120施以溫度，電壓，和壓力一段時間。
圖3顯示出可實施之處理步驟，其產生分別和製造圖1和圖2個別的半導體在玻璃陶瓷上結構100和200有關的中間結構。第一步驟(步驟A)是關於在施體半導體晶片304中產生剝離層302。為了討論的目的，施體半導體晶片304最好是實質上的單晶質Si晶片。
剝離層302最好是相當薄的矽層，可以在接下來的黏接和分離步驟(待會將討論的步驟B和D)，從Si半導體施體晶片306的其餘部份分開來。雖然本發明的實施例並不限定在任何特定形成剝離層的方法，然而一種適合的方法包括使用離子植入，在矽晶片304的表面310以下產生一個變弱的區域308。經由這個例子，可以使用氫離子植入，雖然也可以使用其他離子或多種離子組合，譬如硼+氫，氦+氫，或其他文獻中用來剝離的離子。更者，只要不背離本發明的精神和範疇，也可以使用其他已知或其中開發的適合技術來形成剝離層302。
在一項施例中，只使用氫離子植入的單一步驟施加到Si晶片的H離子植入劑量在1x1016 -1x1017 離子/cm2 之間。在另一個較低劑量的實施例中，就施加Ge晶片多種離子，低劑量的植入步驟。尤其，使用H和He組合低劑量的植入方式，首先施加Ge晶片H離子的植入劑量範圍在1x1015 -5x1016 離子/cm2 之間，接著植入氦的劑量，也是以低的劑量水準，範圍在1x1015 -5x1016 離子/cm2 之間。
無論使用來產生剝離層302的技術為何，最好是加以處理Si施體晶片304以減少表面310上的離子(譬如氫)濃度。例如，施體半導體晶片304最好是經過沖洗和清潔，而剝離層表面310最好是施以溫和的氧化作用。溫和的氧化作用處理方式可包括在氧電漿中處理，臭氧處理，以過氧化氫處理，過氧化氫和氨，過氧化氫和酸或這些處理過程的組合。我們希望在這些處理的期間，中止表面基的氫會氧化成氫氧基，接著也使得矽晶片的表面呈親水性。氧電漿或臭氧水的處理最好在室溫，而氨或酸的處理最好在25-150℃的溫度下執行。
關於前身產物玻璃晶片312，其在清潔劑中接著用蒸餾水清洗以及更進一步利用硝酸以及再接著用蒸餾水清洗。
應該要注意這些處理是最佳化的。假使氫離子濃度沒有減少，那麼在矽和玻璃晶片之間的斥力，就可以在黏接處理期間藉由施加高壓來克服。
在離子植入之後，各個結構最好利用電解黏接處理(步驟B)黏接在一起。較佳的電解黏接處理描述於美國專利編號第7,192,844。該處理的部份將在以下討論。首先，最好執行各個施體晶片表面310和前身產物玻璃基板表面314適度的表面清洗。接下來使施體晶片表面310及前身產物玻璃基板表面314促使直接或間接接觸(步驟B1)以達到圖4中所示的安排設計。
現在參考圖5，在接觸之前或之後，包含施體Si半導體晶片304，剝離層302，和前身產物玻璃基板312的結構在差異的溫度梯度下加熱(步驟B1)；分別是T1 和T2 。前身產物玻璃基板312最好是加熱到比Si施體半導體晶片304和剝離層302(T1 )更高的溫度(T2 )。藉由這些例子，前身產物玻璃基板312和施體Si半導體晶片304之間的溫度差異是至少1℃，雖然差異可能高到約100到約150℃。這種溫度差異是具有匹配矽熱膨脹係數(CTE)的玻璃所需的，由於熱應力的關係，這會促使以後剝離層302和剩餘的施體半導體晶片306的分離更為容易。
一旦前身產物玻璃基板312和Si施體半導體晶片304之間的溫度差異穩定下來，就施加機械性壓力到黏接元件。在一項實施例中，壓力範圍最好是在約1到約50psi的範圍。施加較高的壓力，例如100psi以上的壓力可能會導致玻璃晶片破裂。
前身產物玻璃基板312和Si半導體晶片304的溫度最好在前身產物玻璃玻璃基板304應變點的約±150℃範圍內的溫度。
接著，施以電壓(V1/V2)穿越前身產物玻璃/施體晶片中間組件，最好在正極(V1)是Si半導體晶片304，而負極(V2)是玻璃基板312(步驟B3)。施以電壓有可能會導致玻璃基板312內的鹼土金屬子(或鹼金屬)從Si半導體/前身產物玻璃介面310/314移開，進一步進入玻璃基板312。更特別地，實質上所有玻璃基板312改良劑正離子遷移離開較高電動勢之Si半導體施體晶片304。此達成了兩項功能：(i)產生沒有鹼土金屬子(或鹼金屬)的介面310/314；和(ii)前身產物玻璃基板312變得非常具反應性，並且以相當低溫加熱，就可以強力黏接到Si半導體層304。
現在參考圖6，(前身產物)玻璃基板結構上的中間半導體在這些條件下固定一段時間後(例如1個小時左右)，移除電壓，讓中間結構冷卻到室溫。Si剩餘半導體晶片306從原來黏接到前身產物玻璃基板312的剝離層302分開(步驟C)；如果沒有變得完全分離，這可能會包括一些皮層。在靜止溫度下當溫度快速上昇，或溫度快速下降時會發生分離。分離最好是經由熱應力導致剝離層302碎裂而達成。
應該要注意的是黏接(加熱和施加電壓)處理期間的氣體可以是譬如氮及/或氬的惰性氣體，或只是室內空氣。
在分離之後所獲得者係在玻璃基板上中間半導體(前身產物)320；此基本上為經黏接於玻璃基板312的薄型Si半導體/剝離層302，如第6圖所示。再次地，應注意經黏接於Si半導體層的前身產物玻璃基板展現出經降減的正離子濃度層312A，鄰近於降減正離子濃度層312A的強化正離子312B，以及主體玻璃層312C。
參照圖7，具前身產物玻璃基板320的中間SOI係對於陶瓷化處理過程所備製。尤其，中間半導體在前身產物玻璃上結構320係經夾置於第一和第二支撐結構402,404之間，並且藉由陶瓷化處理過程(後文中將進一步詳述)將壓力施加於第一和第二支撐結構402,404的其一或兩者。
藉由範例，第一支撐結構402可為半導體支撐晶片(如矽，這在當剝離層302為矽時係所需要的)。剝離層302接觸於第一支撐結構402。第一支撐結構402可具有適當的厚度及平坦度藉由陶瓷化處理過程提供支撐。例如，厚度可在約0.1cm至10cm之間。平坦度可為低於約100微米，像是低於約50微米。
在所述範例裡，中間半導體在前身產物玻璃上結構320係依剝離層302上方的前身產物玻璃基板312所指向。第二支撐結構404可為自具有，在當經設置於前身產物玻璃基板312上時足以提供所欲施加壓力之重量的金屬或陶瓷材料所形成。即如一選項，可將中間材料406像是石墨材料(GRAFOIL或等同項目)放置於第二支撐結構404與前身產物玻璃基板312之間。所施加壓力可為小於每平方英吋1磅，在約每平方英吋0.1磅與約每平方英吋1磅之間，像是約每平方英吋0.8磅。
前述之壓力範圍雖可產生將人滿意的結果，然既已發現在一些情況下將壓力施加於中間半導體在前身產物玻璃上結構320會在前身產物玻璃基板312里相對於剝離層302的表面上致生一些表面紋理不規則性。例如，第二支撐結構404及/或中間材料406(GRAFOIL或等同項目)的紋理可在一些壓力處傳移到前身產物玻璃基板312的表面。對此，本發明的替代性具體實施例可包含將所施加壓力限制在低於約每平方英吋0.1磅像是在約每平方英吋0.03磅至約0.1磅之間。精確壓力限制可為依據前身產物玻璃基板312的溫度性質(像是液相溫度)而定。此外，可對直接或間接地(即如經由中間材料406)接觸於前身產物玻璃基板312之第二支撐結構404的表面紋理加以控制。例如，約300細粒或更高表面紋理可減少所不欲之紋理特性自第二支撐結構404，中間材料406或組合傳授至前身產物玻璃基板312的可能性。
然後，在像是氬氣的惰性大氣下透過熱處理步驟將中間半導體在前身產物玻璃上結構320予以陶瓷化；步驟D(未予圖示)。陶瓷化或熱處理步驟一般是後隨熱處理循環，其中結構320係經固定於特定溫度下，藉以在前身產物玻璃基板312內進行晶體晶核形成，而後續保持較高溫度以供晶體成長。在另外具體實施例裡，可運用一併未牽涉到晶核形成固持溫度的熱處理；在此具體實施例中晶體成長保持溫度提高時程會為足夠緩慢以利獲得必要的晶體晶核形成：不高於50℃/hr的速率可供完成此晶核形成無固持的晶體成長。
在一個或多個具體實施例裡，對於尖晶石玻璃陶瓷為主半導體在玻璃陶瓷上結構，陶瓷化或熱處理時程包含保持在800℃兩小時的晶核形成作業，然後是保持在1000℃二至四小時的晶體成長。
此熱處理的結果是一部份的前身產物玻璃基板312保持為玻璃，而一部份則是被轉換成玻璃陶瓷結構。這可在圖6-7進一步說明。詳細地說，保持為氧化物玻璃的部份為玻璃中最靠近半導體302的部份，即前述的降減正離子濃度層312A。這是因為在前身產物玻璃312的此一部份裡，由於所有正變性離子既已因黏接處理過程結果而移離於介面之事實，所以缺少尖晶石形成陽離子Zn,Mg的此一事實所造成。在前身產物玻璃內部的某一深度處(尤其是前身產物玻璃材料裡具有一強化正離子濃度層312B的部份)會有足夠的離子使得玻璃部份結晶化，因而形成具有強化正離子濃聚的玻璃陶瓷層312B。隨後，剩餘的前身產物玻璃部份(主體玻璃部份312C)亦擁有足夠的尖晶石形成陽離子以達到結晶化。因此，所獲玻璃陶瓷結構係雙層玻璃陶瓷部份，其中含有具有強化正離子濃度層312B的薄層，其鄰近於剩餘的氧化物玻璃層312A，以及主體玻璃陶瓷層312C。
注意到，比起先前所達成，所達成半導體在玻璃和玻璃陶瓷上320可展現顯著較少的彎曲。確實，藉由透過陶瓷化處理過程來提供適當的支撐結構402,404厚度和平坦度以及適當壓力可將半導體在玻璃陶瓷上結構320的彎曲控制在不超過約200微米，尤其是在數10微米的數階，像是約70微米，而在一些情況下為小於45微米(即如對於一100mm直徑半導體層)，或者在其他情況下為小於65微米(即如對於200mm直徑半導體層)。這些彎曲數值可比較於利用先前技藝製造技術的約1000微米。
在頂部處具備矽薄膜的結晶化玻璃陶瓷擁有佳於玻璃式組成份的優點，原因是玻璃陶瓷為主晶片能夠在裝置製造或其他處理的過程中忍受顯著較高的溫度。此外，高溫功能性可供在半導體在玻璃陶瓷上進行矽或其他半導體的磊晶成長。
範例1：
後文的非限制性範例將進一步說明本發明。利用商業可購用室溫離子植入技術並按8X1016 離子/cm2 的劑量和100KeV的植入能量對直徑100mm，厚度100微米的矽晶片植入以氫離子。然後在氧電漿中對經植入晶片進行處理，藉以氧化表面群組。可產生直徑100mm的前身產物玻璃晶片，並且含有按下列重量百分比的組成份：60.3% SiO2 ,19% Al2 O3 ,2.1% MgO,2.1% BaO,1.0% As2 O5 ,7.5% ZrO2 和9.0% ZnO。接著運用Fischer Scientific Contrad 70裝置在清潔劑裡以超音波清洗前身產物玻璃晶片15分鐘。之後，將前身產物玻璃晶片放置在蒸餾水浸潤，將其承受於超音波浸浴15分鐘，泡入10%的硝酸裡1小時，最後再度放入蒸餾水中浸潤。
最後，利用蒸餾水在旋轉清洗乾燥機洗淨矽和前身產物玻璃晶片兩者，接著將其在室溫下乾燥。將兩種晶片接觸以產生室溫預黏接，然後放置在Suss Microtech黏接器裡。將前身產物玻璃晶片放置在負電極上，並且將矽晶片放置在正電極上。
然後在真空大氣下(10-3 毫巴)不同地加熱這兩種晶片；矽晶片加熱至545℃的溫度，前身產物玻璃晶片加熱至595℃的溫度。接著將晶片承受於1750伏特的電位，電位係跨於晶片表面上所施加。將晶片保持在這些條件下20分鐘的時間。在持續施加此電壓之後，將電壓帶至零並將晶片冷卻至室溫。
在冷卻後，可觀察到能夠簡易地分開晶片，而獲致經黏接於前身產物玻璃晶片的矽薄層。詳細而言，經由處理過程，可觀察到能夠在玻璃晶片表面上獲得具有強力黏附之矽薄膜(500nm)的絕佳品質樣本。
然後夾置前身產物玻璃上中間矽結構，使得中間矽結構的矽剝離層接觸厚度約600微米的前身產物玻璃上矽支撐晶片，並且陶瓷(熔融矽石)支撐結構接觸前身產物玻璃(即如圖7)。陶瓷支撐結構對結構施予0.8psi的壓力。
然後將前身產物玻璃上中間矽結構在800℃一氬氣大氣下承受於熱處理2小時，隨後為按1000℃進一步處理2小時，將矽在玻璃上的玻璃晶片部份結晶化，藉此產生矽在玻璃陶瓷上結構。應注意到如此所產生之矽在玻璃陶瓷上結構的矽薄膜層維持未變，而且不會脫層或破裂。
由前述技術所產生的矽在玻璃陶瓷上結構將依下列方式進行ToF-SIMS分析。利用雙射束策略來運用兩個離子束-其一者是用於間歇性噴濺，而另一者則是用於對新近產生的表面加以分析。分析作業是利用Physical Electronics,Inc.,Eden Prairie,Minn.所製造的TRIFT II儀器進行。低能量Cs射束係同步於脈衝化Ga射束而用於噴濺以供分析。一小型樣本片段係經採取以配入ToF-SIMS樣本夾器(約1cm2 )。5kV133 Cs+ 射束係併同於15kV,600pA69 Ga+ 射束而用來噴濺以供分析。Cs光束係於500μm×500μm樣本區域上點陣化；Ga射束分析位於Cs噴濺範圍中央處的50μm×50μm窗口。
此ToF-SIMS分析的結果可如第8圖所示。在圖8的檢驗裡可觀察到下列項目：(1)氧化物玻璃層，開始於0.15nm的深度處(標註為AA)以及結束於約0.175nm的深度處(標註為BB);(2)第玻璃陶瓷層，開始於0.175nm的深度處(標註為BB)並結束於0.3nm的深度處(標註為CC)，此者具有改良劑正離子的強化正離子濃度，且含有來自第玻璃陶瓷層的至少鹼土金屬改良劑離子；以及(3)第二玻璃陶瓷層，開始於0.3nm的深度處並展現主體玻璃組成份。
亦可利用適當測量工具來進行矽在玻璃陶瓷上結構之彎曲的測量作業，即如熟諳本項技藝之人士所能瞭解者。圖9A及9B分別地說明矽在玻璃陶瓷上結構之拓樸的上視圖及外觀圖。圖9C為由圖9A中9C-9C展開之矽在玻璃陶瓷上結構之平坦度曲線圖。圖9D為由圖9A中9D-9D展開之矽在玻璃陶瓷上結構之平坦度的曲線圖。曲線圖各者顯示彎曲情況已不再超過約70微米。
範例2：
範例1中所進行的測試可在進一步測試裡重複而具些略變化。尤其是利用直徑100mm及厚度525微米的前身產物矽玻璃來備置前身產物玻璃上中間的矽結構。然後夾置前身產物玻璃上中間矽結構，使得前身產物玻璃上中間矽結構的矽剝離層接觸厚度約600微米的矽支撐晶片，並且陶瓷(熔融矽石)支撐結構接觸前身產物玻璃(即如圖7)。陶瓷支撐結構對結構施予約0.032psi的壓力。然後將前身產物玻璃上中間矽結構按800℃在氬氣大氣下承受於熱處理2小時，隨後為按1000℃進一步處理2小時，將矽在玻璃上的玻璃晶片部份結晶化，藉此產生矽在玻璃陶瓷上結構。
可利用適當測量工具來進行矽在玻璃陶瓷上結構之彎曲的測量作業，即如熟諳本項技藝之人士所能瞭解者。圖10A及10B分別地說明矽在玻璃陶瓷上結構之平坦度和微小波紋度的上視圖。圖10C為由圖10A中10C-10C展開矽在玻璃陶瓷上結構之平坦度的曲線圖。圖10D為由圖10A中10D-10D所展開矽在玻璃陶瓷上結構之平坦度的曲線圖。曲線圖顯示彎曲情況已不再超過約31微米。圖11A及11B為顯示所測得表面紋理的圖式，圖式表示大致無因第二支撐結構404，中間材料406或組合所導致的表面紋理。
範例1及2中所進行的測試可在進一步測試裡重複而具有些微額外變化。尤其，利用商業可購用室溫離子植入技術以及以4.2X1016 離子/cm2 的劑量和100KeV的植入能量對直徑200mm，厚度525微米的前身產物矽晶片植入以氫離子。前身產物矽晶片是用來備製前身產物玻璃上中間矽結構。然後放置於前身產物玻璃上中間的矽結構，使得前身產物玻璃上中間矽結構的矽剝離層接觸厚度約600微米的矽支撐晶片，並且陶瓷(熔融矽石)支撐結構接觸前身產物玻璃(即如圖7)。陶瓷支撐結構對結構施予約0.039psi的壓力。然後將前身產物玻璃上中間矽結構按800℃在氬氣大氣下承受於熱處理2小時，隨後為在1000℃進一步處理2小時，將矽在玻璃上的玻璃晶片部份結晶化，藉此產生矽在玻璃陶瓷上結構。
可利用適當測量工具來進行矽在玻璃陶瓷上結構之彎曲的測量作業，即如熟諳本項技藝之人士所能瞭解者。圖12A,12B及12C圖分別地說明矽在玻璃陶瓷上結構之平坦度，微小波紋度，彎弓/彎曲的上視圖。圖12D為由12A圖12D-12D所展開矽在玻璃陶瓷上結構之平坦度的曲線圖。圖12E為由圖12A中12E-12E所展開矽在玻璃陶瓷上結構之平坦度的曲線圖。曲線圖顯示彎曲情況已不再超過約56微米。並未發現因第二支撐結構404，中間材料406或組合所導致的可見表面紋理。
業界熟知此技術者了解本發明能夠作各種變化及改變而並不會脫離本發明之精神及範圍。因而，預期本發明將含蓋這些變化及改變，只要其符合下列申請專利範圍及同等情況範圍內。
100．．．SOG層結構
102．．．半導體組件
104．．．單晶質半導體材料層
106．．．提高含氧層的單晶質半導體隔離層
108．．．氧化物玻璃層
110．．．含正離子的氧化物玻璃陶瓷基板
200．．．SOG層結構
204．．．具有提高正離子濃度之改良劑正離子的氧化物玻璃陶瓷層
108．．．離子濃度之氧化物玻璃材料層
206．．．具有主體濃度玻璃陶瓷所構成之氧化物玻璃陶瓷層
302．．．剝離層
304．．．施體半導體晶片
306．．．半導體施體晶片
308．．．變弱區域
310．．．矽晶片表面
312．．．前身產物玻璃晶片
312A．．．降減正離子濃度層
312B．．．強化正離子層
312C．．．主體玻璃層
314．．．前身產物玻璃基板表面
320．．．中間半導體在玻璃基板上結構
包括的附圖是用來提供人們本發明進一步的理解，因此也併入此份規格書的一部份。附圖並不需要照比例繪製，各種元件的大小也可能為了清楚說明而改變。附圖說明了本項發明一個或以上實施例，和詳細說明一起用來解釋本發明的原理與運作。
圖1是依據本發明的一項或多項實施例在玻璃陶瓷上半導體結構的示意性斷面圖。
圖2是依據本發明的一項或多項實施例在玻璃陶瓷上半導體結構的示意性斷面圖。
圖3-6是依據本發明的一項或多項實施例製造半導體在玻璃陶瓷上結構方法的一個或多個步驟示意性斷面圖。
圖7是依據本發明的一項或多項實施例製造半導體在玻璃陶瓷上結構方法的一個或多個步驟以達到玻璃陶瓷基板之示意性斷面圖。
圖8是等依據本發明的一項或多項實施例製造及詳細說明種類之半導體在玻璃陶瓷上結構的TOF-SIMs的深度輪廓圖。
圖9A,9B,9C,9D為形貌以及曲線圖，其顯示出依據本發明的一項或多項實施例製造以及詳細說明種類之半導體在玻璃陶瓷上結構的彎曲。
圖10A,10B,10C,10D為形貌以及曲線圖，其顯示出依據本發明的一項或多項其他實施例製造以及詳細說明種類之半導體在玻璃陶瓷上結構的彎曲。
圖11A及11B為曲線圖，其顯示出依據本發明的一項或多項其他實施例接續陶瓷化處理過程前身產物玻璃基板之表面紋理。
圖12A,12B,12C,12D,及12E為形貌以及曲線圖，其顯示出依據本發明的一項或多項其他實施例製造以及詳細說明種類之半導體在玻璃陶瓷上結構的彎曲。
100．．．SOG層結構
102．．．半導體組件
104．．．單晶質半導體材料層
106．．．提高含氧層的單晶質半導體隔離層
108．．．氧化物玻璃層
110．．．含正離子的氧化物玻璃陶瓷基板

Claims (20)

  1. 一種形成半導體在玻璃陶瓷上結構的方法，該方法包含：將施體半導體晶片的植入表面承受於離子植入處理過程，藉以產生施體半導體晶片的剝離層；利用電解處理將剝離層植入表面黏接於前身產物玻璃；將剝離層分離於施體半導體晶片以形成前身產物玻璃上中間半導體上結構；將前身產物玻璃上中間半導體結構夾置於第一及第二支撐結構之間；將壓力施加於第一及第二支撐結構之一或兩者；以及將前身產物玻璃上中間半導體結構承受於熱處理步驟，藉此將前身產物玻璃結晶化而以形成半導體在玻璃陶瓷上結構。
  2. 依據申請專利範圍第1項之方法，其中：第一支撐結構為半導體支撐晶片；以及夾置步驟包含將剝離層接觸半導體支撐晶片。
  3. 依據申請專利範圍第1項之方法，其中：前身產物玻璃結構上中間半導體係指向於剝離層上方的前身產物玻璃基板；第二支撐結構當設置在前身產物玻璃基板上時，其可由具有足以提供所施加壓力之重量的金屬或陶瓷材料所形成。
  4. 依據申請專利範圍第1項之方法，其中更進一步將中間材料置於第二支撐結構與前身產物玻璃基板之間。
  5. 依據申請專利範圍第1項之方法，其中中間材料置包含石墨材料。
  6. 依據申請專利範圍第1項之方法，其中施加應力為下列一項：小於1磅每平方英吋，在0.1磅每平方英吋及1磅每平方英吋之間，以及約為0.8磅每平方英吋。
  7. 依據申請專利範圍第1項之方法，其中施加應力為下列一項：小於0.1磅每平方英吋，以及在0.03-0.1磅每平方英吋之間。
  8. 依據申請專利範圍第1項之方法，其中直接或間接接觸前身產物玻璃基板之第二支撐結構或第一支撐結構的表面修飾約為300細粒度或更高。
  9. 依據申請專利範圍第1項之方法，其中黏接步驟包含：加熱至少一個玻璃基板及施體半導體晶片；促使前身產物玻璃基板經由剝離層直接或間接接觸施體半導體晶片；以及施加電壓電勢跨越前身產物玻璃基板及施體半導體晶片以產生黏接。
  10. 依據申請專利範圍第9項之方法，其中包含至少一項下列情況：前身產物玻璃基板及施體半導體晶片之溫度提高至玻璃基板之應變點150℃範圍內；以及前身產物玻璃基板及施體半導體晶片之溫度提高至不同的數值。
  11. 依據申請專利範圍第9項之方法，其中跨越前身產物玻璃基板及施體半導體晶片之電壓電勢在100至2000伏特之間。
  12. 依據申請專利範圍第9項之方法，其中加熱處理步驟包含將前身產物玻璃結構上中間半導體承受於約800-1000℃之間的溫度，藉此將前身產物玻璃結晶化以形成半導體在玻璃陶瓷上結構。
  13. 依據申請專利範圍第12項之方法，其中加熱處理步驟過程中進行支撐步驟，使得半導體在玻璃陶瓷上結構的彎曲不會超過200微米。
  14. 依據申請專利範圍第13項之方法，其中加熱處理步驟過程中進行支撐步驟，使得半導體在玻璃陶瓷上結構的彎曲約為數十微米。
  15. 依據申請專利範圍第13項之方法，其中加熱處理步驟過程中進行支撐步驟，使得半導體在玻璃陶瓷上結構的彎曲約為70微米。
  16. 一種半導體在玻璃陶瓷上結構，其包含：半導體材料組件，其包含實質上單晶半導體材料層以及具有加強氧含量層之單晶半導體材料層；氧化物玻璃材料層；以及玻璃陶瓷層；其中半導體在玻璃陶瓷上結構之彎曲不超過200微米。
  17. 依據申請專利範圍第16項之半導體在玻璃陶瓷上結構，其中半導體在玻璃陶瓷上結構的彎曲約為數十微米。
  18. 依據申請專利範圍第16項之半導體在玻璃陶瓷上結構，其中半導體在玻璃陶瓷上結構的彎曲約為70微米。
  19. 依據申請專利範圍第16項之半導體在玻璃陶瓷上結構，其中玻璃陶瓷更進一步包含具有提高正離子濃度之改良劑正離子的第一層，其包含至少一種來自於第一玻璃陶瓷層之鹼土金屬改良劑；以及包含主體玻璃陶瓷之第二層。
  20. 依據申請專利範圍第16項之半導體在玻璃陶瓷上結構，其中氧化物玻璃以及玻璃陶瓷為不含鹼金屬。
TW098139880A 2008-11-26 2009-11-23 玻璃陶瓷為主半導體在絕緣體上結構以及其製造方法 TWI388034B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/324,576 US9257328B2 (en) 2008-11-26 2008-11-26 Glass-ceramic-based semiconductor-on-insulator structures and method for making the same

Publications (2)

Publication Number Publication Date
TW201036105A TW201036105A (en) 2010-10-01
TWI388034B true TWI388034B (zh) 2013-03-01

Family

ID=41697920

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098139880A TWI388034B (zh) 2008-11-26 2009-11-23 玻璃陶瓷為主半導體在絕緣體上結構以及其製造方法

Country Status (5)

Country Link
US (1) US9257328B2 (zh)
EP (1) EP2359399A1 (zh)
CN (1) CN102292808A (zh)
TW (1) TWI388034B (zh)
WO (1) WO2010062876A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4979732B2 (ja) * 2009-05-01 2012-07-18 信越化学工業株式会社 貼り合わせウェーハの製造方法
WO2012000821A1 (en) * 2010-06-30 2012-01-05 S.O.I.Tec Silicon On Insulator Technologies Method for reducing irregularities at the surface of a layer transferred from a source substrate to a glass-based support substrate
US8357974B2 (en) * 2010-06-30 2013-01-22 Corning Incorporated Semiconductor on glass substrate with stiffening layer and process of making the same
FR2969816B1 (fr) * 2010-12-28 2013-08-23 Soitec Silicon On Insulator Procédé de réduction des irrégularités a la surface d'une couche transférée d'un substrat source a un substrat support a base de verre
US9997353B1 (en) * 2010-12-24 2018-06-12 Ananda H. Kumar Silicon composite substrates
CN103794675B (zh) * 2012-10-26 2016-12-07 第一太阳能马来西亚有限公司 通过零距离材料转移沉积形成薄层的方法
US9281233B2 (en) 2012-12-28 2016-03-08 Sunedison Semiconductor Limited Method for low temperature layer transfer in the preparation of multilayer semiconductor devices
WO2018123799A1 (ja) * 2016-12-27 2018-07-05 パナソニックＩｐマネジメント株式会社 半導体装置
KR102562239B1 (ko) 2018-04-27 2023-07-31 글로벌웨이퍼스 씨오., 엘티디. 반도체 도너 기판으로부터의 층 전이를 용이하게 하는 광 지원형 소판 형성
US10991617B2 (en) * 2018-05-15 2021-04-27 Applied Materials, Inc. Methods and apparatus for cleaving of semiconductor substrates

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3378135B2 (ja) * 1996-02-02 2003-02-17 三菱電機株式会社 半導体装置とその製造方法
US5968857A (en) 1997-03-31 1999-10-19 Corning Incorporated Glass-ceramics
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
CN101091251B (zh) * 2004-08-18 2011-03-16 康宁股份有限公司 包含高应变玻璃或玻璃陶瓷的绝缘体上半导体结构
WO2008121262A2 (en) 2007-03-30 2008-10-09 Corning Incorporated Glass-ceramic-based semiconductor-on-insulator structures and method for making the same
US7635617B2 (en) 2007-04-27 2009-12-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate and manufacturing method of semiconductor device

Also Published As

Publication number Publication date
US20100127343A1 (en) 2010-05-27
TW201036105A (en) 2010-10-01
US9257328B2 (en) 2016-02-09
CN102292808A (zh) 2011-12-21
WO2010062876A1 (en) 2010-06-03
EP2359399A1 (en) 2011-08-24

Similar Documents

Publication Publication Date Title
TWI388034B (zh) 玻璃陶瓷為主半導體在絕緣體上結構以及其製造方法
TWI470743B (zh) 玻璃陶瓷為主半導體在絕緣體上結構及其製造方法
EP1929511B1 (en) Semiconductor on glass insulator with deposited barrier layer
US7262466B2 (en) Strained semiconductor-on-insulator structures and methods for making strained semiconductor-on-insulator structures
JP5152819B2 (ja) ガラスベースｓｏｉ構造
US7619283B2 (en) Methods of fabricating glass-based substrates and apparatus employing same
EP1782474A2 (en) High strain glass/glass-ceramic containing semiconductor-on-insulator structures
TW201218312A (en) Semiconductor on glass substrate with stiffening layer and process of making the same
WO2006112995A2 (en) Glass-based semiconductor on insulator structures and methods of making same
TWI459451B (zh) 改良基板組成份及形成半導體於絕緣體元件上之方法
TWI437645B (zh) 玻璃陶瓷為主的絕緣層上半導體之結構及其製法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees