JP5152819B2 - ガラスベースｓｏｉ構造 - Google Patents

ガラスベースｓｏｉ構造 Download PDF

Info

Publication number
JP5152819B2
JP5152819B2 JP2006508760A JP2006508760A JP5152819B2 JP 5152819 B2 JP5152819 B2 JP 5152819B2 JP 2006508760 A JP2006508760 A JP 2006508760A JP 2006508760 A JP2006508760 A JP 2006508760A JP 5152819 B2 JP5152819 B2 JP 5152819B2
Authority
JP
Japan
Prior art keywords
substrate
glass
bonding
wafer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006508760A
Other languages
English (en)
Other versions
JP2006518116A (ja
JP2006518116A5 (ja
Inventor
ジー クイラード，ジェイムズ
エフ マック，ジョーゼフ
ピー ガドカリー，キショー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of JP2006518116A publication Critical patent/JP2006518116A/ja
Publication of JP2006518116A5 publication Critical patent/JP2006518116A5/ja
Application granted granted Critical
Publication of JP5152819B2 publication Critical patent/JP5152819B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Joining Of Glass To Other Materials (AREA)
  • Laminated Bodies (AREA)

Description

関連出願の説明
本出願は、２００３年２月１８日に出願された米国仮特許出願第６０／４４８１７６号の優先権の利益を主張するものであり、上記仮特許出願明細書の内容全体を文献引用によってここに組み込んだものとする。
本発明は絶縁体上半導体(ＳＯＩ)構造に関する。さらに詳しくは、本発明は、(１)そのような構造を作成する方法及び(２)そのような構造の新規な形態に関する。
今日までのところ、絶縁体上半導体構造に最も一般的に用いられている半導体材料はシリコンであった。そのような構造は文献においてシリコン・オン・インシュレータ構造と称され、略語‘ＳＯＩ’がそのような構造に適用されてきた。本発明は、全般的には、シリコン・オン・インシュレータ構造をはじめとする絶縁体上半導体構造に関する。
説明を容易にするため、以下の議論は、時折、シリコン・オン・インシュレータ構造に関してなされる場合がある。この特定のタイプの絶縁体上半導体構造への言及は、本発明の説明を容易にするためになされるものであり、本発明の範囲を何ら限定するものではなく、また、限定すると解されるべきではない。
本明細書において、略語ＳＯＩは、限定的ではないがシリコン・オン・インシュレータをはじめとする絶縁体上半導体構造のこと言うために一般に用いられる。同様に、略語ＳＯＧは、限定的ではないがガラス上シリコン構造ををはじめとするガラス上半導体構造のこと言うために一般に用いられる。ＳＯＧという呼称は、限定するものではないがガラス−セラミック上シリコン構造をはじめとするガラス−セラミック上半導体構造も含むとされる。略語ＳＯＩはＳＯＧを包含する。
シリコン・オン・インシュレータ技術は、高性能薄膜トランジスタ、太陽電池及び、アクティブマトリックス型ディスプレイあどのディスプレイにとってますます重要になっている。シリコン・オン・インシュレータウエハは、絶縁性材料上の(一般に厚さ０.１〜０.３μｍであるが、５μｍもの厚さの場合もある)実質的に単結晶のシリコンの薄層からなる。
そのようなウエハを得る様々な手段には、格子整合基板上でのＳｉのエピタキシャル成長； ＳｉＯ２の酸化物層を成長させた別のシリコン基板上への単結晶シリコンウエハの接合形成及び、引き続く、上部ウエハの単結晶シリコンの、例えば０.１〜０.３３μｍ層までの研磨またはエッチング; あるいは、イオン注入法がある。イオン注入法では、水素イオンまたは酸素イオンが注入されるが、酸素イオン注入の場合はシリコンウエハ内にＳｉで覆われた埋込酸化物層が形成され、水素イオン注入の場合は薄Ｓｉ層が分離(剥離)されて酸化物層をもつ別のウエハに接合される。これらの３つの手法の内では、イオン注入に基づく手法が工業的に最も実用的であることがわかっている。特に、水素イオン注入法は、所要注入エネルギーが酸素イオン注入の所要注入エネルギーの５０％未満であり、所要ドーズ量が２桁低いという点で、酸素イオン注入プロセスに優る利点を有する。
水素イオン注入法による剥離は初め、例えば非特許文献１において教示され、ミシェル・ブルーエル(Michel Bruel)により(特許文献１を参照のこと)、また非特許文献２及び非特許文献３においてさらに実証された。
この方法は一般に以下の工程からなる。単結晶シリコンウエハ上に熱酸化物層を成長させる。次いで、このウエハに水素イオンを注入して表面下傷を発生させる。注入エネルギーによって傷の発生する深さが決まり、ドーズ量によって傷の密度が決まる。次いで、このウエハを室温で別のシリコン基板(支持基板)上に接触させて仮の接合を形成する。
次いで、このウエハを約６００℃で熱処理して、Ｓｉウエハからのシリコン薄層の分離に用いるために表面下傷を成長させる。次いで、得られた集成体を１０００℃より高い温度に加熱して、ＳｉＯ２の下層をもつＳｉ膜を支持基板、すなわちイオン注入されていないＳｉウエハに完全に接合させる。このようにして、このプロセスにより、接合さ酸化物絶縁体層を間に挟んでシリコン薄層と別のシリコンウエハとが接合わされたシリコン・オン・インシュレータ構造が形成される。
ＳＯＩ構造の工業的適用にはコストが重要な要件である。今日までのところ、そのような構造のコストの大部分が、シリコン薄膜で覆われた酸化物層を支持するシリコンウエハのコストであった。すなわちコストの大部分は支持基板であった。
支持基板としての石英の使用が様々な特許明細書に述べられているが(特許文献２，特許文献３，特許文献４，特許文献５，特許文献６及び特許文献７を参照のこと)、石英はそれ自体比較的高価な材料である。上記文献のいくつかは、支持基板を論じる際に、石英ガラス、ガラス及びガラス−セラミックに言及している。これらの文献に挙げられているその他の支持基板材料には、ダイアモンド、サファイア、炭化シリコン、窒化シリコン、セラミック、金属及びプラスチックがある。
本発明の発明者等が見いだしたように、ＳＯＩ構造においてシリコンウエハをそれほど高価ではない材料で作られたウエハで置き換えることは容易べからざることである。特に、低コストで大量に製造できるタイプのガラスまたはガラス−セラミックでつくられたウエハでシリコンウエハを置き換えることは困難である。すなわち、費用効果の高いＳＯＧ構造を作成することは困難である。これは、本発明以前には、絶縁体上半導体構造における支持基板としてガラスまたはガラス−セラミックを使用するための実用技法が当業界になかったためである。
本発明はそのような技法を提供し、したがって、ＳＯＩ構造のためのより低コストの基板を求める当業界の長年のニーズを満たす。さらに、本発明はそのような構造の新規な形態を提供する。本発明の数多くの用途の中には、光エレクトロニクス、ＲＦエレクトロニクス及び複合信号(アナログ／デジタル)エレクトロニクスのような分野における用途があり、さらに、非晶質シリコン及び多結晶シリコンをベースとするデバイスに比較して大幅に高性能化できるディスプレイ、例えばＬＣＤ及びＯＬＥＤにおける用途もある。さらに、効率の高い光電池及び太陽電池も可能となる。本願発明者等の新規な処理技術及び新規なＳＯＩ構造はＳＯＩ構造のコストを著しく削減し、よって、よりコストの低いデバイスにを求める半導体分野の飽くなき要求を満たすものである。
米国特許第５３７４５６４号明細書 米国特許第６１４０２０９号明細書 米国特許第６２１１０４１号明細書 米国特許第６３０９９５０号明細書 米国特許第６３２３１０８号明細書 米国特許第６３３５２３１号明細書 米国特許第６３９１７４０号明細書 ビスター(Bister)等，「Ｓｉ及びＧｅ内の０.３〜２ＭｅＶの範囲のＨ＋イオン及び０.７〜２ＭｅＶの範囲のＨ２＋イオン(Ranges of the 0.3-2 MeV H+ and 0.7-2 MeV H2+ ions in Si and Ge)」，Radiation Effects，１９８２年，第５９巻，ｐ.１９９〜２０２ エム・ブルーエル(M. Bruel)，Electronics Lett.，１９９５年，第３１巻，ｐ.１２０１〜１２０２ エル・ディチオッチオ(L. Dicioccio)，ワイ・レティエク(Y. Letiec)，エフ・ルタートル(F. Letertre)，シー・ジョウサッド(C. Jaussad)及びエム・ブルーエル(M. Bruel)，Electronic Lett.，１９９６年，第３２巻，ｐ.１１４４〜１１４５
本発明の課題は、絶縁体上半導体構造における支持基板としてガラスまたはガラス−セラミックを使用するための実用的手段を提供することである。
第１の態様にしたがえば、本発明は絶縁体上半導体構造、特にＳＯＧ構造を作成する方法において、
(Ａ)第１及び第２の基板(１０，２０)を提供する工程であって、
(１)第１の基板(１０)は、第２の基板との接合形成のための第１の外表面(第１の接合形成表面)(１１)、第１の基板に力を印加するための第２の外表面(第１の力印加表面)(１２)及び、第１の基板を第１の部分(１４)と第２の部分(１５)に分離するための内部域(１３)(内部域(１３)は以降、例えば水素イオン注入域とすることができる、‘分離域’と称される)を有し、
(ａ)第１の接合形成表面(１１)、第１の力印加表面(１２)及び分離域(１３)は互いにほぼ平行であり、
(ｂ)第２の部分(１５)は分離域(１３)と第１の接合形成表面(１１)の間にあり、
(ｃ)第１の基板(１０)は実質的に単結晶の半導体材料を含み；
(２)第２の基板(２０)は、一方は第１の基板との接合形成のための外表面(第２の接合形成表面)(２１)であり、他方は第２の基板に力を印加するための外表面(第２の力印加表面)(２２)である、２つの外表面を有し、
(ａ)第２の接合形成表面(２１)及び第２の力印加表面(２２)は互いにほぼ平行であり、距離Ｄ２だけ互いに隔てられ、
(ｂ)第２の基板(２０)は酸化物ガラスまたは酸化物ガラス−セラミックからなる工程；
(Ｂ)第１及び第２の接合形成表面(１１，２１)を接触させる工程(接触すると、第１及び第２の接合形成表面は、第１の接合形成表面と第２の接合形成表面の間に本明細書で‘界面’と称されるものを形成する)；
(Ｃ)第１及び第２の接合形成表面において(すなわち界面において)第１及び第２の基板が互いに接合するに十分な時間中に、同時に、
(１)第１及び第２の接合形成表面(１１，１２)を互いに押し付けるために第１及び第２の力印加表面(１２，２２)に力を印加し、
(２)第１及び第２の力印加表面(１２，２２)のそれぞれにおける第１及び第２の電圧Ｖ１及びＶ２をを特徴とする電場を第１及び第２の基板(１０，２０)にかけ、ここで、Ｖ１及びＶ２は第１及び第２の力印加表面において均一であり、電場が第１の基板(１０)から第２の基板(２０)に向けられるようにＶ１はＶ２より高い、
(３)第１及び第２の基板(１０，２０)を加熱し、ここで、加熱は第１及び第２の力印加表面(１２，２２)のそれぞれにおける第１及び第２の温度Ｔ１及びＴ２を特徴とし、それぞれの温度は第１及び第２の力印加表面において均一であり、共通の温度まで冷却される際に、第１及び第２の基板(１０，２０)が相異なる収縮を受け、よって分離域(１３)において第１の基板(１０)が弱化されるように、選ばれる工程；及び
(Ｄ)接合された第１及び第２の基板(１０，２０)を(例えば室温などの共通の温度まで)冷却する工程及び分離域(１３)において第１及び第２の部分(１４，１５)を分離する工程；
を有してなり、酸化物ガラスまたは酸化物ガラス−セラミックが以下の２つの特徴、
(ｉ)酸化物ガラスまたは酸化物ガラス−セラミックは、１０００℃より低い歪点を有し、工程(Ｃ)中に、第２の接合形成表面(２１)から離れて第２の力印加表面(２２)に向かう方向に第２の基板(２０)内を移動する陽イオン(例えばアルカリイオンまたはアルカリ土類イオン)を含有する、及び／または
(ii)酸化物ガラスまたは酸化物ガラス−セラミックは、工程(Ｃ)中に、第２の接合形成表面(２１)から離れて第２の力印加表面(２２)に向かう方向に第２の基板(２０)内を移動する、(ａ)非架橋酸素及び(ｂ)陽イオン(例えばアルカリイオンまたはアルカリ土類イオン)を含有する、
の内の１つまたはいずれをも有する、
方法を提供する。
当業界において既知であるように、酸化物ガラス内または酸化物−セラミックのガラス相内の非架橋酸素は、ガラスの非網目形成成分としてガラスに寄与する酸素である。例えば、CORNING INCORPORATED GLASS COMPOSITION NO.1737及びCORNING INCORPORATED GLASS COMPOSITION NO.EAGLE 2000(商標)のような市販のＬＣＤディスプレイガラスの場合、非架橋酸素は、ガラス組成へのアルカリ土類酸化物(例えば、ＭｇＯ，ＳｒＯ及び／またはＢａＯ)の導入によりガラスの一部となる酸素などである。
いかなる特定の動作理論にも束縛されることは望まないが、工程(Ｃ)中に電気分解型反応が起こると考えられる。詳しくは、半導体基板(第１の基板)が電気分解型反応のための陽極としてはたらき、反応性酸素が第１の基板と第２の基板の間の界面領域でつくられると考えられる。この酸素が半導体材料(例えばシリコン)と反応して、その場で、酸化された半導体の混成領域(例えば、シリコンベース半導体についてはシリコン酸化物領域)(１６)を形成すると考えられる。この混成領域は界面に始まり、第１の基板内に延びる。第２の基板の酸化物ガラスまたは酸化物ガラス−セラミックにおける非架橋酸素の存在が、第１の基板の半導体材料と反応する酸素酸素を発生させる役割を果たすと考えられる。
そのような反応性酸素の発生及び反応性酸素の半導体材料との化合が、第１の基板の半導体材料と第２の基板の酸化物ガラスまたは酸化物ガラス−セラミックの間に本発明が達成する強い接合の原因である、すなわち、第１の基板と第２の基板の間の接合の内の少なくとも一部(おそらくは全て)は第２の基板から発生する反応性酸素との半導体材料の反応によると考えられる。重要なことは、従来技法と異なり、この強い接合が高温処理、すなわち１０００℃より高い温度での処理を必要とせずに達成されることである。
この高温処理を避けることができることにより、第２の基板を低コストで大量に製造できる材料とすることが可能になる。すなわち、高温処理を排除することにより、本発明では、シリコン、石英、ダイアモンド、サファイア等のような高価な耐熱性材料からなる支持基板の必要がなくなる。
詳しくは、高温処理を必要とせずに強い接合を達成できれば、第２の基板を酸化物ガラスまたは酸化物ガラス−セラミック、一実施形態においては１０００℃より低い歪点を示すガラスまたはガラス−セラミック、で構成することが可能になる。さらに詳しくは、ディスプレイ用途の場合、酸化物ガラスまたは酸化物ガラス−セラミックは一般に８００℃より低く、別の実施形態においては７００℃より低い、歪点を有する。エレクトロニクス及びその他の用途の場合、歪点は１０００℃より低いことが好ましい。ガラス作成技術において周知であるように、歪点が低いガラス及びガラス−セラミックは、歪点が高いガラス及びガラス−セラミックよりも、製造が容易である。
接合形成を容易にするため、酸化物ガラスまたは酸化物ガラス−セラミックは、少なくともある程度、導電可能であるべきである。酸化物ガラス及び酸化物ガラス−セラミックの導電率はそれぞれの温度に依存し、したがって半導体材料と酸化物ガラスまたは酸化物ガラス−セラミックの間に強い接合を達成するには、(１)ガラスまたはガラス−セラミックの導電率、(２)工程(Ｃ)において用いられる温度(Ｔ１及びＴ２)、(３)工程(Ｃ)中に第１及び第２の基板に印加される電場の強度及び(４)工程(Ｃ)が実施される時間長、の間に適正な関係がある。
一般的指針として、酸化物ガラスまたは酸化物ガラス−セラミックは、２５０℃において１０１６Ω-ｃｍ以下の比抵抗ρ(すなわち、２５０℃において１０−１６シーメンス/ｃｍ以上の導電率)を有することが好ましい。２５０℃におけるρは１０１３Ω-ｃｍ以下であることがさらに好ましく、１０１１.５Ω-ｃｍ以下であることが最も好ましい。石英は２５０℃において１０１１.８Ω-ｃｍの所要比抵抗を有するが、工程(Ｃ)中に移動できる陽イオンが欠けており、この結果、上記の手順にしたがうＳＯＩ構造の作成における第２の基板としての使用に適していないことに注意されたい。
第１及び第２の基板のいかなる特定の組合せに対しても、当業者であれば、工程(Ｃ)に適する時間、温度及び電場強度の組合せを本開示から容易に求めることができるであろう。詳しくは、当業者であれば、ＳＯＩ構造が別の処理中及び／または使用中に受けるであろう様々な力及び環境条件に耐えるに十分に強い、半導体と酸化物ガラスまたは酸化物ガラス−セラミックの間の接合をつくる、上記のパラメータの組合せを選択することができるであろう。
接合形成における上記の役割に加えて、工程(Ｃ)において印加される電場は、また、第２の基板内の陽イオン(カチオン)を第２の基板の接合形成表面(第２の接合形成表面)から力印加表面(第２の力印加表面)に向かう方向へ移動させる。そのような移動は第１の基板と第２の基板の間の界面に始まり、第２の基板内に延びる空乏領域(２３)を形成することが好ましい。すなわち、空乏領域は第２の接合形成表面に始まり、第２の力印加表面に向かって第２の基板内に延びる。
そのような空乏領域の形成は、酸化物ガラスまたは酸化物ガラス−セラミックがアルカリイオン、例えば、Ｌｉ＋１，Ｎａ＋１及び／またはＫ＋１を含有する場合に、そのようなイオンは半導体デバイスの動作を妨害することが知られているから、特に望ましい。アルカリ土類イオン、例えば、Ｍｇ＋２，Ｃａ＋２，Ｓｒ＋２及び／またはＢａ＋２も半導体デバイスの動作を妨害することができ、したがって、空乏領域ではこれらのイオンの濃度も低減していることが好ましい。
重要なことは、一旦形成された空乏領域は、工程(Ｃ)において用いられる温度と同等であるか、それよりある程度高い、高温までＳＯＩ構造が加熱されたとしても、時間の経過に対して安定なことである。高温で形成された空乏領域は、ＳＯＩ構造の通常の動作温度及び形成温度において特に安定である。これらの要件は使用中またはさらなるデバイスプロセスの間にアルカリイオン及びアルカリ土類イオンがＳＯＩ構造の酸化物ガラスまたは酸化物ガラス−セラミックから半導体に拡散して戻ることはないであろうことを保証し、このことは工程(Ｃ)の接合形成プロセスの一環として電場を用いることから得られる重要な利点である。
強い接合を達成するためのプロセスパラメータの選択と同様に、注目する陽イオンの全てに対して所望の幅及び所望の低減された陽イオン濃度の空乏領域を達成するに必要なプロセスパラメータは、本開示から当業者が容易に求めることができる。存在すれば、空乏領域は、本発明の方法態様にしたがって作成されたＳＯＩ構造の独特の特徴である。
空乏領域に加えて、電場の印加により、酸化物ガラスまたは酸化物ガラス−セラミックに含有される１つまたはそれより多くの可動陽イオンに対する‘パイルアップ’領域も形成される。存在すれば、そのような領域は、第１の基板と第２の基板の間の界面から最も遠い、空乏領域の縁(端)にまたはその近くにある。パイルアップ領域内において、陽イオンはバルク濃度より高い濃度を有する。例えば、原子％で測定すると、パイルアップ領域における陽イオンのピーク濃度は、例えばバルク濃度の５倍まで高くなり得る。空乏領域と同様に、そのようなパイルアップ領域は、存在すれば、本発明の方法態様にしたがって作成されたＳＯＩ構造の独特の特徴である。
工程(Ｃ)中の第１及び第２の基板の温度、すなわちＴ１及びＴ２の値は、第１の基板を第１及び第２の部分に分割し且つ第２の部分を第２の基板に接合さできるように、分離域において半導体基板(第１の基板)を弱化(例えば表層剥離)するという重要な機能を果たすように選ばれる。このようにして、所望の厚さ、例えば、１０ｎｍと５００ｎｍの間、場合によっては５μｍまでの、厚さＤＳの半導体部分を有するＳＯＩ構造が達成される。
いかなる特定の理論にも束縛されることは望まないが、分離域における半導体基板の弱化は主として、接合された第１及び第２の基板が工程(Ｃ)後に、例えば室温まで、冷却されているときにおこると考えられる。Ｔ１及びＴ２を適切に洗濯することにより(以下を参照のこと)、この冷却によって第１及び第２の基板に相異なる収縮を生じさせることができる。この相異なる収縮が応力を第１の基板に加え、これが分離域における第１の基板の弱化／表層剥離として現れる。以下で論じるように、相異なる収縮は第２の基板が第１の基板より大きく収縮しようとするような収縮であることが好ましい。
本明細書で用いられる、「共通の温度までの冷却時の相異なる収縮」という字句及び同様の字句は、第１及び第２の基板が接合されていなければ、そのような冷却によってそれぞれが相異なる量だけ収縮するであろうことを意味する。しかし、第１及び第２の基板は工程(Ｃ)の間に接合された、堅い材料であるから、実際におこる個々の基板の収縮量は、接合が形成されていない場合におこるであろう収縮量と異なるであろう。この差により、冷却の結果として、一方の基板は伸張を受け、他方の基板は圧縮を受ける。「収縮しようとする」という字句及び同様の字句は、接合されている場合の基板の収縮が一般にそれぞれが接合されていない場合の収縮とは異なるであろうという事実、例えば論じられている基板は冷却の結果としてある量だけ収縮しようとするかもしれないが収縮できず、一般に、別の基板と接合されている結果として実際にはその量だけ収縮することはないであろうという事実を表すために本明細書で用いられる。
工程(Ｃ)中に用いられるＴ１及びＴ２の値は、第１及び第２の基板の相対熱膨張係数に依存するであろう。これらの値の選択の目標は、冷却中に分離域に応力を加え、よって弱化させるように、基板の一方、好ましくは第２の基板が他方の基板、好ましくは第１の基板より大きく収縮しようとすることを保証することである。
一般的に言って、冷却中に第２の基板が第１の基板より大きく収縮しようとするためには、第１及び第２の基板のＴ1及びＴ２並びにＣＴＥ(熱膨張係数)(それぞれＣＴＥ１及びＣＴＥ２)が関係式：
ＣＴＥ２・Ｔ２＞ＣＴＥ1・Ｔ1
を満たす必要があり、ここでＣＴＥ1は実質的に単結晶の半導体材料の０℃熱膨張係数であり、ＣＴＥ２は酸化物ガラスまたは酸化物ガラス−セラミックの０〜３００℃熱膨張係数である。この関係式では第１及び第２の基板が０℃の共通基準温度まで冷却されることが仮定されている。
この関係式の適用においては、酸化物ガラスまたは酸化物ガラス−セラミックが関係式：
５×１０−７/℃≦ＣＴＥ≦７５×１０−７/℃
を満たす０〜３００℃熱膨張係数ＣＴＥを有することが好ましいことが念頭におかれるべきである。比較のため、実質的に単結晶のシリコンの０℃熱膨張係数はほぼ２４×１０−７/℃であり、０〜３００℃平均ＣＴＥはほぼ３２.３×１０−７/℃である。第２の基板に対しては７５×１０−７/℃以下のＣＴＥが一般に好ましいが、ある場合、例えば太陽電池のような用途に使用するためのソーダ石灰ガラスの場合には、第２の基板のＣＴＥは約７５×１０−７/℃より高くすることができる。
関係式ＣＴＥ２・Ｔ２＞ＣＴＥ1・Ｔ1からわかるように、酸化物ガラスまたは酸化物ガラス−セラミックのＣＴＥ(ＣＴＥ２)が半導体材料のＣＴＥ(ＣＴＥ１)より小さい場合、冷却中に第２の基板が第１の基板より大きく収縮しようとするためにはより大きなＴ２−Ｔ１差が必要となるであろう。逆に、酸化物ガラスまたは酸化物ガラス−セラミックのＣＴＥが半導体材料のＣＴＥより大きければ、より小さいＴ２−Ｔ１差を用いることができる。実際上、酸化物ガラスまたは酸化物ガラス−セラミックのＣＴＥが半導体材料のＣＴＥより十分に大きければ、Ｔ２−Ｔ１差はゼロにまたは負になる場合わさえある。しかし、酸化物ガラスまたは酸化物ガラス−セラミックのＣＴＥは一般に半導体材料のＣＴＥの比較的近くにあるように選ばれるので、冷却中に第２の基板が第１の基板より大きく収縮しようとするであろうことを保証するためには正のＴ１−Ｔ２差が必要とされる。Ｔ２＞Ｔ１とすることは、酸化物ガラスまたは酸化物ガラス−セラミックをより反応性にする傾向があるから、酸化物ガラスまたは酸化物ガラス−セラミックの半導体材料との接合形成においても役立ち得るので望ましい。また、Ｔ２＞Ｔ１とすることは、第１の基板と第２の基板の間の界面から離れる陽イオンの移動を容易にすることもできるから、望ましい。
冷却中の第１の基板と第２の基板の間の相異なる収縮及びその結果の分離域における第１の基板の弱化／表層剥離は、冷却中に第２の基板に第１の基板より大きく収縮しようとさせる以外の手法によって達成することができる。詳しくは、第２の基板より大きく収縮しようとする第１の基板を用いることができる。やはり、相異なる収縮は第１及び第２の基板のＣＴＥ及び温度の選択によって達成される。一般的に言って、この場合については、ＣＴＥ1・Ｔ1がＣＴＥ２・Ｔ２より大きい必要がある。
第１の基板が第２の基板より大きく収縮しようとする場合、第１の基板、特に第１の基板の第２の部分が、冷却の終了時には、圧縮下にあるのではなく、伸張下にあるであろう。一般に、完成ＳＯＩ構造においては半導体膜(第１の基板の第２の部分)が圧縮下にあることが好ましく、このため、冷却中に相異なる収縮が第２の基板に第１の基板より大きく収縮させようとする手法が好ましい手法となる。しかし、用途によっては、半導体膜をある程度の伸張の下におくことが好ましい場合もある。
すなわち、要約すれば、本発明の実施において他の条件の組合せを用いることができるが、本発明の好ましい実施形態においては、工程(Ｃ)中にＴ２がＴ１より高く、工程(Ｃ)中に用いられる高温からの冷却中に第２の基板が第１の基板より大きく収縮しようとする。
やはり、本発明のいかなる特定の用途(すなわち、いかなる特定の半導体材料及びいかなる酸化物ガラスまたは酸化物ガラス−セラミック)に対しても、当業者であれば、所望のＳＯＩ構造を作成するために第１の基板の第１及び第２の部分が互いに分離され得るように分離域を弱化するに十分なレベルの相異なる収縮を与えるＴ１及びＴ２の値を本発明の開示内容に基づいて容易に選択することができるであろう。
図１Ｄに関して以下でさらに詳細に論じるように、分離域における第１及び第２の部分の分離の結果、それぞれの部分は、分離がおこった‘表層剥離’表面を有する。当業界において既知であるように、初期形成時に、すなわち、後続するいかなる表面処理よりも前に、そのような表層剥離表面は、一般に、少なくとも０.５ｎｍＲＭＳ程度、例えば１〜１００ｎｍの範囲にあり、用いられるプロセス条件に依存する、表面粗さを特徴とし、第１または第２の部分の本体に存在する、より高い、分離域を形成するために用いられた注入イオン、例えば水素の濃度を一般に有するであろう。初期形成されたままの表層剥離表面はＴＥＭ(透過型電子顕微鏡)によって見られるような歪んだ結晶構造も特徴とする。一般的用途において、表層剥離表面は使用前に、ＲＭＳ表面粗さが１ｎｍ以下になるように、例えばエレクトロニクス用途の場合は０.１ｎｍ程度のＲＭＳ表面粗さまで、研磨される。本明細書で用いられる、「表層剥離表面」という字句は初期形成されたままの表面及び以降のいずれかの処理後の表面を含む。
工程(Ｃ)中に第１及び第２の基板に印加される圧力により、第１及び第２の基板が、工程(Ｃ)の熱及び電場処理を受けながら密着することが保証される。このようにして、基板間の強い接合の形成を達成することができる。
一般に、半導体基板(第１の基板)はガラスまたはガラス−セラミック基板(第２の基板)より高いレベルの印加圧力に耐えることができるであろう。したがって、圧力は第２の基板に損傷を与えずに基板間の密着を与えるように選ばれる。
広い範囲の圧力を用いることができる。例えば、第１及び第２の基板の第１及び第２の力印加表面のそれぞれに印加される単位面積当りの力Ｐは、関係式：
１ｐｓｉ(６.９×１０３Ｐａ)≦Ｐ≦１００ｐｓｉ(６.９×１０５Ｐａ)
を満たすことが好ましく、関係式：
１ｐｓｉ(６.９×１０３Ｐａ)≦Ｐ≦５０ｐｓｉ(３.４×１０５Ｐａ)
を満たすことが最も好ましい。
やはり、当業者であれば、本発明のいずれか特定の用途に用いるための特定の圧力も本開示から容易に求めることができる。
本発明の第１の態様は、単一の第１の基板及び単一の第２の基板を用いて実施することができる。あるいは、本発明の方法は、単一の第２の基板上に１つより多くのＳＯＩ構造を形成するために用いることができる。
例えば、工程(Ａ)から(Ｄ)を第２の基板の領域全体を覆わない第１のＳＯＩ構造を形成するために用いることができる。その後、工程(Ａ)から(Ｄ)を繰り返して、第１のＳＯＩ構造で覆われていない領域の全てまたは一部を覆う第２のＳＯＩ構造を形成することができる。第２のＳＯＩ構造は第１のＳＯＩ構造と同じであっても異なっていてもよく、例えば、第２のＳＯＩ構造は、第１のＳＯＩ構造の作成に用いられた第１の基板の半導体材料と同じかまたは異なる、実質的に単結晶の半導体材料からなる第１の基板を用いて作成することができる。
工程(Ａ)において複数の(すなわち２つまたはそれより多くの)第１の基板を提供し、工程(Ｂ)においてこれらの第１の基板の全てを単一の第２の基板に接触させ、次いで、得られた複数の第１の基板／単一の第２の基板集成体に工程(Ｃ)及び(Ｄ)を実施することにより、単一の第２の基板上に複数のＳＯＩ構造が同時に形成されることがさらに好ましい。工程(Ａ)において提供される複数の第１の基板は、全て同じとするか、全て異ならせるか、あるいはいくつかを同じとし、いくつかを異ならせることができる。
いずれの手法が用いられようとも、得られる単一の酸化物ガラスまたは酸化物ガラス−セラミック基板上の複数のＳＯＩ構造は、本発明の特定の用途に適するように、接触させることも可能であるし、離しておくことも可能である。望ましければ、隣り合う構造のいくつかまたは全ての間の隙間を、例えば、いずれかの所望の寸法の酸化物ガラスまたは酸化物ガラス−セラミック基板上に１つまたはそれより多くの連続半導体層を得るために半導体材料で埋めることができる。
上述の方法態様に加えて、本発明は新規なＳＯＩ構造も提供する。
すなわち、第２の態様にしたがえば、本発明は直接にあるいは１つまたはそれより多くの中間層を介して互いに張り合わされた第１及び第２の層(１５，２０)を含み、
(ａ)第１の層(１５)は実質的に単結晶の半導体材料を含み、
(ｂ)第２の層(２０)は酸化物ガラスまたは酸化物ガラス−セラミックを含み、
(Ｃ)第１の層と第２の層の間の接合強度は、少なくとも８Ｊ/ｍ２，好ましくは少なくとも１０Ｊ/ｍ２，最も好ましくは少なくとも１５Ｊ/ｍ２である、
絶縁体上半導体構造を提供する。
本明細書を通して用いられ、また特許請求の範囲において用いられるように、ＳＯＩ構造の半導体層と酸化物ガラスまたは酸化物ガラス−セラミック層の間の接合強度は押込手順を用いて求められる。そのような手順は、高分子材料、金属材料及び脆性材料を含む、広範な材料に対する薄膜及び被膜の密着性を評価するために広く用いられている。この手法は、界面歪エネルギー開放率の形態で密着度の定量的尺度を与える。
以下に提示される実施例において、バーコビッチ(Berkovich)ダイアモンド圧子を装着したNano Indenter II(MTS System Corporation, 米国ミネソタ州イーデンプレイリー(Eden Prairie))を用いて、ガラス上のシリコン被膜の押込測定を実施した。もちろん、接合強度値を求めるために他の装置を用いることができる。以下の実施例１２において詳細に論じるように、ある範囲の負荷にわたって押込みを行い、離層の形跡を求めて押込点に接する周囲領域を調べた。接合エネルギーの計算は以下の文献、ディー・ビー・マーシャル(D. B. Marshall)及びエイ・ジー・エバンス(A. G. Evans)，「残留応力がある薄膜の密着度の押込による測定Ｉ．界面離層の機構(Measurement of Adherence of Residually Stressed Thin Films by Indentation. I. Mechanics of Interface Delamination)」，J. App. Phys.，１９８４年，第５６巻，第１０号，ｐ.２６３２〜２６３８，にしたがって行った。この文献の該当部分は本明細書に参照として含まれる。この文献の手順は、特許請求の範囲によって必要とされる接合エネルギーの計算に用いられることになる。
ＳＯＩ構造が、例えば、本発明の第１の態様を用いて作成される場合、第１の層は、表層剥離表面である第２の層から最も遠い表面(第２の面１３ｂ)を有するであろう。この場合、第２の層の酸化物ガラスまたは酸化物ガラス−セラミックは、
(ａ) 関係式：
５×１０−７/℃≦ＣＴＥ≦７５×１０−７/℃，及び
ρ≦１０１６Ω-ｃｍ
を満たす０〜３００℃熱膨張係数ＣＴＥ及び２５０℃比抵抗ρ，及び
(ｂ) １０００℃より低い歪み点ＴＳ
を有することも好ましいであろう。酸化物ガラスまたは酸化物ガラス−セラミックは、酸化物ガラスまたは酸化物ガラス−セラミックの温度Ｔが関係式：
ＴＳ−３５０≦Ｔ≦ＴＳ＋３５０
を満たすときに、電場によって酸化物ガラスまたは酸化物ガラス−セラミック内の分布を変えることができる陽イオンも含有するであろう。ここでＴＳ及びＴの単位は℃である。
理解されるであろうように、ガラスまたはガラス−セラミック層と、この層に張り合わされた半導体層、例えばシリコン層の間の接合の強度は、ＳＯＩ構造の肝要な特性である。ＳＯＩ構造上へのまたはＳＯＩ構造内への薄膜トランジスタまたはその他のデバイスの作成にともなう処理にＳＯＩ構造が耐えうることを保証するためには、高い接合強度及び耐久性が非常に重要である。例えば、切断、研磨および同様の処理工程中にデバイスの構造を維持するには高い接合強度が重要である。高い接合強度により、半導体薄膜を含む様々な厚さの半導体膜を、ガラスまたはガラス−セラミック基板に張り合わせたまま処理することも可能となる。
ＳＯＩ構造を作成するための標準的熱プロセスの場合のＳｉ-ＳｉＯ２接合の接合エネルギーは、アニール温度に依存し、１１００℃アニール後に１〜４Ｊ/ｍ２の範囲にあることが知られている。キュー・ワイ・トン(Q. Y. Tong)及びユー・ゴセル(U. Gosele)著，「半導体ウエハ接合形成(Semiconductor Wafer Bonding)」，(米国ニューヨーク)，ジョン・ワイリー・アンド・サンズ社(John Wiley & Sons Inc.)，１９９４年，ｐ.１０８を参照のこと。以下で述べる実施例で実証されるように、本発明の第２の態様にしたがえば、ＳＯＩ構造に対して、以前に達成された接合エネルギーよりかなり高い接合エネルギー、すなわち少なくとも８Ｊ/ｍ２の接合強度が得られる。
第３の態様にしたがえば、本発明は、直接にあるいは１つまたはそれより多くの中間層を介して互いに張り合わされた第１及び第２の層(１５，２０)を有し、
(ａ)第１の層(１５)が、
(i) 実質的に単結晶の半導体材料を含み、
(ii) 距離ＤＳだけ隔てられた第１及び第２のほぼ平行な面(１１，１３ｂ)を有し、第１の面(１１)は第２の面(１３ｂ)よりも第２の層(２０)の近くにあり、
(iii) (１)第１の層(１５)内にあり、(２)第１の面(１１)にほぼ平行であり、(３)距離ＤＳ/２だけ第１の面(１１)から隔てられ、
(iv) 第１の面(１１)に始まり、第２の面(１３ｂ)に向かって延びる、高められた酸素濃度をもつ領域(１６)を有し、この領域は関係式：
δＨ≦２００ｎｍ
を満たす厚さδＨを有し、ここで、δＨは、第１の面(１１)と、(１)第１の層(１５)内にあり、(２)第１の面(１１)にほぼ平行であり、(３)第１の面(１１)から最も遠い表面である表面(１６)の間の距離であって、関係式：
ＣＯ(ｘ)−ＣＯ/基準≧５０％， ０≦ｘ≦δＨ
を満たす距離であり、ここで
ＣＯ(ｘ)は第１の面(１１)からの距離ｘの関数としての酸素濃度であり、
ＣＯ/基準は基準面(１７)における酸素濃度であり、
ＣＯ(ｘ)及びＣＯ/基準の単位は原子％である；
(ｂ)第２の層(２０)が酸化物ガラスまたは酸化物ガラス−セラミックからなる；
絶縁体上半導体構造を提供する。
本発明のこの態様の高められた酸素濃度をもつ領域は、本発明のこの領域が半導体材料内にあるという点において、接合形成の前に半導体基板の外側に形成されている酸化物層(例えば米国特許第５９０９６２７号明細書を参照こと)から区別される必要があることに注意すべきである。詳しくは、ＳＯＩ構造が、例えば、本発明の第１の態様を用いて作成される場合、高められた酸素濃度をもつ領域は半導体層と酸化物ガラス層または酸化物ガラス−セラミックの層の積層が形成されるときに、その場で形成される。
第４の態様にしたがえば、本発明は、直接にあるいは１つまたはそれより多くの中間層を介して互いに張り合わされた第１及び第２の層(１５，２０)を有し、
(ａ)第１の層(１５)が実質的に単結晶の半導体材料を含み、第１の層(１５)は、表層剥離表面である第２の層から最も遠い表面(第２の面１３ｂ)を有し；
(ｂ)第２の層(２０)が、
(i) 距離Ｄ２だけ隔てられた第１及び第２のほぼ平行な面(２１，２２)を有し、第１の面(２１)は第２の面(２２)よりも第１の層(１５)の近くにあり、
(ii) (１)第２の層(２０)内にあり、(２)第１の面(２１)にほぼ平行であり、(３)第１の面(２１)から距離Ｄ２/２だけ隔てられた、基準面(２４)を有し、
(iii) １つまたはそれより多くのタイプの陽イオンを含有する酸化物ガラスまたは酸化物ガラス−セラミックを含み、それぞれのタイプの陽イオンは基準面において基準濃度Ｃｉ/基準を有し、
(iv) 少なくとも１つのタイプの陽イオンの濃度がそのイオンについての基準濃度Ｃｉ/基準に比較して低下している、第１の面(２１)に始まり、基準面(２４)に向かって延びる領域(陽イオン空乏領域)(２３)を有する；
絶縁体上半導体構造を提供する。
第５の態様にしたがえば、本発明は、直接にあるいは１つまたはそれより多くの中間層を介して互いに張り合わされた第１及び第２の層(１５，２０)を有し、
(ａ)第１の層(１５)が実質的に単結晶の半導体材料を含み、第１の層(１５)は１０μｍより薄い(好ましくは５μｍより薄く、さらに好ましくは１μｍより薄い)厚さを有し；
(ｂ)第２の層(２０)が、
(i) 距離Ｄ２だけ隔てられた、第１及び第２のほぼ平行な面(２１，２２)を有し、第１の面(２１)は第２の面(２２)よりも第１の層(１５)の近くにあり、
(ii) (１)第２の層(２０)内にあり、(２)第１の面(２１)にほぼ平行であり、(３)第１の面(２１)から距離Ｄ２/２だけ隔てられた、基準面(２４)を有し、
(iii) １つまたはそれより多くのタイプの陽イオンを含有する酸化物ガラスまたは酸化物ガラス−セラミックを含み、それぞれのタイプの陽イオンは基準面において基準濃度Ｃｉ/基準を有し、
(iv) 少なくとも１つのタイプの陽イオンの濃度がそのイオンについての基準濃度Ｃｉ/基準に比較して低下している、第１の面(２１)に始まり、基準面(２４)に向かって延びる領域(陽イオン空乏領域)(２３)を有する；
絶縁体上半導体構造を提供する。
本発明のこの態様に関して、属パラグラフ(ａ)の１０μｍ限界は半導体ウエハの厚さよりかなり薄いことに注意すべきである。例えば、市販のシリコンウエハは１００μｍより厚い。
第６の態様にしたがえば、本発明は、直接にあるいは１つまたはそれより多くの中間層を介して互いに張り合わされた第１及び第２の層(１５，２０)を有し、
(ａ)第１の層(１５)が実質的に単結晶の半導体材料を含み；
(ｂ)第２の層(２０)が１つまたはそれより多くのタイプの陽イオンを含有する酸化物ガラスまたは酸化物ガラス−セラミックを含み、酸化物ガラスまたは酸化物ガラス−セラミック内のリチウム、ナトリウム及びカリウムイオンの濃度の総和が酸化物ベースで１.０重量％より少なく、好ましくは０.１重量％より少なく(すなわち、重量％Ｌｉ２Ｏ＋重量％Ｋ２Ｏ＋重量％Ｎａ２Ｏ＜１.０重量％，好ましくは＜０.１重量％)；
第１の層(１５)が１０ｃｍより大きい最大寸法(例えば円形層の場合は直径、長方形層の場合は対角線等)を有する；
絶縁体上半導体構造を提供する。
第７の態様にしたがえば、本発明は、直接にあるいは１つまたはそれより多くの中間層を介して互いに張り合わされた第１及び第２の層(１５，２０)を有し、
(ａ)第１の層(１５)が実質的に単結晶の半導体材料を含み；
(ｂ)第２の層(２０)が、
(i) 距離Ｄ２だけ隔てられた、第１及び第２のほぼ平行な面(２１，２２)を有し、第１の面(２１)は第２の面(２２)よりも第１の層(１５)の近くにあり、
(ii) (１)第２の層(２０)内にあり、(２)第１の面(２１)にほぼ平行であり、(３)第１の面(２１)から距離Ｄ２/２だけ隔てられた、基準面(２４)を有し、
(iii) １つまたはそれより多くのタイプの陽イオンを含有する酸化物ガラスまたは酸化物ガラス−セラミックを含み、それぞれのタイプの陽イオンは基準面において基準濃度Ｃｉ/基準を有し、
(iv) 少なくとも１つのタイプの陽イオンの濃度がそのイオンについての基準濃度Ｃｉ/基準に比較して低下している、第１の面(２１)に始まり、基準面(２４)に向かって延びる領域(陽イオン空乏領域)(２３)を有し、この領域は遠端(すなわち基準面に最も近い端)(２３ａ)を有し、
(v) 少なくとも１つのタイプの陽イオンの濃度がそのイオンについての基準濃度Ｃｉ/基準に比較して高められている領域(パイルアップ領域)(２５)を陽イオン空乏領域(２３)の遠端の近傍に有する；
絶縁体上半導体構造を提供する。
第８の態様にしたがえば、本発明は、少なくとも８Ｊ/ｍ２，好ましくは少なくとも１０Ｊ/ｍ２，最も好ましくは少なくとも１５Ｊ/ｍ２の接合強度で、直接にあるいは１つまたはそれより多くの中間層を介して互いに張り合わされた第１及び第２の層(１５，２０)を有し、第１の層(１５)が実質的に単結晶の半導体材料を含み、第２の層(２０)が酸化物ガラスまたは酸化物ガラス−セラミックを含み、少なくとも第２の層(２０)に近接する第１の層(１５)の領域が、この領域を互いに比較的独立に膨張及び収縮できる実質的に分離された領域(１９)に分割する、リセス(２０)を有する、絶縁体上半導体構造を提供する。
本発明のこの態様のある好ましい実施形態において、リセス(１８)は第１の層(１５)の全厚(ＤＳ)にわたって延びる。
第９の態様にしたがえば、本発明は、互いに直接に張り合わされた第１及び第２の層(１５，２０)を有し、第１の層(１５)が実質的に単結晶のシリコン材料を含み、第２の層(２０)が網目形成物としてシリカ及び１つまたはそれより多くの別の酸化物(例えば、Ｂ２Ｏ３，Ａｌ２Ｏ３及び／またはＰ２Ｏ５)を含むガラスまたはガラス−セラミックを含み、第１の層(１５)が、第２の層(２０)に接し、シリコン酸化物(すなわち、ＳｉＯＸ，ここで１≦ｘ≦２)を含有するが１つまたはそれより多くの別の酸化物は含有しない領域(１６)を有し、この領域が２００ｎｍ以下の厚さを有する、シリコン・オン・インシュレータ構造を提供する。
第１０の態様にしたがえば、本発明は、実質的に単結晶の半導体材料(材料Ｓ)及び陽イオンを含有する酸化物ガラスまたは酸化物ガラス−セラミック(材料Ｇ)を有する絶縁体上半導体構造であって、その構造の少なくとも一部が、
材料Ｓ、
高められた酸素含有量をもつ材料Ｓ、
少なくとも１つのタイプの陽イオンについての陽イオン濃度が低められている材料Ｇ、
少なくとも１つのタイプの陽イオンについての陽イオン濃度が高められている材料Ｇ、及び
材料Ｇ、
の順に構成されている、絶縁体上半導体構造を提供する。
本発明の上記の態様のそれぞれに関して、絶縁体上半導体構造の‘絶縁体’コンポーネントは、第２の基板としての酸化物ガラスまたは酸化物ガラス−セラミックの使用により、本発明では自動的に備えられることに注意すべきである。ガラスまたはガラス−セラミックの絶縁機能は第１の基板(１０)と第２の基板(２０)の間の界面(３０)が陽イオン空乏領域(２３)を有する場合にさらにいっそう強められる。特定の例として、第１０の態様において、材料Ｇは全て絶縁体である。さらに、酸素濃度が高められた材料Ｓは、少なくともある程度は、達成される酸素濃度に依存して絶縁体として機能してもよい。そのような場合、酸素濃度が高められた材料Ｓの後の材料Ｓの全てはＳＯＩ構造の絶縁体を構成する。
本発明にしたがうこの絶縁体機能の自動的装備は、半導体膜が半導体ウエハに張り合わされる従来のＳＯＩ構造と対比される必要がある。従来のＳＯＩ構造では、絶縁機能を達成するために、半導体膜と半導体ウエハの間に絶縁体層、例えばＳｉＯ２層が挟み込まれる(埋め込まれる)必要がある。
本発明の第１の態様に関して上で論じたように、本発明の方法は単一の酸化物ガラスまたは酸化物ガラス−セラミック上に複数のＳＯＩ構造を作成するために実施することができ、ＳＯＩ構造は、全てを同じとするか、全てを異ならせるか、あるいはいくつかは同じとし、いくつかは異ならせることができる。同様に、本発明の製品態様は単一の第２の層(２０)の上に複数の第１の層(１０)を有することができ、やはり、第１の層は、全てを同じとするか、全てを異ならせるか、あるいはいくつかは同じとし、いくつかは異ならせることができる。
単一の第１の層が用いられるか、または複数の第１の層が用いられるかにかかわらず、得られるＳＯＩ構造は、第２の層(２０)の第１の面(２１)の全てまたは実質的に全て(すなわち、＞９５％)において、１つまたはそれより多くの種類の実質的に単結晶の半導体材料に(直接にあるいは１つまたはそれより多くの中間層を介して)張り合わされることができ、あるいは実質的に単結晶ではない半導体材料である材料に結合された第１の面のかなりの領域(以降、‘非単結晶半導体領域’)を有することができる。
非単結晶半導体領域において、第１の面は、直接にあるいは１つまたはそれより多くの中間層を介して、例えば非晶質及び／または多結晶の半導体材料、例えば非晶質及び／または多結晶のシリコンに張り合せることができる。そのようなより安価な材料の使用は、実質的に単結晶の半導体材料は一般に、高性能半導体材料を必要とする、ディスプレイエレクトロニクスのある一部、例えば、周辺ドライバ、画像処理、タイミングコントローラ等にしか必要ではない、ディスプレイ用途において特に有利であり得る。当業界において周知であるように、多結晶半導体材料、特に多結晶シリコンは、非晶質材料を、ＬＣＤガラス基板のような、基板に被着した後の、非晶質材料の熱結晶化(例えばレーザベース熱結晶化)によって得ることができる。
もちろん、第２の層の第１の面全体が実質的に単結晶または非単結晶の半導体材料に結合される必要はない。むしろ、特定された領域が半導体材料を有し、そのような領域の間の隙間を露出した第２の層とするか、１つまたはそれより多くの非半導体材料に張り合わされた第２の層とすることができる。そのような隙間の寸法は本発明の特定の用途に適するように大きくも小さくもすることができる。例えば、ディスプレイ用途、例えば液晶ディスプレイ用途の場合、ガラス層の大部分(例えば、ほぼ７５〜８０％より大きい部分)は一般に、実質的に単結晶または非単結晶の半導体材料と結合されないであろう。
単一の第２の層に張り合わされた複数の第１の層の使用により実質的に単結晶の材料からなる広い領域を有するＳＯＩ構造を得ることができる。すなわち、第１１の態様にしたがえば、本発明は、直接にあるいは１つまたはそれより多くの中間層を介して互いに張り合わされた第１及び第２の層(１５，２０)を有する、
(ａ)第１の層(１５)が、それぞれが実質的に単結晶の半導体材料からなる複数の領域を有し、
(ｂ)第２の層(２０)が酸化物ガラスまたは酸化物ガラス−セラミックを含み、
(ｃ)複数の領域のそれぞれが、関係式：
Figure 0005152819
を満たす表面積Ａｉを有し、ここで領域のいずれもが円周を有していればＡＴ＝７５０ｃｍ２であり、いずれの領域も円周を有していなければＡＴ＝５００ｃｍ２である；
絶縁体上半導体構造を提供する。
上述したように、様々な領域の実質的に単結晶の半導体材料は、全てを同じとするか、全てを異ならせるか、あるいはいくつかを同じとし、いくつかを異ならせることができる。同様に、１つまたはそれより多くの中間層が用いられる場合、中間層は様々な領域に対して、全てを同じとするか、全てを異ならせるか、あるいはいくつかを同じとし、いくつかを異ならせることができる。詳しくは、１つまたはそれより多くの領域において、実質的に単結晶の半導体材料が１つまたはそれより多くの中間層を介して第２の層に張り合わされることができ、１つまたはそれより多くの別の領域において、半導体材料が直接に第２の層に張り合わされることができる。
上述した本発明の第２から第１１の態様に関して、第１の層と第２の層の間の１つまたはそれより多くの中間層は、存在すれば、好ましくは１００ｎｍより薄く、さらに好ましくは５０ｎｍより薄く、最も好ましくは３０ｎｍより薄い、総厚を有する。
上に挙げた個々の態様に加えて、本発明はこれらの態様の内のいずれかまたは全ての組合せも含む。例えば本発明の全ての実施形態は、少なくとも８Ｊ/ｍ２，好ましくは少なくとも１０Ｊ/ｍ２，最も好ましくは少なくとも１５Ｊ/ｍ２の接合強度を特徴とするＳＯＩ構造を有することが好ましい。同様に、ＳＯＩ構造は、少なくとも１つの表層剥離表面、少なくとも１つの陽イオン空乏領域、少なくとも１つのパイルアップ領域及び／または厚さが１０μｍより薄い半導体層を有することが好ましい。
本発明の様々な態様の要約に用いられた参照符号は読者の便宜のためだけに与えられるものであり、本発明を限定する目的はなく、本発明を限定すると解されるべきではない。さらに広げて、上述の全般的説明及び以降の詳細な説明は本発明の例示に過ぎず、本発明の性質及び特徴を理解するための概要すなわち枠組みを提供することを目的とするものであることは当然である。
本発明の別の特徴及び利点を以降の詳細な説明に記載するが、当業者には、説明からすぐにある程度は明らかとなり、または本明細書に説明されるように本発明を実施することによって理解されるであろう。添付図面は本発明の理解を深めさせるために含まれており、本明細書に組み入れられて、本明細書の一部を構成している。略図は、図に示される要素の尺度または相対比率を示すようには考えられていない。
図面において、同様の参照符号はいくつかの図面を通して同様のまたは対応する要素を指す。図面全体での参照符号と要素の対応は表１に示される。
上で論じたように、支持基板として安価な材料を使用する、特にガラスベース材料、詳しくは酸化物ガラス及び酸化物ガラス−セラミックを支持基板として使用する場合の大きな問題は、当業界において従来用いられてきた１１００℃接合形成処理が、ほとんどのガラスはこの高さの処理温度に耐えることができないから、ガラスベースウエハでは使用できないことである。したがって、ガラスベース層と半導体材料、例えばシリコンの間の共有結合がかなり低い温度で達成されなければならない。低温要件により、例えば水素イオン注入で、形成される分離域における半導体ウエハの部分への分離も問題になる。
さらに、支持基板材料としてシリコンがガラスベース材料に置き換えられる場合、支持基板からの半導体層の剥離を避けるために、ガラスベース材料の膨張をＳＯＩ構造の半導体層の膨張に一致させる必要がある。半導体、例えばシリコンの膨張に近い膨張をもつガラスベース材料がいくつか知られているが、正確な一致を得ることは困難である。膨張の不一致は、応力が半導体層の離層を生じさせるに十分に高くなる大きなウエハの場合に特に問題となる。
別の要件は、ガラスベース基板と半導体材料の間の界面に、半導体構造内に拡散して半導体デバイスの機能に重大な問題を引きおこし得る、アルカリイオンなどのイオンが存在してはならないということである。半導体材料、例えばシリコンに妥当な範囲で一致する膨張を有することが知られているガラスベース材料はアルカリイオンを含有することが多い。
このように、ガラスベース材料からなる支持基板を用いるＳＯＩ構造を提供するためには、多くの問題が対処され、克服される必要がある。上に要約したように、本発明は、これらの問題を対処し克服する、ＳＯＩ構造作成方法を提供する。図１Ａ，１Ｂ，１Ｃ及び１Ｄはそのプロセスを簡略に示す。
すなわち、図１Ａは実質的に単結晶の半導体材料を含む第１の基板１０を示す。半導体材料はシリコンベース半導体または、III-Ｖ，II-IＶ，II-IＶ-Ｖ等の族の半導体のような、いずれか他のタイプの半導体とすることができる。
第１の基板に用いることができるシリコンベース材料の例には、シリコン(Ｓｉ)，ゲルマニウムドープシリコン(ＳｉＧｅ)及び炭化シリコン(ＳｉＣ)材料がある。第１の基板に用いることができる他の半導体の例には、Ｇｅ，ＧａＡｓ，ＧａＰ及びＩｎＰ材料がある。
第１の基板の半導体は実質的に単結晶の材料の形態にあるであろう。‘実質的に’という語は、半導体材料が通常は、格子欠陥または少数の結晶粒界のような、固有の、または意図的に加えられた、少なくともいくつかの内部欠陥または表面欠陥を有するという事実を考慮して、第１の基板の記述に用いられる。‘実質的に’という語は、あるドーパントがバルク半導体の結晶構造を歪ませるか、そうではなくとも結晶構造に影響を与えるという事実も反映している。
図１Ａに示されるように、第１の基板１０は、第１の外表面１１，第２の外表面１２及び第１の基板を第１の部分１４と第２の部分１５に分離するための内部域１３を有し、第２の部分の厚さはＤＳである。上で論じたように、ＤＳは一般に１０ｎｍ〜５００ｎｍの範囲にあり、好ましい厚さは１０ｎｍ〜１５０ｎｍの範囲である。望ましければ、第２の部分は５００ｎｍより厚く、例えば１０００ｎｍ程度ないしそれより厚くすることができる。同様に、第２の部分は１０ｎｍより薄くすることもできるが、薄すぎる半導体層は一般に半導体デバイスの作成に十分な材料とならないであろう。より薄い半導体層は、酸化または従来技術で知られる別の方法によって作成することができる。
外表面１１及び１２並びに内部域１３は互いに平行であることが好ましい。しかし、表面及び／または域の１つまたはそれより多くの間にはある程度小さな、例えば１〜２°までの角度があり得るという事実を考慮し、本明細書では完全に平行な場合と若干傾けられている場合のいずれをも含む‘ほぼ平行’であるとして表面及び域を説明する。‘ほぼ平行’という字句には表面の１つまたはそれより多くあるいは域が完全には平坦ではないかもしれないという可能性も含まれている。
分離域１３は、現在当業者に知られているかあるいは将来開発されるかもしれないタイプの注入／表層剥離技法を用いて形成される。現時点において、分離域は上で論じた文献の水素イオン注入技法を用いて形成されることが好ましく、それぞれの文献の該当する部分は文献引用によって本明細書に組み込まれたものとする。水素イオンとヘリウムイオンあるいは水素イオンとホウ素イオンの共注入などの、現在知られている別の技法を分離域を形成するために用いることもできる。どの技法が選ばれようとも、第１の基板は工程(Ｄ)中に分離域において第１及び第２の部分に分離可能でなければならない。すなわち、分離域は、第１の基板の第１及び第２の部分への分割がおこり得るように弱化することによって熱処理／冷却プロセスに反応しなければならない。
同じく図１Ａに示されるように、第２の基板２０は、第１の基板の表面及び分離域と同様に、互いにほぼ平行な２つの外表面２１及び２２を有する。例えば円形ウエハに対しては径方向に、ＳＯＩ構造が均一な特性、例えば第１の基板と第２の基板の間の界面における均一な接合形成強度を有することを保証するためには、外表面１１，１２，２１及び２２並びに分離域１３の平行からのいかなる偏りも最小限に抑えられていることが好ましい。
第２の基板は、１０００℃より低い歪み点を有する酸化物ガラスまたは酸化物ガラス−セラミックからなる。ガラス作成技術において従来用いられているように、歪点は、ガラスまたはガラス−セラミックが１０１４.６ポアズ(１０１３.６Ｐａ・秒)の粘度を有する温度である。酸化物ガラスと酸化物ガラス−セラミックの間では、一般に製造がより簡単であり、したがってより広く入手できるようになり、より安価になるから、現在のところガラスが好ましい。
図１Ａに示されるように、第２の基板は、好ましくは０.１ｍｍから１０ｍｍの範囲、最も好ましくは０.５ｍｍから１ｍｍの範囲にある、厚さＤ２を有する。ＳＯＩ構造の用途によっては、例えば、シリコン／二酸化シリコン／シリコン構成を有する標準的なＳＯＩ構造が高周波で動作するときに生じる寄生容量効果を避けるため、１μｍ以上の厚さを有する絶縁層が望ましい。これまではそのような厚さを達成することは困難であった。本発明にしたがえば、厚さが１μｍ以上の第２の基板を単に用いることにより、１μｍより厚い絶縁層を有するＳＯＩ構造が容易に達成される。従って、第２の基板の厚さの好ましい下限は１μｍである。
一般的に言って、第２の基板は本発明の処理工程、さらにはＳＯＩ構造に施されるその後の処理を通して第１の基板を支持するに十分に厚い必要がある。第２の基板の厚さに関する理論的上限はないが、支持機能に必要となる厚さまたは最終ＳＯＩ構造に望ましい厚さをこえる厚さは一般に、第２の基板が厚くなるほど同じ印加電圧差に対する工程(Ｃ)中の基板内の電場強度が低くなるから、好ましくない。
酸化物ガラスまたは酸化物ガラス−セラミックはシリカベースであることが好ましい。すなわち、酸化物ガラスまたは酸化物ガラス−セラミック内のＳｉＯ２のモル％は、３０モル％より高いことが好ましく、４０モル％より高いことが最も好ましい。ガラス−セラミックの場合に、結晶相は、ムライト、コーディエライト、アノーサイト、スピネルまたはガラス−セラミックについて当業界において知られるその他の結晶相とすることができる。ガラス−セラミックのガラス相は、工程(Ｃ)中の第１の基板と第２の基板の間の界面から離れる陽イオンの移動を可能にするに十分でなくてはならない。
非シリカベースのガラス及びガラス−セラミックを本発明の実施に用いることはできるが、これらはコストが高くなり及び／または性能特性が劣るため、一般にはそれほど好ましくない。同様に、いくつかの用途、例えばシリコンベースではない半導体材料を用いるＳＯＩ構造については、酸化物ベースではない第２の基板、例えば非酸化物ガラスが望ましいことがあり得るが、コストが高くなるので、一般には好ましくない。
ある用途、例えばディスプレイ用途については、ガラスまたはガラス−セラミックが、可視、近紫外(ＵＶ)及び／または赤外(ＩＲ)波長範囲で透明であることが好ましく、例えば、ガラスまたはガラス−セラミックは３５０ｎｍ〜２μｍの波長範囲において透明であることが好ましい。
第２の基板のガラスまたはガラス−セラミックはガラス作成技術において知られている様々な技法を用いて通常の原材料から作成することができる。
酸化物ガラスまたは酸化物ガラス−セラミックは、工程(Ｃ)中に基板２０内を印加電場の方向に、すなわち表面２１から離れて表面２２に向かって、移動する少なくともいくつかの陽イオンを含有する。アルカリイオン、例えば、Ｌｉ＋１，Ｎａ＋１及び／またはＫ＋１イオンが、酸化物ガラス及び酸化物ガラス−セラミックに一般に導入される他のタイプの陽イオン、例えばアルカリ土類イオンより高い易動度を一般に有するから、本発明の目的に適する陽イオンである。しかし、アルカリイオン以外の陽イオンを有する酸化物ガラス及び酸化物ガラス−セラミック、例えばアルカリ土類イオンだけを有する酸化物ガラス及び酸化物ガラス−セラミックを本発明の実施に用いることができる。
アルカリイオン及びアルカリ土類イオンの濃度は広い範囲にわたって変わることができ、代表的な濃度は酸化物ベースで０.１重量％と４０重量％の間である。好ましいアルカリイオン及びアルカリ土類イオンの濃度は、アルカリイオンの場合に酸化物ベースで０.１〜１０重量％であり、アルカリ土類イオンの場合に酸化物ベースで０〜２５重量％である。
単一のガラスまたはガラス−セラミックからなる第２の基板が好ましいが、望ましければ、積層構造を用いることができる。積層構造が用いられる場合、積層の第１の基板に最も近い層は単一のガラスまたはガラス−セラミックからなる第２の基板について本明細書で論じられた特性を有する必要がある。第１の基板から遠い層もそのような特性を有することが好ましいが、それらの層は第１の基板と直接に相互作用しないから、緩和された特性を有することができる。後者の場合、第２の基板は、第２の基板について指定された特性がもはや満たされない層で終わっていると見なされる。
同様の方針で、基板１０及び２０のいずれかまたはいずれもそれぞれの外表面の一部または全てを覆う表面層、例えば半導体上の酸化物層を有することができる。基板１０の表面１１及び／または基板２０の表面２１の上に存在する場合、そのような表面層は第１の基板と第２の基板の間の強い接合の形成を妨げるであろう組成及び／または厚さを有するべきではない。特に、約１００ｎｍをこえる厚さを有する半導体基板上の酸化物層はガラスまたはガラス−セラミック基板との接合形成を弱めるかまたは完全に阻害することができる。
いずれか特定の動作理論に束縛されることは望まないが、酸化物層は厚くなるほど電流に対して高い抵抗を与え、よって、所望の強い接合をつくると考えられる第１の基板と第２の基板の間の界面における電気分解型の反応を弱めると考えられる。したがって、第１の基板の接合形成表面上に酸化物層が存在する場合、酸化物層は絶縁層としてではなく、主としてパッシベーション層として機能する必要がある。同様に、第２の基板の接合形成表面上に形成されるいかなる酸化物層も電流を妨害するべきではなく、したがって(及び好ましくは)一般に約１００ｎｍ未満の厚さを有することになろう。基板１０及び／または２０の接合形成表面上に表面層が存在する場合、表面層は完成ＳＯＩ構造において第１の基板と第２の基板の間の中間層を構成する。
ある第１の基板／第２の基板の組合せについては、第１の基板１０の接合形成表面１１の水素濃度を低減するための接合形成表面１１の前処理が、第２の基板２０への第１の基板１０の第２の部分１５の接合形成を達成する上で有利であることがわかった。詳しくは、そのような水素濃度の低減は、水素イオンが注入されたシリコンウエハからシリコン膜を、例えば液晶ディスプレイの製造に用いられる、CORNING INCORPORATED GLASS COMPOSITION NO.1737またはCORNING INCORPORATED GLASS COMPOSITION NO.EAGLE 2000でつくられた基板などのアルカリ土類金属イオン含有ガラス基板に移載する場合に特に重要であることがわかった。水素濃度の低減は、無線でのＲＦ用途またはその他のエレクトロニクス用途に必要であると思われる、高い、例えば８５０℃から９００℃の範囲の、歪点を有するガラス及びガラス−セラミックにも有利であろうと考えられる。
詳しくは、水素イオン注入後、イオン注入されたシリコンウエハの表面は高い水素濃度、例えば高い水素イオン濃度を有することがわかった。Ｓｉ表面における水素終端は接合形成プロセスを阻害し、したがって、上述したタイプのガラスウエハへの有効なＳｉ層の移載を得るためには、軽い酸化処理を用いることによりイオン注入されたＳｉウエハ表面上の水素濃度を低減することが望ましいことがわかった。水素濃度の低減の結果、イオン注入されたシリコンウエハは親水性を増し、電圧及び熱の印加中に接合形成がおこることが可能になる。本プロセス中に形成される強い結合によって、母ウエハからのＳｉ膜の均一な分離が可能になる。
定量的には、水素低減処理を行わないと、ガラスウエハの約１０％しかＳｉ膜で覆われず、覆われている領域であってもＳｉ膜は均一にならない傾向がある。しかし、Ｓｉ表面の水素濃度が酸化処理によって低減されると、ガラスウエハの全表面にわたって一様なＳｉ膜がガラスウエハに張り合わされるようになる。
イオン注入されたウエハの表面上の水素濃度を低減するために様々な方法を用いることができる。好ましい手法には、酸素プラズマによるウエハの処理、過酸化水素、過酸化水素とアンモニア、過酸化水素とアンモニア及びその後の過酸化水素と酸による処理、あるいはこれらのプロセスの組合せのような、表面の軽い酸化処理がある。特に工業環境では、酸素プラズマによる処理が好ましい手法である。いずれか特定の動作理論に束縛されることは望まないが、これらの処理中に、水素終端表面基が酸化されて水酸基になり、続いて水酸基がシリコン表面を親水性にすると考えられる。この処理は、酸素プラズマについては室温で行われることが好ましく、アンモニア＋過酸化水素、またはアンモニア＋過酸化水素及びその後の酸＋過酸化水素については２５〜１００℃の間の温度で行われることが好ましい。
上述の議論はシリコンウエハに関してなされたが、水素濃度の低減はシリコン以外の半導体材料からなる水素注入半導体ウエハに対しても有利であろうと考えられる。
図１Ｂに移れば、この図は、第１及び第２の基板１０及び２０がそれぞれの接合形成表面１１及び１２で接触させられる、本発明のプロセスの工程(Ｂ)を示す。本発明の好ましい実施形態において、第１及び第２の基板は工程(Ｂ)の前に、例えば力印加表面１２及び２２の温度がそれぞれＴ１及びＴ２になるように加熱される。このようにすれば、工程(Ｃ)の接合形成プロセス中の第１の基板と第２の基板の間の膨張差の影響が避けられる。あるいは、第１及び第２の基板は工程(Ｂ)の前に予備加熱されず、接合形成表面１１及び１２が接触させられた後で、工程(Ｃ)の開始前に、及び／または工程(Ｃ)の実質的な接合形成がおこる前の初期段階中に加熱される。予備加熱が実施される場合、接合形成表面は、第１及び第２の基板が所望の温度に達すると取り除かれるスペーサで隔てておくことができる。
図１Ｃに参照符号４０で簡略に示される、処理用チャンバは様々な形状を有することができる。実験目的には、独国ミュンヘンのSUESS MICROTECから販売されているタイプのボンダーを処理用チャンバとして用いることができる。同じ装置を工業用途に用いることができるが、複数の第１の基板／第２の基板集成体を同時に処理できる装置が一般に好ましいであろう。
本発明は、低から中程度の、温度、圧力、電場強度及び真空レベルを用いるから、処理用チャンバが満たす必要がある要件は過重ではなく、このことは本発明の別の利点である。すなわち、本発明は、比較的安価であり、しかも広く入手できるかまたはカスタム用途のために容易に製作される装置で実施することができる。
図１Ｃは、第１及び第２の基板が互いに接合される、プロセスの半ばの工程、すなわち工程(Ｃ)を示す。工程(Ｃ)は第１の及び第２の基板が第１及び第２の接合形成表面において互いに接合するに十分な時間をかけて実施される。例えば、工程(Ｃ)は４５分と９０分の間の時間をかけて実施することができる。もちろん、時間が短くなるほど(例えば３０分未満)一般に好ましく、工業環境においては、工程(Ｃ)を実施するに必要な時間を、基板材料、処理温度及び印加電圧の最適化により５〜１５分ないしそれより短い時間まで短縮することができると考えられる。
工程(Ｃ)は中程度の真空条件下で実施されることが好ましい。すなわち、工程(Ｃ)が実施される間、チャンバ４０は真空排気される。チャンバの圧力は１ミリバール(１００Ｐａ)以下であることが好ましく、１０−３ミリバール(０.１Ｐａ)以下であることが最も好ましい。あるいは、工程(Ｃ)は、アルゴン、ヘリウム等の雰囲気のような、不活性雰囲気内で実施することができる。
上で論じられ、図１Ｃに示されるように、工程(Ｃ)はＶ１＞Ｖ２及び好ましくはＴ１＜Ｔ２で実施され、ここでＶ１及びＴ１はそれぞれ力印加表面１２における電圧及び温度であり、Ｖ２及びＴ２はそれぞれ力印加表面２２における電圧及び温度である。以下で説明される実施例においては、図１Ｃに示されるように、第２の基板を第１の基板の下に配置したが、望ましければ、逆の配置を用いることができる。また、望ましければ、縦置きまたはその他の配置を基板に用いることもできる。
Ｖ１及びＶ２は関係式：
１００Ｖ/ｃｍ≦(Ｖ１−Ｖ２)/Ｄ≦４０ｋＶ/ｃｍ
を満たすことが好ましい。ここでＤは工程(Ｃ)中の第１の力印加表面と第２の力印加表面の間の距離である。(Ｖ１−Ｖ２)/Ｄ比に対する好ましい値は約５〜２０ｋＶ/ｃｍの範囲にある。
Ｔ１及びＴ２は関係式：
ＴＳ−３５０≦Ｔ１≦ＴＳ＋３５０，及び
ＴＳ−３５０≦Ｔ２≦ＴＳ＋３５０
を満たすことが好ましい。ここで、ＴＳは酸化物ガラスまたは酸化物ガラス−セラミックの歪点であり、ＴＳ，Ｔ１及びＴ２の単位は℃である。上で論じたように、ＴＳは１０００℃未満であり、８００℃未満とすることができ、約７００℃未満とすることもできる。
一般に、Ｔ１及びＴ２はいずれも３００℃以上で８００℃以下であろうが、望ましければ、それより高いかまたは低い温度を用いることができる。この範囲内では、低い側の温度、例えば、以下に説明される様々な実施例に用いられたCORNING INCORPORATED GLASS COMPOSITION NO.7070及び7740のようなガラスの場合、約４５０℃の温度が一般に好ましい。
上で論じたような、第１及び第２の基板の接合形成の達成における役割に加えて、Ｔ１及びＴ２は、本発明の好ましい実施形態において、第２の基板２０が第１の基板１０より大きく収縮しようとし、よって分離域１３において第１の基板を弱化させ、半導体膜が伸長ではなく圧縮の下にあるＳＯＩ構造が作成されるように、冷却時に第１及び第２の基板に収縮差を与えるように選ばれる。一般に、また好ましくは、Ｔ２がＴ１より高く、Ｔ１及びＴ２は一般に、関係式：
５℃≦Ｔ２−Ｔ１≦１５０℃
を満たし、好ましくは関係式：
１０℃≦Ｔ２−Ｔ１≦１５０℃
を満たすことになろう。
さらに、第１及び第２の基板の熱膨張係数並びに選ばれる温度差は関係式：
ＣＴＥ１−２０×１０−７/℃≦ＣＴＥ２≦ＣＴＥ１＋２０×１０−７/℃，
及び／または
(Ｔ２−Ｔ１)・|ＣＴＥ２−ＣＴＥ１|≦３０×１０−５，Ｔ２＞Ｔ１
の内の好ましくは少なくとも１つ、最も好ましくはいずれをも満たすであろう。ここで、ＣＴＥ１は実質的に単結晶の半導体材料の０℃熱膨張係数であり、ＣＴＥ２は酸化物ガラスまたは酸化物ガラス−セラミックの０〜３００℃熱膨張係数である。これらの関係式の適用において、酸化物ガラスまたは酸化物ガラス−セラミックの０〜３００℃ＣＴＥ(すなわちＣＴＥ２)は関係式:
５×１０−７/℃≦ＣＴＥ２≦７５×１０−７/℃
を満たすことが好ましい。
上で論じたように、工程(Ｃ)中に、第２の基板内の陽イオン(例えば、Ｌｉ＋１，Ｎａ＋１，Ｋ＋１，Ｃｓ＋１，Ｍｇ＋２，Ｃａ＋２，Ｓｒ＋２及び／またはＢａ＋２イオン(アルカリ／アルカリ土類イオン))は第１の基板と第２の基板の間の界面から離れる方向に移動し、図２Ｂに参照符号２３で簡略に示される、空乏領域を形成する。この領域の厚さδＤは陽イオンの基準濃度によって定義することができる。
特にアルカリ／アルカリ土類イオンの場合を考察すると、酸化物ガラスまたは酸化物ガラス−セラミックが含有するこれらのイオンのそれぞれは、(１)第２の基板内にあり、(２)第２の接合形成表面２１にほぼ平行であり、(３)第２の接合形成表面２１から距離Ｄ２/２だけ隔てられている、基準面２４における基準濃度Ｃｉ/基準を有するであろう。したがって、陽イオン空乏領域の厚さδＤは、第２の接合形成表面２１と、(１)第２の基板内にあり、(２)第２の接合形成表面２１にほぼ平行であり、(３)第２の接合形成表面２１から最も遠く、酸化物ガラスまたは酸化物ガラス−セラミックが含有するアルカリ／アルカリ土類イオンの内の少なくとも１つについて関係式：
Ｃｉ(ｘ)/Ｃｉ/基準≦０.５，０≦ｘ≦δＤ
が満たされる表面である表面２３ａの間の距離として定義することができる。ここで、
Ｃｉ(ｘ)は第２の接合形成表面からの距離ｘとしての少なくとも１つのアルカリ／アルカリ土類イオンの濃度であり、
Ｃｉ(ｘ)及びＣｉ/基準の単位は原子％である。
上記の定義を用いれば、δＤは一般に関係式：
δＤ≧１０ｎｍ
を満たし、関係式：
δＤ≧１０００ｎｍ
を満たすことが多いであろう。
上で論じたように、工程(Ｃ)中の第２の基板内での陽イオンの移動は、酸化物ガラスまたは酸化物ガラス−セラミックに含有される可動陽イオンの内の１つまたはそれより多くについて１つまたはそれより多くの‘パイルアップ’領域もつくることができる。そのようなパイルアップ領域は、存在する場合、５００ｎｍないしそれより大きな厚さと、関係式：
Ｃｉ/ピーク/Ｃｉ/基準≧１
を満たすピーク陽イオン濃度Ｃｉ/ピークとを有することができる。ここで、Ｃｉ/ピーク及びＣｉ/基準の単位は原子％であり、Ｃｉ/基準は上で述べられたように定義される。場合によっては、Ｃｉ/ピーク/Ｃｉ/基準は２より大きいであろう(例えば、図５Ｂ下部のＫ＋パイルアップ領域を参照のこと)。
１つまたはそれより多くのパイルアップ領域は、存在する場合、ｘ＝δＤの近傍にある。すなわち、パイルアップ領域はδＤに重なることができるか、あるいはδＤの直ぐ内側または直ぐ外側に位置することができる。詳しくは、パイルアップ領域のピークの位置ｘピークは一般に関係式：
０.８・δＤ≦ｘピーク≦１.２・δＤ
を満たし、関係式：
０.９・δＤ≦ｘピーク≦１.１・δＤ
を満たすことが多い。ここで、ｘピークは第２の接合形成表面からの距離であり、δＤは上で定義されている。
アルカリ土類イオンを含有する酸化物ガラスの場合、工程(Ｃ)に用いられる処理温度、時間及び／または電圧を小さくすることにより、シリコン膜のガラスウエハへのある程度の接合形成を基本的に観測可能なイオン移動なしに達成できることがわかった。しかし、この接合形成は、化学結合ではなく、機械的なタイプ、例えばファンデルワールスタイプの接合形成であり、得られる接合強度はイオン移動をともなって達成される接合強度より低い。また、空乏領域が欠けているから、得られる構造には、高温におけるＳＯＩ構造のその後の処理中のシリコン膜へのイオン移動の問題があり、これはシリコン膜上またはシリコン膜内に形成される電子デバイスの機能を損ない得る。したがって、本発明の好ましい実施形態においては、第１の基板と第２の基板の間の界面に空乏領域が形成されるように、プロセスが実施される。
空乏領域及び１つまたはそれより多くのパイルアップ領域に加えて、工程(Ｃ)は、表面１１に始まり、分離域１３に向かって延びる、高められた酸素濃度をもつ混成領域１６もつくることができる。この領域の厚さδＨは、実質的に単結晶の半導体材料内の基準面における酸素に対する基準濃度によって定義することができる。
適する基準面は、例えば、(１)第１の基板の第２の部分内にあり、(２)接合形成表面１１にほぼ平行であり、(３)距離ＤＳ/２だけ接合形成表面１１から隔てられる、図２Ｂの面１７であり、ここでＤＳは、上述したように、第２の部分の厚さである。この基準面を用いれば、混成領域の厚さδＨは一般に関係式：
δＨ≦２００ｎｍ
を満たすであろう。ここでδＨは、接合形成表面１１と、(１)第１の基板の第２の部分内にあり、(２)接合形成表面１１にほぼ平行であり、(３)接合形成表面１１から最も遠く、関係式：
ＣＯ(ｘ)−ＣＯ/基準≧５０％，０≦ｘ≦δＨ
が満たされる表面である表面の間の距離である。ここで、ＣＯ(ｘ)は接合形成表面１１からの距離ｘの関数としての酸素濃度であり、ＣＯ/基準は上記の基準面における酸素濃度であり、ＣＯ(ｘ)及びＣＯ/基準の単位は原子％である。
一般に、δＨは２００ｎｍよりかなり小さく、例えば５０〜１００ｎｍ程度であろう。ＣＯ/基準は一般にゼロであり、よって、上記の関係式がほとんどの場合に関係式：
ＣＯ(ｘ)≧５０％，０≦ｘ≦δＨ
に簡約されるであろうことに注意すべきである。
シリコンベースの第１の基板及び、１つまたはそれより多くの別の酸化物、例えばＢ２Ｏ３，Ａｌ２Ｏ３及び／またはＰ２Ｏ５のような網目形成物を含有する、シリカベースのガラスまたはガラス−セラミックの第２の基板の場合、混成領域は、シリカベースのガラスまたはガラス−セラミックの、シリコン酸化物、例えばシリカ(ＳｉＯ２)を含有するが、１つまたはそれより多くの別の酸化物は含有しない、領域として特徴付けることができる。
要約すれば、工程(Ｃ)は、接合形成表面１１を接合形成表面２１に接触させることによって工程(Ｂ)において形成された第１の基板と第２の基板の間の界面を、好ましくは混成領域１６及び空乏領域２３を有し、好ましくは空乏領域の遠端近傍に１つまたはそれより多くの陽イオンパイルアップ領域も有することができる界面領域３０に転換する。
工程(Ｃ)の後、接合された第１及び第２の基板は、例えば室温まで、冷却され、第１の基板の第１及び第２の部分(１４，１５)は互いに分離される。冷却中におこる分離域の弱化のため、この分離は、第２の部分と第２の基板の間の接合に打撃を与えることなく、あるいは第２の部分または第２の基板を損傷することなく、実施され得る。多くの場合、冷却中に、第１の基板１０の第１及び第２の部分(１４，１５)は互いに対して完全に自由になるであろうから、分離にはこれらの部分を動かす(例えば、図１Ｄに示されるように、第１の部分１４を持ち上げる)ことだけが必要である。平滑な物体からの家事用プラスチックラップの取り外しに用いられるような、軽い剥ぎ取り作業が冷却終了時点で２つの部分を分離するために用いられる場合もあるが、第１及び第２の基板の相異なる収縮及びこの結果としての分離域に弱化のため、それ以上の作業は必要ではない。
図１Ｄからわかるように、分離の結果、一般に、分離域１３の、第１の基板の第１の部分にともなって残る側及び第２の部分にともなって残る側(図１Ｄの１３ａ及び１３ｂを参照のこと)が得られるであろう。プロセス条件及び最終用途に依存して、分離によってつくられた第１及び第２の部分の外表面、すなわち表層剥離表面は、そのまま使用できるか、あるいはその後の処理、例えば研磨、エッチング、ドーピング等が使用前に必要になる場合がある。例えば、プロセス全体を改めて実施する際に第１の基板として再使用する前に、新しい第２の基板との接合形成に十分に平滑な表面を提供するために、第１の部分１４の表層剥離表面に通常の軽い研磨を施すことができる。薄膜トランジスタまたはその他の電子デバイスの作成に使用する前のそのような研磨またはその他の表面処理は、第２の部分１５の表層剥離表面に対しても適切であり得る。
一般的には好ましくないが、例えば、第１及び第２の基板をある程度冷却し、次いで、基板に高温、電場及び印加圧力をかけ続けながら、分離力を与える、例えば第１及び第２の基板を互いに対してひねることによる、工程(Ｄ)の工程(Ｃ)への統合を考えることができる。そのような分離は、例えば、工程(Ｃ)の途中に開始され得る。工業環境において、工程(Ｄ)の工程(Ｃ)との統合は、基板と処理条件の特定の組合せに対して、空乏領域を所望の厚さに広げるために(Ｃ)型の追加処理が続けられている間に、基板間の接合形成が第１及び第２の部分の分離の実施に十分に強くなる場合には特に、全体プロセスの短縮に望ましいことであり得る。
上述したように、第１及び第２の部分が分離されると、得られたＳＯＩ構造、すなわち第２の部分及び第２の部分が張り合わされた第２の基板は、ＳＯＩ構造の目的とされる用途に適切であるようなさらなる処理を受けることができる。詳しくは、表面１３ｂは、例えば、分離プロセスで生じたいかなる粗さまたはその他の欠陥も除去するための処理を行うことができる。同様に、第１の基板の第１の部分１４は、例えば新しい(若干薄くなった)第１の基板としての、以降の使用のために処理することができる。
図３及び４は、第１の基板と第２の基板の離層(剥離)が気になる場合に用いることができる第１の基板の変形を示す。特に、離層は半導体材料と酸化物ガラスまたは酸化物ガラス−セラミックの熱膨張係数に大きな差がある場合におこり得る。離層は大面積を有するＳＯＩ構造がつくられるときにもおこり得る。
図３及び４に示されるように、この問題に対処するため、接合形成表面１１に始まり、好ましくは第２の部分１５の深さより大きい距離まで第１の基板に延び込むリセス１８を第１の基板に形成することができる。これらのリセスは、互いに比較的独立に膨張及び収縮できる分離された領域１９を形成する。このようにすれば、第１及び第２の基板が、接合形成後、工程(Ｃ)の処理温度、例えば以下に説明される様々な実施例に用いられるCORNING INCORPORATED GLASS COMPOSITION 7070及び7740のようなガラスについては４５０℃、から室温まで冷却されるときに、これらの基板のＣＴＥの差の結果として高い応力が発現することはない。
多くの用途に対し、第１の基板はシリコンベース半導体材料であり、第２の基板はアルカリ含有ガラスであろう。この場合、本発明のプロセスは以下のように実施することができる。
初めに、小率のアルカリイオンを含有し、シリコンの膨張と比較的よく一致する膨張を有するガラスが選ばれる。酸化物層をもたないかまたは薄い酸化物層をもつ(上記を参照のこと)シリコンウエハに、表面下傷をつくるために水素イオンが注入される。イオン注入されたウエハは次いで、イオン注入された表面をガラスウエハ表面に向け、間にスペーサを入れて、ガラスウエハ上におかれる。
次いでこれら２枚のウエハはチャンバに入れられる。ウエハ集成体は次いで、ガラスウエハがシリコンウエハより高い温度に加熱される、相異なる温度勾配の下で加熱さる。ウエハ間の温度差は少なくとも１０℃であるが、１００〜１５０℃もの大きさにすることができる。この温度差は、熱応力によるＳｉウエハからのＳｉ膜の分離を保証するから、シリコンのＣＴＥに一致するＣＴＥを有するガラスについては決定的に重要である。温度勾配の印加がなければ、ＳＯＩ構造を損傷させずにＳｉ層の分離を行うことはできない。ウエハ間の温度差が安定すると、スペーサが取り外され、機械的圧力が２ウエハ集成体に印加される。好ましい圧力範囲は１〜５０ｐｓｉ(６.９×１０３〜３.４×１０５Ｐａ)である。高圧、例えば１００ｐｓｉ(６.９×１０５Ｐａ)をこえる圧力の印加は一般にガラスウエハの破壊を生じさせる。
Ｓｉウエハを陽極にし、ガラスウエハを陰極にして、ウエハ集成体にかけて電圧が印加される。電位差の印加によりＳｉ／ガラス界面からガラスウエハ内に向かうアルカリイオンの移動がおこる。これにより２つの機能−無アルカリ界面が形成され、ガラスが非常に反応性になって低温の熱印加によるＳｉウエハに強く接合される−が達成される。
集成体がある時間(例えばほぼ１時間)これらの条件下に保持された後、電圧が取り除かれ、ウエハ集成体が室温まで冷却される。次いで、Ｓｉ薄膜をもつガラスウエハ、すなわち所望のガラスＳＯＩウエハを得るため、Ｓｉウエハとガラスウエハが分離される。これには、Ｓｉウエハとガラスウエハがすでに完全に自由になっていなければ、若干の剥ぎ取り作業が含まれる場合がある。
上で論じたように、本発明のある適用において、複数のＳＯＩ構造を単一の第２の層の上に形成することができる。図１１は、そのような複数の第１の層／単一の第２の層集成体５０についての様式化された形状を示し、ここで、Ａ１,Ａ２,...,Ａ６は代表的な第１の層の形状であり、参照符号５１は近接する第１の層の間に必要に応じて入れられる隙間を示す。上で論じたように、第２の層２０の第１の層がともなっていない部分は、非晶質及び／または多結晶の半導体材料の支持体としての目的を含む、様々な目的のために用いることができる。
図１２は、本発明のプロセス態様の複数の第１の層／単一の第２の層集成体の作成への適用を簡略な形態で示す。図の左側に示されるように、(以降、第２の基板２０の全面ではなく一部だけを覆う単一の基板１０の場合を含め、‘タイル張り’と称される)初期集成工程において、所望の形状及び寸法のイオン注入された半導体片１０、例えば水素イオン注入されたシリコン片がガラスまたはガラス−セラミック基板２０上に集成される。次いで、得られた複数の半導体(例えばシリコン)基板及び単一のガラスまたはガラス−セラミック基板からなる集成体は、半導体をガラスまたはガラス−セラミックに接合するために、熱及び電位の印加を受ける(図１２の中間部を参照のこと)。全ての半導体片がガラスまたはガラス−セラミック基板に接合するが、個々の半導体片間の電気的接触は絶つことができる。接合形成サイクルが完了すると、所望のＳＯＩ構造を作成するために半導体片と半導体膜が張り合わされたガラスまたはガラス−セラミック基板が分離される(図１２の右側部分を参照のこと。図１２のこの部分は半導体膜間の埋められた隙間も示す(以下を参照のこと))。
タイル張りプロセスを用いることの利点には、寸法の制限なしに大きなガラスまたはガラス−セラミック基板を実質的に単結晶の半導体膜に提供できる能力がある。ディスプレイ用途については、３００ｍｍ径半導体ウエハより大きな寸法ガラス基板が必要であることが多い。同様に、光電用途にも大面積ＳＯＩ構造が必要である。
タイル張りにより、実質的に単結晶の半導体材料をガラスまたはガラス−セラミック基板上の所望の場所におくことも可能になる。この能力により、ドライバ及びメモリ回路を配置することができる大きな基板の領域への高性能半導体膜、例えばシリコン膜の配置が可能になり、よって基板全体を半導体膜で覆う必要が回避され、したがってコストが低減される。
複数の半導体基板が単一のガラスまたはガラス−セラミック基板上にタイル張りされる場合、完成ＳＯＩ構造の半導体膜間の距離は初期集成工程中の半導体基板の近接度に依存する。近接度は、互いに精確に密接して嵌め合わされるように半導体片を精密に機械加工することによって制御することができる。図１３Ａは隣接する半導体片間の隙間を最小限に抑えるために半導体ウエハの縁を機械加工できる一方法を示す。
図１３Ｂは、半導体ウエハ１０の１つまたはそれより多くの片が所望のパターンに集成され、次いで、支持構造体としてはたらく導電性基板４１に接合される、タイル張り作業を実施するための別の方法を示す。接合形成は、半田付け、ろう付けまたは導電性耐熱接着剤の使用によって行うことができる。支持構造体は、プロセス温度に耐え得る、金属ホイルまたはその他の導電性基板とすることができる。次いで、導電性基板上の半導体片に、例えば水素イオンが注入され、ガラスまたはガラス−セラミックへの接合形成が上述したように実施される。半導体片の本体からの半導体膜の分離後、導電性基板上の半導体片の露出した表層剥離表面は表面粗さを取り除くために研磨することができ、再びイオン注入することができ、その後、別のガラスまたはガラス−セラミック基板との接合形成プロセスを繰り返すことができる。このようにすれば、ＳＯＩ構造の作成毎に半導体片を改めて集成する必要はない。導電性支持体を用いるタイル張りは、大面積ＳＯＩ構造が作成されなければならない場合に特に有用である。
望ましければ、半導体片が導電性基板上に集成された後に、半導体片間の小さな隙間をＣＶＤまたはその他の被着プロセスを用いて半導体材料で埋めることも可能である。図１４は、埋められた隙間が参照符号５２で識別されている、得られた集成体を示す。全ての隙間を埋めることにより、いかなる非導電性領域も半導体基板から取り除かれる。隙間が埋められた後、非晶質半導体、例えば非晶質シリコンで埋められた隙間で分離された２つまたはそれより多くの実質的に単結晶の半導体領域を有する連続ＳＯＩ構造を作成するために、イオン注入、接合形成及び分離工程が行われる。図１２の右側部分は、接合形成前の隙間を埋めることによって得られた、そのような連続ＳＯＩ構造を示す。被着プロセスが十分高い温度で行われれば、非晶質半導体材料は結晶化して、いかなる隙間もない実質的に単結晶の半導体膜をガラスまたはガラス−セラミック基板上につくることができる。やはり、本発明のこれらの態様は大面積ＳＯＩ構造が作成されるべき場合に特に有用である。
いかなる態様においても本発明を限定する意図はなく、以下の実施例によって本発明をさらに十分に説明する。
飛行時間型二次イオン質量分析法(ＴｏＦ-ＳＩＭＳ)を用いて得られた元素の深さプロファイルが、実施例５〜８及び１１において提示される。当業界において既知であるように、ＴｏＦ-ＳＩＭＳは、イオンビームを用いて表面の最外原子層から少数の原子を取り除く表面分析法である。
大まかに言えば、短い一次イオンパルスが表面に当たり、スパッタリングプロセスで作られた二次イオンが表面から引き出されて飛行時間型質量分析計に入る。これらの二次イオンは(それぞれの質量/電荷比ｍ/ｚに比例する)それぞれの速度にしたがって時間分散される。質量が相異なるイオンの個々のパケットが飛行管の末端において時間の関数として検出される。ＴｏＦ-ＳＩＭＳは広い質量範囲にわたってイオンを検出でき、０.１５μｍより高い空間分解能でこれらの二次イオンの横方向分布の画像をつくることができる。一次ビームのパルス動作により、低エネルギー電子ビームを用いれば絶縁性表面をパルス間に完全に中性化することが可能になる。
ＴｏＦ-ＳＩＭＳは、絶縁体表面でのいかなる電荷蓄積もなしに分析を実施できるという理由から、本発明によって作成されたＳＯＩ構造を分析するために選んだ。２ビーム戦略を用いて−一方は間欠スパッタリングのため、他方は新しくつくられた表面の分析のための−２本のビームを用いた。米国ミネソタ州イーデンプレイリーのPhysical Electronics, Inc.で製造されたTRIFT II計測器を用いて分析を実施した。スパッタするための低エネルギーＣｓビームを分析のためのパルスＧａビームと同期させて用いた。ＴｏＦ-ＳＩＭＳ試料ホルダ(〜１ｃｍ２)に合せるために小さな試料片を劈開した。スパッタのための５ｋＶ１３３Ｃｓ＋ビームを分析のための１５ｋＶ，６００ｐＡ６９Ｇａ＋ビームとともに用いた。試料の５００ｎｍ×５００ｎｍの面積をＣｓビームでラスター走査し、Ｃｓスパッタ領域の中央の５０ｎｍ×５０ｎｍウインドウをＧａビームで分析した。
実施例５〜８及び１３のそれぞれについて、２つのタイプのグラフを提示した。一方のタイプはＳＩＭＳ信号強度の変化を示し、他方のタイプはこれらの強度の原子％への近似定量値を示す。ベースガラスの公称組成を‘相対感度因子’法にしたがい内部標準として用いた。プロファイルの端側のイオン信号をバルクガラスに対応する信号としてとった。イオン強度比Ｘ＋/Ｓｉ＋をこれらの計算に用いた。ここでＸはガラス成分元素を表し、Ｓｉはマトリックス元素を表す。Ｃｓビームのスパッタ速度は実験終了時のクレーター深さを測定することにより求めた。この較正はスパッタが分析深さにわたって均一であると仮定しているから、それぞれの層の厚さは若干異なっていることがあり得よう。したがって、図５Ｂから８Ｂに示されるように、深さ及び原子％値はいずれも近似値でしかない。図１０Ｃに明示的には示されていないが、この図の深さ及び原子％値も近似値でしかない。
実施例５〜８及び１３のそれぞれのプロファイルの特徴は、以下の総括的な層シーケンス：
(１) Ｓｉ表面上の自然酸化膜
(２) シリコン膜
(３) 界面シリカ膜(混成領域)
(４) アルカリ空乏領域(または実施例１３の場合はアルカリ土類空乏領域)
(５) アルカリパイルアップ領域(または実施例１３の場合はアルカリ土類パイルアップ領域)
(６) ベースガラス
である。
これらのＳＩＭＳ深さプロファイルにおいて、シリカ及びガラス領域のような酸化物から元素Ｓｉ膜からよりも高いＳｉ＋信号が観測された。このＳＩＭＳ信号エンハンスメントは酸素の存在によるものであり、ＳＩＭＳ定量において周知の‘マトリックス効果’の例である。この効果は、元素Ｓｉ膜においてＳｉは１００％であるが、酸化物においてはＳｉは３３％に過ぎないから、直感に反している。酸化物からのＳＩＭＳ信号はかなり大きく、１桁以上大きい。表面における酸素の存在は仕事関数を高め、よって電子によるイオン中性化の確率を低める。発明者等はこれらのプロファイルにおいてシリコン酸化物、例えばＳｉＯ２からのＳｉを線描するためにこの効果を用いた。
図５Ｂから８Ｂの定量化されたグラフにおいて、Ｓｉはマトリックス元素であり、定量化されていないから、Ｓｉ分布は含められていない。したがって、強度グラフ、すなわち図５Ａから８Ａは、分析された深さにかけての様々な濃度変化のよりよい線描を示す。アルカリの空乏により、強度分布グラフに表されるように、より強いＢ＋，Ａｌ＋及びＳ＋信号が生じる。しかし、このアルカリ空乏領域に対し、Ｂ，Ａｌ及びＳｉの濃度に関するアルカリ元素の欠乏についての補正は全く行わなかった。アルカリ土類の場合についても同様に空乏領域に対する補正は行っていない。それぞれの界面はスパッタ誘起損傷により若干広がっている。
（実施例１）
０.５２５ｍｍ厚の４インチ(１０１.６ｍｍ)径リンドープシリコンウエハ(以降‘シリコンウエハ’と称する)に、市販の室温イオン注入装置を用いて、水素イオンを６９ｋｅＶ，６×１０１６イオン/ｃｍ２の濃度で注入した。リンドープシリコンは２４×１０−７/℃の０℃ＣＴＥ及び３８×１０−７/℃の３００℃ＣＴＥを有していた。シリコンウエハは米国ニューハンプシャー州ナシュア(Nashua)のSiliconSence Inc.から入手した。製造業者の報告によれば、シリコンウエハの比抵抗は１〜１０Ω-ｃｍである。ホウ素ドープシリコンウエハも様々な実施例に用い、リンドープウエハと同等の結果を得た。
１ｍｍ厚の４インチ径ガラスウエハを洗剤で洗浄し、蒸留水でリンスし、１０％硝酸に１時間浸漬し、最後に再び蒸留水でリンスした。次いでガラスウエハをクリーンルームフードに入れて、乾燥させた。
ガラスウエハはCORNING INCORPORATED GLASS COMPOSITION NO.7070でつくられれていた。重量％ベースで、このガラスは、７２重量％のＳｉＯ２，２７重量％のＢ２Ｏ３，１.５重量％のＬｉ２Ｏ及び０.５重量％のＫ２Ｏからなる。このガラスの０〜３００℃ＣＴＥは３２×１０−７/℃であり、２５０℃における比抵抗は１０１１.２Ω-ｃｍ，３５０℃における比抵抗は１０９.１Ω-ｃｍである。
ガラスウエハを、ガラス上面にスペーサをおいて、SUESS MICROTECボンダー(Model SB6)の‘負’支持体に連結されたチャックに後で取り付けるための治具においた。スペーサは真鍮であり、厚さは約０.１ｍｍであった。水素処理表面をガラスに向けてシリコンウエハをスペーサの上においた。次いで治具のクランプを両ウエハにかけて締めた。
次いで、治具をボンダーに入れ、真空排気して１０−３ミリバール(０.１Ｐａ)まで下げ、ウエハを４５０℃に加熱した。ウエハが所望の温度に達したときに、スペーサ及びクランプを取り除き、ボンダーのプランジャーによってウエハにラム圧(１０ｐｓｉ(６.９×１０３Ｐａ))を印加した。その後、プランジャーを介してウエハに電圧を印加した。詳しくは、Ｓｉウエハの上面とガラスウエハの下面の間の電位差は１０００Ｖであった。したがって(Ｖ１−Ｖ２)/Ｄ比は６.５５ｋＶ/ｃｍであった。
これらの条件の下にウエハを１時間保持した。最後に、温度、圧力及び電圧を全て止めて、２〜３時間かけて試料を冷却した。
Ｓｉウエハとガラスウエハが強く接合されたことがわかった。しかし、Ｓｉ膜がついたガラスウエハのＳｉウエハの残りからの所望の分離は、分離中にいずれのウエハにもクラックが発生したため、達成できなかった。
実験を何回も繰り返したが、結果は同じであった。ガラスウエハとシリコンウエハは強く接合したが、ウエハの分離における試みは全て両ウエハのクラック発生に終わった。冷却時間の変更を試したが成功しなかった。
（実施例２）
２つのウエハ、ガラス及びシリコンをそれぞれ４５０℃及び４００℃で保持したことを除き、実施例１の実験を繰り返した。これは、温度差によって発生する熱応力を利用して、冷却後にシリコン薄膜をシリコンウエハから分離するために行った。ボンダーの力印加プランジャーの温度を選ぶことによって差分加熱を達成した。４５０℃及び４００℃の値はそれぞれ、プランジャーの温度、したがってガラスウエハの下面及びシリコンウエハの上面の温度、すなわち図１Ｃの表面２２及び１２の温度を表す。
この場合には、０.４μｍ厚のシリコン層がついたガラスウエハ(ＳＯＩ構造)と残りのＳｉウエハは容易に分離し、よって、ＳＯＩガラスウエハを得ることに成功した。この結果は温度差により発生する熱応力がガラスベースＳＯＩ構造の作成に必要であることを示す。詳しくは、シリコンのＣＴＥに一致するＣＴＥを有するガラスウエハに対しては相異なる温度からの冷却により発生する熱応力が必要である。
本実施例の手順を用いて形成されたＳＯＩ構造は、エレクトロニクス、ディスプレイ及び太陽電池用途に適していた。
（実施例３）
本実施例では、初めにＳｉウエハを互いに隔てられた円形の島のパターンにエッチングした。島の直径は約１５０μｍとした。このパターン付ウエハにイオン注入し、次いで実施例２のプロセスを用いて約０.４μｍ厚のＳｉ層をガラスウエハ上に移載した。この場合、Ｓｉ層とガラスウエハの間の接合が優れたＳＯＩ構造が作成された。
この島技法は、ガラスとＳｉの間の熱膨張の不一致がＳＯＩ構造の離層またはその他の損傷をおそらく生じさせる、大きなウエハを作成する場合に特に価値があると考えられる。
エッチングされるかまたはその他の方法でシリコンウエハに形成されるパターンは、シリコンの隔離された島をつくる任意の幾何学的パターンとすることができる。島の寸法及び島の間隔は要件に応じて調節することができる。望ましければ、島の全てまたはいくつかの間に接続を確立するために、標準的技法によってシリコンの薄層を被着することだできる。同じ手法を他のタイプの半導体に用いることができる。
（実施例４）
実施例１の実験をウエハにかけて電圧を印加せずに繰り返した。この場合には、２つのウエハは全く接合せず、ウエハに対する電圧の印加が本プロセスの肝要部分であることを示した。
（実施例５）
実施例２にしたがって作成したＳＯＩ構造を上で論じた手順にしたがってＴｏＦ-ＳＩＭＳ分析にかけた。結果を図５Ａ及び５Ｂに示す。図５ＡはＳＩＭＳ信号強度データ対深さのグラフであり、図５Ｂは原子％に変換された同じデータを示す。
図５Ａ及び５Ｂには、空乏領域２３及び混成領域１６のいずれもが、Ｋ＋パイルアップ領域２５とともに、示される。約４μｍの深さから、全ての曲線がそれぞれのバルクガラスにおける値に戻った。
（実施例６）
実施例２にしたがって作成したＳＯＩ構造を、真空(１０−３ミリバール(０.１Ｐａ))下で１時間、５００℃に保持した。次いでＴｏＦ-ＳＩＭＳ分析を行った。結果を図６Ａ及び６Ｂに示す。
これらの図の図５Ａ及び５Ｂとの比較は、空乏領域及び混成領域も、Ｓｉ，Ｂ，Ｋ及びＬｉ曲線も、再加熱によって実質的に変化していないことを示す。このことは、本発明のＳＯＩ構造が以降の処理及び最終使用の間安定であろうことを示すから重要な結果である。
（実施例７）
CORNING INCORPORATED GLASS COMPOSITION NO.7740でつくられたガラスを用いて実施例２の実験を繰り返した。重量％ベースで、このガラスは、８１.３重量％のＳｉＯ２，１２.６重量％のＢ２Ｏ３，２.１９重量％のＡｌ２Ｏ３及び４.２重量％のＮａ２Ｏを、微量のＦｅ２Ｏ３及びＫ２Ｏともに含有する。このガラスの０〜３００℃ＣＴＥは３２.６×１０−７/℃であり、２５０℃における比抵抗は１０８.５Ω-ｃｍ，３５０℃における比抵抗は１０６.６Ω-ｃｍである。
実施例２と同じ、温度、圧力及び電圧を含む条件並びに同じ寸法のウエハを用いた。
実施例５と同様のＴｏＦ-ＳＩＭＳ分析を行った。結果を図７Ａ及び７Ｂに示す。やはり、空乏領域、(図７Ａでは‘シリカ’で識別され、図７Ｂでは‘界面シリカ層’で識別される)混成領域、及びパイルアップ領域をこれらの図に見ることができる。
（実施例８）
実施例７にしたがって作成したＳＯＩ構造を、真空(１０−３ミリバール(０.１Ｐａ))下で１時間、５００℃に保持した。次いでＴｏＦ-ＳＩＭＳ分析を行った。結果を、図７Ａ及び７Ｂと同じ名辞が用いられている図８Ａ及び８Ｂに示す。
これらの図の図７Ａ及び７Ｂとの比較は、空乏領域、混成領域及びパイルアップ領域も、濃度曲線のそれぞれの全体形状も、再加熱によって実質的に変化していないことを示す。
（実施例９）
実施例２にしたがって作成したＳＯＩ構造の半導体層について収束ビーム電子分布関数(ｅｄｆ)を得た。図９は得られた透過顕微鏡像を示す。本図からわかるように、Ｓｉの単結晶層の品質は優れている。
（実施例１０）
印加電圧または温度差を用いずに熱接合形成によりガラス及びガラス−セラミック上に単結晶シリコン膜を得る可能性を評価するための実験を実施した。
シリコンウエハのガラスまたはガラス−セラミックへの接合形成における肝要な問題は、周知の、ガラスまたはガラス−セラミックからの可動イオンによるシリコンの汚染の問題である。ディスプレイ工業においては、例えば、ガラス内のイオンのシリコン膜へのマイグレーションを防止するために、基板をシリカまたは窒化シリコンのバリア層で被覆した後に、ガラス基板上に電子デバイスに必要とされるシリコン膜を被着する。
シリコンのガラスまたはガラス−セラミックウエハへの直接熱接合形成は、シリコンの性能に悪影響を与え、したがって望ましくない、シリコンへのイオンのマイグレーションを生じさせるであろう。この問題にもかかわらず、そのような接合形成プロセスが可能であるか否かを評価するために実験を行った。
これらの実験に用いたガラス及びガラス−セラミックは、それぞれの組成に依存して異なる歪点温度を有していた。ディスプレイ用途に用いられるガラスを、許容できない、寸法変化を避けるためそれぞれの歪点より低い温度で処理した。したがって、熱接合形成実験は評価した特定の組成の歪点に制限された。以下の実施例は実施した実験を説明する。
（実施例１０Ａ）
この場合のガラスウエハは、上で論じたように、アルカリ−ホウケイ酸ガラスである、CORNING INCORPORATED GLASS COMPOSITION NO.7070で作成した。このガラスの歪点は４５０℃である。
１ｍｍ厚の１００ｍｍ径ガラスウエハを０.１ｍｍＲＭＳの表面粗さまで研磨した。１００μｍ厚シリコンウエハに室温において７×１０１６イオン/ｃｍ２のドーズ量及び１００ｋｅＶの注入エネルギーで水素イオン注入した。いずれのウエハも標準のガラス洗浄方法、すなわち、洗剤洗浄、蒸留水リンス、硝酸処理、及び最終蒸留水リンスを用いて洗浄し、次いで室温で接触させた。
ウエハ集成体を白金プレートの間におき、次いで４５０℃に加熱して、この温度に１時間保持した。１時間が経ったときに炉の温度を下げ、プレートを取り外した。ガラスとシリコンウエハの間には、低強度摩擦接合を除いて、接合形成は全く見られなかった。カミソリの刃を界面に差し込むことでウエハを容易に分離することができた。ガラス上にシリコンの形跡はなかった。この実験を５２５℃で繰り返したが結果は同じであった。すなわち、ガラスウエハ上にシリコン層は全く見られなかった。
（実施例１０Ｂ）
実施例１０Ａの実験を繰り返したが、この場合にはウエハを、上で論じたように、アルミノ−ホウケイ酸ガラスである、CORNING INCORPORATED GLASS COMPOSITION NO.7740で作成した。７７４０組成の歪点は５４０℃であり、したがって接合形成実験は５４０℃で行った。
シリコン膜のガラスへの移載がおこらなかった点で、結果は実施例１０Ａと同じであった。
（実施例１０Ｃ）
実施例１０Ａの実験を、ディスプレイ工業で用いられるガラスである、アルカリ土類−アルミノ−ホウケイ酸組成、すなわちCORNING INCORPORATED GLASS COMPOSITION NO.1737を用いて繰り返した。このガラスの歪点は６６０℃であり、したがって実験は６６０℃で行った。やはり、この場合もシリコン膜のガラスへの移載は見られなかった。表面水素濃度を低減するためのシリコンウエハの表面の前処理(以下の実施例１１を参照のこと)を用いてこの実験を繰り返した。やはり、シリコン膜の移載は見られなかった。
（実施例１０Ｄ）
アルカリ及びアルカリ土類−アルミノケイ酸組成をもつガラス−セラミックウエハを用いて実施例１０Ａの実験を繰り返した。この材料の歪点は８１０℃であり、したがって実験は８１０℃で行った。やはり、ガラス−セラミックウエハへのシリコン膜の移載は全く見られなかった。シリコンウエハ表面の水素濃度を低減するためのシリコンウエハの前処理(以下の実施例１１を参照のこと)では結果は変わらなかった。
（実施例１０Ｅ）
水素イオン注入の前に約０.２μｍ厚の酸化物層を成長させたシリコンウエハを用いて実施例１０Ａから１０Ｄの実験を繰り返した。実施例１０Ａから１０Ｄと同様に、それぞれの場合において、ガラスまたはガラスーセラミックウエハへのシリコン膜の移載は全く見られなかった。
これらの実験に基づいて、水素イオンを注入したシリコンウエハからのガラスまたはガラス−セラミックウエハへのシリコン膜の熱接合形成はガラスまたはガラス−セラミックの歪点までの接合形成温度ではおこらないと結論した。より高い接合形成温度は、ガラスまたはガラス−セラミックの変形、例えば材料の垂下及び／または圧縮を生じさせるであろうから、許容できない。さらに、上述したように、かなり高いある温度でそのような移載が達成されたとしても、シリコン膜のイオン汚染の問題は解決されないままであろう。
（実施例１１）
本実施例は、アルカリ土類含有ガラスまたはガラス−セラミックに接合されるべき半導体ウエハの表面における水素濃度の低減の価値を実証する。
（実施例１１Ａ）
１００ｍｍ径及び１００μｍ厚のシリコンウエハに８×１０１６イオン/ｃｍ２のドーズ量及び１００ｋｅＶの注入エネルギーで水素イオン注入した。次いで、このウエハを蒸留水内で洗浄した。測定したこのウエハ上の接触角は７０°であり、非常に疎水性の表面を示す。
CORNING INCORPORATED FLASS COMPOSITION NO.1737からなるガラスウエハをFISHER SCIENTIFIC CONTRAD 70洗剤を用いて超音波浴内で１５分間洗浄し、続いて蒸留水により超音波浴内で１５分間洗浄した。その後、ウエハを１０％硝酸内で洗浄し、続いてもう一度蒸留水洗浄を行った。ウエハ表面の汚染を避けるため、シリコンウエハの洗剤洗浄は行わなかった。いずれのウエハも、クリーンルーム内のスピン洗浄乾燥機で蒸留水を用いて最終洗浄を行った。
次いで、２つのウエハを実施例２の処理工程及びその実施例のSUESS MICROTECボンダーを用いて処理した。すなわち、ガラスウエハをボンダーの負プランジャーの上におき、シリコンウエハを正プランジャーの上において、スペーサを用いてガラスウエハから離して保持した。２つのウエハを５２５℃(シリコンウエハ)及び５７５℃(ガラスウエハ)に加熱し、次いで接触させた。
詳しくは、正プランジャーの可動中心部分を用いて１７５０Ｖの電圧を１分間シリコンウエハの中心に印加し、次いで印加電圧を取り除いた。次いでスペーサを取り外し、１７５０Ｖの電圧をウエハ表面にかけて印加した。この電圧を２０分間印加し、２０分経った時に電圧をゼロにし、ウエハを室温まで冷却した。実施例２と同様に、接合形成は真空条件下で行った。
接合形成プロセスの終了時にウエハを容易に分離することができた。しかし、ガラス基板へのＳｉ膜の移載は部分的でしかなかった。詳しくは、ガラスの約１０％しかＳｉ膜で覆われず、覆われた領域であっても、Ｓｉ膜は非常に不均一であった。したがって、このプロセスでは、望んでいたような、品質のよいＳｉ膜は得られなかった。
（実施例１１Ｂ）
シリコンウエハをここでは以下のように処理したことを除いて、実施例１１Ａの実験を繰り返した。
初めに、シリコンウエハを１：２：７の比のアンモニア−過酸化水素−水の低温溶液に入れ、次いで溶液を７０℃まで徐々に加熱した。ウエハをこの温度で溶液内に１５分間保持した後、溶液を冷却し、超音波浴内においてウエハを蒸留水で２.５分間で洗浄した。この時点でウエハは接触角が１０°の強い親水性を示した。次いでシリコンウエハを１：２：８の比の塩酸−過酸化水素−水の溶液でアンモニア溶液についてのプロセスと同様に洗浄した。処理したシリコンウエハを次いで蒸留水で洗浄した。
次いで、シリコンウエハを実施例１１Ａと同様に洗浄した１７３７ガラスウエハに接合した。実施例１１Ａと同じ処理工程を用いた。接合形成工程後、ガラスウエハには全面に、優れた、均一なＳＩ膜が張り合わされていた。
本実施例はアルカリ土類イオンを含有する組成のガラスへのＳｉ層の移載を行うためにはイオン注入後のシリコンウエハの表面処理が必要であることを示す。
（実施例１１Ｃ）
本実施例では、ウエハをアンモニアと過酸化水素の溶液でウエハを洗浄したが、実施例１１Ｂで用いた酸溶液での洗浄は行っていない。
シリコンウエハをここでは以下のように処理したことを除き、実施例１１Ａの実験を繰り返した。
初めに、シリコンウエハを１：２：７の比のアンモニア−過酸化水素−水の低温溶液に入れ、次いで溶液を７０℃まで徐々に加熱した。ウエハをこの温度で溶液内に１５分間保持した後、溶液を冷却し、超音波浴内においてウエハを蒸留水で２.５分間で洗浄した。この時点でウエハは接触角が１０°の強い親水性を示した。処理したシリコンウエハを次いで蒸留水で洗浄し、実施例１１Ａと同じプロセスサイクルを用いて、実施例１１Ａと同様に洗浄した１７３７ガラスウエハとの接合形成プロセスを行った。接合形成サイクル後、ガラスウエハには全面にわたって、優れた、均一なＳＩ膜が張り合わされていた。
（実施例１１Ｄ）
本実施例は、半導体ウエハの表面を処理し、よって水素イオン濃度を制御するために、アンモニアと過酸化水素の処理の代わりに、酸素プラズマ処理も用い得ることを示す。
本実施例では、シリコンウエハを室温において酸素プラズマ内で１０分間処理した。この処理に続いて蒸留水リンスを行った。次いでウエハを乾燥し、実施例１１Ａと同じ接合形成プロセスにかけた。実施例１１Ｂ及び１１Ｃと同じく、ガラスウエハ全体を覆う、優れたＳＩ膜を得た。
（実施例１１Ｅ）
実施例１１Ａから１１Ｄの表面処理後の表面水素濃度を測定するための実験を行った。ＴｏＦ-ＳＩＭＳ分析を用いてシリコンウエハの表面における水素濃度を測定した。個々のピーク強度を総合スペクトル強度で割り算し、１００００を乗じることによって、規格化強度値を得た。実施例１１Ａの表面処理手順については、４１４の値を得た(以降、‘イオン注入したままの’水素濃度と称する)。
これらの実験の結果を表２に示す。表２に示されるように、実施例１１Ｂにしたがって処理したシリコンウエハについての規格化信号強度は１０２であり、これはイオン注入したままのウエハに比較して７５％の水素イオン濃度低減を表し、実施例１１Ｃの処理について信号強度は１０１，すなわちイオン注入したままの値より７６％小さかった。酸素プラズマ処理については、信号強度は１４４，すなわちイオン注入したままのウエハに比較して６５％の低減であった。シリコンウエハを処理するためにアンモニアを入れない過酸化水素の水溶液を用いた実験も実施した。この場合の規格化信号強度は３０７，すなわちイオン注入したままの値の２６％の低減であった。
これらの実施例は、半導体ウエハ表面上の水素濃度の低減によりアルカリ土類イオンを含有する基板への接合形成中の改善された膜形成が得られることを実証している。
（実施例１２）
本実施例は、COENING INCORPORATED GLASS COMPOSHITION N0.7070, 7740, 1737及びEAGLE 2000からなるガラスウエハに移載されるシリコン膜に対して、本発明にしたがえば強い接合強度が達成されることを実証する。７０７０及び７７４０ガラスの組成はそれぞれ上の実施例１及び７に述べられ、ＥＡＧＬＥ２０００及び１７３７ガラスの組成はそれぞれ実施例１４及び米国特許第６３１９８６７号明細書の比較実施例に対応する。
実施例２の処理工程を、アルカリ土類イオンを含有する１７３７及びＥＡＧＬＥ２０００ガラスのためのシリコンウエハの水素低減処理を加えて、ＳＯＩ構造の作成に用いた。詳しくは、これらのガラスのためのシリコンウエハを実施例１１Ｂの手順にしたがって処理したが、実施例１１Ｂから１１Ｄのいずれかあるいは表面水素を低減するためのその他の処理手法を用いることもできたであろう。接合エネルギー値は上で論じた押込手法及び上掲のマーシャル−エバンス文献の計算手順を用いて求めた。
詳しくは、接合強度を求めるため、被膜表面に圧子プローブが接近できるように、被膜表面を上に向けて試料を取り付けた。安定で堅固な支持体を提供するため、Nano Indenter IIに備えられた１.２５インチ(３１.７５ｍｍ)径アルミニウム試料スタブに両面接着テープを用いて試料を貼り付けた。
次いで、ある範囲の押込負荷を用いてくぼみのアレイをつくることによって試料の密着性を評価した。アレイは被膜の応答を負荷の関数として調べるように選び、試料面内の被膜応答のばらつきをチェックするために１つより多くの全体的な場所に実施した。標準の微小押込手順を用い、試験に適する表面の領域を識別するために顕微鏡観察を用いてくぼみの位置を予備選択した。詳しくは、汚染の形跡またはハンドリング傷を示す表面領域を避けるように位置を選択した。
バーコビッチ形状をもつダイアモンド圧子を用いて試験を行った。プログラムされた負荷印加及び負荷除去条件のシーケンスを用いて圧子の負荷をコンピュータ制御した。用いた条件のシーケンスは:
(１) 接近段階
(２) 負荷印加段階(最大負荷まで０.１/秒の一定の変形速度)
(３) 負荷除去段階(負荷除去速度＝最大負荷印加速度の９０％)
(４) 保持段階
(５) 負荷除去段階
とした。
段階(２)におけるピーク負荷は一般に、８.５ｍＮ，３７.６ｍＮ，１６５ｍＮ及び４０５ｍＮを達成するように変えた。試料上の注目する領域のそれぞれについて、それぞれの負荷に対し最少で２つのくぼみをつくった。観測した応答に依存して、離層を誘起するに必要な臨界負荷を鑑定するため、すなわち離層対負荷応答を求めるため、中間負荷における追加試験を用いた。
押込に続き、低倍率〜高倍率ノーマルスキーＤＩＣ(微分干渉コントラスト)光学顕微鏡法を用いて、被膜離層の形跡を検分した。存在する場合、押込部位まわりの膜離層は一般に座屈またはその他の表面不規則性から識別できる。ノーマルスキーＤＩＣは、極めて小さな(数オングストロームしかない)高さ変化に対する高い感度により、このタイプの表面擾乱にとくに鋭敏である。離層が存在していれば、それらの半径を測定して、基板への被膜密着の基本的尺度を表す臨界界面破断エネルギーを求めるために上掲のマーシャル−エバンス文献のモデルを用いた。本発明のＳＯＩ構造でおこったように、離層が存在しない場合、くぼみ自体の寸法より若干大きい(１〜２μｍ)ある最小離層領域を想定することによって界面破断エネルギーの下限を推定した。
界面破断エネルギーの決定において、試験試料には残留被膜応力がないと仮定し(すなわち、被膜は無応力であると仮定し)、したがって押込応力場だけが膜離層のための駆動力であると仮定した。この場合について、マーシャル−エバンス文献の式１２：
Ｇ＝(１−ｖ２)ｔσｉ ２/Ｅ (マーシャル−エバンス文献の式１２)
を用いて歪エネルギー解放速度を計算した。ここで：
σｉ＝ＶｉＥ/２πｔａ２(１−ｖ) (マーシャル−エバンス文献の式１０)
ｖ＝被膜材料のポアソン比
ｔ＝被膜の厚さ
Ｅ＝被膜のヤング率
ａ＝剥離領域の半径
Ｖｉ＝くぼみの容積(くぼみ寸法及び圧子形状に基づく)
である。
本発明のシリコンベース膜については、ｖ及びＥに対して、ｖ＝０.２５，Ｅ＝１６０ＧＰａを用いた。バーコビッチ圧子に対するＶｉは実験変数であり、用いられる圧子に基づき、したがって、それぞれの試験／データ点について測定され、変化したが、一方、シリコンベース膜(被膜)の厚さは全ての場合について約０.４μｍであった。
７０７０ガラスを４５０℃で処理し、シリコンウエハを４００℃で処理して初期実験を実施した。７０７０ガラスは可動アルカリイオンとしてＬｉ及びＫを含有する。接合エネルギー試験においては、Ｓｉ膜との接合が破壊される前にガラスウエハが壊れた。この結果に基づき、接合エネルギーの最小値を１５〜２０Ｊ/ｍ２と推定した。
比較のため、文献データには、４５０℃でつくられたＳｉ-ＳｉＯ２熱接合についての接合エネルギーは１Ｊ/ｍ２とある。したがって、等価な温度において、本発明のＳＯＩ構造は熱プロセスよりも１５〜２０倍高い接合エネルギーを有する。
ＥＡＧＬＥ２０００ガラスウエハを用い、ガラスウエハを５７５℃に保持し、Ｓｉウエハを保持して実験を繰り返した。このガラスはいかなるアルカリイオンも含有せず、可動イオンはアルカリ土類イオン、特に、Ｃａ、Ｍｇ及びＳｒである。接合強度測定を前と同じように実施したが、やはりシリコン膜とガラスウエハの間の接合が破壊される前にガラスウエハが壊れたため、接合エネルギーの下限しか得られなかった。下限は同じく１５〜２０Ｊ/ｃｍ２であり、本発明のプロセスが低温において非常に高品質で高強度の接合をつくることを示す。
これらの実験を、対応する７７４０及び１７３７ガラスを用いた実験とともに、表３にまとめてある。それぞれの場合において、接合は非常に強く、ガラスからのなんらかの膜離層が見られる前にガラスウエハが壊れた。したがって、破壊点で測定された接合エネルギーは接合エネルギーに関する下限である。
（実施例１３）
CORNING INCORPORATED GLASS COMPOSITION NO.1737及び上述した手順を用いてＳＯＩ構造を作成した。
１７３７ガラスのウエハ(０.７ｍｍ厚)を上述したように洗浄した。５００μｍ厚ホウ素ドープシリコンウエハに室温において７×１０１６イオン/ｃｍ２のドーズ量及び１００ｋｅＶの注入エネルギーで水素イオン注入した。このウエハを次いで実施例１１Ｂの手順を用いて表面上の水素イオン濃度を低減するための処理を行ったが、実施例１１Ｂから１１Ｄのいずれかの手順または表面水素を低減するための別の処理手法を用いることができたであろう。
次いで、２つのウエハを、スペーサで互いに隔てて支持体上においた。この集成体をボンダーに入れ、システムに真空をかけて、温度を上げた(上のシリコンウエハの温度を５２５℃に、ガラスウエハの温度を５７５℃に上げた)。次いで、ウエハを接触させ、電圧を印加した。電圧を１５分間印加した後、電圧を取り除き、ウエハを冷却した。冷却中にウエハは２つに、すなわち、シリコン薄膜が接合したガラスウエハと薄膜分が減った母シリコンウエハに分離した。
このようにして得たＳＯＩ構造に上で論じた手順にしたがってＴｏＦ-ＳＩＭＳ分析を行った。結果を図１０Ａ，１０Ｂ及び１０Ｃに示す。図１０Ａ及び１０ＢはＳＩＭＳ信号強度対深さのグラフであり、図１０Ｃは原子％に変換したデータを示す。
バリウムの空乏領域及びパイルアップ領域が図１０Ａ及び１０Ｃに特に示され、総アルカリ土類(ＡＥ)空乏領域が図１０Ｂに示される。シリコン膜とガラス基板の間の界面における混成(シリカ)領域も図１０Ａ及び図１０Ｂに示される。約０.６μｍの深さから、全ての曲線はそれぞれのバルクガラス値に戻った。
これらの図が示すように、シリコン膜へのイオンマイグレーションを心配せずにこの構造を電子部品の作成に用いることを可能にするであろうバリア(空乏)層がシリコン膜とガラスの間に形成される。バリア層の安定性を実証するため、上述したように作成したＳＯＩ構造を真空中で２時間，５９５℃に加熱し、熱処理した構造にＴｏＦ-ＳＩＭＳ分析を行った。分析は、熱処理によるイオンの移動はなく、バリア層が永久的であることを明らかにした。
（実施例１４）
本実施例は、空乏領域及びパイルアップ領域の形成がどの様にプロセス条件に依存するかを実証する。これらの実験にはCORNING INCORPORATED GLASS COMPOSITION NO. EAGLE 2000を用いた。シリコンウエハの水素低減前処理を含め、上で論じた手順を用いてＳＯＩ構造を形成した。
プロセス条件、(１)ガラス温度、(２)印加電圧及び(３)接合形成時間を変えた。全ての場合において、シリコンウエハはガラスウエハより５０℃低くした。決定するパラメータは空乏領域(バリア層)の厚さ及び明瞭なパイルアップ領域を示すイオンの素性とした。
結果を表４に示す。表４からわかるように、バリア層及びパイルアップ領域の形成には時間及び温度のいずれにも臨界点があると思われる。詳しくは、このデータから、このガラスでバリア層及びパイルアップ領域を得るには、処理時間が２分より長くなければならず、処理温度が３５０℃より高くなければならないことがわかる。８００Ｖより低い電圧は調べていないが、このプロセス変数に関しても臨界点があるであろうと考えられる。他のガラスにも同様の臨界点があるであろうが、それぞれのガラスについての臨界値は、ＥＡＧＬＥ２０００ガラスで見られた値とは異なると考えられる。
（実施例１５）
本実施例は、有機発光ダイオード(ＯＬＥＤ)ディスプレイ及び液晶ディスプレイ(ＬＣＤ)を含む、ディスプレイ用途のための薄膜トランジスタ(ＴＦＴ)の作成への本発明の適用を示す。
ＴＦＴは個々の画素のスイッチングを制御するためにディスプレイに用いられる。最適ディスプレイ性能のためまたドライバエレクトロニクスの集積を可能にするためにも、ＴＦＴ材料は高いキャリア易動度を高い均一性とともに有する必要がある。現在の技術水準のプロセスは非晶質シリコン膜または多結晶シリコン(ポリＳｉ)膜でつくられたＴＦＴに依存している。しかし、これらの材料でつくられたデバイスにおけるキャリア易動度はバルクシリコンにおける易動度より１から５桁低く、±３０％までのばらつきがある。バルクシリコンはＴＦＴを作成するための理想的材料の一例であるが、本発明以前には、ディスプレイガラス基板上に実質的に単結晶のシリコン膜を作成できる実用プロセスは全く開発されていなかった。
従来技術のＴＦＴ作成プロセスは、ＳｉＮＸまたはＳｉＯ２のバリア層の被着に始まり、非晶質シリコンの被着及び膜の脱水素が続く、一連の工程からなる。脱水素後、電場効果電子易動度が約１００〜３５０ｃｍ２/Ｖ・秒のポリＳｉ膜を得るために、シリコン膜がレーザまたは熱結晶化により結晶化される。この膜から、フォトリソグラフィ、これに続くＰＥＣＶＤによるゲート酸化膜被着、金属ゲート被着及びさらなるフォトリソグラフィ工程とその後の、(結晶領域間の欠陥のパッシベーションによる)良好な性能を得るための水素添加工程を含む、一連の工程によりＴＦＴがつくられる(Applied Surface Science，２００３年，第９６０２号，ｐ.１〜１３を参照のこと)。
図１５は、従来技術にしたがって構成された、ＬＣＤに用いるための代表的なＴＦＴを示す。図１５において、参照符号６０はＴＦＴ全体を示し、６１はガラス基板を示し、６２は金属コンタクトを示し、６３は金属ゲートを示し、６４はＳｉＯ２ゲート絶縁体を示し、６５はポリＳｉ層を示し、６６及び６７はシリコン被着の前に被着される必要がある２つのバリア層(それぞれＳｉＯ２及びＳｉＮＸ)を示す。
上で論じたように、本発明はガラス上の実質的に単結晶のシリコン(ＳＯＧ)構造を得るための実用的な方法を提供する。これらの構造はさらにＴＦＴをつくるための以降の処理に特によく適する。このＳＯＧは実質的に単結晶のシリコン膜を有するから、本発明にしたがってＴＦＴをつくるためのプロセスは従来プロセスと異なる。特に、プロセスが現行プロセス比べて簡略になる。表５は本発明の使用によって排除され得る従来技術の様々な処理工程を示す。
詳しくは、本発明のＴＦＴプロセスについては、半導体膜が既に実質的に単結晶の形態にあるから、脱水素及び結晶化工程が必要ではない。したがって、膜は６００ｃｍ２/Ｖ・秒以上の電子易動度を有することができる。従来技術のプロセスに必要であった水素再添加工程も必要ではない。ＴＦＴ作成プロセスにおける上記の簡略化により、デバイス性能における固有の改善に加えて、資本経費及びスループットの両者に関する利点も得られる。
本発明にしたがってつくられて得られる高性能ＴＦＴにより、エレクトロニクスの小型化、より均一なディスプレイ特性、ガラス基板上でのドライバ回路の集積化及び、後の、完成ディスプレイのかなりの電力節約が可能になる。得られる高性能ディスプレイは、パームトップコンピュータ、セル式携帯電話等を含む、様々な製品に用いることができる。本発明のＳＯＧ構造についてのさらなる用途は、シリコン・オン・インシュレータ(ＳＯＩ)エレクトロニクスに見ることができる。
（実施例１６）
本実施例は単一の第２の層２０上の複数の層１５のタイル張りを示す(図１１を参照のこと)。
比抵抗が１〜１０Ω-ｃｍのホウ素ドープシリコンウエハ(１００ｍｍ径)に、８×１０１６イオン/ｃｍ２のドーズ量及び１００ｋｅＶのエネルギーで水素イオン注入した。１００ｍｍ径のアルミノ−ホウケイ酸ガラスウエハ(詳しくは、CORNING INCORPORATED GLASS COMPOSITION NO.7740でつくられたウエハ)をガラス洗浄のための標準的方法、すなわち、洗剤洗浄、蒸留水リンス、硝酸処理及び最終蒸留水リンスを用いて洗浄した。シリコンウエハに切り目を入れて、２片に分割した。次いでシリコン片を、蒸留水、アンモニア及び過酸化水素の溶液で洗浄し、乾燥し、次いで２つのシリコン片間の隙間が最小になるようにガラスウエハ上に手作業で集成した。
得られた集成体を次いでSUESS MICROTECボンダーに入れた。ボンダーを真空排気して、集成体のガラスウエハ側を４５０℃に、シリコンウエハ側を４００℃に加熱した。ガラスウエハを負電極上に、シリコンウエハを正電極上においた。所望の温度に達した後、ウエハ間の良好な接触を保証するために１０ｐｓｉ(６.９×１０４Ｐａ)の圧力を印加した。次いで接合形成プロセスを開始するためにウエハの中心に７５０Ｖを１分間印加し、次いで電圧を取り除いた。この時点で、ウエハ全体に５００Ｖを印加し、集成体をこの条件下に１５分間保持した。１５分後、電位を取り除き、集成体を室温まで冷却した。
いずれのシリコン片も、ガラスウエハ全面上にシリコン薄膜を残して集成体から容易に取り除くことができた。２つのシリコン片からの膜の間隔は約１０μｍであった。
シリコンウエハを５片に分割し、次いで１００ｍｍ径ガラスウエハ上に集成したことを除き、上述の手順を繰り返した。プロセスの終了時に、５片の全てがガラスウエハ上にシリコン膜を残していることがわかった。
上述の実施例を含む、上述の開示から、本発明が、新しい改善されたＳＯＩ構造及び、そのような構造を作成するための、新しい改善された方法を提供することが容易に分かる。図１６は、ＳＯＧ構造、特にガラス上シリコン構造が本発明の様々な特徴を用いて作成される、本発明の好ましい実施形態を示す簡略な流れ図である。図１６は、とりわけ、水素イオン注入、電圧及び熱の併用による接合形成、冷却による分離及び原材料費を低減するためのシリコンウエハの再使用を示す。
本発明の特定の実施形態を説明し、図示したが、本発明の精神及び範囲を逸脱することなく改変及び変更がなされ得ることが当業者には明らかであろう。したがって、添付される特許請求の範囲は、本明細書に述べられた特定の実施形態だけでなく、そのような改変、変形及び等価物も包含すると目される。
Figure 0005152819
Figure 0005152819
Figure 0005152819
Figure 0005152819
Figure 0005152819
ＳＯＩ構造を作成するための本発明の方法の工程(Ａ)を示す略図である ＳＯＩ構造を作成するための本発明の方法の工程(Ｂ)を示す略図である ＳＯＩ構造を作成するための本発明の方法の工程(Ｃ)を示す略図である。本図に示されるように、Ｔ２はＴ１より高いことが好ましい ＳＯＩ構造を作成するための本発明の方法の工程(Ｄ)を示す略図である。 工程(Ｄ)後の完成ＳＯＩ構造を示す 工程(Ｃ)で作成された第１の基板と第２の基板の間の界面領域３０を拡大スケールで示す略図である。本図に示されるように、基準表面１７及び２４はそれぞれ、図２ＡのＤＳ及びＤ２の１/２にある 互いに対して膨張及び収縮できる分離された領域を作成するための第１の基板の接合形成表面におけるリセスの使用例を示す略図である 図３のリセス及び分離された領域を示す第１の基板の接合形成表面の平面図である 可動陽イオンとしてＬｉ＋及びＫ＋の両者を含有する第２の基板についての、本発明にしたがって作成されたＳＯＩ構造のＳＩＭＳ信号強度データで示されるＴｏＦ-ＳＩＭＳ深さプロファイルである 可動陽イオンとしてＬｉ＋及びＫ＋の両者を含有する第２の基板についての、本発明にしたがって作成されたＳＯＩ構造の原子％値に変換されたデータで示されるＴｏＦ-ＳＩＭＳ深さプロファイルである 図５Ａ及び５Ｂに用いられたタイプのＳＯＩ構造の、再加熱後の、ＳＩＭＳ信号強度データで示されるＴｏＦ-ＳＩＭＳ深さプロファイルである 図５Ａ及び５Ｂに用いられたタイプのＳＯＩ構造の、再加熱後の、原子％値に変換されたデータで示されるＴｏＦ-ＳＩＭＳ深さプロファイルである 可動陽イオンとして基本的にＮａ＋だけを含有する第２の基板についての、本発明にしたがって作成されたＳＯＩ構造のＳＩＭＳ信号強度データで示されるＴｏＦ-ＳＩＭＳ深さプロファイルである 可動陽イオンとして基本的にＮａ＋だけを含有する第２の基板についての、本発明にしたがって作成されたＳＯＩ構造の原子％値に変換されたデータで示されるＴｏＦ-ＳＩＭＳ深さプロファイルである 図７Ａ及び７Ｂに用いられたタイプのＳＯＩ構造の、再加熱後の、ＳＩＭＳ信号強度データで示されるＴｏＦ-ＳＩＭＳ深さプロファイルである 図７Ａ及び７Ｂに用いられたタイプのＳＯＩ構造の、再加熱後の、原子％値に変換されたデータで示されるＴｏＦ-ＳＩＭＳ深さプロファイルである 本発明にしたがって作成されたＳＯＩ構造の半導体層の単結晶性を示す収束電子ビーム回折パターンである。この場合の半導体膜はリンドープシリコン(Ｓｉ)である 可動陽イオンとしてアルカリ土類イオンを含有する第２の基板についての、本発明にしたがって作成されたＳＯＩ構造のＳＩＭＳ信号強度データで示されるＴｏＦ-ＳＩＭＳ深さプロファイルである 可動陽イオンとしてアルカリ土類イオンを含有する第２の基板についての、本発明にしたがって作成されたＳＯＩ構造のＳＩＭＳ信号強度データで示されるＴｏＦ-ＳＩＭＳ深さプロファイルである 可動陽イオンとしてアルカリ土類イオンを含有する第２の基板についての、本発明にしたがって作成されたＳＯＩ構造の原子％値に変換されたデータで示されるＴｏＦ-ＳＩＭＳ深さプロファイルである 単一の第２の層の上に複数の第１の層を有するＳＯＩ構造を示す略図である 図１１のＳＯＩ構造を作成するための好ましいプロセスを示す略図である 単一の第２の基板上に複数の第１の基板を集成するための好ましい手法を示す略図であり、特に、基板間の隙間の寸法を小さくするための第１の基板の縁端の機械加工を示す 単一の第２の基板上に複数の第１の基板を集成するための好ましい手法を示す略図であり、特に、とりわけ、第１の基板の反復使用を簡易化するための導電性裏地上の第１の基板の集成体を示す 第１の基板の間の隙間が半導体材料で埋められた複数の第１の基板／単一の第２の基板集成体を示す略図である 薄膜トランジスタを形成するための従来技術のプロセスを示す略図である 本発明のプロセス態様の好ましい実施形態を示す簡略な流れ図である

Claims (20)

  1. 絶縁体上半導体構造を作成する方法において、
    (Ａ)第１及び第２の基板を提供する工程であって、
    (１)前記第１の基板は、
    (i)前記第２の基板との接合を形成するための第１の接合形成面と称する第１の外表面、(ii)前記第１の基板に力を印加するための、第１の力印加面と称する第２の外表面、及び(iii)前記第１の基板を第１の部分と第２の部分に分離するための、分離域と称する内部域を有し、
    (ａ)前記第１の接合形成面、前記第１の力印加面、及び前記分離域は互いにほぼ平行であり、
    (ｂ)前記第２の部分は前記分離域と前記第１の接合形成面との間にあり、
    (ｃ)前記第１の基板は単結晶の半導体材料を含み；
    (２)前記第２の基板は、一方は前記第１の基板との接合を形成するための、第２の接合形成面と称する表面であり、他方は前記第２の基板に力を印加するための、第２の力印加面と称する表面である、２つの外表面を有し、
    (ａ)前記第２の接合形成面及び前記第２の力印加面は、互いにほぼ平行でありかつ互いに距離Ｄ２だけ隔てられ、
    (ｂ)前記第２の基板は酸化物ガラスまたは酸化物ガラス−セラミックからなる、
    第１及び第２の基板を提供する工程；
    (Ｂ)前記第１及び第２の接合形成面を接触させる工程；
    (Ｃ)前記第１及び第２の基板を前記第１及び第２の接合形成面において互いに接合させるのに十分な時間に亘って、同時に、
    (１)前記第１及び第２の接合形成面を互いに押し付けるために前記第１及び第２の力印加面に力を印加し、
    (２)前記第１及び第２の基板に、前記第１及び第２の力印加面のそれぞれにおける第１及び第２の電圧Ｖ１及びＶ２を特徴とする電場をかけ、ここで、前記電圧Ｖ １ 及びＶ ２ は、前記第１及び第２の電圧が前記第１及び第２の力印加面において均一であり、前記電場が前記第１の基板から前記第２の基板に向くようにＶ１はＶ２より高いものであり、及び
    (３)前記第１及び第２の基板を加熱する、
    工程；及び
    (Ｄ)前記分離域において前記第１及び第２の部分を分離する工程；
    を有してなり、
    前記工程（Ｃ）において、前記第２の基板に含まれる陽イオンを、前記第２の接合形成面から前記第２の力印加面に向かう方向に移動させ、かつ、前記第２の基板に含まれる酸素イオンを、前記第２の力印加面から前記第２の接合形成面に向かう方向に移動させることにより、前記第２の基板に隣接する前記第１の基板内に酸化物層を形成する
    ことを特徴とする方法。
  2. 前記第２の基板の前記酸化物ガラスまたは酸化物ガラス−セラミックが、関係式：
    ５×１０−７/℃≦ＣＴＥ≦７５×１０−７/℃，及び
    ρ≦１０１６Ω-ｃｍ
    を満たす、０〜３００℃熱膨張係数ＣＴＥ及び２５０℃比抵抗ρを有することを特徴とする請求項１に記載の方法。
  3. 前記工程(Ｃ)中に、前記第１及び第２の基板は、少なくともある程度、前記第１の基板の前記半導体材料が前記第２の基板から発生する前記酸素イオンと反応することにより、互いに接合することを特徴とする請求項１に記載の方法。
  4. 前記第１の基板の前記半導体材料と前記第２の基板から発生する前記酸素イオンとの反応が、前記第１の接合形成面に始まり、前記分離域に向かって延びる、酸素濃度が高められた混成領域をつくることを特徴とする請求項３に記載の方法。
  5. 前記工程(Ｃ)中の前記陽イオンの前記移動が、前記第２の接合形成面に始まり、前記第２の力印加面に向かって前記第２の基板内に延びる、陽イオンが減耗している陽イオン空乏領域を形成し、
    (i) 前記酸化物ガラスまたは酸化物ガラス−セラミックが以下の陽イオン、Ｌｉ＋１，Ｎａ＋１，Ｋ＋１，Ｃｓ＋１，Ｍｇ＋２，Ｃａ＋２，Ｓｒ＋２及び/またはＢａ＋２であるアルカリ／アルカリ土類イオンの内の１つまたはそれより多くを含有し、
    (ii) 前記陽イオン空乏領域では前記アルカリ／アルカリ土類イオンの内の１つまたはそれより多くが減耗している、
    ことを特徴とする請求項１に記載の方法。
  6. (i) 前記第２の基板が含有する前記アルカリ／アルカリ土類イオンのそれぞれが、(１)前記第２の基板内にあり、(２)前記第２の接合形成面にほぼ平行であり、(３)前記第２の接合形成面から距離Ｄ２/２だけ隔てられている、基準面において、基準濃度Ｃｉ/基準を有し、
    (ii) 前記陽イオン空乏領域が、δD≧１０ｎｍの条件を満たす厚さδDを有するものであって、当該δDが、前記第２の接合形成面から、１）前記第２の基板内にあり、２）前記第２の基板が含有する前記アルカリ／アルカリ土類イオンのうちの少なくとも１つについて下記の関係式：
    Ｃｉ（ｘ）／Ｃｉ／基準≦0.5、0≦x≦δD
    （Ｃｉ（ｘ）：前記少なくとも１つのアルカリまたはアルカリ土類イオンの、前記第２の接合面からの距離の関数としての濃度；Ｃｉ（ｘ）及びＣｉ／基準は原子百分率単位）
    を満足する、前記第２の接合形成面から最も離れた、前記第２の接合形成面にほぼ平行な面までの距離である
    ことを特徴とする請求項５に記載の方法。
  7. 前記工程(Ｃ)が不活性雰囲気内で実施されることを特徴とする請求項１に記載の方法。
  8. 前記工程(Ｃ)(１)において、前記第１及び第２の力印加面に印加される単位面積当りの力Ｐが、関係式：
    １ｐｓｉ(６.９×１０３Ｐａ)≦Ｐ≦１００ｐｓｉ(６.９×１０５Ｐａ)
    を満たすことを特徴とする請求項１に記載の方法。
  9. 前記Ｖ１及びＶ２が、Ｄを工程(Ｃ)中の前記第１の力印加面と前記第２の力印加面の間の距離として、関係式：
    １００Ｖ/ｃｍ≦(Ｖ１−Ｖ２)/Ｄ≦４０ｋＶ/ｃｍ
    を満たすことを特徴とする請求項１に記載の方法。
  10. 前記酸化物ガラスまたは酸化物ガラス−セラミックの歪点ＴＳ並びに、前記第1の力印加面における前記第1の基板の温度Ｔ １ 及び前記第２の力印加面における前記第２の基板の温度Ｔ２が、℃を単位とし、関係式：
    (i) ＴＳ−３５０≦Ｔ１≦ＴＳ＋３５０，及び
    (ii) ＴＳ−３５０≦Ｔ２≦ＴＳ＋３５０
    を満たすことを特徴とする請求項１に記載の方法。
  11. 前記第1の力印加面における前記第1の基板の温度Ｔ １ 及び前記第２の力印加面における前記第２の基板の温度Ｔ ２ が、℃を単位とし、関係式：
    (i) ３００℃≦Ｔ１≦８００℃，及び
    (ii) ３００℃≦Ｔ２≦８００℃
    を満たすことを特徴とする請求項１に記載の方法。
  12. ＣＴＥ１を前記単結晶の半導体材料の０℃熱膨張係数、ＣＴＥ２を前記酸化物ガラスまたは酸化物ガラス−セラミックの０〜３００℃熱膨張係数として、
    ＣＴＥ１−２０×１０−７/℃≦ＣＴＥ２≦ＣＴＥ１＋２０×１０−７/℃
    であることを特徴とする請求項１に記載の方法。
  13. 前記工程(Ａ)の前に、前記第１の接合形成面に始まり、前記第１の接合形成面から前記第１の基板の本体内に延び、よって前記第１の接合形成面を互いに独立に膨張及び収縮できる分離された領域に分割するリセスを前記第１の基板に形成することを特徴とする請求項１に記載の方法。
  14. 前記第２の基板が透明であることを特徴とする請求項１に記載の方法。
  15. 前記工程(Ｄ)後の前記第１の接合形成面と前記第２の接合形成面の間の接合強度が少なくとも８Ｊ/ｍ２であることを特徴とする請求項１に記載の方法。
  16. 前記第２の基板に接合された少なくとも１つの追加の第２の部分を形成するために、少なくとも１つの追加の第１の基板を用いてさらに少なくとも１回前記工程(Ｂ)から(Ｄ)を繰り返すことを特徴とする請求項１に記載の方法。
  17. 前記第２の部分が、関係式：
    Figure 0005152819
    を満たす表面積Ａｉを有し、ここで、前記第２の部分のいずれかが円周を有していればＡＴ＝７５０ｃｍ２であり、前記第２の部分がいずれも円周を有していなければＡＴ＝５００ｃｍ２であることを特徴とする請求項１６に記載の方法。
  18. 前記第２の基板に接合された少なくとも２つの第２の部分を提供するために、少なくとも２つの第１の基板を用いて前記工程(Ａ)から(Ｄ)を実施することを特徴とする請求項１に記載の方法。
  19. 前記第２の部分が、関係式：
    Figure 0005152819
    を満たす表面積Ａｉを有し、ここで、前記第２の部分のいずれかが円周を有していればＡＴ＝７５０ｃｍ２であり、前記第２の部分がいずれも円周を有していなければＡＴ＝５００ｃｍ２であることを特徴とする請求項１８に記載の方法。
  20. 前記第２の部分の面積が７５０ｃｍ２より大きいことを特徴とする請求項１に記載の方法。
JP2006508760A 2003-02-18 2004-02-17 ガラスベースｓｏｉ構造 Expired - Fee Related JP5152819B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US44817603P 2003-02-18 2003-02-18
US60/448,176 2003-02-18
PCT/US2004/004746 WO2005029576A2 (en) 2003-02-18 2004-02-17 Glass-based soi structures

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2012148605A Division JP2012212924A (ja) 2003-02-18 2012-07-02 ガラスベースｓｏｉ構造
JP2012148604A Division JP2012231161A (ja) 2003-02-18 2012-07-02 ガラスベースｓｏｉ構造

Publications (3)

Publication Number Publication Date
JP2006518116A JP2006518116A (ja) 2006-08-03
JP2006518116A5 JP2006518116A5 (ja) 2010-02-18
JP5152819B2 true JP5152819B2 (ja) 2013-02-27

Family

ID=34375175

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2006508760A Expired - Fee Related JP5152819B2 (ja) 2003-02-18 2004-02-17 ガラスベースｓｏｉ構造
JP2012148605A Pending JP2012212924A (ja) 2003-02-18 2012-07-02 ガラスベースｓｏｉ構造
JP2012148604A Pending JP2012231161A (ja) 2003-02-18 2012-07-02 ガラスベースｓｏｉ構造

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2012148605A Pending JP2012212924A (ja) 2003-02-18 2012-07-02 ガラスベースｓｏｉ構造
JP2012148604A Pending JP2012231161A (ja) 2003-02-18 2012-07-02 ガラスベースｓｏｉ構造

Country Status (9)

Country Link
US (5) US7176528B2 (ja)
EP (4) EP2104137A3 (ja)
JP (3) JP5152819B2 (ja)
KR (5) KR101103947B1 (ja)
CN (1) CN100373586C (ja)
DE (1) DE602004030223D1 (ja)
SG (1) SG154331A1 (ja)
TW (1) TWI323485B (ja)
WO (1) WO2005029576A2 (ja)

Families Citing this family (391)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057256B2 (en) * 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
JP4407127B2 (ja) * 2003-01-10 2010-02-03 信越半導体株式会社 Ｓｏｉウエーハの製造方法
US7399681B2 (en) * 2003-02-18 2008-07-15 Corning Incorporated Glass-based SOI structures
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
JP2008511137A (ja) * 2004-08-18 2008-04-10 コーニング インコーポレイテッド 高歪ガラス／ガラス−セラミックを有する絶縁体上半導体構造
EP1782472B1 (en) * 2004-08-18 2011-10-05 Corning Incorporated Strained semiconductor-on-insulator structures and methods for making strained semiconductor-on-insulator structures
ATE469438T1 (de) * 2004-09-21 2010-06-15 Soitec Silicon On Insulator Übertragungsverfahren mit einer behandlung einer zu verbindenden oberfläche
US7026226B1 (en) * 2004-11-02 2006-04-11 Toppoly Optoelectronics Corp. Method of hydrogenating a poly-silicon layer
US7416924B2 (en) * 2004-11-11 2008-08-26 Samsung Electronics Co., Ltd. Organic light emitting display with single crystalline silicon TFT and method of fabricating the same
JP4654458B2 (ja) * 2004-12-24 2011-03-23 リコープリンティングシステムズ株式会社 シリコン部材の陽極接合法及びこれを用いたインクジェットヘッド製造方法並びにインクジェットヘッド及びこれを用いたインクジェット記録装置
US7470573B2 (en) * 2005-02-18 2008-12-30 Sharp Laboratories Of America, Inc. Method of making CMOS devices on strained silicon on glass
US7410883B2 (en) * 2005-04-13 2008-08-12 Corning Incorporated Glass-based semiconductor on insulator structures and methods of making same
WO2006116030A2 (en) 2005-04-21 2006-11-02 Aonex Technologies, Inc. Bonded intermediate substrate and method of making same
US20060240275A1 (en) * 2005-04-25 2006-10-26 Gadkaree Kishor P Flexible display substrates
DE102005028395A1 (de) * 2005-06-20 2006-12-28 Vega Grieshaber Kg Füllstands- oder Drucksensor mit antiadhäsiver Schicht
WO2007008426A2 (en) * 2005-07-07 2007-01-18 Arkema Inc. Method of strengthening a brittle oxide substrate with a weatherable coating
US7674687B2 (en) 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
US7268051B2 (en) * 2005-08-26 2007-09-11 Corning Incorporated Semiconductor on glass insulator with deposited barrier layer
US7691730B2 (en) * 2005-11-22 2010-04-06 Corning Incorporated Large area semiconductor on glass insulator
US7456080B2 (en) * 2005-12-19 2008-11-25 Corning Incorporated Semiconductor on glass insulator made using improved ion implantation process
JP2007173354A (ja) * 2005-12-20 2007-07-05 Shin Etsu Chem Co Ltd Ｓｏｉ基板およびｓｏｉ基板の製造方法
US7456057B2 (en) * 2005-12-31 2008-11-25 Corning Incorporated Germanium on glass and glass-ceramic structures
EP1974375A2 (en) * 2006-01-03 2008-10-01 Corning Incorporated Germanium on glass and glass-ceramic structures
JP5064692B2 (ja) 2006-02-09 2012-10-31 信越化学工業株式会社 Ｓｏｉ基板の製造方法
JP5064693B2 (ja) * 2006-02-13 2012-10-31 信越化学工業株式会社 Ｓｏｉ基板の製造方法
JP5041714B2 (ja) * 2006-03-13 2012-10-03 信越化学工業株式会社 マイクロチップ及びマイクロチップ製造用ｓｏｉ基板
US7863157B2 (en) 2006-03-17 2011-01-04 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
EP2002484A4 (en) * 2006-04-05 2016-06-08 Silicon Genesis Corp METHOD AND STRUCTURE FOR MANUFACTURING PHOTOVOLTAIC CELLS USING A LAYER TRANSFER PROCESS
US20070246450A1 (en) * 2006-04-21 2007-10-25 Cady Raymond C High temperature anodic bonding apparatus
US7790565B2 (en) * 2006-04-21 2010-09-07 Corning Incorporated Semiconductor on glass insulator made using improved thinning process
US20070249098A1 (en) * 2006-04-21 2007-10-25 Raymond Charles Cady Bonding plate mechanism for use in anodic bonding
US20070264796A1 (en) * 2006-05-12 2007-11-15 Stocker Mark A Method for forming a semiconductor on insulator structure
US20070281440A1 (en) * 2006-05-31 2007-12-06 Jeffrey Scott Cites Producing SOI structure using ion shower
US7579654B2 (en) * 2006-05-31 2009-08-25 Corning Incorporated Semiconductor on insulator structure made using radiation annealing
US20070277874A1 (en) * 2006-05-31 2007-12-06 David Francis Dawson-Elli Thin film photovoltaic structure
US20070277875A1 (en) * 2006-05-31 2007-12-06 Kishor Purushottam Gadkaree Thin film photovoltaic structure
JP2009539255A (ja) * 2006-05-31 2009-11-12 コーニング インコーポレイテッド 薄膜光起電構造および製造
US7608521B2 (en) * 2006-05-31 2009-10-27 Corning Incorporated Producing SOI structure using high-purity ion shower
JP4631971B2 (ja) * 2006-07-13 2011-02-16 コニカミノルタオプト株式会社 ガラス基板の製造方法および磁気ディスクの製造方法
US8153513B2 (en) 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
US20080057678A1 (en) * 2006-08-31 2008-03-06 Kishor Purushottam Gadkaree Semiconductor on glass insulator made using improved hydrogen reduction process
US9362439B2 (en) * 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US20080070340A1 (en) * 2006-09-14 2008-03-20 Nicholas Francis Borrelli Image sensor using thin-film SOI
JP2008112840A (ja) * 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
JP2008112847A (ja) * 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
JP2008112848A (ja) * 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
JP2008112843A (ja) * 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
US20080128641A1 (en) * 2006-11-08 2008-06-05 Silicon Genesis Corporation Apparatus and method for introducing particles using a radio frequency quadrupole linear accelerator for semiconductor materials
JP5044195B2 (ja) * 2006-11-10 2012-10-10 信越化学工業株式会社 Ｓｏｑ基板の製造方法
US20080110489A1 (en) * 2006-11-14 2008-05-15 Fareed Sepehry-Fard Very High Efficiency Multi-Junction Solar Spectrum Integrator Cells, and the Corresponding System and Method
JP5090716B2 (ja) * 2006-11-24 2012-12-05 信越化学工業株式会社 単結晶シリコン太陽電池の製造方法
DE602007006051D1 (de) * 2006-11-30 2010-06-02 Corning Inc Präzisionsschleifbearbeitung von werkstückoberflächen
JP2008153411A (ja) * 2006-12-18 2008-07-03 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
KR100844272B1 (ko) * 2007-02-09 2008-07-07 연세대학교 산학협력단 단결정 실리콘층을 지지 기판에 부착하는 방법 및 단결정실리콘층이 부착된 지지 기판을 제조하는 방법
JP5166745B2 (ja) * 2007-03-07 2013-03-21 信越化学工業株式会社 単結晶シリコン太陽電池の製造方法
US7846817B2 (en) * 2007-03-26 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2008123117A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
WO2008123116A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
EP1975998A3 (en) * 2007-03-26 2013-12-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a plurality of island-shaped SOI structures
WO2008121262A2 (en) * 2007-03-30 2008-10-09 Corning Incorporated Glass-ceramic-based semiconductor-on-insulator structures and method for making the same
CN101281912B (zh) 2007-04-03 2013-01-23 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置
JP5048380B2 (ja) * 2007-04-09 2012-10-17 信越化学工業株式会社 単結晶シリコン太陽電池の製造方法
CN101657882B (zh) 2007-04-13 2012-05-30 株式会社半导体能源研究所 显示器件、用于制造显示器件的方法、以及soi衬底
US7732301B1 (en) 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US7619283B2 (en) * 2007-04-20 2009-11-17 Corning Incorporated Methods of fabricating glass-based substrates and apparatus employing same
US8513678B2 (en) * 2007-05-18 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR101404781B1 (ko) * 2007-06-28 2014-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
US8431451B2 (en) 2007-06-29 2013-04-30 Semicondutor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5507063B2 (ja) * 2007-07-09 2014-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI469252B (zh) * 2007-07-20 2015-01-11 Tien Hsi Lee 薄膜製造方法
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US20090032873A1 (en) * 2007-07-30 2009-02-05 Jeffrey Scott Cites Ultra thin single crystalline semiconductor TFT and process for making same
US7795114B2 (en) * 2007-08-10 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of SOI substrate and semiconductor device
US20090061593A1 (en) * 2007-08-28 2009-03-05 Kishor Purushottam Gadkaree Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment
US8217498B2 (en) * 2007-10-18 2012-07-10 Corning Incorporated Gallium nitride semiconductor device on SOI and process for making same
JP2009105315A (ja) * 2007-10-25 2009-05-14 Shin Etsu Chem Co Ltd 半導体基板の製造方法
JP5579614B2 (ja) * 2007-10-31 2014-08-27 コーニング インコーポレイテッド 半導体・オン・インシュレータ装置を形成するための基板組成および方法の改善
CN101842910B (zh) * 2007-11-01 2013-03-27 株式会社半导体能源研究所 用于制造光电转换器件的方法
JP5688203B2 (ja) * 2007-11-01 2015-03-25 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP2009135448A (ja) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法及び半導体装置の作製方法
US7842583B2 (en) * 2007-12-27 2010-11-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
US7927092B2 (en) 2007-12-31 2011-04-19 Corning Incorporated Apparatus for forming a slurry polishing pad
GB0725380D0 (en) * 2007-12-31 2008-02-06 Southside Thermal Sciences Sts Monitoring thermal history of components
JP5503876B2 (ja) * 2008-01-24 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の製造方法
US20090195511A1 (en) * 2008-02-04 2009-08-06 Jeffrey Scott Cites Touch sensitive display employing an SOI substrate and integrated sensing circuitry
US8481845B2 (en) * 2008-02-05 2013-07-09 Gtat Corporation Method to form a photovoltaic cell comprising a thin lamina
FR2929447B1 (fr) * 2008-03-28 2010-05-28 Commissariat Energie Atomique Procede de realisation d'une couche contrainte
JP5433567B2 (ja) * 2008-04-01 2014-03-05 信越化学工業株式会社 Ｓｏｉ基板の製造方法
US9782949B2 (en) * 2008-05-30 2017-10-10 Corning Incorporated Glass laminated articles and layered articles
WO2009145882A1 (en) * 2008-05-30 2009-12-03 Corning Incorporated Thin film transistor having a common channel and selectable doping configuration
JP2011524270A (ja) * 2008-05-30 2011-09-01 コーニング インコーポレイテッド 光起電性ガラス積層物品および層状物品
JP5386856B2 (ja) * 2008-06-03 2014-01-15 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
WO2009152648A1 (zh) * 2008-06-20 2009-12-23 Lee Tienhsi 薄膜制造方法
US8763682B2 (en) * 2008-06-20 2014-07-01 Orbital Technologies Corporation Condensing heat exchanger with hydrophilic antimicrobial coating
JP5700617B2 (ja) 2008-07-08 2015-04-15 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US20100022070A1 (en) * 2008-07-22 2010-01-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
FR2935536B1 (fr) * 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
JP5555995B2 (ja) * 2008-09-12 2014-07-23 株式会社Ｓｕｍｃｏ 貼り合わせシリコンウェーハの製造方法
JP5649579B2 (ja) * 2008-09-26 2015-01-07 コーニング インコーポレイテッド ガラス−セラミックベース絶縁体上半導体構造及びその作成方法
US20100081251A1 (en) * 2008-09-29 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
US8871610B2 (en) * 2008-10-02 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8741740B2 (en) * 2008-10-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8443863B2 (en) * 2008-10-23 2013-05-21 Corning Incorporated High temperature sheet handling system and methods
TWI430338B (zh) 2008-10-30 2014-03-11 Corning Inc 使用定向剝離作用製造絕緣體上半導體結構之方法及裝置
US8003491B2 (en) * 2008-10-30 2011-08-23 Corning Incorporated Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
US7816225B2 (en) * 2008-10-30 2010-10-19 Corning Incorporated Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
US9257328B2 (en) * 2008-11-26 2016-02-09 Corning Incorporated Glass-ceramic-based semiconductor-on-insulator structures and method for making the same
US8151852B2 (en) 2009-06-30 2012-04-10 Twin Creeks Technologies, Inc. Bonding apparatus and method
EP2200077B1 (en) * 2008-12-22 2012-12-05 Soitec Method for bonding two substrates
US8528886B2 (en) 2009-02-02 2013-09-10 Corning Incorporated Material sheet handling system and processing methods
EP2221853B1 (en) * 2009-02-19 2012-04-25 S.O.I. TEC Silicon Relaxation and transfer of strained material layers
US20100216295A1 (en) * 2009-02-24 2010-08-26 Alex Usenko Semiconductor on insulator made using improved defect healing process
US20100213466A1 (en) * 2009-02-26 2010-08-26 Hirschman Karl D Photosensors including semiconductor-on-insulator structure
US20100244108A1 (en) * 2009-03-31 2010-09-30 Glenn Eric Kohnke Cmos image sensor on a semiconductor-on-insulator substrate and process for making same
JP5593107B2 (ja) * 2009-04-02 2014-09-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101058105B1 (ko) * 2009-04-06 2011-08-24 삼성모바일디스플레이주식회사 액티브 매트릭스 기판의 제조방법 및 유기 발광 표시장치의 제조방법
KR101127574B1 (ko) 2009-04-06 2012-03-23 삼성모바일디스플레이주식회사 액티브 매트릭스 기판의 제조방법 및 유기 발광 표시장치의 제조방법
TW201119019A (en) * 2009-04-30 2011-06-01 Corning Inc CMOS image sensor on stacked semiconductor-on-insulator substrate and process for making same
WO2010127320A2 (en) * 2009-04-30 2010-11-04 Arizona Board of Regents, a body corporate acting for and on behalf of Arizona State University Methods for wafer bonding, and for nucleating bonding nanophases
JP4979732B2 (ja) * 2009-05-01 2012-07-18 信越化学工業株式会社 貼り合わせウェーハの製造方法
US8115932B2 (en) 2009-05-28 2012-02-14 Corning Incorporated Methods and apparatus for measuring ion implant dose
US8674468B2 (en) * 2009-05-29 2014-03-18 Carestream Health, Inc. Imaging array with dual height semiconductor and method of making same
US8129810B2 (en) 2009-06-19 2012-03-06 Carestream Health, Inc. Continuous large area imaging and display arrays using readout arrays fabricated in silicon-on-glass substrates
US7948017B2 (en) * 2009-06-19 2011-05-24 Carestream Health, Inc. Digital radiography imager with buried interconnect layer in silicon-on-glass and method of fabricating same
US20110016975A1 (en) * 2009-07-24 2011-01-27 Gregory Scott Glaesemann Method and Apparatus For Measuring In-Situ Characteristics Of Material Exfoliation
US7968358B2 (en) * 2009-07-29 2011-06-28 Carestream Health, Inc. Digital radiographic flat-panel imaging array with dual height semiconductor and method of making same
US8062956B2 (en) * 2009-08-26 2011-11-22 Corning Incorporated Semiconductor on insulator and methods of forming same using temperature gradient in an anodic bonding process
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US8377825B2 (en) * 2009-10-30 2013-02-19 Corning Incorporated Semiconductor wafer re-use using chemical mechanical polishing
US8562849B2 (en) * 2009-11-30 2013-10-22 Corning Incorporated Methods and apparatus for edge chamfering of semiconductor wafers using chemical mechanical polishing
US8148266B2 (en) * 2009-11-30 2012-04-03 Corning Incorporated Method and apparatus for conformable polishing
US8524035B2 (en) 2009-11-30 2013-09-03 Corning Incorporated Method and apparatus for conformable polishing
FR2953640B1 (fr) * 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
JP5705873B2 (ja) * 2009-12-23 2015-04-22 スス マイクロテク リソグラフィー，ゲーエムベーハー 自動熱スライド剥離装置
US20110207306A1 (en) * 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process
US8330245B2 (en) * 2010-02-25 2012-12-11 Memc Electronic Materials, Inc. Semiconductor wafers with reduced roll-off and bonded and unbonded SOI structures produced from same
US9161448B2 (en) 2010-03-29 2015-10-13 Semprius, Inc. Laser assisted transfer welding process
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
WO2011160130A2 (en) 2010-06-18 2011-12-22 Sionyx, Inc High speed photosensitive devices and associated methods
FR2961630B1 (fr) 2010-06-22 2013-03-29 Soitec Silicon On Insulator Technologies Appareil de fabrication de dispositifs semi-conducteurs
WO2012000821A1 (en) 2010-06-30 2012-01-05 S.O.I.Tec Silicon On Insulator Technologies Method for reducing irregularities at the surface of a layer transferred from a source substrate to a glass-based support substrate
US8557679B2 (en) * 2010-06-30 2013-10-15 Corning Incorporated Oxygen plasma conversion process for preparing a surface for bonding
EP2589069A2 (en) 2010-06-30 2013-05-08 Corning Incorporated Method for finishing silicon on insulator substrates
US8357974B2 (en) * 2010-06-30 2013-01-22 Corning Incorporated Semiconductor on glass substrate with stiffening layer and process of making the same
US8334161B2 (en) * 2010-07-02 2012-12-18 Sunpower Corporation Method of fabricating a solar cell with a tunnel dielectric layer
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US8338266B2 (en) 2010-08-11 2012-12-25 Soitec Method for molecular adhesion bonding at low pressure
US8405036B2 (en) 2010-08-24 2013-03-26 Carestream Health, Inc. Digital radiography imager with buried interconnect layer in silicon-on-glass and method of fabricating same
FR2964193A1 (fr) 2010-08-24 2012-03-02 Soitec Silicon On Insulator Procede de mesure d'une energie d'adhesion, et substrats associes
KR20120020526A (ko) * 2010-08-30 2012-03-08 삼성전자주식회사 도전막 매립형 기판, 그 형성 방법, 및 이를 이용하는 반도체 소자의 제조 방법
EP2431736A1 (de) * 2010-09-17 2012-03-21 Siemens Aktiengesellschaft Verfahren zum Testen einer für das Durchführen eines Thermografieverfahrens ausgebildeten Thermografieanlage auf ihre ordnungsgemäße Funktion, Testbauteil hierfür sowie Verfahren dessen Herstellung
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
FR2965974B1 (fr) 2010-10-12 2013-11-29 Soitec Silicon On Insulator Procédé de collage moléculaire de substrats en silicium et en verre
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US9941319B2 (en) * 2010-10-13 2018-04-10 Monolithic 3D Inc. Semiconductor and optoelectronic methods and devices
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US8558195B2 (en) 2010-11-19 2013-10-15 Corning Incorporated Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process
US8008175B1 (en) 2010-11-19 2011-08-30 Coring Incorporated Semiconductor structure made using improved simultaneous multiple ion implantation process
US8196546B1 (en) 2010-11-19 2012-06-12 Corning Incorporated Semiconductor structure made using improved multiple ion implantation process
US9899329B2 (en) 2010-11-23 2018-02-20 X-Celeprint Limited Interconnection structures and methods for transfer-printed integrated circuit elements with improved interconnection alignment tolerance
US20120133943A1 (en) 2010-11-29 2012-05-31 Norman Henry Fontaine Systems And Methods For Multi-Wavelength SPR Biosensing With Reduced Chromatic Aberration
US20120145308A1 (en) 2010-12-08 2012-06-14 Jiangwei Feng Methods for anodic bonding material layers to one another and resultant apparatus
FR2969664B1 (fr) * 2010-12-22 2013-06-14 Soitec Silicon On Insulator Procede de clivage d'un substrat
US8101451B1 (en) * 2010-12-29 2012-01-24 Twin Creeks Technologies, Inc. Method to form a device including an annealed lamina and having amorphous silicon on opposing faces
JP2012156495A (ja) 2011-01-07 2012-08-16 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
US8934259B2 (en) 2011-06-08 2015-01-13 Semprius, Inc. Substrates with transferable chiplets
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
US8802534B2 (en) 2011-06-14 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Method for forming SOI substrate and apparatus for forming the same
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
WO2013010127A2 (en) 2011-07-13 2013-01-17 Sionyx, Inc. Biometric imaging devices and associated methods
US8678644B2 (en) * 2011-08-16 2014-03-25 General Electric Company Hot gas path measurement
US9412727B2 (en) 2011-09-20 2016-08-09 Semprius, Inc. Printing transferable components using microstructured elastomeric surfaces with pressure modulated reversible adhesion
JP5738145B2 (ja) * 2011-10-03 2015-06-17 信越化学工業株式会社 Ｓｏｉウェーハの製造方法
CN102380490B (zh) * 2011-10-20 2016-03-09 高佳太阳能股份有限公司 单晶硅边皮的清洗方法
US9589801B2 (en) * 2011-10-31 2017-03-07 Arizona Board Of Regents, A Body Corporated Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Methods for wafer bonding and for nucleating bonding nanophases using wet and steam pressurization
WO2013082246A1 (en) * 2011-11-30 2013-06-06 Corning Incorporated Controlling alkali in cigs thin films via glass and application of voltage
FR2985601B1 (fr) * 2012-01-06 2016-06-03 Soitec Silicon On Insulator Procede de fabrication d'un substrat et structure semiconducteur
WO2013105634A1 (ja) 2012-01-12 2013-07-18 信越化学工業株式会社 熱酸化異種複合基板及びその製造方法
US9359251B2 (en) 2012-02-29 2016-06-07 Corning Incorporated Ion exchanged glasses via non-error function compressive stress profiles
US8907871B2 (en) 2012-03-15 2014-12-09 Corning Incorporated Touch screen assemblies for electronic devices
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
JP5664592B2 (ja) * 2012-04-26 2015-02-04 信越半導体株式会社 貼り合わせウェーハの製造方法
FR2990054B1 (fr) * 2012-04-27 2014-05-02 Commissariat Energie Atomique Procede de collage dans une atmosphere de gaz presentant un coefficient de joule-thomson negatif.
US9418963B2 (en) 2012-09-25 2016-08-16 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona Acting For And On Behalf Of Arizona State University Methods for wafer bonding, and for nucleating bonding nanophases
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
JP6149428B2 (ja) * 2012-12-28 2017-06-21 住友電気工業株式会社 複合基板、複合基板を用いた半導体ウエハの製造方法、および複合基板用の支持基板
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US9147803B2 (en) 2013-01-02 2015-09-29 Micron Technology, Inc. Engineered substrates having epitaxial formation structures with enhanced shear strength and associated systems and methods
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9721832B2 (en) 2013-03-15 2017-08-01 Kulite Semiconductor Products, Inc. Methods of fabricating silicon-on-insulator (SOI) semiconductor devices using blanket fusion bonding
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
WO2014209421A1 (en) 2013-06-29 2014-12-31 Sionyx, Inc. Shallow trench textured regions and associated methods
US11079309B2 (en) 2013-07-26 2021-08-03 Corning Incorporated Strengthened glass articles having improved survivability
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US9517968B2 (en) 2014-02-24 2016-12-13 Corning Incorporated Strengthened glass with deep depth of compression
EP3158583B1 (en) 2014-06-18 2022-01-26 X Display Company Technology Limited Micro assembled led displays
TWI705889B (zh) 2014-06-19 2020-10-01 美商康寧公司 無易碎應力分布曲線的玻璃
CN117198902A (zh) 2014-07-20 2023-12-08 艾克斯展示公司技术有限公司 用于微转贴印刷的设备及方法
US10768128B2 (en) 2014-07-22 2020-09-08 The Boeing Company Systems and methods of monitoring a thermal protection system
JP6472014B2 (ja) * 2014-08-28 2019-02-20 国立研究開発法人物質・材料研究機構 飛行時間型二次イオン質量分析装置内電流電圧印加測定機構
US9799719B2 (en) 2014-09-25 2017-10-24 X-Celeprint Limited Active-matrix touchscreen
US9991163B2 (en) 2014-09-25 2018-06-05 X-Celeprint Limited Small-aperture-ratio display with electrical component
TWI734317B (zh) 2014-10-08 2021-07-21 美商康寧公司 含有金屬氧化物濃度梯度之玻璃以及玻璃陶瓷
US10150698B2 (en) 2014-10-31 2018-12-11 Corning Incorporated Strengthened glass with ultra deep depth of compression
TWI666189B (zh) 2014-11-04 2019-07-21 美商康寧公司 深不易碎的應力分佈及其製造方法
JP6396505B2 (ja) * 2014-11-27 2018-09-26 シルテクトラ ゲゼルシャフト ミット ベシュレンクター ハフトゥング 物質変化による固体分離
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US10472271B2 (en) 2015-05-19 2019-11-12 Corning Incorporated Glass with modified surface layer
KR102515348B1 (ko) * 2015-05-28 2023-03-30 에이지씨 가부시키가이샤 유리 기판 및 적층 기판
US9871345B2 (en) 2015-06-09 2018-01-16 X-Celeprint Limited Crystalline color-conversion device
US11061276B2 (en) 2015-06-18 2021-07-13 X Display Company Technology Limited Laser array display
US10133426B2 (en) 2015-06-18 2018-11-20 X-Celeprint Limited Display with micro-LED front light
US9704821B2 (en) 2015-08-11 2017-07-11 X-Celeprint Limited Stamp with structured posts
US10579106B2 (en) 2015-07-21 2020-03-03 Corning Incorporated Glass articles exhibiting improved fracture performance
US11613103B2 (en) 2015-07-21 2023-03-28 Corning Incorporated Glass articles exhibiting improved fracture performance
FR3039701B1 (fr) * 2015-07-30 2018-07-06 Universite Pierre Et Marie Curie (Paris 6) Dopage electrostatique d'une couche d'un materiau conducteur ou non-conducteur
US10468363B2 (en) 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US10380930B2 (en) 2015-08-24 2019-08-13 X-Celeprint Limited Heterogeneous light emitter display system
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
CN108401468A (zh) 2015-09-21 2018-08-14 莫诺利特斯3D有限公司 3d半导体器件和结构
US10230048B2 (en) 2015-09-29 2019-03-12 X-Celeprint Limited OLEDs for micro transfer printing
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US10066819B2 (en) 2015-12-09 2018-09-04 X-Celeprint Limited Micro-light-emitting diode backlight system
DE202016008722U1 (de) 2015-12-11 2019-03-21 Corning Incorporated Durch Fusion bildbare glasbasierte Artikel mit einem Metalloxidkonzentrationsgradienten
US9786646B2 (en) 2015-12-23 2017-10-10 X-Celeprint Limited Matrix addressed device repair
US9818637B2 (en) 2015-12-29 2017-11-14 Globalfoundries Inc. Device layer transfer with a preserved handle wafer section
US10217730B2 (en) 2016-02-25 2019-02-26 X-Celeprint Limited Efficiently micro-transfer printing micro-scale devices onto large-format substrates
US10193025B2 (en) 2016-02-29 2019-01-29 X-Celeprint Limited Inorganic LED pixel structure
US10153256B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-transfer printable electronic component
US10153257B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-printed display
US10103069B2 (en) 2016-04-01 2018-10-16 X-Celeprint Limited Pressure-activated electrical interconnection by micro-transfer printing
US10199546B2 (en) 2016-04-05 2019-02-05 X-Celeprint Limited Color-filter device
US10008483B2 (en) 2016-04-05 2018-06-26 X-Celeprint Limited Micro-transfer printed LED and color filter structure
EP3904302A1 (en) 2016-04-08 2021-11-03 Corning Incorporated Glass-based articles including a metal oxide concentration gradient
KR20180132077A (ko) 2016-04-08 2018-12-11 코닝 인코포레이티드 두 영역을 포함하는 응력 프로파일을 포함하는 유리-계 물품, 및 제조 방법
US9997501B2 (en) 2016-06-01 2018-06-12 X-Celeprint Limited Micro-transfer-printed light-emitting diode device
US11137641B2 (en) 2016-06-10 2021-10-05 X Display Company Technology Limited LED structure with polarized light emission
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
US10222698B2 (en) 2016-07-28 2019-03-05 X-Celeprint Limited Chiplets with wicking posts
US11064609B2 (en) 2016-08-04 2021-07-13 X Display Company Technology Limited Printable 3D electronic structure
US10163771B2 (en) * 2016-08-08 2018-12-25 Qualcomm Incorporated Interposer device including at least one transistor and at least one through-substrate via
US9980341B2 (en) 2016-09-22 2018-05-22 X-Celeprint Limited Multi-LED components
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US10782002B2 (en) 2016-10-28 2020-09-22 X Display Company Technology Limited LED optical components
US10347168B2 (en) 2016-11-10 2019-07-09 X-Celeprint Limited Spatially dithered high-resolution
US10395966B2 (en) 2016-11-15 2019-08-27 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US10224231B2 (en) 2016-11-15 2019-03-05 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US10600671B2 (en) 2016-11-15 2020-03-24 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US10438859B2 (en) 2016-12-19 2019-10-08 X-Celeprint Limited Transfer printed device repair
US10396137B2 (en) 2017-03-10 2019-08-27 X-Celeprint Limited Testing transfer-print micro-devices on wafer
US11024608B2 (en) 2017-03-28 2021-06-01 X Display Company Technology Limited Structures and methods for electrical connection of micro-devices and substrates
DE102017205268A1 (de) * 2017-03-29 2018-10-04 Robert Bosch Gmbh Verfahren zum Fertigen einer Kristallkörpereinheit für eine Sensorvorrichtung, Verfahren zum Herstellen einer Sensorvorrichtung, System und Verfahren zum Erfassen einer Messgröße sowie Sensorvorrichtung
US10468397B2 (en) 2017-05-05 2019-11-05 X-Celeprint Limited Matrix addressed tiles and arrays
EP3642852B1 (en) * 2017-06-20 2024-05-08 General Fusion Inc. Vacuum compatible electrical insulator
JP6541727B2 (ja) * 2017-07-24 2019-07-10 カルソニックカンセイ株式会社 接合方法
US10917942B2 (en) * 2017-07-31 2021-02-09 Samsung Electronics Co., Ltd. Structure, planar heater including the same, heating device including the planar heater, and method of preparing the structure
CN111542503A (zh) * 2017-12-21 2020-08-14 肖特玻璃科技(苏州)有限公司 可键合的玻璃和低自发荧光制品及其制造方法
CN108962815B (zh) * 2018-07-17 2020-09-25 北京工业大学 一种soi材料的制备方法
KR102205956B1 (ko) * 2018-08-01 2021-01-21 인하공업전문대학산학협력단 유연성 소자 제조용 유리기판-금속기판 접합체의 제조방법
US11483937B2 (en) 2018-12-28 2022-10-25 X Display Company Technology Limited Methods of making printed structures
US10748793B1 (en) 2019-02-13 2020-08-18 X Display Company Technology Limited Printing component arrays with different orientations
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11062936B1 (en) 2019-12-19 2021-07-13 X Display Company Technology Limited Transfer stamps with multiple separate pedestals
US11387178B2 (en) 2020-03-06 2022-07-12 X-Celeprint Limited Printable 3D electronic components and structures
CN114975096B (zh) * 2022-03-31 2023-04-07 北京清芯昇能半导体有限公司 键合材料和制备方法以及半导体器件

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US33189A (en) * 1861-09-03 Improvement in bee-hives
US4294602A (en) * 1979-08-09 1981-10-13 The Boeing Company Electro-optically assisted bonding
US4737756A (en) 1987-01-08 1988-04-12 Imo Delaval Incorporated Electrostatically bonded pressure transducers for corrosive fluids
US5343064A (en) * 1988-03-18 1994-08-30 Spangler Leland J Fully integrated single-crystal silicon-on-insulator process, sensors and circuits
JP2561735B2 (ja) * 1989-09-13 1996-12-11 シャープ株式会社 液晶表示装置の製造方法
GB9020908D0 (en) * 1990-09-26 1990-11-07 Nat Res Dev Field-assisted bonding
US5395788A (en) * 1991-03-15 1995-03-07 Shin Etsu Handotai Co., Ltd. Method of producing semiconductor substrate
US5442205A (en) * 1991-04-24 1995-08-15 At&T Corp. Semiconductor heterostructure devices with strained semiconductor layers
JP3144830B2 (ja) * 1991-06-28 2001-03-12 ホーヤ株式会社 結晶化ガラス
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3367977B2 (ja) * 1991-09-30 2003-01-20 キヤノン株式会社 光照射を用いた陽極接合法及び装置及び製造物
ATE231287T1 (de) 1991-09-30 2003-02-15 Canon Kk Verfahren für anodische bindung mit lichtstrahlung
US5273827A (en) 1992-01-21 1993-12-28 Corning Incorporated Composite article and method
JP3192000B2 (ja) * 1992-08-25 2001-07-23 キヤノン株式会社 半導体基板及びその作製方法
US5395481A (en) * 1993-10-18 1995-03-07 Regents Of The University Of California Method for forming silicon on a glass substrate
JP2674496B2 (ja) * 1993-12-28 1997-11-12 日本電気株式会社 透明絶縁性基板および薄膜トランジスタ
JP3153710B2 (ja) * 1994-01-21 2001-04-09 ホーヤ株式会社 シリコン台座用ガラス及びシリコン基材型センサー
FR2715501B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
JPH0888154A (ja) * 1994-09-20 1996-04-02 Toyota Central Res & Dev Lab Inc 陽極接合装置
JP3109968B2 (ja) * 1994-12-12 2000-11-20 キヤノン株式会社 アクティブマトリクス回路基板の製造方法及び該回路基板を用いた液晶表示装置の製造方法
JPH09101218A (ja) * 1995-10-05 1997-04-15 Denso Corp 半導体センサの製造方法
CN1132223C (zh) * 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
JP3250721B2 (ja) * 1995-12-12 2002-01-28 キヤノン株式会社 Ｓｏｉ基板の製造方法
JPH09331049A (ja) * 1996-04-08 1997-12-22 Canon Inc 貼り合わせｓｏｉ基板の作製方法及びｓｏｉ基板
WO1997045882A1 (fr) * 1996-05-28 1997-12-04 Matsushita Electric Works, Ltd. Procede de fabrication d'un module thermoelectrique
CA2232796C (en) * 1997-03-26 2002-01-22 Canon Kabushiki Kaisha Thin film forming process
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6146979A (en) * 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
US5980349A (en) * 1997-05-14 1999-11-09 Micron Technology, Inc. Anodically-bonded elements for flat panel displays
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
WO1998059365A1 (en) * 1997-06-24 1998-12-30 Massachusetts Institute Of Technology CONTROLLING THREADING DISLOCATION DENSITIES IN Ge ON Si USING GRADED GeSi LAYERS AND PLANARIZATION
JPH1145862A (ja) * 1997-07-24 1999-02-16 Denso Corp 半導体基板の製造方法
US6823693B1 (en) * 1998-03-06 2004-11-30 Micron Technology, Inc. Anodic bonding
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
JP3456521B2 (ja) * 1998-05-12 2003-10-14 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
US5909627A (en) * 1998-05-18 1999-06-01 Philips Electronics North America Corporation Process for production of thin layers of semiconductor material
KR100318467B1 (ko) * 1998-06-30 2002-02-19 박종섭 본딩형실리콘이중막웨이퍼제조방법
US6093623A (en) * 1998-08-04 2000-07-25 Micron Technology, Inc. Methods for making silicon-on-insulator structures
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6416578B1 (en) * 1999-10-08 2002-07-09 Hoya Corporation Silicon carbide film and method for manufacturing the same
JP4547093B2 (ja) * 1998-11-30 2010-09-22 コーニング インコーポレイテッド フラットパネルディスプレイ用ガラス
US6275277B1 (en) * 1999-05-17 2001-08-14 Colorado Microdisplay, Inc. Micro liquid crystal displays having a circular cover glass and a viewing area free of spacers
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
JP3762157B2 (ja) * 1999-09-02 2006-04-05 旭テクノグラス株式会社 陽極接合用ガラス
JP4649027B2 (ja) * 1999-09-28 2011-03-09 株式会社東芝 セラミックス回路基板
US6250239B1 (en) 2000-01-25 2001-06-26 Lisa R. Christ Embroidered fabric support and method
TW452866B (en) * 2000-02-25 2001-09-01 Lee Tien Hsi Manufacturing method of thin film on a substrate
US6413135B1 (en) * 2000-02-29 2002-07-02 Micron Technology, Inc. Spacer fabrication for flat panel displays
JP2001307970A (ja) * 2000-04-26 2001-11-02 Matsushita Electric Works Ltd 基板の接合方法
JP2004507084A (ja) * 2000-08-16 2004-03-04 マサチューセッツ　インスティテュート　オブ　テクノロジー グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス
US6818817B2 (en) 2000-09-18 2004-11-16 Chris Macris Heat dissipating silicon-on-insulator structures
US6475326B2 (en) * 2000-12-13 2002-11-05 Applied Materials, Inc. Anodic bonding of a stack of conductive and glass layers
US6593641B1 (en) * 2001-03-02 2003-07-15 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
WO2002073684A1 (de) * 2001-03-14 2002-09-19 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur strukturierung eines aus glasartigen material bestehenden flächensubstrats
JP4582679B2 (ja) * 2001-04-24 2010-11-17 Ａｇｃテクノグラス株式会社 陽極接合用結晶化ガラス
JP2003017667A (ja) * 2001-06-29 2003-01-17 Canon Inc 部材の分離方法及び分離装置
US6610582B1 (en) * 2002-03-26 2003-08-26 Northrop Grumman Corporation Field-assisted fusion bonding
US20040020173A1 (en) * 2002-07-30 2004-02-05 Cho Steven T. Low temperature anodic bonding method using focused energy for assembly of micromachined systems
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures

Also Published As

Publication number Publication date
KR101030631B1 (ko) 2011-04-20
US7838935B2 (en) 2010-11-23
EP2104133A2 (en) 2009-09-23
EP2104137A3 (en) 2010-06-23
JP2006518116A (ja) 2006-08-03
JP2012212924A (ja) 2012-11-01
US20040229444A1 (en) 2004-11-18
EP2104132A2 (en) 2009-09-23
KR20090059171A (ko) 2009-06-10
WO2005029576A3 (en) 2005-08-25
KR101026896B1 (ko) 2011-04-04
KR100922018B1 (ko) 2009-10-16
KR20100128341A (ko) 2010-12-07
US7192844B2 (en) 2007-03-20
EP2104132A3 (en) 2010-06-23
TW200540977A (en) 2005-12-16
KR20100067132A (ko) 2010-06-18
US7476940B2 (en) 2009-01-13
US20070207593A1 (en) 2007-09-06
EP1599901A2 (en) 2005-11-30
EP1599901B1 (en) 2010-11-24
CN1765014A (zh) 2006-04-26
WO2005029576A2 (en) 2005-03-31
US20090085176A1 (en) 2009-04-02
KR101103947B1 (ko) 2012-01-12
JP2012231161A (ja) 2012-11-22
EP2104137A2 (en) 2009-09-23
CN100373586C (zh) 2008-03-05
KR20080072938A (ko) 2008-08-07
US7605053B2 (en) 2009-10-20
TWI323485B (en) 2010-04-11
KR20060056272A (ko) 2006-05-24
US20050266658A1 (en) 2005-12-01
EP2104133A3 (en) 2010-10-20
DE602004030223D1 (de) 2011-01-05
US20100213582A9 (en) 2010-08-26
SG154331A1 (en) 2009-08-28
US20080224254A1 (en) 2008-09-18
KR100997597B1 (ko) 2010-11-30
US7176528B2 (en) 2007-02-13

Similar Documents

Publication Publication Date Title
JP5152819B2 (ja) ガラスベースｓｏｉ構造
US7399681B2 (en) Glass-based SOI structures
JP5443977B2 (ja) 高純度イオンシャワーを用いるｓｏｉ構造の作成
US8772875B2 (en) Semiconductor on glass substrate with stiffening layer
US20070281440A1 (en) Producing SOI structure using ion shower
JP2008510315A (ja) 絶縁体上歪半導体構造及び絶縁体上歪半導体構造を作成する方法
JP2010524821A (ja) ガラスを主成分とする基板の製造方法および該基板を採用した装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110523

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120501

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120516

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120530

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121129

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5152819

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees