JP4979732B2 - 貼り合わせウェーハの製造方法 - Google Patents

貼り合わせウェーハの製造方法 Download PDF

Info

Publication number
JP4979732B2
JP4979732B2 JP2009111865A JP2009111865A JP4979732B2 JP 4979732 B2 JP4979732 B2 JP 4979732B2 JP 2009111865 A JP2009111865 A JP 2009111865A JP 2009111865 A JP2009111865 A JP 2009111865A JP 4979732 B2 JP4979732 B2 JP 4979732B2
Authority
JP
Japan
Prior art keywords
substrate
bonded
donor
donor substrate
handle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009111865A
Other languages
English (en)
Other versions
JP2010263038A (ja
Inventor
信 川合
優二 飛坂
昌次 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2009111865A priority Critical patent/JP4979732B2/ja
Priority to KR1020117024135A priority patent/KR101652142B1/ko
Priority to CN2010800192266A priority patent/CN102414785A/zh
Priority to US13/318,250 priority patent/US8497188B2/en
Priority to PCT/JP2010/057650 priority patent/WO2010126122A1/ja
Priority to EP10769820.1A priority patent/EP2426697B1/en
Publication of JP2010263038A publication Critical patent/JP2010263038A/ja
Application granted granted Critical
Publication of JP4979732B2 publication Critical patent/JP4979732B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67109Apparatus for thermal treatment mainly by convection

Description

本発明は、貼り合わせウェーハの製造方法に関する。
従来、Silicon on Quartz(SOQ)、Silicon on Glass(SOG)、Silicon on Sapphire (SOS)と呼ばれるハンドル基板が透明・絶縁基板で構成されるSOIや、GaN、ZnO、ダイアモンド、AlN等の透明ワイドギャップ半導体をシリコン等のドナー基板に複合化することで得られる貼り合わせウェーハ(この場合は半導体基板が透明)が提案されており、様々な応用が期待されている。SOQ、SOG、SOSなどはハンドル基板の絶縁性・透明性などからプロジェクター、高周波デバイスなどへの応用が期待されている。またワイドギャップ半導体の薄膜をハンドル基板に複合化した貼り合わせウェーハは高価なこれらのワイドギャップ半導体材料が厚さ数百nm〜数umしか用いないため、大幅な低コスト化が図れる可能性があり、高性能レーザーやパワーデバイスなどへの応用が期待される。
従来の貼り合わせに関するSOI製造技術には主に二種類の方法がある。
一つはSOITEC法であり、室温で予め水素イオン注入を施したシリコン基板(ドナー基板)と支持基板となる基板(ハンドル基板)を貼り合わせ、高温(500℃付近)で熱処理を施しイオン注入界面でマイクロキャビティと呼ばれる微小な気泡を多数発生させ剥離を行いシリコン薄膜をハンドル基板に転写するというものである。
もう一つはSiGen法と呼ばれる方法であり、同じく水素イオン注入を予め施したシリコン基板とハンドル基板双方にプラズマ処理で表面を活性化させた後に貼り合わせを行い、しかる後に機械的に水素イオン注入界面で剥離をするという方法である。
しかし、これらの材料の複合化は異種基板を貼り合わせるので、半導体基板とドナー基板の熱膨張率が一致することは無い。
SOITEC法においては貼り合わせ後に水素イオン注入界面での熱剥離のための高温の熱処理(〜500℃)が入るために、上記の様な異種基板を貼り合わせる場合においては熱膨張係数の大きな差により基板が割れてしまうという欠点があった。また、SiGen法においては、表面活性化処理により貼り合わせた時点でSOITEC法と比較し高い結合強度を有し、250〜350℃程度の比較的低温の熱処理で高い結合強度が得られる。しかし、室温で貼り合わせた基板はこの温度域まで昇温すると両基板の熱膨張率の違いから貼り合わせ基板が破損もしくは未転写部発生等の欠陥が入ることが本発明に至る実験の経過で明らかとなった。一方イオン注入界面を脆化するためには相応の熱処理が必要であり、150〜350℃の熱処理を回避することは望ましくない。
この結果、貼り合わせた基板の熱膨張率の違いにより基板が破損することや、転写されるシリコン薄膜に未転写部が導入されるといった問題が発生することがある。これは温度上昇とともに貼り合わせ界面の結合強度が増すが、同時に異種基板を貼り合わせていることによる反りが発生することにより剥がれ等が発生し、貼り合わせが面内均一に進行しないためである。これらの基板を貼り合わせ後にそのまま高温処理を行うと、基板割れが発生するか、もしくは貼り合わせた基板が剥がれるという問題が発生する。
よって、半導体基板とハンドル基板の熱膨張係数の差から、貼り合わせ後に行われる水素イオン注入界面での熱剥離のための高温プロセス(〜500℃)の採用が難しく、SOITEC法に代表される従来法の適応が難しいという欠点がある。
これら貼り合わせにおけるドナー基板がたとえばシリコン基板、ハンドル基板が石英基板の場合、ドナー基板の熱膨張率>ハンドル基板の熱膨張率の関係となる。この関係の複合基板の場合、内部応力の発生の仕方やシリコン基板の破損のメカニズムの理由などにより上述したSiGen法などによりイオン注入界面から剥離が進行し、シリコン薄膜がうまく転写されることが実験により判明している。
しかしながら、ハンドル基板の材質が酸化アルミニウム、窒化アルミニウム、炭化ケイ素、窒化ケイ素、サイアロン、窒化ガリウムなどの場合、ドナー基板の熱膨張率<ハンドル基板の熱膨張率の関係となる。この際には発明者らの実験によればイオン注入界面から剥離が進行せず、ハンドル基板やドナー基板が割れるという現象が発生するという問題がある。
特開2008−114448号公報
本発明は、上記現状に鑑み、イオン注入界面から剥離を行う際に、特にハンドル基板の方が熱膨張率が大きい場合(ドナー基板の方が熱膨張率が小さい)場合、基板に割れを生ずることなく剥離を行う貼り合わせウェーハの製造方法を提供することを目的とする。
本発明は、上記課題を解決するためになされたものである。すなわち、本発明に係る貼り合わせウェーハの製造方法は、ドナー基板の表面からイオンを注入してイオン注入界面を形成する工程と、前記ドナー基板のイオン注入を行った前記表面に、前記ドナー基板より大きい熱膨張率を有するハンドル基板を貼り合わせて貼り合わせ基板を作成する工程と、前記貼り合わせ基板に熱処理を行い接合体を得る工程と、前記接合体を室温以下の温度に冷却して前記接合体のドナー基板を前記イオン注入界面において剥離してドナー薄膜を前記ハンドル基板上に転写する剥離工程とを少なくとも含んでなる。
本発明にかかる貼り合わせウェーハの製造方法により、ハンドル基板の熱膨張率がドナー基板より高い場合に、基板に割れを生ずることなく剥離を行うことができる。
冷却装置と貼り合わせ基板におけるエアー吹きつけ部と剥離基板の吸引保持手段との関係を示した模式的断面図である。
本発明にかかる貼り合わせウェーハの製造方法を行う対象となるドナー基板の材質は、シリコンであることが好ましい。ドナー基板の厚さは、特に限定されないが、通常のSEMI/JEIDA規格近傍のものがハンドリングの関係から扱いやすい。
ハンドル基板の材質は、熱膨張率がドナー基板よりも小さいもの、なかでも、酸化アルミニウム、窒化アルミニウム、炭化ケイ素、窒化ケイ素、サイアロン、および、窒化ガリウムから選ばれる1種類であることが好ましい。本発明においては、ハンドル基板の厚さは、特に限定されないが、通常のSEMI/JEIDA規格近傍のものがハンドリングの関係から扱いやすい。
まず、ドナー基板もしくは酸化膜付きドナー基板(以下、区別しない限り単にドナー基板と称する)にイオンを注入してイオン注入層5を形成する。
イオン注入層は、ドナー基板中に形成する。この際、その表面から所望の深さにイオン注入層を形成できるような注入エネルギーで、所定の線量の水素イオン(H)または水素分子イオン(H )を注入する。このときの条件として、例えば注入エネルギーは50〜100keVとできる。
イオン注入深さは、所望のドナー薄膜の厚さによるが、通常、50nm〜2000nmとすることができる。
前記ドナー基板に注入する水素イオン(H)のドーズ量は、1.0×1016atom/cm〜1.0×1017atom/cmであることが好ましい。1.0×1016atom/cm未満であると、界面の脆化が起こらない場合があり、1.0×1017atom/cmを超えると、貼り合わせ後の熱処理中に気泡となり転写不良となる場合がある。
注入イオンとして水素分子イオン(H )を用いる場合、そのドーズ量は5.0×1015atoms/cm〜5.0×1016atoms/cmであることが好ましい。5.0×1015atoms/cm未満であると、界面の脆化が起こらない場合があり、5.0×1016atoms/cmを超えると、貼り合わせ後の熱処理中に気泡となり転写不良となる場合がある。
また、ドナー基板の表面にあらかじめ50nm〜500nm程度のドナー基板の酸化膜等の絶縁膜を形成しておき、それを通して水素イオンまたは水素分子イオンの注入を行えば、注入イオンのチャネリングを抑制する効果が得られる。
次に、ドナー基板の表面及び/又はハンドル基板の表面を活性化処理する。表面活性化処理の方法としては、オゾン処理、HF処理、プラズマ処理等が挙げられる。
オゾンで処理をする場合は、大気を導入したチャンバ中にRCA洗浄等の洗浄をしたドナー基板及び/又はハンドル基板を載置し、UVランプにて照射を行って大気中の酸素をオゾンに変換することで、表面をオゾン処理する。
HFで処理をする場合は、たとえばHF20%溶液にRCA洗浄等の洗浄をしたドナー基板および/又はハンドル基板を浸漬し、表面の酸化物をエッチングすることによって行う。
プラズマで処理をする場合、真空チャンバ中にRCA洗浄等の洗浄をしたドナー基板及び/又はハンドル基板を載置し、プラズマ用ガスを減圧下で導入した後、100W程度の高周波プラズマに5〜10秒程度さらし、表面をプラズマ処理する。プラズマ用ガスとしては、ドナー基板を処理する場合、表面を酸化する場合には酸素ガスのプラズマ、酸化しない場合には水素ガス、アルゴンガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガスを用いることができる。ハンドル基板を処理する場合はいずれのガスでもよい。
プラズマで処理することにより、ドナー基板及び/又はハンドル基板の表面の有機物が酸化して除去され、さらに表面のOH基が増加し、活性化する。処理はドナー基板のイオン注入した表面、および、ハンドル基板の貼り合わせ面の両方について行うのがより好ましいが、いずれか一方だけ行ってもよい。
オゾン処理、HF処理、プラズマ処理等はどれか一つでも良いし、複合させた処理を行ってもかまわない。
ドナー基板の表面活性化処理を行う表面は、イオン注入を行った表面であることが好ましい。
次に、このドナー基板の表面およびハンドル基板のオゾン及び/又はHFおよび/又はプラズマで処理をした表面を接合面として貼り合わせる。
次いで、貼り合わせた基板に150℃以上350℃以下の熱処理を施し、接合体を得ることが好ましい。熱処理を行うことが好ましい理由は、貼り合わせ面の結合強度をアップさせるためである。温度を150℃以上350℃以下とする理由は、150℃未満では結合強度が上がらない為で、350℃を超えると貼り合わせた基板が破損する可能性が出るためである。本発明者らが実験検討した結果、ハンドル基板が酸化アルミニウムである場合の適切な温度は150℃以上300℃以下であり、サファイアの場合は150℃以上175℃以下であった。これらの温度域は基板により異なる。
熱処理時間としては、温度にもある程度依存するが5時間〜10時間が好ましい。
本発明にかかる製法ではまず、熱処理後の貼り合わせ基板を室温(25℃)以下に冷却する。
図1に貼り合わせ基板1とその冷却手段20との関係を示す。室温以下の温度への冷却は、前記貼り合わせ基板1を断熱容器40に収容されたアルミニウムブロック30に載せ、該ブロック30の周囲をドライアイス50で冷却することにより行うことができる。この方法によれば、アルミニウムブロック30は熱伝導が良好であり、素早く対象物を冷却できるし、ドライアイス50も安価で手に入れることができるという利点がある。
また、室温以下の温度への冷却方法としては、上記以外にも液体窒素を用いても良いし、所望の温度まで冷却したエアー等のジェットを吹き付けるといった方法により冷却することができる。
また、アルミニウムブロック30の周囲は冷却効率を高めるために断熱材31を用いて断熱することが望ましい。この際にはアルミニウムブロック30の底面からの熱伝導による冷却となる。
上記ブロック30の下部は冷却フィン状に加工していると冷却を促進する観点で一層良好である。
次に貼り合わせ基板1とアルミニウムブロック30とが熱平衡に達したらイオン注入界面5においてドナー薄膜の剥離を行う。
前記剥離は、貼り合わせ界面にたとえば1MPa以上5MPa以下のウェーハを破損させないような圧力を適宜選択し、ガスや液体等の流体のジェットを吹き付けながらドナー基板3とハンドル基板7とを反対方向に互いに引っ張ることにより行うことができる。1MPa未満であると、ウェーハが剥離しない状態となる場合がある。
反対方向に互いに引っ張る手法としては、たとえば、貼り合わせ基板のハンドル基板側7を真空チャック、静電チャック、吸引治具の接着等の基板を吸引保持する図示しない手段を用いて保持しておいて、ドナー基板3側の面のガスや液体等の吹きつけを行う箇所の近傍の表面一部を真空チャック等の吸引手段10を用いて吸引し、上方に引っ張り上げると同時にシリコン基板とサファイア基板との接合界面のうち、上記真空チャック近傍の接合界面に向けて1MPa以上、5MPa以下の圧力でガスや液体等の流体のジェット15を吹き付けることにより行うことができる。ジェットで吹き付けるガスや液体の温度は、あらかじめ基板の冷却温度にあわせておくことが好ましく、−50℃から室温である。
剥離を行う基板の温度は、−50℃以下であることが好ましい。-50℃より高いと、ドナー基板3やハンドル基板7が割れたり、イオン注入界面5における剥離が進行しない状態になる。冷却エネルギーが必要以上に大きくなりコスト高にならないように下限を、例えば、−80℃とすることができる。
実施例1
ドナー基板として、予め酸化膜を200nm成長させた直径150mmのシリコン基板(厚さ625um)を準備し、これに55KeV,ドーズ量2x1016atom/cmで水素イオンを注入した。
あわせてハンドル基板7となる直径150mmのサファイア基板(厚さ700um、京セラ社製)を準備し、シリコン基板のイオン注入した表面ならびにサファイア基板の表面にオゾン処理を行い貼り合わせた。
次いで貼り合わせた基板に対して、160℃で10時間熱処理を施して接合体を得た。
φ150mmの基板が載る大きさ(φ160mm、板厚:100mm、基板が載る部分には同心円状φ140mm、φ50mmの位置に1mm幅、深さ1mmの溝が掘られており、それらは十字の同じ寸法の溝で連結されている。十字溝の交点、すなわち中心には裏面までφ1mmの穴が穿設されており、そこから真空ポンプへホースが接続されている。)で、真空チャック機能を発揮できるアルミニウム製のブロックを用意した。(このブロックの周囲は全周にわたって断熱性能をもつスチレン製の断熱材が装着されている。また、このブロックは内径φ250mmのスチレン製の断熱容器に入れられている。(深さ150mm)。アルミニウム製のブロックの底面には50mm×50mm×50mmのスチレン製のブロック5個をあらかじめ接着しておく。この断熱容器にドライアイス(昇華点−79℃)を詰め、この上にアルミニウム製のブロックを載せる。しばらく放置した後にブロック表面の温度を測定したところ、−50℃になっていた。
このアルミニウムのブロックの上に前述した接合体をのせ、表面温度が下がり、ブロック表面と貼り合わせ基板とが熱平衡に達するまで保持した。此の後にアルミニウムのブロックに搭載された図示しない下部真空チャック機能で前記接合体のハンドル基板側を吸引保持しながら、反対面のドナー基板の端部を小さい上部真空チャックで吸引した。上部真空チャックを上方に2Nの力で引き上げると同時にシリコン基板とサファイア基板との接合界面のうち、上部真空チャック近傍の接合界面に向けて1.1MPa圧力のエアーを吹き付けた。その結果、厚さ約400nmのシリコン薄膜がサファイア基板上に均一に一様に転写されたことが確認できた。
比較例1
半導体基板として、予め酸化膜を200nm成長させた直径150mmのシリコン基板(厚さ625um)を準備し、これに55KeV,ドーズ量2x1016atom/cmで水素イオンを注入した。
あわせてハンドル基板となる直径150mmのサファイア基板(厚さ700um)を準備し、シリコン基板のイオン注入した表面ならびにサファイア基板の表面にプラズマ活性化処理を行い貼り合わせた。
次いで貼り合わせた基板に対して、160℃で10時間熱処理を施して接合体を得た。
φ150mmの基板がのる大きさ(φ160mm、板厚:100mm)で、真空チャック機能を発揮できるアルミニウム製のブロックを用意した。また、このブロックは内径φ250mmのスチレン製の断熱容器に入れられている(深さ150mm)。アルミニウム製のブロックの底面には50mm×50mm×50mmのスチレン製のブロック5個をあらかじめ接着しておく。この断熱容器にドライアイス(昇華点−79℃)と氷を詰め、この上にアルミニウム製のブロックを載せる。しばらく放置した後にブロック表面の温度を測定したところ、−45℃になっていた。
このアルミニウムのブロックの上に前述した接合体をのせ、表面温度が下がり、ブロック表面と貼り合わせ基板とが熱平衡に達するまで保持を行った。此の後にアルミニウムブロックに搭載された下部真空チャック機能で前記接合体のハンドル基板側を吸引保持しながら、反対面のドナー基板の端部を小さい上部真空チャックで吸引した。上部真空チャックを上方に2Nの力で引き上げると同時にシリコン基板とサファイア基板との接合界面のうち、上部真空チャック近傍の接合界面に向けて1.1MPa圧力のエアーを吹き付けた。その結果、シリコン基板が途中で割れてしまい、サファイア基板上のシリコン薄膜も均一に転写はされていなかった。
1 貼り合わせ基板
3 ドナー基板
5 イオン注入層
7 ハンドル基板
10 剥離基板の吸引保持手段
15 ジェット
20 冷却装置
30 ブロック
31 断熱材
40 断熱容器
50 ドライアイス

Claims (4)

  1. ドナー基板の表面からイオンを注入してイオン注入界面を形成する工程と、
    前記ドナー基板のイオン注入を行った前記表面に、前記ドナー基板より大きい熱膨張率を有するハンドル基板を貼り合わせて貼り合わせ基板を作成する工程と、
    前記貼り合わせ基板に熱処理を行い接合体を得る工程と、
    前記接合体を−50℃以下に冷却して前記接合体のドナー基板を前記イオン注入界面において剥離してドナー薄膜を前記ハンドル基板上に転写する剥離工程とを少なくとも含んでなる貼り合わせウェーハの製造方法。
  2. 前記ドナー基板の材質が、シリコンであり、
    前記ハンドル基板の材質が、酸化アルミニウム、窒化アルミニウム、炭化ケイ素、窒化ケイ素、サイアロン、および、窒化ガリウムから選ばれる1種類であることを特徴とする請求項1記載の貼り合わせウェーハの製造方法。
  3. 前記剥離工程の室温以下の温度への冷却が、前記接合体をアルミニウムブロックに載せ、アルミニウムブロックの周囲をドライアイスで冷却することにより行われる請求項1または2に記載の貼り合わせウェーハの製造方法。
  4. 前記剥離工程における前記剥離が、貼り合わせ界面に1MPa以上の圧力でガスや液体等の流体のジェットを吹き付けながらドナー基板とハンドル基板とを反対方向に互いに引っ張ることにより行う請求項1ないしのいずれかに記載の貼り合わせウェーハの製造方法。
JP2009111865A 2009-05-01 2009-05-01 貼り合わせウェーハの製造方法 Expired - Fee Related JP4979732B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2009111865A JP4979732B2 (ja) 2009-05-01 2009-05-01 貼り合わせウェーハの製造方法
KR1020117024135A KR101652142B1 (ko) 2009-05-01 2010-04-30 첩합 웨이퍼의 제조 방법
CN2010800192266A CN102414785A (zh) 2009-05-01 2010-04-30 贴合晶片的制造方法
US13/318,250 US8497188B2 (en) 2009-05-01 2010-04-30 Method for producing bonded wafer
PCT/JP2010/057650 WO2010126122A1 (ja) 2009-05-01 2010-04-30 貼り合わせウェーハの製造方法
EP10769820.1A EP2426697B1 (en) 2009-05-01 2010-04-30 Method for manufacturing bonded wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009111865A JP4979732B2 (ja) 2009-05-01 2009-05-01 貼り合わせウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2010263038A JP2010263038A (ja) 2010-11-18
JP4979732B2 true JP4979732B2 (ja) 2012-07-18

Family

ID=43032265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009111865A Expired - Fee Related JP4979732B2 (ja) 2009-05-01 2009-05-01 貼り合わせウェーハの製造方法

Country Status (6)

Country Link
US (1) US8497188B2 (ja)
EP (1) EP2426697B1 (ja)
JP (1) JP4979732B2 (ja)
KR (1) KR101652142B1 (ja)
CN (1) CN102414785A (ja)
WO (1) WO2010126122A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130029472A1 (en) * 2011-07-26 2013-01-31 Samsung Corning Precision Materials Co., Ltd. GaN BONDED SUBSTRATE AND METHOD OF MANUFACTURING GaN BONDED SUBSTRATE
TWI458406B (zh) * 2013-03-22 2014-10-21 Au Optronics Corp 製作可撓式基板的方法及其裝置
TWI629753B (zh) * 2013-04-26 2018-07-11 日本碍子股份有限公司 半導體用複合基板之操作基板
DE102014013107A1 (de) 2013-10-08 2015-04-09 Siltectra Gmbh Neuartiges Waferherstellungsverfahren
KR101637711B1 (ko) 2014-10-30 2016-07-07 현대자동차주식회사 연료전지의 고분자 전해질막-전극 접합체용 전극의 분리방법과 그 장치
CN109087998A (zh) * 2018-07-25 2018-12-25 武汉华星光电半导体显示技术有限公司 一种柔性显示面板及其制造方法
CN113053737B (zh) * 2019-12-26 2022-09-20 济南晶正电子科技有限公司 一种单晶薄膜剥离方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3500063B2 (ja) 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP2004103602A (ja) * 2002-09-04 2004-04-02 Canon Inc 基板及びその製造方法
TWI242796B (en) 2002-09-04 2005-11-01 Canon Kk Substrate and manufacturing method therefor
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
EP1482548B1 (en) 2003-05-26 2016-04-13 Soitec A method of manufacturing a wafer
US20050082526A1 (en) * 2003-10-15 2005-04-21 International Business Machines Corporation Techniques for layer transfer processing
US20060240275A1 (en) * 2005-04-25 2006-10-26 Gadkaree Kishor P Flexible display substrates
JP4715470B2 (ja) * 2005-11-28 2011-07-06 株式会社Sumco 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
JP2007173354A (ja) * 2005-12-20 2007-07-05 Shin Etsu Chem Co Ltd Soi基板およびsoi基板の製造方法
EP1981063B1 (en) * 2005-12-27 2021-04-07 Shin-Etsu Chemical Co., Ltd. Process for producing a soi wafer
JP2008114448A (ja) 2006-11-02 2008-05-22 Fuji Xerox Co Ltd 転写基板とそれを用いた転写方法
KR101233105B1 (ko) * 2008-08-27 2013-02-15 소이텍 선택되거나 제어된 격자 파라미터들을 갖는 반도체 물질층들을 이용하여 반도체 구조물들 또는 소자들을 제조하는 방법
US9257328B2 (en) * 2008-11-26 2016-02-09 Corning Incorporated Glass-ceramic-based semiconductor-on-insulator structures and method for making the same

Also Published As

Publication number Publication date
CN102414785A (zh) 2012-04-11
EP2426697B1 (en) 2017-11-29
WO2010126122A1 (ja) 2010-11-04
JP2010263038A (ja) 2010-11-18
EP2426697A1 (en) 2012-03-07
EP2426697A4 (en) 2012-12-05
KR20120041154A (ko) 2012-04-30
US20120058622A1 (en) 2012-03-08
US8497188B2 (en) 2013-07-30
KR101652142B1 (ko) 2016-08-29

Similar Documents

Publication Publication Date Title
JP4979732B2 (ja) 貼り合わせウェーハの製造方法
JP5496598B2 (ja) シリコン薄膜転写絶縁性ウェーハの製造方法
JP5274859B2 (ja) 貼り合わせ基板の製造方法
JP5065748B2 (ja) 貼り合わせウエーハの製造方法
JP5455595B2 (ja) 貼り合わせウェーハの製造方法
KR101335713B1 (ko) 접합 기판의 제조방법 및 접합 기판
JP5536465B2 (ja) 高温貼り合わせ法による貼り合わせウェーハの製造方法
JP2010263073A (ja) 貼り合わせウェーハの製造方法
TWI492275B (zh) The method of manufacturing the bonded substrate
JP6049571B2 (ja) 窒化物半導体薄膜を備えた複合基板の製造方法
JP5417399B2 (ja) 複合ウェーハの製造方法
KR102558905B1 (ko) 고열전도성의 디바이스 기판 및 그 제조 방법
JP2007227415A (ja) 貼り合わせ基板の製造方法および貼り合わせ基板
JP5455445B2 (ja) 貼り合わせウェーハの製造方法
JP4624812B2 (ja) Soiウエーハの製造方法
JP2018085536A (ja) 多層半導体デバイス作製時の低温層転写方法
JP2006303101A (ja) 貼り合わせウエーハの製造方法及びそれに用いる剥離用治具
JP2009224721A (ja) Soi基板の製造方法
WO2010137683A1 (ja) Soi基板の製造方法
JP6117134B2 (ja) 複合基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120417

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4979732

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees