JP5455445B2 - 貼り合わせウェーハの製造方法 - Google Patents
貼り合わせウェーハの製造方法 Download PDFInfo
- Publication number
- JP5455445B2 JP5455445B2 JP2009130972A JP2009130972A JP5455445B2 JP 5455445 B2 JP5455445 B2 JP 5455445B2 JP 2009130972 A JP2009130972 A JP 2009130972A JP 2009130972 A JP2009130972 A JP 2009130972A JP 5455445 B2 JP5455445 B2 JP 5455445B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- donor substrate
- bonded
- handle
- handle substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
Description
一つはSOITEC法であり、室温で予め水素イオン注入を施したシリコン基板(ドナー基板)と支持基板となる基板(ハンドル基板)を貼り合わせ、高温(500℃付近)で熱処理を施しイオン注入界面でマイクロキャビティと呼ばれる微小な気泡を多数発生させ剥離を行いシリコン薄膜をハンドル基板に転写するというものである。
SOITEC法においては貼り合わせ後に水素イオン注入界面での熱剥離のための高温の熱処理(〜500℃)が入るために、上記の様な異種基板を貼り合わせる場合においては熱膨張係数の大きな差により基板が割れてしまうという欠点があった。また、SiGen法においては、表面活性化処理により貼り合わせた時点でSOITEC法と比較し高い結合強度を有し、250〜350℃程度の比較的低温の熱処理で高い結合強度が得られる。一方イオン注入界面を脆化するためには相応の熱処理が必要であり、150〜350℃の熱処理を回避することは望ましくない。
しかしながら、ハンドル基板の材質が酸化アルミニウム、窒化アルミニウム、炭化ケイ素、窒化ケイ素、サイアロン、窒化ガリウムなどの場合、ドナー基板の熱膨張率<ハンドル基板の熱膨張率の関係となる。この際には発明者らの実験によればイオン注入界面から剥離が進行せず、ハンドル基板やドナー基板が割れるという現象が発生するという問題がある。
また、SOITEC法においては全面がほぼ同時に剥離をするために剥離起因のダメージは全面均一になって膜厚分布が良いが、SiGen法においては剥離を機械的に行うことから部分的に進行することとなり、剥離起因のダメージが不均一に残り、局所的な膜厚分布が発生するという問題がある。
ドナー基板は、上述の材質を有し、表面に酸化膜を有していてもよい。酸化膜を通してイオン注入を行えば、注入イオンのチャネリングを抑制する効果が得られるからである。酸化膜は、好ましくは50〜500nmの厚さを有する。これはあまり薄いと、膜厚の酸化膜厚の制御が難しく、またあまり厚いと時間が掛かりすぎるためである。酸化膜は、一般的な熱酸化法により形成することができる。酸化膜を有するドナー基板もドナー基板に含まれ、特に区別しない限り、単にドナー基板と称する。
ハンドル基板の材質は、特に限定されないが、好ましくは、酸化シリコン、酸化アルミニウム、窒化アルミニウム、炭化ケイ素、窒化ケイ素、サイアロン及び窒化ガリウムからなる群から選択される。ハンドル基板の厚さは、特に限定されないが、通常のSEMI/JEIDA規格近傍のものがハンドリングの関係から扱いやすい。
ドナー基板1にイオンを注入してイオン注入層2を形成する。イオン注入層2は、ドナー基板1中に形成する。この際、その表面から所望の深さにイオン注入層を形成できるような注入エネルギーで、所定の線量の水素イオン(H+)または水素分子イオン(H2 +)を注入する。このときの条件として、例えば注入エネルギーは50〜100keVとできる。HeイオンやBイオン等同じ効果が得られるモノであればどのようなイオンでもかまわないし適宜注入エネルギーを選択すればよい。
イオン注入深さは、所望のドナー薄膜の厚さによるが、通常、50nm〜2000nmとすることができる。
注入イオンとして水素分子イオン(H2 +)を用いる場合、そのドーズ量は5.0×1015atoms/cm2〜5.0×1016atoms/cm2であることが好ましい。5.0×1015atoms/cm2未満であると、界面の脆化が起こらない場合があり、5.0×1016atoms/cm2を超えると、貼り合わせ後の熱処理中に気泡となり転写不良となる場合がある。
また、ドナー基板の表面にあらかじめ50nm〜500nm程度のドナー基板の酸化膜等の絶縁膜を形成しておき、それを通して水素イオンまたは水素分子イオンの注入を行えば、注入イオンのチャネリングを抑制する効果が得られる。
オゾンで処理をする場合は、たとえば、大気を導入したチャンバ中にRCA洗浄等の洗浄をしたドナー基板及び/又はハンドル基板を載置し、UVランプにて照射を行って大気中の酸素をオゾンに変換することで、表面をオゾン処理する。
HF処理をする場合は、たとえば、2体積%フッ化水素酸にRCA洗浄等の洗浄をしたドナー基板および/又はハンドル基板を浸漬し、表面の酸化物をエッチングすることによって行う。
プラズマで処理をする場合は、たとえば、真空チャンバ中にRCA洗浄等の洗浄をしたドナー基板及び/又はハンドル基板を載置し、プラズマ用ガスを減圧下で導入した後、100W程度の高周波プラズマに5〜10秒程度さらし、表面をプラズマ処理する。プラズマ用ガスとしては、ドナー基板を処理する場合、表面を酸化する場合には酸素ガスのプラズマ、酸化しない場合には水素ガス、アルゴンガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガスを好ましく用いることができる。ハンドル基板を処理する場合は、好ましくはこれらのいずれのガスでもよい。
プラズマで処理することにより、ドナー基板及び/又はハンドル基板の表面の有機物が酸化して除去され、さらに表面のOH基が増加し、活性化する。処理はドナー基板のイオン注入した表面、および、ハンドル基板の貼り合わせ面の両方について行うのがより好ましいが、いずれか一方だけ行ってもよい。
オゾン処理、HF処理、プラズマ処理等はどれか一つでも良いし、複合させた処理を行ってもかまわない。
ドナー基板の表面活性化処理を行う表面は、イオン注入を行った表面であることが好ましい。
熱処理時間としては、温度にもある程度依存するが5時間〜10時間が好ましい。
この温度差の発生は、特に限定されないが、好ましくは、ドナー基板側又はハンドル基板側のいずれか一方を加熱又は冷却することにより、又はドナー基板側又はハンドル基板側の一方を加熱し他方を冷却することによる。
温度差を生ずる高い方の温度は、接合体の剥離に関与しない部分の応力の発生を小さくするため、接合体を得るために行なった熱処理の温度を超えないことが好まく、好ましくは50℃〜150℃である。温度差を生ずる低い方の温度は、氷やドライアイス等の利用等を考慮し、好ましくは−50℃から100℃程度である。
ドナー基板側をハンドル基板から、又はハンドル基板側をドナー基板側から引き離すことにより、イオン注入界面に衝撃等の外部からの力を加えることなく、イオン注入界面にて剥離は可能である。この引き離しは、たとえば、ハンドル基板側(ドナー基板側)を真空チャック、静電チャック、吸引治具の接着等の基板を吸引保持する手段を用いて保持し、ドナー基板側(ハンドル基板側)の表面を真空チャック等を用いて吸引して行なうことができる。
また、剥離を開始する際に前記イオン注入界面に衝撃を与える方法を採用しても良い。たとえば、イオン注入界面の一端に、たとえば1MPa以上5MPa以下の基板を破損させないような圧力を適宜選択し、ガスや液体等の流体のジェットを吹き付けながらドナー基板とハンドル基板とを反対方向に互いに引っ張ることにより行うことができる。反対方向に互いに引っ張る手法としては、たとえば、貼り合わせ基板のハンドル基板側を真空チャック、静電チャック、吸引治具の接着等の基板を吸引保持する手段を用いて保持しておいて、ドナー基板側の面のガスや液体等の吹きつけを行う箇所の近傍の表面一部を真空チャック等を用いて吸引し、上方に引っ張り上げる方法を行えば良い。
ドナー基板として、予め酸化膜を200nm成長させた直径150mmのシリコン基板(厚さ625μm)を準備し、これに55KeV,ドーズ量5x1016atom/cm2で水素イオンを注入した。あわせてハンドル基板となる直径150mmのサファイア基板(厚さ700μm、京セラ社製)を準備し、シリコン基板のイオン注入した表面ならびにサファイア基板の表面にオゾン処理を行い貼り合わせた。
次いで貼り合わせた基板に対して、160℃で10時間熱処理を施して接合体を得た。
φ150mmの基板が載る大きさ(φ160mm、板厚100mm、基板が載る部分には同心円状φ140mm、φ50mmの位置に1mm幅、深さ1mmの溝が掘られており、それらは十字の同じ寸法の溝で連結されている。十字溝の交点、すなわち中心には裏面までφ1mmの穴が穿設されており、そこから真空ポンプへホースが接続されている。)で、真空チャック機能を発揮できるアルミニウム製のブロックを用意した。このアルミニウム製のブロックをスチレン製の容器(内径φ250mm×200mm高さ)に入れ、サファイア基板を下に貼り合わせ基板をセットした。シリコン基板側には上定板としてアルミニウムブロックにヒーターが埋め込まれたものを用意した。この上定板(φ160mm、板厚200mm)をシリコン基板に接触するようにセットを行う。
これらのセットが終了した後にスチレン製の容器の中にドライアイス(昇華点−79℃)を詰めると同時に上定板のヒーターに通電を行い加熱を行った。ヒーター部分のみで温度を測定したところ上定板のシリコン基板に接触する面の温度は10秒程度で100℃まで達することができるような加熱条件を採用している。また、アルミニウムブロックの温度を測定したところドライアイスを詰めた後に10秒程度で−10℃程度まで表面温度が下がっていた。貼り合わせ基板と同じ厚さのシリコンウェーハを用意し、表面と裏面に熱電対を取り付け、それぞれの表面温度を測定しながら上記操作をしたところ、上定板と接触する面は10秒程度で55℃、アルミニウムブロック側は5℃の温度になることが確認された。
3分間この加熱と冷却を保持した後に上定板を外し、シリコン基板を取り除いたところサファイア基板上にシリコン薄膜が均一に一様に転写されていた。
この上にアルミニウム製のブロックを載せる。しばらく放置した後にブロック表面の温度を測定したところ、−50℃になっていた。
2 イオン注入層
3 ハンドル基板
4 接合体
5 薄膜
6 SOI基板
10 上部固定盤
11 ヒーター
20 下部固定盤
21 冷却水路
Claims (4)
- ドナー基板の表面からイオンを注入してイオン注入界面を形成する工程と、
前記ドナー基板のイオン注入を行った前記表面にハンドル基板を貼り合わせて貼り合わせ基板を作成する工程と、
前記貼り合わせ基板に熱処理を行い接合体を得る工程と、
前記接合体のドナー基板側とハンドル基板側に50℃以上の温度差をつけながら熱応力を利用して前記イオン注入界面にそって剥離を行い、薄膜を前記ハンドル基板に転写する剥離工程であって、前記温度差が、前記ドナー基板側又は前記ハンドル基板側のいずれか一方を冷却することにより発生するか、又は前記ドナー基板側又は前記ハンドル基板側の一方を加熱し他方を冷却することにより発生し、前記冷却が、前記ドナー基板もしくは前記ハンドル基板に冷媒を直接接触させる直接冷却方法、又は前記ドナー基板もしくは前記ハンドル基板の固定盤に冷却回路を設け、冷媒を通過させて熱伝導により冷却を行う間接冷却方法である剥離工程と
を少なくとも含んでなる貼り合わせウェーハの製造方法であって、
前記ドナー基板の材質が、シリコン、窒化アルミニウム、窒化ガリウム、酸化亜鉛及びダイアモンドからなる群から選択され、前記ハンドル基板の材質が、酸化シリコン、酸化アルミニウム、窒化アルミニウム、炭化ケイ素、窒化ケイ素、サイアロン及び窒化ガリウムからなる群から選択される貼り合わせウェーハの製造方法。 - 前記剥離工程の温度差が、50℃以上100℃以下である請求項1に記載の貼り合わせウェーハの製造方法。
- 前記剥離工程の温度差を発生させる加熱が、ヒーター加熱、赤外線ランプ加熱、RTAランプ加熱、及びレーザー加熱からなる群から選ばれる請求項1又は請求項2に記載の貼り合わせウェーハの製造方法。
- 前記剥離工程が、前記剥離を開始する際に前記イオン注入界面に衝撃を与えることを含む請求項1〜3のいずれかに記載の貼り合わせウェーハの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009130972A JP5455445B2 (ja) | 2009-05-29 | 2009-05-29 | 貼り合わせウェーハの製造方法 |
PCT/JP2010/059072 WO2010137682A1 (ja) | 2009-05-29 | 2010-05-28 | 貼り合わせウェーハの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009130972A JP5455445B2 (ja) | 2009-05-29 | 2009-05-29 | 貼り合わせウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010278340A JP2010278340A (ja) | 2010-12-09 |
JP5455445B2 true JP5455445B2 (ja) | 2014-03-26 |
Family
ID=43222787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009130972A Expired - Fee Related JP5455445B2 (ja) | 2009-05-29 | 2009-05-29 | 貼り合わせウェーハの製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5455445B2 (ja) |
WO (1) | WO2010137682A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014120664A (ja) * | 2012-12-18 | 2014-06-30 | Dainippon Screen Mfg Co Ltd | 剥離補助方法および剥離補助装置 |
JP2016518289A (ja) | 2013-03-14 | 2016-06-23 | ベリー プラスチックス コーポレイション | 容器 |
CN105793957B (zh) * | 2013-12-12 | 2019-05-03 | 株式会社半导体能源研究所 | 剥离方法及剥离装置 |
JP2015233130A (ja) * | 2014-05-16 | 2015-12-24 | 株式会社半導体エネルギー研究所 | 半導体基板および半導体装置の作製方法 |
GB2544563B (en) * | 2015-11-20 | 2019-02-06 | Rfhic Corp | Mounting of semiconductor-on-diamond wafers for device processing |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001015721A (ja) * | 1999-04-30 | 2001-01-19 | Canon Inc | 複合部材の分離方法及び薄膜の製造方法 |
FR2855908B1 (fr) * | 2003-06-06 | 2005-08-26 | Soitec Silicon On Insulator | Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince |
US7456080B2 (en) * | 2005-12-19 | 2008-11-25 | Corning Incorporated | Semiconductor on glass insulator made using improved ion implantation process |
JP5064693B2 (ja) * | 2006-02-13 | 2012-10-31 | 信越化学工業株式会社 | Soi基板の製造方法 |
JP5042506B2 (ja) * | 2006-02-16 | 2012-10-03 | 信越化学工業株式会社 | 半導体基板の製造方法 |
US20070249098A1 (en) * | 2006-04-21 | 2007-10-25 | Raymond Charles Cady | Bonding plate mechanism for use in anodic bonding |
US20070246450A1 (en) * | 2006-04-21 | 2007-10-25 | Cady Raymond C | High temperature anodic bonding apparatus |
US7579654B2 (en) * | 2006-05-31 | 2009-08-25 | Corning Incorporated | Semiconductor on insulator structure made using radiation annealing |
-
2009
- 2009-05-29 JP JP2009130972A patent/JP5455445B2/ja not_active Expired - Fee Related
-
2010
- 2010-05-28 WO PCT/JP2010/059072 patent/WO2010137682A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2010137682A1 (ja) | 2010-12-02 |
JP2010278340A (ja) | 2010-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5420968B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP5455595B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP5643509B2 (ja) | 応力を低減したsos基板の製造方法 | |
JP5065748B2 (ja) | 貼り合わせウエーハの製造方法 | |
JP5415129B2 (ja) | 貼り合わせ基板の製造方法 | |
KR101335713B1 (ko) | 접합 기판의 제조방법 및 접합 기판 | |
JP2010135764A (ja) | シリコン薄膜転写絶縁性ウェーハの製造方法 | |
JP4979732B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP2007227415A (ja) | 貼り合わせ基板の製造方法および貼り合わせ基板 | |
US8772132B2 (en) | Method of manufacturing laminated wafer by high temperature laminating method | |
EP2757574B1 (en) | Method for manufacturing composite wafer | |
JP5455445B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP2008021992A (ja) | 接合界面安定化のための熱処理 | |
TW201140662A (en) | Method for the preparation of a multi-layered crystalline structure | |
JP2018085536A (ja) | 多層半導体デバイス作製時の低温層転写方法 | |
JP2006202989A (ja) | Soiウエーハの製造方法及びsoiウェーハ | |
JP2009253184A (ja) | 貼り合わせ基板の製造方法 | |
JP5411438B2 (ja) | Soi基板の製造方法 | |
WO2010137683A1 (ja) | Soi基板の製造方法 | |
JP6117134B2 (ja) | 複合基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130813 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140107 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5455445 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |