JP4715470B2 - 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ - Google Patents

剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ Download PDF

Info

Publication number
JP4715470B2
JP4715470B2 JP2005341397A JP2005341397A JP4715470B2 JP 4715470 B2 JP4715470 B2 JP 4715470B2 JP 2005341397 A JP2005341397 A JP 2005341397A JP 2005341397 A JP2005341397 A JP 2005341397A JP 4715470 B2 JP4715470 B2 JP 4715470B2
Authority
JP
Japan
Prior art keywords
wafer
soi
peeled
temperature
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005341397A
Other languages
English (en)
Other versions
JP2007149907A (ja
Inventor
秀彦 奥田
昭彦 遠藤
辰己 草場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2005341397A priority Critical patent/JP4715470B2/ja
Priority to EP06023455.6A priority patent/EP1791174B1/en
Priority to KR1020060115726A priority patent/KR100841353B1/ko
Priority to US11/563,981 priority patent/US7763541B2/en
Publication of JP2007149907A publication Critical patent/JP2007149907A/ja
Application granted granted Critical
Publication of JP4715470B2 publication Critical patent/JP4715470B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Description

本発明は、イオン注入したウェーハを結合後に剥離してＳＯＩ(Silicon on insulator)ウェーハを製造する、いわゆるイオン注入剥離法（スマートカット法とも呼ばれている）において、副産物として得られる剥離ウェーハをＳＯＩ層用ウェーハとして再利用する再生加工方法に関する。特に本発明は、剥離ウェーハを何回も再生加工して、何度も再利用する再生加工方法に関するものである。
従来、ＳＯＩウェーハの製造方法として、水素イオン又は希ガスイオンを注入した単結晶シリコンからなるＳＯＩ層用ウェーハを酸化膜を介して支持用ウェーハと貼合せ、熱処理によってイオン注入領域において分離してＳＯＩウェーハを製造するイオン注入剥離法が一般的に知られている。この方法によるＳＯＩウェーハの劈開面は良好な鏡面であり、ＳＯＩ層の膜厚均一性も高いＳＯＩウェーハを得ることができる。
そして、ＳＯＩ層用ウェーハの内、ＳＯＩウェーハのＳＯＩ層として使用されなかった下部の剥離ウェーハを副産物として得、この剥離ウェーハを再びＳＯＩウェーハを製造するためのＳＯＩ層用ウェーハとして再利用するための加工方法として、剥離ウェーハの再生処理方法及び再生処理された剥離ウェーハ（例えば、特許文献１参照。）が開示されている。
この剥離ウェーハの再生処理方法では、剥離ウェーハの少なくとも面取り部のイオン注入領域を除去した後、剥離ウェーハ表面を研磨することによって、剥離ウェーハをＳＯＩ層用ウェーハとして再利用した際、熱処理を施しても面取り部にイオン注入領域が残留しない。このため面取り部が剥離せずパーティクルも発生しないため、ＳＯＩウェーハのデバイス領域に付着が起こらず剥離ウェーハをＳＯＩ層用ウェーハとして再利用して製造されたＳＯＩウェーハの品質が高く歩留まりも良いとしている。
特開２００１−１５５９７８号公報（請求項２、請求項４、段落［００１２］、［００１５］、［００１７］、図４）
しかし、上記従来の剥離ウェーハの再生処理方法では、剥離ウェーハを熱処理した後に剥離ウェーハ表面を研磨することを特徴とする（特許文献１の〔請求項４〕）。この特許文献１の〔請求項４〕の研磨前の熱処理条件は酸化性雰囲気下で５００℃以上の温度に数分から数時間保持する、或いは特許文献１の〔第２の実施形態〕の記載において１０００℃の温度に、３０分間保持することとなっている。ここで熱処理温度１０００℃に３０分間保持する熱処理では、剥離ウェーハ内における酸素析出物又は酸素析出核の生成を促進させる。このため、再生処理された剥離ウェーハをＳＯＩ層用ウェーハとして再利用して貼合せＳＯＩウェーハを作製した場合、ＳＯＩ層内部に酸素析出核又は酸素析出物が存在する。
図５（ａ）に示すように、ＳＯＩ層１１１ａの内部に酸素析出物又は酸素析出核が存在するＳＯＩウェーハでは、酸素析出核１１６又は酸素析出物１１７の大きさにより、図５（ｂ）に示すように、これらが存在する箇所がＳＯＩ層１１１ａを貫通する貫通欠陥１２０となる。このため、貼合せＳＯＩウェーハ表面の図示しない自然酸化膜をフッ酸（フッ化水素酸）水溶液を用いて洗浄すると、フッ酸水溶液がＳＯＩ層１１１ａに空いたこの貫通欠陥１２０を通じて貼合せウェーハのＳＯＩ層１１１ａと支持用ウェーハ１１２との間にある埋込み酸化膜１１３をエッチングしてしまう。その結果、図５（ｃ）に示すように、ＨＦ欠陥１２１が発生するという不具合があった。
本発明の目的は、ＨＦ欠陥の発生を抑制できる剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハを提供することにある。
請求項１に係る発明は、図１に示すように、イオン注入剥離法によって貼合せＳＯＩウェーハを製造する際に副産物として得られる剥離ウェーハ１１ｂに再生加工を施して貼合せＳＯＩウェーハ１０のＳＯＩ層用ウェーハ１１として再利用する再生加工方法において、剥離ウェーハ１１ｂを酸素を含む酸化雰囲気下で、室温から５０〜５０００℃／分の昇温速度で１０００〜１３５０℃の範囲の温度に急速加熱した後、当該温度で１〜１０００秒間保持し続いて当該温度から５０〜５０００℃／分の降温速度で室温まで急速冷却処理を行う工程と、剥離ウェーハ１１ｂ表面を鏡面研磨する工程とを含む剥離ウェーハの再生加工方法である。
本発明者らは、イオン注入剥離法によって貼合せＳＯＩウェーハを製造する際に副産物として得られる剥離ウェーハ１１ｂを所定の条件で急速加熱することで、剥離ウェーハ１１ｂの酸素固溶度を大きくして酸素析出核又は酸素析出物を溶かし、所定の条件で急速冷却することにより剥離ウェーハ１１ｂの固溶状態を維持して、酸素析出核又は酸素析出物の再析出を防ぐことを見出した。
この請求項１に記載された剥離ウェーハの再生加工方法では、剥離ウェーハ１１ｂを酸素を含む酸化雰囲気下で急速加熱するので剥離ウェーハ１１ｂの酸素固溶度が大きくなり、酸素析出核又は酸素析出物を構成する酸素原子をシリコン原子の格子間に拡散させて格子間酸素とすることができる。また、この剥離ウェーハ１１ｂを急速冷却するので固溶状態が維持され、この結果剥離ウェーハ１１ｂ中に生成された酸素析出核又は酸素析出物を消滅させることができる。
また、急速加熱・急速冷却（ＲＴＰ：Rapid thermal process）工程によって剥離ウェーハ１１ｂ表面に形成された酸化膜１３直下に格子間シリコン原子が数多く存在することにより、この再生加工を施されたＳＯＩ層用ウェーハ１１を再利用して製造されたＳＯＩウェーハの酸素析出物の成長を抑制できる。更に、この請求項１に記載された剥離ウェーハの再生加工方法では、１０００℃〜シリコンの融点未満という高温の熱処理を行うことによって、剥離ウェーハ１１ｂ中の酸素析出核又酸素析出物を成長させることなく消滅させることができる。
請求項５に係る発明は、図２に示すように、イオン注入剥離法によって貼合せＳＯＩウェーハ１０を製造する際に副産物として得られる剥離ウェーハ１１ｂに再生加工を施して貼合せＳＯＩウェーハ１０のＳＯＩ層用ウェーハ１１として再利用する再生加工方法において、剥離ウェーハ１１ｂ表面を鏡面研磨する工程と、剥離ウェーハ１１ｂを酸素を含む酸化雰囲気下で、室温から５０〜５０００℃／分の昇温速度で１０００〜１３５０℃の範囲の温度に急速加熱した後、当該温度で１〜１０００秒間保持し続いて当該温度から５０〜５０００℃／分の降温速度で室温まで急速冷却処理を行う工程と、剥離ウェーハ１１ｂ表面の酸化膜の除去処理工程とを含む剥離ウェーハの再生加工方法である。
この請求項５に記載された剥離ウェーハの再生加工方法では、剥離ウェーハ１１ｂを酸素を含む酸化雰囲気下で急速加熱するので剥離ウェーハ１１ｂの酸素固溶度が大きくなり、酸素析出核又は酸素析出物を構成する酸素原子をシリコン原子の格子間に拡散させて格子間酸素とすることができる。
この剥離ウェーハ１１ｂを急速冷却するので固溶状態が維持され、この結果剥離ウェーハ１１ｂ中に生成された酸素析出核又は酸素析出物を消滅させることができる。また、鏡面研磨工程後に急速加熱・急速冷却（ＲＴＰ：Rapid thermal process）工程によって剥離ウェーハ１１ｂ表面に形成された酸化膜１３直下に格子間シリコン原子が数多く存在することにより、この再生加工を施されたＳＯＩ層用ウェーハ１１を再利用して製造されたＳＯＩウェーハの酸素析出物の成長を抑制できる。また、急速加熱・急速冷却工程によって剥離ウェーハ表面に形成された酸化膜をフッ酸により除去することができる。更に、この請求項５に記載された剥離ウェーハの再生加工方法では、１０００℃〜シリコンの融点未満という高温の熱処理を行うことによって、剥離ウェーハ１１ｂ中の酸素析出核又酸素析出物を成長させることなく消滅させることができる。
請求項２に係る発明は、請求項１に係る発明であって、酸素を含む酸化雰囲気は、酸素ガス、酸素を含む窒素ガス、又は酸素を含むアルゴンガスである剥離ウェーハの再生加工方法である。
請求項６に係る発明は、請求項５に係る発明であって、酸素を含む酸化雰囲気は、酸素ガス、酸素を含む窒素ガス、又は酸素を含むアルゴンガスである剥離ウェーハの再生加工方法である。
この請求項２及び請求項６に記載された剥離ウェーハの再生加工方法では、水素等の還元雰囲気下で熱処理を行わないため、炉内で化合物が生成されず、剥離ウェーハ１１ｂ表面に付着することがないため、後の鏡面研磨工程において傷の原因とならず、ＳＯＩ層用ウェーハ１１として再利用されたとき貼合せ時のボイドの原因にならずに済む。
請求項３に係る発明は、請求項１に係る発明であって、鏡面研磨する工程における取り代が１〜５μｍである剥離ウェーハの再生加工方法である。
請求項７に係る発明は、請求項５に係る発明であって、鏡面研磨する工程における取り代が１〜５μｍである剥離ウェーハの再生加工方法である。
この請求項３及び請求項７に記載された剥離ウェーハの再生加工方法では、剥離ウェーハ１１ｂの剥離面１８の凸凹をスムーズにし、剥離ウェーハ１１ｂ表面の中央部と周辺の段差を除去し、平坦性を確保することができる。
請求項４に係る発明は、請求項１に係る発明であって、加熱・冷却工程の後、鏡面研磨する工程の前に、剥離ウェーハ１１ｂの面取り部の酸化膜１３及び面取り部のイオン注入領域１４の除去をエッジ研磨により行う剥離ウェーハの再生加工方法である。
請求項８に係る発明は、請求項５に係る発明であって、鏡面研磨する工程の前に、剥離ウェーハ１１ｂの面取り部の酸化膜１３及び面取り部のイオン注入領域１４の除去をエッジ研磨により行う剥離ウェーハの再生加工方法である。
この請求項４及び請求項８に記載された剥離ウェーハの再生加工方法では、鏡面研磨の取り代を低減することができ、剥離ウェーハ１１ｂ表面の平坦性をより改善することができる。
請求項９に係る発明は、図１又は図２に示すように上記請求項１ないし８のいずれか１項に記載の方法により再生加工された剥離ウェーハである。
この請求項９に記載された再生加工された剥離ウェーハは、酸素析出物又は析出核が消滅しているため、この剥離ウェーハ１１ｂをＳＯＩ層用ウェーハとして再利用して貼合せＳＯＩウェーハ１０作製した場合、酸素析出物又は酸素析出核による貫通欠陥が発生せず、貼合せＳＯＩウェーハ１０表面の自然酸化膜をフッ酸水溶液を用いて洗浄することにより除去する工程においてＨＦ欠陥の発生が抑制されたものとなる。
以上述べたように、本発明によれば、イオン注入剥離法により副産物として生成された剥離ウェーハに急速加熱・急速冷却を施す。すると、急速加熱により剥離ウェーハの酸素固溶度が大きくなり、酸素原子がシリコン原子の格子間に拡散して酸素析出核又は酸素析出物が溶け、急速冷却によりその固溶状態が維持され、酸素析出核又は酸素析出物を消滅させることができる。この結果、ＳＯＩ層用ウェーハとして何度再利用してもＨＦ欠陥が抑制された高品質のＳＯＩウェーハを作製することができる。
次に本発明を実施するための最良の形態を図面に基づいて説明する。
＜第１の実施の形態＞
本発明の剥離ウェーハの再生加工方法は、図１（ｈ）に示すように、イオン注入剥離法によりＳＯＩウェーハ１０を作製する工程のなかで、副産物として生成される剥離ウェーハ１１ｂを対象としている。イオン注入剥離法は図１に示すように、ＳＯＩ層１１ａとなるＳＯＩ層用ウェーハ１１の表面に酸化膜１３を形成する酸化膜形成工程（図１（ｂ））と、このＳＯＩ層用ウェーハ１１にイオンを注入してＳＯＩ層用ウェーハ１１内部にイオン注入領域１４を形成するイオン注入工程（図１（ｃ））と、そのＳＯＩ層用ウェーハ１１を支持基板となる支持用ウェーハ１２に重ね合せることにより積層体１５を形成する積層体形成工程（図１（ｅ））と、ＳＯＩ層用ウェーハ１１をイオン注入領域１４で分離して支持用ウェーハ１２上に酸化膜１３を介して薄膜の単結晶からなるＳＯＩ層１１ａを形成するＳＯＩ層形成工程（図１（ｆ））と、ウェーハ同士の結合強度を高めるための結合熱処理工程（図１（ｇ））と、ＳＯＩ層１１ａ表面の欠陥層の除去と表面粗さを除去するための鏡面研磨工程（図１（ｈ））を有する。そして本発明の剥離ウェーハ再生加工
方法は、図１（ｆ）の剥離熱処理によりイオン注入領域１４で分離した剥離ウェーハ１１ｂを急速加熱・急速冷却する工程（図１（ｉ））と、剥離ウェーハ１１ｂを鏡面研磨する工程（図１（ｊ））から構成され、再びＳＯＩ層用ウェーハ１１表面に酸化膜１３を形成する酸化膜形成工程（図１（ａ））へとつながる。
このように構成された剥離ウェーハの再生加工方法（図１（ｉ）及び（ｊ））を説明する。
(1)急速加熱・急速冷却工程
ＳＯＩ層用ウェーハ１１と支持用ウェーハ１２はチョクラルスキー法（ＣＺ法）で製造される（図１（ａ）及び（ｄ））。このため、ＳＯＩ層用ウェーハ１１と支持用ウェーハ１２を重ね合せた積層体１５をイオン注入領域１４で剥離熱処理により分離させて作製されたＳＯＩウェーハ１０と剥離ウェーハ１１ｂはともにシリコン単結晶からなる。
ＳＯＩ層用ウェーハ１１には、９００℃以上の高温で熱酸化することにより、ＳＯＩ層用ウェーハ１１表面全体に絶縁膜である５０〜３００ｎｍの厚さの酸化膜１３（ＳｉＯ2膜）が形成されている（図１（ｂ））。
また、ＳＯＩ層用ウェーハ１１の主面の一方から水素イオン（Ｈ2 +）が５．０×１０16）以上のドーズ量でイオン注入され、厚さ２００〜１２００ｎｍのイオン注入領域１４がＳＯＩ層用ウェーハ１１内部に酸化膜１３と平行に形成されている。（図１（ｃ））
このため、イオン注入剥離法の剥離熱処理（図１（ｆ））後に副産物として得られた剥離ウェーハ１１ｂの剥離面１８の中央部と周辺には、酸化膜１３とＳＯＩウェーハ１０の一部となったＳＯＩ層１１ａとイオン注入領域１４を合わせた厚さの段差が生じている。
また、ＳＯＩ層用ウェーハはＣＺシリコン単結晶である。ＣＺシリコン単結晶中に通常含まれる不純物酸素濃度はシリコン融点である１４１４℃（１気圧下における。）近傍の固溶度であり、室温及びデバイス製造プロセス温度で常に過飽和な不純物酸素を含有している。したがってデバイス製造熱処理で常に酸素が析出しやすい状態にある。また、シリコン単結晶中に存在する格子間シリコン原子の集合体である転位、又は積層欠陥は酸素析出核になる。ＳＯＩ層用ウェーハ１１には過飽和酸素と酸素析出核が存在するため、酸化膜形成のための熱処理（図１（ｂ））と剥離熱処理（図１（ｆ））のそれぞれ１０００℃前後の中温に５時間、５００℃前後の低温に３０分間と多段階の熱処理を施すことにより、酸素析出核が成長し、剥離した直後の剥離ウェーハ１１ｂ中には成長した酸素析出核又は酸素析出物が存在している。
図１（ｉ）に示すように、急速加熱・急速冷却工程において、剥離ウェーハ１１ｂを酸素を含む酸化雰囲気下で急速加熱し高温で一定時間保持する。すると、剥離ウェーハ１１ｂ中の酸素固溶度が大きくなることにより、酸素析出核又は酸素析出物を構成する酸素原子がシリコン原子の格子間に拡散して格子間酸素原子となる。この状態を酸素析出核又は酸素析出物が溶解した、或いは固溶状態といい、この固溶状態の剥離ウェーハ１１ｂを時間をかけた普通の降温速度で冷却すると、格子間酸素原子がシリコン原子の格子間から抜け出して酸素析出核又は酸素析出物として再析出する。しかし短時間で剥離ウェーハ１１ｂを急速冷却すると固溶状態を維持したままとなり、酸素析出核又は酸素析出物が再析出しない。このため酸素析出核又は酸素析出物を消滅させることができる。
なお、剥離ウェーハ１１ｂ中の酸素析出物が熱処理によって消滅する又は成長するかは、酸素析出物の大きさ及び熱処理温度の条件に依るところが大きい。酸素析出物の大きさが小さいほど、酸素析出物とシリコン原子との界面エネルギによって消滅し易く、また、熱処理温度が高温であるほどシリコン結晶中の酸素固溶度が大きくなり酸素析出物が溶け易くなるため消滅し易い。
剥離ウェーハ１１ｂ中の酸素析出物の大きさは、使用するシリコン単結晶の酸素濃度、シリコン単結晶引き上げ時の冷却速度で決定される格子欠陥密度の空孔、或いは格子間シリコン等や埋込み酸化膜形成の酸化条件と、剥離熱処理の条件により決定される。そして一般的なシリコンウェーハの酸化膜形成の熱処理は１０００℃前後、剥離熱処理は５００〜６００℃で行われるため、この熱処理条件で生成される酸素析出物の大きさは１００ｎｍ以下と推測できた。この１００ｎｍ以下の酸素析出物を急速加熱・急速冷却工程によって昇温中に酸素析出物を成長させず、かつ消滅させるためには、昇温速度が５０℃／分以上、熱処理温度１０００℃以上、保持時間は１秒以上の熱処理が必要である。
この急速加熱・急速冷却工程は、剥離ウェーハ１１ｂを急速昇降温炉に収容し、室温から５０〜５０００℃／分の昇温速度で１０００〜１３５０℃の範囲の温度に加熱した後、１〜１０００秒間保持し、続いて前記温度から５０〜５０００℃／分の降温速度で室温まで冷却する。
なお、上記熱処理時の炉内雰囲気は酸素を含む酸化雰囲気である。好ましくは酸素ガス、酸素を含む窒素混合ガス或いは酸素を含むアルゴン混合ガス等の酸化雰囲気である。ここで酸化雰囲気と限定したのは、アルゴンガス１００％等の還元雰囲気下では、剥離ウェーハ１１ｂの熱処理中にシリコンとアルゴン等との生成物が炉内で発生し、剥離ウェーハ１１ｂ表面に付着してしまう可能性が高く、後の鏡面研磨工程時に傷になり、或いはＳＯＩ層用ウェーハ１１として再利用したときの貼合せ工程でのボイド欠陥の原因となる不具合が生じるためである。また、窒素ガス１００％雰囲気下では、熱処理により剥離ウェーハ１１ｂ表面に形成された窒化膜が後の鏡面研磨工程では除去しにくく、更に窒化に伴い剥離ウェーハ１１ｂ中に生成される空孔が、ＳＯＩ層用ウェーハ１１として再利用したときの貼合せ工程時の熱処理により、酸素析出を促進するという不具合が生じるためである。
上記昇温速度及び降温速度はできるだけ高い方が好ましく、５０〜５０００℃／分、好ましくは３０００〜５０００℃／分の範囲の速度で行われる。ここで昇温速度を５０〜５０００℃／分の範囲に限定したのは、５０℃／分未満では剥離ウェーハ１１ｂの酸素固溶度を大きくして酸素析出核又は酸素析出物を溶かすことができず、逆に酸素析出核又は酸素析出物を成長させることになる。また、降温速度を５０〜５０００℃／分の範囲に限定したのは、５０℃／分未満では、酸素析出核又は酸素析出物が消滅した固溶状態を維持することができず、格子間酸素が再び酸素析出核又は酸素析出物として再析出してしまうという問題がある。更に、昇温速度及び降温速度ともに５０００℃／分を越えると剥離ウェーハ１１ｂが反ったり、割れたりするという不具合が生じる。
上記熱処理の温度は１０００〜１３５０℃、好ましくは１０５０〜１２００℃の範囲内で行われる。ここで１０００〜１３５０℃の範囲に限定したのは、１０００℃未満では、酸素析出物の消滅が困難となるからであり、１３５０℃を越えるとシリコンの融点以上になるため、シリコンが固体から液体になってしまうからである。また、好ましい範囲の上限を１２００℃としたのは、１２００℃を越えるとスリップの発生率が高まるからである。
上記熱処理時間は１秒〜１０００秒間、好ましくは１〜１００秒間である。ここで１秒〜１０００秒の範囲に限定したのは、装置の構造上から生じる制限のためである。
(2)鏡面研磨工程
図１（ｊ）に示すように、この工程では、化学機械的研磨法により鏡面研磨を剥離ウェーハ１１ｂ表面に施すことにより、剥離ウェーハ１１ｂ表面の剥離面１８の中央部とその周辺の剥離ウェーハ１１ｂに残留したＳＯＩ層１１ａとイオン注入領域１４分の段差及び、剥離面１８のダメージ層及び表面粗さが除去される。
また、上記急速加熱・急速冷却工程により、剥離ウェーハ１１ｂ表面には、酸化膜１３が形成されているため、この鏡面研磨工程により同時に除去できる。
上記研磨の取り代は１〜５μｍ、好ましくは３〜４μｍである。取り代を１〜５μｍに限定したのは、１μｍ未満では、剥離面１８の凸凹をスムーズにするのが困難であり、周辺の段差を完全に除去することができないからである。また、５μｍを越えると、剥離ウェーハ１１ｂの平坦性を劣化させるという不具合が生じるためである。
更に、剥離ウェーハ１１ｂ表面の全体を鏡面研磨する前に剥離ウェーハ１１ｂ周辺の段差のみをエッジ研磨することで、鏡面研磨の取り代を低減でき、剥離ウェーハ１１ｂ表面の平坦性がより改善される。
＜第２の実施の形態＞
図２は本発明の第２の実施形態を示す。図２において図１と同一符号は同一部品を示す。
本実施の形態では、第１の実施形態の工程順序とは逆に、図２（ｆ）の剥離熱処理によりイオン注入領域１４で分離した剥離ウェーハ１１ｂを鏡面研磨する工程（図２（ｉ））と剥離ウェーハ１１ｂを急速加熱・急速冷却する工程（図２（ｊ））と剥離ウェーハ１１ｂ表面の酸化膜１１ａの除去をする工程と（図２（ｋ））から構成され、再びＳＯＩ層１１ａ用ウェーハ１１表面に酸化膜１３を形成する酸化膜形成工程（図２（ａ））へとつながる。このように構成された剥離ウェーハの再生加工方法（図２（ｉ）、（ｊ）及び（ｋ））を説明する。
(1)鏡面研磨工程
図２（ｉ）に示すように、この工程では、化学機械的研磨法により鏡面研磨を剥離ウェーハ１１ｂ表面に施す。化学機械的研磨法とは、定盤上の研磨布に剥離ウェーハ１１ｂを研磨剤を流しながら擦合わせ、研磨加工することである。研磨剤中の溶剤のもたらす化学反応と、研磨布と研磨剤中の研磨粒子との機械的研磨作用を組合せて、剥離ウェーハ１１ｂ表面の凸凹をなくし平坦化することができる。これにより、剥離ウェーハ１１ｂ表面の剥離面１８の中央部と剥離ウェーハ１１ｂの周辺に残留したＳＯＩ層１１ａとイオン注入領域１４分の段差及び剥離面１８のダメージ層及び表面粗さが除去される。
(2)急速加熱・急速冷却工程
この急速加熱・急速冷却工程は、剥離ウェーハ１１ｂを急速昇降温炉に収容し、室温から５０〜５０００℃／分の昇温速度で１０００〜１３５０℃の範囲の温度に加熱した後、１〜１０００秒間保持し、続いて前記温度から５０〜５０００℃／分の降温速度で室温まで冷却する。
上記の動作は第１の実施の形態と略同様であるので、繰返しの説明を省略する。
(3)酸化膜除去工程
以上、上記鏡面研磨工程後に急速加熱・急速冷却工程を行うことで、剥離ウェーハ１１ｂ表面には、５〜２５ｎｍの厚さのＳｉＯ2からなる酸化膜１３が形成される。このため、第１の実施の形態では、急速加熱・急速冷却工程の後で剥離ウェーハ１１ｂの剥離面１８の表面粗さ等の除去を目的とした鏡面研磨工程で同時に剥離ウェーハ１１ｂ表面に形成された酸化膜１３も除去されるため、あらためて酸化膜１３を除去する工程は必要なかった。この第２の実施形態では、剥離ウェーハ１１ｂ表面に形成された酸化膜１３を除去する必要が生じる。
酸化膜除去はフッ酸、硝酸等により行われる。より好ましくはフッ酸水溶液に剥離ウェーハ１１ｂを浸漬して洗浄を行う。
上記フッ酸水溶液の濃度は、０．５〜１０％、好ましくは０．５〜５％のフッ酸（フッ化水素酸）水溶液に５〜３０分間、好ましくは５〜１０分間浸漬し、剥離ウェーハ１１ｂを洗浄する。フッ酸濃度を０．５〜１０％の範囲に限定したのは、０．５％未満では酸化膜を除去するのに時間を要し、１０％を越えるとウェーハ表面が粗くなるという不具合が生じるためである。また、処理時間を５〜３０分の範囲に限定したのは、５分未満では酸化膜を完全に除去することができず、３０分を越えるとウェーハ表面が粗くなるという不具合が生じるためである。
なお、第１の実施の形態と比べ、フッ酸洗浄工程が必要となったが、急速加熱・急速冷却工程によって剥離ウェーハ１１ｂ表面に酸化膜１３が形成された、その酸化膜１３直下には固溶格子間シリコン原子が数多く存在する。この固溶格子間シリコン原子には、その集合体である転位又は積層欠陥が酸素析出核になるのとは逆に、酸素析出核にならず、酸素析出を抑制する役割がある。このため、第２の実施形態の再生加工方法を施されたＳＯＩ層用ウェーハ１１中の酸素析出物は第１の実施の形態と比べ、より抑制されたものとなっている。
更に、第１及び第２の実施の形態では、半導体としてシリコンを挙げたが、ＳｉＧｅ、ＳｉＣ、Ｇｅ等の半導体にも適用できる。
次に本発明の実施例を＜第１の実施の形態＞に沿って比較例とともに詳しく説明する。
＜基準ウェーハ＞
図１に示すように、先ず直径が３００ｍｍ、電気抵抗率が１〜１０Ωｃｍ、格子間酸素濃度が１２〜１４×１０17ａｔｏｍｓ／ｃｍ3（旧ＡＳＴＭ）、ＣＯＰ（Crystal originated particles or pits）欠陥が無い結晶であり、Ｐ型シリコンウェーハからなるＳＯＩ層用ウェーハ及び支持用ウェーハをそれぞれ準備した。次いでＳＯＩ層用ウェーハを乾燥した酸素雰囲気中で１０００℃に５時間保持する熱処理を行い、ＳＯＩ層用ウェーハの表面全体に０．１５μｍの酸化膜を形成した。その後、ＳＯＩ層用ウェーハの第１主面に加速電圧８０ｋｅＶの注入エネルギーで、水素イオン（Ｈ+）６×１０16／ｃｍ2のドーズ量でイオン注入し、ＳＯＩ層用ウェーハの内部にイオン注入領域を形成した。次にＳＯＩ層用ウェーハと支持用ウェーハを洗浄した後、ＳＯＩ層用ウェーハの第１主面側の酸化膜が支持用ウェーハに密着するように、ＳＯＩ層用ウェーハを支持用ウェーハに重ね合せることにより、積層体を形成した。
この積層体を熱処理炉に収容し、この炉内を窒素（Ｎ2）ガス雰囲気中で５００℃に昇温し、３０分間保持することにより、積層体をイオン注入領域で分離した。これにより酸化膜を介してＳＯＩ層が積層された支持用ウェーハからなるＳＯＩウェーハを得た。
更に、このＳＯＩウェーハを化学機械的研磨（ＣＭＰ：Chemical mechanical polishing）を用いて、ＳＯＩ層の厚さを約１００ｎｍまで薄膜化した。
この薄膜化したＳＯＩウェーハを熱処理炉に収容し、この炉内を窒素（Ｎ2）ガス９５％、酸素（Ｏ2）ガス５％の混合ガス雰囲気中で１１００℃に昇温し２時間保持することにより、酸化膜と支持用ウェーハの接合を強化した。
このＳＯＩウェーハを基準ウェーハとした。
＜実施例１−１＞
基準ウェーハを作製したときのイオン注入領域で分離した際に副産物として生成される剥離ウェーハを熱処理炉に収容して室温から１０００℃／分の昇温速度で１０００℃に加熱した後１０秒間保持し、続いて１０００℃／分の降温速度で室温まで冷却する急速加熱・急速冷却をした後に、剥離ウェーハ表面を取り代３μｍで鏡面研磨を施し、これを再びＳＯＩ層用ウェーハとして再利用する。剥離ウェーハを１回再生させたこのＳＯＩ層用ウェーハを用いて再度ＳＯＩウェーハを基準ウェーハを得た場合と同一の条件及び手順にて作製した。
このＳＯＩウェーハを実施例１−１とした。
＜実施例１−２＞
実施例１−１のＳＯＩウェーハを作製したときのイオン注入領域で分離した際に副産物として生成される剥離ウェーハを実施例１−１と同一の手順で熱処理炉に収容して室温から１０００℃／分の昇温速度で１０００℃に加熱した後１０秒間保持し、続いて１０００℃／分の降温速度で室温まで冷却する急速加熱・急速冷却をした後に、剥離ウェーハ表面を取り代３μｍで鏡面研磨を施し、これを再びＳＯＩ層用ウェーハとして再利用する。剥離ウェーハを２回再生させたこのＳＯＩ層用ウェーハを用いて再度ＳＯＩウェーハを基準ウェーハを得た場合と同一の条件及び手順にて作製した。
このＳＯＩウェーハを実施例１−２とした。
＜実施例１−３＞
実施例１−２のＳＯＩウェーハを作製したときのイオン注入領域で分離した際に副産物として生成される剥離ウェーハを実施例１−１と同一の手順で熱処理炉に収容して室温から１０００℃／分の昇温速度で１０００℃に加熱した後１０秒間保持し、続いて１０００℃／分の降温速度で室温まで冷却する急速加熱・急速冷却をした後に、剥離ウェーハ表面を取り代３μｍで鏡面研磨を施し、これを再びＳＯＩ層用ウェーハとして再利用する。剥離ウェーハを３回再生させたこのＳＯＩ層用ウェーハを用いて再度ＳＯＩウェーハを基準ウェーハを得た場合と同一の条件及び手順にて作製した。
このＳＯＩウェーハを実施例１−３とした。
＜実施例１−４＞
実施例１−３のＳＯＩウェーハを作製したときのイオン注入領域で分離した際に副産物として生成される剥離ウェーハを実施例１−１と同一の手順で熱処理炉に収容して室温から１０００℃／分の昇温速度で１０００℃に加熱した後１０秒間保持し、続いて１０００℃／分の降温速度で室温まで冷却する急速加熱・急速冷却をした後に、剥離ウェーハ表面を取り代３μｍで鏡面研磨を施し、これを再びＳＯＩ層用ウェーハとして再利用する。剥離ウェーハを４回再生させたこのＳＯＩ層用ウェーハを用いて再度ＳＯＩウェーハを基準ウェーハを得た場合と同一の条件及び手順にて作製した。
このＳＯＩウェーハを実施例１−４とした。
＜実施例１−５＞
実施例１−４のＳＯＩウェーハを作製したときのイオン注入領域で分離した際に副産物として生成される剥離ウェーハを実施例１−１と同一の手順で熱処理炉に収容して室温から１０００℃／分の昇温速度で１０００℃に加熱した後１０秒間保持し、続いて１０００℃／分の降温速度で室温まで冷却する急速加熱・急速冷却をした後に、剥離ウェーハ表面を取り代３μｍで鏡面研磨を施し、これを再びＳＯＩ層用ウェーハとして再利用する。剥離ウェーハを５回再生させたこのＳＯＩ層用ウェーハを用いて再度ＳＯＩウェーハを基準ウェーハを得た場合と同一の条件及び手順にて作製した。
このＳＯＩウェーハを実施例１−５とした。
＜比較例１−１＞
基準ウェーハを作製したときのイオン注入領域で分離した際に副産物として生成される剥離ウェーハ表面を取り代３μｍで鏡面研磨を施し、これを再びＳＯＩ層用ウェーハとして再利用する。剥離ウェーハを１回再生させたこのＳＯＩ層用ウェーハを用いて再度ＳＯＩウェーハを基準ウェーハを得た場合と同一の条件及び手順にて作製した。
このＳＯＩウェーハを比較例１−１とした。
＜比較例１−２＞
比較例１−１のＳＯＩウェーハを作製したときのイオン注入領域で分離した際に副産物として生成される剥離ウェーハ表面を取り代３μｍで鏡面研磨を施し、これを再びＳＯＩ層用ウェーハとして再利用する。剥離ウェーハを２回再生させたこのＳＯＩ層用ウェーハを用いて再度ＳＯＩウェーハを基準ウェーハを得た場合と同一の条件及び手順にて作製した。
このＳＯＩウェーハを比較例１−２とした。
＜比較例１−３＞
比較例１−２のＳＯＩウェーハを作製したときのイオン注入領域で分離した際に副産物として生成される剥離ウェーハ表面を取り代３μｍで鏡面研磨を施し、これを再びＳＯＩ層用ウェーハとして再利用する。剥離ウェーハを３回再生させたこのＳＯＩ層用ウェーハを用いて再度ＳＯＩウェーハを基準ウェーハを得た場合と同一の条件及び手順にて作製した。
このＳＯＩウェーハを比較例１−３とした。
＜比較例１−４＞
比較例１−３のＳＯＩウェーハを作製したときのイオン注入領域で分離した際に副産物として生成される剥離ウェーハ表面を取り代３μｍで鏡面研磨を施し、これを再びＳＯＩ層用ウェーハとして再利用する。剥離ウェーハを４回再生させたこのＳＯＩ層用ウェーハを用いて再度ＳＯＩウェーハを基準ウェーハを得た場合と同一の条件及び手順にて作製した。
このＳＯＩウェーハを比較例１−４とした。
＜比較例１−５＞
比較例１−４のＳＯＩウェーハを作製したときのイオン注入領域で分離した際に副産物として生成される剥離ウェーハ表面を取り代３μｍで鏡面研磨を施し、これを再びＳＯＩ層用ウェーハとして再利用する。剥離ウェーハを５回再生させたこのＳＯＩ層用ウェーハを用いて再度ＳＯＩウェーハを基準ウェーハを得た場合と同一の条件及び手順にて作製した。
このＳＯＩウェーハを比較例１−５とした。
次に本発明の別の実施例を＜第２の実施の形態＞に沿って比較例とともに詳しく説明する。
＜実施例２−１＞
基準ウェーハを作製したときのイオン注入領域で分離した際に副産物として生成される剥離ウェーハ表面を取り代３μｍで鏡面研磨を施し、この剥離ウェーハを熱処理炉に収容して室温から１０００℃／分の昇温速度で１０００℃に加熱した後１０秒間保持し、続いて１０００℃／分の降温速度で室温まで冷却する急速加熱・急速冷却をした後に、濃度５％のフッ酸水溶液に５分間浸漬する。これを再びＳＯＩ層用ウェーハとして再利用する。剥離ウェーハを１回再生させたこのＳＯＩ層用ウェーハを用いて再度ＳＯＩウェーハを基準ウェーハを得た場合と同一の条件及び手順にて作製した。
このＳＯＩウェーハを実施例２−１とした。
＜実施例２−２＞
実施例２−１のＳＯＩウェーハを作製したときのイオン注入領域で分離した際に副産物として生成される剥離ウェーハを実施例２−１と同一の手順で剥離ウェーハ表面を取り代３μｍで鏡面研磨を施し、この剥離ウェーハを熱処理路に収容して室温から１０００℃／分の昇温速度で１０００℃に加熱した後１０秒間保持し、続いて１０００℃／分の降温速度で室温まで冷却する急速加熱・急速冷却をした後に、濃度５％のフッ酸水溶液に５分間浸漬する。これを再びＳＯＩ層用ウェーハとして再利用する。剥離ウェーハを２回再生させたこのＳＯＩ層用ウェーハを用いて再度ＳＯＩウェーハを基準ウェーハを得た場合と同一の条件及び手順にて作製した。
このＳＯＩウェーハを実施例２−２とした。
＜実施例２−３＞
実施例２−２のＳＯＩウェーハを作製したときのイオン注入領域で分離した際に副産物として生成される剥離ウェーハを実施例２−１と同一の手順で剥離ウェーハ表面を取り代３μｍで鏡面研磨を施し、この剥離ウェーハを熱処理路に収容して室温から１０００℃／分の昇温速度で１０００℃に加熱した後１０秒間保持し、続いて１０００℃／分の降温速度で室温まで冷却する急速加熱・急速冷却をした後に、濃度５％のフッ酸水溶液に５分間浸漬する。これを再びＳＯＩ層用ウェーハとして再利用する。剥離ウェーハを３回再生させたこのＳＯＩ層用ウェーハを用いて再度ＳＯＩウェーハを基準ウェーハを得た場合と同一の条件及び手順にて作製した。
このＳＯＩウェーハを実施例２−３とした。
＜実施例２−４＞
実施例２−３のＳＯＩウェーハを作製したときのイオン注入領域で分離した際に副産物として生成される剥離ウェーハを実施例２−１と同一の手順で剥離ウェーハ表面を取り代３μｍで鏡面研磨を施し、この剥離ウェーハを熱処理路に収容して室温から１０００℃／分の昇温速度で１０００℃に加熱した後１０秒間保持し、続いて１０００℃／分の降温速度で室温まで冷却する急速加熱・急速冷却をした後に、濃度５％のフッ酸水溶液に５分間浸漬する。これを再びＳＯＩ層用ウェーハとして再利用する。剥離ウェーハを４回再生させたこのＳＯＩ層用ウェーハを用いて再度ＳＯＩウェーハを基準ウェーハを得た場合と同一の条件及び手順にて作製した。
このＳＯＩウェーハを実施例２−４とした。
＜実施例２−５＞
実施例２−４のＳＯＩウェーハを作製したときのイオン注入領域で分離した際に副産物として生成される剥離ウェーハを実施例２−１と同一の手順で剥離ウェーハ表面を取り代３μｍで鏡面研磨を施し、この剥離ウェーハを熱処理路に収容して室温から１０００℃／分の昇温速度で１０００℃に加熱した後１０秒間保持し、続いて１０００℃／分の降温速度で室温まで冷却する急速加熱・急速冷却をした後に、濃度５％のフッ酸水溶液に５分間浸漬する。これを再びＳＯＩ層用ウェーハとして再利用する。剥離ウェーハを５回再生させたこのＳＯＩ層用ウェーハを用いて再度ＳＯＩウェーハを基準ウェーハを得た場合と同一の条件及び手順にて作製した。
このＳＯＩウェーハを実施例２−５とした。
＜比較例２−１＞
基準ウェーハを作製したときのイオン注入領域で分離した際に副産物として生成される剥離ウェーハ表面を取り代３μｍで鏡面研磨を施し、これを再びＳＯＩ層用ウェーハとして再利用する。剥離ウェーハを１回再生させたこのＳＯＩ層用ウェーハを用いて再度ＳＯＩウェーハを基準ウェーハを得た場合と同一の条件及び手順にて作製した。
このＳＯＩウェーハを比較例２−１とした。
＜比較例２−２＞
比較例２−１のＳＯＩウェーハを作製したときのイオン注入領域で分離した際に副産物として生成される剥離ウェーハ表面を取り代３μｍで鏡面研磨を施し、これを再びＳＯＩ層用ウェーハとして再利用する。剥離ウェーハを２回再生させたこのＳＯＩ層用ウェーハを用いて再度ＳＯＩウェーハを基準ウェーハを得た場合と同一の条件及び手順にて作製した。
このＳＯＩウェーハを比較例２−２とした。
＜比較例２−３＞
比較例２−２のＳＯＩウェーハを作製したときのイオン注入領域で分離した際に副産物として生成される剥離ウェーハ表面を取り代３μｍで鏡面研磨を施し、これを再びＳＯＩ層用ウェーハとして再利用する。剥離ウェーハを３回再生させたこのＳＯＩ層用ウェーハを用いて再度ＳＯＩウェーハを基準ウェーハを得た場合と同一の条件及び手順にて作製した。
このＳＯＩウェーハを比較例２−３とした。
＜比較例２−４＞
比較例２−３のＳＯＩウェーハを作製したときのイオン注入領域で分離した際に副産物として生成される剥離ウェーハ表面を取り代３μｍで鏡面研磨を施し、これを再びＳＯＩ層用ウェーハとして再利用する。剥離ウェーハを４回再生させたこのＳＯＩ層用ウェーハを用いて再度ＳＯＩウェーハを基準ウェーハを得た場合と同一の条件及び手順にて作製した。
このＳＯＩウェーハを比較例２−４とした。
＜比較例２−５＞
比較例２−４のＳＯＩウェーハを作製したときのイオン注入領域で分離した際に副産物として生成される剥離ウェーハ表面を取り代３μｍで鏡面研磨を施し、これを再びＳＯＩ層用ウェーハとして再利用する。剥離ウェーハを５回再生させたこのＳＯＩ層用ウェーハを用いて再度ＳＯＩウェーハを基準ウェーハを得た場合と同一の条件及び手順にて作製した。
このＳＯＩウェーハを比較例２−５とした。
＜比較試験及び評価＞
基準、実施例１−１〜２−５及び比較例１−１〜２−５のＳＯＩウェーハを濃度５０％のフッ酸水溶液に３０分間浸漬した後、倍率５０倍の光学顕微鏡を用いて観察し、ＳＯＩウェーハ表面のＨＦ欠陥の個数を数えた。この個数をウェーハ面積で割ってＨＦ欠陥密度を算出した。＜第１の実施の形態＞における結果を図３に、並びに＜第２の実施の形態＞における結果を図４に示す。
図３から明らかなように、再生加工回数が０〜２回目までの基準、実施例１−１及び１−２並びに比較例１−１及び１−２までは、ＨＦ欠陥密度に顕著な差は現れない。しかし、剥離ウェーハに本発明の急速加熱・急速冷却を施さなかった比較例１−５のＨＦ欠陥密度は、実施例１−５の欠陥密度が０．２個／ｃｍ2であったのに対し、約１０倍以上の２．０個／ｃｍ2となっている。また、図４も図３と同様に、再生加工回数が０〜２回目までのＨＦ欠陥密度には顕著な差は現れない。しかし、再生加工回数が３回目の実施例２−３のＨＦ欠陥密度が０．３個／ｃｍ2であったのに対し、比較例２−３は約２倍の０．６個／ｃｍ2となっている。また再生加工回数が４回目の実施例２−４のＨＦ欠陥密度が０．４個／ｃｍ2であったのに対し、比較例２−４は約３倍の１．３個／ｃｍ2となっている。この結果から再生加工回数が多いほど、本発明の急速加熱・急速冷却工程を含む剥離ウェーハの再生加工を行うことで、ＨＦ欠陥の発生を抑制できることがわかった。
本発明の第１実施形態における剥離ウェーハの再生加工方法を工程順に示す図である。 本発明の第２実施形態における剥離ウェーハの再生加工方法を工程順に示す図である。 本発明の第１実施形態における基準と実施例１−１〜１−５及び比較例１−１〜１−５の剥離ウェーハにおける再生加工回数とＨＦ欠陥密度の関係を示す図である。 本発明の第２実施形態における基準と実施例２−１〜２−５及び比較例２−１〜２−５の剥離ウェーハにおける再生加工回数とＨＦ欠陥密度の関係を示す図である。 ＨＦ欠陥を示す断面図である。
符号の説明
１０ ＳＯＩウェーハ
１１ ＳＯＩ層用ウェーハ
１１ｂ 剥離ウェーハ
１３ 酸化膜
１４ イオン注入領域


Claims (9)

  1. イオン注入剥離法によって貼合せＳＯＩウェーハを製造する際に副産物として得られる剥離ウェーハに再生加工を施して貼合せＳＯＩウェーハのＳＯＩ層用ウェーハ(11)として再利用する再生加工方法において、
    剥離ウェーハを酸素を含む酸化雰囲気下で、室温から５０〜５０００℃／分の昇温速度で１０００〜１３５０℃の範囲の温度に急速加熱した後、前記温度で１〜１０００秒間保持し続いて前記温度から５０〜５０００℃／分の降温速度で室温まで急速冷却する工程と、
    前記剥離ウェーハ表面を鏡面研磨する工程と
    を含む剥離ウェーハの再生加工方法。
  2. 前記酸素を含む酸化雰囲気は、酸素ガス、酸素を含む窒素ガス、又は酸素を含むアルゴンガスである請求項１記載の剥離ウェーハの再生加工方法。
  3. 前記鏡面研磨する工程における取り代が１〜５μｍである請求項１記載の剥離ウェーハの再生加工方法。
  4. 前記急速加熱・急速冷却する工程の後、前記鏡面研磨する工程の前に、前記剥離ウェーハの面取り部の酸化膜及び面取り部のイオン注入領域の除去をエッジ研磨により行う請求項１記載の剥離ウェーハの再生加工方法。
  5. イオン注入剥離法によって貼合せＳＯＩウェーハを製造する際に副産物として得られる剥離ウェーハに再生加工を施して貼合せＳＯＩウェーハのＳＯＩ層用ウェーハとして再利用する再生加工方法において、
    前記剥離ウェーハ表面を鏡面研磨する工程と、
    前記剥離ウェーハを酸素を含む酸化雰囲気下で、室温から５０〜５０００℃／分の昇温速度で１０００〜１３５０℃の範囲の温度に急速加熱した後、前記温度で１〜１０００秒間保持し続いて前記温度から５０〜５０００℃／分の降温速度で室温まで急速冷却する工程と、
    前記剥離ウェーハ表面の酸化膜をフッ酸を含む水溶液により除去する工程と
    を含む剥離ウェーハの再生加工方法。
  6. 酸素を含む酸化雰囲気は、酸素ガス、酸素を含む窒素ガス、又は酸素を含むアルゴンガスである請求項５記載の剥離ウェーハの再生加工方法。
  7. 鏡面研磨する工程における取り代が１〜５μｍである請求項５記載の剥離ウェーハの再生加工方法。
  8. 鏡面研磨する工程の前に、前記剥離ウェーハの面取り部の酸化膜及び面取り部のイオン注入領域の除去をエッジ研磨により行う請求項５記載の剥離ウェーハの再生加工方法。
  9. 請求項１ないし８のいずれか１項に記載の方法により再生加工された剥離ウェーハ。
JP2005341397A 2005-11-28 2005-11-28 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ Active JP4715470B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005341397A JP4715470B2 (ja) 2005-11-28 2005-11-28 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
EP06023455.6A EP1791174B1 (en) 2005-11-28 2006-11-10 Processes for regenerating layer transferred wafer
KR1020060115726A KR100841353B1 (ko) 2005-11-28 2006-11-22 층전이 웨이퍼의 재생 방법 및 이 방법에 의해 재생된층전이 웨이퍼
US11/563,981 US7763541B2 (en) 2005-11-28 2006-11-28 Process for regenerating layer transferred wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005341397A JP4715470B2 (ja) 2005-11-28 2005-11-28 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ

Publications (2)

Publication Number Publication Date
JP2007149907A JP2007149907A (ja) 2007-06-14
JP4715470B2 true JP4715470B2 (ja) 2011-07-06

Family

ID=37876824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005341397A Active JP4715470B2 (ja) 2005-11-28 2005-11-28 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ

Country Status (4)

Country Link
US (1) US7763541B2 (ja)
EP (1) EP1791174B1 (ja)
JP (1) JP4715470B2 (ja)
KR (1) KR100841353B1 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030228689A1 (en) * 2002-05-31 2003-12-11 Isis Pharmaceuticals Inc. Antisense modulation of G protein-coupled receptor kinase 6 expression
US7402520B2 (en) * 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
US7829436B2 (en) * 2005-12-22 2010-11-09 Sumco Corporation Process for regeneration of a layer transferred wafer and regenerated layer transferred wafer
EP1835533B1 (en) * 2006-03-14 2020-06-03 Soitec Method for manufacturing compound material wafers and method for recycling a used donor substrate
EP2015354A1 (en) * 2007-07-11 2009-01-14 S.O.I.Tec Silicon on Insulator Technologies Method for recycling a substrate, laminated wafer fabricating method and suitable recycled donor substrate
JP2009135453A (ja) * 2007-10-30 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置及び電子機器
JP2009212387A (ja) * 2008-03-05 2009-09-17 Semiconductor Energy Lab Co Ltd 半導体基板の製造方法
FR2928775B1 (fr) * 2008-03-11 2011-12-09 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semiconducteur sur isolant
US20100022070A1 (en) * 2008-07-22 2010-01-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
JP2010098167A (ja) * 2008-10-17 2010-04-30 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
US8252700B2 (en) * 2009-01-30 2012-08-28 Covalent Materials Corporation Method of heat treating silicon wafer
SG166060A1 (en) 2009-04-22 2010-11-29 Semiconductor Energy Lab Method of manufacturing soi substrate
US8871109B2 (en) * 2009-04-28 2014-10-28 Gtat Corporation Method for preparing a donor surface for reuse
JP4979732B2 (ja) * 2009-05-01 2012-07-18 信越化学工業株式会社 貼り合わせウェーハの製造方法
CN102460642A (zh) * 2009-06-24 2012-05-16 株式会社半导体能源研究所 半导体衬底的再加工方法及soi衬底的制造方法
SG178061A1 (en) 2009-08-25 2012-03-29 Semiconductor Energy Lab Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing soi substrate
US8318588B2 (en) 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
JP5522175B2 (ja) * 2009-09-04 2014-06-18 信越半導体株式会社 Ｓｏｉウェーハの製造方法
SG178179A1 (en) * 2009-10-09 2012-03-29 Semiconductor Energy Lab Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
US8367517B2 (en) * 2010-01-26 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2012156495A (ja) * 2011-01-07 2012-08-16 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
JP2013048218A (ja) * 2011-07-22 2013-03-07 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP5799740B2 (ja) * 2011-10-17 2015-10-28 信越半導体株式会社 剥離ウェーハの再生加工方法
JP5673572B2 (ja) * 2012-01-24 2015-02-18 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP2014082316A (ja) 2012-10-16 2014-05-08 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
JP2014107357A (ja) * 2012-11-26 2014-06-09 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
JP5888286B2 (ja) * 2013-06-26 2016-03-16 信越半導体株式会社 貼り合わせウェーハの製造方法
JP6136786B2 (ja) 2013-09-05 2017-05-31 信越半導体株式会社 貼り合わせウェーハの製造方法
JP5938113B1 (ja) * 2015-01-05 2016-06-22 信越化学工業株式会社 太陽電池用基板の製造方法
DE102015006971A1 (de) * 2015-04-09 2016-10-13 Siltectra Gmbh Verfahren zum verlustarmen Herstellen von Mehrkomponentenwafern
JP6447439B2 (ja) * 2015-09-28 2019-01-09 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
KR102300061B1 (ko) 2016-03-22 2021-09-09 실텍트라 게엠베하 분리될 고형체의 결합된 레이저 처리 방법
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
EP3551373A1 (de) * 2016-12-12 2019-10-16 Siltectra GmbH Verfahren zum dünnen von mit bauteilen versehenen festkörperschichten

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294470A (ja) * 1999-04-09 2000-10-20 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法
JP2005093869A (ja) * 2003-09-19 2005-04-07 Mimasu Semiconductor Industry Co Ltd シリコンウエーハの再生方法及び再生ウエーハ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3605927B2 (ja) * 1996-02-28 2004-12-22 株式会社神戸製鋼所 ウエハーまたは基板材料の再生方法
US6103599A (en) * 1997-07-25 2000-08-15 Silicon Genesis Corporation Planarizing technique for multilayered substrates
JP3500063B2 (ja) * 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
DE60041309D1 (de) * 1999-03-16 2009-02-26 Shinetsu Handotai Kk Herstellungsverfahren für siliziumwafer und siliziumwafer
JP3943782B2 (ja) 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
TWI256076B (en) * 2001-04-11 2006-06-01 Memc Electronic Materials Control of thermal donor formation in high resistivity CZ silicon
EP1667208A4 (en) * 2003-09-08 2010-05-19 Sumco Corp PROCESS FOR PRODUCTION OF PLATELET LI
DE102004021113B4 (de) * 2004-04-29 2006-04-20 Siltronic Ag SOI-Scheibe und Verfahren zu ihrer Herstellung
JP2006294737A (ja) * 2005-04-07 2006-10-26 Sumco Corp Ｓｏｉ基板の製造方法及びその製造における剥離ウェーハの再生処理方法。
EP1835533B1 (en) * 2006-03-14 2020-06-03 Soitec Method for manufacturing compound material wafers and method for recycling a used donor substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294470A (ja) * 1999-04-09 2000-10-20 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法
JP2005093869A (ja) * 2003-09-19 2005-04-07 Mimasu Semiconductor Industry Co Ltd シリコンウエーハの再生方法及び再生ウエーハ

Also Published As

Publication number Publication date
KR20070055955A (ko) 2007-05-31
JP2007149907A (ja) 2007-06-14
EP1791174B1 (en) 2019-03-06
EP1791174A3 (en) 2008-05-28
EP1791174A2 (en) 2007-05-30
KR100841353B1 (ko) 2008-06-26
US7763541B2 (en) 2010-07-27
US20080124929A1 (en) 2008-05-29

Similar Documents

Publication Publication Date Title
JP4715470B2 (ja) 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
JP3943782B2 (ja) 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
JP4526818B2 (ja) 貼り合わせウエーハの製造方法
EP2048697B1 (en) Method for reusing delaminated wafer
US7582540B2 (en) Method for manufacturing SOI wafer
JP2006294737A (ja) Ｓｏｉ基板の製造方法及びその製造における剥離ウェーハの再生処理方法。
WO2001017024A1 (fr) Procede de fabrication d'une tranche du type silicium sur isolant collee et tranche du type silicium sur isolant collee
JP2006216826A (ja) Ｓｏｉウェーハの製造方法
JP2009032972A (ja) 貼り合わせウエーハの製造方法
JP4419147B2 (ja) 貼り合わせウェーハの製造方法
TWI355711B (en) Method of producing simox wafer
JPWO2005024925A1 (ja) Ｓｏｉウェーハの作製方法
JP2003347176A (ja) 貼り合わせウェーハの製造方法
JP4720164B2 (ja) Ｓｏｉウェーハの製造方法
JP2006202989A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
JP5703920B2 (ja) 貼り合わせウェーハの製造方法
WO2014080565A1 (ja) Ｓｏｉウェーハの製造方法
JP2009289948A (ja) 貼り合わせウェーハの製造方法
JP6607207B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP5211550B2 (ja) シリコン単結晶ウェーハの製造方法
JP2010129839A (ja) 貼り合わせウェーハの製造方法
JP4529036B2 (ja) 半導体用薄膜ウェハの製造方法
WO2014061196A1 (ja) Ｓｏｉウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080717

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110314

R150 Certificate of patent or registration of utility model

Ref document number: 4715470

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250