CN102460642A - 半导体衬底的再加工方法及soi衬底的制造方法 - Google Patents

半导体衬底的再加工方法及soi衬底的制造方法 Download PDF

Info

Publication number
CN102460642A
CN102460642A CN2010800281630A CN201080028163A CN102460642A CN 102460642 A CN102460642 A CN 102460642A CN 2010800281630 A CN2010800281630 A CN 2010800281630A CN 201080028163 A CN201080028163 A CN 201080028163A CN 102460642 A CN102460642 A CN 102460642A
Authority
CN
China
Prior art keywords
semiconductor substrate
semiconductor
film
dielectric film
acid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800281630A
Other languages
English (en)
Inventor
花冈一哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102460642A publication Critical patent/CN102460642A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

使用包含用作使半导体氧化的氧化剂的物质、溶解半导体的氧化物的物质、以及用作对于半导体的氧化及半导体的氧化物的溶解的减速剂的物质的混合溶液选择性地去除残留在分离之后的半导体衬底周围部的脆化层及半导体层。注意：沿通过利用离子注入装置注入由氢气体生成的H+离子而形成在半导体衬底的脆化层将半导体衬底和半导体膜分离。

Description

半导体衬底的再加工方法及SOI衬底的制造方法
技术领域
本发明涉及在SOI(绝缘体上硅)衬底的制造中副产生的半导体衬底的再加工方法及SOI衬底的制造方法。
背景技术
近年来，对使用在绝缘表面上设置有薄单晶硅层的SOI衬底而代替块状硅晶片的集成电路进行研究开发。通过有效地利用形成在绝缘表面上的薄单晶硅膜的特长，可以将集成电路中的晶体管形成为彼此完全分离。并且，可以将晶体管做成完全耗尽型。因此，可以实现高集成、高速驱动、低耗电压等附加价值高的半导体集成电路。
作为SOI衬底的制造方法之一，可举出智能切割(Smart Cut)(注册商标)。通过采用智能切割，也可以不仅制造在硅衬底上具有单晶硅膜的SOI衬底，而且还可以制造在玻璃衬底等的绝缘衬底上具有单晶硅膜的SOI衬底(例如，参照专利文献1)。使用智能切割的在玻璃衬底上具有单晶硅薄膜的SOI衬底的制造方法的概要是如下。首先，在单晶硅片的表面形成二氧化硅膜。接着，通过对单晶硅片注入氢离子，在单晶硅片中的具有预定深度处形成氢离子注入面。接着，隔着二氧化硅膜将注入有氢离子的单晶硅片接合到玻璃衬底。然后，通过进行热处理，该氢离子注入面成为劈开面，且注入有氢离子的单晶硅片分离为薄膜状，因此可以在接合的玻璃衬底上形成单晶硅薄膜。该智能切割有时被称为氢离子注入剥离法。
[专利文献1]日本专利申请公开2004-87606号公报
发明公开
当通过智能切割制造SOI衬底时，在将半导体衬底(结合衬底)结合到支撑衬底(base substrate)之后，通过分离半导体衬底形成支撑衬底上的薄膜的半导体膜。在结合的半导体衬底的大部分从支撑衬底分离。但是，通过进行再加工，可以将从支撑衬底分离的半导体衬底(分离之后的半导体衬底)再次用于SOI衬底制造用的半导体衬底。由于通过反复上述工序，可以利用一个半导体衬底形成多个SOI衬底用半导体膜，因此可以实现制造SOI衬底时的成本的缩减和高效化。
但是，由于市场上出售的单晶硅晶片等的半导体衬底的周围部中因单晶硅片的抛光而存在有称为塌边(Edge Roll Off)(ERO)的衬底厚度与中间部分相比薄的部分，不容易将半导体衬底的周围部结合到支撑衬底。
由此，在与支撑衬底上的薄膜的半导体膜分离之后的半导体衬底的周围部形成本来结合在支撑衬底上的半导体层和绝缘膜残留的凸部。
在此，作为用来去除半导体衬底周围的凸部而实现平坦化的方法，可举出化学机械抛光法(CMP法)。但是，因为CMP法是机械地抛光衬底表面的方法，所以当完全去除形成在分离之后的半导体衬底周围部的凸部时有半导体衬底的去除部分的厚度增大的问题。也就是说，由于再加工工序中的半导体衬底的去除部分的厚度增大且能够再生使用一个半导体衬底的次数减少，因此导致成本的增大。
鉴于上述问题，本发明的目的之一是提供一种半导体衬底的再加工方法，其中当将半导体膜分离之后的半导体衬底再加工为可用于SOI衬底的制造的再加工半导体衬底时缩减分离之后的半导体衬底的去除部分的厚度，从而增大一个半导体衬底的再加工和再使用的次数。
本说明书所公开的发明结构的一个方式是一种半导体衬底的再加工方法，其中，对残留在分离之后的半导体衬底周围部的绝缘膜进行去除绝缘膜的第一蚀刻处理，并且作为去除脆化层及半导体层的第二蚀刻处理，将包含用作使半导体衬底的半导体氧化的氧化剂的物质、溶解半导体的氧化物的物质、以及用作对于半导体的氧化及半导体的氧化物的溶解的减速剂的物质的混合溶液用作蚀刻剂来选择性地去除残留在分离之后的半导体衬底周围部的脆化层及半导体层。
本说明书所公开的发明结构的一个方式是一种采用氢离子注入剥离法将注入有H+离子的半导体衬底结合到支撑衬底，并且对当在支撑衬底上形成从半导体衬底分离的半导体膜时副产生的分离之后的半导体衬底进行再加工的方法，其中，在分离之后的半导体衬底周围部形成有残留的的脆化层、半导体层及绝缘膜。通过第一蚀刻处理去除残留的绝缘膜。通过将包含用作使半导体氧化的氧化剂的物质、溶解半导体的氧化物的物质、用作对于半导体的氧化及半导体的氧化物的溶解的减速剂的物质的混合溶液用作蚀刻剂的第二蚀刻处理去除残留的脆化层及半导体层。
本说明书所公开的发明结构的另一个方式是一种采用氢离子注入剥离法将注入有H+离子的半导体衬底结合到支撑衬底，并且对当在支撑衬底上形成从半导体衬底分离的半导体膜时副产生的分离之后的半导体衬底进行再加工的方法，其中，在分离之后的半导体衬底周围部形成有脆化层、半导体层及绝缘膜。通过第一蚀刻处理去除残留的绝缘膜。通过将包含用作使半导体衬底的半导体氧化的氧化剂的物质、溶解半导体的氧化物的物质、用作对于半导体的氧化及半导体的氧化物的溶解的减速剂的物质的混合溶液用作蚀刻剂的第二蚀刻处理去除残留的半导体层及脆化层。
在上述结构中，还可以在第二蚀刻处理之后对半导体衬底进行平坦化处理。平坦化处理可以通过抛光处理或激光照射处理来进行。此外，也可以组合进行抛光处理或激光照射处理。对于处理工序的顺序也没有限制。
本说明书所公开的发明结构的另一个方式是一种SOI衬底的制造方法，包括如下步骤：在半导体衬底上形成绝缘膜，通过氢离子注入法从半导体衬底的表面注入H+离子形成脆化层，将所述半导体衬底结合到支撑衬底，两者之间插入绝缘膜，在脆化层中将半导体衬底分离为隔着绝缘膜结合到支撑衬底上的半导体膜和分离之后的半导体衬底，其中，在分离之后的半导体衬底周围部形成有残留的脆化层、半导体层及绝缘膜，通过第一蚀刻处理去除残留的绝缘膜，通过将包含用作使半导体衬底的半导体氧化的氧化剂的物质、溶解半导体的氧化物的物质、用作对于半导体的氧化及半导体的氧化物的溶解的减速剂的物质的混合溶液用作蚀刻剂来去除残留的脆化层及残留的半导体层第二蚀刻处理去除残留的错化层及半导体层，对分离之后的半导体衬底进行抛光形成再加工半导体衬底，并且将再加工半导体衬底再次用作半导体衬底。
在上述结构中，作为用于第二蚀刻处理的蚀刻剂，可以应用如下混合溶液：作为用作使半导体氧化的氧化剂的物质使用硝酸，作为溶解半导体的氧化物的物质使用氢氟酸，并且作为用作对于半导体的氧化及半导体的氧化物的溶解的减速剂的物质使用醋酸。此外，在此情况下，作为混合溶液中的混合比的条件，优选的是：氢氟酸的体积大于醋酸的体积的0.01倍且小于0.3倍，硝酸的体积大于醋酸的体积的0.01倍且小于1倍，且大于氢氟酸的体积的0.1倍且小于100倍。
在本发明的一个实施方式中，可以选择性地去除残留在分离之后的半导体衬底周围部的脆化层及半导体层，因此可以缩减分离之后的半导体衬底的去除部分的厚度且增大能够再加工使用一个半导体衬底的次数。
附图简述
在附图中：
图1A至1D说明根据本发明的一个实施方式的分离之后的半导体衬底的再加工方法；
图2A至2C说明根据本发明的一个实施方式的分离之后的半导体衬底的再加工方法；
图3A至3C说明根据本发明的一个实施方式的SOI衬底的制造方法；
图4A至4C说明根据本发明的一个实施方式的SOI衬底的制造方法；
图5A至5C说明根据本发明的一个实施方式的SOI衬底的制造方法；
图6说明根据本发明的一个实施方式的SOI衬底的制造工序；
图7说明使用根据本发明的一个实施方式的SOI衬底的半导体装置。
具体实施方式
下面，关于本发明的实施方式将参照附图给予说明。但是，本发明可以以多个不同形式来实施，所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容可以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在本实施方式所记载的内容中。注意，在本说明书的附图中，使用相同的附图标记来表示相同的部分或具有相同功能的部分，而有时省略其说明。
实施方式1
在本实施方式中，参照图1A至1D说明当制造SOI衬底时副产生的分离之后的半导体衬底的再加工方法。
对支撑衬底结合半导体衬底(结合衬底)，进行加热处理，并将从该半导体衬底分离的半导体膜形成在支撑衬底上来制造SOI衬底。此时，通过进行下面所示的再加工，可以将分离半导体膜之后的半导体衬底再次用于SOI衬底的制造作为半导体衬底。
首先，说明副产生分离之后的半导体衬底的情况。图1A示出半导体衬底分离为分离之后的半导体衬底121和固定到支撑衬底120上的半导体膜124的情况。在结合半导体衬底和支撑衬底120之后，通过进行加热处理，在形成在半导体衬底内部的脆化层中微孔彼此结合而其体积增大，从而半导体衬底分离为固定到支撑衬底120上的半导体膜124和分离之后的半导体衬底121。在此，形成在分离之后的半导体衬底121上的分离面129及形成在半导体膜124上的分离面133是该半导体衬底中的脆化层的一部分。
在此，作为形成分离之后的半导体衬底121及半导体膜124的半导体衬底，可以使用市场上出售的半导体衬底，例如可以使用硅等的单晶半导体衬底或多晶半导体衬底。作为市场上出售的硅衬底，典型的是，尺寸为直径5英寸(125mm)，直径6英寸(150mm)，直径8英寸(200mm)，直径12英寸(300mm)，直径16英寸(400mm)的圆形衬底。此外，在市场上出售的硅衬底的周围部存在有用来防止缺口、裂缝的倒角部分。另外，其形状不局限于圆形而还可以使用加工为矩形状等的硅衬底。
此外，如图1A所示，也可以在半导体衬底的整个周围形成绝缘膜。在此情况下，在分离之后成为覆盖分离之后的半导体衬底121地形成的绝缘膜123及半导体膜124之下的绝缘膜122。作为该绝缘膜122及绝缘膜123，可以使用氧化硅膜、氮化硅膜、氧氮化硅(siliconoxynitride)膜、氮氧化硅(silicon nitride oxide)膜等，并且可以使用单层的绝缘膜或使用多个绝缘膜的叠层。特别是，优选利用通过对半导体衬底进行热氧化获得的氧化膜形成该绝缘膜。
在此，通过氢离子剥离法注入H+离子形成半导体衬底中的脆化层。注意，在下面的实施方式3中进行形成脆化层的离子注入的详细描述。
此外，半导体膜124隔着绝缘膜122形成在支撑衬底上。这是因为覆盖半导体衬底地形成绝缘膜122且结合半导体衬底和支撑衬底120的缘故。另外，也可以在支撑衬底120上形成绝缘膜。在下面的实施方式3中进行这些SOI衬底的制造方法的详细描述。
图1B示出分离之后的半导体衬底121。在分离之后的半导体衬底121的周围部形成有凸部126。凸部126形成在因半导体基材外围部分粘性低而不能结合支撑衬底120的部分半导体衬底上。这是由半导体衬底的周围部的倒角部分或在半导体衬底的周围形成有称为塌边的衬底的厚度与中间部分相比薄且平坦性低的区域所导致的。
凸部126由从半导体衬底一侧按顺序残留的脆化层127、半导体层125、绝缘膜123构成。在半导体层125及脆化层127中因上述离子注入而形成许多结晶缺陷。此外，还在分离之后的半导体衬底121的分离面129产生结晶缺陷，因此平坦性受到损害。
接着，如图1C所示，通过第一蚀刻处理去除分离之后的半导体衬底121的绝缘膜123。可以通过将包含氢氟酸的溶液用作蚀刻剂进行湿蚀刻处理去除绝缘膜123。作为包含氢氟酸的溶液，优选使用包含氢氟酸、氟化铵及表面活性剂的混合溶液(例如为斯特拉卡密发(StellaChemifa)公司制造，商品名：LAL500)。优选的是，进行该湿蚀刻处理120秒钟至1200秒钟，例如优选进行600秒钟左右。通过采用第一蚀刻处理去除绝缘膜123，可以在下次工序的第二蚀刻处理中减少分离之后的半导体衬底121的去除部分的厚度，来缩短湿蚀刻的时间。此外，由于通过将分离之后的半导体衬底121浸渍到处理槽的溶液中进行湿蚀刻处理，因此可以进行在同时对多个分离之后的半导体衬底121进行处理的分批处理(batch treatment)。由此，可以实现半导体衬底的再加工的高效化。
此外，作为去除绝缘膜123的第一蚀刻处理，只要可去除绝缘膜123则可以采用干蚀刻法，还可以组合干蚀刻和湿蚀刻。作为干蚀刻法，可以使用平行平板型RIE(Reactive Ion Etching：反应离子蚀刻)方法、ICP(Inductively Coupled Plasma：感应耦合等离子体)蚀刻法。适当地调节蚀刻条件(施加到线圈型电极的电力量、施加到衬底一侧的电极的电力量、衬底一侧的电极温度等)，以便蚀刻为所希望的加工形状。
最后，如图1D所示，通过进行第二蚀刻处理，选择性地去除分离之后的半导体衬底121的形成凸部126的半导体层125及脆化层127，而形成再加工半导体衬底132。此外，此时同时使分离面129平坦化。通过将包含用作使半导体衬底的半导体氧化的氧化剂的物质、溶解半导体的氧化物的物质、用作对于半导体的氧化和半导体的氧化物的溶解的减速剂的物质的混合溶液用作蚀刻剂进行湿蚀刻处理，可以去除半导体层125及脆化层127。优选进行第二蚀刻处理1分钟至10分钟左右，例如优选进行2分钟至4分钟左右。此外，优选将液温设定为10℃至30℃左右，例如优选设定为室温。
在此，作为用作使半导体氧化的氧化剂的物质，优选使用硝酸。此外，作为溶解半导体的氧化物的物质，优选使用氢氟酸。此外，作为用作对于半导体的氧化和半导体的氧化物的溶解的减速剂的物质，优选使用醋酸。具体而言，优选的是：将具有通过将70重量％的硝酸的体积设定为大于97.7重量％的醋酸的体积的0.01倍且小于1倍，并设定为大于50重量％的氢氟酸的体积的0.1倍且小于100倍，且将50重量％的氢氟酸的体积大于97.7重量％的醋酸的体积的0.01倍且小于0.3倍可以获得的组成的混合溶液用作蚀刻剂。更优选的是：将具有通过将70重量％的硝酸的体积设定为97.7重量％的醋酸的体积的0.2倍以上且0.5倍以下，并设定为50重量％的氢氟酸的体积的1倍以上且10倍以下，且将50重量％的氢氟酸的体积设定为97.7重量％的醋酸的体积的0.1倍以上且0.2倍以下可以获得的组成的混合溶液用作蚀刻剂。例如，50重量％的氢氟酸、70重量％的硝酸和97.7重量％的醋酸的体积比优选为1∶3∶10、1∶2∶10、1.5∶3∶10、2∶2∶10、1∶10∶20、1∶1∶10。
在此，由于形成凸部126的半导体层125及脆化层127具有氢离子的注入所引起的结晶缺陷及多个微孔，因此可以容易使第二蚀刻处理的蚀刻剂的混合溶液浸透。由此，不仅从半导体层125的表面而且可以从半导体层125及脆化层127的内部进行湿蚀刻处理。在此，在很多情况下，湿蚀刻处理在半导体层125及脆化层127中沿与衬底平面垂直的方向形成深的垂直孔地进展，扩大该垂直孔地进行。因此，以比分离之后的半导体衬底121的没形成有凸部126的部分的蚀刻速率高的蚀刻速率对半导体层125及脆化层127进行湿蚀刻处理。
也就是说，通过将包含用作使半导体衬底的半导体氧化的氧化剂的物质、溶解半导体的氧化物的物质、用作对于半导体的氧化和半导体的氧化物的溶解的减速剂的物质的混合溶液用作蚀刻剂进行湿蚀刻处理，可以选择性地去除半导体层125及脆化层127。此时，由于在半导体层125及脆化层127中存在有离子注入所引起的结晶缺陷，因此快速地被蚀刻。此外，由于分离面129也具有结晶缺陷，因此快速地被蚀刻。但是，当分离面129、半导体层125及脆化层127被去除时，其下面的结晶缺陷的含有量少的半导体层132的表面露出，所以蚀刻速率降低。由此，凸部126大致选择性地被蚀刻。可以抑制分离之后的半导体衬底121的凸部126之外的部分的半导体衬底的厚度减少的情况，从而可以缩减再加工半导体衬底132的去除部分的厚度，并可以增大能够再加工使用一个半导体衬底的次数。此外，在湿蚀刻处理中，通过分批处理同时处理多个分离之后的半导体衬底121，所以可以实现再加工的高效化。另外，因可以以较短的时间进行第二蚀刻处理而可以实现再加工的高效化。
另外，有时在第二蚀刻处理之后分离面129残留。在此情况下，优选通过进行如实施方式2所示的抛光处理等，去除分离面129。
此外，也可以在第二蚀刻处理之后，对半导体衬底进行上述那样的抛光处理或激光照射处理等的平坦化处理。抛光处理及激光照射处理可以多次进行或组合进行。此外，对于处理工序的顺序也没有限制而适当地选择，即可。也可以进行使用灯光代替激光的光照射处理。
通过上述工序，分离之后的半导体衬底121再加工为再加工半导体衬底132。
如本实施方式所示，通过在进行第一蚀刻处理去除绝缘膜之后，使用包含用作使半导体氧化的氧化剂的物质、溶解半导体的氧化物的物质、用作对于半导体的氧化和半导体的氧化物的溶解的减速剂的物质的混合溶液进行第二蚀刻处理，可以选择性地去除残留在分离之后的半导体衬底的周围部的脆化层及半导体层，所以可以缩减再加工半导体衬底的去除部分的厚度并增大能够再加工使用一个半导体衬底的次数。
另外，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而实施。
实施方式2
在本实施方式中，参照图2A至2C说明与实施方式1不同的分离之后的半导体衬底的再加工方法。
首先，直到图2A所示的进行第一蚀刻处理而使分离之后的半导体衬底121上的绝缘膜123被去除的状态通过与实施方式1同样的工序进行再加工。接着，与实施方式1同样地进行第二蚀刻处理。在此，当如图2B所示那样分离之后的半导体衬底130的平坦性不充分时，如本实施方式所示，通过对分离之后的半导体衬底130进行平坦化处理形成再加工半导体衬底132。此外，在即使通过第二蚀刻处理也不能充分地去除分离面129的情况下，也优选通过平坦化处理去除残留的分离面129。
作为平坦化处理，可以进行抛光处理或激光照射处理。抛光处理或激光照射处理可以多次进行或组合进行。此外，对于处理工序的顺序也没有限制而适当地选择，即可。也可以进行使用灯光代替激光的光照射处理。在本实施方式中示出作为平坦化处理进行抛光处理的例子。
作为分离之后的半导体衬底130的抛光方法，优选使用化学机械抛光法(CMP法)。在此，CMP法是指以被加工物的表面为标准而根据该标准通过化学·机械的复合作用使表面平坦化的方法。一般而言，CMP法是一种方法，其中在抛光台上贴附砂布，且一边在被加工物和砂布之间提供浆料(抛光剂)，一边将抛光台和被加工物分别旋转或摇动，来因浆料和被加工物表面之间的化学反应以及砂布和被加工物的机械抛光的作用而对被加工物的表面进行抛光。
采用CMP法的抛光可以一次进行或多次进行。当多次进行抛光时，优选在进行高抛光率的第一抛光之后，进行低抛光率的最终抛光。作为第一抛光，优选的是：使用聚氨酯砂布，将浆料的粒径设定为120nm至180nm，例如设定为150nm左右。作为最终抛光，优选的是：使用绒面革的砂布，将浆料的粒径设定为45nm至75nm，例如设定为60nm左右。如上所述，通过对分离之后的半导体衬底130进行抛光，可以形成以平均表面粗糙度为0.2nm至0.5nm左右的方式受到平坦化及镜面化的再加工半导体衬底132。此外，如上所述，通过组合抛光率不同的抛光，可以在短时间内进行分离之后的半导体衬底130的平坦化及镜面化。
如此，在通过第一蚀刻处理及第二蚀刻处理去除分离之后的半导体衬底121的半导体层125及脆化层127之后，进行采用CMP法的抛光，可以获得平坦性更高的再加工半导体衬底。
另外，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而实施。
实施方式3
在根据本实施方式的SOI衬底的制造方法中，将结合衬底的半导体衬底接合到支撑衬底制造形成有从半导体衬底分离的半导体膜的SOI衬底。而且，对半导体膜分离之后的半导体衬底进行再加工并作为结合衬底再次利用。下面，参照图3A-3C、图4A-4C、图5A至5C以及图6的SOI衬底制造工序图说明根据所公开的发明的一个方式的SOI衬底的制造方法之一。
首先，说明在半导体衬底100中形成脆化层104，并进行与结合衬底120结合的准备的工序。下面的工序相当于图6中的工艺A(结合衬底工序)。
首先，准备如图3A所示那样的半导体衬底100(相当于图6的工艺A-1)。作为半导体衬底100，可以使用市场上出售的半导体衬底，例如可以使用硅等的单晶半导体衬底或多晶半导体衬底。作为市场上出售的硅衬底，典型的是，尺寸为直径5英寸(125mm)，直径6英寸(150mm)，直径8英寸(200mm)，直径12英寸(300mm)，直径16英寸(400mm)的圆形衬底。此外，在市场上出售的硅衬底的周围部存在有如图3A所示那样的用来防止缺口、裂缝的倒角部分。另外，其形状不局限于圆形而可以使用加工为矩形状等的硅衬底。在下面的说明中，示出作为半导体衬底100使用矩形状的单晶硅衬底的情况。
注意，优选使用硫酸和过氧化氢的混合液(SPM)、氨水和过氧化氢的混合液(APM)、盐酸和过氧化氢的混合液(HPM)、稀释的氢氟酸(DHF)等对半导体衬底100的表面适当地进行清洗。此外，也可以交替喷出稀释的氢氟酸和臭氧水(ozone water)对半导体衬底100的表面进行清洗。
接着，如图3B所示，在对半导体衬底100的表面进行清洗之后，在半导体衬底100上形成绝缘膜122(相当于图6的工艺A-2)。作为该绝缘膜122，可以使用单层的绝缘膜或使用多个绝缘膜的叠层。例如，在本实施方式中，将氧化硅用作绝缘膜122。作为构成绝缘膜122的膜，可以使用氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜等的其组成中包含硅的绝缘膜。
注意，在本说明书中，氧氮化硅膜是指在其组成中氧原子多于氮原子的膜，并且当利用卢瑟福背散射能谱分析法(RBS：RutherfordBackscattering Spectrometry)和氢正向散射法(HFS：HydrogenForward Scattering)进行测量时，作为浓度范围，其包含50原子％到70原子％的氧、0.5原子％到15原子％的氮、25原子％到35原子％的Si和0.1原子％到10原子％的氢。另外，氮氧化硅膜是指在其组成中氮原子多于氧原子的膜，并且当利用RBS及HFS进行测量时，作为浓度范围，其包含5原子％至30原子％的氧、20原子％至55原子％的氮、25原子％至35原子％的Si、10原子％至30原子％的氢。但是，当将构成氧氮化硅或氮氧化硅的原子的总计设为100原子％时，氮、氧、Si及氢的含有比率包括于上述范围内。
当将氧化硅用作绝缘膜122时，可以使用硅烷和氧或TEOS(正硅酸乙酯)和氧等的混合气体并采用热CVD、等离子体CVD、常压CVD、偏压ECRCVD等的气相成长法形成绝缘膜122。在此情况下，也可以通过氧等离子体处理使绝缘膜122的表面致密化。
此外，也可以将使用有机硅烷气体并采用化学气相成长法制造的氧化硅用作绝缘膜122。作为有机硅烷气体，可以应用四乙氧基甲硅烷(TEOS：化学式Si(OC2H5)4)、四甲基硅烷(TMS：化学式Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(SiH(OC2H5)3)、三(二甲氨基)硅烷(SiH(N(CH3)2)3)等含硅化合物。
此外，也可以使用通过使半导体衬底100氧化而获得的氧化膜形成绝缘膜122。作为用来形成上述氧化膜的热氧化处理，可以使用干氧化，并且还可以通过将含卤素的气体添加到氧化气氛中。作为含卤素的气体，可以使用选自HCl、HF、NF3、HBr、Cl2、ClF3、BCl3、F2、Br2等中的一种或多种气体。注意，在图3B中，覆盖半导体衬底100地形成有绝缘膜，但是本实施方式不局限于此。当使用CVD法等在半导体衬底100上设置绝缘膜122时，也可以仅在半导体衬底100的一个表面上形成绝缘膜122。
例如，在相对于氧包含0.5体积％至10体积％(优选为3体积％)的比率的HCl的气氛中，在700℃以上且1100℃以下的温度下进行热处理。例如，在950℃左右的温度下进行热处理。处理时间是0.1小时至6小时，优选的是0.5小时至1小时，即可。可以将要形成的氧化膜的厚度设定为10nm至1100nm(优选的是50nm至150nm)，例如设定为100nm。
通过进行上述含卤素的气氛中的热氧化处理，可以使氧化膜包含卤素。当使氧化膜包含浓度为1×1017原子/cm3至1×1021原子/cm3的卤族元素时氧化膜中的卤素俘获外因性杂质的重金属(例如，Fe、Cr、Ni、Mo等)，因此可以防止后面形成的半导体膜的污染。
此外，通过在绝缘膜122中包含氯等的卤素，可以对半导体衬底100带来不良影响的杂质(例如，Na等的可动离子)进行吸杂。具体而言，通过在形成绝缘膜122之后进行的热处理，包含在半导体衬底100中的杂质析出到绝缘膜122中，并且与卤族原子(例如，氯原子)起反应而被俘获。由此，可以固定俘获在绝缘膜122中的该杂质从而防止半导体衬底100的污染。
特别是，通过包含卤素的气氛下的热处理使绝缘膜122包含氯等的卤素有效于半导体衬底100的清洗不充分的情况或去除反复进行再加工而使用的半导体衬底的污染的情况。
此外，由于因包含在氧化处理的卤族元素而半导体衬底100的表面的缺陷饱和，因此可以减少氧化膜和半导体衬底100之间的界面的定域能级密度。
此外，包含在绝缘膜122中的卤素在绝缘膜122中产生应变。其结果是，绝缘膜122的对水分的吸收率提高，从而水分的扩散速度增高。也就是说，当在绝缘膜122的表面存在有水分时，可以使存在于该表面的水分快速地吸收到绝缘膜122中而扩散。
此外，当将氮化硅用作绝缘膜122时，可以使用硅烷和氨的混合气体并采用等离子体CVD法等的气相成长法形成。此外，当将氮氧化硅用作绝缘膜122时，使用硅烷和氨的混合气体或硅烷和一氧化二氮的混合气体并采用等离子体CVD等的气相成长法形成。
例如，当将绝缘膜122形成为单层结构的阻挡膜时，可以使用厚度为15nm以上且300nm以下的氮化硅膜、氮氧化硅膜形成。
当将绝缘膜122形成为用作阻挡膜的两层结构的膜时，上层由阻挡功能高的绝缘膜构成。例如，可以使用厚度为15nm以上且300nm以下的氮化硅膜、氮氧化硅膜形成上层的绝缘膜。虽然这些膜的防止杂质扩散的阻挡效果高，但是内部应力高。因此，作为与半导体衬底100接触的下层的绝缘膜，优选使用具有缓和上述绝缘膜的应力的效果的膜。作为具有缓和上层的绝缘膜的应力的效果的绝缘膜，具有氧化硅膜、氧氮化硅膜及通过半导体衬底100的热氧化形成的热氧化膜等。下层的绝缘膜的厚度可以为5nm以上且200nm以下。
例如，为了将绝缘膜122用作阻挡膜，使用氧化硅膜和氮化硅膜、氧氮化硅膜和氮化硅膜、氧化硅膜和氮氧化硅膜、氧氮化硅膜和氮氧化硅膜等的组合形成绝缘膜122。
接着，如图3C所示，对半导体衬底100隔着绝缘膜122如箭头所示那样地注入在电场加速的H+离子，而离半导体衬底100的表面有预定的深度处形成具有微孔的脆化层104(图6的工艺A-3)。可以根据离子束的加速能和离子束的入射角调节形成脆化层104的区域的深度。可以根据加速电压、剂量等调节加速能量。在具有与离子的平均侵入深度大致相同的深度的区域形成脆化层104。由此，根据添加离子的深度，决定在后面从半导体衬底100分离的半导体膜124的厚度。可以将形成脆化层104的深度设定为从半导体衬底100的表面起10nm以上且500nm以下的范围内，优选设定为50nm以上且200nm以下，例如设定为100nm左右。注意，在本实施方式中，在形成绝缘膜122之后注入离子，但是不局限于此而可以在形成绝缘膜122之前注入离子。
使用离子注入装置形成脆化层104。离子注入装置是质量分离型装置。离子注入装置是对等离子体中的离子种进行质量分离而将某个特定质量的离子种注入到被处理体的装置。
离子注入装置是对使源气体等离子体激发而产生的多个离子种进行质量分离，并将特定的离子种照射到配置在处理室内的被处理体的质量分离型的装置。从而，在使用离子注入装置的情况下，对使氢气体或PH3进行激发而产生的H+离子进行质量分离，使H+离子加速而将加速了的H+离子照射到半导体衬底100。
接着，对形成有绝缘膜122的半导体衬底100进行清洗。通过利用纯水的超声波清洗，或通过利用纯水和氮的双流体喷射清洗，可以进行该清洗工序。作为超声波清洗优选使用兆赫超音波清洗(兆声波清洗)。在超声波清洗和双流体喷射清洗之后，可以使用臭氧水对半导体衬底100清洗。通过使用臭氧水进行清洗，可以除去有机物并且进行表面的活化处理以便改善绝缘膜122的表面的亲水性。
除了利用臭氧水的清洗之外，还可以通过原子束或离子束的照射处理、紫外线处理、臭氧处理、等离体处理、通过施加偏压的等离子体处理或自由基处理进行绝缘膜122的表面的活化处理(相当于图6的工艺A-4)。当利用原子束或离子束时，可以采用氩等的惰性气体中性原子束或惰性气体离子束。
在此，说明臭氧处理的一例。例如，通过在包含氧的气氛中照射紫外线(UV)，可以对被处理体的表面进行臭氧处理。在包含氧的气氛下照射紫外线的臭氧处理还称为UV臭氧处理或紫外线臭氧处理等。通过在包含氧的气氛中照射紫外线中的包括短于200nm的波长的光和包括200nm以上的波长的光，可以一边生成臭氧，一边从臭氧产生单态氧。通过照射紫外线中的包括短于180nm的波长的光，也可以一边生成臭氧，一边从臭氧产生单态氧。
以下示出在包含氧的气氛下，通过照射包括短于200nm的波长的紫外光及包括200nm以上的波长的紫外光而发生的反应例。
O2+hv(λ1nm)→O(3P)+O(3P)    (1)
O(3P)+O2→O3    (2)
O3+hv(λ2nm)→O(1D)+O2    (3)
在上述反应式(1)中，通过在包含氧(O2)的气氛下照射包括短于200nm的波长(λ1nm)的光(hv)，生成基态的氧原子(O(3P))。接着，在反应式(2)中，基态的氧原子(O(3P))和氧(O2)起反应来生成臭氧(O3)。在反应式(3)中，通过在包含所生成的臭氧(O3)的气氛下照射包括200n以上m的波长(λ2nm)的光，生成激发态的单态氧O(1D)。在包含氧的气氛下，一边通过照射紫外线中的包括短于200nm的波长的光生成臭氧，一边通过照射包括200nm以上的波长的光分解臭氧生成单态氧。例如，可以通过包含氧的气氛下的低压汞灯照射(λ1＝185nm，λ2＝254nm)进行上述臭氧处理。
此外，示出在包含氧的气氛下照射包括短于180nm的波长的光发生的反应的例子。
O2+hv(λ3nm)→O(1D)+O(3P)    (4)
O(3P)+O2→O3    (5)
O3+hv(λ3nm)→O(1D)+O2    (6)
在上述反应式(4)中，通过在包含氧(O2)的气氛下照射包括短于180nm的波长(λ3nm)的光，生成激发态的单态氧O(1D)和基态的氧原子(O(3P))。接着，在反应式(5)中，基态的氧原子(O(3P))和氧(O2)起反应来生成臭氧(O3)。在反应式(6)中，通过在包含所生成的臭氧(O3)的气氛下照射包括短于180nm的波长(λ3nm)的光，生成激发态的单态氧和氧。通过在包含氧的气氛下照射包括紫外线中的短于180nm的波长的光，生成臭氧，并通过分解臭氧或氧来生成单态氧。例如，可以通过包含氧的气氛下的Xe受激准分子UV灯照射(λ3＝172nm)进行上述那样的臭氧处理。
可以利用包括短于200nm的波长的光来切断附着到被处理体表面的有机物等的化学键，并可以利用臭氧或由臭氧生成的单态氧来对附着到被处理体表面的有机物或被切断化学键的有机物等进行氧化分解而去除。通过进行上述那样的臭氧处理，可以提高被处理体表面的亲水性及清洁性，而实现与支撑衬底的坚固的的接合。
在包含氧的气氛下通过照射紫外线产生臭氧。臭氧有效于附着在被处理体表面的有机物的去除。此外，单态氧与臭氧同等地或优于其地有效于附着在被处理体表面的有机物的去除。臭氧及单态氧是激活态的氧的例子，也被统称为激活氧。如使用上述反应式等说明那样，由于还有在生成单态氧时产生臭氧或由臭氧生成单态氧的反应，所以为方便起见，在此将单态氧所参与的反应也称为臭氧处理。
接着，说明将支撑衬底120结合到半导体衬底100的准备方法。下面工艺对应于图6中的工艺B。
首先，准备支撑衬底120(相当于图6的工序B-1)。支撑衬底120的具体例子包括硅晶片或锗晶片等的半导体晶片、砷化镓或磷化铟等的化合物半导体晶片。作为支撑衬底120也优选应用单晶半导体晶片，也可以应用多晶半导体晶片。还可以使用晶格具有应变的硅、对硅添加有锗的硅锗等的半导体晶片。通过其晶格常数比硅大的硅锗或氮化硅上的成膜，可以形成具有应变的硅。此外，作为支撑衬底也可以使用耐热温度高的石英衬底。在本实施方式中，作为支撑衬底120使用硅晶片。
此外，在支撑衬底120上预先形成绝缘膜(相当于图6的工序B-2)。例如，在支撑衬底120的表面上形成用作阻挡膜的氮化硅膜、氮氧化硅膜、氮化铝膜或氮氧化铝膜等。此外，由于这种绝缘膜成为接合层，因此优选使绝缘膜的表面为平滑以抑制接合不良。具体地，以如下条件形成绝缘膜：将绝缘膜的表面的平均表面粗糙度(Ra)设定为0.50nm以下，将均方根粗糙度(Rms)设定为0.60nm以下，更优选的是，将绝缘膜的表面的平均表面粗糙度设定为0.35nm以下，将均方根面粗糙度设定为0.45nm以下。以10nm以上且200nm以下，优选以50nm以上且100nm以下的范围内的厚度设置绝缘膜。
在进行结合之前，对支撑衬底120的表面进行清洗。可以利用使用盐酸和过氧化氢溶液的清洗、兆赫超音波清洗、双流体喷射清洗或使用臭氧水的清洗进行支撑衬底120的表面的清洗。此外，与绝缘膜122同样，优选对支撑衬底120的表面进行原子束或离子束的照射处理、紫外线处理、臭氧处理、等离体处理、偏压施加等离子体处理或自由基处理等的表面活化处理，然后进行结合(图6的工序B-3)。
接着，说明结合半导体衬底100和支撑衬底120，并将半导体衬底100分离为结合到成为SOI衬底的支撑衬底120的半导体膜124和受到再加工工序而再次利用的半导体衬底121的工序。下面的工序相当于图6中的工序C(结合工序)。
接着，如图4A所示，以绝缘膜122朝向支撑衬底120一侧的方式隔着绝缘膜122结合半导体衬底100和支撑衬底120(相当于图6的工序C-1)。
当进行结合时，对支撑衬底120的端部的一个部分施加0.1N/cm2至500N/cm2左右的压力，优选施加1N/cm2至20N/cm2左右的压力。绝缘膜122和支撑衬底120从对支撑衬底120施加压力的部分开始接合，自发地扩展于整个面，然后一个支撑衬底120和半导体衬底100结合。
但是，当如本实施方式那样地半导体衬底100的周围部被倒角时，在倒角部支撑衬底120和半导体衬底100不接触。
此外，当制造半导体衬底100时，采用CMP法等作为最终抛光。在CMP法中，浆料(研磨剂)进入到半导体衬底100和砂布之间，然后因离心力而从半导体衬底100和砂布之间出来，从而抛光半导体衬底100。但是，如果此时所进入的浆料少，则半导体衬底100周围的抛光比中间部分的抛光快速地进行，而在半导体衬底100的周围形成称为塌边的衬底的厚度比中间部分薄且平坦性低的区域。当半导体衬底100的端部不受到倒角时也，有时因半导体衬底100的周围部的ERO区域而在半导体衬底100周围部不能结合支撑衬底120和半导体衬底100。
此外，在当传送半导体衬底100时等因载体等而半导体衬底100周围部产生损伤情况下也有时在半导体衬底100的周围部不能结合支撑衬底120和半导体衬底100。
通过利用范德华力进行接合，在室温下也实现坚固的接合。再者，通过对半导体衬底100和支撑衬底120施加压力，可以利用氢键实现坚固的接合。另外，由于可以在低温下进行上述接合，因此如上所述，支撑衬底120可以使用各种材料。
当结合支撑衬底和多个半导体衬底100时，有时因为半导体衬底100的厚度彼此不同而产生绝缘膜122的表面不与支撑衬底120接触的半导体衬底100。因此，优选的是，对各半导体衬底100分别施加压力而不只对一个半导体衬底100施加压力。此外，如果绝缘膜122的表面的高度具有稍微的差异，也只要因支撑衬底120的弯曲而使绝缘膜122的一部分与支撑衬底120密切接触，就可以在绝缘膜122的整个表面上进行接合。
优选在对支撑衬底120结合半导体衬底100之后，进行加热处理以便增高接合界面的结合力(相当于图6的工序C-2)。该处理温度是不使脆化层104产生裂缝的温度。可以在200℃以上至450℃以下的温度范围进行处理。此外，通过在以该范围内的温度进行加热的同时，对支撑衬底120结合半导体衬底100，强化绝缘膜122和支撑衬底120之间的结合。优选在进行结合的装置或地方中连续地进行用来增加接合界面的结合力的加热处理。此外，也可以在用来增加接合界面的结合力的加热处理之后，沿脆化层104连续地进行分离半导体衬底100的热处理。
另外，如果当结合半导体衬底100和支撑衬底120时对接合面附着微粒等，则附着部分不接合。为了防止微粒附着到接合面，优选在气密的处理室中结合半导体衬底100和支撑衬底120。再者，当结合半导体衬底100和支撑衬底120时，例如也可以将处理室内处于5.0×10-3Pa左右的低于大气压的状态。此外，使接合处理的气氛为干净。
接着，通过如图4B所示那样地进行加热处理，在脆化层104中相邻的微孔彼此结合而微孔的体积增大。其结果是，在脆化层104中，伴随爆炸性的反应而半导体膜124从半导体衬底100分离(相当于图6的工序C-3)。因为绝缘膜122的一部分与支撑衬底120接合，所以从半导体衬底100中分离的半导体膜124固定到支撑衬底120上。此外，在半导体膜124上因脆化层104分离而形成分离面133。由于分离面133在分离半导体衬底100之前是脆化层104的一部分，因此包含大量的氢且因半导体衬底100的分离而形成有结晶缺陷。用来将半导体膜124从半导体衬底100分离的加热处理的温度为不超过支撑衬底120的应变点的温度。注意，将半导体膜124分离了的半导体衬底100称为分离之后的半导体衬底121。
对于该加热处理，可以使用快速热退火装置(RTA，Rapid ThermalAnneal)、电阻加热炉、微波加热装置。作为RTA装置，可以使用气体快速热退火装置(GRTA，Gas Rapid Thermal Anneal)、灯快速热退火装置(LRTA，Lamp Rapid Thermal Anneal)。
当使用GRTA装置时，加热温度可以为550℃以上且650℃以下，处理时间可以为0.5分钟以上且60分钟以内。当使用电阻加热装置时，加热温度可以为200℃以上且650℃以下，处理时间可以为2小时以上且4小时以内。
此外，也可以通过利用高频如微波等的介电加热进行上述加热处理。可以通过将在高频发生装置中生成的频率为300MHz至3THz的高频照射到半导体衬底100进行利用介电加热的加热处理。具体地，例如通过将2.45GHz的微波以900W照射14分钟，可以在脆化层中使微孔膨胀并使相邻的微孔彼此结合，从而最终分离半导体衬底100。
此外，由于分离之后的半导体衬底121的分离面129也与半导体膜124上的分离面133同样地在分离半导体衬底100之前是脆化层104的一部分，因此包含大量的氢，并且因半导体衬底100的分离而形成结晶缺陷。
此外，在很多情况下，半导体衬底100的周围部因传送半导体衬底100时的损伤、倒角部及ERO区域等不结合到支撑衬底120。当在该状态下从半导体衬底100分离半导体膜124时，不与支撑衬底120接合的半导体衬底100的周围部残留在半导体衬底100，并且在分离之后的半导体衬底121的周围部形成凸部126。凸部126由残留脆化层127、半导体层125、绝缘膜123构成。在支撑衬底120上结合其尺寸比半导体衬底100小的半导体膜124。
另外，也可以将到本实施方式所示的工序C为止的工序利用于实施方式1或实施方式2来形成分离之后的半导体衬底121。
接着，说明去除分离面133并使结合到支撑衬底120的半导体膜124的表面平坦化来恢复晶性的工序。下面的工序相当于图6中的工序D(SOI衬底的精整工序)。
在与支撑衬底120密切接触的半导体膜124上的分离面133中，因脆化层104的形成及脆化层104中的半导体衬底100的分离而产生结晶缺陷而损坏平坦性。因此，如图4C所示，也可以通过抛光去除分离面133来使半导体膜124的表面平坦化(相当于图6的工序D-1)。虽然平坦化不一定是需要的，但是通过进行平坦化，可以提高半导体膜和在后面形成的栅极绝缘膜之间的界面的特性。具体地，可以通过化学机械抛光法(CMP法)或喷液抛光法等进行抛光。在此，当去除分离面133时，有时半导体膜124也受到抛光而薄膜化。
此外，也可以通过蚀刻去除分离面133来使半导体膜124平坦化。作为蚀刻，采用反应性离子蚀刻(RIE)法、感应耦合等离子体(ICP)蚀刻法、电子回旋共振(ECR)蚀刻法、平行平板型(电容耦合型)蚀刻法、磁控管等离子体蚀刻法、双频等离子体蚀刻法或螺旋波等离子体蚀刻法等的干法蚀刻法。另外，也可以使用上述抛光和上述蚀刻的双方去除分离面133来使半导体膜124的表面平坦化。
此外，通过上述抛光及上述蚀刻，不仅可以使半导体膜124的表面平坦化，而且可以使半导体膜124减薄到最适合于在后面形成的半导体元件的厚度。
另外，为了结晶缺陷的减少及平坦性的提高，也可以对分离面133及半导体膜124照射激光(对应于图6的工序D-2)。
此外，当在照射激光之前通过干蚀刻去除分离面133并使半导体膜124的表面平坦化时，有时因干蚀刻而在半导体膜124的表面附近产生结晶缺陷等的损伤。但是，通过上述激光照射还可以修复因干蚀刻产生的损伤。
因为在该激光的照射工序中，可以抑制支撑衬底120的温度上升，所以可以将耐热性低的衬底用作支撑衬底120。优选通过激光照射使分离面133完全熔化，并使半导体膜124部分熔化。这是因为如下缘故：当使半导体膜124完全熔化时，因在成为液相的半导体膜124中无秩序地产生核而半导体膜124再晶化，因此半导体膜124的晶性降低。通过使半导体膜124部分熔化产生所谓的纵向成长，其中从在半导体膜124中不熔化的固相部分进展结晶成长。因纵向成长所引起的再结晶化，而半导体膜124的结晶缺陷减少且恢复晶性。注意，半导体膜124处于完全熔化状态是指半导体膜124熔化到与绝缘膜122的界面且成为液体状态的状态。另一方面，半导体膜124处于部分熔化状态是指上层熔化而成为液相，且下层成为固相的状态。
接着，也可以在照射激光之后对半导体膜124的表面进行蚀刻。当在照射激光之后对半导体膜124的表面进蚀刻时，不一定需要在照射激光之前对半导体膜124上的分离面133进行蚀刻。此外，当在激光照射之前对半导体膜124上的分离面133进行蚀刻时，不一定需要在激光照射前后对半导体膜124的表面进行蚀刻。另外，也可以在激光照射之前和之后进行蚀刻。
通过上述蚀刻，不仅可以使半导体膜124的表面平坦化，而且可以使半导体膜124减薄到最适合于在后面形成的半导体元件的厚度。
优选在照射激光之后，对半导体膜124进行加热处理(对应于图6的工序D-3)。通过该加热处理，可以消除通过激光照射也不恢复的半导体膜124的缺陷，并缓和半导体膜124的应变。对于该加热处理，可以使用快速热退火装置、电阻加热炉、微波加热装置。作为RTA装置，可以使用气体快速热退火装置、灯快速热退火装置。图4C示出通过上述步骤制造的SOI衬底。
由于本实施方式使用将耐热温度高的硅晶片用于半导体衬底100及支撑衬底120，因此可以进行1000℃以上(典型的是100℃至1300℃)的加热处理。当为形成脆化层而进行的离子注入工序中，半导体衬底100的半导体层受到被注入的离子所引起的损坏，但是在提高上述半导体衬底100与支撑衬底120的接合强度的热处理中，恢复单晶半导体层因离子诸如工序所受到的损坏。再者，通过对支撑衬底120上的单晶半导体层进行高温的加热处理，可以提高表面的晶性及平坦性。··
参照图7说明使用这样制造的SOI衬底制造半导体装置的例子。下面的工序相当于图6中的工序F(器件工序)。
图7是包括n-通道薄膜晶体管的晶体管280及p-通道薄膜晶体管的晶体管281的半导体装置的例子。通过组合多个薄膜晶体管(TFT)，可以形成各种半导体装置。
作为SOI衬底，可以使用本实施方式所示的方法制造的SOI衬底。晶体管280、晶体管281形成在支撑衬底120上，两者之间插入绝缘膜122。
下面说明图7所示的半导体装置的制造方法。
如上述实施方式所示，在支撑衬底120上隔着绝缘膜122制造形成有半导体膜的SOI衬底。
对半导体膜及绝缘膜122的一部分进行蚀刻形成元件分离层283，并由元件分离层283对半导体膜进行元件分离，来如图7所示形成元件区251、元件区252。元件区251构成n-通道TFT，元件区252构成p-通道TFT。例如，作为元件分离层283使用氧化硅膜。
在元件区251、元件区252上形成绝缘膜254。接着，在元件区251上隔着绝缘膜254形成栅电极255，在元件区252上隔着绝缘膜254形成栅电极256。
此外，在进行半导体膜的蚀刻之前，优选对SOI衬底的半导体膜添加硼、铝、镓等的成为受体的杂质元素或磷、砷等的成为供体的杂质以抑制TFT的阈值电压。例如，对形成n-通道TFT的区域添加成为受体的杂质元素，对形成p-通道TFT的区域添加成为供体的杂质元素。
接着，在元件区251形成n型的低浓度杂质区257，并且在元件区252形成p型的高浓度杂质区259。具体地，在元件区251形成n型的低浓度杂质区257。因此，使用抗蚀剂覆盖成为p-通道TFT的元件区252并对元件区251添加杂质元素。作为杂质元素添加磷或砷，即可。通过采用离子掺杂法或离子注入法添加杂质元素，栅电极255成为掩模，且在元件区251自对准地形成n型的低浓度杂质区257。元件区251的与栅电极255重叠的区域成为通道形成区258。
接着，在去除覆盖元件区252的掩模之后，使用抗蚀剂掩模覆盖成为n-通道TFT的元件区251。接着，通过离子掺杂法或离子注入法对元件区252添加杂质元素。作为杂质元素，可以添加硼、铝、镓等。在杂质元素的添加工序中，栅电极256用作掩模，且在元件区252自对准地形成p型的高浓度杂质区259。高浓度杂质区259用作源区或漏区。元件区252的与栅电极256重叠的区域成为通道形成区260。虽然在此说明了在形成n型的低浓度杂质区257之后，形成p型的高浓度杂质区259的方法，也可以预先形成p型的高浓度杂质区259。
接着，在去除覆盖元件区251的抗蚀剂之后，通过等离子体CVD法等形成具有由氮化硅等的氮化合物及氧化硅等的氧化物构成的单层结构或叠层结构的绝缘膜。通过对该绝缘膜进行垂直方向上的各向异性蚀刻，形成与栅电极255、栅电极256的侧面接触的侧壁绝缘膜261、侧壁绝缘膜262。通过该各向异性蚀刻，绝缘膜254也受到蚀刻。
接着，使用抗蚀剂覆盖元件区252，且为了在元件区251形成用作源区或漏区的高浓度杂质区，通过离子注入法或离子掺杂法对元件区251以高剂量对元件区251添加杂质元素。栅电极255以及侧壁绝缘膜261成为掩模，形成n型的高浓度杂质区域267。接着，进行用于杂质元素的活化的加热处理。
在进行活化的加热处理之后，形成包含氢的绝缘膜268。在形成绝缘膜268之后，以350℃以上且450℃以下的温度进行加热处理，来使包含在绝缘膜268中的氢扩散到元件区251、元件区252中。绝缘膜268可以通过处理温度是350℃以下的等离子体CVD法，沉积氮化硅或氮氧化硅来形成。通过对元件区251、元件区252供应氢，可以有效地补偿在元件区251、元件区252中以及在其与绝缘膜254的界面上成为俘获中心的缺陷。
然后，形成层间绝缘膜269。层间绝缘膜269可以使用由氧化硅膜、硼磷硅玻璃(BPSG)(Boron Phosphorus Silicon Glass)膜等无机材料构成的绝缘膜形成，或者使用选自聚酰亚胺、丙烯酸树脂等有机树脂膜中的单层结构的膜、叠层结构的膜形成。在层间绝缘膜269中形成接触孔之后，形成布线270。当形成布线270时，例如，可以使用利用金属阻挡膜夹着铝膜或铝合金膜等低电阻金属膜而构成的三层结构的导电膜来形成。金属阻挡膜可以由钼、铬、钛等的金属膜形成。
通过上述工序，可以制造具有n-通道TFT和p-通道TFT的半导体装置。由于在用于本实施方式的半导体装置的SOI衬底的制造过程中，对分离之后的半导体衬底进行再加工工序来从一个半导体衬底形成多个半导体膜，因此可以谋求制造成本的减少及生产率的提高。
虽然参照图7说明了半导体装置及其制造方法，但是通过除了TFT之外，与TFT一起形成电容器、电阻器等各种半导体元件，可以制造具有高附加价值的半导体装置。
在任何种类的半导体装置诸如微处理器、图像处理电路等的集成电路、可以以非接触的方式与询问器进行数据的收发的RF标签、半导体显示装置等的制造中，可以应用本实施方式所示的SOI衬底，。半导体显示装置包括：液晶显示装置；在每一个像素中都具备以有机发光元件(OLED)为典型的发光元件的发光装置；DMD(数字微镜设备)；PDP(等离子体显示面板)；FED(场发射显示器)等以及在驱动电路中具有使用半导体膜的电路元件的另一种半导体显示装置。
接着，说明对分离之后的半导体衬底121进行再加工并作为再加工半导体衬底反复利用的工序。下面的工序相当于图6的工序E(结合衬底再加工工序)。
首先，取出图5A所示的分离之后的半导体衬底121。在分离之后的半导体衬底121的周围部形成有凸部126。凸部126从半导体衬底一侧按顺序包括脆化层127、半导体层125、绝缘膜123而构成。在半导体层125及脆化层127中，因上述离子注入而形成有大量的结晶缺陷。此外，在分离之后的半导体衬底121的分离面129形成结晶缺陷，因此损坏平坦性。
接着，如图5B所示，通过第一蚀刻处理去除分离之后的半导体衬底121的绝缘膜123(图6的工序E-1)。在本实施方式中示出作为第一蚀刻处理进行湿蚀刻处理的例子，但是只要去除绝缘膜123即可，也可以进行干蚀刻处理。可以通过将包含氢氟酸的溶液用作蚀刻剂进行湿蚀刻处理去除绝缘膜123。作为包含氢氟酸的溶液，优选使用包含氢氟酸、氟化铵及表面活性剂的混合溶液(例如为斯特拉卡密发(Stella Chemifa)公司制造、商品名：LAL500)。优选的是，进行该第一湿蚀刻处理120秒钟至1200秒钟，例如优选进行600秒钟左右。此外，由于通过将分离之后的半导体衬底121浸渍到处理槽内的溶液中进行湿蚀刻，因此可以在同时对多个分离之后的半导体衬底121进行处理。通过采用湿蚀刻去除绝缘膜123，可以在下次工序的第二蚀刻处理中减少分离之后的半导体衬底121的去除部分的厚度，来缩短湿蚀刻的时间。此外，由于通过进行在同时对多个分离之后的半导体衬底121进行处理的分批处理，可以容易进行湿蚀刻处理，因此可以实现再加工的高效化。
接着，如图5C所示，通过进行第二蚀刻处理，选择性地去除分离之后的半导体衬底121的形成凸部126的半导体层125及脆化层127，并形成再加工半导体衬底132(对应于图6的工序E-2)。此外，此时同时去除分离面129。通过将包含用作使半导体衬底的半导体氧化的氧化剂的物质、溶解半导体的氧化物的物质、用作对于半导体的氧化和半导体的氧化物的溶解的减速剂的物质的混合溶液用作蚀刻剂进行湿蚀刻处理，可以去除半导体层125及脆化层127。优选进行该湿蚀刻处理1分钟至10分钟左右，例如优选进行2分钟至4分钟左右。此外，优选将液温设定为10℃至30℃左右，例如优选设定为室温。
在此，作为用作使半导体氧化的氧化剂的物质，优选使用硝酸。此外，作为溶解半导体的氧化物的物质，优选使用氢氟酸。此外，作为用作对于半导体的氧化和半导体的氧化物的溶解的减速剂的物质，优选使用醋酸。具体而言，当优选的是：将具有通过将70重量％的硝酸的体积设定为大于97.7重量％的醋酸的体积的0.01倍且小于1倍，并设定为大于50重量％的氢氟酸的体积的0.1倍且小于100倍，且将50重量％的氢氟酸的体积设定为大于97.7重量％的醋酸的体积的0.01倍且小于0.3倍可以获得的组成的混合溶液用作蚀刻剂。更优选的是：将具有通过将70重量％的硝酸的体积设定为97.7重量％的醋酸的体积的0.2倍以上且0.5倍以下，并设定为50重量％的氢氟酸的体积的1倍以上且10倍以下，且将50重量％的氢氟酸的体积设定为97.7重量％的醋酸的体积的0.1倍以上且0.2倍以下可以获得的组成的混合溶液用作蚀刻剂。例如，50重量％的氢氟酸、70重量％的硝酸和97.7重量％的醋酸的体积比优选为1∶3∶10、1∶2∶10、1.5∶3∶10、2∶2∶10、1∶10∶20、1∶1∶10。
在此，由于形成凸部126的半导体层125及脆化层127具有氢离子的注入所引起的结晶缺陷及多个微孔，因此可以容易使第二蚀刻处理的蚀刻剂的混合溶液浸透。由此，不仅从半导体层125的表面而且可以从半导体层125及脆化层127的内部进行湿蚀刻。在此，在很多情况下，湿蚀刻在半导体层125及脆化层127中沿与衬底平面垂直的方向形成深的垂直孔地进展，扩大该垂直孔地进行。因此，以比没形成有分离之后的半导体衬底121的凸部126的部分的蚀刻速率高的蚀刻速率对半导体层125及脆化层127进行蚀刻。
也就是说，通过将包含用作使半导体衬底的半导体氧化的氧化剂的物质、溶解半导体的氧化物的物质、用作对于半导体的氧化和半导体的氧化物的溶解的减速剂的物质的混合溶液用作蚀刻剂进行湿蚀刻处理，可以选择性地去除半导体层125及脆化层127。此时，由于在半导体层125及脆化层127中存在有离子照射所引起的结晶缺陷，因此快速地被蚀刻。此外，由于分离面129也具有结晶缺陷，因此快速地被蚀刻。但是，当分离面129、半导体层125及脆化层127被去除时，其下面的结晶缺陷的含有量少的半导体层的表面露出，所以蚀刻速率降低。由此，凸部126大致选择性地被蚀刻。可以抑制分离之后的半导体衬底121的凸部126之外的部分的半导体衬底的厚度减少的情况，可以缩减再加工半导体衬底132的去除部分的厚度，并可以增大能够再加工使用一个半导体衬底的次数。此外，因为通过进行同时处理多个分离之后的半导体衬底121的分批处理容易进行湿蚀刻处理，所以可以实现再加工的高效化。另外，因可以以较短的时间进行第二蚀刻处理而可以实现再加工的高效化。
此外，因为通过在同时对多个分离之后的半导体衬底121进行处理的分批处理，容易进行湿蚀刻，所以可以谋求再加工的高效化。另外，可以在较短时间内进行第二蚀刻处理，可以谋求再加工的高效化。
在此，当分离之后的半导体衬底的平坦性不充分时，可以通过对分离之后的半导体衬底进一步进行抛光，提高再加工半导体衬底132的平坦型(对应于图6的工序E-3)。此外，即使通过第二蚀刻处理不能充分地去除分离面129，也优选通过抛光去除残留的分离面129。
作为分离之后的半导体衬底121的抛光方法，优选使用化学机械抛光法(CMP法)。在此，CMP法是指以被加工物的表面为标准而根据该标准通过化学·机械的复合作用使表面平坦化的方法。一般而言，CMP法是一种方法，其中在抛光台上贴附砂布，且一边在被加工物和砂布之间提供浆料(抛光剂)，一边将抛光台和被加工物彼此旋转或摇动，来因在浆料和被加工物表面之间产生的化学反应以及砂布和被加工物的机械抛光的作用而对被抛光物的表面进行抛光。
采用CMP法的抛光可以一次进行或多次进行。当多次进行抛光时，优选在进行高抛光率的第一抛光之后，进行低抛光率的最终抛光。作为第一抛光，优选的是：使用聚氨酯砂布，将浆料的粒径设定为120nm至180nm，例如设定为150nm左右。作为最终抛光，优选的是：使用绒面革的砂布，将浆料的粒径设定为45nm至75nm，例如设定为60nm左右。如上所述，通过对分离之后的半导体衬底进行抛光，可以形成以平均表面粗糙度为0.2nm至0.5nm的方式受到平坦化及镜面化的再加工半导体衬底132。此外，如上所述，通过组合抛光率不同的抛光，可以在短时间内进行分离之后的半导体衬底的平坦化及镜面化。··
如此，在通过第一蚀刻处理及第二蚀刻处理去除分离之后的半导体衬底121的半导体层125及脆化层127之后进行采用CMP法的抛光，来可以获得平坦性更高的再加工半导体衬底132。
通过上述工序，分离之后的半导体衬底再加工为再加工半导体衬底132。在工艺A中将可获得的再加工半导体衬底132再次用作半导体衬底100。
如本实施方式所示，通过采用半导体衬底的再加工工序反复利用半导体衬底，可以实现降低制造SOI衬底时的成本。特别是，在通过第一蚀刻处理去除绝缘膜之后，使用包含用作使半导体衬底的半导体氧化的氧化剂的物质、溶解半导体的氧化物的物质、用作对于半导体的氧化及半导体的氧化物的溶解的减速剂的物质的混合溶液进行第二蚀刻处理，来可以选择性地去除残留在分离之后的半导体衬底的周围部的脆化层及半导体层，所以缩减分离之后的半导体衬底的去除部分的厚度，从而可以增加能够再加工使用一个半导体衬底的次数。
另外，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而实施。
本申请基于2009年6月24日向日本专利局提交的日本专利申请编号2009-149412，其全部内容通过参考引用结合到本文中。

Claims (19)

1.一种半导体衬底的再加工方法，包括如下步骤：
通过采用氢离子注入剥离法将H+离子注入到半导体衬底中，形成脆化层，其中绝缘膜设置在所述半导体衬底的周围；
将所述半导体衬底结合到支撑衬底，两者之间插入绝缘膜；
从所述半导体衬底分离半导体膜，其中所述分离之后的所述半导体衬底包括：
所述脆化层的一部分；以及
所述脆化层上的半导体层，
通过第一蚀刻处理去除所述绝缘膜；以及
通过使用包含氢氟酸、硝酸及醋酸的混合溶液的第二蚀刻处理去除所述脆化层及所述半导体层。
2.根据权利要求1所述的半导体衬底的再加工方法，
其中所述混合溶液具有如下获得的组成：通过将70重量％的硝酸的体积设定为97.7重量％的醋酸的体积的0.2倍以上且0.5倍以下，并设定为50重量％的氢氟酸的体积的1倍以上且10倍以下，还通过将所述50重量％的氢氟酸设定为所述97.7重量％的醋酸的体积的0.1倍以上且0.2倍以下。
3.根据权利要求1所述的半导体衬底的再加工方法，
其中以使所述混合溶液浸透到所述半导体层及所述脆化层的方式进行所述第二蚀刻处理。
4.根据权利要求1所述的半导体衬底的再加工方法，
其中在所述第二蚀刻处理之后对所述半导体衬底的表面进行抛光。
5.根据权利要求1所述的半导体衬底的再加工方法，
其中使用包含氢氟酸、氟化铵及表面活性剂的溶液进行所述第一蚀刻处理。
6.根据权利要求1所述的半导体衬底的再加工方法，
其中所述氢氟酸、硝酸和醋酸之间的体积比为1∶3∶10。
7.根据权利要求1所述的半导体衬底的再加工方法，
其中所述氢氟酸、硝酸和醋酸之间的体积比为1.5∶3∶10。
8.根据权利要求1所述的半导体衬底的再加工方法，
其中所述氢氟酸、硝酸和醋酸之间的体积比为2∶2∶10。
9.根据权利要求1所述的半导体衬底的再加工方法，
其中所述氢氟酸、硝酸和醋酸之间的体积比为1∶10∶20。
10.根据权利要求1所述的半导体衬底的再加工方法，
其中所述氢氟酸、硝酸和醋酸之间的体积比为1∶1∶10。
11.一种衬底的制造方法，包括如下步骤：
在半导体衬底上形成绝缘膜；
通过采用氢离子注入剥离法从所述半导体衬底的表面注入H+离子，形成脆化层；
将所述半导体衬底结合到支撑衬底，两者之间插入绝缘膜；
从所述半导体衬底分离半导体膜，其中所述分离之后的所述半导体衬底包括：
所述脆化层的一部分；以及
所述脆化层上的半导体层，
通过第一蚀刻处理去除所述绝缘膜；
通过使用包含氢氟酸、硝酸及醋酸的混合溶液的第二蚀刻处理去除所述脆化层的一部分及所述半导体层；以及
在所述分离之后对所述半导体衬底进行抛光。
12.根据权利要求11所述的衬底的制造方法，
其中所述混合溶液具有如下获得的组成：通过将70重量％的硝酸的体积设定为97.7重量％的醋酸的体积的0.2倍以上且0.5倍以下，并设定为50重量％的氢氟酸的体积的1倍以上且10倍以下，还通过将所述50重量％的氢氟酸体积设定为所述97.7重量％的醋酸的体积的0.1倍以上且0.2倍以下。
13.根据权利要求11所述的衬底的制造方法，
其中以使所述混合溶液浸透到所述半导体层及所述脆化层的方式进行所述第二蚀刻处理。
14.根据权利要求11所述的衬底的制造方法，
其中使用包含氢氟酸、氟化铵及表面活性剂的溶液进行所述第一蚀刻处理。
15.根据权利要求11所述的衬底的制造方法，
其中所述氢氟酸、硝酸和醋酸之间的体积比为1∶3∶10。
16.根据权利要求11所述的衬底的制造方法，
其中所述氢氟酸、硝酸和醋酸之间的体积比为1.5∶3∶10。
17.根据权利要求11所述的衬底的制造方法，
其中所述氢氟酸、硝酸和醋酸之间的体积比为2∶2∶10。
18.根据权利要求11所述的衬底的制造方法，
其中所述氢氟酸、硝酸和醋酸之间的体积比为1∶10∶20。
19.根据权利要求11所述的衬底的制造方法，
其中所述氢氟酸、硝酸和醋酸之间的体积比为1∶1∶10。
CN2010800281630A 2009-06-24 2010-06-08 半导体衬底的再加工方法及soi衬底的制造方法 Pending CN102460642A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-149412 2009-06-24
JP2009149412 2009-06-24
PCT/JP2010/059996 WO2010150671A1 (en) 2009-06-24 2010-06-08 Method for reprocessing semiconductor substrate and method for manufacturing soi substrate

Publications (1)

Publication Number Publication Date
CN102460642A true CN102460642A (zh) 2012-05-16

Family

ID=43381207

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800281630A Pending CN102460642A (zh) 2009-06-24 2010-06-08 半导体衬底的再加工方法及soi衬底的制造方法

Country Status (7)

Country Link
US (1) US8404563B2 (zh)
JP (1) JP2011029619A (zh)
KR (1) KR20120032487A (zh)
CN (1) CN102460642A (zh)
SG (1) SG176602A1 (zh)
TW (1) TWI524409B (zh)
WO (1) WO2010150671A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107206627A (zh) * 2015-01-15 2017-09-26 西尔特克特拉有限责任公司 用于将晶片从供体衬底无切屑地分离的分离设备
CN107403778A (zh) * 2016-05-19 2017-11-28 胡川 半导体基板及半导体板制作方法
CN113192823A (zh) * 2021-04-27 2021-07-30 麦斯克电子材料股份有限公司 一种soi键合工艺后衬底片的再生加工方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8318588B2 (en) 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
KR101731809B1 (ko) 2009-10-09 2017-05-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 재생 방법, 재생된 반도체 기판의 제조 방법, 및 ｓｏｉ 기판의 제조 방법
CN102543675B (zh) * 2010-12-31 2014-11-05 中芯国际集成电路制造(上海)有限公司 玻璃衬底的处理方法
JP2012195579A (ja) * 2011-03-02 2012-10-11 Sumitomo Chemical Co Ltd 半導体基板、電界効果トランジスタ、半導体基板の製造方法および電界効果トランジスタの製造方法
US9123529B2 (en) * 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
FR2980916B1 (fr) * 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
JP5865057B2 (ja) * 2011-12-19 2016-02-17 株式会社半導体エネルギー研究所 半導体基板の再生方法、及びｓｏｉ基板の作製方法
KR102091687B1 (ko) 2012-07-05 2020-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치의 제작 방법
KR102173801B1 (ko) 2012-07-12 2020-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치의 제작 방법
US9308616B2 (en) 2013-01-21 2016-04-12 Innovative Finishes LLC Refurbished component, electronic device including the same, and method of refurbishing a component of an electronic device
WO2014186096A1 (en) * 2013-05-17 2014-11-20 Innovative Finishes LLC Refurbishing a component of an electronic device
JP6200273B2 (ja) * 2013-10-17 2017-09-20 信越半導体株式会社 貼り合わせウェーハの製造方法
WO2018011731A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Method of a donor substrate undergoing reclamation
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
NL2017198B1 (en) * 2016-07-20 2018-01-26 Jiaco Instr Holding B V Decapsulation of electronic devices
FR3077924B1 (fr) * 2018-02-13 2020-01-17 Soitec Structure demontable et procede de demontage utilisant ladite structure
US10686037B2 (en) 2018-07-19 2020-06-16 Vanguard International Semiconductor Corporation Semiconductor structure with insulating substrate and fabricating method thereof
TWI692874B (zh) * 2018-09-17 2020-05-01 世界先進積體電路股份有限公司 半導體結構以及製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1223462A (zh) * 1997-12-26 1999-07-21 佳能株式会社 腐蚀半导体工件的方法、设备及制造半导体工件的方法
US6500732B1 (en) * 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6596610B1 (en) * 1999-11-29 2003-07-22 Shin-Etsu Handotai Co. Ltd. Method for reclaiming delaminated wafer and reclaimed delaminated wafer
US20060097218A1 (en) * 2004-11-09 2006-05-11 General Chemical Performance Products Llc Etchants containing filterable surfactant
US7354844B2 (en) * 2005-02-04 2008-04-08 Sumco Corporation Method for manufacturing SOI substrate

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4936792B1 (zh) * 1970-10-15 1974-10-03
US4517106A (en) * 1984-04-26 1985-05-14 Allied Corporation Soluble surfactant additives for ammonium fluoride/hydrofluoric acid oxide etchant solutions
JPS6286709A (ja) 1985-10-11 1987-04-21 Mitsubishi Electric Corp 半導体装置の製造方法
CA2069038C (en) * 1991-05-22 1997-08-12 Kiyofumi Sakaguchi Method for preparing semiconductor member
US5494849A (en) * 1995-03-23 1996-02-27 Si Bond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator substrates
US5843322A (en) * 1996-12-23 1998-12-01 Memc Electronic Materials, Inc. Process for etching N, P, N+ and P+ type slugs and wafers
JPH10284431A (ja) 1997-04-11 1998-10-23 Sharp Corp Ｓｏｉ基板の製造方法
US6162705A (en) 1997-05-12 2000-12-19 Silicon Genesis Corporation Controlled cleavage process and resulting device using beta annealing
US6027988A (en) * 1997-05-28 2000-02-22 The Regents Of The University Of California Method of separating films from bulk substrates by plasma immersion ion implantation
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
JPH1154451A (ja) 1997-08-07 1999-02-26 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
JP3932369B2 (ja) 1998-04-09 2007-06-20 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP3697106B2 (ja) 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3395661B2 (ja) 1998-07-07 2003-04-14 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP3358550B2 (ja) 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000223682A (ja) 1999-02-02 2000-08-11 Canon Inc 基体の処理方法及び半導体基板の製造方法
WO2001006564A1 (en) 1999-07-15 2001-01-25 Shin-Etsu Handotai Co., Ltd. Method for producing bonded wafer and bonded wafer
JP2001085648A (ja) * 1999-07-15 2001-03-30 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法および貼り合わせウエーハ
WO2001011930A2 (en) * 1999-08-10 2001-02-15 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
JP2001274368A (ja) 2000-03-27 2001-10-05 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法およびこの方法で製造された貼り合わせウエーハ
US6521492B2 (en) 2000-06-12 2003-02-18 Seiko Epson Corporation Thin-film semiconductor device fabrication method
US7183177B2 (en) 2000-08-11 2007-02-27 Applied Materials, Inc. Silicon-on-insulator wafer transfer method using surface activation plasma immersion ion implantation for wafer-to-wafer adhesion enhancement
JP2002134375A (ja) 2000-10-25 2002-05-10 Canon Inc 半導体基体とその作製方法、および貼り合わせ基体の表面形状測定方法
FR2894990B1 (fr) 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
JP2003163335A (ja) * 2001-11-27 2003-06-06 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
CN100403543C (zh) 2001-12-04 2008-07-16 信越半导体株式会社 贴合晶片及贴合晶片的制造方法
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP4772258B2 (ja) 2002-08-23 2011-09-14 シャープ株式会社 Ｓｏｉ基板の製造方法
JP4289837B2 (ja) 2002-07-15 2009-07-01 アプライド マテリアルズ インコーポレイテッド イオン注入方法及びｓｏｉウエハの製造方法
JP4328067B2 (ja) 2002-07-31 2009-09-09 アプライド マテリアルズ インコーポレイテッド イオン注入方法及びｓｏｉウエハの製造方法、並びにイオン注入装置
EP1427002B1 (en) 2002-12-06 2017-04-12 Soitec A method for recycling a substrate using local cutting
TWI233154B (en) * 2002-12-06 2005-05-21 Soitec Silicon On Insulator Method for recycling a substrate
EP1427001A1 (en) 2002-12-06 2004-06-09 S.O.I. Tec Silicon on Insulator Technologies S.A. A method for recycling a surface of a substrate using local thinning
RU2217842C1 (ru) 2003-01-14 2003-11-27 Институт физики полупроводников - Объединенного института физики полупроводников СО РАН Способ изготовления структуры кремний-на-изоляторе
JP2005072070A (ja) * 2003-08-28 2005-03-17 Sumitomo Mitsubishi Silicon Corp 剥離ウェーハの再生処理方法及び再生されたウェーハ
JP4828230B2 (ja) * 2004-01-30 2011-11-30 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの製造方法
ATE420461T1 (de) 2004-11-09 2009-01-15 Soitec Silicon On Insulator Verfahren zum herstellen von zusammengesetzten wafern
US7402520B2 (en) * 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
JP5122731B2 (ja) * 2005-06-01 2013-01-16 信越半導体株式会社 貼り合わせウェーハの製造方法
JP4977999B2 (ja) 2005-11-21 2012-07-18 株式会社Ｓｕｍｃｏ 貼合せ基板の製造方法及びその方法で製造された貼合せ基板
JP4715470B2 (ja) 2005-11-28 2011-07-06 株式会社Ｓｕｍｃｏ 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
US7781309B2 (en) 2005-12-22 2010-08-24 Sumco Corporation Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
US7829436B2 (en) 2005-12-22 2010-11-09 Sumco Corporation Process for regeneration of a layer transferred wafer and regenerated layer transferred wafer
US7790565B2 (en) * 2006-04-21 2010-09-07 Corning Incorporated Semiconductor on glass insulator made using improved thinning process
US7608521B2 (en) 2006-05-31 2009-10-27 Corning Incorporated Producing SOI structure using high-purity ion shower
US7579654B2 (en) 2006-05-31 2009-08-25 Corning Incorporated Semiconductor on insulator structure made using radiation annealing
EP1926132A1 (en) * 2006-11-23 2008-05-28 S.O.I.Tec Silicon on Insulator Technologies Chromium-free etching solution for Si-substrates and SiGe-substrates, method for revealing defects using the etching solution and process for treating Si-substrates and SiGe-substrates using the etching solution
JP2008153411A (ja) 2006-12-18 2008-07-03 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
JP4820801B2 (ja) * 2006-12-26 2011-11-24 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
US7759233B2 (en) 2007-03-23 2010-07-20 Micron Technology, Inc. Methods for stressing semiconductor material structures to improve electron and/or hole mobility of transistor channels fabricated therefrom, and semiconductor devices including such structures
JP5289805B2 (ja) 2007-05-10 2013-09-11 株式会社半導体エネルギー研究所 半導体装置製造用基板の作製方法
US7939424B2 (en) 2007-09-21 2011-05-10 Varian Semiconductor Equipment Associates, Inc. Wafer bonding activated by ion implantation
KR101499175B1 (ko) 2007-10-04 2015-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제조방법
JP5522917B2 (ja) 2007-10-10 2014-06-18 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
JP5688203B2 (ja) * 2007-11-01 2015-03-25 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP2009272471A (ja) * 2008-05-08 2009-11-19 Sumco Corp 貼り合わせウェーハの製造方法
US20100022070A1 (en) 2008-07-22 2010-01-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
US8278187B2 (en) * 2009-06-24 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate by stepwise etching with at least two etching treatments
KR101731809B1 (ko) * 2009-10-09 2017-05-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 재생 방법, 재생된 반도체 기판의 제조 방법, 및 ｓｏｉ 기판의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1223462A (zh) * 1997-12-26 1999-07-21 佳能株式会社 腐蚀半导体工件的方法、设备及制造半导体工件的方法
US6500732B1 (en) * 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6596610B1 (en) * 1999-11-29 2003-07-22 Shin-Etsu Handotai Co. Ltd. Method for reclaiming delaminated wafer and reclaimed delaminated wafer
US20060097218A1 (en) * 2004-11-09 2006-05-11 General Chemical Performance Products Llc Etchants containing filterable surfactant
US7354844B2 (en) * 2005-02-04 2008-04-08 Sumco Corporation Method for manufacturing SOI substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107206627A (zh) * 2015-01-15 2017-09-26 西尔特克特拉有限责任公司 用于将晶片从供体衬底无切屑地分离的分离设备
CN107403778A (zh) * 2016-05-19 2017-11-28 胡川 半导体基板及半导体板制作方法
CN113192823A (zh) * 2021-04-27 2021-07-30 麦斯克电子材料股份有限公司 一种soi键合工艺后衬底片的再生加工方法
CN113192823B (zh) * 2021-04-27 2022-06-21 麦斯克电子材料股份有限公司 一种soi键合工艺后衬底片的再生加工方法

Also Published As

Publication number Publication date
WO2010150671A1 (en) 2010-12-29
SG176602A1 (en) 2012-01-30
JP2011029619A (ja) 2011-02-10
TW201118941A (en) 2011-06-01
KR20120032487A (ko) 2012-04-05
US8404563B2 (en) 2013-03-26
TWI524409B (zh) 2016-03-01
US20100330778A1 (en) 2010-12-30

Similar Documents

Publication Publication Date Title
CN102460642A (zh) 半导体衬底的再加工方法及soi衬底的制造方法
CN101728312B (zh) Soi衬底及其制造方法
KR101629193B1 (ko) Ｓｏｉ 기판의 제작 방법
US8288245B2 (en) Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of SOI substrate
US8278187B2 (en) Method for reprocessing semiconductor substrate by stepwise etching with at least two etching treatments
JP5865786B2 (ja) 半導体基板の再生方法、及びｓｏｉ基板の作製方法
US8318588B2 (en) Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
KR101752901B1 (ko) 반도체 기판의 재생 방법, 재생 반도체 기판의 제작 방법, 및 ｓｏｉ 기판의 제작 방법
JP5865057B2 (ja) 半導体基板の再生方法、及びｓｏｉ基板の作製方法
JP5364345B2 (ja) Ｓｏｉ基板の作製方法
JP5634210B2 (ja) 半導体基板の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120516