TWI524409B - 半導體基板的再生處理方法及ｓｏｉ基板的製造方法 - Google Patents

半導體基板的再生處理方法及ｓｏｉ基板的製造方法 Download PDF

Info

Publication number
TWI524409B
TWI524409B TW099120266A TW99120266A TWI524409B TW I524409 B TWI524409 B TW I524409B TW 099120266 A TW099120266 A TW 099120266A TW 99120266 A TW99120266 A TW 99120266A TW I524409 B TWI524409 B TW I524409B
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
semiconductor
substrate
insulating film
film
Prior art date
Application number
TW099120266A
Other languages
English (en)
Other versions
TW201118941A (en
Inventor
花岡一哉
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201118941A publication Critical patent/TW201118941A/zh
Application granted granted Critical
Publication of TWI524409B publication Critical patent/TWI524409B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

半導體基板的再生處理方法及SOI基板的製造方法
本發明係關於在SOI(Silicon on Insulator：絕緣體上矽)基板的製造中副產生的半導體基板的再生處理方法及SOI基板的製造方法。
近年來，對使用在絕緣表面上設置有薄單晶矽層的SOI基板而代替塊狀矽晶片的積體電路進行研究開發。藉由有效地利用形成在絕緣表面上的薄單晶矽膜的特長，可以將積體電路中的電晶體形成為彼此完全分離。並且，可以將電晶體做成完全耗盡型。因此，可以實現高集成、高速驅動、低耗電壓等附加價值高的半導體積體電路。
作為SOI基板的製造方法之一，可舉出智慧切割(Smart Cut，註冊商標)。藉由採用智慧切割，也可以不僅製造在矽基板上具有單晶矽膜的SOI基板，而且還可以製造在玻璃基板等的絕緣基板上具有單晶矽膜的SOI基板(例如，參照專利文獻1)。使用智慧切割的在玻璃基板上具有單晶矽薄膜的SOI基板的製造方法的概要是如下。首先，在單晶矽晶圓的表面形成二氧化矽膜。接著，藉由對單晶矽晶圓植入氫離子，在單晶矽晶圓中的具有預定深度處形成氫離子植入面。接著，隔著二氧化矽膜將植入有氫離子的單晶矽晶圓接合到玻璃基板。然後，藉由進行熱處理，該氫離子植入面成為劈開面，且植入有氫離子的單晶矽晶圓分離為薄膜狀，因此可以在接合的玻璃基板上形成單晶矽薄膜。該智慧切割有時被稱為氫離子植入剝離法。
[專利文獻1]日本專利申請公開第2004-87606號公報
當藉由智慧切割製造SOI基板時，在將半導體基板(接合基板)貼合到基底基板之後，藉由分離半導體基板形成基底基板上的薄膜的半導體膜。在貼合的半導體基板的大部分從基底基板分離。但是，藉由進行再生處理，可以將從基底基板分離的半導體基板(分離之後的半導體基板)再次用於SOI基板製造用的半導體基板。由於藉由反復上述製程，可以利用一個半導體基板形成多個SOI基板用半導體膜，因此可以實現製造SOI基板時的成本的縮減和高效化。
但是，由於市場上出售的單晶矽晶片等的半導體基板的周圍部中因單晶矽晶圓的拋光而存在有稱為塌邊(Edge Roll Off：E.R.O.)的基板厚度與中間部分相比薄的部分，不容易將半導體基板的周圍部貼合到基底基板。
由此，在與基底基板上的薄膜的半導體膜分離之後的半導體基板的周圍部形成本來貼合在基底基板上的半導體層和絕緣膜殘留的凸部。
在此，作為用來去除半導體基板周圍的凸部而實現平坦化的方法，可舉出化學機械拋光法(Chemical Mechanical Polishing：CMP法)。但是，因為CMP法是機械地拋光基板表面的方法，所以當完全去除形成在分離之後的半導體基板周圍部的凸部時有半導體基板的去除部分的厚度增大的問題。也就是說，由於再生處理製程中的半導體基板的去除部分的厚度增大且能夠再生使用一個半導體基板的次數減少，因此導致成本的增大。
鑒於上述問題，本發明的目的之一是一種半導體基板的再生處理方法，其中當將半導體膜分離之後的半導體基板再生為可用於SOI基板的製造的再生半導體基板時縮減分離之後的半導體基板的去除部分的厚度，從而增大一個半導體基板的再生使用的次數。
本發明說明所公開的發明結構的一個實施例是一種半導體基板的再生處理方法，其中，對殘留在分離之後的半導體基板周圍部的脆化層、半導體層及絕緣膜進行去除絕緣膜的第一蝕刻處理，並且作為去除脆化層及半導體層的第二蝕刻處理，將包含用作使半導體基板的半導體氧化的氧化劑的物質、溶解半導體的氧化物的物質、用作對於半導體的氧化及半導體的氧化物的溶解的減速劑的物質的混合溶液用作蝕刻劑來選擇性地去除殘留在分離之後的半導體基板周圍部的脆化層及半導體層。
本發明說明所公開的發明結構的一個實施例是一種採用氫離子植入剝離法將植入有H+離子的半導體基板貼合到基底基板，並且對當在基底基板上形成從半導體基板分離的半導體膜時副產生的分離之後的半導體基板進行再生處理的方法，其中，在分離之後的半導體基板周圍部形成有殘留的的脆化層、半導體層及絕緣膜，藉由第一蝕刻處理去除殘留的絕緣膜，並且藉由將包含用作使半導體氧化的氧化劑的物質、溶解半導體的氧化物的物質、用作對於半導體的氧化及半導體的氧化物的溶解的減速劑的物質的混合溶液用作蝕刻劑的第二蝕刻處理去除殘留的脆化層及半導體層。
本發明說明所公開的發明結構的另一個實施例是一種採用氫離子植入剝離法將植入有H+離子的半導體基板貼合到基底基板，並且對當在基底基板上形成從半導體基板分離的半導體膜時副產生的分離之後的半導體基板進行再生處理的方法，其中，在分離之後的半導體基板周圍部形成有脆化層、半導體層及絕緣膜，藉由第一蝕刻處理去除殘留的絕緣膜，並且藉由將包含用作使半導體基板的半導體氧化的氧化劑的物質、溶解半導體的氧化物的物質、用作對於半導體的氧化及半導體的氧化物的溶解的減速劑的物質的混合溶液用作蝕刻劑的第二蝕刻處理去除殘留的半導體層及脆化層。
在上述結構中，還可以在第二蝕刻處理之後對半導體基板進行平坦化處理。作為平坦化處理，可以進行拋光處理或雷射照射處理。此外，也可以組合進行拋光處理或雷射照射處理。對於處理製程的順序也沒有限制。
本發明說明所公開的發明結構的另一個實施例是一種SOI基板的製造方法，包括如下步驟：在半導體基板上形成絕緣膜，藉由氫離子植入法從半導體基板的表面植入H+離子形成脆化層，隔著絕緣膜貼合半導體基板與基底基板，在脆化層中將半導體基板分離為隔著絕緣膜貼合到基底基板上的半導體膜和分離之後的半導體基板，其中，在分離之後的半導體基板周圍部形成有殘留的脆化層、半導體層及絕緣膜，藉由第一蝕刻處理去除殘留的絕緣膜，藉由將包含用作使半導體基板的半導體氧化的氧化劑的物質、溶解半導體的氧化物的物質、用作對於半導體的氧化及半導體的氧化物的溶解的減速劑的物質的混合溶液用作蝕刻劑來去除殘留的脆化層及殘留的半導體層第二蝕刻處理去除殘留的錯化層及半導體層，對分離之後的半導體基板進行拋光形成再生半導體基板，並且將再生半導體基板再次用作半導體基板。
在上述結構中，作為用於第二蝕刻處理的蝕刻劑，可以應用如下混合溶液：作為用作使半導體氧化的氧化劑的物質使用硝酸，作為溶解半導體的氧化物的物質使用氫氟酸，並且作為用作對於半導體的氧化及半導體的氧化物的溶解的減速劑的物質使用醋酸。此外，在此情況下，作為混合溶液中的混合比的條件，較佳的是：氫氟酸的體積大於醋酸的體積的0.01倍且小於0.3倍，硝酸的體積大於醋酸的體積的0.01倍且小於1倍，且大於氫氟酸的體積的0.1倍且小於100倍。
由於本發明的一個實施例可以選擇性地去除殘留在分離之後的半導體基板周圍部的脆化層及半導體層，因此可以縮減分離之後的半導體基板的去除部分的厚度且增大能夠再生使用一個半導體基板的次數。
下面，關於本發明的實施例將參照附圖給予說明。但是，本發明可以以多個不同形式來實施，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是其方式和詳細內容可以被變換為各種各樣的形式而不脫離本發明的宗旨及其範圍。因此，本發明不應該被解釋為僅限定在本實施例所記載的內容中。注意，在本發明說明的附圖中，使用相同的附圖標記來表示相同的部分或具有相同功能的部分，而有時省略其說明。
[實施例1]
在本實施例中，參照圖1A至1D說明當製造SOI基板時副產生的分離之後的半導體基板的再生處理方法。
對基底基板貼合半導體基板(接合基板)，進行加熱處理，並將從該半導體基板分離的半導體膜形成在基底基板上來製造SOI基板。此時，藉由進行下面所示的再生處理，可以將分離半導體膜之後的半導體基板再次用於SOI基板的製造作為半導體基板。
首先，說明副產生分離之後的半導體基板的情況。圖1A示出半導體基板分離為分離之後的半導體基板121和固定到基底基板120上的半導體膜124的情況。在貼合半導體基板和基底基板120之後，藉由進行加熱處理，在形成在半導體基板內部的脆化層中微孔彼此結合而其體積增大，從而半導體基板分離為固定到基底基板120上的半導體膜124和分離之後的半導體基板121。在此，形成在分離之後的半導體基板121上的分離面129及形成在半導體膜124上的分離面133是該半導體基板中的脆化層的一部分。
在此，作為形成分離之後的半導體基板121及半導體膜124的半導體基板，可以使用市場上出售的半導體基板，例如可以使用矽等的單晶半導體基板或多晶半導體基板。作為市場上出售的矽基板，典型的是，尺寸為直徑5英寸(125mm)，直徑6英寸(150mm)，直徑8英寸(200mm)，直徑12英寸(300mm)，直徑16英寸(400mm)的圓形基板。此外，在市場上出售的矽基板的周圍部存在有用來防止缺口、裂縫的倒角部分。另外，其形狀不侷限於圓形而還可以使用加工為矩形狀等的矽基板。
此外，如圖1A所示，也可以在半導體基板的整個周圍形成絕緣膜。在此情況下，在分離之後成為覆蓋分離之後的半導體基板121地形成的絕緣膜123及半導體膜124之下的絕緣膜122。作為該絕緣膜122及絕緣膜123，可以使用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜等，並且可以使用單層的絕緣膜或使用多個絕緣膜的疊層。特別是，最好利用藉由對半導體基板進行熱氧化獲得的氧化膜形成該絕緣膜122及絕緣膜123。
在此，藉由氫離子剝離法植入H+離子形成半導體基板中的脆化層。注意，在下面的實施例3中進行形成脆化層的離子植入的詳細描述。
此外，半導體膜124隔著絕緣膜122形成在基底基板上。這是因為覆蓋半導體基板地形成絕緣膜122且貼合半導體基板和基底基板120的緣故。另外，也可以在基底基板120上形成絕緣膜。在下面的實施例3中進行這些SOI基板的製造方法的詳細描述。
在此，圖1B示出分離之後的半導體基板121。在分離之後的半導體基板121的周圍部形成有凸部126。在此，凸部126形成在不能貼合半導體基板和基底基板120的部分。這原因是：當半導體基板的周圍部被倒角或在半導體基板的周圍形成有稱為塌邊的基板的厚度與中間部分相比薄且平坦性低的區域時，半導體基板的周圍部不能充分地進行貼合。
凸部126由從半導體基板一側按順序殘留的脆化層127、半導體層125、絕緣膜123構成。在半導體層125及脆化層127中因上述離子植入而形成許多結晶缺陷。此外，還在分離之後的半導體基板121的分離面129產生結晶缺陷，因此平坦性受到損害。
接著，如圖1C所示，藉由第一蝕刻處理去除分離之後的半導體基板121的絕緣膜123。可以藉由將包含氫氟酸的溶液用作蝕刻劑進行濕蝕刻處理去除絕緣膜123。作為包含氫氟酸的溶液，最好使用包含氫氟酸、氟化銨及介面活性劑的混合溶液(例如為Stella Chemifa公司製造，商品名：LAL500)。較佳的是，進行該濕蝕刻處理120秒鐘至1200秒鐘，例如最好進行600秒鐘左右。藉由採用第一蝕刻處理去除絕緣膜123，可以在下次製程的第二蝕刻處理中減少分離之後的半導體基板121的去除部分的厚度，來縮短濕蝕刻的時間。此外，由於藉由將分離之後的半導體基板121浸漬到處理槽的溶液中進行濕蝕刻處理，因此可以進行在同時對多個分離之後的半導體基板121進行處理的批式處理(batch treatment)。由此，可以實現半導體基板的再生處理的高效化。
此外，作為去除絕緣膜123的第一蝕刻處理，只要可去除絕緣膜123則可以採用乾蝕刻法，還可以組合乾蝕刻和濕蝕刻。作為乾蝕刻法，可以使用平行平板型RIE(Reactive Ion Etching：反應離子蝕刻)方法、ICP(Inductively Coupled Plasma：感應耦合電漿)蝕刻法。適當地調節蝕刻條件(施加到線圈型電極的電力量、施加到基板一側的電極的電力量、基板一側的電極溫度等)，以便蝕刻為所希望的加工形狀。
最後，如圖1D所示，藉由進行第二蝕刻處理，選擇性地去除分離之後的半導體基板121的形成凸部126的半導體層125及脆化層127，而形成再生半導體基板132。此外，此時同時使分離面129平坦化。藉由將包含用作使半導體基板的半導體氧化的氧化劑的物質、溶解半導體的氧化物的物質、用作對於半導體的氧化和半導體的氧化物的溶解的減速劑的物質的混合溶液用作蝕刻劑進行濕蝕刻處理，可以去除半導體層125及脆化層127。最好進行第二蝕刻處理1分鐘至10分鐘左右，例如最好進行2分鐘至4分鐘左右。此外，最好將液溫設定為10℃至30℃左右，例如最好設定為室溫。
在此，作為用作使半導體氧化的氧化劑的物質，最好使用硝酸。此外，作為溶解半導體的氧化物的物質，最好使用氫氟酸。此外，作為用作對於半導體的氧化和半導體的氧化物的溶解的減速劑的物質，最好使用醋酸。明確而言，較佳的是：將具有藉由將70wt%的硝酸的體積設定為大於97.7wt%的醋酸的體積的0.01倍且小於1倍，並設定為大於50wt%的氫氟酸的體積的0.1倍且小於100倍，且將50wt%的氫氟酸的體積大於97.7wt%的醋酸的體積的0.01倍且小於0.3倍可以獲得的組成的混合溶液用作蝕刻劑。更佳的是：將具有藉由將70wt%的硝酸的體積設定為97.7wt%的醋酸的體積的0.2倍或以上且0.5倍或以下，並設定為50wt%的氫氟酸的體積的1倍或以上且10倍或以下，且將50wt%的氫氟酸的體積設定為97.7wt%的醋酸的體積的0.1倍或以上且0.2倍或以下可以獲得的組成的混合溶液用作蝕刻劑。例如，50wt%的氫氟酸、70wt%的硝酸和97.7wt%的醋酸的體積比最好為1：3：10、1：2：10、1.5：3：10、2：2：10、1：10：20、1：1：10。
在此，由於形成凸部126的半導體層125及脆化層127具有氫離子的植入所引起的結晶缺陷及多個微孔，因此可以容易使第二蝕刻處理的蝕刻劑的混合溶液浸透。由此，不僅從半導體層125的表面而且可以從半導體層125及脆化層127的內部進行濕蝕刻處理。在此，在很多情況下，濕蝕刻處理在半導體層125及脆化層127中沿與基板平面垂直的方向形成深的垂直孔地進展，擴大該垂直孔地進行。因此，以比分離之後的半導體基板121的沒形成有凸部126的部分的蝕刻速率高的蝕刻速率對半導體層125及脆化層127進行濕蝕刻處理。
也就是說，藉由將包含用作使半導體基板的半導體氧化的氧化劑的物質、溶解半導體的氧化物的物質、用作對於半導體的氧化和半導體的氧化物的溶解的減速劑的物質的混合溶液用作蝕刻劑進行濕蝕刻處理，可以選擇性地去除半導體層125及脆化層127。此時，由於在半導體層125及脆化層127中存在有離子植入所引起的結晶缺陷，因此快速地被蝕刻。此外，由於分離面129也具有結晶缺陷，因此快速地被蝕刻。但是，當分離面129、半導體層125及脆化層127被去除時，其下面的結晶缺陷的含有量少的半導體層132的表面露出，所以蝕刻速率降低。由此，凸部126大致選擇性地被蝕刻。可以抑制分離之後的半導體基板121的凸部126之外的部分的半導體基板的厚度減少的情況，從而可以縮減再生半導體基板132的去除部分的厚度，並可以增大能夠再生使用一個半導體基板的次數。此外，因為藉由進行同時處理多個分離之後的半導體基板121的批式(batch type)處理容易進行濕蝕刻處理，所以可以實現再生處理的高效化。另外，因可以以較短的時間進行第二蝕刻處理而可以實現再生處理的高效化。
另外，有時在第二蝕刻處理之後分離面129殘留。在此情況下，最好藉由進行如實施例2所示的拋光處理等，去除分離面129。
此外，也可以在第二蝕刻處理之後，對半導體基板進行上述那樣的拋光處理或雷射照射處理等的平坦化處理。拋光處理及雷射照射處理可以多次進行或組合進行。此外，對於處理製程的順序也沒有限制而適當地選擇，即可。也可以進行使用燈光代替雷射的光照射處理。
藉由上述製程，分離之後的半導體基板121再生為再生半導體基板132。
如本實施例所示，藉由在進行第一蝕刻處理去除絕緣膜之後，使用包含用作使半導體氧化的氧化劑的物質、溶解半導體的氧化物的物質、用作對於半導體的氧化和半導體的氧化物的溶解的減速劑的物質的混合溶液進行第二蝕刻處理，可以選擇性地去除殘留在分離之後的半導體基板的周圍部的脆化層及半導體層，所以可以縮減再生半導體基板的去除部分的厚度並增大能夠再生使用一個半導體基板的次數。
另外，本實施例所示的結構可以與其他實施例所示的結構適當地組合而實施。
[實施例2]
在本實施例中，參照圖2A至2C說明與實施例1不同的分離之後的半導體基板的再生處理方法。
首先，直到圖2A所示的進行第一蝕刻處理而使分離之後的半導體基板121上的絕緣膜123被去除的狀態藉由與實施例1同樣的製程進行再生處理。接著，與實施例1同樣地進行第二蝕刻處理。在此，當如圖2B所示那樣分離之後的半導體基板130的平坦性不充分時，如本實施例所示，藉由對分離之後的半導體基板130進行平坦化處理形成再生半導體基板132。此外，在即使藉由第二蝕刻處理也不能充分地去除分離面129的情況下，也最好藉由平坦化處理去除殘留的分離面129。
作為平坦化處理，可以進行拋光處理或雷射照射處理。拋光處理或雷射照射處理可以多次進行或組合進行。此外，對於處理製程的順序也沒有限制而適當地選擇，即可。也可以進行使用燈光代替雷射的光照射處理。在本實施例中示出作為平坦化處理進行拋光處理的例子。
作為分離之後的半導體基板130的拋光方法，最好使用化學機械拋光法(CMP法)。在此，CMP法是指以被加工物的表面為標準而根據該標準藉由化學‧機械的複合作用使表面平坦化的方法。一般而言，CMP法是一種方法，其中在拋光臺上貼附砂布，且一邊在被加工物和砂布之間提供漿料(拋光劑)，一邊將拋光台和被加工物分別旋轉或搖動，來因漿料和被加工物表面之間的化學反應以及砂布和被加工物的機械拋光的作用而對被加工物的表面進行拋光。
採用CMP法的拋光可以一次進行或多次進行。當多次進行拋光時，最好在進行高拋光率的第一拋光之後，進行低拋光率的最終拋光。作為第一拋光，較佳的是：使用聚氨酯砂布，將漿料的粒徑設定為120nm至180nm，例如設定為150nm左右。作為最終拋光，較佳的是：使用絨面革的砂布，將漿料的粒徑設定為45nm至75nm，例如設定為60nm左右。如上所述，藉由對分離之後的半導體基板130進行拋光，可以形成以平均表面粗糙度為0.2nm至0.5nm左右的方式受到平坦化及鏡面化的再生半導體基板132。此外，如上所述，藉由組合拋光率不同的拋光，可以在短時間內進行分離之後的半導體基板130的平坦化及鏡面化。
如此，在藉由第一蝕刻處理及第二蝕刻處理去除分離之後的半導體基板121的半導體層125及脆化層127之後，進行採用CMP法的拋光，可以獲得平坦性更高的再生半導體基板。
另外，本實施例所示的結構可以與其他實施例所示的結構適當地組合而實施。
[實施例3]
在根據本實施例的SOI基板的製造方法中，將接合基板的半導體基板接合到基底基板製造形成有從半導體基板分離的半導體膜的SOI基板。而且，對半導體膜分離之後的半導體基板進行再生處理並作為接合基板再次利用。下面，參照圖3A至5C以及圖6的SOI基板製造製程圖說明根據所公開的發明的一個實施例的SOI基板的製造方法之一。
首先，說明在半導體基板100中形成脆化層104，並進行與接合基板120貼合的準備的製程。下面的製程相當於圖6中的製程A(接合基板製程)。
首先，準備如圖3A所示那樣的半導體基板100(相當於圖6的製程A-1)。作為半導體基板100，可以使用市場上出售的半導體基板，例如可以使用矽等的單晶半導體基板或多晶半導體基板。作為市場上出售的矽基板，典型的是，尺寸為直徑5英寸(125mm)，直徑6英寸(150mm)，直徑8英寸(200mm)，直徑12英寸(300mm)，直徑16英寸(400mm)的圓形基板。此外，在市場上出售的矽基板的周圍部存在有如圖3A所示那樣的用來防止缺口、裂縫的倒角部分。另外，其形狀不侷限於圓形而可以使用加工為矩形狀等的矽基板。在下面的說明中，示出作為半導體基板100使用矩形狀的單晶矽基板的情況。
注意，最好使用硫酸和過氧化氫以及純水的混合液(SPM)、氨水和過氧化氫以及純水的混合液(APM)、鹽酸和過氧化氫以及純水的混合液(HPM)、稀釋的氫氟酸(DHF)等預先對半導體基板100的表面適當地進行清洗。此外，也可以交替噴出氟酸和純水的混合液以及臭氧水對半導體基板100的表面進行清洗。
接著，如圖3B所示，在對半導體基板100的表面進行清洗之後，在半導體基板100上形成絕緣膜122(相當於圖6的製程A-2)。作為該絕緣膜122，可以使用單層的絕緣膜或使用多個絕緣膜的疊層。例如，在本實施例中，將氧化矽用作絕緣膜122。作為構成絕緣膜122的膜，可以使用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜等的其組成中包含矽的絕緣膜。
注意，在本發明說明中，氧氮化矽膜是指在其組成中氧原子多於氮原子的膜，並且當利用盧瑟福背散射能譜分析法(RBS：Rutherford Backscattering Spectrometry)和氫正向散射法(HFS：Hydrogen Forward Scattering)進行測量時，作為濃度範圍，其包含50at%到70at%的氧、0.5at%到15at%的氮、25at%到35at%的Si和0.1at%到10at%的氫。另外，氮氧化矽膜是指在其組成中氮原子多於氧原子的膜，並且當利用RBS及HFS進行測量時，作為濃度範圍，其包含5at%至30at%的氧、20at%至55at%的氮、25at%至35at%的Si、10at%至30at%的氫。但是，當將構成氧氮化矽或氮氧化矽的原子的總計設為100at%時，氮、氧、Si及氫的含有比率包括於上述範圍內。
當將氧化矽用作絕緣膜122時，可以使用矽烷和氧或TEOS(正矽酸乙酯)和氧等的混合氣體並採用熱CVD、電漿CVD、常壓CVD、偏壓ECRCVD等的氣相成長法形成絕緣膜122。在此情況下，也可以藉由氧電漿處理使絕緣膜122的表面緻密化。
此外，也可以將使用有機矽烷氣體並採用化學氣相成長法製造的氧化矽用作絕緣膜122。作為有機矽烷氣體，可以應用正矽酸乙酯(TEOS：化學式Si(OC2H5)4)、四甲基矽烷(TMS：化學式Si(CH3)4)、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(SiH(OC2H5)3)、三(二甲氨基)矽烷(SiH(N(CH3)2)3)等含矽化合物。
此外，也可以使用藉由使半導體基板100氧化而獲得的氧化膜形成絕緣膜122。作為用來形成上述氧化膜的熱氧化處理，可以使用乾氧化，並且還可以藉由將含鹵素的氣體添加到氧化氣圍中。作為含鹵素的氣體，可以使用選自HCl、HF、NF3、HBr、Cl2、ClF3、BCl3、F2、Br2等中的其中之一者或多種氣體。注意，在圖3B中，覆蓋半導體基板100地形成有絕緣膜，但是本實施例不侷限於此。當使用CVD法等在半導體基板100上設置絕緣膜122時，也可以僅在半導體基板100的一個表面上形成絕緣膜122。
例如，在相對於氧包含0.5vol%至10vol%(最好為3vol%)的比率的HCl的氣圍中，在700℃以上且1100℃以下的溫度下進行熱處理。例如，在950℃左右的溫度下進行熱處理。處理時間是0.1小時至6小時，較佳的是0.5小時至1小時，即可。可以將要形成的氧化膜的厚度設定為10nm至1100 nm(較佳的是50nm至150nm)，例如設定為100nm。
藉由進行上述含鹵素的氣圍中的熱氧化處理，可以使氧化膜包含鹵素。當使氧化膜包含濃度為1×1017atoms/cm3至1×1021atoms/cm3的鹵族元素時氧化膜中的鹵素俘獲外因性雜質的重金屬(例如，Fe、Cr、Ni、Mo等)，因此可以防止後面形成的半導體膜的污染。
此外，藉由在絕緣膜122中包含氯等的鹵素，可以對半導體基板100帶來不良影響的雜質(例如，Na等的可動離子)進行吸雜。明確而言，藉由在形成絕緣膜122之後進行的熱處理，包含在半導體基板100中的雜質析出到絕緣膜122中，並且與鹵族原子(例如，氯原子)起反應而被俘獲。由此，可以固定俘獲在絕緣膜122中的該雜質從而防止半導體基板100的污染。
特別是，藉由包含鹵素的氣圍下的熱處理使絕緣膜122包含氯等的鹵素有效於半導體基板100的清洗不充分的情況或去除反復進行再生處理而使用的半導體基板的污染的情況。
此外，由於因包含在氧化處理的鹵族元素而半導體基板100的表面的缺陷飽和，因此可以減少氧化膜和半導體基板100之間的介面的定域能級密度。
此外，包含在絕緣膜122中的鹵素在絕緣膜122中產生應變。其結果是，絕緣膜122的對水分的吸收率提高，從而水分的擴散速度增高。也就是說，當在絕緣膜122的表面存在有水分時，可以使存在於該表面的水分快速地吸收到絕緣膜122中而擴散。
此外，當將氮化矽用作絕緣膜122時，可以使用矽烷和氨的混合氣體並採用電漿CVD法等的氣相成長法形成。此外，當將氮氧化矽用作絕緣膜122時，使用矽烷和氨的混合氣體或矽烷和一氧化二氮的混合氣體並採用電漿CVD等的氣相成長法形成。
例如，當將絕緣膜122形成為單層結構的障壁膜時，可以使用厚度為15nm或以上且300nm或以下的氮化矽膜、氮氧化矽膜形成。
當將絕緣膜122形成為用作障壁膜的兩層結構的膜時，上層由阻擋功能高的絕緣膜構成。例如，可以使用厚度為15nm或以上且300nm或以下的氮化矽膜、氮氧化矽膜形成上層的絕緣膜。雖然這些膜的防止雜質擴散的阻擋效果高，但是內部應力高。因此，作為與半導體基板100接觸的下層的絕緣膜，最好使用具有緩和上述絕緣膜的應力的效果的膜。作為具有緩和上層的絕緣膜的應力的效果的絕緣膜，具有氧化矽膜、氧氮化矽膜及藉由半導體基板100的熱氧化形成的熱氧化膜等。下層的絕緣膜的厚度可以為5nm或以上且200nm或以下。
例如，為了將絕緣膜122用作障壁膜，使用氧化矽膜和氮化矽膜、氧氮化矽膜和氮化矽膜、氧化矽膜和氮氧化矽膜、氧氮化矽膜和氮氧化矽膜等的組合形成絕緣膜122。
接著，如圖3C所示，對半導體基板100隔著絕緣膜122如箭頭所示那樣地植入在電場加速的H+離子，而離半導體基板100的表面有預定的深度處形成具有微孔的脆化層104(圖6的製程A-3)。可以根據離子束的加速能和離子束的入射角調節形成脆化層104的區域的深度。可以根據加速電壓、劑量等調節加速能量。在具有與離子的平均侵入深度大致相同的深度的區域形成脆化層104。由此，根據添加離子的深度，決定在後面從半導體基板100分離的半導體膜124的厚度。可以將形成脆化層104的深度設定為從半導體基板100的表面起10nm或以上且500nm或以下的範圍內，最好設定為50nm以上且200nm以下，例如設定為100nm左右。注意，在本實施例中，在形成絕緣膜122之後植入離子，但是不侷限於此而可以在形成絕緣膜122之前植入離子。
使用離子植入裝置形成脆化層104。離子植入裝置是質量分離型裝置。離子植入裝置是對電漿中的離子種進行質量分離而將某個特定質量的離子種植入到被處理體的裝置。
離子植入裝置是對使源氣體電漿激發而產生的多個離子種進行質量分離，並將特定的離子種照射到配置在處理室內的被處理體的品質分離型的裝置。從而，在使用離子植入裝置的情況下，對使氫氣體或PH3進行激發而產生的H+離子進行質量分離，使H+離子加速而將加速了的H+離子照射到半導體基板100。
接著，對形成有絕緣膜122的半導體基板100進行清洗。藉由利用純水的超聲波清洗，或藉由利用純水和氮的雙流體噴射清洗，可以進行該清洗製程。作為超聲波清洗最好使用兆赫超音波清洗(兆聲波清洗)。在超聲波清洗和雙流體噴射清洗之後，可以使用臭氧水對半導體基板100清洗。藉由使用臭氧水進行清洗，可以除去有機物並且進行表面的活化處理以便改善絕緣膜122的表面的親水性。
除了利用臭氧水的清洗之外，還可以藉由原子束或離子束的照射處理、紫外線處理、臭氧處理、等離體處理、偏壓施加電漿處理或自由基處理進行絕緣膜122的表面的活化處理(相當於圖6的製程A-4)。當利用原子束或離子束時，可以採用氬等的惰性氣體中性原子束或惰性氣體離子束。
在此，說明臭氧處理的一例。例如，藉由在包含氧的氣圍中照射紫外線(UV)，可以對被處理體的表面進行臭氧處理。在包含氧的氣圍下照射紫外線的臭氧處理還稱為UV臭氧處理或紫外線臭氧處理等。藉由在包含氧的氣圍中照射紫外線中的包括短於200nm的波長的光和包括200nm以上的波長的光，可以一邊產生臭氧，一邊從臭氧產生單態氧。藉由照射紫外線中的包括短於180nm的波長的光，也可以一邊產生臭氧，一邊從臭氧產生單態氧。
以下示出在包含氧的氣圍下，藉由照射包括短於200nm的波長的紫外光及包括200nm以上的波長的紫外光而發生的反應例。
O2+hν(λ1nm)→O(3P)+O(3P)　(1)
O(3P)+O2→O3　(2)
O3+hν(λ2nm)→O(1D)+O2　(3)
在上述反應式(1)中，藉由在包含氧(O2)的氣圍下照射包括短於200nm的波長(λ1nm)的光(hν)，產生基態的氧原子(O(3P))。接著，在反應式(2)中，基態的氧原子(O(3P))和氧(O2)起反應來產生臭氧(O3)。在反應式(3)中，藉由在包含所產生的臭氧(O3)的氣圍下照射包括200n以上m的波長(λ2nm)的光，產生激發態的單態氧O(1D)。在包含氧的氣圍下，一邊藉由照射紫外線中的包括短於200nm的波長的光產生臭氧，一邊藉由照射包括200nm以上的波長的光分解臭氧產生單態氧。例如，可以藉由包含氧的氣圍下的低壓汞燈照射(λ1=185nm，λ2=254nm)進行上述臭氧處理。
此外，示出在包含氧的氣圍下照射包括短於180nm的波長的光發生的反應的例子。
O2+hν(λ3nm)→O(1D)+O(3P)　(4)
O(3P)+O2→O3　(5)
O3+hν(λ3nm)→O(1D)+O2　(6)
在上述反應式(4)中，藉由在包含氧(O2)的氣圍下照射包括短於180nm的波長(λ3nm)的光，產生激發態的單態氧O(1D)和基態的氧原子(O(3P))。接著，在反應式(5)中，基態的氧原子(O(3P))和氧(O2)起反應來產生臭氧(O3)。在反應式(6)中，藉由在包含所產生的臭氧(O3)的氣圍下照射包括短於180nm的波長(λ3nm)的光，產生激發態的單態氧和氧。藉由在包含氧的氣圍下照射包括紫外線中的短於180nm的波長的光，產生臭氧，並藉由分解臭氧或氧來產生單態氧。例如，可以藉由包含氧的氣圍下的Xe受激準分子UV燈照射(λ3=172nm)進行上述那樣的臭氧處理。
可以利用包括短於200nm的波長的光來切斷附著到被處理體表面的有機物等的化學鍵，並可以利用臭氧或由臭氧產生的單態氧來對附著到被處理體表面的有機物或被切斷化學鍵的有機物等進行氧化分解而去除。藉由進行上述那樣的臭氧處理，可以提高被處理體表面的親水性及清潔性，而實現與基底基板的堅固的的接合。
在包含氧的氣圍下藉由照射紫外線產生臭氧。臭氧有效於附著在被處理體表面的有機物的去除。此外，單態氧與臭氧同等地或優於其地有效於附著在被處理體表面的有機物的去除。臭氧及單態氧是啓動態的氧的例子，也被統稱為啓動氧。如使用上述反應式等說明那樣，由於還有在產生單態氧時產生臭氧或由臭氧產生單態氧的反應，所以為方便起見，在此將單態氧所參與的反應也稱為臭氧處理。
接著，說明進行貼合基底基板120和半導體基板100的準備的製程。下面的製程相當於圖6中的製程B。
首先，準備基底基板120(相當於圖6的製程B-1)。作為基底基板120，應用矽晶片或鍺晶片等的半導體晶片、砷化鎵或磷化銦等的化合物半導體晶片。作為基底基板120也最好應用單晶半導體晶片，也可以應用多晶半導體晶片。還可以使用晶格具有應變的矽、對矽添加有鍺的矽鍺等的半導體晶片。藉由其晶格常數比矽大的矽鍺或氮化矽上的成膜，可以形成具有應變的矽。此外，作為基底基板也可以使用耐熱溫度高的石英基板。在本實施例中，作為基底基板120使用矽晶片。
此外，在基底基板120上預先形成絕緣膜(相當於圖6的製程B-2)。例如，作為絕緣膜，在基底基板120的表面上形成用作障壁膜的氮化矽膜、氮氧化矽膜、氮化鋁膜或氮氧化鋁膜等。此外，由於這種絕緣膜成為接合層，因此最好使絕緣膜的表面為平滑以抑制接合不良。具體地，以如下條件形成絕緣膜：將絕緣膜的表面的平均表面粗糙度(Ra)設定為0.50nm或以下，將均方根粗糙度(Rms)設定為0.60nm或以下，更佳的是，將絕緣膜的表面的平均表面粗糙度設定為0.35nm或以下，將均方根面粗糙度設定為0.45nm或以下。以10nm或以上且200nm或以下，最好以50nm或以上且100nm或以下的範圍內的厚度設置絕緣膜。
在進行貼合之前，對基底基板120的表面進行清洗。可以利用使用鹽酸和過氧化氫溶液的清洗、兆赫超音波清洗、雙流體噴射清洗或使用臭氧水的清洗進行基底基板120的表面的清洗。此外，與絕緣膜122同樣，最好對基底基板120的表面進行原子束或離子束的照射處理、紫外線處理、臭氧處理、等離體處理、偏壓施加電漿處理或自由基處理等的表面活化處理，然後進行貼合(圖6的製程B-3)。
接著，說明貼合半導體基板100和基底基板120，並將半導體基板100分離為貼合到成為SOI基板的基底基板120的半導體膜124和受到再生處理製程而再次利用的半導體基板121的製程。下面的製程相當於圖6中的製程C(貼合製程)。
接著，如圖4A所示，以絕緣膜122朝向基底基板120一側的方式隔著絕緣膜122貼合半導體基板100和基底基板120(相當於圖6的製程C-1)。
當進行貼合時，對基底基板120的端部的一個部分施加0.1N/cm2至500N/cm2左右的壓力，最好施加1N/cm2至20N/cm2左右的壓力。絕緣膜122和基底基板120從對基底基板120施加壓力的部分開始接合，自發地擴展於整個面，然後一個基底基板120和半導體基板100貼合。
但是，當如本實施例那樣地半導體基板100的周圍部被倒角時，在倒角部基底基板120和半導體基板100不接觸。
此外，當製造半導體基板100時，採用CMP法等作為最終拋光。在CMP法中，漿料(拋光劑)進入到半導體基板100和砂布之間，然後因離心力而從半導體基板100和砂布之間出來，從而拋光半導體基板100。但是，如果此時所進入的漿料少，則半導體基板100周圍的拋光比中間部分的拋光快速地進行，而在半導體基板100的周圍形成稱為塌邊的基板的厚度比中間部分薄且平坦性低的區域。當半導體基板100的端部不受到倒角時也，有時因半導體基板100的周圍部的E.R.O區域而在半導體基板100周圍部不能貼合基底基板120和半導體基板100。
此外，在當傳送半導體基板100時等因載體等而半導體基板100周圍部產生損傷情況下也有時在半導體基板100的周圍部不能貼合基底基板120和半導體基板100。
因為利用范德華力進行接合，所以在室溫下也實現堅固的接合。再者，藉由對半導體基板100和基底基板120施加壓力，可以利用氫鍵實現堅固的接合。另外，由於可以在低溫下進行上述接合，因此如上所述，基底基板120可以使用各種材料。
當貼合基底基板和多個半導體基板100時，有時因為半導體基板100的厚度彼此不同而產生絕緣膜122的表面不與基底基板120接觸的半導體基板100。因此，較佳的是，對各半導體基板100分別施加壓力而不只對一個部分施加壓力。此外，如果絕緣膜122的表面的高度具有稍微的差異，也只要因基底基板120的彎曲而使絕緣膜122的一部分與基底基板120密切接觸，就可以在絕緣膜122的整個表面上進行接合。
最好在對基底基板120貼合半導體基板100之後，進行加熱處理以便增高接合介面的接合力(相當於圖6的製程C-2)。該處理溫度是不使脆化層104產生裂縫的溫度。可以在200℃或以上至450℃或以下的溫度範圍進行處理。此外，藉由在以該範圍內的溫度進行加熱的同時，對基底基板120貼合半導體基板100，實現絕緣膜122和基底基板120之間的堅固的接合的接合力。最好在進行貼合的裝置或地方中連續地進行用來增加接合介面的接合力的加熱處理。此外，也可以在用來增加接合介面的接合力的加熱處理之後，以脆化層104為境界連續地進行分離半導體基板100的熱處理。
另外，如果當貼合半導體基板100和基底基板120時對接合面附著微粒等，則附著部分不接合。為了防止微粒附著到接合面，最好在氣密的處理室中貼合半導體基板100和基底基板120。再者，當貼合半導體基板100和基底基板120時，例如也可以將處理室內處於5.0×10-3Pa左右的低於大氣壓的狀態。此外，使接合處理的氣圍為乾淨。
接著，藉由如圖4B所示那樣地進行加熱處理，在脆化層104中相鄰的微孔彼此接合而微孔的體積增大。其結果是，在脆化層104中，伴隨爆炸性的反應而半導體膜124從半導體基板100分離(相當於圖6的製程C-3)。因為絕緣膜122的一部分與基底基板120接合，所以從半導體基板100中分離的半導體膜124固定到基底基板120上。此外，在半導體膜124上因脆化層104分離而形成分離面133。由於分離面133在分離半導體基板100之前是脆化層104的一部分，因此包含多量的氫且因半導體基板100的分離而形成有結晶缺陷。用來將半導體膜124從半導體基板100分離的加熱處理的溫度為不超過基底基板120的應變點的溫度。注意，將半導體膜124分離了的半導體基板100稱為分離之後的半導體基板121。
對於該加熱處理，可以使用RTA(Rapid Thermal Anneal：快速熱退火)裝置、電阻加熱爐、微波加熱裝置。作為RTA裝置，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置。
當使用GRTA裝置時，加熱溫度可以為550℃或以上且650℃或以下，處理時間可以為0.5分鐘或以上且60分鐘或以下。當使用電阻加熱裝置時，加熱溫度可以為200℃或以上且650℃或以下，處理時間可以為2小時或以上且4小時或以下。
此外，也可以藉由利用高頻如微波等的介電加熱進行上述加熱處理。可以藉由將在高頻發生裝置中產生的頻率為300MHz至3THz的高頻照射到半導體基板100進行利用介電加熱的加熱處理。具體地，例如藉由將2.45GHz的微波以900W照射14分鐘，可以使在脆化層中使微孔膨脹並使相鄰的微孔彼此接合，從而最終分離半導體基板100。
此外，由於分離之後的半導體基板121的分離面129也與半導體膜124上的分離面133同樣地在分離半導體基板100之前是脆化層104的一部分，因此包含多量的氫，並且因半導體基板100的分離而形成結晶缺陷。
此外，在很多情況下，半導體基板100的周圍部因傳送半導體基板100時的損傷、倒角部及E.R.O區域等不接觸於基底基板120。當在該狀態下從半導體基板100分離半導體膜124時，不與基底基板120接合的半導體基板100的周圍部殘留在半導體基板100，並且在分離之後的半導體基板121的周圍部形成凸部126。凸部126由脆化層127、半導體層125、絕緣膜123構成。在基底基板120上貼合其尺寸比半導體基板100小的半導體膜124。
另外，也可以將到本實施例所示的製程C為止的製程利用於實施例1或實施例2來形成分離之後的半導體基板121。
接著，說明去除分離面133並使貼合到基底基板120的半導體膜124的表面平坦化來恢復晶性的製程。下面的製程相當於圖6中的製程D(SOI基板的精製程)。
在與基底基板120密切接觸的半導體膜124上的分離面133中，因脆化層104的形成及脆化層104中的半導體基板100的分離而產生結晶缺陷而損壞平坦性。因此，如圖4C所示，也可以藉由拋光去除分離面133來使半導體膜124的表面平坦化(相當於圖6的製程D-1)。雖然平坦化不一定是需要的，但是藉由進行平坦化，可以提高半導體膜和在後面形成的閘極絕緣膜之間的介面的特性。具體地，可以藉由化學機械拋光法(CMP法)或噴液拋光法等進行拋光。在此，當去除分離面133時，有時半導體膜124也受到拋光而薄膜化。
此外，也可以藉由蝕刻去除分離面133來使半導體膜124平坦化。作為蝕刻，採用反應離子蝕刻(RIE：Reactive Ion Etching)法、ICP(Inductively Coupled Plasma：感應耦合電漿)蝕刻法、ECR(Electron Cyclotron Resonance：電子迴旋共振)蝕刻法、平行平板型(電容耦合型)蝕刻法、磁控管電漿蝕刻法、雙頻電漿蝕刻法或螺旋波電漿蝕刻法等的乾法蝕刻法，即可。另外，也可以使用上述拋光和上述蝕刻的兩者去除分離面133來使半導體膜124的表面平坦化。
此外，藉由上述拋光及上述蝕刻，不僅可以使半導體膜124的表面平坦化，而且可以使半導體膜124減薄到最適合於在後面形成的半導體元件的厚度。
另外，為了結晶缺陷的減少及平坦性的提高，也可以對分離面133及半導體膜124照射雷射(對應於圖6的製程D-2)。
此外，當在照射雷射之前藉由乾蝕刻去除分離面133並使半導體膜124的表面平坦化時，有時因乾蝕刻而在半導體膜124的表面附近產生結晶缺陷等的損傷。但是，藉由上述雷射照射還可以修復因乾蝕刻產生的損傷。
因為在該雷射的照射製程中，可以抑制基底基板120的溫度上升，所以可以將耐熱性低的基板用作基底基板120。最好藉由雷射照射使分離面133完全熔化，並使半導體膜124部分熔化。這是因為如下緣故：當使半導體膜124完全熔化時，因在成為液相的半導體膜124中無秩序地產生核而半導體膜124再晶化，因此半導體膜124的晶性降低。藉由使半導體膜124部分熔化產生所謂的縱向成長，其中從在半導體膜124中不熔化的固相部分進展結晶成長。因縱向成長所引起的再結晶化，而半導體膜124的結晶缺陷減少且恢復晶性。注意，半導體膜124處於完全熔化狀態是指半導體膜124熔化到與絕緣膜122的介面且成為液體狀態的狀態。另一方面，半導體膜124處於部分熔化狀態是指上層熔化而成為液相，且下層成為固相的狀態。
接著，也可以在照射雷射之後對半導體膜124的表面進行蝕刻。當在照射雷射之後對半導體膜124的表面進蝕刻時，不一定需要在照射雷射之前對半導體膜124上的分離面133進行蝕刻。此外，當在雷射照射之前對半導體膜124上的分離面133進行蝕刻時，不一定需要在雷射照射前後對半導體膜124的表面進行蝕刻。另外，也可以在雷射照射之前後兩者的時序進行蝕刻。
藉由上述蝕刻，不僅可以使半導體膜124的表面平坦化，而且可以使半導體膜124減薄到最適合於在後面形成的半導體元件的厚度。
最好在照射雷射之後，對半導體膜124進行加熱處理(對應於圖6的製程D-3)。藉由該加熱處理，可以消除藉由雷射照射也不恢復的半導體膜124的缺陷，並緩和半導體膜124的應變。對於該加熱處理，可以使用RTA(Rapid Thermal Anneal：快速熱退火)裝置、電阻加熱爐、微波加熱裝置。作為RTA裝置，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置。圖4C示出藉由上述步驟製造的SOI基板。
由於本實施例使用將耐熱溫度高的矽晶片用於半導體基板100及基底基板120，因此可以進行1000℃以上(典型的是100℃至1300℃)的加熱處理。當為形成脆化層而進行的離子植入製程中，半導體基板100的半導體層受到被植入的離子所引起的損壞，但是在提高上述半導體基板100與基底基板120的接合強度的熱處理中，恢復單晶半導體層因離子諸如製程所受到的損壞。再者，藉由對基底基板120上的單晶半導體層進行高溫的加熱處理，可以提高表面的晶性及平坦性。
參照圖7說明使用這樣製造的SOI基板製造半導體裝置的例子。下面的製程相當於圖6中的製程F(裝置製程)。
圖7是包括n通道型薄膜電晶體的電晶體280及p通道型薄膜電晶體的電晶體281的半導體裝置的例子。藉由組合多個薄膜電晶體(TFT)，可以形成各種半導體裝置。
作為SOI基板，可以使用本實施例所示的方法製造的SOI基板。電晶體280、電晶體281隔著絕緣膜122形成在基底基板120上。
下面說明圖7所示的半導體裝置的製造方法。
如上述實施例所示，在基底基板120上隔著絕緣膜122製造形成有半導體膜的SOI基板。
對半導體膜及絕緣膜122的一部分進行蝕刻形成元件分離層283，並由元件分離層283對半導體膜進行元件分離，來如圖7所示形成元件區251、元件區252。元件區251構成n通道型TFT，元件區252構成p通道型TFT。例如，作為元件分離層283使用氧化矽膜，即可。
在元件區251、元件區252上形成絕緣膜254。接著，在元件區251上隔著絕緣膜254形成閘電極255，在元件區252上隔著絕緣膜254形成閘電極256。
此外，在進行半導體膜的蝕刻之前，最好對SOI基板的半導體膜添加硼、鋁、鎵等的成為受體的雜質元素或磷、砷等的成為施體的雜質以抑制TFT的臨界值電壓。例如，對形成n通道型TFT的區域添加成為受體的雜質元素，對形成p通道型TFT的區域添加成為施體的雜質元素。
接著，在元件區251形成n型的低濃度雜質區257，並且在元件區252形成p型的高濃度雜質區259。具體地，在元件區251形成n型的低濃度雜質區257。因此，使用抗蝕劑覆蓋成為p通道型TFT的元件區252並對元件區251添加雜質元素。作為雜質元素添加磷或砷，即可。藉由採用離子摻雜法或離子植入法添加雜質元素，閘電極255成為掩罩，且在元件區251自對準地形成n型的低濃度雜質區257。元件區251的與閘電極255重疊的區域成為通道形成區258。
接著，在去除覆蓋元件區252的掩罩之後，使用抗蝕劑掩罩覆蓋成為n通道型TFT的元件區251。接著，藉由離子摻雜法或離子植入法對元件區252添加雜質元素。作為雜質元素，可以添加硼、鋁、鎵等。在雜質元素的添加製程中，閘電極256用作掩罩，且在元件區252自對準地形成p型的高濃度雜質區259。高濃度雜質區259用作源極區或汲極區。元件區252的與閘電極256重疊的區域成為通道形成區260。雖然在此說明了在形成n型的低濃度雜質區257之後，形成p型的高濃度雜質區259的方法，也可以預先形成p型的高濃度雜質區259。
接著，在去除覆蓋元件區251的抗蝕劑之後，藉由電漿CVD法等形成具有由氮化矽等的氮化合物及氧化矽等的氧化物構成的單層結構或疊層結構的絕緣膜。藉由對該絕緣膜進行垂直方向上的各向異性蝕刻，形成與閘電極255、閘電極256的側面接觸的側壁絕緣膜261、側壁絕緣膜262。藉由該各向異性蝕刻，絕緣膜254也受到蝕刻。
接著，使用抗蝕劑覆蓋元件區252，且為了在元件區251形成用作源極區或汲極區的高濃度雜質區，藉由離子植入法或離子摻雜法對元件區251以高劑量對元件區251添加雜質元素。閘電極255以及側壁絕緣膜261成為掩罩，形成n型的高濃度雜質區域267。接著，進行用於雜質元素的活化的加熱處理。
在進行活化的加熱處理之後，形成包含氫的絕緣膜268。在形成絕緣膜268之後，以350℃或以上且450℃或以下的溫度進行加熱處理，來使包含在絕緣膜268中的氫擴散到元件區251、元件區252中。絕緣膜268可以藉由處理溫度是350℃或以下的電漿CVD法，沉積氮化矽或氮氧化矽來形成。藉由對元件區251、元件區252供應氫，可以有效地補償在元件區251、元件區252中以及在其與絕緣膜254的介面上成為俘獲中心的缺陷。
然後，形成層間絕緣膜269。層間絕緣膜269可以使用由氧化矽膜、BPSG(Boron Phosphorus Silicon Glass：硼磷矽玻璃)膜等無機材料構成的絕緣膜形成，或者使用選自聚醯亞胺、丙烯酸樹脂等有機樹脂膜中的單層結構的膜、疊層結構的膜形成。在層間絕緣膜269中形成接觸孔之後，形成佈線270。當形成佈線270時，例如，可以使用利用金屬障壁膜夾著鋁膜或鋁合金膜等低電阻金屬膜而構成的三層結構的導電膜來形成。金屬障壁膜可以由鉬、鉻、鈦等的金屬膜形成。
藉由上述製程，可以製造具有n通道型TFT和p通道型TFT的半導體裝置。由於在用於本實施例的半導體裝置的SOI基板的製造過程中，對分離之後的半導體基板進行再生處理製程來從一個半導體基板形成多個半導體膜，因此可以謀求製造成本的減少及生產率的提高。
雖然參照圖7說明了半導體裝置及其製造方法，但是藉由除了TFT之外，與TFT一起形成電容器、電阻器等各種半導體元件，可以製造具有高附加價值的半導體裝置。
在任何種類的半導體裝置諸如微處理器、圖像處理電路等的積體電路、可以以非接觸的方式與詢問器進行資料的收發的RF標籤、半導體顯示裝置等的製造中，可以應用本實施例所示的SOI基板，。半導體顯示裝置包括：液晶顯示裝置；在每一個像素中都具備以有機發光元件(OLED)為典型的發光元件的發光裝置；DMD(數位微鏡設備)；PDP(電漿顯示面板)；FED(場發射顯示器)等以及在驅動電路中具有使用半導體膜的電路元件的另一種半導體顯示裝置。
接著，說明對分離之後的半導體基板121進行再生處理並作為再生半導體基板反復利用的製程。下面的製程相當於圖6的製程E(接合基板再生處理製程)。
首先，取出圖5A所示的分離之後的半導體基板121。在分離之後的半導體基板121的周圍部形成有凸部126。凸部126從半導體基板一側按順序包括脆化層127、半導體層125、絕緣膜123而構成。在半導體層125及脆化層127中，因上述離子植入而形成有多量的結晶缺陷。此外，在分離之後的半導體基板121的分離面129形成結晶缺陷，因此損壞平坦性。
接著，如圖5B所示，藉由第一蝕刻處理去除分離之後的半導體基板121的絕緣膜123(圖6的製程E-1)。在本實施例中示出作為第一蝕刻處理進行濕蝕刻處理的例子，但是只要去除絕緣膜123即可，也可以進行乾蝕刻處理。可以藉由將包含氫氟酸的溶液用作蝕刻劑進行濕蝕刻處理去除絕緣膜123。作為包含氫氟酸的溶液，最好使用包含氫氟酸、氟化銨及介面活性劑的混合溶液(例如為Stella Chemifa公司製造、商品名：LAL500)。較佳的是，進行該第一濕蝕刻處理120秒鐘至1200秒鐘，例如最好進行600秒鐘左右。此外，由於藉由將分離之後的半導體基板121浸漬到處理槽內的溶液中進行濕蝕刻，因此可以在同時對多個分離之後的半導體基板121進行處理。藉由採用濕蝕刻去除絕緣膜123，可以在下次製程的第二蝕刻處理中減少分離之後的半導體基板121的去除部分的厚度，來縮短濕蝕刻的時間。此外，由於藉由進行在同時對多個分離之後的半導體基板121進行處理的批式處理，可以容易進行濕蝕刻處理，因此可以實現再生處理的高效化。
接著，如圖5C所示，藉由進行第二蝕刻處理，選擇性地去除分離之後的半導體基板121的形成凸部126的半導體層125及脆化層127，並形成再生半導體基板132(對應於圖6的製程E-2)。此外，此時同時去除分離面129。藉由將包含用作使半導體基板的半導體氧化的氧化劑的物質、溶解半導體的氧化物的物質、用作對於半導體的氧化和半導體的氧化物的溶解的減速劑的物質的混合溶液用作蝕刻劑進行濕蝕刻處理，可以去除半導體層125及脆化層127。最好進行該濕蝕刻處理1分鐘至10分鐘左右，例如最好進行2分鐘至4分鐘左右。此外，最好將液溫設定為10℃至30℃左右，例如最好設定為室溫。
在此，作為用作使半導體氧化的氧化劑的物質，最好使用硝酸。此外，作為溶解半導體的氧化物的物質，最好使用氫氟酸。此外，作為用作對於半導體的氧化和半導體的氧化物的溶解的減速劑的物質，最好使用醋酸。明確而言，當較佳的是：將具有藉由將70wt%的硝酸的體積設定為大於97.7wt%的醋酸的體積的0.01倍且小於1倍，並設定為大於50wt%的氫氟酸的體積的0.1倍且小於100倍，且將50wt%的氫氟酸的體積設定為大於97.7wt%的醋酸的體積的0.01倍且小於0.3倍可以獲得的組成的混合溶液用作蝕刻劑。更佳的是：將具有藉由將70wt%的硝酸的體積設定為97.7wt%的醋酸的體積的0.2倍或以上且0.5倍或以下，並設定為50wt%的氫氟酸的體積的1倍或以上且10倍或以下，且將50wt%的氫氟酸的體積設定為97.7wt%的醋酸的體積的0.1倍或以上且0.2倍或以下可以獲得的組成的混合溶液用作蝕刻劑。例如，50wt%的氫氟酸、70wt%的硝酸和97.7wt%的醋酸的體積比最好為1：3：10、1：2：10、1.5：3：10、2：2：10、1：10：20、1：1：10。
在此，由於形成凸部126的半導體層125及脆化層127具有氫離子的植入所引起的結晶缺陷及多個微孔，因此可以容易使第二蝕刻處理的蝕刻劑的混合溶液浸透。由此，不僅從半導體層125的表面而且可以從半導體層125及脆化層127的內部進行濕蝕刻。在此，在很多情況下，濕蝕刻在半導體層125及脆化層127中沿與基板平面垂直的方向形成深的垂直孔地進展，擴大該垂直孔地進行。因此，以比沒形成有分離之後的半導體基板121的凸部126的部分的蝕刻速率高的蝕刻速率對半導體層125及脆化層127進行蝕刻。
也就是說，藉由將包含用作使半導體基板的半導體氧化的氧化劑的物質、溶解半導體的氧化物的物質、用作對於半導體的氧化和半導體的氧化物的溶解的減速劑的物質的混合溶液用作蝕刻劑進行濕蝕刻處理，可以選擇性地去除半導體層125及脆化層127。此時，由於在半導體層125及脆化層127中存在有離子照射所引起的結晶缺陷，因此快速地被蝕刻。此外，由於分離面129也具有結晶缺陷，因此快速地被蝕刻。但是，當分離面129、半導體層125及脆化層127被去除時，其下面的結晶缺陷的含有量少的半導體層的表面露出，所以蝕刻速率降低。由此，凸部126大致選擇性地被蝕刻。可以抑制分離之後的半導體基板121的凸部126之外的部分的半導體基板的厚度減少的情況，可以縮減再生半導體基板132的去除部分的厚度，並可以增大能夠再生使用一個半導體基板的次數。此外，因為藉由進行同時處理多個分離之後的半導體基板121的批式處理容易進行濕蝕刻處理，所以可以實現再生處理的高效化。另外，因可以以較短的時間進行第二蝕刻處理而可以實現再生處理的高效化。
此外，因為藉由在同時對多個分離之後的半導體基板121進行處理的批式處理，容易進行濕蝕刻，所以可以謀求再生處理的高效化。另外，可以在較短時間內進行第二蝕刻處理，可以謀求再生處理的高效化。
在此，當分離之後的半導體基板的平坦性不充分時，可以藉由對分離之後的半導體基板進一步進行拋光，提高再生半導體基板132的平坦型(對應於圖6的製程E-3)。此外，即使藉由第二蝕刻處理不能充分地去除分離面129，也最好藉由拋光去除殘留的分離面129。
作為分離之後的半導體基板121的拋光方法，最好使用化學機械拋光法(CMP法)。在此，CMP法是指以被加工物的表面為標準而根據該標準藉由化學‧機械的複合作用使表面平坦化的方法。一般而言，CMP法是一種方法，其中在拋光臺上貼附砂布，且一邊在被加工物和砂布之間提供漿料(拋光劑)，一邊將拋光台和被加工物彼此旋轉或搖動，來因在漿料和被加工物表面之間產生的化學反應以及砂布和被加工物的機械拋光的作用而對被拋光物的表面進行拋光。
採用CMP法的拋光可以一次進行或多次進行。當多次進行拋光時，最好在進行高拋光率的第一拋光之後，進行低拋光率的最終拋光。作為第一拋光，較佳的是：使用聚氨酯砂布，將漿料的粒徑設定為120nm至180nm，例如設定為150nm左右。作為最終拋光，較佳的是：使用絨面革的砂布，將漿料的粒徑設定為45nm至75nm，例如設定為60nm左右。如上所述，藉由對分離之後的半導體基板進行拋光，可以形成以平均表面粗糙度為0.2nm至0.5nm的方式受到平坦化及鏡面化的再生半導體基板132。此外，如上所述，藉由組合拋光率不同的拋光，可以在短時間內進行分離之後的半導體基板的平坦化及鏡面化。
如此，在藉由第一蝕刻處理及第二蝕刻處理去除分離之後的半導體基板121的半導體層125及脆化層127之後進行採用CMP法的拋光，來可以獲得平坦性更高的再生半導體基板132。
藉由上述製程，分離之後的半導體基板再生為再生半導體基板132。在製程A中將可獲得的再生半導體基板132再次用作半導體基板100。
如本實施例所示，藉由採用半導體基板的再生處理製程反復利用半導體基板，可以實現降低製造SOI基板時的成本。特別是，在藉由第一蝕刻處理去除絕緣膜之後，使用包含用作使半導體基板的半導體氧化的氧化劑的物質、溶解半導體的氧化物的物質、用作對於半導體的氧化及半導體的氧化物的溶解的減速劑的物質的混合溶液進行第二蝕刻處理，來可以選擇性地去除殘留在分離之後的半導體基板的周圍部的脆化層及半導體層，所以縮減分離之後的半導體基板的去除部分的厚度，從而可以增加能夠再生使用一個半導體基板的次數。
另外，本實施例所示的結構可以與其他實施例所示的結構適當地組合而實施。
本發明說明根據2009年6月24日在日本專利局受理的日本專利申請編號2009-149412而製作，所述申請內容包括在本發明說明中。
100．．．半導體基板
104．．．脆化層
120．．．基底基板
121．．．分離之後的半導體基板
122．．．絕緣膜
123．．．絕緣膜
124．．．半導體膜
125．．．半導體層
126．．．凸部
127．．．脆化層
129．．．分離面
130．．．分離之後的半導體基板
132．．．再生半導體基板
133．．．分離面
251．．．元件區
252．．．元件區
254．．．絕緣膜
255．．．閘電極
256．．．閘電極
257．．．低濃度雜質區
258．．．通道形成區
259．．．高濃度雜質區
260．．．通道形成區
261．．．側壁絕緣膜
262．．．側壁絕緣膜
267．．．高濃度雜質區
268．．．絕緣膜
269．．．層間絕緣膜
270．．．佈線
280．．．電晶體
281．．．電晶體
283．．．元件分離層
圖1A至1D是示出根據本發明的一個實施例的分離之後的半導體基板的再生處理方法的圖；
圖2A至2C是示出根據本發明的一個實施例的分離之後的半導體基板的再生處理方法的圖；
圖3A至3C是示出根據本發明的一個實施例的SOI基板的製造方法的圖；
圖4A至4C是示出根據本發明的一個實施例的SOI基板的製造方法的圖；
圖5A至5C是示出根據本發明的一個實施例的SOI基板的製造方法的圖；
圖6是示出根據本發明的一個實施例的SOI基板的製造製程的圖；
圖7是示出使用根據本發明的一個實施例的SOI基板的半導體裝置的圖。
120．．．基底基板
121．．．分離之後的半導體基板
122．．．絕緣膜
123．．．絕緣膜
124．．．半導體膜
125．．．半導體層
126．．．凸部
127．．．脆化層
129．．．分離面
133．．．分離面

Claims (21)

  1. 一種半導體基板的再生處理方法，包括如下步驟：藉由採用氫離子植入剝離法將H+離子植入到半導體基板中，形成脆化層，其中絕緣膜設置在該半導體基板的周圍；將該半導體基板隔著該絕緣膜地接合到基底基板；從該半導體基板分離半導體膜，其中該分離之後的該半導體基板包括：該脆化層的一部分；以及該脆化層上的半導體層，藉由第一蝕刻處理去除該絕緣膜；以及在使用包含氫氟酸、硝酸及醋酸的混合溶液的第二蝕刻處理中藉由去除該脆化層及該半導體層兩者而露出該半導體基板的表面。
  2. 如申請專利範圍第1項的半導體基板的再生處理方法，其中該混合溶液具有如下組成，即藉由將70wt%的硝酸的體積設定為97.7wt%的醋酸的體積的0.2倍或以上且0.5倍或以下，並設定為50wt%的氫氟酸的體積的1倍或以上且10倍或以下獲得的組成，還藉由將該50wt%的氫氟酸的體積設定為該97.7wt%的醋酸的體積的0.1倍或以上且0.2倍或以下獲得的組成。
  3. 如申請專利範圍第1項的半導體基板的再生處理方法， 其中以使該混合溶液浸透到該半導體層及該脆化層的方式進行該第二蝕刻處理。
  4. 如申請專利範圍第1項的半導體基板的再生處理方法，其中在該第二蝕刻處理之後對該半導體基板的表面進行拋光。
  5. 如申請專利範圍第1項的半導體基板的再生處理方法，其中使用包含氫氟酸、氟化銨及介面活性劑的溶液進行該第一蝕刻處理。
  6. 如申請專利範圍第1項的半導體基板的再生處理方法，其中該氫氟酸、硝酸和醋酸之間的體積比為1：3：10。
  7. 如申請專利範圍第1項的半導體基板的再生處理方法，其中該氫氟酸、硝酸和醋酸之間的體積比為1.5：3：10。
  8. 如申請專利範圍第1項的半導體基板的再生處理方法，其中該氫氟酸、硝酸和醋酸之間的體積比為2：2：10。
  9. 如申請專利範圍第1項的半導體基板的再生處理方法， 其中該氫氟酸、硝酸和醋酸之間的體積比為1：10：20。
  10. 如申請專利範圍第1項的半導體基板的再生處理方法，其中該氫氟酸、硝酸和醋酸之間的體積比為1：1：10。
  11. 如申請專利範圍第1項的半導體基板的再生處理方法，其中該半導體基板為矽基板。
  12. 一種基板的製造方法，包括如下步驟：在半導體基板上形成絕緣膜；藉由採用氫離子植入剝離法從該半導體基板的表面植入H+離子，形成脆化層；將該半導體基板隔著該絕緣膜地接合到基底基板；從該半導體基板分離半導體膜，其中該分離之後的該半導體基板包括：該脆化層的一部分；以及該脆化層上的半導體層，藉由第一蝕刻處理去除該絕緣膜；在使用包含氫氟酸、硝酸及醋酸的混合溶液的第二蝕刻處理中藉由去除該脆化層的一部分及該半導體層兩者而露出該半導體基板的表面；以及在該分離之後對該半導體基板進行拋光。
  13. 如申請專利範圍第12項的基板的製造方法， 其中該混合溶液具有如下組成，即藉由將70wt%的硝酸的體積設定為97.7wt%的醋酸的體積的0.2倍或以上且0.5倍或以下，並設定為50wt%的氫氟酸的體積的1倍或以上且10倍或以下獲得的組成，還藉由將該50wt%的氫氟酸體積設定為該97.7wt%的醋酸的體積的0.1倍或以上且0.2倍或以下獲得的組成。
  14. 如申請專利範圍第12項的基板的製造方法，其中以使該混合溶液浸透到該半導體層及該脆化層的方式進行該第二蝕刻處理。
  15. 如申請專利範圍第12項的基板的製造方法，其中使用包含氫氟酸、氟化銨及介面活性劑的溶液進行該第一蝕刻處理。
  16. 如申請專利範圍第12項的基板的製造方法，其中該氫氟酸、硝酸和醋酸之間的體積比為1：3：10。
  17. 如申請專利範圍第12項的基板的製造方法，其中該氫氟酸、硝酸和醋酸之間的體積比為1.5：3：10。
  18. 如申請專利範圍第12項的基板的製造方法，其中該氫氟酸、硝酸和醋酸之間的體積比為2：2：10。
  19. 如申請專利範圍第12項的基板的製造方法，其中該氫氟酸、硝酸和醋酸之間的體積比為1：10：20。
  20. 如申請專利範圍第12項的基板的製造方法，其中該氫氟酸、硝酸和醋酸之間的體積比為1：1：10。
  21. 如申請專利範圍第12項的基板的製造方法，其中該半導體基板為矽基板。
TW099120266A 2009-06-24 2010-06-22 半導體基板的再生處理方法及ｓｏｉ基板的製造方法 TWI524409B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009149412 2009-06-24

Publications (2)

Publication Number Publication Date
TW201118941A TW201118941A (en) 2011-06-01
TWI524409B true TWI524409B (zh) 2016-03-01

Family

ID=43381207

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099120266A TWI524409B (zh) 2009-06-24 2010-06-22 半導體基板的再生處理方法及ｓｏｉ基板的製造方法

Country Status (7)

Country Link
US (1) US8404563B2 (zh)
JP (1) JP2011029619A (zh)
KR (1) KR20120032487A (zh)
CN (1) CN102460642A (zh)
SG (1) SG176602A1 (zh)
TW (1) TWI524409B (zh)
WO (1) WO2010150671A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8318588B2 (en) 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
SG178179A1 (en) 2009-10-09 2012-03-29 Semiconductor Energy Lab Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
CN102543675B (zh) * 2010-12-31 2014-11-05 中芯国际集成电路制造(上海)有限公司 玻璃衬底的处理方法
JP2012195579A (ja) * 2011-03-02 2012-10-11 Sumitomo Chemical Co Ltd 半導体基板、電界効果トランジスタ、半導体基板の製造方法および電界効果トランジスタの製造方法
US9123529B2 (en) * 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
FR2980916B1 (fr) * 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
JP5865057B2 (ja) * 2011-12-19 2016-02-17 株式会社半導体エネルギー研究所 半導体基板の再生方法、及びｓｏｉ基板の作製方法
TWI669835B (zh) 2012-07-05 2019-08-21 日商半導體能源研究所股份有限公司 發光裝置
KR102173801B1 (ko) 2012-07-12 2020-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치의 제작 방법
WO2014113617A1 (en) 2013-01-21 2014-07-24 Innovative Finishes LLC Refurbished component, electronic device including the same, and method of refurbishing a component of an electronic device
US20160075594A1 (en) * 2013-05-17 2016-03-17 Innovative Finishes LLC Refurbishing a component of an electronic device
JP6200273B2 (ja) * 2013-10-17 2017-09-20 信越半導体株式会社 貼り合わせウェーハの製造方法
DE102015000450A1 (de) * 2015-01-15 2016-07-21 Siltectra Gmbh Abtrennvorrichtung zum spanfreien Abtrennen von Wafern von Spendersubstraten
CN107403778A (zh) * 2016-05-19 2017-11-28 胡川 半导体基板及半导体板制作方法
WO2018011731A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Method of a donor substrate undergoing reclamation
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
NL2017198B1 (en) * 2016-07-20 2018-01-26 Jiaco Instr Holding B V Decapsulation of electronic devices
FR3077924B1 (fr) 2018-02-13 2020-01-17 Soitec Structure demontable et procede de demontage utilisant ladite structure
US10686037B2 (en) 2018-07-19 2020-06-16 Vanguard International Semiconductor Corporation Semiconductor structure with insulating substrate and fabricating method thereof
TWI692874B (zh) * 2018-09-17 2020-05-01 世界先進積體電路股份有限公司 半導體結構以及製造方法
CN113192823B (zh) * 2021-04-27 2022-06-21 麦斯克电子材料股份有限公司 一种soi键合工艺后衬底片的再生加工方法

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4936792B1 (zh) * 1970-10-15 1974-10-03
US4517106A (en) * 1984-04-26 1985-05-14 Allied Corporation Soluble surfactant additives for ammonium fluoride/hydrofluoric acid oxide etchant solutions
JPS6286709A (ja) * 1985-10-11 1987-04-21 Mitsubishi Electric Corp 半導体装置の製造方法
CA2069038C (en) * 1991-05-22 1997-08-12 Kiyofumi Sakaguchi Method for preparing semiconductor member
US5494849A (en) * 1995-03-23 1996-02-27 Si Bond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator substrates
US5843322A (en) * 1996-12-23 1998-12-01 Memc Electronic Materials, Inc. Process for etching N, P, N+ and P+ type slugs and wafers
JPH10284431A (ja) * 1997-04-11 1998-10-23 Sharp Corp Ｓｏｉ基板の製造方法
US6013563A (en) * 1997-05-12 2000-01-11 Silicon Genesis Corporation Controlled cleaning process
US6027988A (en) * 1997-05-28 2000-02-22 The Regents Of The University Of California Method of separating films from bulk substrates by plasma immersion ion implantation
US6548382B1 (en) * 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
JPH1154451A (ja) * 1997-08-07 1999-02-26 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
US6413874B1 (en) * 1997-12-26 2002-07-02 Canon Kabushiki Kaisha Method and apparatus for etching a semiconductor article and method of preparing a semiconductor article by using the same
JP3932369B2 (ja) 1998-04-09 2007-06-20 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3395661B2 (ja) * 1998-07-07 2003-04-14 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000223682A (ja) * 1999-02-02 2000-08-11 Canon Inc 基体の処理方法及び半導体基板の製造方法
EP1134808B1 (en) * 1999-07-15 2011-10-05 Shin-Etsu Handotai Co., Ltd. A method of producing a bonded wafer
JP2001085648A (ja) * 1999-07-15 2001-03-30 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法および貼り合わせウエーハ
EP1212787B1 (en) * 1999-08-10 2014-10-08 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
US6500732B1 (en) * 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
JP3943782B2 (ja) * 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
JP2001274368A (ja) * 2000-03-27 2001-10-05 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法およびこの方法で製造された貼り合わせウエーハ
US6521492B2 (en) * 2000-06-12 2003-02-18 Seiko Epson Corporation Thin-film semiconductor device fabrication method
US7183177B2 (en) * 2000-08-11 2007-02-27 Applied Materials, Inc. Silicon-on-insulator wafer transfer method using surface activation plasma immersion ion implantation for wafer-to-wafer adhesion enhancement
JP2002134375A (ja) 2000-10-25 2002-05-10 Canon Inc 半導体基体とその作製方法、および貼り合わせ基体の表面形状測定方法
FR2894990B1 (fr) * 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
JP2003163335A (ja) * 2001-11-27 2003-06-06 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
CN100403543C (zh) * 2001-12-04 2008-07-16 信越半导体株式会社 贴合晶片及贴合晶片的制造方法
JP4772258B2 (ja) 2002-08-23 2011-09-14 シャープ株式会社 Ｓｏｉ基板の製造方法
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP4289837B2 (ja) * 2002-07-15 2009-07-01 アプライド マテリアルズ インコーポレイテッド イオン注入方法及びｓｏｉウエハの製造方法
JP4328067B2 (ja) * 2002-07-31 2009-09-09 アプライド マテリアルズ インコーポレイテッド イオン注入方法及びｓｏｉウエハの製造方法、並びにイオン注入装置
EP1427002B1 (en) 2002-12-06 2017-04-12 Soitec A method for recycling a substrate using local cutting
EP2091075A2 (en) 2002-12-06 2009-08-19 S.O.I.TEC Silicon on Insulator Technologies S.A. A method for recycling a surface of a substrate using local thinning
TWI233154B (en) * 2002-12-06 2005-05-21 Soitec Silicon On Insulator Method for recycling a substrate
RU2217842C1 (ru) * 2003-01-14 2003-11-27 Институт физики полупроводников - Объединенного института физики полупроводников СО РАН Способ изготовления структуры кремний-на-изоляторе
JP2005072070A (ja) * 2003-08-28 2005-03-17 Sumitomo Mitsubishi Silicon Corp 剥離ウェーハの再生処理方法及び再生されたウェーハ
WO2005074033A1 (ja) * 2004-01-30 2005-08-11 Sumco Corporation Ｓｏｉウェーハの製造方法
US7112289B2 (en) * 2004-11-09 2006-09-26 General Chemical Performance Products Llc Etchants containing filterable surfactant
ATE420461T1 (de) * 2004-11-09 2009-01-15 Soitec Silicon On Insulator Verfahren zum herstellen von zusammengesetzten wafern
US7402520B2 (en) * 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
JP4934966B2 (ja) * 2005-02-04 2012-05-23 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
JP5122731B2 (ja) * 2005-06-01 2013-01-16 信越半導体株式会社 貼り合わせウェーハの製造方法
JP4977999B2 (ja) * 2005-11-21 2012-07-18 株式会社Ｓｕｍｃｏ 貼合せ基板の製造方法及びその方法で製造された貼合せ基板
JP4715470B2 (ja) * 2005-11-28 2011-07-06 株式会社Ｓｕｍｃｏ 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
US7829436B2 (en) * 2005-12-22 2010-11-09 Sumco Corporation Process for regeneration of a layer transferred wafer and regenerated layer transferred wafer
US7781309B2 (en) * 2005-12-22 2010-08-24 Sumco Corporation Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
US7790565B2 (en) * 2006-04-21 2010-09-07 Corning Incorporated Semiconductor on glass insulator made using improved thinning process
US7608521B2 (en) * 2006-05-31 2009-10-27 Corning Incorporated Producing SOI structure using high-purity ion shower
US7579654B2 (en) * 2006-05-31 2009-08-25 Corning Incorporated Semiconductor on insulator structure made using radiation annealing
EP1926132A1 (en) * 2006-11-23 2008-05-28 S.O.I.Tec Silicon on Insulator Technologies Chromium-free etching solution for Si-substrates and SiGe-substrates, method for revealing defects using the etching solution and process for treating Si-substrates and SiGe-substrates using the etching solution
JP2008153411A (ja) * 2006-12-18 2008-07-03 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
JP4820801B2 (ja) * 2006-12-26 2011-11-24 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
US7759233B2 (en) * 2007-03-23 2010-07-20 Micron Technology, Inc. Methods for stressing semiconductor material structures to improve electron and/or hole mobility of transistor channels fabricated therefrom, and semiconductor devices including such structures
JP5289805B2 (ja) * 2007-05-10 2013-09-11 株式会社半導体エネルギー研究所 半導体装置製造用基板の作製方法
US7939424B2 (en) * 2007-09-21 2011-05-10 Varian Semiconductor Equipment Associates, Inc. Wafer bonding activated by ion implantation
KR101499175B1 (ko) * 2007-10-04 2015-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제조방법
US7989305B2 (en) * 2007-10-10 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate using cluster ion
JP5688203B2 (ja) * 2007-11-01 2015-03-25 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP2009272471A (ja) * 2008-05-08 2009-11-19 Sumco Corp 貼り合わせウェーハの製造方法
US20100022070A1 (en) * 2008-07-22 2010-01-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
US8278187B2 (en) * 2009-06-24 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate by stepwise etching with at least two etching treatments
SG178179A1 (en) * 2009-10-09 2012-03-29 Semiconductor Energy Lab Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate

Also Published As

Publication number Publication date
TW201118941A (en) 2011-06-01
US20100330778A1 (en) 2010-12-30
SG176602A1 (en) 2012-01-30
CN102460642A (zh) 2012-05-16
WO2010150671A1 (en) 2010-12-29
JP2011029619A (ja) 2011-02-10
KR20120032487A (ko) 2012-04-05
US8404563B2 (en) 2013-03-26

Similar Documents

Publication Publication Date Title
TWI524409B (zh) 半導體基板的再生處理方法及ｓｏｉ基板的製造方法
US8278187B2 (en) Method for reprocessing semiconductor substrate by stepwise etching with at least two etching treatments
KR101731809B1 (ko) 반도체 기판의 재생 방법, 재생된 반도체 기판의 제조 방법, 및 ｓｏｉ 기판의 제조 방법
US8318588B2 (en) Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
JP5865786B2 (ja) 半導体基板の再生方法、及びｓｏｉ基板の作製方法
TWI512815B (zh) 半導體基板之再加工方法、再加工之半導體基板的製造方法、及絕緣層覆矽（ｓｏｉ）基板之製造方法
JP5865057B2 (ja) 半導体基板の再生方法、及びｓｏｉ基板の作製方法
JP2011077506A (ja) Ｓｏｉ基板の作製方法およびｓｏｉ基板
JP5364345B2 (ja) Ｓｏｉ基板の作製方法
JP2011228651A (ja) 半導体基板の再生方法、再生半導体基板の作製方法、及びｓｏｉ基板の作製方法
JP5634210B2 (ja) 半導体基板の作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees