CN107403778A - 半导体基板及半导体板制作方法 - Google Patents

半导体基板及半导体板制作方法 Download PDF

Info

Publication number
CN107403778A
CN107403778A CN201610335492.9A CN201610335492A CN107403778A CN 107403778 A CN107403778 A CN 107403778A CN 201610335492 A CN201610335492 A CN 201610335492A CN 107403778 A CN107403778 A CN 107403778A
Authority
CN
China
Prior art keywords
layer
semiconductor
circuit
chip
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610335492.9A
Other languages
English (en)
Inventor
胡川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN XIUYUAN ELECTRONIC TECHNOLOGY Co.,Ltd.
Original Assignee
胡川
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 胡川 filed Critical 胡川
Priority to CN201610335492.9A priority Critical patent/CN107403778A/zh
Publication of CN107403778A publication Critical patent/CN107403778A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4825—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body for devices consisting of semiconductor layers on insulating or semi-insulating substrates, e.g. silicon on sapphire devices, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明涉及提供一种半导体基板及芯片制作方法，其中半导体基板包括：用于制作电路的半导体层、隔离层、和预留被消减厚度的辅助层；半导体层、隔离层、辅助层依次层叠设置，辅助层的厚度大于半导体层的厚度。采用所述的半导体基板的芯片制作方法，包括：电路制作过程，在所述半导体基板的半导体层上制作电路；降低厚度过程，对辅助层进行磨削或者蚀刻，消减辅助层的厚度，使半导体基板整体的厚度减小而获得电路基板；封装过程，电路基板进行封装获得芯片。在半导体层上制作电路时，辅助层为半导体层提供辅助支撑，半导体层不易变形，可以保证半导体电路的性能；不再需要辅助层做辅助支撑时，消减辅助层的厚度，使电路基板的厚度大幅下降。

Description

半导体基板及半导体板制作方法
技术领域
本发明属于电子领域，具体涉及一种半导体基板及半导体板制作方法。
背景技术
目前，半导体电路通常用硅作为主要材料，硅的物理特性是质地较软易变性、高温易形变，常规方法是将硅的半导体层制成很厚，避免半导体层在制作电路、打孔等加工过程中变形，但是，厚的硅层一方面使整个半导体板的厚度很大，不利于打孔等工艺的进行，特别是制作成3D半导体板，更不利于打孔，另一方面，也使整个半导体板的厚度居高不下，不能制成超薄半导体板，比如可穿戴设备所需要的柔性半导体板。
发明内容
基于此，本发明在于克服现有技术的缺陷，提供一种半导体基板及半导体板制作方法，可以大幅降低半导体板的厚度，制成超薄半导体板。
其技术方案如下：
一种半导体基板，包括：半导体层、隔离层、和预留被消减厚度的辅助层；其中，所述半导体层、所述隔离层以及所述辅助层依次层叠设置，所述辅助层的厚度大于所述半导体层的厚度。
优选地，所述隔离层的材料被四甲基氢氧化铵溶液或者氢氧化钾溶液蚀刻的速度小于同等条件下所述辅助层的材料被蚀刻的速度。
优选地，所述辅助层为硅制成，所述隔离层为二氧化硅制成。
优选地，所述半导体层包括有半导体功能层，所述半导体功能层包括半导体三极管、金属互连线、以及绝缘层。
一种采用上述任一项所述的半导体基板的半导体板制作方法，包括：电路制作过程，在所述半导体基板的半导体层上制作电路；降低厚度过程，对所述半导体基板的辅助层进行磨削或者蚀刻，消减辅助层的厚度，而获得电路基板；或者，对所述半导体基板的辅助层、隔离层进行磨削或者蚀刻，除去辅助层并消减隔离层的部分厚度，而获得电路基板；封装过程，对所述电路基板进行封装获得半导体板。
优选地，在封装过程中，将至少两个所述电路基板层叠设置后进行封装获得半导体板。
优选地，至少两个所述电路基板层叠设置后，采用湿法蚀刻工艺制作芯片过孔，各层电路基板的电路通过芯片过孔相互电连接。
优选地，在封装过程中，在所述电路基板上部分或全部覆盖树脂材料制成柔性半导体板。
优选地，在降低厚度过程中，采用四甲基氢氧化铵溶液或氢氧化钾溶液对所述辅助层进行蚀刻。
优选地，经过所述电路制作过程后所述半导体层包括有半导体功能层，所述半导体功能层包括半导体三极管、金属互连线、以及绝缘层。
本发明的有益效果在于：
在半导体层上制作电路时，辅助层为半导体层提供辅助支撑，使半导体层不易变形，可以保证半导体电路的性能，特别是当电路制作工程发热时，更能防止半导体层温度变化而变形；当半导体层加工完成不再需要辅助层做辅助支撑时，消减辅助层的厚度，使半导体基板的厚度大幅下降成为电路基板。隔离层用于保护半导体层，一方面，在消减辅助层厚度过程中，可以对半导体层进行防护，避免消减辅助层时误伤半导体层，另一方面，在使用半导体板或电路基板时，可以防止本身很薄的半导体层出现裂痕或断裂等损伤。进一步的，在保证电路性能的前提下，尽量减小半导体层和隔离层的厚度，可以进一步降低整个半导体板的厚度。
附图说明
图1为本发明实施例一中半导体基板的结构示意图；
图2为本发明实施例一中电路基板的结构图一；
图3为本发明实施例一中电路基板的结构图二；
图4为本发明实施例一中3D电路板的结构示意图一；
图5为本发明实施例一中3D电路板的结构示意图二；
图6为本发明实施例二中芯片制作方法示意图一；
图7为本发明实施例二中芯片制作方法示意图二；
图8为本发明实施例二中芯片制作方法示意图三；
图9为本发明实施例二中芯片制作方法示意图四；
图10为本发明实施例二中芯片制作方法示意图五；
图11为本发明实施例二中芯片制作方法示意图六；
图12为本发明实施例三线路板制作方法示意图一；
图13为本发明实施例三线路板制作方法示意图二；
图14为本发明实施例三线路板制作方法示意图三；
图15为本发明实施例三线路板制作方法示意图四；
图16为本发明实施例三线路板制作方法示意图五。
附图标记说明：
100、芯片，101、半导体层，102、隔离层，103、辅助层，104、芯片过孔，105、连接层，106、导电部，200、半导体板，210、载体，220、第一粘贴介质，230、提取面，310、线路基板，320、各向异性导电胶，330、过孔，340、封装层，350、弯曲间隙，360、独立触脚。
具体实施方式
下面对本发明作进一步详细说明，但本发明的实施方式不限于此。
实施例一
本实施例中采用半导体基板制成半导体板。如图1所示，半导体基板包括：半导体层101、隔离层102、和预留被消减厚度的辅助层103，辅助层103的厚度大于半导体层101的厚度；其中，半导体层101、隔离层102、辅助层103依次层叠设置，辅助层103的厚度大于半导体层101的厚度。采用上述半导体基板的半导体板200制作方法包括：电路制作过程，在半导体层101上制作电路；降低厚度过程，对辅助层103进行磨削或者蚀刻，消减辅助层103的厚度，使半导体基板整体的厚度减小而获得整体厚度很小的电路基板；封装过程，对电路基板进行封装获得半导体板200。其中，半导体层101用于制作电路，作为电路基板的功能部分，例如在半导体层101上制作晶体管和互连线构成电路。
在半导体层101上制作电路时，辅助层103为半导体层101提供辅助支撑，使半导体层101不易变形，可以保证半导体电路的性能；当半导体层101的加工完成不再需要辅助层103做辅助支撑时，消减辅助层103的厚度，使半导体基板的厚度大幅下降成为电路基板。隔离层102用于保护半导体层101，一方面，在降低厚度过程中，可以对半导体层101进行防护，避免消减辅助层103时误伤半导体层101，另一方面，在使用半导体板200或电路基板时，可以防止本身很薄的半导体层101出现裂痕或断裂等损伤。进一步的，在保证电路性能的前提下，尽量减小半导体层101和隔离层102的厚度，可以进一步降低整个半导体板200的厚度。
降低厚度过程中，根据需要，可以将辅助层103全部去除，形成如图2所示的结构，也可以仅去除部分辅助层103，形成如图3所示的结构，还可以将辅助层103全部去除，并且去除部分隔离层102。
本实施例中，半导体层101为单晶硅制成(不限于本实施例，也可以是其他半导体材料)，辅助层103为硅制成，优选为单晶硅，隔离层102为二氧化硅制成。半导体层101与辅助层103为相同材料制成，辅助层103和半导体层101具有一样的物理特性，利于保持半导体层101的加工。不限于本实施例，辅助层103也可以采用其他的材料制成，可以是含硅材料或其他。
降低厚度过程中，采用四甲基氢氧化铵溶液或者氢氧化钾溶液蚀刻辅助层103，隔离层102的材料被四甲基氢氧化铵溶液或者氢氧化钾溶液蚀刻的速度小于同等条件下辅助层103的材料被蚀刻的速度。当采用四甲基氢氧化铵溶液或者氢氧化钾溶液蚀刻辅助层103以消减辅助层103厚度时，当辅助层103厚度降低为0时，四甲基氢氧化铵溶液或者氢氧化钾溶液触碰到隔离层102，由于隔离层102被蚀刻的速度小于辅助层103被蚀刻的速度，可以防止四甲基氢氧化铵溶液或者氢氧化钾溶液向半导体层101蚀刻而破坏半导体电路。
对于本实施例，隔离层102(二氧化硅)被蚀刻的速度与辅助层103(硅)被蚀刻的速度相差10倍左右，当四甲基氢氧化铵溶液或者氢氧化钾溶液触碰到隔离层102，隔离层102被蚀刻的速度很慢，可以看做蚀刻在隔离层102被终止，隔离层102对半导体层101可以起到很好的保护作用。
不限于本实施例，也可以采用其他蚀刻溶液对辅助层103进行蚀刻；当辅助层103采用其他材料制作时，可以根据需要采用相应的蚀刻溶液；也可以采用物理方法消减辅助层103的厚度，例如激光蚀刻或者研磨、刨削等工艺。
将至少两个电路基板层叠设置后进行封装获得3D电路板，如图4所示。其中，至少两个电路基板层叠设置后，采用湿法蚀刻工艺制作芯片过孔104。由于对消减辅助层103厚度后，使得整个电路基板的厚度大幅减小，将多个电路基板层叠设置制成3D电路板，整个3D电路板的厚度依然很薄，可以采用操作更为方便、快捷的湿法蚀刻工艺制作芯片过孔104。如果采用传统的3D电路板制作方法，由于每一层电路基板的厚度很厚，所制得的3D电路板整体厚度很大，采用湿法蚀刻会使得在芯片过孔104横截面方向产生较宽的侵蚀，使芯片过孔104性能变坏，相比之下，采用本实施例制作的3D电路板，使芯片过孔104的加工效率更高。3D电路板还可以是，如图5所示，3D电路板的相邻两层电路基板之间设有连接层105，连接层105将相邻两层电路基板相粘接，并且连接层105内设有可以导电的导电部106，3D电路板内的各层电路基板(相邻或非相邻)上的电路层可以通过芯片过孔104、导电部106相互导通，实现3D电路板内各层电路基板的功能连通。
由本实施例的方法制成的电路基板的厚度小于或等于10μm，可以在电路基板上部分或全部覆盖树脂材料制成柔性电路板，整个柔性电路板厚度很薄，质地为柔性，能够弯曲扭转而不会损伤柔性电路板本身，可以制作可穿戴设备。
经过电路制作过程后半导体层具有半导体功能层，半导体功能层包括半导体三极管、金属互连线、以及绝缘层。半导体层经过电路制作过程后具有电路功能，可以将最终获得的半导体板可以当做芯片使用，也可以在电路制作过程中在半导体板制作多个电路单元，将半导体板切割为多个芯片来使用，电路单元与芯片一一对应。
实施例二
实施例二与实施例一的区别在于：
如图6至8所示，芯片制作方法，包括：将半导体板200平贴于载体210上，用第一粘贴介质220将所述半导体板200粘贴于所述载体210上，将所述半导体板200分割成至少两片芯片100；用提取装置的提取面230贴靠其中一个所述芯片100，消除或消弱对应的所述芯片100上的第一粘贴介质220的粘性，解除或削弱对应的所述芯片100与所述载体210之间的粘贴关系，所述提取装置通过所述提取面230将半导体板200提取；其中，所述芯片100平贴于所述提取面230上，所述芯片100落入所述提取面230的范围内。
提取芯片100时，消除或消弱对应的芯片100上的第一粘贴介质220的粘性，解除或削弱对应的芯片100与载体210之间的粘贴关系(以下称之为将芯片100“释放”)，使得对应的芯片100可以被提取装置提取；此时，与待提取的芯片100相邻其他芯片100上的第一粘贴介质220的粘性没有被破坏，这些芯片100仍然被粘贴于载体210上，不能被提取装置提取(即芯片100未被“释放”)；当提取装置的提取面230贴靠对应的芯片100时，被释放的芯片100被提取面230提取，由于第一粘贴介质220的粘性，未被释放的芯片100保持粘贴于载体210的状态，不会受到损坏，如此，可以方便的提取特定的芯片100，而不损坏其周边的芯片100；并且，被释放的芯片100平铺于提取面230，芯片100落入提取面230的提取范围内，可以是提取面230的覆盖面大于或等于被释放的芯片100，此时芯片100全部被提取面230覆盖、芯片100的边沿也被贴附于提取面230会是哪个，芯片100整体受力，没有弯曲褶皱、没有应力集中，避免切割导致的细微裂纹恶化，防止芯片100碎裂产生残次品，提高生产合格率。特别是，对于很薄的芯片100，例如厚度小于或等于10μm，提取芯片100时需要将芯片100从载体210上分离，如果芯片100不落入提取面230的范围内，芯片100位于提取范围内的部分被茜拉受力，提取范围外的芯片100常产生弯折，使得芯片100裂痕加深，容易使芯片100碎裂，产生残次品。采用本发明的芯片100制作方法后，能有效地在提取芯片100的过程中保护芯片100不受损，提高产品合格率。
另一方面，即使提取面230的覆盖面大于被释放的芯片100，此时提取面230与未被释放的芯片100接触，由于未被释放的芯片100始终被第一粘贴介质220粘贴于载体210上，提取面230不会对未被释放的芯片100产生破坏。
通过释放待提取的芯片100、不释放其余的芯片100，实现芯片100的选择性释放，利于使芯片100的全部平贴于提取面230上，避免被提取的芯片100受损，同时保障未释放的芯片100不被提取面230提起、不受损坏。
第一粘贴介质220可以为光敏材料或热敏材料，可以通过控制第一粘贴介质220的光照或温度来控制第一粘贴介质220的粘性，本实施例中采用光敏材料(但不限于此，也可以是其他可以被消除或消弱粘性的材料)，当第一粘贴介质220接收符合条件的光照时(例如一定强度的紫外光)，第一粘贴介质220失去粘性，对应的芯片100被释放。可以在载体210上设置至少两个与芯片100的位置相对应的发光器，单独控制发光器照射对应的芯片100上的第一粘贴介质220，可以将对应的芯片100释放；也可以在照射第一粘贴介质220时，遮挡不需要释放的芯片100对应的第一粘贴介质220，实现芯片100的选择性释放。
一个被释放的芯片100被提取后，消除或消弱另一个芯片100上的第一粘贴介质220的粘性，解除或削弱该芯片100与载体210之间的粘贴关系，使得该芯片100被释放，然后用提取装置进行提取，可以是同一个提取面230再次提取，也可以是提取装置上的另一个提取面230进行提取；如此，通过对特定芯片100的选择性释放，实现提取特定的芯片100，同时保证被提取的芯片100不会碎裂、相邻的芯片100不受影响。
可以在提取面230上设置第二粘贴介质，当提取面230贴靠芯片100时，芯片100被第二粘贴介质粘贴于提取面230上。采用粘贴的方式提取芯片100，结构简单、维护方便，优选地，第二粘贴介质使芯片100的所有边沿粘贴于提取面230上。
也可以是，在提取装置上设置真空设备，真空设备在提取面230上形成负压，当提取面230贴靠芯片100时，芯片100被吸附在于提取面230上。真空方式不污染芯片100，利于保护半导体、以及对芯片100进行后续操作；真空吸附面可以覆盖部分或全部被提取的芯片100，优选地，真空吸附面使芯片100的所有边沿吸附于提取面230上，使芯片100更均匀。
芯片100制作方法还包括：在半导体板200上制作至少两个电路单元，电路单元与芯片100对应。可以先在半导体板200上制作电路单元，然后将半导体板200平贴于载体210上，然后将半导体板200分割为芯片100，便于流水化作业。电路单元可以是半导体板200本身的材料制成，也可以是在半导体板200上添加其他材料后制成。制作了电路单元的半导体板200具备一定的电路功能，可以作为芯片100转移到他处使用。不限于此，也可以先将半导体板200平贴于，再将半导体板200分割为芯片100，然后在半导体板200上制作电路单元。
芯片100制作方法，还包括：将芯片100提取后，通过异方性导电胶粘贴于扩展片上，其中扩展片上设置扩展脚，芯片100的电路单元的引脚与扩展脚对接。芯片100的电路单元一般面积较小，电路单元的引脚间隔很小，不便使用，还容易损坏，扩展片面积大于芯片100，扩展脚间隔大于芯片100上引脚的间隔，通过扩展片的扩展，便于使用，同时用扩展脚实现芯片100与其他设备的联接，可以保护芯片100，提高寿命。另一方面，通过异方性导电胶来粘贴芯片100和扩展片，采用很薄的异方性导电胶就可以实现芯片100和扩展片的对接，使芯片100和扩展片所构成的整体更薄。
也可以是，如图9至11所示，将半导体板200分割为至少三个芯片100，在提取装置上设置至少两个提取面230，至少两个提取面230同时贴靠对应的芯片100，消除或消弱对应的芯片100上的第一粘贴介质220的粘性，解除或削弱对应的芯片100与载体210之间的粘贴关系，同时将至少两个芯片100提取；两个提取面230可以是相互分离的，也可以是两个提取面230相邻、并且融合成一体。将所述芯片提取后，将所述提取装置上的至少两个所述芯片贴附于第一扩展片上，所述提取面释放对应的所述芯片，芯片就被放置于第一扩展片上。在将芯片从载体转移至第一扩展片的转运过程中，由于芯片始终贴附于提取面上，转运过程中被提取的两个或两个以上的芯片相互之间的位置关系不改变、相互之间的间距不改变，在半导体板上预定的位置切割为芯片，再将芯片转移至第一扩展片上，芯片相互之间的排布不发生改变，方便芯片的进一步加工。可以是，第一扩展片上可设置有扩展脚，芯片上设置电路单元，电路单元与扩展脚电联通；也可以是，第一扩展片上不设置扩展脚、并且第一扩展片与芯片的电路单元不是电联通，第一扩展片仅作为芯片的支撑，第一扩展片上可以设置两个以上的芯片，芯片与芯片之间电联通。
实施例三
实施例三与实施例二的区别在于：
在制得芯片后，采用芯片制作线路板。
如图12所示，一种线路板结构，包括：线路基板310，线路基板310上设有电路引脚；各向异性导电胶320；芯片100，芯片100上设置芯片100引脚；封装层340；其中，芯片100安装于线路基板310上，各向异性导电胶320设于线路基板310和芯片100之间，芯片100引脚与电路引脚通过各向异性导电胶320对接；封装层340覆盖芯片100，封装层340与线路基板310将芯片100合围其间。
线路板结构还包括：在与芯片100相错开、封装层340与线路基板310相层叠的截面上，封装层340的横截面与线路基板310的横截面满足：当温度在芯片100的工作温度范围内变化时，封装层340热胀冷缩在封装层340的横截面上产生的应力与线路基板310的热胀冷缩在线路基板310的横截面上产生的应力相对应抵消。
如图13所示，线路板结构还包括有安装于线路基板310上的独立触脚，线路基板310位于独立触脚与芯片100之间，线路基板310上设有过孔330，芯片100引脚通过过孔330与独立触脚电连接。
线路板结构还包括：芯片100为至少两个，封装层340为至少两个，每个封装层340至少覆盖一个芯片100，两个封装层340之间设有弯曲间隙。
线路板结构还包括：线路基板310为柔性线路基板310。
优选地，上述芯片100的厚度小于10μm，上述线路基板310为柔性电路板，所获得的线路板柔性很好，可以做成可穿戴设备，封装层340可以有效保护芯片100不被外力损坏，也可以防止芯片100弯折。
上述芯片100可以是裸片或者已经经过封装的集成芯片100，但不限于此，也可以是其他具有电路功能的电子元件。
线路板制作方法包括：芯片100安装于线路基板310上，在芯片100上设置芯片100引脚，在线路基板310上设置电路引脚，芯片100引脚与电路引脚对接；封装层340覆盖芯片100，封装层340和线路基板310将芯片100合围其间。当线路基板310和封装层340随温度变化热胀冷缩时，由于封装层340覆盖芯片100、并且封装层340与线路基板310将芯片100合围其间；对于线路基板310上安装了芯片100的部分，线路基板310和封装层340从芯片100上下、以及四周周边同时挤压芯片100，芯片100同时受力，不会产生变形；对于线路基板310上没有安装芯片100的部分，线路基板310与封装层340同时热胀冷缩，避免变形，即使线路基板310做得很薄也不会发生变形影响性能；芯片100引脚与电路引脚通过各向异性导电胶320对接，各向异性导电胶320可以只需要很薄的一层就可以实现芯片100和线路基板310的电连接，可以进一步减小线路板的厚度。
不限于此，还可以是，芯片100与线路基板310之间设置各向异性导电胶320，芯片100引脚与电路引脚通过各向异性导电胶320对接。
线路板制作方法还包括：根据应力抵消条件选择封装层340或/和线路基板310的横截面大小；其中，应力抵消条件为：在与芯片100相错开、封装层340与线路基板310相层叠的截面上，封装层340的横截面与线路基板310的横截面满足：当温度在芯片100的工作温度范围内变化时，封装层340热胀冷缩在封装层340的横截面上产生的应力与线路基板310的热胀冷缩在线路基板310的横截面上产生的应力相对应抵消。芯片100、线路基板310通常为扁平的片状，其铺开的方向面积大、与铺开方向垂直的横截面的面积小，根据应力抵消条件选择封装层340或/和线路基板310的横截面大小，当温度在芯片100的工作温度范围内变化时，封装层340热胀冷缩在封装层340的横截面上产生的应力与线路基板310的热胀冷缩在线路基板310的横截面上产生的应力相对应抵消，进一步防止芯片100变形。
线路板制作方法还包括：在线路基板310上安装独立触脚，使线路基板310位于独立触脚与芯片100之间，在线路基板310上设置过孔330，将芯片100引脚通过过孔330与独立触脚电连接。一般线路基板310上设有与的电路引脚点连接的外接引脚，芯片100通过外接引脚与外界设备连接，而单独在线路基板310上安装独立触脚，将芯片100引脚通过过孔330与独立触脚电连接，可以是芯片100直接通过过孔330与独立触脚与外界连接，可以支持芯片100的大功率通电，例如对芯片100的供电可以通过独立触脚进行，可以对芯片100提供更大的功率，也避免大功率通过线路基板310产生过高的能量损耗。
线路板制作方法还包括：芯片100为至少两个，封装层340为至少两个，每个封装层340至少覆盖一个芯片100，两个封装层340之间设有弯曲间隙350。两个封装层340之间设有弯曲间隙350，可以减少封装层340的用量，降低线路板的平均厚度。
如图14所示，线路板制作方法还包括：线路基板310为柔性材料制成。尽量减小线路板的厚度有利于柔性电路板的柔性使用，两个封装层340之间设有弯曲间隙350，当弯曲线路板时，会在两个封装层340之间的弯曲间隙350弯折，避免芯片100弯折。
不限于此，如图15、16所示，根据需要，独立触脚360、以及弯曲间隙350可以同时使用也可以单独使用。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种半导体基板，其特征在于，包括：半导体层、隔离层、和预留被消减厚度的辅助层；
其中，所述半导体层、所述隔离层以及所述辅助层依次层叠设置，所述辅助层的厚度大于所述半导体层的厚度。
2.根据权利要求1所述的半导体基板，其特征在于，所述隔离层的材料被四甲基氢氧化铵溶液或者氢氧化钾溶液蚀刻的速度小于同等条件下所述辅助层的材料被蚀刻的速度。
3.根据权利要求3所述的半导体基板，其特征在于，所述辅助层为硅制成，所述隔离层为二氧化硅制成。
4.根据权利要求1至3任一项所述的半导体基板，其特征在于，所述半导体层包括有半导体功能层，所述半导体功能层包括半导体三极管、金属互连线、以及绝缘层。
5.一种采用权利要求1至4任一项所述的半导体基板的半导体板制作方法，其特征在于，包括：
电路制作过程，在所述半导体基板的半导体层上制作电路；
降低厚度过程，对所述半导体基板的辅助层进行磨削或者蚀刻，消减辅助层的厚度，而获得电路基板；或者，对所述半导体基板的辅助层、隔离层进行磨削或者蚀刻，除去辅助层并消减隔离层的部分厚度，而获得电路基板；
封装过程，对所述电路基板进行封装获得半导体板。
6.根据权利要求5所述的半导体板制作方法，其特征在于，在所述封装过程中，将至少两个所述电路基板层叠设置后进行封装获得半导体板。
7.根据权利要求6所述的半导体板制作方法，其特征在于，至少两个所述电路基板层叠设置后，采用湿法蚀刻工艺制作芯片过孔，各层电路基板的电路通过芯片过孔相互电连接。
8.根据权利要求5所述的半导体板制作方法，其特征在于，在所述封装过程中，在所述电路基板上部分或全部覆盖树脂材料制成柔性半导体板。
9.根据权利要求5至8任一项所述的半导体板制作方法，其特征在于，在降低厚度过程中，采用四甲基氢氧化铵溶液或氢氧化钾溶液对所述辅助层进行蚀刻。
10.根据权利要求5至8任一项所述的半导体板制作方法，其特征在于，经过所述电路制作过程后所述半导体层包括有半导体功能层，所述半导体功能层包括半导体三极管、金属互连线、以及绝缘层。
CN201610335492.9A 2016-05-19 2016-05-19 半导体基板及半导体板制作方法 Pending CN107403778A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610335492.9A CN107403778A (zh) 2016-05-19 2016-05-19 半导体基板及半导体板制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610335492.9A CN107403778A (zh) 2016-05-19 2016-05-19 半导体基板及半导体板制作方法

Publications (1)

Publication Number Publication Date
CN107403778A true CN107403778A (zh) 2017-11-28

Family

ID=60394616

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610335492.9A Pending CN107403778A (zh) 2016-05-19 2016-05-19 半导体基板及半导体板制作方法

Country Status (1)

Country Link
CN (1) CN107403778A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563211A (ja) * 1991-08-30 1993-03-12 Mitsubishi Electric Corp 半導体装置の製造方法
JPH11163309A (ja) * 1997-11-26 1999-06-18 Nippon Telegr & Teleph Corp <Ntt> 薄膜半導体装置およびその製造方法
US6177295B1 (en) * 1998-03-16 2001-01-23 U.S. Philips Corporation Method of manufacturing semiconductor devices with “chip size package”
CN1572027A (zh) * 2002-07-24 2005-01-26 株式会社迪斯科 Soi基板的加工方法
CN102460642A (zh) * 2009-06-24 2012-05-16 株式会社半导体能源研究所 半导体衬底的再加工方法及soi衬底的制造方法
CN102479674A (zh) * 2010-11-22 2012-05-30 比亚迪股份有限公司 一种晶圆制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563211A (ja) * 1991-08-30 1993-03-12 Mitsubishi Electric Corp 半導体装置の製造方法
JPH11163309A (ja) * 1997-11-26 1999-06-18 Nippon Telegr & Teleph Corp <Ntt> 薄膜半導体装置およびその製造方法
US6177295B1 (en) * 1998-03-16 2001-01-23 U.S. Philips Corporation Method of manufacturing semiconductor devices with “chip size package”
CN1572027A (zh) * 2002-07-24 2005-01-26 株式会社迪斯科 Soi基板的加工方法
CN102460642A (zh) * 2009-06-24 2012-05-16 株式会社半导体能源研究所 半导体衬底的再加工方法及soi衬底的制造方法
CN102479674A (zh) * 2010-11-22 2012-05-30 比亚迪股份有限公司 一种晶圆制造方法

Similar Documents

Publication Publication Date Title
TWI729073B (zh) 電氣互連橋接技術
CN107650484B (zh) 膜层的贴附方法、显示面板和显示装置的制作方法
CN103325703B (zh) 在封装件形成期间探测芯片
JP2004525778A5 (zh)
JP2016105484A (ja) 高密度有機ブリッジデバイスおよび方法
JP2002353473A5 (zh)
JPH10178028A (ja) 再加工可能な直接チップ取付けアセンブリ
CN103295985A (zh) 晶片封装体及其形成方法
WO2018086298A1 (zh) 表面传感晶片封装结构及其制作方法
TW201322437A (zh) 高電壓交流發光二極體結構
CN105845637A (zh) 双面覆晶薄膜封装结构及其制造方法
KR20180127045A (ko) 전사 부재를 이용한 전자 소자의 적층 구조 및 상기 전자 소자의 제조 방법
CN106465546B (zh) 用于生产嵌入了传感器晶片的印刷电路板的方法，以及印刷电路板
US8698322B2 (en) Adhesive-bonded substrates in a multi-chip module
CN105977169A (zh) 封装体电磁防护层的制造方法
CN107403784A (zh) 线路板制作方法及结构
CN107403778A (zh) 半导体基板及半导体板制作方法
CN107342256A (zh) 半导体工艺及半导体结构
CN107481992A (zh) 指纹识别芯片的封装结构及封装方法
JP6298720B2 (ja) 積層デバイスの製造方法
CN107403755A (zh) 芯片制作方法
US9245814B2 (en) Substrate assembly, method of manufacturing substrate assembly and method of manufacturing chip package
CN208538860U (zh) 一种埋入式光感模组
CN106783633A (zh) 一种扇出的封装结构及其封装方法
CN110290644A (zh) 一种阶梯式金手指线路板的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200312

Address after: 518067 No. 18 Yanshan Road, Shekou Street, Nanshan District, Shenzhen City, Guangdong Province

Applicant after: SHENZHEN XIUYUAN ELECTRONIC TECHNOLOGY Co.,Ltd.

Address before: 322000 Zhejiang city of Jinhua province Yiwu choujiang street high road No. 10 Yiwu high-level personnel innovation park standard plant No.

Applicant before: Hu Chuan

TA01 Transfer of patent application right
RJ01 Rejection of invention patent application after publication

Application publication date: 20171128

RJ01 Rejection of invention patent application after publication