CN107342256A - 半导体工艺及半导体结构 - Google Patents

半导体工艺及半导体结构 Download PDF

Info

Publication number
CN107342256A
CN107342256A CN201710494407.8A CN201710494407A CN107342256A CN 107342256 A CN107342256 A CN 107342256A CN 201710494407 A CN201710494407 A CN 201710494407A CN 107342256 A CN107342256 A CN 107342256A
Authority
CN
China
Prior art keywords
semiconductor
plastic
semiconductor substrate
unit structure
sealed body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710494407.8A
Other languages
English (en)
Inventor
杨鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silergy Semiconductor Technology Ltd
Original Assignee
Hangzhou Silergy Semiconductor Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silergy Semiconductor Technology Ltd filed Critical Hangzhou Silergy Semiconductor Technology Ltd
Priority to CN201710494407.8A priority Critical patent/CN107342256A/zh
Publication of CN107342256A publication Critical patent/CN107342256A/zh
Priority to TW107117179A priority patent/TWI713849B/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供了一种半导体工艺及半导体结构，先由半导体衬底的正面进行半切割后，再在其正面设置保护膜，然后在从半导体衬底衬底的背面进行减薄处理，来分离各个半导体单元结构，从而可以既能减小切割深度，以减少切割刀具的过渡使用，还能在分离各个半导体单元的过程中，避免半导体衬底的有源面的损伤，以及防止各个半导体单元在分离过程中位置的偏移。此外，依据本发明提供的半导体工艺，采用所述保护膜保护半导体衬底的正面后，再进行塑封工艺和塑封料的切割工艺，避免了塑封工艺对半导体衬底正面的不良影响，且最终形成的半导体结构的六个表面均有保护层，可以防止外部环境对半导体结构的不利影响，提高了半导体结构的可靠性。

Description

半导体工艺及半导体结构
技术领域
本发明设计半导体技术领域，尤其涉及一种半导体工艺及半导体结构。
背景技术
晶圆级封装技术是以晶圆(wafer)为加工对象，在晶圆上同时对众多芯片进行封装，最后切割成单个可以直接贴装到基板或印刷电路板上的器件的技术。晶圆级封装由于加工效率高、制造成本低、且具有轻、薄、短、小等优点，而被广泛应用于移动便携式电子产品中。
图1为采用现有的晶圆封装技术形成的单个芯片封装器件示意图，其主要由裸芯片01、正面保护层02、电极03及背面保护层04构成，电极03由经正面保护层02的开口与裸芯片01正面的电极焊盘011电连接，以作为图1所示的芯片封装器件与外部电连接的外引脚。
由图1可见，现有的晶圆级封装工艺形成的单个芯片封装器件只有正面与背面设置了保护层，而其它四个侧面均裸露在外，容易受到外力的影响，从而影响芯片封装器件的可靠性。
发明内容
有鉴于此，本发明提供了一种半导体工艺及半导体结构，以实现对所述半导体结构的六面均进行保护，从而保证了半导体结构的可靠性。
一种半导体工艺，其特征在于，包括：
沿半导体衬底正面的切割道进行预定深度的切割，
在所述半导体衬底的正面贴一层保护膜，
对所述半导体衬底的背面进行减薄处理，以将所述半导体衬底中的多个半导体单元结构分离。
优选地，所述的半导体工艺还包括：
进行塑封工艺，以形成包封各个所述半导体单元结构的塑封体，以及，
去除所述保护膜，以使得所述塑封体的第一表面裸露各个所述半导体单元结构的正面。
优选地，所述的半导体工艺还包括：
在所述塑封体的第一表面上形成图案化的正面保护层，所述正面保护层裸露各个所述半导体单元结构上的电极焊盘，
形成与各个所述电极焊盘电连接的引脚，
沿各个所述半导体单元结构之间的塑封料切割所述塑封体，以分离各个所述半导体单元结构，各个所述半导体单元结构的侧面均被塑封料包封。
优选地，所述的半导体工艺还包括：在切割所述塑封体之前，先由所述塑封体的第二表面处开始行减薄处理，以减小所述各个半导体单元结构的厚度，然后在所述半导体单元结构的背面形成背面保护层，所述塑封体的第二表面与所述第一表面相对。
优选地，对所述半导体衬底的背面进行研磨，以将所述半导体衬底上的多个半导体单元分离。
优选地，所述半导体衬底正面为有源面，所述有源面上设置有电极焊盘。
优选地，在注入所述塑封料后，通过加热或照射紫外线的方式使得所述保护膜与所述半导体单元结构的正面之间的粘性失效，以去除所述保护膜。
优选地，所述塑封工艺包括：
在所述半导体结构单元的背面设置模具，然而在所述保护膜和模具之间注入塑封料，以形成所述塑封体。
优选地，所述半导体衬底为晶圆，所述半导体单元结构为所述晶圆上的芯片单元，所述半导体工艺为晶圆级封装工艺。
一种根据上述任意一项所述半导体工艺所制备的半导体结构。
由上可见，本发明提供的半导体工艺，先由半导体衬底的正面进行半切割后，再在其正面设置保护膜，然后在从半导体衬底衬底的背面进行减薄处理，来分离各个半导体单元结构，从而可以既能减小切割深度，以减少切割刀具的过渡使用，还能在分离各个半导体单元的过程中，避免半导体衬底的有源面的损伤，以及防止各个半导体单元在分离过程中位置的偏移。此外，依据本发明提供的半导体工艺，采用所述保护膜保护半导体衬底的正面后，再进行塑封工艺和塑封料的切割工艺，避免了塑封工艺对半导体衬底正面的不良影响，且最终形成的半导体结构的六个表面均有保护层，可以防止外部环境对半导体结构的不利影响，提高了半导体结构的可靠性。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1为采用现有的晶圆封装技术形成的单个芯片封装器件示意图；
图2a-2j为依据本发明实施例的半导体工艺的各个工艺步骤的剖面结构示意图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的组成部分采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本发明的许多特定的细节，例如每个组成部分的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
图2a-2j为依据本发明实施例的半导体工艺的各个工艺步骤的剖面结构示意图。下面将结合图2a-2j来具体阐述本发明所提供的半导体工艺，本发明提供的半导体工艺主要包括以下步骤。
步骤1：沿半导体衬底正面的切割道进行预定深度的切割。
如图2a所示，半导体衬底1包括多个半导体单元结构11，半导体衬底1正面的切割道12位于各个半导体单元结构11之间。其中，半导体衬底1的正面为有源面，该有源面上设置有电极焊盘111，而半导体衬底1的背面则为与其有源面相对的一面。
如图2b所示，由半导体衬底1的正面的切割道12所在的位置处开始进行切割工艺，切割至预定深度时停止切割，以在切割道12处形成开口。其中，所述预定深度小于半导体衬底1的厚度(半导体衬底1的正面与背面之间的厚度)。即在完成步骤1的切割工艺后，各个半导体单元11仍未分离。
步骤2：在半导体衬底1的正面贴一层保护膜2。
如图2c所示，保护膜2可以为热失效膜或UV失效膜(紫外线失效膜)，保护膜2贴在被进行预定深度切割后的半导体衬底1的正面，其覆盖各个半导体单元结构11的正面及切割道12处的开口，从而实现了对半导体衬底1的有源面的保护，以防止后续工艺对半导体衬底1的有源面的不良影响。
步骤3：对半导体衬底1的背面进行减薄处理，以将半导体衬底1中的多个半导体单元结构11分离。
如图2d所示，在完成步骤2之后，为了便于后续工艺，先将半导体衬底1进行翻转，使得半导体衬底1的背面朝上，正面朝下，然后再对半导体衬底的背面进行减薄处理，以分离各个半导体单元结构11，分离后的各个单元结构11均以正面朝向保护膜2的形式粘贴在保护膜2上，而不会被散落下来。因此保护膜2在除了可以保护半导体衬底1的有源面不被损坏，还在步骤3用于固定各个半导体单元结构11的位置。具体的，在本实施例中，可以采用对半导体衬底1的背面进行研磨的工艺来实现对半导体衬底1的背面进行减薄处理，以将所述半导体衬底分离为多个半导体单元结构。
由此可见，先由半导体衬底1的正面进行半切割后，再在其正面设置保护膜2，然后在从半导体衬底衬底1的背面进行减薄处理，来分离各个半导体单元结构11，从而可以既能减小切割深度，以减少切割刀具的过渡使用，还能在分离各个半导体单元11的过程中，避免半导体衬底1的有源面的损伤，以及防止各个半导体单元11在分离过程中位置的偏移。
此外，本发明提供的半导体工艺步骤还进一步包括以下步骤。
步骤4：如图2e所示，进行塑封工艺，以形成包封各个半导体单元结构11的塑封体。
具体的，在本实施例中，进行塑封工艺的具体步骤可以包括：在半导体结构单元11的背面设置模具，然而在所述保护膜和模具之间注入塑封料3，以形成所述塑封体。所述塑封体由各个半导体单元结构11的背面覆盖在保护层2上，并和保护层2一起包封各个半导体单元结构11。
步骤5：如图2f所示，去除保护膜2，以使得所述塑封体的第一表面裸露出各个半导体单元结构11的正面。
由于保护膜2可以为热失效膜或者UV失效膜，因此可以采用加热或紫外线照射的方式使得保护膜2与所述塑封体的第一表面之间的粘性失效，从而使得保护膜2与所述塑封体的第一表面及半导体单元结构11的正面相分离，从而去除了保护膜2，使得半导体单元结构11上的电极焊盘111也被所述塑封体的第一表面裸露，以便于后续引脚的制作。
步骤6：如图2g所示，在所述塑封体的第一表面上形成图案化的正面保护层4且使得正面保护层4裸露各个半导体单元结构11的正面上的电极焊盘111。
正面保护层4可以为采用临时键合工艺形成的玻璃或硅片等硬质材料。
步骤7：如图2h所示，形成与各个电极焊盘111电连接的引脚5。
引脚5由经正面保护层4的开口与焊盘电极111电连接，且引脚5被正面保护层4裸露在外，以作为半导体单元结构11与外部电路电连接的触点。
具体的，在本实施例中，引脚5包括延伸至正面保护层4中与焊盘电极111电连接的第一部分和位于正面保护层4上的第二部分构成，而在其它实施例中，所述引脚可以包括重布线层和位于重布线层上导电球，其中所述重布线层由经正面保护层4的开口与电极焊盘111电连接，并在正面保护层4上延伸。
步骤8：沿各个半导体单元结构11之间的塑封料3切割所述塑封体，以分离各个半导体单元结构11，使得各个半导体单元结构11的侧面均被塑封料3包封。
具体的，在切割完所述塑封体后，各个半导体单元结构11的背面与侧面(与背面垂直的四个侧面)均被塑封料包封，而各个单元结构11正面除引脚5外，均被正面保护层4所覆盖，因此各个半导体单元结构11的六个面均被保护起来，从而避免了半导体单元结构11受到外部环境的不良影响。
而在本实施例中，为了进一步降低半导体单元结构11的厚度，还可以在进行步骤8之前，由所述塑封体的第二表面处开始进行减薄处理，以减小各个半导体单元结构的厚度，然后在在所述半导体单元结构的背面形成背面保护层6，具体如图2i所示，在形成完背面保护层6之后，再沿切割塑封体3及其背面的背面保护层6，以形成突然2j所示的半导体结构。其中所述塑封体第二表面与其第一表面相对。
在本实施例中，半导体衬底1为晶圆，而半导体单元结构为芯片单元(即半导体裸芯片)，则依据本发明提供的半导体工艺在本实施例中为晶圆级封装工艺，与常规晶圆级封装工艺不同的是，依据本法半导体工艺的实施例提供的晶圆级封装工艺还包括形成芯片侧壁保护层的工艺。
由上可见，本发明提供的半导体工艺，由于先由半导体衬底的正面进行半切割后，再在其正面设置保护膜，然后在从半导体衬底衬底的背面进行减薄处理，来分离各个半导体单元结构，从而可以既能减小切割深度，以减少切割刀具的过渡使用，还能在分离各个半导体单元的过程中，避免半导体衬底的有源面的损伤，以及防止各个半导体单元在分离过程中位置的偏移。此外，依据本发明提供的半导体工艺，采用所述保护膜保护半导体衬底的正面后，再进行塑封工艺和塑封料的切割工艺，避免了塑封工艺对半导体衬底正面的不良影响，且最终形成的半导体结构的六个表面均有保护层，可以防止外部环境对半导体结构的不利影响，提高了半导体结构的可靠性。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种半导体工艺，其特征在于，包括：
沿半导体衬底正面的切割道进行预定深度的切割，
在所述半导体衬底的正面贴一层保护膜，
对所述半导体衬底的背面进行减薄处理，以将所述半导体衬底中的多个半导体单元结构分离。
2.根据权利要求1所述的半导体工艺，其特征在于，还包括：
进行塑封工艺，以形成包封各个所述半导体单元结构的塑封体，以及，
去除所述保护膜，以使得所述塑封体的第一表面裸露各个所述半导体单元结构的正面。
3.根据权利要求2所述的半导体工艺，其特征在于，还包括：
在所述塑封体的第一表面上形成图案化的正面保护层，所述正面保护层裸露各个所述半导体单元结构上的电极焊盘，
形成与各个所述电极焊盘电连接的引脚，
沿各个所述半导体单元结构之间的塑封料切割所述塑封体，以分离各个所述半导体单元结构，各个所述半导体单元结构的侧面均被塑封料包封。
4.根据权利要求3所述的半导体工艺，其特征在于，还包括：在切割所述塑封体之前，先由所述塑封体的第二表面处开始行减薄处理，以减小所述各个半导体单元结构的厚度，然后在所述半导体单元结构的背面形成背面保护层，所述塑封体的第二表面与所述第一表面相对。
5.根据权利要求1所述的半导体工艺，其特征在于，对所述半导体衬底的背面进行研磨，以将所述半导体衬底上的多个半导体单元分离。
6.根据权利要求1所述的半导体工艺，其特征在于，所述半导体衬底正面为有源面，所述有源面上设置有电极焊盘。
7.根据权利要求2所述的半导体工艺，其特征在于，在注入所述塑封料后，通过加热或照射紫外线的方式使得所述保护膜与所述半导体单元结构的正面之间的粘性失效，以去除所述保护膜。
8.根据权利要求2所述的半导体工艺，其特征在于，所述塑封工艺包括：
在所述半导体结构单元的背面设置模具，然而在所述保护膜和模具之间注入塑封料，以形成所述塑封体。
9.根据权利要求1所述的半导体工艺，其特征在于，所述半导体衬底为晶圆，所述半导体单元结构为所述晶圆上的芯片单元，所述半导体工艺为晶圆级封装工艺。
10.一种根据权利要求1-9中任意一项所述半导体工艺所制备的半导体结构。
CN201710494407.8A 2017-06-26 2017-06-26 半导体工艺及半导体结构 Pending CN107342256A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710494407.8A CN107342256A (zh) 2017-06-26 2017-06-26 半导体工艺及半导体结构
TW107117179A TWI713849B (zh) 2017-06-26 2018-05-21 半導體製程及半導體結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710494407.8A CN107342256A (zh) 2017-06-26 2017-06-26 半导体工艺及半导体结构

Publications (1)

Publication Number Publication Date
CN107342256A true CN107342256A (zh) 2017-11-10

Family

ID=60220887

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710494407.8A Pending CN107342256A (zh) 2017-06-26 2017-06-26 半导体工艺及半导体结构

Country Status (2)

Country Link
CN (1) CN107342256A (zh)
TW (1) TWI713849B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109406555A (zh) * 2018-10-15 2019-03-01 上海华力微电子有限公司 一种样品去层次方法
CN111261589A (zh) * 2018-11-30 2020-06-09 长鑫存储技术有限公司 芯片塑封结构、晶圆片级塑封结构及其制造方法
WO2022099501A1 (zh) * 2020-11-11 2022-05-19 苏州晶湛半导体有限公司 垂直结构发光二极管及其制备方法
CN115831736A (zh) * 2023-02-13 2023-03-21 成都万应微电子有限公司 一种半导体材料产品的切割方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101552248A (zh) * 2008-03-31 2009-10-07 卡西欧计算机株式会社 半导体装置及其制造方法
US20120074565A1 (en) * 2010-09-24 2012-03-29 Casio Computer Co., Ltd. Semiconductor device provided with rear protective film on other side of semiconductor substrate and manufacturing method of the same
TW201227844A (en) * 2010-12-28 2012-07-01 Alpha & Omega Semiconductor Cayman Ltd A method of flip chip package
CN102903642A (zh) * 2011-07-29 2013-01-30 万国半导体(开曼)股份有限公司 一种将芯片底部和周边包封的芯片级封装方法
CN104701195A (zh) * 2013-11-02 2015-06-10 新科金朋有限公司 半导体器件及形成嵌入式晶片级芯片规模封装的方法
CN105374731A (zh) * 2015-11-05 2016-03-02 南通富士通微电子股份有限公司 封装方法
CN105914155A (zh) * 2016-04-29 2016-08-31 南通富士通微电子股份有限公司 一种倒装芯片及其封装方法
CN106409699A (zh) * 2015-07-30 2017-02-15 商升特公司 形成小z半导体封装的方法和半导体器件
CN106409760A (zh) * 2015-07-27 2017-02-15 商升特公司 半导体器件和封装半导体管芯的方法
CN106449533A (zh) * 2016-12-08 2017-02-22 华天科技（昆山）电子有限公司 芯片多面包封保护结构及其制作方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101552248A (zh) * 2008-03-31 2009-10-07 卡西欧计算机株式会社 半导体装置及其制造方法
US20120074565A1 (en) * 2010-09-24 2012-03-29 Casio Computer Co., Ltd. Semiconductor device provided with rear protective film on other side of semiconductor substrate and manufacturing method of the same
CN102420195A (zh) * 2010-09-24 2012-04-18 卡西欧计算机株式会社 设有背面保护膜的半导体装置及其制造方法
TW201227844A (en) * 2010-12-28 2012-07-01 Alpha & Omega Semiconductor Cayman Ltd A method of flip chip package
CN102903642A (zh) * 2011-07-29 2013-01-30 万国半导体(开曼)股份有限公司 一种将芯片底部和周边包封的芯片级封装方法
CN104701195A (zh) * 2013-11-02 2015-06-10 新科金朋有限公司 半导体器件及形成嵌入式晶片级芯片规模封装的方法
CN106409760A (zh) * 2015-07-27 2017-02-15 商升特公司 半导体器件和封装半导体管芯的方法
CN106409699A (zh) * 2015-07-30 2017-02-15 商升特公司 形成小z半导体封装的方法和半导体器件
CN105374731A (zh) * 2015-11-05 2016-03-02 南通富士通微电子股份有限公司 封装方法
CN105914155A (zh) * 2016-04-29 2016-08-31 南通富士通微电子股份有限公司 一种倒装芯片及其封装方法
CN106449533A (zh) * 2016-12-08 2017-02-22 华天科技（昆山）电子有限公司 芯片多面包封保护结构及其制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109406555A (zh) * 2018-10-15 2019-03-01 上海华力微电子有限公司 一种样品去层次方法
CN111261589A (zh) * 2018-11-30 2020-06-09 长鑫存储技术有限公司 芯片塑封结构、晶圆片级塑封结构及其制造方法
WO2022099501A1 (zh) * 2020-11-11 2022-05-19 苏州晶湛半导体有限公司 垂直结构发光二极管及其制备方法
CN115831736A (zh) * 2023-02-13 2023-03-21 成都万应微电子有限公司 一种半导体材料产品的切割方法

Also Published As

Publication number Publication date
TWI713849B (zh) 2020-12-21
TW201911477A (zh) 2019-03-16

Similar Documents

Publication Publication Date Title
KR102649471B1 (ko) 반도체 패키지 및 그의 제조 방법
TWI614850B (zh) 半導體封裝結構及其形成方法
CN101924042B (zh) 裸片堆叠密封结构的形成方法
KR102506698B1 (ko) 보강용 탑 다이를 포함하는 반도체 패키지 제조 방법
CN107134438A (zh) 半导体器件和在半导体管芯周围形成绝缘层的方法
CN107342256A (zh) 半导体工艺及半导体结构
CN106340497A (zh) 密封管芯、包含该密封管芯的微电子封装以及制造所述微电子封装的方法
KR101601388B1 (ko) 반도체 패키지 및 그 제조 방법
KR101494814B1 (ko) 팬 아웃 반도체 패키지 및 그 제조 방법
CN104617036A (zh) 晶圆级芯片尺寸封装中通孔互连的制作方法
CN106560917A (zh) 半导体封装结构
CN104241220A (zh) 一种超小尺寸无塑封装
US20130127001A1 (en) Semiconductor package and method of fabricating the same
TW201239998A (en) Method for mold array process to prevent peripheries of substrate exposed
CN107958882A (zh) 芯片的封装结构及其制作方法
CN104495741A (zh) 表面传感芯片封装结构及制作方法
CN204130517U (zh) 带边缘保护的晶圆级芯片尺寸封装结构及芯片封装单元
CN103420322B (zh) 晶片封装体及其形成方法
US9209047B1 (en) Method of producing encapsulated IC devices on a wafer
CN105304585A (zh) 侧壁及背面带有绝缘保护的芯片封装结构及方法
CN104124212B (zh) 半导体封装件及其制法
CN105529308B (zh) 一种垫块加底部填充的指纹芯片封装结构及制造方法
TW202008538A (zh) 半導體裝置及其製造方法
CN205177812U (zh) 侧壁及背面带有绝缘保护的芯片封装结构
CN107611092A (zh) 晶圆级芯片封装结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 310051 No. 6 Lianhui Street, Xixing Street, Binjiang District, Hangzhou City, Zhejiang Province

Applicant after: Silergy Semiconductor Technology (Hangzhou ) Co., Ltd.

Address before: Room A1501, Science and Technology Building, East Software Park, No. 90 Wensan Road, Hangzhou City, Zhejiang Province

Applicant before: Silergy Semiconductor Technology (Hangzhou ) Co., Ltd.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171110