CN204130517U - 带边缘保护的晶圆级芯片尺寸封装结构及芯片封装单元 - Google Patents

带边缘保护的晶圆级芯片尺寸封装结构及芯片封装单元 Download PDF

Info

Publication number
CN204130517U
CN204130517U CN201420531517.9U CN201420531517U CN204130517U CN 204130517 U CN204130517 U CN 204130517U CN 201420531517 U CN201420531517 U CN 201420531517U CN 204130517 U CN204130517 U CN 204130517U
Authority
CN
China
Prior art keywords
insulating barrier
layer
oxide layer
passivation layer
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201420531517.9U
Other languages
English (en)
Inventor
沈建树
黄小花
王晔晔
钱静娴
王刚
谷成进
范俊
陈洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Kunshan Electronics Co Ltd
Original Assignee
Huatian Technology Kunshan Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Kunshan Electronics Co Ltd filed Critical Huatian Technology Kunshan Electronics Co Ltd
Priority to CN201420531517.9U priority Critical patent/CN204130517U/zh
Application granted granted Critical
Publication of CN204130517U publication Critical patent/CN204130517U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

本实用新型公开了一种带边缘保护的晶圆级芯片尺寸封装结构及切割后形成的芯片封装单元，晶圆级芯片尺寸封装结构包括晶圆和玻璃板，晶圆包括若干个芯片单元和形成与芯片单元之间并贯通芯片单元的预切割道，每个芯片单元包括硅基板、氧化层、钝化层、若干个PIN脚、通孔和金属线路层，金属线路层上植有多个焊球，通孔内和金属线路层外覆盖有第一绝缘层；玻璃板的一面铺设有第二绝缘层，第二绝缘层通过粘合层与氧化层压合在一起；第一绝缘层的周边延伸至预切割道内，并覆盖住氧化层的周侧。本实用新型能够将作用于晶圆或芯片单元的氧化层内的应力分散与钝化层或者绝缘层中，避免氧化层的断裂，达到提高产品的可靠性的目的。

Description

带边缘保护的晶圆级芯片尺寸封装结构及芯片封装单元
技术领域
本实用新型涉及一种晶圆级芯片尺寸封装(wafer level chip scale packaging,WLCSP)的封装结构，尤其涉及一种带边缘保护的晶圆级芯片尺寸封装结构及芯片封装单元。 
背景技术
晶圆级芯片尺寸封装(wafer level chip scale packaging，WLCSP)是IC封装方式的一种，它是一种先将整片晶圆进行封装，再切割得到单颗芯片的封装方法。 
目前，在半导体芯片的晶圆级芯片尺寸封装过程中，需要在刻蚀孔的同时，将切割道刻出，再进行后续制程。在切割完成后，晶圆的硅基板完全包覆于绝缘层内，避免了芯片在应用过程中应力全部作用于硅基板上，导致的破碎。但是，这种封装方式在封装完成后，位于硅基板下方的晶圆的氧化层侧面还是暴露于空气中，晶圆的氧化层将上方的钝化层与下方的绝缘层隔绝，这种情况下，内部一旦有应力产生就全部作用于晶圆的氧化层内，无法向外释放，导致出现晶圆的氧化层断裂的现象发生。 
发明内容
为了解决上述技术问题，本实用新型提出一种带边缘保护的晶圆级芯片尺寸封装结构及芯片封装单元，此结构中，晶圆的氧化层包覆于第一绝缘层或钝化层与第二绝缘层内，这样，能够将位于硅基板上方的钝化层和硅基板下方的第二绝缘层连通，从而将作用于晶圆的氧化层内的应力分散与钝化层或者绝缘层中，避免氧化层的断裂，达到提高产品的可靠性的目的。 
本实用新型的技术方案是这样实现的： 
一种带边缘保护的晶圆级芯片尺寸封装结构，包括晶圆和玻璃板，所述晶圆包括若干个芯片单元，相邻两个所述芯片单元之间形成预切割道，所述预切割道贯通所述芯片单元；每个所述芯片单元包括硅基板、位于所述硅基板正面的氧化层、位于所述硅基板背面的钝化层和在所述氧化层内间隔形成的若干个PIN脚；所述钝化层上开设有与所述PIN脚位置相对的通孔，所述通孔穿透所述氧化层连通所述PIN脚；所述通孔内和所述钝化层上布设有金属线路层，所述金属线路层上植有多个焊球，所述通孔内和所述金属线路层外覆盖有第一绝缘层；所述玻璃板的一面铺设有第二绝缘层，铺设有所述第二绝缘层的所述玻璃板通过粘合层与所述氧化层压合在一起；所述第一绝缘层的周边延伸至所述预切割道内，并覆盖住所述氧化层的周侧。 
作为本实用新型的进一步改进，所述钝化层的周边延伸至所述预切割道内，并覆盖住所述预切割道内的所述氧化层，所 述第一绝缘层的周边延伸并覆盖住所述钝化层。 
作为本实用新型的进一步改进，所述预切割道的形状为长方形或倒梯形。 
作为本实用新型的进一步改进，所述预切割道的深度为3-46um。 
作为本实用新型的进一步改进，所述第一绝缘层、第二绝缘层和所述钝化层的材质为有机绝缘材料。 
一种带边缘保护的芯片封装单元，包括玻璃板和硅基板，所述硅基板的正面形成有氧化层，所述氧化层内间隔形成的若干个PIN脚；所述硅基板的背面形成有钝化层，所述钝化层上开设有与所述PIN脚位置相对的通孔，所述通孔穿透所述氧化层连通所述PIN脚；所述通孔内和所述钝化层上布设有金属线路层，所述金属线路层上植有多个焊球，所述通孔内和所述金属线路层外覆盖有第一绝缘层；所述玻璃板的一面铺设有第二绝缘层，铺设有所述第二绝缘层的所述玻璃板通过粘合层与所述氧化层压合在一起；所述第一绝缘层的周边延伸至所述玻璃板上的所述第二绝缘层，并覆盖住所述氧化层的周侧。 
作为本实用新型的进一步改进，所述钝化层的周边延伸至所述玻璃板上的所述第二绝缘层，并覆盖住所述氧化层的周侧，所述第一绝缘层的周边延伸并覆盖住所述钝化层。 
作为本实用新型的进一步改进，所述第一绝缘层、第二绝缘层和所述钝化层的材质为有机绝缘材料。 
本实用新型的有益效果是：本实用新型提供一种一种带边 缘保护的晶圆级芯片尺寸封装结构及芯片封装单元，能够将晶圆氧化层包覆于晶圆上方的钝化层或第一绝缘层和下方的第二绝缘层中，此结构下，一旦有应力作用于晶圆的氧化层上时，应力会相应地转移至钝化层和绝缘层中，有效地减少了因应力作用于氧化层上而发生的断裂。 
附图说明
图1为本实用新型优选实施例1结构示意图； 
图2为本实用新型优选实施例2结构示意图。 
结合附图，作以下说明： 
A——玻璃板        B——硅基板 
1——第二绝缘层    2——PIN脚 
3——粘合层        4——氧化层 
5——焊球          6——钝化层 
7——金属线路层    8——第一绝缘层 
具体实施方式
实施例1 
一种带边缘保护的晶圆级芯片尺寸封装结构，包括晶圆和玻璃板A，所述晶圆包括若干个芯片单元，相邻两个所述芯片单元之间形成预切割道，所述预切割道贯通所述芯片单元；每个所述芯片单元包括硅基板B、位于所述硅基板正面的氧化层 4、位于所述硅基板背面的钝化层6和在所述硅基板的氧化层内间隔形成的若干个PIN脚2；所述钝化层上开设有与所述PIN脚位置相对的通孔，所述通孔穿透所述氧化层连通所述PIN脚；所述通孔内和所述钝化层上布设有金属线路层7，所述金属线路层上植有多个焊球5，所述通孔内和所述钝化层上的金属线路层外覆盖有第一绝缘层8；所述玻璃板的一面铺设有第二绝缘层1，铺设有所述第二绝缘层的所述玻璃板通过粘合层3与所述氧化层压合在一起；所述第一绝缘层的周边延伸至所述预切割道内，并覆盖住所述氧化层的周侧。这样，由于晶圆的氧化层包覆于第一绝缘层与第二绝缘层内，其能够将位于硅基板上方的钝化层和位于硅基板下方的第二绝缘层连通，从而将作用于晶圆的氧化层内的应力分散与钝化层或者绝缘层中，避免氧化层的断裂，达到提高产品的可靠性的目的。 
优选的，所述预切割道的形状为长方形或倒梯形。 
优选的，所述预切割道的深度为3-46um。 
优选的，所述第一绝缘层、第二绝缘层和所述钝化层的材质为有机绝缘材料。 
参见图1，一种带边缘保护的芯片封装单元，包括玻璃板A和硅基板B，所述硅基板的正面形成有氧化层4，所述硅基板的氧化层内间隔形成的若干个PIN脚2；所述硅基板的背面形成有钝化层6，所述钝化层上开设有与所述PIN脚位置相对的通孔，所述通孔穿透所述氧化层连通所述PIN脚；所述通孔内和所述硅基板背面上的钝化层上布设有金属线路层7，所述 硅基板背面上的钝化层上的金属线路层上植有多个焊球5，所述通孔内和所述钝化层上的金属线路层外覆盖有第一绝缘层8；所述玻璃板的一面铺设有第二绝缘层1，铺设有所述第二绝缘层的所述玻璃板通过粘合层3与所述氧化层压合在一起；所述第一绝缘层的周边延伸至所述玻璃板上的所述第二绝缘层，并覆盖住所述氧化层的周侧。同样，由于芯片单元的氧化层包覆于第一绝缘层与第二绝缘层内，其能够将位于硅基板上方的钝化层和位于硅基板下方的第二绝缘层连通，从而将作用于芯片单元的氧化层内的应力分散与钝化层或者绝缘层中，避免氧化层的断裂，达到提高产品的可靠性的目的。 
优选的，所述第一绝缘层、第二绝缘层和所述钝化层的材质为有机绝缘材料。 
实施例2 
参见图2，本实施例2包含实施例1的所有技术特征，其区别在于，本实施例2带边缘保护的晶圆级芯片尺寸封装结构还包含如下技术特征：所述钝化层的周边延伸至所述预切割道内，并覆盖住所述预切割道内的所述氧化层，所述第一绝缘层的周边延伸并覆盖住所述钝化层。切割后形成的带边缘保护的芯片封装单元的结构还包含如下技术特征：所述钝化层的周边延伸至所述玻璃板上的所述第二绝缘层，并覆盖住所述氧化层的周侧，所述第一绝缘层的周边延伸并覆盖住所述钝化层。这样，由于晶圆或芯片单元的氧化层包覆于钝化层和第一绝缘层与第二绝缘层内，其能够将位于硅基板上方的钝化层和位于硅 基板下方的第二绝缘层连通，从而将作用于芯片单元的氧化层内的应力分散与钝化层或者绝缘层中，避免氧化层的断裂，达到提高产品的可靠性的目的。 
本实施例2上述带边缘保护的晶圆级芯片尺寸封装结构和带边缘保护的芯片封装单元的具体封装工艺如下： 
1)提供一个玻璃板A，在玻璃板A的一面涂覆一层第二绝缘层； 
2)在第二绝缘层上涂一层粘合剂，形成粘合层； 
3)提供一个晶圆B，设晶圆的功能面为正面，晶圆的正面与玻璃板通过粘合层相连，并将玻璃板A与晶圆B进行压合连接； 
4)压合后，对晶圆的背面进行研磨减薄； 
5)在晶圆的背面进行光刻凹槽和预切割道，并通过干法蚀刻或湿法蚀刻工艺将凹槽和预切割道刻出； 
6)在凹槽的基础上，进行光刻通孔，并将通孔刻出。 
7)在蚀刻完成的晶圆的预切割道处，对其进行预切割； 
8)在晶圆的背面覆盖一层钝化层，同时，钝化层的绝缘材料会进入到预切割道内； 
9)将PIN脚进行暴露，为此后进行布线做准备，暴露方法可以通过干法蚀刻，也可以通过激光打孔； 
10)在晶圆背面的钝化层上形成金属布线层； 
11)在金属布线层上涂覆一层第一绝缘层； 
12)植焊球，形成本实用新型所述的带边缘保护的晶圆级 芯片尺寸封装结构； 
13)切割，形成本实用新型所述的带边缘保护的芯片封装单元。 
综上，本实用新型提供一种带边缘保护的晶圆级芯片尺寸封装结构及芯片封装单元，能够将晶圆或芯片单元的氧化层包覆于晶圆上方的钝化层或第一绝缘层和下方的第二绝缘层中，此结构下，一旦有应力作用于晶圆的氧化层上时，应力会相应地转移至钝化层和绝缘层中，有效地减少了因应力作用于氧化层上而发生的断裂。 
以上实施例是参照附图，对本实用新型的优选实施例进行详细说明。本领域的技术人员通过对上述实施例进行各种形式上的修改或变更，但不背离本实用新型的实质的情况下，都落在本实用新型的保护范围之内。 

Claims (8)

1.一种带边缘保护的晶圆级芯片尺寸封装结构，其特征在于：包括晶圆和玻璃板(A)，所述晶圆包括若干个芯片单元，相邻两个所述芯片单元之间形成预切割道，所述预切割道贯通所述芯片单元；每个所述芯片单元包括硅基板(B)、位于所述硅基板正面的氧化层(4)、位于所述硅基板背面的钝化层(6)和在所述氧化层内间隔形成的若干个PIN脚(2)；所述钝化层上开设有与所述PIN脚位置相对的通孔，所述通孔穿透所述氧化层连通所述PIN脚；所述通孔内和所述钝化层上布设有金属线路层(7)，所述金属线路层上植有多个焊球(5)，所述通孔内和所述钝化层上的金属线路层外覆盖有第一绝缘层(8)；所述玻璃板的一面铺设有第二绝缘层(1)，铺设有所述第二绝缘层的所述玻璃板通过粘合层(3)与所述氧化层压合在一起；所述第一绝缘层的周边延伸至所述预切割道内，并覆盖住所述氧化层的周侧。
2.根据权利要求1所述的带边缘保护的晶圆级芯片尺寸封装结构，其特征在于：所述钝化层的周边延伸至所述预切割道内，并覆盖住所述预切割道内的所述氧化层，所述第一绝缘层的周边延伸并覆盖住所述钝化层。
3.根据权利要求1或2所述的带边缘保护的晶圆级芯片尺寸封装结构，其特征在于：所述预切割道的形状为长方形或倒梯形。
4.根据权利要求1或2所述的带边缘保护的晶圆级芯片尺寸封装结构，其特征在于：所述预切割道的深度为3-46um。
5.根据权利要求1或2所述的带边缘保护的晶圆级芯片尺寸封装结构，其特征在于：所述第一绝缘层、第二绝缘层和所述钝化层的材质为有机绝缘材料。
6.一种带边缘保护的芯片封装单元，其特征在于：包括玻璃板(A)和硅基板(B)，所述硅基板的正面形成有氧化层(4)，所述氧化层内间隔形成有若干个PIN脚(2)；所述硅基板的背面形成有钝化层(6)，所述钝化层上开设有与所述PIN脚位置相对的通孔，所述通孔穿透所述氧化层连通所述PIN脚；所述通孔内和所述钝化层上布设有金属线路层(7)，所述金属线路层上植有多个焊球(5)，所述通孔内和所述金属线路层外覆盖有第一绝缘层(8)；所述玻璃板的一面铺设有第二绝缘层(1)，铺设有所述第二绝缘层的所述玻璃板通过粘合层(3)与所述氧化层压合在一起；所述第一绝缘层的周边延伸至所述玻璃板上的所述第二绝缘层，并覆盖住所述氧化层的周侧。
7.根据权利要求6所述的带边缘保护的芯片封装单元，其特征在于：所述钝化层的周边延伸至所述玻璃板上的所述第二绝缘层，并覆盖住所述氧化层的周侧，所述第一绝缘层的周边延伸并覆盖住所述钝化层。
8.根据权利要求7所述的带边缘保护的芯片封装单元，其特征在于：所述第一绝缘层、第二绝缘层和所述钝化层的材质为有机绝缘材料。
CN201420531517.9U 2014-09-16 2014-09-16 带边缘保护的晶圆级芯片尺寸封装结构及芯片封装单元 Active CN204130517U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201420531517.9U CN204130517U (zh) 2014-09-16 2014-09-16 带边缘保护的晶圆级芯片尺寸封装结构及芯片封装单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201420531517.9U CN204130517U (zh) 2014-09-16 2014-09-16 带边缘保护的晶圆级芯片尺寸封装结构及芯片封装单元

Publications (1)

Publication Number Publication Date
CN204130517U true CN204130517U (zh) 2015-01-28

Family

ID=52386844

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201420531517.9U Active CN204130517U (zh) 2014-09-16 2014-09-16 带边缘保护的晶圆级芯片尺寸封装结构及芯片封装单元

Country Status (1)

Country Link
CN (1) CN204130517U (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106816513A (zh) * 2015-11-30 2017-06-09 讯芯电子科技（中山）有限公司 Led芯片的封装结构及其制造方法
CN107068629A (zh) * 2017-04-24 2017-08-18 华天科技（昆山）电子有限公司 晶圆级芯片封装结构及其制作方法
CN108987293A (zh) * 2018-06-11 2018-12-11 华天科技（昆山）电子有限公司 集成带有复杂三维结构盖板的芯片的晶圆级封装方法
CN109273406A (zh) * 2018-09-05 2019-01-25 苏州科阳光电科技有限公司 晶圆级芯片的封装方法
CN112701052A (zh) * 2020-12-29 2021-04-23 苏州科阳半导体有限公司 一种引脚切割方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106816513A (zh) * 2015-11-30 2017-06-09 讯芯电子科技（中山）有限公司 Led芯片的封装结构及其制造方法
CN106816513B (zh) * 2015-11-30 2019-06-28 讯芯电子科技（中山）有限公司 Led芯片的封装结构及其制造方法
CN107068629A (zh) * 2017-04-24 2017-08-18 华天科技（昆山）电子有限公司 晶圆级芯片封装结构及其制作方法
CN108987293A (zh) * 2018-06-11 2018-12-11 华天科技（昆山）电子有限公司 集成带有复杂三维结构盖板的芯片的晶圆级封装方法
CN108987293B (zh) * 2018-06-11 2020-06-09 华天科技（昆山）电子有限公司 集成带有复杂三维结构盖板的芯片的晶圆级封装方法
CN109273406A (zh) * 2018-09-05 2019-01-25 苏州科阳光电科技有限公司 晶圆级芯片的封装方法
CN109273406B (zh) * 2018-09-05 2021-04-06 苏州科阳光电科技有限公司 晶圆级芯片的封装方法
CN112701052A (zh) * 2020-12-29 2021-04-23 苏州科阳半导体有限公司 一种引脚切割方法
CN112701052B (zh) * 2020-12-29 2024-05-14 苏州科阳半导体有限公司 一种引脚切割方法

Similar Documents

Publication Publication Date Title
CN204130517U (zh) 带边缘保护的晶圆级芯片尺寸封装结构及芯片封装单元
TWI466250B (zh) 具有增大焊接接觸面的晶圓級封裝結構及製備方法
CN103400807B (zh) 影像传感器的晶圆级封装结构及封装方法
TW201620094A (zh) 半導體邊界保護密封劑
CN104409422A (zh) 一种含腔体的低厚度低成本芯片尺寸封装
CN104299898A (zh) 半导体晶片、半导体ic芯片及其制造方法
CN104637878A (zh) 超窄节距的晶圆级封装切割方法
CN105304585A (zh) 侧壁及背面带有绝缘保护的芯片封装结构及方法
TW201239998A (en) Method for mold array process to prevent peripheries of substrate exposed
JP2017535960A5 (zh)
TWI566339B (zh) 電子封裝件及其製法
CN103420322B (zh) 晶片封装体及其形成方法
CN105551945A (zh) 晶圆键合工艺中减小界面应力的方法
CN104701192A (zh) 保护超薄硅基板的结构和制备工艺
CN205177812U (zh) 侧壁及背面带有绝缘保护的芯片封装结构
CN107342256A (zh) 半导体工艺及半导体结构
CN105006458A (zh) 一种带包封的芯片封装结构与实现工艺
CN103435000A (zh) 集成mems器件的传感器的晶圆级封装结构及封装方法
CN207250486U (zh) 晶圆级芯片封装结构
TWI556383B (zh) 封裝結構及其製法
CN107611094A (zh) 晶圆级芯片封装结构及其制备方法
US20220028699A1 (en) Chip-substrate composite semiconductor device
CN107611095A (zh) 晶圆级芯片封装结构及其制备方法
CN107611096A (zh) 晶圆级芯片封装结构及其制备方法
CN203932045U (zh) 牺牲结构降低应力的晶圆级芯片尺寸封装结构

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant