CN104701192A - 保护超薄硅基板的结构和制备工艺 - Google Patents

保护超薄硅基板的结构和制备工艺 Download PDF

Info

Publication number
CN104701192A
CN104701192A CN201510107918.0A CN201510107918A CN104701192A CN 104701192 A CN104701192 A CN 104701192A CN 201510107918 A CN201510107918 A CN 201510107918A CN 104701192 A CN104701192 A CN 104701192A
Authority
CN
China
Prior art keywords
silicon substrate
back side
ultra
scribing
stress groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510107918.0A
Other languages
English (en)
Other versions
CN104701192B (zh
Inventor
张文奇
上官东恺
薛恺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201510107918.0A priority Critical patent/CN104701192B/zh
Publication of CN104701192A publication Critical patent/CN104701192A/zh
Application granted granted Critical
Publication of CN104701192B publication Critical patent/CN104701192B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates

Abstract

本发明提供一种保护超薄硅基板的结构的制备工艺，包括下述步骤：S1.提供一硅基板，在硅基板的正面制作正面结构，且在所述正面结构中开用于后续步骤划片的划片槽；S2.提供一载片晶圆，利用临时键合工艺将硅基板正面与载片晶圆进行键合，形成临时键合体；S3.对硅基板背面进行减薄；S4.在硅基板背面制作应力槽；S5.在硅基板背面对应于划片槽的位置制作分割槽；S6.在硅基板背面覆盖一层钝化保护层；钝化保护层的材料填充应力槽和分割槽；S7.将临时键合体拆键合；S8.利用硅基板正面结构中的划片槽和硅基板中的分割槽进行划片。本发明能够有效保护薄硅基板和其上面贴装的裸芯片免受冲击应力而产生损坏。

Description

保护超薄硅基板的结构和制备工艺
技术领域
本发明涉及电子器件封装工艺，尤其是一种保护超薄硅基板的结构和制作工艺。
背景技术
消费类电子产品目前正朝着薄、小和省电的方向发展，因此，电子产品整机中所使用的电子器件的体积必须很小，其厚度也必须较薄。
陶瓷基板作为电子器件裸芯片的封装基板，当电子器件整体厚度要求较薄时，则封装所采用的陶瓷基板的就必须较薄。而在电子产品受到冲击时，比如整机跌落到地面时，陶瓷基板上贴装的裸芯片则容易受到冲击应力而产生损坏。有时候陶瓷基板自身也会破裂。
与传统的陶瓷基板或有机基板相比，硅基板可以加工到超薄厚度，散热性也非常好，但是硅基板因为较脆，容易受到冲击力的破坏。因此对于超薄电子器件的封装，目前的硅基板结构和制备工艺还需要改进优化。
发明内容
本发明的目的在于克服现有技术中存在的不足，提供一种保护超薄硅基板的结构的制备工艺，以及此种保护超薄硅基板的结构，能够有效保护薄硅基板和其上面贴装的裸芯片免受冲击应力而产生损坏。本发明采用的技术方案是：
一种保护超薄硅基板的结构的制备工艺，包括下述步骤：
S1，提供一硅基板，在硅基板的正面制作正面结构，且在所述正面结构中开用于后续步骤划片的划片槽；
S2，提供一载片晶圆，利用临时键合工艺将硅基板正面与载片晶圆进行键合，形成临时键合体；
S3，对硅基板背面进行减薄；
S4，在硅基板背面制作应力槽，确保每个待划分的基板单元对应的硅基板背面区域至少有一个应力槽；
S5，在硅基板背面对应于划片槽的位置制作分割槽；
S6，在硅基板背面覆盖一层钝化保护层；钝化保护层的材料填充应力槽和分割槽；
S7,将临时键合体拆键合；
S8，利用硅基板正面结构中的划片槽和硅基板中的分割槽进行划片，将整块硅基板分割为各个基板单元。
进一步地，步骤S3中，具体采用机械研磨工艺进行硅基板背面减薄。
进一步地，步骤S4中，应力槽采用湿法或干法刻蚀工艺制作。
进一步地，步骤S5中，分割槽采用干法刻蚀工艺制作；分割槽的深度为减薄后的硅基板厚度的20～80%。
进一步地，步骤S6中，钝化保护层采用旋涂工艺或喷涂工艺或液态塑封工艺覆盖在硅基板背面。
本发明提供的一种保护超薄硅基板的结构，包括硅基板，在硅基板的正面制作有正面结构；在硅基板的背面设有一个或多个应力槽，且硅基板的背面，以及侧面部分区域覆盖有钝化保护层；钝化保护层的材料填充满应力槽。
进一步地，硅基板侧面的钝化保护层材料覆盖硅基板侧面自底边而上的20～80%面积。
进一步地，硅基板正面的正面结构包括介质层、介质层中的再布线结构和连接再布线结构的连接凸点或焊盘。
本发明的优点在于：
1）本发明的工艺方法，可以使得硅基板加工至50～400μm的超薄厚度，可以满足电子器件超薄封装结构的需要，可减小封装厚度。
2）提供了应力缓冲层，能够吸收冲击能量，有效保护了超薄硅基板和其上贴装的裸芯片或其它器件免受冲击应力而产生损坏。
3）能够充分分散所受冲击应力。
附图说明
图1为本发明的完成正面结构工艺的硅基板示意图。
图2为本发明的临时键合步骤示意图。
图3为本发明的硅基板减薄步骤示意图。
图4为本发明的硅基板背面制作应力槽步骤示意图。
图5为本发明的硅基板背面制作分割槽步骤示意图。
图6为本发明的硅基板背面覆盖钝化保护层示意图。
图7为本发明的拆键合步骤示意图。
图8为本发明的划片步骤示意图。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
本实施例首先介绍一种保护超薄硅基板的结构的制备工艺，包括下述步骤：
S1.如图1所示，提供一硅基板1，在硅基板1的正面制作正面结构2，且在所述正面结构2中开用于后续步骤划片的划片槽3；
此步骤中，硅基板1正面所进行的工艺为常规工艺，例如在硅基板1正面先沉积一层绝缘层204如SiO2，SiN，或有机绝缘材料如PI以隔离Si，再涂覆第一层介质层，然后利用光刻实现第一层介质层的图形化，在第一层介质层中打开用于形成划片槽3的通道；然后在第一层介质层上进行电镀形成第一再布线结构；然后再涂覆第二层介质层，采用同样的方法在第二层介质层中打开形成划片槽3的通道，电镀在第二层介质层上和第二层介质层的通孔(也是光刻形成）中形成第二再布线结构，根据需要制作多层再布线结构。最后再涂覆一层顶层介质层，利用光刻工艺实现顶层介质层的图形化，在顶层介质层中制作通孔，然后在顶层介质层通孔中制作连接凸点。本例中，图1中的正面结构2用于贴装裸芯片，该正面结构2包括介质层201（在制作正面结构2的过程中的多层介质层所形成）、介质层201中的再布线结构202和连接再布线结构202的连接凸点203；连接凸点203可以用于裸芯片的倒装焊连接。在其它的实施例中，也可以在正面结构2上制作焊盘，也可以用于连接裸芯片，裸芯片可通过打线连接焊盘。
在其它的实施例中，正面结构2内部可以包含有源的元器件和元器件的连接电路。
介质层201的材料为苯并环丁烯(BCB）或聚酰亚胺(PI)，为光敏材料。
由于硅基板1通常为一整块晶圆，最后才进行划片，所以在一开始的步骤中需要在硅基板1的正面结构2中预先开好划片槽3。
S2，如图2所示，提供一载片晶圆4，利用临时键合工艺将硅基板1正面与载片晶圆4进行键合，形成临时键合体；
此步骤中，载片晶圆4的材料可以是硅或者玻璃，载片晶圆4与硅基板1通过键合胶5进行键合，键合胶5也填充于划片槽3中；临时键合的目的一方面是为了能够使得较薄的硅基板也可以利用现有设备加工，另一方面是对后续减薄后的硅基板提供支撑。
S3，如图3所示，对硅基板1背面进行减薄；
此步骤中，可使用机械研磨工艺进行硅基板背面减薄，硅基板1减薄后的厚度根据最终电子器件封装后的厚度要求而定，利用本工艺硅基板1可减薄至50～400μm厚度，并且在加工过程中不容易碎裂；
S4，如图4所示，在硅基板1背面制作应力槽6，确保每个待划分的基板单元对应的硅基板1背面区域至少有一个应力槽6；
此步骤中应力槽6可采用湿法或干法刻蚀工艺制作。
S5，如图5所示，在硅基板1背面对应于划片槽3的位置制作分割槽7；
此步骤中分割槽7通常采用干法刻蚀工艺制作。分割槽7比应力槽6更深，为了方便切片，其深度一般是减薄后的硅基板1厚度的20～80%；分隔槽7还用于填充钝化保护层材料，使得划片后的基板单元侧面能受到保护。
S6，如图6所示，在硅基板1背面覆盖一层钝化保护层8；钝化保护层8的材料填充应力槽6和分割槽7；
钝化保护层8作为应力缓冲层，其使用的材料为苯并环丁烯(BCB）或聚酰亚胺(PI)或PBO，可通过旋涂或喷涂工艺覆盖在硅基板1背面；还可以采用塑封材料，使用液态塑封工艺制作钝化保护层8；
S7,如图7所示，将临时键合体拆键合；
此步骤为临时键合工艺所使用的常规拆键合工艺，硅基板1正面的载片晶圆4被去除，键合胶5也被去除。
S8，如图8所示，利用硅基板1正面结构中的划片槽3和硅基板1中的分割槽7进行划片，将整块硅基板1分割为各个基板单元。
分割后的基板单元，其侧面的大部分面积还覆盖有钝化保护层，可提供有效的缓冲保护。
图8为分割好的基板单元结构，即本发明的保护超薄硅基板的结构，其包括硅基板1，在硅基板1的正面制作有正面结构2；在硅基板1的背面设有一个或多个应力槽6，且硅基板1的背面，以及侧面部分区域覆盖有钝化保护层8；钝化保护层8的材料填充满应力槽6。
从上述的制作工艺可以看出，硅基板1侧面的钝化保护层8材料覆盖硅基板侧面自底边而上的20～80%面积。
在此基板单元上安装裸芯片并封装好以后，较柔的钝化保护层8材料可以保护超薄硅基板和其上贴装的裸芯片或其它器件免受冲击应力而损坏。钝化保护层8作为应力缓冲层可有效吸收冲击能量。应力槽6中填充有钝化保护层8材料，应力槽可有效的传递分散受到的冲击力，使得保护效果更好。

Claims (9)

1.一种保护超薄硅基板的结构的制备工艺，其特征在于，包括下述步骤：
S1，提供一硅基板(1)，在硅基板(1)的正面制作正面结构(2)，且在所述正面结构(2)中开用于后续步骤划片的划片槽(3)；
S2，提供一载片晶圆(4)，利用临时键合工艺将硅基板(1)正面与载片晶圆(4)进行键合，形成临时键合体；
S3，对硅基板(1)背面进行减薄；
S4，在硅基板(1)背面制作应力槽(6)，确保每个待划分的基板单元对应的硅基板(1)背面区域至少有一个应力槽(6)；
S5，在硅基板(1)背面对应于划片槽(3)的位置制作分割槽(7)；
S6，在硅基板(1)背面覆盖一层钝化保护层(8)；钝化保护层(8)的材料填充应力槽(6)和分割槽(7)；
S7,将临时键合体拆键合；
S8，利用硅基板(1)正面结构中的划片槽(3)和硅基板(1)中的分割槽(7)进行划片，将整块硅基板(1)分割为各个基板单元。
2.如权利要求1所述的保护超薄硅基板的结构的制备工艺，其特征在于：
步骤S3中，具体采用机械研磨工艺进行硅基板(1)背面减薄。
3.如权利要求1所述的保护超薄硅基板的结构的制备工艺，其特征在于：
步骤S4中，应力槽(6)采用湿法或干法刻蚀工艺制作。
4.如权利要求1所述的保护超薄硅基板的结构的制备工艺，其特征在于：
步骤S5中，分割槽(7)采用干法刻蚀工艺制作。
5.如权利要求1所述的保护超薄硅基板的结构的制备工艺，其特征在于：
分割槽(7)的深度为减薄后的硅基板(1)厚度的20～80%。
6.如权利要求1所述的保护超薄硅基板的结构的制备工艺，其特征在于：
步骤S6中，钝化保护层(8)采用旋涂工艺或喷涂工艺或液态塑封工艺覆盖在硅基板(1)背面。
7.一种保护超薄硅基板的结构，包括硅基板(1)，其特征在于：在硅基板(1)的正面制作有正面结构(2)；在硅基板(1)的背面设有一个或多个应力槽(6)，且硅基板1的背面，以及侧面部分区域覆盖有钝化保护层(8)；钝化保护层(8)的材料填充满应力槽(6)。
8.如权利要求7所述的保护超薄硅基板的结构，其特征在于：
硅基板(1)侧面的钝化保护层(8)材料覆盖硅基板侧面自底边而上的20～80%面积。
9.如权利要求7所述的保护超薄硅基板的结构，其特征在于：
硅基板(1)正面的正面结构(2)包括介质层(201)、介质层(201)中的再布线结构(202)和连接再布线结构(202)的连接凸点(203)或焊盘。
CN201510107918.0A 2015-03-11 2015-03-11 保护超薄硅基板的结构和制备工艺 Active CN104701192B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510107918.0A CN104701192B (zh) 2015-03-11 2015-03-11 保护超薄硅基板的结构和制备工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510107918.0A CN104701192B (zh) 2015-03-11 2015-03-11 保护超薄硅基板的结构和制备工艺

Publications (2)

Publication Number Publication Date
CN104701192A true CN104701192A (zh) 2015-06-10
CN104701192B CN104701192B (zh) 2018-05-22

Family

ID=53348178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510107918.0A Active CN104701192B (zh) 2015-03-11 2015-03-11 保护超薄硅基板的结构和制备工艺

Country Status (1)

Country Link
CN (1) CN104701192B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105023931A (zh) * 2015-08-03 2015-11-04 华进半导体封装先导技术研发中心有限公司 一种背照式影像芯片模组结构及其制作方法
CN111883418A (zh) * 2020-08-05 2020-11-03 长江存储科技有限责任公司 半导体结构的制造方法
CN112466804A (zh) * 2020-11-06 2021-03-09 中国科学院微电子研究所 一种半导体器件的制造方法及半导体器件
CN113013061A (zh) * 2021-02-23 2021-06-22 绍兴同芯成集成电路有限公司 一种利用有机薄膜进行化合物半导体加工的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050269720A1 (en) * 2004-06-03 2005-12-08 International Rectifier Corp. Crack protection for silicon die
US20130029031A1 (en) * 2009-09-14 2013-01-31 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing interposer
CN103137434A (zh) * 2011-11-23 2013-06-05 上海华虹Nec电子有限公司 硅基GaN薄膜的制造方法
CN104299950A (zh) * 2014-09-28 2015-01-21 南通富士通微电子股份有限公司 晶圆级芯片封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050269720A1 (en) * 2004-06-03 2005-12-08 International Rectifier Corp. Crack protection for silicon die
US20130029031A1 (en) * 2009-09-14 2013-01-31 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing interposer
CN103137434A (zh) * 2011-11-23 2013-06-05 上海华虹Nec电子有限公司 硅基GaN薄膜的制造方法
CN104299950A (zh) * 2014-09-28 2015-01-21 南通富士通微电子股份有限公司 晶圆级芯片封装结构

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105023931A (zh) * 2015-08-03 2015-11-04 华进半导体封装先导技术研发中心有限公司 一种背照式影像芯片模组结构及其制作方法
CN111883418A (zh) * 2020-08-05 2020-11-03 长江存储科技有限责任公司 半导体结构的制造方法
CN111883418B (zh) * 2020-08-05 2021-04-27 长江存储科技有限责任公司 半导体结构的制造方法
CN112466804A (zh) * 2020-11-06 2021-03-09 中国科学院微电子研究所 一种半导体器件的制造方法及半导体器件
CN113013061A (zh) * 2021-02-23 2021-06-22 绍兴同芯成集成电路有限公司 一种利用有机薄膜进行化合物半导体加工的方法
CN113013061B (zh) * 2021-02-23 2023-06-02 绍兴同芯成集成电路有限公司 一种利用有机薄膜进行化合物半导体加工的方法

Also Published As

Publication number Publication date
CN104701192B (zh) 2018-05-22

Similar Documents

Publication Publication Date Title
CN107275294B (zh) 薄型芯片堆叠封装构造及其制造方法
KR20220137853A (ko) 반도체 장치의 제조 방법
CN101752238B (zh) 半导体元件的形成方法
EP3154085A1 (en) Semiconductor package structure and method for forming the same
US10325946B2 (en) Packaging method and package structure for image sensing chip
EP2950338B1 (en) Dicing method for wafer-level packaging
CN104701192A (zh) 保护超薄硅基板的结构和制备工艺
CN108074904B (zh) 电子封装件及其制法
KR20170080984A (ko) 반도체 패키지 및 그 제조방법
CN103295926B (zh) 一种基于tsv芯片的互连封装方法
CN204130517U (zh) 带边缘保护的晶圆级芯片尺寸封装结构及芯片封装单元
CN107078068B (zh) 晶圆级芯片的封装方法及封装体
TWI566339B (zh) 電子封裝件及其製法
CN102097338A (zh) 封装晶片上的电子元件的方法
US9209047B1 (en) Method of producing encapsulated IC devices on a wafer
CN105632911A (zh) 降低边缘应力的晶圆级封装方法
CN105304585A (zh) 侧壁及背面带有绝缘保护的芯片封装结构及方法
CN103420322B (zh) 晶片封装体及其形成方法
CN205177812U (zh) 侧壁及背面带有绝缘保护的芯片封装结构
CN204508799U (zh) 表面传感芯片封装结构
CN203967091U (zh) 晶圆级封装结构
CN106531644B (zh) 一种芯片的封装工艺和封装结构
CN105006458A (zh) 一种带包封的芯片封装结构与实现工艺
US10283483B2 (en) Packaging method and package structure for image sensing chip
CN103811357A (zh) 超薄形圆片级封装制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant