CN112466804A - 一种半导体器件的制造方法及半导体器件 - Google Patents
一种半导体器件的制造方法及半导体器件 Download PDFInfo
- Publication number
- CN112466804A CN112466804A CN202011232024.1A CN202011232024A CN112466804A CN 112466804 A CN112466804 A CN 112466804A CN 202011232024 A CN202011232024 A CN 202011232024A CN 112466804 A CN112466804 A CN 112466804A
- Authority
- CN
- China
- Prior art keywords
- substrate
- bonding
- semiconductor device
- silicon
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Micromachines (AREA)
- Pressure Sensors (AREA)
Abstract
本发明公开了一种半导体器件的制造方法及半导体器件,涉及半导体器件制造技术领域,用于避免在键合过程中产生气泡,降低键合失效以及基底破碎的风险,提高半导体器件的工作性能。该半导体器件的制造方法包括:提供一基底,基底具有键合面;于键合面,刻蚀基底位于目标高度以上的部分以形成第一开口槽;在基底上形成覆盖基底和第一开口槽的键合材料层,并在键合材料层上键合载片晶圆;对基底背离键合面的一面进行减薄处理;于基底背离键合面的一面,刻蚀基底以形成第二开口槽,第二开口槽与第一开口槽连通;去除键合材料层和载片晶圆。
Description
技术领域
本发明涉及半导体器件制造技术领域,特别是涉及一种半导体器件的制造方法及半导体器件。
背景技术
在实际的半导体器件制造过程中,有需要通过刻蚀工艺,在所提供的基底的端面形成深槽(其深度为100微米左右),并对基底的背面进行减薄的操作。例如:在光纤端面耦合过程中,需要通过刻蚀工艺,在所提供的基底的端面形成深槽。该深槽所具有的侧壁是光纤和基底的耦合面。接着对基底背面进行减薄,以使得基底的厚度满足工作要求。
但是,在基底的端面形成深槽后,对基底的背面进行减薄前,需要将基底的正面临时键合在载片晶圆上。在键合过程中,容易在深槽内集聚气泡。气泡的存在会增加基底和载片晶圆键合失效、以及基底破裂的风险。
发明内容
本发明的目的在于提供一种半导体器件的制造方法及半导体器件,在有效避免键合过程中产生气泡的情况下,降低键合失效以及基底破碎的风险,提高半导体器件的工作性能。
为了实现上述目的,本发明提供一种半导体器件的制造方法,包括:
提供一基底,基底具有键合面;
于键合面,刻蚀基底位于目标高度以上的部分以形成第一开口槽;
在基底上形成覆盖基底和第一开口槽的键合材料层,并在键合材料层上键合载片晶圆;
对基底背离键合面的一面进行减薄处理;
于基底背离键合面的一面,刻蚀基底以形成第二开口槽,第二开口槽与第一开口槽连通;
去除键合材料层和载片晶圆。
与现有技术相比,本发明提供的半导体器件的制造方法,刻蚀基底位于目标高度以上的部分所形成的第一开口槽,其深度远小于基底的厚度。为便于后续对基底进行减薄,在基底上形成填充在第一开口槽内以及覆盖在基底的键合面上的键合材料层。在此情况下,因第一开口槽的深度远小于基底的厚度,键合材料层填充在高宽比较小的第一开口槽内,不易形成气泡,从而能够有效降低因气泡的存在而导致的键合失效以及基底破碎的风险,进而提高应用了本发明提供的半导体器件的制造方法而制造形成的半导体器件(例如:硅基光电子芯片)的工作性能。另一方面,由于键合材料层同时覆盖在基底的侧面以及键合面上,在增大键合材料层与基底的接触面积的情况下,可以提高键合材料层与基底的结合紧密性,此时,可以降低键合材料层从基底上脱落的风险。当键合材料层上键合载片晶圆,并对基底的背面进行处理时,可以有效的避免由于键合材料层从基底上脱落而导致的基底破损的风险。
本发明还提供一种半导体器件,半导体器件为采用本发明提供的半导体器件的制造方法制造形成。
与现有技术相比,本发明提供的半导体器件的有益效果与上述技术方案的半导体器件的制造方法的有益效果相同,在此不做赘述。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本发明的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1是现有技术中在基底正面临时键合载片晶圆后的结构纵向剖视图;
图2是本发明实施例提供的半导体器件的制造方法的流程图;
图3a为本发明实施例中提供的一种基底结构纵向剖视图;
图3b为本发明实施例中提供的另一种基底结构纵向剖视图;
图4a为本发明实施例中形成第一开口槽后一种结构纵向剖视图;
图4b为本发明实施例中形成第一开口槽后另一种结构纵向剖视图;
图5a为本发明实施例中形成键合材料层并键合载片晶圆后一种结构纵向剖视图;
图5b为本发明实施例中形成键合材料层并键合载片晶圆后另一种结构纵向剖视图;
图6a为本发明实施例中对基底进行减薄后一种结构纵向剖视图;
图6b为本发明实施例中对基底进行减薄后另一种结构纵向剖视图;
图7为图6b所示结构形成钝化层后的结构纵向剖视图;
图8为图7所示结构形成钝化窗口后的结构纵向剖视图;
图9为图8所示结构形成微凸块后的结构纵向剖视图;
图10a为本发明实施例中形成第二开口槽后一种结构纵向剖视图;
图10b为本发明实施例中形成第二开口槽后另一种结构纵向剖视图;
图11a为本发明实施例中去除键合材料层和载片晶圆后一种结构纵向剖视图;
图11b为本发明实施例中去除键合材料层和载片晶圆后另一种结构纵向剖视图。
附图标记:
1为基底,H为目标高度,2为第一开口槽,3为键合材料层,4为载片晶圆,5为第二开口槽,6为接触孔,7为钝化层,8为钝化窗口,9为微凸块或微凸块下金属,10为气泡。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。
在附图中示出本发明实施例的各种示意图,这些图并非按比例绘制。其中,为了清楚明白的目的,放大了某些细节,并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的,实际中可能由于制造公差或技术限制而有所偏差,并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
以下,术语“第一”、“第二”等仅用于描述目的,而不能理解为指示或暗示相对重要性或隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或更多个该特征。在本申请的描述中,除非另有说明,“多个”的含义是两个或两个以上。
此外,本发明中,“上”、“下”等方位术语是相对于附图中的部件示意置放的方位来定义,应当能理解到,这些方向性术语是相对概念,它们用于相对的描述和澄清,其可以根据附图中部件所放置的方位变化而相应地发生变化。
在本发明中,除非另有明确的规定和限定,术语“连接”应做广义理解,例如,“连接”可以是固定连接,也可以是可拆卸连接,或成一体;可以是直接相连,也可以是通过中间媒介间接相连。
在实际的半导体器件制造过程中,有需要通过刻蚀工艺,在所提供的基底的端面形成深槽(其深度为100微米左右),并对基底的背面进行减薄的操作。例如:在光纤端面耦合过程中,为了降低光纤的损耗,在基底上完成相应器件(例如:硅光器件)和结构(例如:接触孔)的制造后,需要在基底的端面通过刻蚀工艺,一次性形成深度在100微米左右的深槽。该深槽所具有的侧壁是光纤和基底的耦合面。接着对基底背面进行减薄,以使得基底的厚度满足工作要求。
具体的,上述在基底的端面形成深槽后,对基底的背面进行减薄前,需要将基底的正面临时键合在载片晶圆上。该载片晶圆的存在可以确保对基底的背面进行减薄时不会对基底正面上形成的结构造成损伤。同时,因减薄后的基底厚度较小,使得减薄后基底的质地较软。基于此,该载片晶圆的存在便于后续对质地较软的基底进行后续操作,降低基底破损的风险。
但是,参见图1,在基底1的正面临时键合载片晶圆4的过程中,在基底1的正面形成覆盖基底1和深槽的临时键合胶时,因深槽的高宽比较大,容易在深槽内集聚气泡10。在此情况下,后续对基底1进行键合过程中,需要将基底1放置在真空的处理腔室内。此时,气泡10处的压强大于处理腔室内的压强。因压强差的存在,深槽内的气泡10容易发生爆裂,从而增加基底1和载片晶圆4键合失效、以及基底1破裂的风险,不利于半导体器件的制造。
为了解决上述技术问题,本发明实施例提供了一种半导体器件的制造方法及半导体器件。其中,本发明实施例提供的半导体器件的制造方法中,在刻蚀基底位于目标高度以上的部分形成第一开口槽后,就在基底的键合面上覆盖了一层键合材料层。因第一开口槽的深度远小于基底的厚度,键合材料层填充在高宽比较小的第一开口槽内,不易形成气泡,从而能够有效降低因气泡的存在而导致的键合失效以及基底破碎的风险。
图2示出了本发明实施例提供的半导体器件的制造方法的流程图,参见图2,本发明实施例提供了一种半导体器件的制造方法,该半导体器件的制造方法包括:
参见3a和图3b,提供一基底1,基底1具有键合面。具体的,该基底1 可以为任一待背面减薄、以及待刻蚀深槽的基底1。
示例性的:参见图3a,上述基底1可以是其上未形成有任何结构的晶圆。该晶圆可以是绝缘体上硅晶圆、硅晶圆或锗晶圆等。上述键合面为晶圆的正面。
示例性的:参见图3b,上述基底1也可以是已经形成有部分半导体结构的叠层。例如:该基底1可以至少包括绝缘体上硅晶圆,以及形成在绝缘体上硅晶圆上的硅光器件。此时,基底1的键合面为硅光器件的上表面。
其中,上述硅光器件的具体结构、以及绝缘体上硅晶圆内是否形成有接触孔等结构,可以根据实际应用场景设置,此处不做具体限定。例如:参见图3b,上述硅光器件可以包括介质层、形成在介质层内的光波导、以及形成在光波导上方的加热电极等。上述绝缘体上硅晶圆所包括的硅衬底内形成有接触孔6。
在一些情况下,当上述基底1包括绝缘体上硅晶圆和硅光器件时,硅光器件上还可以形成有覆盖硅光器件的介质层。此时,上述键合面为介质层的上表面。
参见4a和图4b,于键合面,刻蚀基底1位于目标高度H以上的部分以形成第一开口槽2。
示例性的,参见图4a和图4b,可以采用光刻和刻蚀工艺,于键合面刻蚀基底1位于目标高度H以上的部分形成第一开口槽2。可以想到的是,基底1的目标高度H影响第一开口槽2的深度。具体的,参见图4a,当基底1 为其上未形成有任何结构的晶圆时,基底1的目标高度H可以根据实际应用场景设置,只要确保第一开口槽2的深度小于基底1的厚度,且能够保证后续在第一开口槽2内填充键合材料时,不会在第一开口槽2内形成气泡即可。例如:第一开口槽2的深度可以为5微米至15微米。此外,第一开口槽2 的宽度可以根据实际需要确定,此处不做具体限定。例如:第一开口槽2的宽度可以是100微米、150微米或200微米等。
参见图4b,当基底1至少包括绝缘体上硅晶圆和硅光器件时,上述目标高度H可以等于绝缘体上硅晶圆所包括的硅衬底的厚度。此时,第一开口槽 2为刻蚀硅衬底上的所有介质层所形成的槽结构。相应的,当硅光器件上未覆盖有介质层时,第一开口槽2的深度等于绝缘体上硅晶圆所包括的埋氧层的厚度与硅光器件的厚度之和。显然,当硅光器件上额外覆盖有介质层时,第一开口槽2的深度大于或等于绝缘体上硅晶圆所包括的埋氧层的厚度与硅光器件的厚度之和。
参见5a和图5b,在基底1上形成覆盖基底1和第一开口槽2的键合材料层3,并在键合材料层3上键合载片晶圆4。
示例性的,参见5a和图5b,可以先在基底1的键合面上覆盖一层键合材料层3。该键合材料层3包括填充在第一开口槽2内的部分,以及形成在键合面上的部分。接着可以采用临时键合工艺,在基底1的键合面上键合一载片晶圆4。
具体的,上述键合材料层的材质可以为临时键合胶,以便于后续在对基底进行减薄、以及相应处理后将载片晶圆由基底上去除。其中,上述临时键合胶的材料可以为热塑性材料或聚合物材料等。上述键合材料层的厚度可以根据第一开口槽的深度进行设置,以使得填充第一开口槽后键合材料层的上表面相对平坦,从而使得在键合材料层上键合载片晶圆时,载片晶圆与键合材料层的接触面之间不会存在有间隙,确保载片晶圆不会在对基底进行处理的过程中从基底上掉落。例如:当第一开口槽的深度大于或等于10微米时,上述键合材料层的厚度可以大于或等于30微米。
对于载片晶圆来说,载片晶圆的规格和材质,可以根据基底的规格和材质进行选择,此处不做具体限定。例如:载片晶圆的径向尺寸可以大于或等于基底的径向尺寸。载片晶圆可以为硅晶圆。
参见6a和图6b,对基底1背离键合面的一面进行减薄处理。
示例性的,参见6a和图6b,可以通过化学机械抛光等工艺,对基底1 背离键合面的一面进行减薄处理,以使得基底1的厚度满足工作要求。具体的,基底1减薄处理后的厚度可以根据实际应用场景设置,此处不做具体限定。
在一种示例中,参见图6b至图9,如前文所述,当基底1包括绝缘体上硅衬底和硅光器件,并且在硅衬底内形成有接触孔6的情况下,在键合材料层3上键合载片晶圆4后,于基底1背离键合面的一面,刻蚀基底1以形成第二开口槽5前,上述半导体器件的制造方法包括:
参见图6b,平坦化基底1背离键合面的一面,以露出接触孔6。
示例性的,参见图6b,可以通过化学机械抛光等工艺,平坦化基底1背离键合面的一面,直至露出接触孔6的端部。
参见图7,在平坦化后的基底1的表面形成钝化层7。
示例性的,参见图7,在对基底1背离键合面的一面进行平坦化,露出接触孔6后,可以将基底1倒置,使得基底1背离键合面的一面朝上。接着可以通过化学气相沉积或物理气相沉积等工艺,在平坦化后的基底1的表面淀积一层钝化层7。具体的,钝化层7的厚度和所含有的材料可以根据实际应用场景设置,只要能够应用到本发明实施例提供的半导体器件的制造方法中即可。例如:钝化层7所含有的材料可以为二氧化硅或氮化硅等绝缘材料。
此外,在形成钝化层后,并在进行后续操作前,还可以对钝化层背离基底的表面进行平坦化,使得钝化层的表面相对平整,以便于后续操作的进行。
参见图8,刻蚀钝化层7以形成钝化窗口8,钝化窗口8与接触孔6连通。
示例性的,参见图8,可以采用光刻和刻蚀工艺,对钝化层7进行选择性刻蚀,去除钝化层7位于接触孔6上的部分,形成钝化窗口8。该钝化窗口8的底部与接触孔6的端部相接触。
参见图9,形成与接触孔6连通的微凸块或微凸块下金属9。微凸块或微凸块下金属9包括位于钝化窗口8内的部分,以及位于钝化层7上的部分。
示例性的,参见图9,可以采用沉积或电镀工艺形成与接触孔6电连接的微凸块或微凸块下金属9。该微凸块或微凸块下金属9所含有的材料可以为铜、钛、钨等导电材料。
参见10a和图10b,于基底1背离键合面的一面,刻蚀基底1以形成第二开口槽5。第二开口槽5与第一开口槽2连通。
示例性的,参见图10a和图10b,可以采用光刻和刻蚀工艺,刻蚀基底 1背离键合面的一侧,形成与第一开口槽2连通的第二开口槽5。具体的,参见图10a,当基底1为其上未形成有任何结构的晶圆时,第二开口槽5的深度等于减薄后的晶圆厚度与第一开口槽2深度之间的差值。参见图10b,当基底1包括绝缘体上硅晶圆和硅光器件时,第二开口槽5的深度至少等于减薄处理后的硅衬底的厚度。
此外,第二开口槽5的宽度可以等于第一开口槽2的宽度,也可以大于第一开口槽2的宽度。具体的,当第二开口槽5的宽度等于第一开口槽2的宽度时,第二开口槽5的轴线可以与第一开口槽2的轴线重合。当采用光纤端面耦合时,第二开口槽5的宽度可以大于第一开口槽2的宽度。其中,第二开口槽5比第一开口槽2宽的规格可以根据光纤外周形成的包层的厚度确定。
参见11a和图11b,去除键合材料层3和载片晶圆4。
综上所述,本发明实施例提供的半导体器件的制造方法,刻蚀基底位于目标高度以上的部分所形成的第一开口槽,其深度远小于基底的厚度。为便于后续对基底进行减薄,在基底上形成填充在第一开口槽内以及覆盖在基底的键合面上的键合材料层。在此情况下,因第一开口槽的深度远小于基底的厚度,键合材料层填充在高宽比较小的第一开口槽内,不易形成气泡,从而能够有效降低因气泡的存在而导致的键合失效以及基底破碎的风险,进而提高应用了本发明实施例提供的半导体器件的制造方法而制造形成的半导体器件(例如:硅基光电子芯片)的工作性能。另一方面,由于键合材料层同时覆盖在基底的侧面以及键合面上,在增大键合材料层与基底的接触面积的情况下,可以提高键合材料层与基底的结合紧密性,此时,可以降低键合材料层从基底上脱落的风险。当键合材料层上键合载片晶圆,并对基底的背面进行处理时,可以有效的避免由于键合材料层从基底上脱落而导致的基底破损的风险。
本发明实施例还提供一种半导体器件,该半导体器件采用本发明实施例提供的半导体器件的制造方法制造形成。具体的,该半导体器件可以包括硅基光电子芯片等半导体器件。
本说明书中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。尤其,对于设备实施例而言,由于其基本相似于方法实施例,所以描述得比较简单,相关之处参见方法实施例的部分说明即可。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种半导体器件的制造方法,其特征在于,包括:
提供一基底,所述基底具有键合面;
于所述键合面,刻蚀所述基底位于目标高度以上的部分以形成第一开口槽;
在所述基底上形成覆盖所述基底和所述第一开口槽的键合材料层,并在所述键合材料层上键合载片晶圆;
对所述基底背离所述键合面的一面进行减薄处理;
于所述基底背离所述键合面的一面,刻蚀所述基底以形成第二开口槽,所述第二开口槽与所述第一开口槽连通;
去除所述键合材料层和载片晶圆。
2.根据权利要求1所述的半导体器件的制造方法,其特征在于,所述基底至少包括绝缘体上硅晶圆,以及形成在所述绝缘体上硅晶圆上的硅光器件;
所述基底的键合面为所述硅光器件的上表面;所述目标高度等于所述绝缘体上硅晶圆所包括的硅衬底的厚度。
3.根据权利要求2所述的半导体器件的制造方法,其特征在于,所述第一开口槽的深度大于或等于所述绝缘体上硅晶圆所包括的埋氧层的厚度与所述硅光器件的厚度之和。
4.根据权利要求3所述的半导体器件的制造方法,其特征在于,所述第一开口槽的深度大于或等于10微米;所述键合材料层的厚度大于或等于30微米。
5.根据权利要求2所述的半导体器件的制造方法,其特征在于,所述第二开口槽的深度等于减薄处理后的所述硅衬底的厚度。
6.根据权利要求2所述的半导体器件的制造方法,其特征在于,在所述硅衬底内形成有接触孔的情况下,所述在所述键合材料层上键合载片晶圆后,所述于所述基底背离所述键合面的一面,刻蚀所述基底以形成第二开口槽前,所述半导体器件的制造方法包括:
平坦化所述基底背离所述键合面的一面,以露出所述接触孔;
在平坦化后的所述基底的表面形成钝化层;
刻蚀所述钝化层以形成钝化窗口,所述钝化窗口与所述接触孔连通;
形成与所述接触孔连通的微凸块或微凸块下金属;所述微凸块或微凸块下金属包括位于所述钝化窗口内的部分,以及位于所述钝化层上的部分。
7.根据权利要求1所述的半导体器件的制造方法,其特征在于,所述第二开口槽的宽度大于或等于所述第一开口槽的宽度。
8.根据权利要求1所述的半导体器件的制造方法,其特征在于,所述键合材料层的材质为临时键合胶。
9.一种半导体器件,其特征在于,所述半导体器件为采用权利要求1至8任一项所述的半导体器件的制造方法制造形成。
10.根据权利要求9所述的半导体器件,其特征在于,所述半导体器件包括硅基光电子芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011232024.1A CN112466804B (zh) | 2020-11-06 | 2020-11-06 | 一种半导体器件的制造方法及半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011232024.1A CN112466804B (zh) | 2020-11-06 | 2020-11-06 | 一种半导体器件的制造方法及半导体器件 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112466804A true CN112466804A (zh) | 2021-03-09 |
CN112466804B CN112466804B (zh) | 2022-11-11 |
Family
ID=74825102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011232024.1A Active CN112466804B (zh) | 2020-11-06 | 2020-11-06 | 一种半导体器件的制造方法及半导体器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112466804B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115831862A (zh) * | 2022-11-15 | 2023-03-21 | 湖北三维半导体集成创新中心有限责任公司 | 半导体结构及其形成方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102341900A (zh) * | 2009-03-09 | 2012-02-01 | S.O.I.Tec绝缘体上硅技术公司 | 制造热膨胀系数局部适应的异质结构的方法 |
CN103632953A (zh) * | 2012-08-20 | 2014-03-12 | 上海华虹宏力半导体制造有限公司 | 一种基于氧化硅衬底的v型槽结构的制作方法 |
CN104701192A (zh) * | 2015-03-11 | 2015-06-10 | 华进半导体封装先导技术研发中心有限公司 | 保护超薄硅基板的结构和制备工艺 |
CN107993937A (zh) * | 2017-12-01 | 2018-05-04 | 华进半导体封装先导技术研发中心有限公司 | 一种临时键合工艺的辅助结构及利用该结构的晶圆加工方法 |
US20200203224A1 (en) * | 2018-12-19 | 2020-06-25 | Imec Vzw | Method for bonding and interconnecting semiconductor chips |
CN111755377A (zh) * | 2020-06-29 | 2020-10-09 | 西安微电子技术研究所 | 一种晶圆解键合方法 |
-
2020
- 2020-11-06 CN CN202011232024.1A patent/CN112466804B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102341900A (zh) * | 2009-03-09 | 2012-02-01 | S.O.I.Tec绝缘体上硅技术公司 | 制造热膨胀系数局部适应的异质结构的方法 |
CN103632953A (zh) * | 2012-08-20 | 2014-03-12 | 上海华虹宏力半导体制造有限公司 | 一种基于氧化硅衬底的v型槽结构的制作方法 |
CN104701192A (zh) * | 2015-03-11 | 2015-06-10 | 华进半导体封装先导技术研发中心有限公司 | 保护超薄硅基板的结构和制备工艺 |
CN107993937A (zh) * | 2017-12-01 | 2018-05-04 | 华进半导体封装先导技术研发中心有限公司 | 一种临时键合工艺的辅助结构及利用该结构的晶圆加工方法 |
US20200203224A1 (en) * | 2018-12-19 | 2020-06-25 | Imec Vzw | Method for bonding and interconnecting semiconductor chips |
CN111755377A (zh) * | 2020-06-29 | 2020-10-09 | 西安微电子技术研究所 | 一种晶圆解键合方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115831862A (zh) * | 2022-11-15 | 2023-03-21 | 湖北三维半导体集成创新中心有限责任公司 | 半导体结构及其形成方法 |
CN115831862B (zh) * | 2022-11-15 | 2023-11-03 | 湖北三维半导体集成创新中心有限责任公司 | 半导体结构及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112466804B (zh) | 2022-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103193193B (zh) | Mems器件及其形成方法 | |
US7510907B2 (en) | Through-wafer vias and surface metallization for coupling thereto | |
TWI326674B (en) | Semiconductor apparatus and method for manufacturing the same | |
CN102208438A (zh) | 近乎无衬底的复合功率半导体器件及其方法 | |
US20130049161A1 (en) | Nitride shallow trench isolation (sti) structures and methods for forming the same | |
KR101398084B1 (ko) | 집적 반도체 구조 형성 방법들 및 구조들 | |
CN112466804B (zh) | 一种半导体器件的制造方法及半导体器件 | |
US9236359B2 (en) | System and method for 3D integrated circuit stacking | |
JP2007005401A (ja) | 半導体装置およびその製造方法 | |
CN113517204A (zh) | 封装器件及其形成方法 | |
TWI793655B (zh) | 具有非均勻臨界尺寸的導電特徵及其製備方法 | |
EP2765603A2 (en) | Three-dimensional monolithic electronic-photonic integrated circuit | |
CN114512468A (zh) | 半导体结构及其制作方法 | |
US8389404B2 (en) | Semiconductor device and method for manufacturing the same | |
US8017497B2 (en) | Method for manufacturing semiconductor | |
CN109841561A (zh) | 一种soi器件结构及其制备方法 | |
CN114226984B (zh) | 一种晶圆的切割方法 | |
TWI809365B (zh) | 半導體裝置及其製造方法 | |
US9478464B2 (en) | Method for manufacturing through-hole silicon via | |
US11417609B2 (en) | Semiconductor structure and fabrication method thereof | |
EP3998628A1 (en) | Solder pad structure, semiconductor structure, semiconductor packaging structure, and preparation method therefor | |
CN111785680B (zh) | 熔断器的制造方法及器件 | |
CN116230555B (zh) | 芯片载体、其形成方法以及晶圆键合结构的形成方法 | |
US20050211664A1 (en) | Method of forming optical waveguides in a semiconductor substrate | |
US20230005735A1 (en) | Etching method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |