CN114512468A - 半导体结构及其制作方法 - Google Patents

半导体结构及其制作方法 Download PDF

Info

Publication number
CN114512468A
CN114512468A CN202011279435.6A CN202011279435A CN114512468A CN 114512468 A CN114512468 A CN 114512468A CN 202011279435 A CN202011279435 A CN 202011279435A CN 114512468 A CN114512468 A CN 114512468A
Authority
CN
China
Prior art keywords
substrate
conductive
groove
connection layer
isolation structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011279435.6A
Other languages
English (en)
Inventor
吴秉桓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202011279435.6A priority Critical patent/CN114512468A/zh
Priority to PCT/CN2021/109038 priority patent/WO2022100151A1/zh
Priority to EP21890682.4A priority patent/EP4199081A4/en
Priority to US17/649,064 priority patent/US20220157620A1/en
Publication of CN114512468A publication Critical patent/CN114512468A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明实施例提供一种半导体结构及其制作方法，半导体结构包括：基底；导电柱，导电柱至少位于基底中；电连接层，电连接层与导电柱的端部相连接，且导电柱朝向电连接层的端部具有第一凸起部以及第一凸起部围成的至少一个凹槽，电连接层在与凹槽相对应的位置具有第二凸起部，第二凸起部内嵌于凹槽内。本发明实施例有利于降低电连接层从导电柱端面脱落的风险。

Description

半导体结构及其制作方法
技术领域
本发明实施例涉及半导体领域，特别涉及一种半导体结构及其制作方法。
背景技术
半导体结构中芯片之间或者晶圆之间可通过在垂直方向上制作导通孔实现互联，这一互联技术称为硅通孔(Through Silicon Via，简称TSV)技术。传统的硅通孔一般是通过金属材料填充形成导电柱，导电柱的端面与其他电连接层相连接以实现不同层之间的电信号传递。
然而，在导电柱与电连接层相接触处，导电柱的端面与电连接层的端面均较为平坦，当导电柱与电连接层相接触处受应力影响时，在接触面处导电柱的端面与电连接层的端面容易发生相对滑动，电连接层从导电柱端面脱落的风险大。
发明内容
本发明实施例解决的技术问题为提供一种半导体结构及其制作方法，解决电连接层从导电柱端面脱落的风险大的问题。
为解决上述问题，本发明实施例提供一种半导体结构，包括：基底；导电柱，所述导电柱至少位于所述基底中；电连接层，所述电连接层与所述导电柱的端部相连接，且所述导电柱朝向所述电连接层的所述端部具有第一凸起部以及所述第一凸起部围成的至少一个凹槽，所述电连接层在与所述凹槽相对应的位置具有第二凸起部，所述第二凸起部内嵌于所述凹槽内。
另外，所述凹槽在所述基底上的正投影为轴对称图形。
另外，所述第一凸起部的数量为多个，且多个所述第一凸起部在所述基底上的正投影为轴对称图形。
另外，所述第一凸起部的数量为1个，且所述第一凸起部在所述基底上的正投影为轴对称图形。
另外，所述第一凸起部在所述基底上的正投影为环形或者十字形。
另外，单个所述凹槽具有至少两个深度不同的区域。
另外，所述端部具有至少两个间隔设置的所述凹槽，且各所述凹槽的深度不同。
另外，所述端部包括中心区以及环绕所述中心区的外围区，且所述凹槽至少位于部分所述外围区。
另外，所述凹槽包括第一凹槽和第二凹槽，所述第一凹槽在所述基底上的正投影为圆形，所述第二凹槽在所述基底上的正投影为封闭环状图形，所述第二凹槽环绕所述第一凹槽且还位于所述外围区。
另外，所述半导体结构还包括：至少一个隔离结构，所述隔离结构位于所述基底内，且所述隔离结构与所述导电柱的侧面相接触。
另外，所述隔离结构为封闭环状结构，绕设于所述导电柱的侧面。
另外，所述基底包括至少两个所述隔离结构，且至少两个所述隔离结构间隔绕设于所述导电柱的侧面。
另外，所述电连接层还位于所述导电柱的侧面。
另外，所述基底包括：依次堆叠设置的第一介质层、衬底以及第二介质层；所述电连接层位于所述第二介质层中或者位于所述第二介质层远离所述衬底的一侧。
相应地，本发明实施例还提供一种半导体结构的制作方法，包括：提供基底，所述基底包括导电柱区；在所述导电柱区的所述基底内形成第一通孔，且所述第一通孔底部具有至少一个第一凸起结构；填充所述第一通孔，形成所述导电柱，所述导电柱在与所述第一凸起结构相对应的位置具有凹槽，且所述导电柱具有围成所述凹槽的第一凸起部；刻蚀靠近所述第一凸起结构的所述基底，露出所述凹槽的底部；形成填充满所述凹槽的电连接层，且所述电连接层在与所述凹槽相对应的位置具有第二凸起部。
另外，在形成所述第一通孔之前，还包括：在所述基底内形成初始隔离结构，所述初始隔离结构至少位于部分所述导电柱区；形成所述第一通孔的步骤包括：去除位于所述导电柱区的所述初始隔离结构，直至露出位于所述初始隔离结构正下方的所述基底；刻蚀位于所述导电柱区的所述基底，形成所述第一通孔。
另外，每一所述初始隔离结构还延伸至与所述导电柱区相邻接的所述基底内；在形成所述第一通孔之后，位于所述导电柱区相邻接的所述基底内的剩余的所述初始隔离结构作为隔离结构，且形成的所述第一通孔的部分侧壁暴露出所述隔离结构侧面。
另外，所述基底包括：依次堆叠设置的第一介质层和衬底，所述初始隔离结构位于所述衬底；在去除位于所述导电柱区的所述初始隔离结构之前，刻蚀与所述导电柱区相对应的所述第一介质层，露出位于所述导电柱区的所述初始隔离结构和所述衬底。
另外，所述基底包括：依次堆叠设置的第一介质层和衬底，所述衬底中具有初始隔离结构；在刻蚀靠近所述第一凸起结构的所述基底之后，在形成填充满所述凹槽的所述电连接层之前，还包括：在所述衬底远离所述初始隔离结构的一侧形成第三介质层，且所述第三介质层露出所述凹槽。
另外，所述基底包括：依次堆叠设置的第一介质层和衬底，所述衬底中具有初始隔离结构；在刻蚀靠近所述第一凸起结构的所述基底之后，形成填充满所述凹槽的所述电连接层的步骤还包括：在所述衬底远离所述初始隔离结构的一侧形成第四介质层，且所述导电柱位于所述第四介质层中；刻蚀所述第四介质层形成第二通孔，所述第二通孔露出所述凹槽；填充所述第二通孔，形成所述电连接层，剩余未被刻蚀的所述第四介质层作为第二介质层。
与现有技术相比，本发明实施例提供的技术方案具有以下优点：
由于导电柱朝向电连接层的端部具有第一凸起部以及第一凸起部围成的至少一个凹槽，电连接层在与凹槽相对应的位置具有第二凸起部，第二凸起部内嵌于凹槽内，则在导电柱与电连接层的连接处，第一凸起部和第二凸起部相互拼接，凹槽的底面和侧面均与第二凸起部相接触，使得导电柱与电连接层相接触处的总接触面积增大，有利于增大导电柱和电连接层之间的接触力，从而降低电连接层从导电柱上脱落的风险，也有利于降低导电柱和电连接层之间的接触电阻，提高半导体结构的电学性能。此外，凹槽的侧面与第二凸起部的侧面相抵接，在垂直于导电柱中心轴线的方向上，阻碍了导电柱与电连接层之间的相对滑动，进一步降低电连接层脱落的风险。
另外，半导体结构还包括：至少一个隔离结构，隔离结构位于基底内，且隔离结构与导电柱的侧面相接触。由于导电柱的材料的热膨胀系数较大，导电柱受热发生膨胀时，会产生较大的热应力，对与导电柱相邻的结构造成挤压。本发明实施例中，导电柱的侧面可以具有至少一个隔离结构，隔离结构可以作为应力缓冲层，有利于阻挡导电柱受热膨胀时热应力的扩散，降低导电柱对与导电柱相邻的结构的挤压影响。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，除非有特别申明，附图中的图不构成比例限制。
图1为本发明第一实施例提供的半导体结构的一种剖面结构示意图；
图2为本发明第一实施例提供的半导体结构的又一种剖面结构示意图；
图3为本发明第一实施例提供的半导体结构的另一种剖面结构示意图；
图4至图6为本发明第一实施例中导电柱的几种剖面结构示意图；
图7至图13为本发明第一实施例中具有第一凸起部和凹槽的导电柱的一端的几种剖面结构示意图；
图14为本发明第二实施例提供的半导体结构的剖面结构示意图；
图15至图18为本发明第二实施例中隔离结构和导电柱的组合结构的几种剖面结构示意图；
图19至图20本发明第三实施例中具有初始隔离结构的基底的两种局部剖面结构示意图；
图21至图28为本发明第三实施例提供的在图18的基础上的半导体结构的制作方法中各步骤对应的局部剖面结构示意图；
图29至图33本发明第四实施例中具有初始隔离结构的基底的几种局部剖面结构示意图；
图34为本发明第四实施例提供的在图30的基础上形成的半导体结构的剖面结构示意图。
具体实施方式
由背景技术可知，现有技术中与导电柱相连接的电连接层容易受应力影响，从与导电柱相连接的端面脱落。
分析发现，导电柱受热膨胀会对电连接层与导电柱的连接处产生挤压，且电连接层与导电柱的连接处也会受后续形成其他结构的工艺的应力影响。在导电柱与电连接层的连接处，导电柱的端面与电连接层的端面均较为平坦，则电连接层容易受应力影响从导电柱的端面脱落。
为解决上述问题，本发明实施提供一种半导体结构，其中导电柱朝向电连接层的端部具有第一凸起部以及第一凸起部围成的至少一个凹槽，电连接层在与凹槽相对应的位置具有第二凸起部，使得导电柱的凹槽与电连接层的第二凸起部相抵接，则导电柱与电连接层相接触处的总接触面积增大，有利于增大导电柱和电连接层之间的接触力，从而降低电连接层从导电柱上脱落的风险。此外，凹槽的侧面与第二凸起部的侧面相抵接，阻碍了导电柱与电连接层之间的相对滑动，进一步降低电连接层脱落的风险。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
图1为本发明第一实施例提供的半导体结构的一种剖面结构示意图；图2为本发明第一实施例提供的半导体结构的又一种剖面结构示意图；图3为本发明第一实施例提供的半导体结构的另一种剖面结构示意图；图4至图6为本发明第一实施例提供的导电柱的几种剖面结构示意图。
结合参考图1和图4，本实施例中，半导体结构包括：基底101；导电柱102，导电柱102至少位于基底101中；电连接层103，电连接层103与导电柱102的端部相连接；导电柱102朝向电连接层103的端部具有第一凸起部112以及第一凸起部112围成的至少一个凹槽122，电连接层103在与凹槽122相对应的位置具有第二凸起部113，第二凸起部113内嵌于凹槽122内。
本实施例中，由于第二凸起部113内嵌于凹槽122内，则凹槽122的底面和侧面均与第二凸起部113相接触，增大了导电柱102与电连接层103相接触处的总接触面积，有利于增大导电柱102和电连接层103之间的接触力，从而降低电连接层103从导电柱102上脱落的风险，也有利于降低导电柱102和电连接层103之间的接触电阻，提高半导体结构的电学性能。此外，凹槽122的侧面与第二凸起部113的侧面相抵接，在垂直于导电柱102中心轴线的方向上，阻碍了导电柱102与电连接层103之间的相对滑动，进一步降低电连接层103脱落的风险。
其中，电连接层103还位于导电柱102的侧面。
继续参考图1，导电柱102部分位于基底101中，还有部分位于基底101之外，与电连接层103相连接。具体地，电连接层103可以覆盖位于基底101之外的导电柱102的所有侧面。
由于第二凸起部113与导电柱102的凹槽122相拼接，且导电柱102的侧面(即位于基底101之外的导电柱102的外围)也与电连接层103相连接，因此有利于进一步地增大导电柱102和电连接层103的接触面积，以进一步增大导电柱102和电连接层103之间的接触力，从而进一步降低电连接层103从导电柱102上脱落的风险，也有利于进一步降低导电柱102和电连接层103之间的接触电阻，提高半导体结构的电学性能。
此外，导电柱102的侧面与电连接层103相抵接，在垂直于导电柱102中心轴线的方向上，进一步阻碍导电柱102与电连接层103之间的相对滑动，进一步降低电连接层103脱落的风险。
本实施例中，基底101包括：依次堆叠设置的第一介质层111、衬底121以及第二介质层131。
本实施例中，第一介质层111和第二介质层131为二氧化硅层、氧化硅层或者氮化硅层、氮碳化硅等热膨胀系数低的材料层，衬底121为硅衬底。在其他实施例中，衬底也可以为锗衬底、锗化硅衬底、碳化硅衬底或者绝缘体上的硅衬底等半导体衬底。
本实施例中，导电柱102贯穿衬底121，且导电柱102还位于第一介质层111和第二介质层131中。
在一个例子中，参考图1，电连接层103可以位于第二介质层131远离衬底121的一侧，相应的，导电柱102贯穿第一介质层111、衬底121和第二介质层131，且导电柱102还凸出于第二介质层131。在又一个例子中，参考图2，电连接层103也可以位于第二介质层131中，相应的，导电柱102仅贯穿第一介质层111和衬底121，且导电柱102位于部分第二介质层131中。在另一个例子中，参考图3，基底101包括第一介质层111和衬底121，导电柱102位于第一介质层111和衬底121，电连接层103位于衬底121中。
本实施例中，单个电连接层303与三个导电柱302相连接。在其他实施例中，与单个电连接层303连接的导电柱302的数量可以为任意数量，例如为1个、2个、4个等。
凹槽122在基底101上的正投影为轴对称图形。由于凹槽122在基底101上的正投影为轴对称图形，则一个凹槽122的中心轴线或者多个凹槽122组成的组合结构的中心轴线均能够与导电柱102的中心轴线重合，使得凹槽122在导电柱102的端部均匀分布，则围成凹槽122的第一凸起部112在导电柱102的端部也是均匀分布的。此外，第二凸起部113与凹槽122相互拼接，则第二凸起部113的中心轴线也与导电柱102的中心轴线重合，在导电结构受应力影响，电连接层103与基底101之间有相对滑动的趋势时，第二凸起部113对第一凸起部112的作用力均匀分布在第一凸起部112上，防止第一凸起部113的变形。
需要说明的是，在其他实施例中，凹槽在基底上的正投影也可以为非轴对称图形。
在沿导电柱102中心轴线的方向上，有关凹槽122的深度范围，以下将结合图3-图5进行说明。
示例一：参考图4，单个凹槽122的深度是固定不变的。
形成具有凹槽122的导电柱102的工艺步骤包括：形成孔内具有第一凸起结构的第一通孔；填充第一通孔以形成导电柱102。当凹槽122的深度固定不变时，有利于填充材料均匀地填充在第一通孔中，从而有利于提高导电柱102的导电性能。
示例二：参考图5，单个凹槽122具有至少两个深度不同的区域。
具体地，,凹槽122可以呈现台阶状，对应的，与凹槽122相互拼接的第二凸起部113也呈台阶状，有利于增大导电柱102的总体积，从而有利于降低导电柱102自身的传输电阻，提高导电柱102和电连接层103之间电信号的传递效率。
示例三：参考图6，导电柱102的端部具有至少两个间隔设置的凹槽122，且各凹槽122的深度不同。
在导电柱102与电连接层103的连接处，设置有多个凹槽122，则电连接层103与凹槽122相对应的位置具有多个第二凸起部113，有利于进一步增大导电柱102与电连接层103相接触处的总接触面积，增大导电柱102和电连接层103之间的接触力，从而进一步降低电连接层103从导电柱102上脱落的风险。
可以理解的是，在其他实施例中，间隔设置的至少两个凹槽的深度也可以是相等的。
本实施例中，有关第一凸起部112和凹槽122在导电柱端部的具体分布，以下将结合图7-图13进行说明，图7至图13为本发明第一实施例中具有第一凸起部和凹槽的导电柱的一端的几种剖面结构示意图。
示例一：参考图7至图9，第一凸起部112的数量为多个，且多个第一凸起部112在基底101上的正投影为轴对称图形。导电柱102(参考图4)的端部由第一凸起部112和凹槽122共同组成，多个第一凸起部112围成一个凹槽122。
具体地，参考图7，两个第一凸起部112均匀地间隔绕设于导电柱102中心轴线的周围。或者，参考图8，三个第一凸起部112均匀地间隔绕设于导电柱102中心轴线的周围。或者，参考图9，四个第一凸起部112均匀地间隔绕设于导电柱102中心轴线的周围。需要说明的是，本实施例实际并不对第一凸起部112的数量做限制。
本实施例中，第一凸起部112的剖面形状(即第一凸起部112在基底101上的正投影)由一个等腰梯形和一个弧边四边形组合而成。其中，弧边四边形为由三条直线和一条弧线组成的四边封闭图形。在其他实施例中，第一凸起部的形状也可以为矩形、圆形、椭圆形等。
需要说明的是，导电柱102的剖面形状为圆形，第一凸起部112的剖面形状和凹槽122的剖面形状共同组成该圆形。在其他实施例中，导电柱的剖面形状也可以为其他形状。
本实施例中，多个第一凸起部112围成一个凹槽122，则单个凹槽122具有多个不同方向的侧面，多个侧面均会与电连接层103的第二凸起部113的侧面相接触，则当导电柱102和电连接层103相接触处受到各个方向的应力影响时，凹槽122的侧面和第二凸起部113的侧面在多个方向相抵接，可以避免导电柱102和电连接层103向多个方向的产生相对滑动，进一步降低电连接层103脱落的风险。
示例二：参考图10至图12，第一凸起部112的数量为1个，且第一凸起部112在基底101上的正投影为轴对称图形。导电柱102的端部由第一凸起部112和凹槽122共同组成。
进一步地，第一凸起部112在基底101上的正投影为环形或者十字形。
具体地，参考图10，第一凸起部112的剖面形状(即第一凸起部112在基底101上的正投影)为类十字形，即类十字形最外围的四条边为弧线。其中，第一凸起部112与四个凹槽122共同组成导电柱102的端部。或者，参考图11，第一凸起部112的剖面形状为标准十字形，即十字形的每条边均为直线。其中，第一凸起部112与一个凹槽122共同组成导电柱102的端部。或者，参考图12，第一凸起部112的剖面形状为环形，凹槽122的剖面形状为圆形，第一凸起部112与一个凹槽122共同组成导电柱102的端部。
本实施例中，第一凸起部112为十字形结构或者封闭环形结构，且第一凸起部112的中心轴线与导电柱102的中心轴线重合，则当导电柱102和电连接层103相接触处受到各个方向的应力影响时，第一凸起部112和第二凸起部113相互拼接，也能避免导电柱102和电连接层103向多个方向的产生相对滑动，进一步降低电连接层103脱落的风险。
示例三：参考图13，导电柱102的端部包括中心区以及环绕中心区的外围区，且凹槽122至少位于部分外围区。
具体地，凹槽122包括第一凹槽132和第二凹槽142，第一凹槽132在基底101上的正投影为圆形，第二凹槽142在基底101上的正投影为封闭环状图形，第二凹槽142环绕第一凹槽132且还位于外围区。
本实施例中，相较于示例二，具有两个凹槽122，且两个凹槽122侧面均与第二凸起部113的侧面相抵接，则导电柱102和电连接层103之间的接触面积进一步增大，有利于降低导电柱102和电连接层103之间的接触电阻，提高半导体结构的电学性能。
需要说明的是，第一凸起部112和凹槽142在导电柱102端部的分布，除了上述所罗列的情况外，还可以有其他的形状、数量以及排布方式，本领域技术人员清楚，上述示意结构是为了方便本领域技术人员对本实施例提供的导电结构的理解，并不表示第一凸起部112和凹槽142在导电柱102端部的分布仅包含上述罗列的情况。
综上所述，本实施例提供的半导体结构中，第一凸起部112和第二凸起部113部相互拼接，则凹槽122的底面和侧面均与第二凸起部113相接触，使得导电柱102与电连接层103的总接触面积增大，有利于增大导电柱102和电连接层103之间的接触力，从而降低电连接层103从导电柱102上脱落的风险，也有利于降低导电柱102和电连接层103之间的接触电阻，提高半导体结构的电学性能。此外，凹槽122的侧面和导电柱102位于基底101外的侧面均与电连接层103相连接，在垂直于导电柱102中心轴线的方向上，阻碍了导电柱102与电连接层103之间的相对滑动，进一步降低电连接层103脱落的风险。
本发明第二实施例还提供一种半导体结构，该实施例与前述实施例大致相同，主要区别在于半导体结构还包括与导电柱的侧面相接触的隔离结构。以下将结合附图对本发明第二实施例提供的半导体结构进行详细说明，需要说明的是，与前述实施例相同或者相应的部分，可参考前述实施例的详细描述，在此不再赘述。
图14为本发明第二实施例提供的半导体结构的剖面结构示意图。
参考图14，半导体结构包括：基底201，基底201包括依次堆叠设置的第一介质层211、衬底221以及第二介质层231；导电柱202，导电柱202包括第一凸起部203和第一凹槽；电连接层203，电连接层203包括第二凸起部213；进一步地，半导体结构还包括：至少一个隔离结构204，隔离结构204位于基底201内，且隔离结构204与导电柱202的侧面相接触。
具体地，隔离结构204位于远离电连接层203的导电柱202的一侧的侧面。导电柱202受热膨胀时，热应力主要集中在导电柱202的端部，则位于导电柱202端部的侧面的隔离结构204可以作为应力缓冲层，有利于阻挡导电柱202受热膨胀时热应力的扩散，降低导电柱202对与导电柱202相邻的结构的挤压影响。
隔离结构204的材料与衬底221的材料具有高的刻蚀选择比，具体地，隔离结构204的材料可以为氧化硅、碳氮化硅、氮氧化硅或者氮化硅。
有关隔离结构204在导电柱202侧面的具体分布，以下将结合图15-图18进行说明，图15至图18为本发明第二实施例中隔离结构和导电柱的组合结构的几种剖面结构示意图。
示例一：参考图15，隔离结构204为封闭环状结构，绕设于导电柱202的侧面。
由于环状隔离结构204包裹导电柱202的侧面，则导电柱202受热膨胀时，隔离结构204能阻挡导电柱202往各个方向扩散的热应力，有利于提高隔离结构204的应力缓冲效果，进一步降低导电柱202受热膨胀时对与导电柱202相邻的结构的挤压影响。
示例二：参考图16至图18，基底101(参考图1)包括至少两个隔离结构204，且至少两个隔离结构204间隔绕设于导电柱202的侧面。其中，隔离结构204的剖面形状为弧边四边形。
具体地，参考图16，两个隔离结构204均匀地间隔绕设于导电柱202的侧面。或者，参考图17，三个隔离结构204均匀地间隔绕设于导电柱202的侧面。或者，参考图18，四个隔离结构204均匀地间隔绕设于导电柱202的侧面。
此外，隔离结构204与导电柱202相接触的接触面在基底101上的正投影与导电柱202中第一凸起部212与电连接层203相接触的接触面在基底101上的正投影重合。
需要说明的是，隔离结构204在导电柱202侧面的分布，除了上述所罗列的情况外，还可以有其他的形状、数量以及排布方式，本领域技术人员清楚，上述示意结构是为了方便本领域技术人员对本实施例提供的导电结构的理解，并不表示隔离结构204在导电柱202侧面的分布仅包含上述罗列的情况。
本实施例中，半导体结构中的除了导电柱202具有与电连接层203的第二凸起部213相拼接的凹槽，有利于降低电连接层203脱落的风险和降低导电柱202和电连接层203的接触电阻之外，导电柱202的侧面还具有隔离结构204，在导电柱202受热膨胀时，隔离结构204作为应力缓冲层，有利于降低导电柱202对与导电柱202相邻的结构的挤压影响。
本发明第三实施例还提供一种半导体结构的制作方法，该方法可用于制作第一实施例提供的半导体结构。图19至图20本发明第三实施例提供的半导体结构的制作方法中，在形成第一通孔之前，具有初始隔离结构的基底的两种局部剖面结构示意图；图21至图28为本发明第三实施例提供的在图19的基础上的半导体结构的制作方法中各步骤对应的局部剖面结构示意图。
参考图19和图21，提供基底，基底包括导电柱区I；参考图24，在导电柱区I的基底内形成第一通孔306，且第一通孔306底部具有至少一个第一凸起结构307。
具体地，继续参考图21，在形成第一通孔306之前，在基底内形成初始隔离结构305，初始隔离结构305至少位于部分导电柱区I。其中，基底包括：依次堆叠设置的第一介质层311和衬底321，初始隔离结构305位于所述衬底321中。
有关初始隔离结构在衬底中的具体分布，以下将结合图19-图20进行说明。
示例一：参考图19，初始隔离结构305为一封闭圆环结构，且初始隔离结构305完全位于导电柱区I中。需要说明的是，采用如图19所示的初始隔离结构305时，后续形成的导电柱的剖面形状如图13所示。
示例二：参考图20，初始隔离结构305为一十字形结构，且初始隔离结构305完全位于导电柱区I中。需要说明的是，在衬底321上确定导电柱区I是为了确定后续形成的导电柱的位置，采用如图20所示的初始隔离结构305时，后续形成的导电柱的剖面形状如图11所示。
参考图22，刻蚀与导电柱区I相对应的第一介质层311，露出位于导电柱区I的初始隔离结构305和衬底321。
形成第一通孔306的具体步骤包括：
参考图23，去除位于导电柱区I的初始隔离结构305(参考图22)，直至露出位于初始隔离结构305正下方的衬底321。
具体地，初始隔离结构305与衬底321之间具有高的刻蚀选择比，有利于保证在去除初始隔离结构305时，衬底321的表面不受损伤。
参考图24，刻蚀位于导电柱区I的衬底321，形成第一通孔306，且第一通孔306底部具有至少一个第一凸起结构307。
具体地，刻蚀位于导电柱区I的衬底321可以采用干法刻蚀，且在干法刻蚀的过程中，通过调整轰击能量(即调整偏压)来保持第一凸起结构307的预设高度。
参考图25，填充第一通孔306(参考图24)，形成导电柱302，导电柱302在与第一凸起结构307相对应的位置具有凹槽，且导电柱302具有围成凹槽的第一凸起部312。具体地，第一凸起部312的侧壁所处的平面与导电柱302的侧壁所处的平面没有重合，有利于进一步增大后续形成的电连接层与导电柱302之间的接触面积，增大电连接层与导电柱302之间的接触力，降低电连接层脱落的风险。
参考图26，刻蚀靠近第一凸起结构312(参考图25)的衬底321，露出凹槽的底部；形成填充满凹槽的电连接层303，且电连接层303在与凹槽相对应的位置具有第二凸起部313。
具体地，在刻蚀靠近第一凸起结构312的衬底321之前，还需对衬底321靠近第一凸起结构312的一侧的表面进行研磨，直至露出第一凸起结构具321的表面，其中，具体的研磨方法包括化学机械研磨。
本实施例中，参考图27，在刻蚀靠近第一凸起结构312的衬底321之后，在形成填充满凹槽的电连接层303之前，还包括：在衬底321远离初始隔离结构的一侧形成第三介质层341，且第三介质层341露出凹槽，第三介质层341作为第二介质层。
或者，参考图28，在刻蚀靠近第一凸起结构312的基底301之后，形成填充满凹槽的电连接层303的步骤还包括：在衬底321远离初始隔离结构的一侧形成第四介质层351，且导电柱302位于第四介质层351中；刻蚀第四介质层351形成第二通孔，第二通孔露出凹槽；填充第二通孔，形成电连接层303，剩余未被刻蚀的第四介质层351作为第二介质层。
综上所述，在衬底321内形成初始隔离结构305，有利于后续形成具有第一凸起结构307的第一通孔306，则填充第一通孔306形成的导电柱302具有第一凸起部312和凹槽，有利于后续形成的电连接层303的第二凸起部313内嵌于凹槽内，使得电连接层303与导电柱302连接得更牢固，有利于降低电连接层303脱落的风险。此外由于凹槽和第二凸起部312相互嵌和，增大了电连接层303和导电柱302之间的接触面积，有利于降低电连接层303和导电柱302之间的接触电阻，提高半导体结构的电学性能。
本发明第四实施例还提供一种半导体结构的制作方法，该方法可用于制备第二实施例提供的半导体结构。与第三实施例不同的是，每一初始隔离结构还延伸至与导电柱区相邻接的基底内。本实施例中，图29至图33本发明第四实施例提供的半导体结构的制作方法中，在形成第一通孔之前，具有初始隔离结构的基底的几种局部剖面结构示意图；图34为本发明第四实施例提供的在图31的基础上形成的半导体结构的剖面结构示意图。与第三实施例相同或者相应的部分，可参考上一实施例的相应说明，以下不做赘述。
结合参考图31和图34，每一初始隔离结构405还延伸至与导电柱区I相邻接的基底401内；在形成第一通孔之后，位于导电柱区I相邻接的基底401内的剩余的初始隔离结构405作为隔离结构404，且形成的第一通孔的部分侧壁暴露出隔离结构404侧面。
有关初始隔离结构在衬底中的具体分布，以下将结合图28-图32进行说明。
示例一：参考图29至31，初始隔离结构405的数量为多个，且多个初始隔离结构405在衬底421上的正投影为轴对称图形。
具体地，单个初始隔离结构405的剖面形状(即初始隔离结构405在衬底421上的正投影)由一个等腰梯形和一个四边形组合而成。在其他实施例中，初始隔离结构的形状也可以为矩形、圆形、椭圆形等。
参考图29，两个初始隔离结构405均匀地间隔绕设于导电柱区I中心轴线的周围。需要说明的是，采用如图29所示的初始隔离结构405时，后续形成的导电柱的剖面形状如图7所示。
或者，参考图30，三个初始隔离结构405均匀地间隔绕设于导电区I中心轴线的周围。需要说明的是，采用如图30所示的初始隔离结构405时，后续形成的导电柱的剖面形状如图8所示。
或者，参考图31，四个初始隔离结构405均匀地间隔绕设于导电区I中心轴线的周围。需要说明的是，采用如图31所示的初始隔离结构405时，后续形成的导电柱的剖面形状如图9所示。
需要说明的是，本实施例实际并不对初始隔离结构405的数量做限制。
示例二：参考图32至图33，初始隔离结构405的数量为1个，且初始隔离结构405在衬底421上的正投影为轴对称图形。
进一步地，初始隔离结构405在衬底421上的正投影为环形或者十字形。
具体地，参考图32，初始隔离结构405的剖面形状为十字形。需要说明的是，采用如图32所示的初始隔离结构405时，后续形成的导电柱的剖面形状如图10所示。
或者，参考图33，初始隔离结构405的剖面形状为封闭环形。需要说明的是，采用如图33所示的初始隔离结构405时，后续形成的导电柱的剖面形状如图12所示。
综上所述，由于每一初始隔离结构405还延伸至与导电柱区I相邻接的基底401内，在刻蚀衬底421形成第一通孔时，第一通孔的侧壁会露出未被刻蚀的初始隔离结构405(即位于后续形成的导电柱402的侧面的隔离结构404)。一方面，在刻蚀衬底401形成第一通孔的步骤中，由于隔离结构404与衬底421具有高的刻蚀选择比，则隔离结构404有利于避免刻蚀过程中出现侧向刻蚀现象，即避免位于导电柱区I之外的衬底421被刻蚀；另一方面，在导电柱402受热膨胀时，隔离结构404可以作为应力缓冲层，有利于降低导电柱402对与导电柱402相邻的结构的挤压影响。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。

Claims (20)

1.一种半导体结构，其特征在于，包括：
基底；
导电柱，所述导电柱至少位于所述基底中；
电连接层，所述电连接层与所述导电柱的端部相连接，且所述导电柱朝向所述电连接层的所述端部具有第一凸起部以及所述第一凸起部围成的至少一个凹槽，所述电连接层在与所述凹槽相对应的位置具有第二凸起部，所述第二凸起部内嵌于所述凹槽内。
2.根据权利要求1所述的半导体结构，其特征在于，所述凹槽在所述基底上的正投影为轴对称图形。
3.根据权利要求2所述的半导体结构，其特征在于，所述第一凸起部的数量为多个，且多个所述第一凸起部在所述基底上的正投影为轴对称图形。
4.根据权利要求2所述的半导体结构，其特征在于，所述第一凸起部的数量为1个，且所述第一凸起部在所述基底上的正投影为轴对称图形。
5.根据权利要求4所述的半导体结构，其特征在于，所述第一凸起部在所述基底上的正投影为环形或者十字形。
6.根据权利要求2所述的半导体结构，其特征在于，单个所述凹槽具有至少两个深度不同的区域。
7.根据权利要求1或6所述的半导体结构，其特征在于，所述端部具有至少两个间隔设置的所述凹槽，且各所述凹槽的深度不同。
8.根据权利要求1或2所述的半导体结构，其特征在于，所述端部包括中心区以及环绕所述中心区的外围区，且所述凹槽至少位于部分所述外围区。
9.根据权利要求8所述的半导体结构，其特征在于，所述凹槽包括第一凹槽和第二凹槽，所述第一凹槽在所述基底上的正投影为圆形，所述第二凹槽在所述基底上的正投影为封闭环状图形，所述第二凹槽环绕所述第一凹槽且还位于所述外围区。
10.根据权利要求1所述的半导体结构，其特征在于，还包括：至少一个隔离结构，所述隔离结构位于所述基底内，且所述隔离结构与所述导电柱的侧面相接触。
11.根据权利要求10所述的半导体结构，其特征在于，所述隔离结构为封闭环状结构，绕设于所述导电柱的侧面。
12.根据权利要求10所述的半导体结构，其特征在于，所述基底包括至少两个所述隔离结构，且至少两个所述隔离结构间隔绕设于所述导电柱的侧面。
13.根据权利要求1所述的半导体结构，其特征在于，所述电连接层还位于所述导电柱的侧面。
14.根据权利要求13所述的半导体结构，其特征在于，所述基底包括：依次堆叠设置的第一介质层、衬底以及第二介质层；所述电连接层位于所述第二介质层中或者位于所述第二介质层远离所述衬底的一侧。
15.一种半导体结构的制作方法，其特征在于，包括：
提供基底，所述基底包括导电柱区；
在所述导电柱区的所述基底内形成第一通孔，且所述第一通孔底部具有至少一个第一凸起结构；
填充所述第一通孔，形成所述导电柱，所述导电柱在与所述第一凸起结构相对应的位置具有凹槽，且所述导电柱具有围成所述凹槽的第一凸起部；
刻蚀靠近所述第一凸起结构的所述基底，露出所述凹槽的底部；
形成填充满所述凹槽的电连接层，且所述电连接层在与所述凹槽相对应的位置具有第二凸起部。
16.根据权利要求15所述的半导体结构的制作方法，其特征在于，在形成所述第一通孔之前，还包括：在所述基底内形成初始隔离结构，所述初始隔离结构至少位于部分所述导电柱区；形成所述第一通孔的步骤包括：
去除位于所述导电柱区的所述初始隔离结构，直至露出位于所述初始隔离结构正下方的所述基底；
刻蚀位于所述导电柱区的所述基底，形成所述第一通孔。
17.根据权利要求16所述的半导体结构的制作方法，其特征在于，每一所述初始隔离结构还延伸至与所述导电柱区相邻接的所述基底内；在形成所述第一通孔之后，位于所述导电柱区相邻接的所述基底内的剩余的所述初始隔离结构作为隔离结构，且形成的所述第一通孔的部分侧壁暴露出所述隔离结构侧面。
18.根据权利要求16所述的半导体结构的制作方法，其特征在于，所述基底包括：依次堆叠设置的第一介质层和衬底，所述初始隔离结构位于所述衬底中；在去除位于所述导电柱区的所述初始隔离结构之前，刻蚀与所述导电柱区相对应的所述第一介质层，露出位于所述导电柱区的所述初始隔离结构和所述衬底。
19.根据权利要求15所述的半导体结构的制作方法，其特征在于，所述基底包括：依次堆叠设置的第一介质层和衬底，所述衬底中具有初始隔离结构；在刻蚀靠近所述第一凸起结构的所述基底之后，在形成填充满所述凹槽的所述电连接层之前，还包括：在所述衬底远离所述初始隔离结构的一侧形成第三介质层，且所述第三介质层露出所述凹槽，所述第三介质层作为第二介质层。
20.根据权利要求15所述的半导体结构的制作方法，其特征在于，所述基底包括：依次堆叠设置的第一介质层和衬底，所述衬底中具有初始隔离结构；在刻蚀靠近所述第一凸起结构的所述基底之后，形成填充满所述凹槽的所述电连接层的步骤还包括：在所述衬底远离所述初始隔离结构的一侧形成第四介质层，且所述导电柱位于所述第四介质层中；刻蚀所述第四介质层形成第二通孔，所述第二通孔露出所述凹槽；填充所述第二通孔，形成所述电连接层，剩余未被刻蚀的所述第四介质层作为第二介质层。
CN202011279435.6A 2020-11-16 2020-11-16 半导体结构及其制作方法 Pending CN114512468A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202011279435.6A CN114512468A (zh) 2020-11-16 2020-11-16 半导体结构及其制作方法
PCT/CN2021/109038 WO2022100151A1 (zh) 2020-11-16 2021-07-28 半导体结构及其制作方法
EP21890682.4A EP4199081A4 (en) 2020-11-16 2021-07-28 SEMICONDUCTOR STRUCTURE AND ITS MANUFACTURING METHOD
US17/649,064 US20220157620A1 (en) 2020-11-16 2022-01-26 Semiconductor structure and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011279435.6A CN114512468A (zh) 2020-11-16 2020-11-16 半导体结构及其制作方法

Publications (1)

Publication Number Publication Date
CN114512468A true CN114512468A (zh) 2022-05-17

Family

ID=81547287

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011279435.6A Pending CN114512468A (zh) 2020-11-16 2020-11-16 半导体结构及其制作方法

Country Status (2)

Country Link
CN (1) CN114512468A (zh)
WO (1) WO2022100151A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024077714A1 (zh) * 2022-10-13 2024-04-18 长鑫存储技术有限公司 一种半导体结构的制作方法及其结构

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117995816A (zh) * 2022-10-27 2024-05-07 长鑫存储技术有限公司 半导体结构和半导体结构的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7485967B2 (en) * 2005-03-10 2009-02-03 Sanyo Electric Co., Ltd. Semiconductor device with via hole for electric connection
JP2008153352A (ja) * 2006-12-15 2008-07-03 Seiko Epson Corp 半導体装置とその製造方法、および電子機器
US20120049358A1 (en) * 2010-08-24 2012-03-01 Bin-Hong Cheng Semiconductor Device and Semiconductor Process for Making the Same
US8772946B2 (en) * 2012-06-08 2014-07-08 Invensas Corporation Reduced stress TSV and interposer structures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024077714A1 (zh) * 2022-10-13 2024-04-18 长鑫存储技术有限公司 一种半导体结构的制作方法及其结构

Also Published As

Publication number Publication date
WO2022100151A1 (zh) 2022-05-19

Similar Documents

Publication Publication Date Title
US9054081B2 (en) Semiconductor device having through-substrate via with insulating portion
US7217631B2 (en) Semiconductor device and method for fabricating the device
US8415807B2 (en) Semiconductor structure and method for making the same
US7419906B2 (en) Method for manufacturing a through conductor
KR102652854B1 (ko) 반도체 소자 및 그 제조 방법
CN114512468A (zh) 半导体结构及其制作方法
CN213124449U (zh) 电子功率器件
US9343364B2 (en) Semiconductor device and method for manufacturing the same
US20150214166A1 (en) System and Method for 3D Integrated Circuit Stacking
CN112768462B (zh) 三维存储器及其制备方法
JP5494217B2 (ja) トレンチ分離型逆阻止ｍｏｓ型半導体装置の製造方法
US20220157620A1 (en) Semiconductor structure and method for manufacturing same
CN112614849B (zh) 三维存储器结构及其制备方法
CN112185969B (zh) 三维存储器结构及其制备方法
CN112466804B (zh) 一种半导体器件的制造方法及半导体器件
KR100576155B1 (ko) 반도체 소자의 컨택 형성 방법
KR100371287B1 (ko) 반도체 장치 및 그 제조 방법
US20160163595A1 (en) Method for manufacturing through-hole silicon via
JP4950012B2 (ja) シリコンスルーホールを有する半導体チップ装置及びその製造方法
US7807559B2 (en) Bonding pad for preventing pad peeling and method for fabricating the same
KR100681267B1 (ko) 반도체 장치의 제조에서 콘택 형성 방법
US20230005735A1 (en) Etching method
US20230223371A1 (en) Semiconductor structure and method for manufacturing semiconductor structure
WO2022077963A1 (zh) 熔丝结构及形成方法
KR102042818B1 (ko) 실리콘 전기접속 기판 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination