JP5494217B2 - トレンチ分離型逆阻止mos型半導体装置の製造方法 - Google Patents
トレンチ分離型逆阻止mos型半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5494217B2 JP5494217B2 JP2010112830A JP2010112830A JP5494217B2 JP 5494217 B2 JP5494217 B2 JP 5494217B2 JP 2010112830 A JP2010112830 A JP 2010112830A JP 2010112830 A JP2010112830 A JP 2010112830A JP 5494217 B2 JP5494217 B2 JP 5494217B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- reverse blocking
- opening
- silicon oxide
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
また、図3(b)、(c)の場合も、前述の図3(a)と同様に、トレンチは環状トレンチにて形成され、トレンチ側壁に気相拡散によってボロンを導入後に、熱拡散によって隣接する側壁のp型分離領域104が連続的な環状となって、チップの活性部に形成されるp+コレクタ層と接続するとともに、空洞107間にチップ活性部を取り囲むように連続的に接続されるp型分離領域104が形成されるとチップの機械的強度が増加するため望ましい。
2、117 トレンチ埋め込み分離構造
3 ゲート電極
4 エミッタ領域
5 エミッタ電極
6 ガードリング
7 フィールドプレート
8 周縁耐圧構造部
9 活性部
10 逆阻止IGBT
11、101 シリコン酸化膜
12、102 開口部
13、103 トレンチ
14、104 p型分離領域
15 充填材
20a 高アスペクトトレンチ
20b 高アスペクトトレンチ
21 半導体基板
22a 高アスペクトトレンチの表面
22b 高アスペクトトレンチの表面
23 気泡
24 半導体基板
25 トレンチ
26 絶縁膜
27 気泡
28 開口部
100 半導体基板
103a 空洞
105 シリコン酸化膜
106 トレンチ開口部
107 空洞
110 ゲート電極
110a ゲート絶縁膜
112 エミッタ領域
113 ガードリング
114 金属電極
115 周縁耐圧構造部
116 活性部
118 スクライブライン
Claims (5)
- 半導体チップの外周に絶縁膜をマスクにして半導体基板の第1主面から逆阻止接合に達する深さのトレンチを形成する第1工程、該トレンチの側壁に第2導電型不純物を導入して第2導電型分離領域を形成する第2工程、前記絶縁膜マスクの除去後、前記トレンチの開口部近傍を除くトレンチ内面にシリコン酸化膜を形成してから高温水素アニール処理により前記トレンチ開口部を閉塞する第3工程、前記第2導電型分離領域に囲まれる内側の第1主面に第2導電型ベース領域、周縁耐圧構造部、第1導電型エミッタ領域、ゲート絶縁膜、ゲート電極を形成する第4工程、前記半導体基板の第2主面に第2導電型領域を形成して前記第2導電型分離領域に導電接続する第5工程を有することを特徴とするトレンチ分離型逆阻止MOS型半導体装置の製造方法。
- 前記絶縁膜マスクを除去後、シリコン酸化膜を形成し、斜めイオン注入によって前記トレンチの開口部近傍のみにダメージを与え、ダメージを受けたシリコン酸化膜を選択的にエッチングにより除去することにより、前記トレンチの開口部近傍を除くトレンチ内面にシリコン酸化膜を形成することを特徴とする請求項1記載のトレンチ分離型逆阻止MOS型半導体装置の製造方法。
- 前記第3工程の後、トレンチ形成用絶縁膜マスクを残したまま、高温水素アニール処理を施し、続いて、前記絶縁膜マスクを除去した後、再度高温水素アニール処理を施すことを特徴とする請求項2記載のトレンチ分離型逆阻止MOS型半導体装置の製造方法。
- 閉塞された前記トレンチの中央で半導体基板を切断して半導体チップとすることを特徴とする請求項1乃至3のいずれか一項に記載のトレンチ分離型逆阻止MOS型半導体装置の製造方法。
- 閉塞された前記トレンチの内側で半導体基板を切断して半導体チップとすることを特徴とする請求項1乃至3のいずれか一項に記載のトレンチ分離型逆阻止MOS型半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010112830A JP5494217B2 (ja) | 2010-05-17 | 2010-05-17 | トレンチ分離型逆阻止mos型半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010112830A JP5494217B2 (ja) | 2010-05-17 | 2010-05-17 | トレンチ分離型逆阻止mos型半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011243671A JP2011243671A (ja) | 2011-12-01 |
JP5494217B2 true JP5494217B2 (ja) | 2014-05-14 |
Family
ID=45410056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010112830A Expired - Fee Related JP5494217B2 (ja) | 2010-05-17 | 2010-05-17 | トレンチ分離型逆阻止mos型半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5494217B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10020362B2 (en) | 2015-09-04 | 2018-07-10 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8772126B2 (en) * | 2012-08-10 | 2014-07-08 | Infineon Technologies Ag | Method of manufacturing a semiconductor device including grinding from a back surface and semiconductor device |
JP2014130922A (ja) * | 2012-12-28 | 2014-07-10 | Toshiba Corp | 半導体装置及びその製造方法 |
JP6523997B2 (ja) | 2016-03-14 | 2019-06-05 | 株式会社東芝 | 半導体装置の製造方法 |
JPWO2021149500A1 (ja) * | 2020-01-20 | 2021-07-29 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000269430A (ja) * | 1999-03-18 | 2000-09-29 | Toshiba Corp | 入力保護回路,半導体基板の製造方法,半導体装置及び半導体装置の製造方法 |
JP4074051B2 (ja) * | 1999-08-31 | 2008-04-09 | 株式会社東芝 | 半導体基板およびその製造方法 |
JP4292964B2 (ja) * | 2003-08-08 | 2009-07-08 | 三菱電機株式会社 | 縦型半導体装置 |
-
2010
- 2010-05-17 JP JP2010112830A patent/JP5494217B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10020362B2 (en) | 2015-09-04 | 2018-07-10 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP2011243671A (ja) | 2011-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW202005031A (zh) | 整合背側電源網格的半導體裝置及其相關的積體電路與製造方法 | |
JP5476689B2 (ja) | 半導体装置の製造方法 | |
CN106206676B (zh) | FinFET器件的结构和形成方法 | |
US9773734B2 (en) | Semiconductor structures including rails of dielectric material | |
JP5494217B2 (ja) | トレンチ分離型逆阻止mos型半導体装置の製造方法 | |
JP7069605B2 (ja) | 半導体装置の製造方法 | |
US11810812B2 (en) | Single diffusion cut for gate structures | |
CN104733301A (zh) | 用于制造具有斜切边缘终止的半导体器件的方法 | |
CN110707037A (zh) | 形成绝缘结构的方法 | |
CN110277312B (zh) | 用于在半导体本体中形成互补掺杂半导体区域的方法 | |
JP2017183396A (ja) | 半導体装置およびその製造方法 | |
JP2011253883A (ja) | 半導体装置及びその製造方法 | |
KR20030000134A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
US20130203229A1 (en) | Method of reducing surface doping concentration of doped diffusion region, method of manufacturing super junction using the same and method of manufacturing power transistor device | |
JP2009224660A (ja) | 半導体装置の製造方法 | |
JP6382288B2 (ja) | 半導体装置およびその製造方法 | |
JP2002057211A (ja) | トレンチ素子分離領域を有する半導体装置の製造方法 | |
JP2006060184A (ja) | 半導体装置の製造方法 | |
JP2000223704A (ja) | 半導体装置およびその製造方法 | |
JP2009238866A (ja) | 半導体装置の製造方法 | |
JP2006049663A (ja) | 半導体装置の製造方法 | |
TWM643613U (zh) | 二極體裝置 | |
JP2009283492A (ja) | 半導体装置の製造方法 | |
JP2006049685A (ja) | 半導体装置の製造方法 | |
CN116230512A (zh) | 栅极的制作方法及半导体器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120514 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5494217 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |