JP4292964B2 - 縦型半導体装置 - Google Patents

縦型半導体装置 Download PDF

Info

Publication number
JP4292964B2
JP4292964B2 JP2003398726A JP2003398726A JP4292964B2 JP 4292964 B2 JP4292964 B2 JP 4292964B2 JP 2003398726 A JP2003398726 A JP 2003398726A JP 2003398726 A JP2003398726 A JP 2003398726A JP 4292964 B2 JP4292964 B2 JP 4292964B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
region
main surface
trench
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003398726A
Other languages
English (en)
Other versions
JP2005093972A (ja
Inventor
法史 徳田
忠玄 湊
充 金田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2003398726A priority Critical patent/JP4292964B2/ja
Priority to TW093111838A priority patent/TWI242885B/zh
Priority to US10/834,110 priority patent/US7009239B2/en
Priority to CNB2004100616700A priority patent/CN100477259C/zh
Priority to KR1020040059709A priority patent/KR100661109B1/ko
Priority to EP04018303A priority patent/EP1505657B1/en
Priority to DE602004017675T priority patent/DE602004017675D1/de
Publication of JP2005093972A publication Critical patent/JP2005093972A/ja
Application granted granted Critical
Publication of JP4292964B2 publication Critical patent/JP4292964B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H01L21/28531—Making of side-wall contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Element Separation (AREA)
  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Description

本発明は、両方向に耐圧を有するＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）等の半導体装置とその製造方法に関し、特にその周辺耐圧構造に関するものである。
近年、半導体電力変換装置において、双方向スイッチにより直接スイッチングされる方式の、いわゆるＡＣマトリクスコンバータと呼ばれる電力変換回路が提案されている。そして、ＡＣマトリクスコンバータに用いられる双方向スイッチとして、双方向に耐圧を有する半導体装置が要求されている。
このような半導体装置として従来、例えば特許文献１の図１に示されたような逆阻止型ＩＧＢＴがあった。しかしながらこのような逆阻止型ＩＧＢＴにおいては、逆方向の耐圧を確保するために、１２００℃以上の温度において酸素雰囲気中で深さ１２０μｍまでボロンを拡散することによって得られるｐ＋領域をチップ周辺に必要とし、そのため長時間の拡散を必要とするだけでなく、ボロンの横方向拡散により前記ｐ＋領域がチップ表面上に前記拡散深さとほぼ同等程度拡がり、チップ表面の利用効率を著しく低下させていた。
このような課題を解決するため特許文献２においては、その図１５（ｃ）に示されるような構成を有する逆阻止型ＩＧＢＴを提案している。このＩＧＢＴでは、特許文献１のＩＧＢＴのｐ＋領域に相当する部分に、等方性のウエットエッチングによるサイドエッチングを利用して傾斜を有する溝を設けポジティブベベル構造とし、溝の壁面より不純物を拡散により導入しｐ＋領域を設けているため、特許文献１のＩＧＢＴのように長時間の拡散は不要となるが、溝に傾斜を必要とするため、傾斜角度に応じた溝幅を必要とするので、やはりチップ表面の利用効率を著しく低下させていた。
特開２００２−３１９６７６号公報 （第７−８頁、図１） 特開２００１−１８５７２７号公報 （第７頁、図１５）
特許文献１又は特許文献２のいずれの終端構造においても、逆耐圧を確保するためには、その構造形成部分のために相当のチップ面積を必要とし、それがチップ表面の利用効率を著しく低下させていた。このことがチップサイズの増大を招き、ひいてはチップコストを増大させていた。
この発明は、上述のような課題を解決するためになされたもので、その目的は逆耐圧を保持しつつ高いチップ面積の利用効率を可能とする終端構造を有する縦型半導体装置を提供しようとするものである。
前記の目的を達成するために、本発明に係る縦型半導体装置は、第１主面及び上記第１主面に対向する第２主面とを有する第１導電型の半導体基板と、上記半導体基板に設けられた素子領域と、上記半導体基板で上記素子領域を囲むように設けられた周辺領域と、上記半導体基板内部に形成され、上記第２主面に露出し、上記半導体基板の第１導電型の不純物濃度より高い不純物濃度を有する第２導電型の第１不純物領域と、上記周辺領域の外縁部に設けられ、上記素子領域を取囲むように形成されているトレンチと、上記トレンチの側壁から上記半導体基板内部へと所定の深さで形成され、上記第１主面に露出部分を有するとともに上記第１不純物領域に電気的に連結された第２導電型の２つの第２不純物領域と、上記周辺領域の第１主面上に設けられたフィールドプレートとを備え、上記トレンチはその側壁が上記第１主面に対し略垂直を呈し、その深さｄと開口幅ｗとの比ｄ／ｗ（アスペクト比）を５以上１００以下とするものであって、上記フィールドプレートは上記２つの第２不純物領域の第１主面への露出部分のうち素子領域から遠い部分で第２不純物領域との電気的接触がなされていることを特徴とするものである。
以上のような構成としたため、安定した逆耐圧が得られると共に、高いチップ面積の利用効率を有するという効果が得られる。
実施の形態１．
図１及び図２に実施の形態１である耐圧６００Ｖの逆阻止型ＩＧＢＴの構成を示す。図１は本逆阻止型ＩＧＢＴに使用されているチップの平面図であり、図２はその周辺部Ａ−Ａ’の断面図である。ｎ型シリコン基板１は互いに平行でかつ対向する第１主面と第２主面を有し、第２主面側より例えばホウ素（ボロン）のようなｐ型不純物を導入することによって、高濃度のｐ型コレクタ層２（第１不純物領域）がシリコン基板１とＰＮ接合を形成するように設けられている。
図１のチップの中央部分は素子領域であり、複数個のＩＧＢＴセルが充填されており、この素子領域がＩＧＢＴの主たる動作をつかさどっている。図２において、半導体基板１中にその第１主面に一部が露出するようにｐ型ベース領域３が形成されている。ｐ型ベース領域３中には、やはり前記第１主面に一部が露出するようにｎ型エミッタ領域４が形成されている。半導体基板１とエミッタ領域４との間のベース領域３の露出部分の上には、二酸化シリコンからなるゲート絶縁膜５を介して多結晶シリコンからなるゲート電極６が設けられている。さらに第１主面上には、ベース領域３及びエミッタ領域４に電気的に接触するように、エミッタ電極７が設けられている。ＩＧＢＴセルはｐ型ベース領域３、ｎ型エミッタ領域４、ゲート絶縁膜５、ゲート電極６、エミッタ電極７、ｐ型コレクタ層２及びコレクタ電極８とから構成されている。素子領域の周囲にはそれを取囲むように周辺ベース領域９、ガードリング１０及びガードリング電極１１が形成されており、これらで周辺領域を構成している。周辺領域の第１主面上には保護のための絶縁膜１２が形成されている。この周辺領域はこのＩＧＢＴの耐圧を保持する役割を担っている。
周辺領域の外縁部にはシリコン基板１の第１主面からｐ型コレクタ層２に達するようにトレンチ１３が形成されている。図１のチップ平面図からもわかるようにトレンチ１３は素子領域を取囲むように配置されている。図１では前記取囲みの形状は正方形であるが、例えば正方形の角部を丸める等、必要に応じて他の形状にすることも可能である。本実施の形態の６００Ｖの逆阻止型ＩＧＢＴでは、半導体基板１とｐ型コレクタ層２との間のＰＮ接合の第１主面からの深さは約１００μｍであるので、トレンチの深さも１００μｍ以上必要となる。本実施の形態ではトレンチの深さは１１０μｍとした。
このトレンチ１３の壁面に沿って深さ５μｍ程度のｐ型分離領域１４（第２不純物領域）が形成されている。トレンチの深さはコレクタ層２に達するように設定されているので、このｐ型分離領域１４はコレクタ層２と電気的に連結されている。分離領域１４のｐ型不純物濃度は充填物１６との界面での表面濃度で１×１０１４atoms/cm3以上、望ましくは１×１０１５atoms/cm3以上必要である。表面濃度が１×１０１４atoms/cm3未満である場合は、電圧印加された場合に発生する空乏層がトレンチ内壁に達し、パンチスルーに近い状態となり、本ＩＧＢＴは所定の耐圧保持能力を失う。第１主面上には、このｐ型分離領域１４に接触してアルミニウムからなるフィールドプレート１５が設けられている。トレンチ１３の内部は何も充填されていなくてもよいが、ウエハプロセスにおいて使用されるレジスト等の残留による汚染を回避するためには、何らかの材料でトレンチを充填しておくことが望ましい。本実施の形態ではこのような充填物１６として、成膜速度がおおきいことから二酸化シリコンを用いている。しかしながら、充填物のシリコン基板に与える応力を考慮すれば、モリブデン、タングステン又は多結晶シリコンあるいはそれらの複合物等の、成膜速度は劣るが熱膨張係数がシリコン基板と近似した材料が更に望ましい。
このような逆阻止型ＩＧＢＴは以下のようにして製造される。第１主面と第２主面とを有し、ｎ型の不純物例えばリンが均一にドープされたシリコン基板１の第２主面より、ｐ型の不純物例えばホウ素（ボロン）を導入しｐ型コレクタ層２を全面に形成する（図３）。 次にシリコン基板１の第１主面にマスク材としてＴＥＯＳ膜２０を堆積させ、写真製版によりＴＥＯＳ膜２０に所定の開口を形成する（図４）。なお、ＴＥＯＳ膜とはＴＥＯＳ（Tetra Ethyl Ortho Silicate）をシリコンソースとしてＣＶＤ法により形成される２酸化シリコン膜である。
しかる後に前記開口を利用して、異方性エッチングにより、シリコン基板１の第１主面よりｐ型コレクタ層２に達するように所定の深さ及び開口幅をもつトレンチ１３を形成する（図５）。 本実施の形態ではトレンチ１３の深さは１１０μｍとした。このように深いトレンチを通常のウエットエッチングのような等方性エッチングにて形成しようとすると、両側のサイドエッチングによりトレンチ幅もほぼ倍の２００μｍ程度拡がってしまうが、本実施の形態ではトレンチは、例えばＩＣＰ（Inductive Coupled Plasma：誘導結合型プラズマ）エッチングのような異方性エッチングで形成されているため、開口幅は３μｍ程度にしかならない。トレンチ深さｄとトレンチ開口幅ｗとの比ｄ／ｗをアスペクト比というが、ＩＣＰエッチングであれば、このアスペクト比が１００程度までのトレンチを形成することは可能である。本実施の形態のアスペクト比は約４０であるが、５以上あれば開口幅は２０μｍ以下にすることができ、等方性エッチングで形成した場合と比較して1/10程度まで開口幅を小さくすることができる。
次にＴＥＯＳ膜２０を残したまま前記開口部を通してイオン注入及びその後のアニールによる拡散を行い、ｐ型不純物であるホウ素をトレンチ側壁より導入しトレンチ１３周囲のシリコン基板１内にトレンチ側壁表面から所定の深さのｐ型分離領域１４を形成する（図６）。 このイオン注入においては、第１主面の法線に対してある角度θ傾けてイオン注入する斜めイオン注入法が使われている。第１主面の法線を回転軸としてシリコン基板１を回転させた状態で斜めイオン注入法によりホウ素の注入を行うことで、トレンチの両側の側壁に所定の量のホウ素を導入することができる。この分離領域の形成は、イオン注入拡散法でなく塗布拡散法又はガス拡散法でも可能であるが、この実施の形態のように小さい開口部で大きな深さを有するトレンチに適用する場合には、トレンチの底まで不純物原子が供給されにくく、均一な不純物濃度が得られないという問題点が生じる。本実施の形態ではイオン注入拡散法を採用しているため、かかる問題は生じることなく、均一な濃度の分離領域が得られる。特にイオン注入の入射角θの正接、即ちtanθをトレンチの深さと開口幅との比の逆数以下とした場合は、トレンチの底まで不純物イオンが照射されるため、トレンチ側壁全体にわたって均一な濃度分布が得られる。
次に前記トレンチ内部が完全に埋まるように、半導体基板１の第１主面全面にＣＶＤにより二酸化シリコンを堆積させる。しかる後に第１主面上に堆積された前記二酸化シリコンをエッチングにより除去し、トレンチ内部にのみ前記二酸化シリコンが残留するようにする。このようにして前記トレンチ内部の二酸化シリコンでの充填が完成する（図７）。充填物が多結晶シリコン又はモリブデン、タングステン等の金属、あるいはそれらの複合物であっても同様に形成することが可能である。
最後に、周知のＩＧＢＴセルの製造方法にてベース領域３、エミッタ領域４、ゲート酸化膜５、ゲート電極６、エミッタ電極７、コレクタ電極８、周辺ベース領域９等を形成して、本実施の形態の逆阻止型ＩＧＢＴが完成する。
次にこの逆阻止型ＩＧＢＴの動作について説明する。このＩＧＢＴのコレクタ電極８に、エミッタ電極７に対して正の電圧Ｖを印加、即ち順方向電圧を印加すると、周辺ベース領域９と半導体基板１との間のＰＮ接合の周囲に発生する空乏層が半導体基板１側に延びることで、順方向耐圧を保持できる。このとき周辺ベース領域９の端部はＰＮ接合の曲率半径が小さいため、この近傍での電界が強くなるが、ガードリング１０が形成されているため、この近傍での電界は緩和される。また、ｐ型分離領域１４と同電位で設けられているフィールドプレート１５はその電界効果により、特に第１主面近傍において上記空乏層が延びすぎてｐ型分離領域１４に到達し耐圧劣化となることを防止している。
このＩＧＢＴのコレクタ電極８に、エミッタ電極７に対して負の電圧Ｖを印加、即ち逆方向電圧を印加すると、コレクタ層２と半導体基板１との間のＰＮ接合の周囲に発生する空乏層が半導体基板１側に延びることで、逆方向耐圧を保持できる。このときコレクタ層２とつながっているｐ型分離領域１４と半導体基板１との間のＰＮ接合の周囲にも空乏層が発生し、半導体基板１側に延びるので、分離領域の外側のチップ外縁にまで空乏層が延びることはない。このためチップ外縁のダイシングラインにまで電界が発生しないため、逆耐圧の安定化が図れる。このとき上記空乏層はｐ型分離領域１４内部にも僅かながら延び、フィールドプレート１５と接触し耐圧劣化を引き起こすことが懸念される。このため本実施の形態のように、ｐ型分離領域１４とフィールドプレート１５との電気的接触はトレンチ１３の両側形成された２つのｐ型分離領域１４の第１主面への露出部分のうち素子領域から遠い部分でとることが望ましい。
この分離領域１４は、チップ周縁部に異方性エッチングで形成されたトレンチの側壁からの不純物拡散で形成されているため、ｐ型分離領域１４がチップ面積に占める割合を小さくでき、チップ面積の利用効率を向上させることができる。
本実施の形態では、トレンチ１３がコレクタ層２に達するように形成されているが、本発明の目的を達成するためには、ｐ型分離領域１４がコレクタ層２と連結して同電位となっておれば良いわけであるから、図８のような変形例も本発明の一実施例である。図８においてトレンチ１３はその底がコレクタ層２達しないように設けられている以外は図２の実施例と同じである。即ち半導体基板１とｐ型コレクタ層２との間のＰＮ接合の第１主面からの深さは約１００μｍであるので、トレンチの深さは９５μｍに設定されている。そしてこのトレンチ１３の壁面に沿って形成されるｐ型分離領域１４の深さは５μｍ程度であるので、ｐ型分離領域１４とコレクタ層２は電気的に連結されている。このため図８の変形例も同様の作用・効果を有することは言うまでもない。さらに図８の変形例ではトレンチの深さが小さくなるため、その中に充填される充填物１６による応力を起因とする半導体基板１内の結晶欠陥の発生を抑制でき、加えて半導体基板１のトレンチが形成された残りの厚みを充分に確保できることにより、半導体基板１の機械的強度を確保できハンドリング時の損傷を防止できる。
実施の形態２．
図９に実施の形態２の逆阻止型ＩＧＢＴの構成を示す。チップの平面図は実施の形態１の図１と同じで、図９はその周辺部Ａ−Ａ’の断面図である。実施の形態１の図１との相違は、ｐ型分離領域１４を省略し、その代わり充填物１７をｐ型不純物（例えばホウ素）をドープしたシリコンとしたことである。このような構成にしたことにより、実施の形態１におけるｐ型分離領域１４の機能を充填物１７が果たすため、新たにｐ型分離領域を設けることなく、実施の形態１と同じ効果を有する、より簡素な構成の逆阻止型ＩＧＢＴが得られる。
この実施の形態２の製造方法については、実施の形態１の製造方法からｐ型分離領域１４の形成工程を省いただけなので省略するが、充填物１７形成工程の後工程での熱処理条件によっては、充填物中に含まれるｐ型不純物が半導体基板１内に拡散され、トレンチの周辺にｐ型拡散層が形成され、実施の形態１と同じ構造が得られるようにすることも可能である。この場合でも、ｐ型分離領域１４の形成工程が省かれているためより簡便な製造方法となっており、実施の形態１に優る効果を有することは言うまでもない。
実施の形態３．
実施の形態１のようにトレンチ１３内を何らかの充填物１６で埋め戻すことは、その充填物による応力により半導体基板１内に結晶欠陥を発生させ、半導体装置の特性に悪影響を与えるため、埋め戻す充填物の体積はできるだけ小さい方が望ましく、その対応として考えられたのが実施の形態３である。図１０は実施の形態３である耐圧６００Ｖの逆阻止型ＩＧＢＴに使用されているチップの平面図である。周辺部Ａ−Ａ’の断面図は図２と同じであるので省略する。図１１及び図１２は図１０のＢ部の拡大図を示しており、図１１は一例で図１２は他の例である。図２においては周辺領域において１本の溝として連続的に素子領域を取囲むように設けられているトレンチ１３が、図１０においては複数の溝として断続的に素子領域を取囲むように設けられている。図１０のＢ部の拡大図を示している図１１あるいは同じく図１２からもわかるように、この複数の溝の側壁の周囲にｐ型分離領域１４が形成されており、相隣り合うｐ型分離領域１４は間隔Ｗで隔てられている。図１０ではこのように点線状の断続的なトレンチで素子領域を取囲むこととしたので、連続的なトレンチで素子領域を取囲んだ図２の場合より、充填物１６の体積が減少し結晶欠陥の発生が少なくなり、ＩＧＢＴの特性に良い影響を与える。
また、このように断続的なトレンチであっても、結果的に各ｐ型分離領域１４が連結されておれば実施の形態１と同様な作用・効果が得られることはいうまでも無いが、本実施の形態のように相隣り合うｐ型分離領域１４は間隔Ｗで隔てられておりそのＷが充分小さな値であれば、やはり実施の形態１と同様な作用・効果が得られる。即ち、Ｗが充分小さければ、このＩＧＢＴのコレクタ電極８にエミッタ電極７に対して負の電圧Ｖを印加、即ち逆方向電圧を印加したときに、コレクタ層２と連結されている複数のｐ型分離領域１４と半導体基板１との間のＰＮ接合の周囲に発生するそれぞれの空乏層が、比較的低電圧レベルで複数のｐ型分離領域１４間の半導体基板１を空乏化させ、その後より高い電圧レベルとなっても空乏層は半導体基板１の素子領域側のみに延びることとなる。このため分離領域の外側のチップ外縁にまで高電圧は印加されず、したがってチップ外縁のダイシングラインにまで電界が発生せず逆耐圧の安定化が図れる。この間隔Ｗが大きいほど充填物１６の体積が減少し結晶欠陥の発生が少なくなるが、それがどの程度まで許容されるかを示したのが図１３である。
図１３はｐ型分離領域１４の間隔Ｗとコレクタ電極−エミッタ電極間の逆耐圧との関係を示したグラフである。縦軸はＩＧＢＴのコレクタ電極−エミッタ電極間の逆耐圧を、横軸は間隔Ｗである。この関係を求めるに当たっては、ｐ型分離領域１４の形成条件を５０ｋｅＶ，１×１０１５atoms/cm2のホウ素注入及び１２１５℃，３０分のアニール処理とし、間隔Ｗを０〜４０μｍまで振り分けて、ｔｓｕｐｒｅｍ４というプロセスシミュレータを使用してデバイス構造データを作成し、その後Ｍｅｄｉｃｉというデバイスシミュレータを使用して、それらの構造データを基にそれぞれの構造が有する耐圧を計算機により計算させた。図１３によれば、間隔Ｗが１５μｍを超えると急激にＩＧＢＴの逆耐圧の低下が見られるので、間隔Ｗは１５μｍ以下で設計すればよいことがわかる。
以上の実施の形態の説明において縦型半導体装置は逆阻止型ＩＧＢＴであり、第１導電型をｎ型、第２導電型をｐ型とするが、これを逆にしてもその作用・効果は変わらない。
本発明の実施の形態１における半導体装置の平面図である。 本発明の実施の形態１における半導体装置の要部の断面図である。 本発明の実施の形態１における半導体装置の要部製造工程断面図である。 本発明の実施の形態１における半導体装置の要部製造工程断面図である。 本発明の実施の形態１における半導体装置の要部製造工程断面図である。 本発明の実施の形態１における半導体装置の要部製造工程断面図である。 本発明の実施の形態１における半導体装置の要部製造工程断面図である。 本発明の実施の形態１の変形例における半導体装置の要部の断面図である。 本発明の実施の形態２における半導体装置の要部の断面図である。 本発明の実施の形態３における半導体装置の平面図である。 図１０のＢ部拡大図の一例である。 図１０のＢ部拡大図の他の例である。 間隔Ｗとコレクタ電極−エミッタ電極間の逆耐圧との関係を示したグラフである。
符号の説明
１ シリコン基板、 ２ コレクタ層、 ３ ベース領域、 ４ エミッタ領域、 ５ ゲート絶縁膜、 ６ ゲート電極、 ７ エミッタ電極、 ８ コレクタ電極、 ９ 周辺ベース領域、 １０ ガードリング、 １１ ガードリング電極、 １２ 絶縁膜、 １３ トレンチ、 １４ 分離領域 １５ フィールドプレート １６ 充填物。

Claims (4)

  1. 第１主面及び前記第１主面に対向する第２主面とを有する第１導電型の半導体基板と、
    前記半導体基板に設けられた素子領域と、
    前記半導体基板で前記素子領域を囲むように設けられた周辺領域と、
    前記半導体基板内部に形成され、前記第２主面に露出し、前記半導体基板の第１導電型の不純物濃度より高い不純物濃度を有する第２導電型の第１不純物領域と、
    前記周辺領域の外縁部に設けられ、前記素子領域を取囲むように形成されているトレンチと、
    前記トレンチの側壁から前記半導体基板内部へと所定の深さで形成され、前記第１主面に露出部分を有するとともに前記第１不純物領域に電気的に連結された第２導電型の２つの第２不純物領域と、
    前記周辺領域の第１主面上に設けられたフィールドプレートとを備え、
    前記トレンチはその側壁が前記第１主面に対し略垂直を呈し、その深さｄと開口幅ｗとの比ｄ／ｗ（アスペクト比）を５以上１００以下とするものであって、前記フィールドプレートは前記２つの第２不純物領域の第１主面への露出部分のうち素子領域から遠い部分で第２不純物領域との電気的接触がなされていることを特徴とする縦型半導体装置。
  2. 半導体基板はシリコンであって、トレンチ内部はモリブデン、タングステン、又は多結晶シリコンあるいはそれらの複合物が充填されていることを特徴とする請求項１記載の縦型半導体装置。
  3. 第１主面及び前記第１主面に対向する第２主面とを有する第１導電型の半導体基板と、
    前記半導体基板に設けられた素子領域と、
    前記半導体基板で前記素子領域を囲むように設けられた周辺領域と、
    前記半導体基板内部に形成され、前記第２主面に露出し、前記半導体基板の第１導電型の不純物濃度より高い不純物濃度を有する第２導電型の第１不純物領域と、
    前記周辺領域の外縁部に設けられ、所定の間隔で前記素子領域を取囲むように形成されている複数のトレンチと、
    前記トレンチの側壁から前記半導体基板内部へと所定の深さで形成され、前記第１不純物領域に電気的に連結された複数の第２導電型の第２不純物領域とを備え、
    前記トレンチはその側壁が前記第１主面に対し略垂直を呈し、その深さｄと開口幅ｗとの比ｄ／ｗ（アスペクト比）が５以上１００以下であることを特徴とする縦型半導体装置。
  4. 複数の第２不純物領域の間隔が１５μｍ以下であることを特徴とする請求項３記載の縦型半導体装置。
JP2003398726A 2003-08-08 2003-11-28 縦型半導体装置 Expired - Lifetime JP4292964B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2003398726A JP4292964B2 (ja) 2003-08-08 2003-11-28 縦型半導体装置
TW093111838A TWI242885B (en) 2003-08-08 2004-04-28 Vertical semiconductor device and manufacturing method thereof
US10/834,110 US7009239B2 (en) 2003-08-08 2004-04-29 Vertical semiconductor device and manufacturing method thereof
CNB2004100616700A CN100477259C (zh) 2003-08-08 2004-06-23 纵型半导体器件及其制造方法
KR1020040059709A KR100661109B1 (ko) 2003-08-08 2004-07-29 종형 반도체장치 및 그 제조방법
EP04018303A EP1505657B1 (en) 2003-08-08 2004-08-02 Vertical semiconductor device and manufacturing method thereof
DE602004017675T DE602004017675D1 (de) 2003-08-08 2004-08-02 Vertikale Halbleitervorrichtung und Verfahren zu deren Herstellung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003289881 2003-08-08
JP2003398726A JP4292964B2 (ja) 2003-08-08 2003-11-28 縦型半導体装置

Publications (2)

Publication Number Publication Date
JP2005093972A JP2005093972A (ja) 2005-04-07
JP4292964B2 true JP4292964B2 (ja) 2009-07-08

Family

ID=33554536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003398726A Expired - Lifetime JP4292964B2 (ja) 2003-08-08 2003-11-28 縦型半導体装置

Country Status (7)

Country Link
US (1) US7009239B2 (ja)
EP (1) EP1505657B1 (ja)
JP (1) JP4292964B2 (ja)
KR (1) KR100661109B1 (ja)
CN (1) CN100477259C (ja)
DE (1) DE602004017675D1 (ja)
TW (1) TWI242885B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008276788A (ja) * 2008-05-23 2008-11-13 Hitachi Ltd 仮想計算機システムの制御方法

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004066391A1 (ja) * 2003-01-20 2004-08-05 Mitsubishi Denki Kabushiki Kaisha 半導体装置
US7157785B2 (en) * 2003-08-29 2007-01-02 Fuji Electric Device Technology Co., Ltd. Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices
JP2005135513A (ja) * 2003-10-30 2005-05-26 Fujitsu Ltd 情報記録媒体及び情報記録再生装置
JP3875245B2 (ja) * 2004-07-26 2007-01-31 株式会社東芝 半導体装置
JP4930894B2 (ja) * 2005-05-13 2012-05-16 サンケン電気株式会社 半導体装置
JP4843253B2 (ja) * 2005-05-23 2011-12-21 株式会社東芝 電力用半導体装置
US7351637B2 (en) * 2006-04-10 2008-04-01 General Electric Company Semiconductor transistors having reduced channel widths and methods of fabricating same
JP2007298408A (ja) * 2006-04-28 2007-11-15 Matsushita Electric Works Ltd 静電容量式センサ
US7517807B1 (en) 2006-07-26 2009-04-14 General Electric Company Methods for fabricating semiconductor structures
JP5129943B2 (ja) * 2006-10-19 2013-01-30 株式会社豊田中央研究所 半導体装置
JP4564516B2 (ja) * 2007-06-21 2010-10-20 株式会社東芝 半導体装置
DE102007049561A1 (de) * 2007-10-16 2009-04-23 Austriamicrosystems Ag Halbleiterkörper und Verfahren zum Bearbeiten eines Halbleiterkörpers
KR100916892B1 (ko) 2007-12-27 2009-09-09 주식회사 동부하이텍 반도체 소자 및 반도체 소자의 제조 방법
JP5507118B2 (ja) 2009-05-20 2014-05-28 富士電機株式会社 半導体装置およびその製造方法
JP2011018764A (ja) * 2009-07-08 2011-01-27 Toshiba Corp 半導体装置
JP5740820B2 (ja) 2010-03-02 2015-07-01 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102011004863A1 (de) 2010-03-02 2012-03-29 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP5195816B2 (ja) 2010-05-17 2013-05-15 富士電機株式会社 半導体装置の製造方法
JP5494217B2 (ja) * 2010-05-17 2014-05-14 富士電機株式会社 トレンチ分離型逆阻止ｍｏｓ型半導体装置の製造方法
CN102986011B (zh) 2010-08-12 2016-05-11 富士电机株式会社 半导体器件的制造方法
JPWO2012056536A1 (ja) 2010-10-27 2014-03-20 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5757103B2 (ja) * 2011-02-21 2015-07-29 富士電機株式会社 ワイドバンドギャップ逆阻止ｍｏｓ型半導体装置
JP5866827B2 (ja) 2011-06-30 2016-02-24 富士電機株式会社 逆阻止型絶縁ゲート型バイポーラトランジスタの製造方法
JP5530992B2 (ja) * 2011-09-16 2014-06-25 株式会社東芝 電力用半導体装置
JP2013201287A (ja) * 2012-03-26 2013-10-03 Toshiba Corp パワー半導体装置
JP6177812B2 (ja) * 2013-02-05 2017-08-09 三菱電機株式会社 絶縁ゲート型炭化珪素半導体装置及びその製造方法
CN103617954B (zh) * 2013-11-27 2018-01-30 上海联星电子有限公司 一种Trench‑RB‑IGBT的制备方法
US9385187B2 (en) * 2014-04-25 2016-07-05 Texas Instruments Incorporated High breakdown N-type buried layer
CN103943673B (zh) * 2014-05-04 2017-02-01 常州中明半导体技术有限公司 具有不连续沟槽的沟槽双极型晶体管
US9431286B1 (en) * 2014-11-26 2016-08-30 Texas Instruments Incorporated Deep trench with self-aligned sinker
US9741570B1 (en) * 2016-07-29 2017-08-22 Infineon Technologies Austria Ag Method of manufacturing a reverse-blocking IGBT
CN109643733B (zh) 2016-08-19 2022-04-15 罗姆股份有限公司 半导体装置及半导体装置的制造方法
CN106611779A (zh) * 2017-01-13 2017-05-03 电子科技大学 一种逆导型绝缘栅双极晶体管及其制作方法
CN107134490B (zh) * 2017-03-29 2020-04-14 西安电子科技大学 基于弧形源场板和弧形漏场板的垂直型功率器件及其制作方法
CN107134491B (zh) * 2017-03-29 2019-11-29 西安电子科技大学 基于弧形源场板的垂直结构电力电子器件
US10424677B2 (en) * 2017-08-31 2019-09-24 Littelfuse, Inc. Charge carrier extraction inverse diode
EP3490000B1 (en) * 2017-11-24 2023-01-04 ams AG Near-infrared photodetector semiconductor device
CN109346514A (zh) * 2018-11-05 2019-02-15 北京工业大学 一种逆阻igbt的芯片及制造方法
CN111261710A (zh) * 2018-12-03 2020-06-09 珠海格力电器股份有限公司 一种绝缘栅双极型晶体管及其制备方法
CN117795685A (zh) 2021-08-10 2024-03-29 理想能量有限公司 用于双向沟槽电源开关的系统及方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0618255B2 (ja) 1984-04-04 1994-03-09 株式会社東芝 半導体装置
US4976532A (en) 1988-01-19 1990-12-11 Al-Site Corp. Hanger for displaying eyeglasses
US5626268A (en) 1994-01-11 1997-05-06 B&G Plastics, Inc. Enhanced retention belt hanger
JP4696337B2 (ja) 1999-10-15 2011-06-08 富士電機システムズ株式会社 半導体装置
JP4967200B2 (ja) 2000-08-09 2012-07-04 富士電機株式会社 逆阻止型ｉｇｂｔを逆並列に接続した双方向ｉｇｂｔ
US6538299B1 (en) * 2000-10-03 2003-03-25 International Business Machines Corporation Silicon-on-insulator (SOI) trench photodiode
KR100393199B1 (ko) 2001-01-15 2003-07-31 페어차일드코리아반도체 주식회사 높은 브레이크다운 전압을 갖는 고전압 반도체 소자 및 그제조방법
JP4357753B2 (ja) 2001-01-26 2009-11-04 株式会社東芝 高耐圧半導体装置
EP1267415A3 (en) 2001-06-11 2009-04-15 Kabushiki Kaisha Toshiba Power semiconductor device having resurf layer
JP3673231B2 (ja) * 2002-03-07 2005-07-20 三菱電機株式会社 絶縁ゲート型半導体装置及びゲート配線構造の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008276788A (ja) * 2008-05-23 2008-11-13 Hitachi Ltd 仮想計算機システムの制御方法
JP4548514B2 (ja) * 2008-05-23 2010-09-22 株式会社日立製作所 仮想計算機システムの制御方法

Also Published As

Publication number Publication date
KR20050018600A (ko) 2005-02-23
US20050029568A1 (en) 2005-02-10
KR100661109B1 (ko) 2006-12-26
TW200507268A (en) 2005-02-16
EP1505657A1 (en) 2005-02-09
CN1581506A (zh) 2005-02-16
US7009239B2 (en) 2006-03-07
EP1505657B1 (en) 2008-11-12
CN100477259C (zh) 2009-04-08
DE602004017675D1 (de) 2008-12-24
TWI242885B (en) 2005-11-01
JP2005093972A (ja) 2005-04-07

Similar Documents

Publication Publication Date Title
JP4292964B2 (ja) 縦型半導体装置
US11094810B2 (en) Semiconductor device and manufacturing method of semiconductor device
US9576841B2 (en) Semiconductor device and manufacturing method
US10020391B2 (en) Semiconductor device and manufacturing method of the same
JP5124999B2 (ja) 半導体装置およびその製造方法
WO2015019862A1 (ja) トレンチゲートｍｏｓ型半導体装置およびその製造方法
JP5136578B2 (ja) 半導体装置
CN108962993B (zh) 半导体装置及其制造方法
KR20040009680A (ko) 고전압 종형 디모스 트랜지스터 및 그 제조방법
JP2013012568A (ja) 半導体装置およびその製造方法
JP2011204935A (ja) 半導体装置とその製造方法
JP2011086648A (ja) 半導体装置および半導体装置の製造方法
US6373098B1 (en) Trench-gated device having trench walls formed by selective epitaxial growth and process for forming device
JP2007208075A (ja) 半導体装置
CN113053752A (zh) 半导体器件及其制造方法
US11233141B2 (en) Self-aligned and robust IGBT devices
JP3875245B2 (ja) 半導体装置
CN117080245A (zh) 一种功率半导体器件及其制备方法
JP2011124325A (ja) 半導体装置、及びその製造方法
US8779545B2 (en) Semiconductor structure with dispersedly arranged active region trenches
JP2006173296A (ja) 半導体装置とその製造方法
CN221150023U (zh) 一种功率半导体器件
JP2005136116A (ja) 半導体素子およびその製造方法
CN108766997B (zh) 一种具有载流子存储区的沟槽栅器件及其制造方法
JP2009038136A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090317

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090330

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4292964

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140417

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term