JP3673231B2 - 絶縁ゲート型半導体装置及びゲート配線構造の製造方法 - Google Patents

絶縁ゲート型半導体装置及びゲート配線構造の製造方法 Download PDF

Info

Publication number
JP3673231B2
JP3673231B2 JP2002061696A JP2002061696A JP3673231B2 JP 3673231 B2 JP3673231 B2 JP 3673231B2 JP 2002061696 A JP2002061696 A JP 2002061696A JP 2002061696 A JP2002061696 A JP 2002061696A JP 3673231 B2 JP3673231 B2 JP 3673231B2
Authority
JP
Japan
Prior art keywords
trench
gate
electrode
boundary
portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002061696A
Other languages
English (en)
Other versions
JP2003258254A (ja
Inventor
敦司 楢崎
勝美 瓜生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002061696A priority Critical patent/JP3673231B2/ja
Priority to US10/273,001 priority patent/US6642600B2/en
Priority to DE10261464.4A priority patent/DE10261464B4/de
Priority to KR10-2003-0001589A priority patent/KR100462537B1/ko
Publication of JP2003258254A publication Critical patent/JP2003258254A/ja
Application granted granted Critical
Publication of JP3673231B2 publication Critical patent/JP3673231B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、トレンチゲート構造を有する絶縁ゲート型半導体装置に関するものである。特に本発明は、同装置のゲート配線構造に関している。
【０００２】
【従来の技術】
トレンチゲート構造を有する絶縁ゲート型半導体装置は、一般的に、縦型ＭＯＳトランジスタ(トレンチの形状からＵＭＯＳ)と呼ばれている。縦型ＭＯＳトランジスタにおいては、プレーナーゲートを有する横型ＭＯＳトランジスタとは違い、ゲート電極を垂直方向に形成するため、１セル当たりの必要面積を縮小することが可能となるため、微細加工技術を用いることによって単位面積当たりのセル個数を増やすことが可能である。この単位面積当たりのセル個数（密度）を増やすことによりチャネル面積が増し、より多くの電流がオン状態で流れることになる。このときのＵＭＯＳトランジスタの抵抗を「オン抵抗(Ron)」と呼び、それはデバイスの特性を表す重要な項目となっている。対照的に、横型のＭＯＳトランジスタでは、セル密度を増すことによりｊ−ＦＥＴ抵抗が増すので、オン抵抗Ronを下げることには限界がある。この様なＵＭＯＳトランジスタの特性を生かすために、ゲートトレンチ構造は、ＭＯＳＦＥＴ(ＭＯＳ型電界効果トランジスタ)、あるいはＩＧＢＴ(Insulated Gate Bipolar Transistor)と言ったパワーデバイスに、主に採用されている。
【０００３】
【発明が解決しようとする課題】
本発明における問題点を以下に指摘するに際して、先ず、本願出願人の未公表社内製品であるＵＭＯＳＦＥＴ（no prior art）のゲート配線構造について、概観しておく。この未公知構造は、ＵＭＯＳＦＥＴのセル終端部において、ｐ型ベース層を貫通するトレンチの内部に埋め込まれているゲート制御電極を、当該トレンチの表面上方へ引き上げると共に、この引き上げられたゲート制御電極の部分を、ゲートコンタクト部を介して、ゲートパッドに接続されたゲート電極に電気的に接続させると言う構成を、有している。
【０００４】
次に、本発明の主たる解決課題に関連するＵＭＯＳＦＥＴのゲート信頼性試験について、記載する。尚、ここでは、一般的な試験であるＨＴＧＢ試験(高温ゲートバイアス試験)について、記載する。
【０００５】
先ず、恒温槽又はホットプレートを用いて、ＵＭＯＳＦＥＴを高温状態に保持する。その状態でドレイン電極とソース電極とを外部配線によって短絡し、ゲート電圧VGSをゲート電極とソース電極間に印加する。このとき、ゲート電圧の極性がプラスの場合の試験と、マイナスの場合の試験とが、共に実施される。しかも、ゲート電圧VGSを、ＵＭＯＳＦＥＴにおけるゲート保証実力電圧に近い値に設定した上で、当該試験が実行される。そして、この状態下でＵＭＯＳＦＥＴの温度を一定に保ったまま長時間ゲート電圧VGSを印加し、ゲート酸化膜の劣化、及び、その他の特性変化の度合いを、調査する。
【０００６】
このとき、トレンチ終端のコーナー部においては、オン動作状態と同じく、トレンチ内壁に形成されたゲート酸化膜に対してゲート電圧VGS相当の電界が発生する。しかし、▲１▼高温雰囲気であること、▲２▼ゲート電圧VGSの値が通常のオン動作時の値よりも高いこと、及び、▲３▼長時間連続通電であることによって、コーナー部におけるゲート酸化膜に発生する電界ストレスは、オン動作時の値よりも遥かに強い。従って、ＨＴＧＢ試験は、ゲート酸化膜の絶縁耐量の実力を加速的に確認する手段であると言え、ゲート酸化膜本来の寿命見極め等にも活用される。
【０００７】
ところで、上記のゲート配線構造を有する社内品のＵＭＯＳＦＥＴにおいては、ＨＴＧＢ試験によってゲート酸化膜全面に電界ストレスが加えられるのであるが、トレンチ終端のコーナー部においては特に強い電界ストレスが印加される。その理由は、▲１▼トレンチ終端部においては、ゲート制御電極をトレンチ上方にまで引き上げるために、シリコン基板が直角に近い形状に穿設されており、しかも、ゲート酸化膜は、その直角に折れ曲がった面に沿って形成されるので、当該シリコン直角部においては酸化速度が低下する結果、ゲート酸化膜の膜圧がその他の部分と比べて極めて薄くなってしまうためであり、▲２▼しかも、トレンチ終端部におけるゲート酸化膜は比較的大きな曲率を有する形状を呈しているため、その他の部分と比較して極めて強い電界ストレスが当該ゲート酸化膜に対して加わり、トレンチ終端部においては、平坦な酸化膜部分よりも、絶縁耐量が低下するためである。
【０００８】
この様な問題点を解決する手法としては、以下の方法が考えられる。
【０００９】
１） トレンチ終端部にｎ+型不純物であるＡｓ(砒素)を注入することにより、熱処理によってゲート酸化膜を形成する際にｎ+型不純物を注入した領域の酸化速度が上がることを利用して、トレンチの内壁上及び平坦部上に形成される酸化膜よりも厚い酸化膜をコーナー部に形成する方法。
【００１０】
２） トレンチ形成直後に等方性のシリコンエッチングを行いコーナー部にラウンドを設けることで、電界ストレスを緩和させる方法。
【００１１】
３） ゲート酸化膜形成時の処理条件(熱履歴、ガス雰囲気)を最適化して酸化膜形状を緩やかにすることで、電界ストレスを緩和させる方法。
【００１２】
しかしながら、１）の方法では、製造時の熱処理を長くすることができるデバイス、即ち、ある程度厚いゲート酸化膜を有するデバイスの用途では、その効果を奏すると言えるが、熱処理時間が長くできないデバイス、即ち、比較的薄いゲート酸化膜を有するデバイスの用途では、十分な効果が得られないと言う問題点がある。
【００１３】
又、２）の方法では、エッチング工程を追加する必要性があるために製造工程が煩雑にならざるを得ないと言う問題点が生じる。加えて、２）の方法によれば、トレンチ全体も同時にエッチングされるためにトレンチ幅が広がってしまい、これにより、設計マージン不足が生じて製造歩留まりの低下をもたらすと共に、メッシュ構造を有するトランジスタセルではチャネル幅の減少を引き起こす結果、オン抵抗の上昇を招くと言う問題点も生じる。
【００１４】
又、３）の方法では、この点は上記２）の方法に関しても言えることであるが、ゲート酸化膜はコーナー部においてある程度のラウンド形状を有するので、電界ストレスはある程度緩和されるけれども、その膜厚がより厚くなるわけではないので、コーナー部におけるゲート酸化膜の絶縁耐量は、平坦な部分におけるゲート酸化膜のそれには到底及ばない。従って、３）の方法は根本的な解決方法とは成り得ない。
【００１５】
本発明はこの様な状況に鑑みて成されたものであり、その第１目的は、ゲート絶縁耐量及びゲート信頼性を向上させることにより、歩留りの向上を図ることの出来る絶縁ゲート型半導体装置を提供することにある。更に、その第２目的は、絶縁ゲート型半導体装置における第１及び第２主電極間の主耐圧向上を図ることにある。更に、その第３目的は、ゲート配線抵抗の低減化を図ることにある。更に、その第４目的は、その様な絶縁ゲート型半導体装置の製造方法における製造工数の削減化を図ることにある。
【００１６】
【課題を解決するための手段】
請求項１記載の発明は、ＭＯＳトランジスタ構造を備える絶縁ゲート型半導体装置であって、第３方向に関して対面し合う第１及び第２主面を有する第１導電型の半導体基板と、前記第１主面の内で、セル領域、及び、前記セル領域に隣接するターミナル領域と前記セル領域との境界である一端と前記境界から前記ターミナル領域内に第１方向に沿って第１距離だけ離れた他端とで規定される領域から、前記第３方向に沿って、前記半導体基板の内部に向けて形成された、第２導電型のベース層と、前記第１主面の前記セル領域から前記第３方向に沿って前記ベース層を貫通しつつ前記半導体基板の前記内部にまで形成された第１トレンチと、前記第１トレンチの底面上及び側面上に全面的に形成された第１ゲート絶縁膜と、前記第２主面上に形成された第１主電極とを備え、前記第１方向は前記第１主面に平行で且つ前記第３方向に直交しており、前記第１主面から前記ベース層の底面迄の第１深さは、前記第１主面から前記第１トレンチの前記底面迄の第２深さよりも小さく、前記第１トレンチは複数の第１部分及び複数の第２部分を有しており、前記複数の第１部分は前記第１及び第３方向に直交する第２方向に沿って配列しており、前記複数の第１部分の各々は、前記セル領域と前記ターミナル領域との前記境界に位置する一端部を有し、前記第１方向に沿って前記一端部に向けて延在しており、前記複数の第２部分の各々は、前記複数の第１部分の内で隣り合う第１部分同士の間に位置しており、前記第２方向に沿って延在して前記隣り合う第１部分同士を互いに連結しており、前記絶縁ゲート型半導体装置は、更に、前記第１主面の前記セル領域の内で、前記隣り合う第１部分同士と、前記複数の第２部分の内で前記隣り合う第１部分同士に対応する隣り合う第２部分同士とで囲まれた各領域から、前記隣り合う第１部分同士の側面上部及び前記隣り合う第２部分同士の側面上部に沿って、前記ベース層内に向けて形成された、前記第１導電型の複数の第２主電極領域と、前記第１トレンチの上面よりも下部に位置する様に前記第１トレンチ内に形成されて、前記第１ゲート絶縁膜を介して前記第１トレンチを充填する第１ゲート制御電極と、前記第１主面の内で、前記境界である一端と前記境界から前記ターミナル領域内に前記第１方向に沿って前記第１距離よりも短い第２距離だけ離れた他端とで規定される領域から、前記第３方向に沿って、前記ベース層を貫通しつつ前記半導体基板の前記内部にまで形成されており、前記第１深さよりも大きい第３深さを有すると共に、前記複数の第１部分の各々が有する前記一端部と連結しつつ前記第２方向に沿って延在した第２トレンチと、前記第２トレンチの底面上及び側面上に全面的に形成された第２ゲート絶縁膜と、前記第２トレンチの上面よりも下部に位置する様に前記第２トレンチ内に形成されて前記第２ゲート絶縁膜を介して前記第２トレンチを充填すると共に、前記複数の第１部分の各々が有する前記一端部において前記第１ゲート制御電極と電気的に接続された第２ゲート制御電極と、前記ベース層の上面上、前記第１ゲート制御電極の上面上、前記第１ゲート絶縁膜の上面上、前記第２ゲート制御電極の上面上、前記第２ゲート絶縁膜の上面上及び前記第１主面の前記ターミナル領域内で前記ベース層の終端よりも外側の領域上に形成された絶縁層と、前記複数の第２主電極領域の各々が有する上面の一部、及び、前記ベース層の内で前記複数の第２主電極領域の各々で囲まれた部分の上面を露出する様に、前記絶縁層内に形成された複数の第１コンタクト部と、前記ベース層の内で、前記第２トレンチの前記境界側の側面と、前記隣り合う第１部分同士の側面と、前記複数の第２部分の内で前記第２トレンチに対面した第２部分の側面とで囲まれた各部分の一部上面を露出する様に、前記絶縁層内に形成された複数の第２コンタクト部と、前記複数の第１コンタクト部内、前記複数の第２コンタクト部内、及び前記絶縁層の内で前記第１主面の前記セル領域上に位置する部分の上に形成されており、前記第２方向に沿って延在していると共に、前記複数の第２主電極領域の各々及び前記ベース層と電気的に接続された第２主電極と、前記第２ゲート制御電極の前記上面の一部を露出する様に、前記絶縁層内に形成された第３コンタクト部と、前記第３コンタクト部内、前記絶縁層の内で前記境界と前記境界から前記セル領域側へ前記第１方向に沿って前記第２主電極の端部にまで至ることのない第３距離だけ離れた箇所とで規定される部分の上、及び、前記絶縁層の内で前記境界と前記境界から前記ターミナル領域側へ前記第１方向に沿って前記第１距離よりも大きい第４距離だけ離れた箇所とで規定される部分の上に形成されており、前記第２方向に沿って延在していると共に、前記第３コンタクト部を介して前記第２ゲート制御電極と電気的に接続されたゲート電極とを備えることを特徴とする。
【００１７】
請求項２記載の発明は、請求項１記載の絶縁ゲート型半導体装置であって、前記複数の第１部分の各々を充填している前記第１ゲート制御電極の各部分の内で、前記境界と前記境界から前記セル領域側へ前記第１方向に沿って前記第３距離だけ離れた箇所とで規定される部分の一部上面を露出する様に、前記絶縁層内に形成されており、前記ゲート電極によって充填された複数の第４コンタクト部を更に備えており、前記ゲート電極は、前記複数の第４コンタクト部を介した前記第１ゲート制御電極との電気的接続をも有することを特徴とする。
【００１８】
請求項３記載の発明は、請求項１記載の絶縁ゲート型半導体装置であって、前記第２トレンチは前記複数の第１部分の各々の第１幅と等しい第２幅を有することを特徴とする。
【００１９】
請求項４記載の発明は、請求項１記載の絶縁ゲート型半導体装置であって、前記第１主面の前記ターミナル領域上に形成された前記絶縁層の内で、前記ベース層の前記終端よりも外側に位置し且つ少なくとも前記ゲート電極の下方に位置する部分の内部に配設されており、前記第２方向に沿って延在した第３ゲート制御電極と、前記第３ゲート制御電極の上面の一部を露出する様に前記絶縁層内に形成されており、前記ゲート電極によって充填された第４コンタクト部とを更に備えており、前記ゲート電極は、前記第４コンタクト部を介した前記第３ゲート制御電極との電気的接続をも有することを特徴とする。
【００２０】
請求項５記載の発明は、請求項４記載の絶縁ゲート型半導体装置であって、前記第４コンタクト部は複数のコンタクトホールを備えることを特徴とする。
【００２１】
請求項６記載の発明は、請求項１乃至５の何れかに記載の絶縁ゲート型半導体装置であって、前記第３コンタクト部は前記第２方向に沿って前記第２トレンチと平行に延在したストライプ形状を有することを特徴とする。
【００２２】
請求項７記載の発明は、請求項１記載の絶縁ゲート型半導体装置であって、前記第１主面の前記ターミナル領域の内で前記第２トレンチよりも外側の領域から前記ターミナル領域下方に位置する前記ベース層を貫通しつつ前記第３方向に沿って前記半導体基板の前記内部までに形成されており、しかも、前記第２トレンチと連結しつつ前記第１及び第２方向に沿って延在してメッシュ形状を成す第３トレンチと、前記第３トレンチの底面上及び側面上に全面的に形成された第３ゲート絶縁膜と、前記第３トレンチの上面よりも下部に位置する様に前記第３トレンチ内に形成されて前記第３ゲート絶縁膜を介して前記第３トレンチ内を充填すると共に、前記第２トレンチと前記第３トレンチの前記第１方向に沿って延在する各部分との各連結部分において前記第２ゲート制御電極と電気的に接続された第３ゲート制御電極と、前記第１及び第２方向に沿って延在してメッシュ形状を成しつつ前記第３ゲート制御電極の上面を露出する様に、前記絶縁層内に形成されており、前記ゲート電極で充填された第４コンタクト部とを更に備えており、前記ゲート電極は、前記第４コンタクト部を介した前記第３ゲート制御電極との電気的接続をも有しており、前記第３コンタクト部は前記第２方向に沿って前記第２トレンチと平行に延在したストライプ形状を有すると共に、前記第４コンタクト部の前記第１方向に沿って延在する各横部分と連結していることを特徴とする。
【００２３】
請求項８記載の発明は、請求項１記載の絶縁ゲート型半導体装置であって、前記第１主面の前記ターミナル領域の内で前記第２トレンチよりも外側の領域から前記ターミナル領域下方に位置する前記ベース層を貫通しつつ前記第３方向に沿って前記半導体基板の前記内部までに形成されており、しかも、前記第２トレンチと連結しつつ前記第１及び第２方向に沿って延在してメッシュ形状を成す第３トレンチと、前記第３トレンチの底面上及び側面上に全面的に形成された第３ゲート絶縁膜と、前記第３トレンチの上面よりも下部に位置する様に前記第３トレンチ内に形成されて前記第３ゲート絶縁膜を介して前記第３トレンチ内を充填すると共に、前記第２トレンチと前記第３トレンチの前記第１方向に沿って延在する各横部分との各連結部分において前記第２ゲート制御電極と電気的に接続された第３ゲート制御電極と、前記第３ゲート制御電極の上面を露出する様に前記絶縁層内に形成されており、前記ゲート電極で充填された第４コンタクト部とを更に備えており、前記ゲート電極は、前記第４コンタクト部を介した前記第３ゲート制御電極との電気的接続をも有しており、前記第３コンタクト部は、前記第２トレンチと前記第３トレンチとの前記各連結部分近傍において形成された複数のコンタクトホールを備えており、前記第４コンタクト部は、前記第３トレンチの前記第１方向に沿って延在する前記各横部分と前記第３トレンチの前記第２方向に沿って延在する各縦部分との各交差部分において形成された複数のコンタクトホールを備えることを特徴とする。
【００２４】
請求項９記載の発明は、ＭＯＳトランジスタ構造を備える絶縁ゲート型半導体装置であって、第３方向に関して対面し合う第１及び第２主面を有する第１導電型の半導体基板と、前記第１主面の内で、セル領域、及び、前記セル領域に隣接するターミナル領域と前記セル領域との境界である一端と前記境界から前記ターミナル領域内に第１方向に沿って第１距離だけ離れた他端とで規定される領域から、前記第３方向に沿って、前記半導体基板の内部に向けて形成された、第２導電型のベース層と、前記第１主面の前記セル領域から前記第３方向に沿って前記ベース層を貫通しつつ前記半導体基板の前記内部にまで形成された第１トレンチと、前記第１トレンチの底面上及び側面上に全面的に形成された第１ゲート絶縁膜と、前記第２主面上に形成された第１主電極とを備え、前記第１方向は前記第１主面に平行で且つ前記第３方向に直交しており、前記第１主面から前記ベース層の底面迄の第１深さは、前記第１主面から前記第１トレンチの前記底面迄の第２深さよりも小さく、前記第１トレンチは複数の第１部分及び複数の第２部分を有しており、前記複数の第１部分は前記第１及び第３方向に直交する第２方向に沿って配列しており、前記複数の第１部分の各々は、前記セル領域と前記ターミナル領域との前記境界に位置する一端部を有し、前記第１方向に沿って前記一端部に向けて延在しており、前記複数の第２部分の各々は、前記複数の第１部分の内で隣り合う第１部分同士の間に位置しており、前記第２方向に沿って延在して前記隣り合う第１部分同士を互いに連結しており、前記絶縁ゲート型半導体装置は、更に、前記第１主面の前記セル領域の内で、前記隣り合う第１部分同士と、前記複数の第２部分の内で前記隣り合う第１部分同士に対応する隣り合う第２部分同士とで囲まれた各領域から、前記隣り合う第１部分同士の側面上部及び前記隣り合う第２部分同士の側面上部に沿って、前記ベース層内に向けて形成された、前記第１導電型の複数の第２主電極領域と、前記第１トレンチの上面よりも下部に位置する様に前記第１トレンチ内に形成されて、前記第１ゲート絶縁膜を介して前記第１トレンチを充填する第１ゲート制御電極と、前記第１主面の内で、前記境界である一端と前記境界から前記ターミナル領域内に前記第１方向に沿って前記第１距離よりも短い第２距離だけ離れた他端とで規定される領域から、前記第３方向に沿って、前記ベース層を貫通しつつ前記半導体基板の前記内部にまで形成されており、前記第１深さよりも大きい第３深さを有すると共に、前記複数の第１部分の各々が有する前記一端部と連結しつつ前記第２方向に沿って延在した第２トレンチと、前記第２トレンチの底面上及び側面上に全面的に形成された第２ゲート絶縁膜と、前記第２トレンチの上面よりも下部に位置する様に前記第２トレンチ内に形成されて前記第２ゲート絶縁膜を介して前記第２トレンチを充填すると共に、前記複数の第１部分の各々が有する前記一端部において前記第１ゲート制御電極と電気的に接続された第２ゲート制御電極と、前記ベース層の上面上、前記第１ゲート制御電極の上面上、前記第１ゲート絶縁膜の上面上、前記第２ゲート制御電極の上面上、前記第２ゲート絶縁膜の上面上及び前記第１主面の前記ターミナル領域内で前記ベース層の終端よりも外側の領域上に形成された絶縁層と、前記複数の第２主電極領域の各々が有する上面の一部、及び、前記ベース層の内で前記複数の第２主電極領域の各々で囲まれた部分の上面を露出する様に、前記絶縁層内に形成された複数の第１コンタクト部と、前記ベース層の内で、前記第２トレンチの前記境界側の側面と、前記隣り合う第１部分同士の側面と、前記複数の第２部分の内で前記第２トレンチに対面した第２部分の側面とで囲まれた各部分の一部上面を露出する様に、前記絶縁層内に形成された複数の第２コンタクト部と、前記複数の第１コンタクト部内、前記複数の第２コンタクト部内、及び前記絶縁層の内で前記第１主面の前記セル領域上に位置する部分の上に形成されており、前記境界から前記第１方向に沿って第７距離だけ離れた一端部を有し且つ前記第２方向に沿って延在していると共に、前記複数の第２主電極領域の各々及び前記ベース層と電気的に接続された第２主電極用第１電極層と、前記第２ゲート制御電極の前記上面の一部を露出する様に、前記絶縁層内に形成された第３コンタクト部と、前記第３コンタクト部内、前記絶縁層の内で前記境界と前記境界から前記セル領域側へ前記第１方向に沿って前記第７距離よりも短い第３距離だけ離れた箇所とで規定される部分の上、及び、前記絶縁層の内で前記境界と前記境界から前記ターミナル領域側へ前記第１方向に沿って前記第１距離よりも短い第４距離だけ離れた箇所とで規定される部分の上に形成されており、前記第２方向に沿って延在していると共に、前記第３コンタクト部を介して前記第２ゲート制御電極と電気的に接続されたゲート電極と、前記ベース層の内で、前記境界から前記ターミナル領域側へ向けて前記第１方向に沿って前記第１距離よりも短く且つ前記第４距離よりも長い第５距離だけ離れた箇所と、前記境界から前記第１距離だけ離れた前記ベース層の前記他端とで挟まれた部分の一部上面を露出する様に、前記絶縁層内に形成された第４コンタクト部と、前記第４コンタクト部内、及び、前記絶縁層の内で、前記境界から前記ターミナル領域側へ向けて前記第１方向に沿って前記第５距離だけ離れた前記箇所と、前記境界から前記ターミナル領域側へ向けて前記第１方向に沿って前記第１距離よりも長い第６距離だけ離れた箇所とで規定される部分の上に形成されており、前記第２方向に沿って延在していると共に、前記第４コンタクト部を介して前記ベース層と電気的に接続された第２主電極用第２電極層とを備えており、前記第２主電極用第１電極層及び前記第２主電極用第２電極層の前記第２方向における長さは共に前記ゲート電極の前記第２方向における長さよりも大きく、前記絶縁ゲート型半導体装置は、前記ゲート電極の前記第２方向における一端部から前記第２方向に関して所定の距離だけ離れ且つ前記第１方向に沿って延在した側面を有しており、前記第２主電極用第１電極層の前記一端部と前記境界から前記ターミナル領域側へ向けて前記第１方向に沿って前記第５距離だけ離れた前記箇所とで規定される前記絶縁層の部分上に形成されており、前記第２主電極用第１電極層及び前記第２主電極用第２電極層を互いに電気的に接続する接続層を更に備えることを特徴とする。
【００２５】
請求項１０記載の発明は、ＭＯＳトランジスタ構造を備える絶縁ゲート型半導体装置であって、第３方向に関して対面し合う第１及び第２主面を有する第１導電型の半導体基板と、前記第１主面のセル領域から前記第３方向に沿って前記半導体基板の内部に位置する第１底面に向けて形成されており、前記セル領域に隣接するターミナル領域と前記セル領域との境界に位置する一端部を有すると共に、前記第１主面から前記第１底面迄の第１深さを有する第２導電型のベース層と、前記境界において前記ベース層の前記一端部と結合しつつ、前記第１主面の前記ターミナル領域の内で、前記境界である一端と前記境界から前記ターミナル領域内に第１方向に沿って第１距離だけ離れた他端とで規定される領域から、前記第３方向に沿って、前記半導体基板の前記内部に位置する第４底面に向けて形成されており、前記第１主面から前記第４底面迄の第４深さを有する前記第２導電型のウエル層と、前記第１主面の前記セル領域から前記第３方向に沿って前記ベース層を貫通しつつ前記半導体基板の前記内部に位置する第２底面にまで形成されており、前記第１主面から前記第２底面迄の第２深さを有する第１トレンチと、前記第１トレンチの前記第２底面上及び側面上に全面的に形成された第１ゲート絶縁膜と、前記第２主面上に形成された第１主電極とを備え、前記第１方向は前記第１主面に平行で且つ前記第３方向に直交しており、前記第１深さは前記第２深さよりも小さく、前記第２深さは前記第４深さよりも小さく、前記ウエル層は、前記ベース層の前記第１底面の内で前記境界と前記境界から前記第１方向に沿って第５距離だけ離れた箇所とで挟まれた部分から前記ウエル層の前記第４底面に向けて前記半導体基板の前記内部に形成されたベース層被覆部分を更に有しており、前記第１トレンチは複数の第１部分及び複数の第２部分を有しており、前記複数の第１部分は前記第１及び第３方向に直交する第２方向に沿って配列しており、前記複数の第１部分の各々は、前記セル領域と前記ターミナル領域との前記境界に位置する一端部を有し、前記第１方向に沿って前記一端部に向けて延在しており、前記複数の第２部分の各々は、前記複数の第１部分の内で隣り合う第１部分同士の間に位置しており、前記第２方向に沿って延在して前記隣り合う第１部分同士を互いに連結しており、前記絶縁ゲート型半導体装置は、更に、前記第１主面の前記セル領域の内で、前記隣り合う第１部分同士と、前記複数の第２部分の内で前記隣り合う第１部分同士に対応する隣り合う第２部分同士とで囲まれた各領域から、前記隣り合う第１部分同士の側面上部及び前記隣り合う第２部分同士の側面上部に沿って、前記ベース層内に向けて形成された、前記第１導電型の複数の第２主電極領域と、前記第１トレンチの上面よりも下部に位置する様に前記第１トレンチ内に形成されて、前記第１ゲート絶縁膜を介して前記第１トレンチを充填する第１ゲート制御電極と、前記第１主面の内で、前記境界である一端と前記境界から前記ターミナル領域内に前記第１方向に沿って前記第１距離よりも短い第２距離だけ離れた他端とで規定される領域から、前記第３方向に沿って、前記ウエル層の内部に位置する第３底面にまで形成されており、前記第１主面から前記第３底面迄の第３深さを有すると共に、前記複数の第１部分の各々が有する前記一端部と連結しつつ前記第２方向に沿って延在した第２トレンチと、前記第２トレンチの前記第３底面上及び側面上に全面的に形成された第２ゲート絶縁膜と、前記第２トレンチの上面よりも下部に位置する様に前記第２トレンチ内に形成されて前記第２ゲート絶縁膜を介して前記第２トレンチを充填すると共に、前記複数の第１部分の各々が有する前記一端部において前記第１ゲート制御電極と電気的に接続された第２ゲート制御電極と、前記ベース層の上面上、前記第１ゲート制御電極の上面上、前記第１ゲート絶縁膜の上面上、前記第２ゲート制御電極の上面上、前記第２ゲート絶縁膜の上面上、前記ウエル層の上面上及び前記第１主面の前記ターミナル領域内で前記ウエル層の終端よりも外側の領域上に形成された絶縁層と、前記複数の第２主電極領域の各々が有する上面の一部、及び、前記ベース層の内で前記複数の第２主電極領域の各々で囲まれた部分の上面を露出する様に、前記絶縁層内に形成された複数の第１コンタクト部と、前記ベース層の内で、前記第２トレンチの前記境界側の側面と、前記隣り合う第１部分同士の側面と、前記複数の第２部分の内で前記第２トレンチに対面した第２部分の側面とで囲まれた各部分の一部上面を露出する様に、前記絶縁層内に形成された複数の第２コンタクト部と、前記複数の第１コンタクト部内、前記複数の第２コンタクト部内、及び前記絶縁層の内で前記第１主面の前記セル領域上に位置する部分の上に形成されており、前記境界から前記第１方向に沿って前記第５距離よりも大きい第６距離だけ離れた一端部を有し且つ前記第２方向に沿って延在していると共に、前記複数の第２主電極領域の各々及び前記ベース層と電気的に接続された第２主電極と、前記第２ゲート制御電極の前記上面の一部を露出する様に、前記絶縁層内に形成された第３コンタクト部と、前記第３コンタクト部内、前記絶縁層の内で前記境界と前記境界から前記セル領域側へ前記第１方向に沿って前記第５距離よりも短い第３距離だけ離れた箇所とで規定される部分の上、及び、前記絶縁層の内で前記境界と前記境界から前記ターミナル領域側へ前記第１方向に沿って前記第１距離よりも大きい第４距離だけ離れた箇所とで規定される部分の上に形成されており、前記第２方向に沿って延在していると共に、前記第３コンタクト部を介して前記第２ゲート制御電極と電気的に接続されたゲート電極とを備えており、前記第３深さは前記第１深さよりも大きく、前記第４深さは前記第３深さよりも大きいことを特徴とする。
【００２６】
請求項１１記載の発明は、請求項１０記載の絶縁ゲート型半導体装置であって、前記第１主面の前記ターミナル領域上に形成された前記絶縁層の内で、前記ウエル層の前記終端よりも外側に位置し且つ少なくとも前記ゲート電極の下方に位置する部分の内部に配設されており、前記第２方向に沿って延在した第３ゲート制御電極と、前記第３ゲート制御電極の上面の一部を露出する様に前記絶縁層内に形成されており、前記ゲート電極によって充填された第４コンタクト部とを更に備えており、前記ゲート電極は、前記第４コンタクト部を介した前記第３ゲート制御電極との電気的接続をも有することを特徴とする。
【００２７】
請求項１２記載の発明は、ＭＯＳトランジスタ構造を備える絶縁ゲート型半導体装置であって、第３方向に関して対面し合う第１及び第２主面を有する第１導電型の半導体基板と、前記第１主面のセル領域から前記第３方向に沿って前記半導体基板の内部に位置する第１底面に向けて形成されており、前記セル領域に隣接するターミナル領域と前記セル領域との境界に位置する一端部を有すると共に、前記第１主面から前記第１底面迄の第１深さを有する第２導電型のベース層と、前記境界において前記ベース層の前記一端部と結合しつつ、前記第１主面の前記ターミナル領域の内で、前記境界である一端と前記境界から前記ターミナル領域内に第１方向に沿って第１距離だけ離れた他端とで規定される領域から、前記第３方向に沿って、前記半導体基板の前記内部に位置する第４底面に向けて形成されており、前記第１主面から前記第４底面迄の第４深さを有する前記第２導電型のウエル層と、前記第１主面の前記セル領域から前記第３方向に沿って前記ベース層を貫通しつつ前記半導体基板の前記内部に位置する第２底面にまで形成されており、前記第１主面から前記第２底面迄の第２深さを有する第１トレンチと、前記第１トレンチの前記第２底面上及び側面上に全面的に形成された第１ゲート絶縁膜と、前記第２主面上に形成された第１主電極とを備え、前記第１方向は前記第１主面に平行で且つ前記第３方向に直交しており、前記第１深さは前記第２深さよりも小さく、前記第２深さは前記第４深さよりも小さく、前記ウエル層は、前記ベース層の前記第２底面の内で前記境界と前記境界から前記第１方向に沿って第８距離だけ離れた箇所とで挟まれた部分から前記ウエル層の前記第４底面に向けて前記半導体基板の前記内部に形成されたベース層被覆部分を更に有しており、前記第１トレンチは複数の第１部分及び複数の第２部分を有しており、前記複数の第１部分は前記第１及び第３方向に直交する第２方向に沿って配列しており、前記複数の第１部分の各々は、前記セル領域と前記ターミナル領域との前記境界に位置する一端部を有し、前記第１方向に沿って前記一端部に向けて延在しており、前記複数の第２部分の各々は、前記複数の第１部分の内で隣り合う第１部分同士の間に位置しており、前記第２方向に沿って延在して前記隣り合う第１部分同士を互いに連結しており、前記絶縁ゲート型半導体装置は、更に、前記第１主面の前記セル領域の内で、前記隣り合う第１部分同士と、前記複数の第２部分の内で前記隣り合う第１部分同士に対応する隣り合う第２部分同士とで囲まれた各領域から、前記隣り合う第１部分同士の側面上部及び前記隣り合う第２部分同士の側面上部に沿って、前記ベース層内に向けて形成された、前記第１導電型の複数の第２主電極領域と、前記第１トレンチの上面よりも下部に位置する様に前記第１トレンチ内に形成されて、前記第１ゲート絶縁膜を介して前記第１トレンチを充填する第１ゲート制御電極と、前記第１主面の内で、前記境界である一端と前記境界から前記ターミナル領域内に前記第１方向に沿って前記第１距離よりも短い第２距離だけ離れた他端とで規定される領域から、前記第３方向に沿って、前記ウエル層の内部に位置する第３底面にまで形成されており、前記第１主面から前記第３底面迄の第３深さを有すると共に、前記複数の第１部分の各々が有する前記一端部と連結しつつ前記第２方向に沿って延在した第２トレンチと、前記第２トレンチの前記第３底面上及び側面上に全面的に形成された第２ゲート絶縁膜と、前記第２トレンチの上面よりも下部に位置する様に前記第２トレンチ内に形成されて前記第２ゲート絶縁膜を介して前記第２トレンチを充填すると共に、前記複数の第１部分の各々が有する前記一端部において前記第１ゲート制御電極と電気的に接続された第２ゲート制御電極と、前記ベース層の上面上、前記第１ゲート制御電極の上面上、前記第１ゲート絶縁膜の上面上、前記第２ゲート制御電極の上面上、前記第２ゲート絶縁膜の上面上、前記ウエル層の上面上及び前記第１主面の前記ターミナル領域内で前記ウエル層の終端よりも外側の領域上に形成された絶縁層と、前記複数の第２主電極領域の各々が有する上面の一部、及び、前記ベース層の内で前記複数の第２主電極領域の各々で囲まれた部分の上面を露出する様に、前記絶縁層内に形成された複数の第１コンタクト部と、前記ベース層の内で、前記第２トレンチの前記境界側の側面と、前記隣り合う第１部分同士の側面と、前記複数の第２部分の内で前記第２トレンチに対面した第２部分の側面とで囲まれた各部分の一部上面を露出する様に、前記絶縁層内に形成された複数の第２コンタクト部と、前記複数の第１コンタクト部内、前記複数の第２コンタクト部内、及び前記絶縁層の内で前記第１主面の前記セル領域上に位置する部分の上に形成されており、前記境界から前記第１方向に沿って前記第８距離よりも長い第７距離だけ離れた一端部を有し且つ前記第２方向に沿って延在していると共に、前記複数の第２主電極領域の各々及び前記ベース層と電気的に接続された第２主電極用第１電極層と、前記第２ゲート制御電極の前記上面の一部を露出する様に、前記絶縁層内に形成された第３コンタクト部と、前記第３コンタクト部内、前記絶縁層の内で前記境界と前記境界から前記セル領域側へ前記第１方向に沿って前記第８距離よりも短い第３距離だけ離れた箇所とで規定される部分の上、及び、前記絶縁層の内で前記境界と前記境界から前記ターミナル領域側へ前記第１方向に沿って前記第１距離よりも短い第４距離だけ離れた箇所とで規定される部分の上に形成されており、前記第２方向に沿って延在していると共に、前記第３コンタクト部を介して前記第２ゲート制御電極と電気的に接続されたゲート電極と、前記ウエル層の内で、前記境界から前記ターミナル領域側へ向けて前記第１方向に沿って前記第１距離よりも短く且つ前記第４距離よりも長い第５距離だけ離れた箇所と、前記境界から前記第１距離だけ離れた前記ウエル層の前記他端とで挟まれた部分の一部上面を露出する様に、前記絶縁層内に形成された第４コンタクト部と、前記第４コンタクト部内、及び、前記絶縁層の内で、前記境界から前記ターミナル領域側へ向けて前記第１方向に沿って前記第５距離だけ離れた前記箇所と、前記境界から前記ターミナル領域側へ向けて前記第１方向に沿って前記第１距離よりも長い第６距離だけ離れた箇所とで規定される部分の上に形成されており、前記第２方向に沿って延在していると共に、前記第４コンタクト部を介して前記ウエル層と電気的に接続された第２主電極用第２電極層とを備えており、前記第２主電極用第１電極層及び前記第２主電極用第２電極層の前記第２方向における長さは共に前記ゲート電極の前記第２方向における長さよりも大きく、前記絶縁ゲート型半導体装置は、前記ゲート電極の前記第２方向における一端部から前記第２方向に関して所定の距離だけ離れ且つ前記第１方向に沿って延在した側面を有しており、前記第２主電極用第１電極層の前記一端部と前記境界から前記ターミナル領域側へ向けて前記第１方向に沿って前記第５距離だけ離れた前記箇所とで規定される前記絶縁層の部分上に形成されており、前記第２主電極用第１電極層及び前記第２主電極用第２電極層を互いに電気的に接続する接続層を更に備えており、前記第３深さは前記第１深さよりも大きく、前記第４深さは前記第３深さよりも大きいことを特徴とする。
【００２８】
請求項１３記載の発明は、ＭＯＳトランジスタ構造を備える絶縁ゲート型半導体装置であって、第３方向に関して対面し合う第１及び第２主面を有する第１導電型の半導体基板と、前記第１主面のセル領域から前記第３方向に沿って前記半導体基板の内部に位置する第１底面に向けて形成されており、前記セル領域に隣接するターミナル領域と前記セル領域との境界に位置する一端部を有すると共に、前記第１主面から前記第１底面迄の第１深さを有する第２導電型のベース層と、前記第１主面の前記セル領域から前記第３方向に沿って前記ベース層を貫通しつつ前記半導体基板の前記内部に位置する第２底面にまで形成されており、前記第１主面から前記第２底面迄の第２深さを有する第１トレンチと、前記第１トレンチの前記第２底面上及び側面上に全面的に形成された第１ゲート絶縁膜と、前記第２主面上に形成された第１主電極とを備え、前記第１方向は前記第１主面に平行で且つ前記第３方向に直交しており、前記第１深さは前記第２深さよりも小さく、前記第１トレンチは複数の第１部分及び複数の第２部分を有しており、前記複数の第１部分は前記第１及び第３方向に直交する第２方向に沿って配列しており、前記複数の第１部分の各々は、前記セル領域と前記ターミナル領域との前記境界に位置する一端部を有し、前記第１方向に沿って前記一端部に向けて延在しており、前記複数の第２部分の各々は、前記複数の第１部分の内で隣り合う第１部分同士の間に位置しており、前記第２方向に沿って延在して前記隣り合う第１部分同士を互いに連結しており、前記絶縁ゲート型半導体装置は、更に、前記第１主面の前記セル領域の内で、前記隣り合う第１部分同士と、前記複数の第２部分の内で前記隣り合う第１部分同士に対応する隣り合う第２部分同士とで囲まれた各領域から、前記隣り合う第１部分同士の側面上部及び前記隣り合う第２部分同士の側面上部に沿って、前記ベース層内に向けて形成された、前記第１導電型の複数の第２主電極領域と、前記第１トレンチの上面よりも下部に位置する様に前記第１トレンチ内に形成されて、前記第１ゲート絶縁膜を介して前記第１トレンチを充填する第１ゲート制御電極と、前記第１主面の内で、前記境界である一端と前記境界から前記ターミナル領域内に前記第１方向に沿って第１距離だけ離れた他端とで規定される領域から、前記第３方向に沿って、前記半導体基板の前記内部に位置する第３底面にまで形成されており、前記第１主面から前記第３底面迄の第３深さを有すると共に、前記複数の第１部分の各々が有する前記一端部と連結しつつ前記第２方向に沿って延在した第２トレンチと、前記第２トレンチの前記第３底面上及び側面上に全面的に形成された第２ゲート絶縁膜と、前記第２トレンチの上面よりも下部に位置する様に前記第２トレンチ内に形成されて前記第２ゲート絶縁膜を介して前記第２トレンチを充填すると共に、前記複数の第１部分の各々が有する前記一端部において前記第１ゲート制御電極と電気的に接続された第２ゲート制御電極と、前記ベース層の上面上、前記第１ゲート制御電極の上面上、前記第１ゲート絶縁膜の上面上、前記第２ゲート制御電極の上面上、前記第２ゲート絶縁膜の上面上、及び前記第２トレンチの前記側面の内で前記ターミナル領域側の側面の外側に位置する前記第１主面上に、形成された絶縁層と、前記複数の第２主電極領域の各々が有する上面の一部、及び、前記ベース層の内で前記複数の第２主電極領域の各々で囲まれた部分の上面を露出する様に、前記絶縁層内に形成された複数の第１コンタクト部と、前記ベース層の内で、前記第２トレンチの前記境界側の側面と、前記隣り合う第１部分同士の側面と、前記複数の第２部分の内で前記第２トレンチに対面した第２部分の側面とで囲まれた各部分の一部上面を露出する様に、前記絶縁層内に形成された複数の第２コンタクト部と、前記複数の第１コンタクト部内、前記複数の第２コンタクト部内、及び前記絶縁層の内で前記第１主面の前記セル領域上に位置する部分の上に形成されており、前記境界から前記第１方向に沿って第４距離だけ離れた一端部を有し且つ前記第２方向に沿って延在していると共に、前記複数の第２主電極領域の各々及び前記ベース層と電気的に接続された第２主電極と、前記第２ゲート制御電極の前記上面の一部を露出する様に、前記絶縁層内に形成された第３コンタクト部と、前記第３コンタクト部内、前記絶縁層の内で前記境界と前記境界から前記セル領域側へ前記第１方向に沿って前記第４距離よりも短い第３距離だけ離れた箇所とで規定される部分の上、及び、前記絶縁層の内で前記境界と前記境界から前記ターミナル領域側へ前記第１方向に沿って前記第１距離よりも長い第２距離だけ離れた箇所とで規定される部分の上に形成されており、前記第２方向に沿って延在していると共に、前記第３コンタクト部を介して前記第２ゲート制御電極と電気的に接続されたゲート電極とを備えており、前記第３深さは前記第１深さよりも大きく、前記第２トレンチの前記ターミナル領域側側面と、前記境界から前記ターミナル領域側へ前記第１方向に沿って前記第２距離だけ離れた前記箇所とで規定される、前記ゲート電極の直下に位置する前記半導体基板の部分には、前記第２導電型の半導体層が一切形成されていないことを特徴とする。
【００２９】
請求項１４記載の発明は、請求項１３記載の絶縁ゲート型半導体装置であって、前記第１主面の前記ターミナル領域上に形成された前記絶縁層の内で、前記第２トレンチの前記ターミナル領域側側面よりも外側に位置し且つ少なくとも前記ゲート電極の下方に位置する部分の内部に配設されており、前記第２方向に沿って延在した第３ゲート制御電極と、前記第３ゲート制御電極の上面の一部を露出する様に前記絶縁層内に形成されており、前記ゲート電極によって充填された第４コンタクト部とを更に備えており、前記ゲート電極は、前記第４コンタクト部を介した前記第３ゲート制御電極との電気的接続をも有することを特徴とする。
【００３０】
請求項１５記載の発明は、ＭＯＳトランジスタ構造を備える絶縁ゲート型半導体装置であって、第３方向に関して対面し合う第１及び第２主面を有する第１導電型の半導体基板と、前記第１主面の内で、セル領域、及び、前記セル領域に隣接するターミナル領域と前記セル領域との境界である一端と前記境界から前記ターミナル領域内に第１方向に沿って第１距離だけ離れた他端とで規定される領域から、前記第３方向に沿って、前記半導体基板の内部に向けて形成された、第２導電型のベース層と、前記第１主面の前記セル領域から前記第３方向に沿って前記ベース層を貫通しつつ前記半導体基板の前記内部にまで形成されたトレンチと、前記トレンチの底面上及び側面上に全面的に形成されたゲート絶縁膜と、前記第２主面上に形成された第１主電極とを備え、前記第１方向は前記第１主面に平行で且つ前記第３方向に直交しており、前記第１主面から前記ベース層の底面迄の第１深さは、前記第１主面から前記トレンチの前記底面迄の第２深さよりも小さく、前記トレンチは複数の第１部分及び複数の第２部分を有しており、前記複数の第１部分は前記第１及び第３方向に直交する第２方向に沿って配列しており、前記複数の第１部分の各々は、前記セル領域と前記ターミナル領域との前記境界に位置する一端部を有し、前記第１方向に沿って前記一端部に向けて延在しており、前記複数の第２部分の各々は、前記複数の第１部分の内で隣り合う第１部分同士の間に位置しており、前記第２方向に沿って延在して前記隣り合う第１部分同士を互いに連結しており、前記絶縁ゲート型半導体装置は、更に、前記第１主面の前記セル領域の内で、前記隣り合う第１部分同士と、前記複数の第２部分の内で前記隣り合う第１部分同士に対応する隣り合う第２部分同士とで囲まれた各領域から、前記隣り合う第１部分同士の側面上部及び前記隣り合う第２部分同士の側面上部に沿って、前記ベース層内に向けて形成された、前記第１導電型の複数の第２主電極領域と、前記トレンチの上面よりも下部に位置する様に前記トレンチ内に形成されて、前記ゲート絶縁膜を介して前記トレンチを充填するゲート制御電極と、前記ベース層の上面上、前記ゲート制御電極の上面上、前記ゲート絶縁膜の上面上、及び前記第１主面の前記ターミナル領域内で前記ベース層の終端よりも外側の領域上に形成された絶縁層と、前記複数の第２主電極領域の各々が有する上面の一部、及び、前記ベース層の内で前記複数の第２主電極領域の各々で囲まれた部分の上面を露出する様に、前記絶縁層内に形成された複数の第１コンタクト部と、前記ベース層の内で、前記境界と、前記隣り合う第１部分同士の側面と、前記複数の第２部分の内で前記境界に対面した第２部分の側面とで規定される各部分の一部上面を露出する様に、前記絶縁層内に形成された複数の第２コンタクト部と、前記複数の第１コンタクト部内、前記複数の第２コンタクト部内、及び前記絶縁層の内で前記第１主面の前記セル領域上に位置する部分の上に形成されており、前記第２方向に沿って延在していると共に、前記複数の第２主電極領域の各々及び前記ベース層と電気的に接続された第２主電極と、前記複数の第１部分の各々を充填する前記ゲート制御電極の各部における上面の内で、前記境界から前記第１方向に沿って第４距離だけ離れた第１箇所と、前記境界から前記第１方向に沿って前記第４距離よりも長い第５距離だけ離れた第２箇所とで挟まれた部分を露出する様に、前記複数の第１部分の各々毎に前記絶縁層内に形成された複数の第３コンタクト部と、前記複数の第３コンタクト部の各々内、前記絶縁層の内で前記境界と前記境界から前記セル領域側へ前記第１方向に沿って前記第５距離よりも長い第３距離だけ離れた箇所とで規定される部分の上、及び、前記絶縁層の内で前記境界と前記境界から前記ターミナル領域側へ前記第１方向に沿って前記第１距離よりも大きい第２距離だけ離れた箇所とで規定される部分の上に形成されており、前記第２方向に沿って延在していると共に、前記複数の第３コンタクト部を介して前記ゲート制御電極と電気的に接続されたゲート電極とを備えることを特徴とする。
【００３１】
請求項１６記載の発明は、請求項１５記載の絶縁ゲート型半導体装置であって、前記ゲート制御電極を第１ゲート制御電極と定義するとき、前記第１主面の前記ターミナル領域上に形成された前記絶縁層の内で、前記ベース層の前記終端よりも外側に位置し且つ少なくとも前記ゲート電極の下方に位置する部分の内部に配設されており、前記第２方向に沿って延在した第２ゲート制御電極と、前記第２ゲート制御電極の上面の一部を露出する様に前記絶縁層内に形成されており、前記ゲート電極によって充填された第４コンタクト部とを更に備えており、前記ゲート電極は、前記第４コンタクト部を介した前記第２ゲート制御電極との電気的接続をも有することを特徴とする。
【００３２】
請求項１７記載の発明は、ゲート配線構造の製造方法であって、（ａ）第１導電型の半導体基板の主面から第３方向に沿って前記半導体基板の内部にまで第２導電型のベース層を形成する工程と、（ｂ）前記ベース層を貫通しつつ、前記主面に平行で且つ前記第３方向に直交する第１方向に向けて延在しており、前記半導体基板の前記内部に底面を有する第１トレンチと、前記ベース層を貫通しつつ、且つ、前記第１トレンチの前記第１方向における一端部と連結しつつ前記第１方向及び前記第３方向に直交する第２方向に向けて延在しており、前記半導体基板の前記内部に底面を有する第２トレンチとを形成する工程と、（ｃ）前記第１トレンチの前記底面上及び側面上に第１ゲート酸化膜を形成し、且つ、前記第２トレンチの前記底面上及び側面上に第２ゲート酸化膜を形成する工程と、（ｄ）前記第１ゲート酸化膜を介して前記第１トレンチ内を充填する第１ゲート制御電極と、前記第２ゲート酸化膜を介して前記第２トレンチ内を充填する第２ゲート制御電極とを形成する工程と、（ｅ）前記第１ゲート制御電極の上面及び前記第２ゲート制御電極の上面を被覆する絶縁層を前記半導体基板の前記主面上に形成する工程と、（ｆ）前記第２ゲート制御電極の前記上面を露出させるゲートコンタクト部を前記絶縁層内に形成する工程と、（ｇ）前記ゲートコンタクト部を充填すると共に、前記ベース層の前記第１方向における終端部よりも外側に張り出した一端部を有するゲート電極を前記絶縁層の上面上に形成する工程とを備えたことを特徴とする。
【００３３】
請求項１８記載の発明は、請求項１７記載のゲート配線構造の製造方法であって、前記工程（ｄ）は、前記半導体基板の前記主面の内で前記ベース層の前記終端部よりも外側に位置する部分の上に、絶縁酸化膜を介して、第３ゲート制御電極を形成する工程を含んでおり、前記工程（ｅ）で形成される前記絶縁層は前記第３ゲート制御電極を被覆しており、前記工程（ｆ）は、前記ゲート電極の前記一端部よりも内側に位置する前記第３ゲート制御電極の上面部分を露出させる別のゲートコンタクト部を前記絶縁層内に形成する工程を含んでおり、前記工程（ｇ）で形成される前記ゲート電極は前記別のゲートコンタクト部をも充填していることを特徴とする。
【００３４】
請求項１９記載の発明は、ゲート配線構造の製造方法であって、（ａ）第１導電型の半導体基板の主面から第３方向に沿って前記半導体基板の内部にまで第２導電型のベース層を形成する工程と、（ｂ）前記ベース層を貫通しつつ、前記主面に平行で且つ前記第３方向に直交する第１方向に向けて延在しており、前記半導体基板の前記内部に底面を有する第１トレンチと、前記ベース層を貫通しつつ、且つ、前記第１トレンチの前記第１方向における一端部と連結しつつ前記第１方向及び前記第３方向に直交する第２方向に向けて延在しており、前記半導体基板の前記内部に底面を有する第２トレンチとを形成する工程と、（ｃ）前記第１トレンチの前記底面上及び側面上に第１ゲート酸化膜を形成し、且つ、前記第２トレンチの前記底面上及び側面上に第２ゲート酸化膜を形成する工程と、（ｄ）前記第１ゲート酸化膜を介して前記第１トレンチ内を充填する第１ゲート制御電極と、前記第２ゲート酸化膜を介して前記第２トレンチ内を充填する第２ゲート制御電極とを形成する工程と、（ｅ）前記第１ゲート制御電極の上面及び前記第２ゲート制御電極の上面を被覆する絶縁層を前記半導体基板の前記主面上に形成する工程と、（ｆ）前記第２ゲート制御電極の前記上面を露出させるゲートコンタクト部と、前記第２トレンチよりも外側に位置する前記ベース層の上面部分を露出させるソースコンタクト部とを、前記絶縁層内に形成する工程と、（ｇ）前記ゲートコンタクト部を充填するゲート電極と、前記ソースコンタクト部を充填し且つ前記ベース層の前記第１方向における終端部よりも外側に張り出した一端部を有するソース電極とを、前記絶縁層の上面上に形成する工程とを備えたことを特徴とする。
【００３５】
【発明の実施の形態】
以下の各実施の形態では、記載の便宜上、本発明に係るＭＯＳトランジスタ構造を備える絶縁ゲート型半導体装置の一例として、縦型パワートランジスタであるＵＭＯＳＦＥＴを取り扱うこととする。しかしながら、本発明は、ＵＭＯＳＦＥＴに限定されるものではないことは勿論であり、ゲートトレンチ構造を有する絶縁ゲート型半導体装置全般に適用可能である。その様な他の一例としては、ＶＭＯＳＦＥＴ又はＩＧＢＴを挙げることが出来る。
【００３６】
（実施の形態１）
図1は、本実施の形態に係るｎチャネル型ＵＭＯＳＦＥＴの一部分であるゲート配線構造１００の構造を模式的・拡大的に示す図である。特に、図1（Ａ）はゲート配線構造１００の上面図であり、図1（Ｂ）は、図1（Ａ）中のＣ１−Ｃ２線に関する縦断面図であり、後述する第１トレンチ１０５ａの第１部分Ｐ１の内部構造を眺めたときの各部の配置関係を示している。更に、図1（Ｃ）は、図1（Ａ）中のＣ３−Ｃ４線に関する縦断面図であり、第１トレンチ１０５ａの第１部分Ｐ１の外側におけるシリコンメサ領域の構造を示している。尚、図1（Ａ）では、図示の便宜上、後述する第２主電極１１３及びゲート電極１０８は、共に途中で分断された状態で描かれている。
【００３７】
図1（Ａ）に示す様に、セル領域ＣＲは、ＵＭＯＳＦＥＴの素子が形成されるＭＯＳトランジスタ部ＭＴＰを含む中核領域であり、境界ＢＬを介してセル領域ＣＲと隣接するターミナル領域ＴＲは、後述する半導体基板１の外周縁に位置するチャネルストッパ領域（図示せず）とセル領域ＣＲとで挟まれた領域である。そして、後述する各部、例えば第２トレンチ１０５ｂ、ゲート電極１０８、外周縁側ｐベース層１０３ａ及びゲートボンディング電極ないしはゲートパッド電極（図示せず）等が、ターミナル領域ＴＲ内に形成される。
【００３８】
以下、図1（Ａ）〜図1（Ｃ）に基づき、各部の構成を記載する。
【００３９】
先ず、図1（Ｂ）及び図1（Ｃ）に示す様に、シリコンをその母材とする第１導電型の半導体基板１は、そのベースとなる半導体層１０１と、同層１０１の上層である半導体層１０２との２層から成り、同基板１の厚み方向に該当する第３方向Ｄ３に関して互いに対面し合う第１主面１Ｓ１及び第２主面１Ｓ２を有する。ここでは、第１導電型とは、ｎ型に相当する。この内、半導体層１０１は、比較的高濃度のｎ型不純物を含むｎ+基板であり、他方、半導体層１０２は、半導体層１０１の上部主面上に全面的にエピタキシャル成長法によって形成された、比較的低濃度のｎ型不純物を含むエピタキシャル層である。そして、同基板１の第２主面１Ｓ２上には、ドレイン電極である第１主電極１１４が配設されている。
【００４０】
又、半導体層１０２内には、第２導電型（ここではｐ型に該当）の不純物を含む半導体層（ｐベース層と呼ぶ）１０３が形成されている。即ち、第２導電型のベース層１０３は、（１）第１主面１Ｓ１のセル領域ＣＲから第３方向Ｄ３に沿って半導体基板１の内部に向けて形成されていると共に、（２）更に、第１主面１Ｓ１のターミナル領域ＴＲ内であって、且つ、境界ＢＬである一端と境界ＢＬから第１方向Ｄ１に沿って第１距離ｄ１だけ離れた他端とで規定ないしは画される領域から、第３方向Ｄ３に沿って、その直下の半導体基板１内部に向けて形成されている。ここで、第１方向Ｄ１とは、第１主面１Ｓ１及び第２主面１Ｓ２に平行で且つ第３方向Ｄ３に直交する方向に該当する。特に、ベース層１０３の内で、第１主面１Ｓ１のターミナル領域ＴＲの下方に形成されており、しかも、後述する第２トレンチ１０５ｂによって部分的にセル領域ＣＲ直下の部分から分断されている部分を、「外周縁側ベース層１０３ａ」と称する。この外周縁側ベース層１０３ａは、所定の曲率を有するコーナー部分を有する。
【００４１】
又、梯子状の第１トレンチ１０５ａが、第１主面１Ｓ１のセル領域ＣＲから、第３方向Ｄ３に沿って、ベース層１０３を貫通しつつ、半導体基板１内部にまで形成されている。従って、第１主面１Ｓ１から第１トレンチ１０５ａの底面迄の第２深さＴ２は、第１主面１Ｓ１からベース層１０３の底面迄の第１深さＴ１よりも大きい（Ｔ１＜Ｔ２）。より詳細には、第１トレンチ１０５ａは、複数の第１部分Ｐ１及び複数の第２部分Ｐ２を有している。この内、複数の第１部分Ｐ１は、第１方向Ｄ１及び第３方向Ｄ３に直交する第２方向Ｄ２に沿って所定の間隔で配列しており、各第１部分Ｐ１は、セル領域ＣＲとターミナル領域ＴＲとの境界ＢＬに位置する一端部を有し、当該一端部に向けて第１方向Ｄ１に沿って延在している。他方、各第２部分Ｐ２は、互いに隣り合う第１部分Ｐ１同士の間に配置されており、第２方向Ｄ２に沿って延在して隣り合う第１部分Ｐ１同士を互いに連結する。
【００４２】
そして、ゲート酸化膜１０６が、第１トレンチ１０５ａの各部Ｐ１，Ｐ２の底面上及び側面上に全面的に形成されていると共に、ベース層１０３の上面上にも形成されている。ここでは、ゲート酸化膜１０６の内で、第１トレンチ１０５ａの底面上及び側面上に全面的に形成された部分を、「第１ゲート絶縁膜」と称す。
【００４３】
更に、第１ゲート制御電極１０７ａが、その上面が第１トレンチ１０５ａの上面よりも若干下方に位置する様に、第１ゲート絶縁膜１０６が形成された第１トレンチ１０５ａ内に一様に形成されている。換言すれば、第１ゲート制御電極１０７ａは、第１ゲート絶縁膜１０６を介して、第１トレンチ１０５ａを充填している。この第１ゲート制御電極１０７ａは、ＭＯＳトランジスタの駆動に直接的に寄与する部分であり、ここでは、第１ゲート制御電極１０７ａは高濃度のポリシリコンより成る。そして、第１ゲート制御電極１０７ａの上面上には、キャップ酸化膜２が形成されている。
【００４４】
次に、ＭＯＳトランジスタ部ＭＴＰにおいては、ｎ型不純物を含む半導体層であるソース領域（以下、第２主電極領域と称す）１０４が、第1トレンチ１０５ａによってその周囲を完全に囲まれる様に、ベース層１０３内部に選択的に形成されている。即ち、第１導電型の各第２主電極領域１０４が、第１主面１Ｓ１のセル領域ＣＲの内で、当該領域１０４に対応する隣り合う第１部分Ｐ１同士と、当該領域１０４に対応する隣り合う第２部分Ｐ２同士とで囲まれた領域から、隣り合う第１部分Ｐ１同士の対向側面上部及び隣り合う第２部分Ｐ２同士の対向側面上部に沿って、ベース層１０３内部にまで、形成されている。従って、各第２主電極領域１０４の上面形状ないしは横断面形状は、中央部が抜けた四角形となる。そして、各第２主電極領域１０４の上面の内で、第1トレンチ１０５ａの縁ないしは上面寄りの部分上には、ゲート酸化膜１０６が形成されている。
【００４５】
又、第２トレンチ１０５ｂが、第１主面１Ｓ１のターミナル領域ＴＲ内であって、且つ、境界ＢＬである一端と境界ＢＬから第１方向Ｄ１に沿って第２距離ｄ２だけ離れた他端とで規定される（画される）領域から、第３方向Ｄ３に沿って、直下のベース層１０３を貫通しつつ、半導体基板１内部にまで形成されている。ここで、第２距離ｄ２は、第１距離ｄ１よりも短い（ｄ２＜ｄ１）。しかも、第２トレンチ１０５ｂは、第１深さＴ１よりも大きい第３深さＴ３を有すると共に、各第１部分Ｐ１の上記一端部と連結しつつ第２方向Ｄ２に沿って延在している。加えて、図１（Ａ）には図示されてはいないが、第２トレンチ１０５ｂは、第２方向Ｄ２への延在部分の途中で、ベース層１０３の一部によって分断されている。換言すれば、この第２トレンチ１０５ｂの分断部分（図示せず）を介して、外周縁側ベース層１０３ａは、セル領域ＣＲ直下のベース層１０３の部分１０３ｂと、電気的に且つ機械的に接続されている。尚、第２トレンチ１０５ｂは、第1トレンチ１０５ａと同時に形成される。
【００４６】
更に、ゲート酸化膜１０６が、第２トレンチ１０５ｂの底面上及び側面上に全面的に形成されている。特に、第２トレンチ１０５ｂの内壁上に全面的に形成されているゲート酸化膜１０６を、他の部分上のゲート酸化膜１０６と区別する観点から、「第２ゲート絶縁膜」と称する。
【００４７】
更に、第２ゲート制御電極１０７ｂが、その上面が第２トレンチ１０５ｂの上面ないしは縁よりも若干下方に位置する様に、第２トレンチ１０５ｂ内に一様に形成されている。ここでは、第２ゲート制御電極１０７ｂは、高濃度のポリシリコンより成る。この構成により、第２ゲート制御電極１０７ｂは、第２ゲート絶縁膜１０６を介して第２トレンチ１０５ｂを充填すると共に、各第１部分Ｐ１の上記一端部（両トレンチの連結部分に相当）において、第１ゲート制御電極１０７ａと電気的に且つ機械的に接続されている。又、第２ゲート制御電極１０７ｂの上面上には、キャップ酸化膜２が形成されている。このキャップ酸化膜２は、ベース層１０３（１０３ｂ）の上面上のゲート酸化膜１０６と繋がっており、且つ、第１ゲート制御電極１０７ａの上面上のキャップ酸化膜２とも繋がっている。
【００４８】
更に、第１主面１Ｓ１の内で外周縁側ベース層１０３ａの終端１０３ｅよりも外側に位置し且つチャネルストッパ側に向けて広がる領域上には、絶縁酸化膜１１６が形成されており、更に、外周縁側ベース層１０３ａの上面の内で同層１０３ａのコーナー部の底面上方に該当する位置よりも第２トレンチ１０５ｂ側へ少し寄った位置から同層１０３ａの終端１０３ｅ迄に至る領域上にも、絶縁酸化膜１１６が連続的に形成されている。そして、外周縁側ベース層１０３ａの上面の内で、第２ゲート制御電極１０７ｂの上面上のキャップ酸化膜２と絶縁酸化膜１１６の端部とで挟まれた領域上には、ゲート酸化膜１０６が形成されており、このゲート酸化膜１０６はキャップ酸化膜２と絶縁酸化膜１１６とに繋がっている。更に、第１主面１Ｓ１上方には保護膜１１１が全面的に形成されており、保護膜１１１は、同膜１１１の下面と第１主面１Ｓ１との間に挟まれたキャップ酸化膜２、ゲート酸化膜１０６及び絶縁酸化膜１１６の全てをオーバーコートしている。この保護膜１１１は、例えばＢＰＳＧ膜より成る。ここで、キャップ酸化膜２、ゲート酸化膜１０６、絶縁酸化膜１１６及び保護膜１１１を、「絶縁層」と総称する。従って、この定義によれば、当該絶縁層は、ベース層１０３（１０３ａ，１０３ｂ，１０３ｃ）の上面上、第１ゲート制御電極１０７ａの上面上、第１トレンチ１０５ａ内の第１ゲート絶縁膜１０６の上面上、第２ゲート制御電極１０７ｂの上面上、第２トレンチ１０５ｂ内の第２ゲート絶縁膜１０６の上面上、及び第１主面１Ｓ１のターミナル領域ＴＲ内で外周縁側ベース層１０３ａの終端１０３ｅよりも外側の領域上に、全面的に形成された膜を成している。
【００４９】
更に、各第２主電極領域（ソース領域）１０４の上面の一部１０４Ｓを露出すると共に、隣り合う第２部分Ｐ２で挟まれたベース層１０３の部分１０３ｃ内であって且つ各第２主電極領域１０４で囲まれた部分の上面をも露出する様に、複数の第１コンタクト部ないしは第１ソースコンタクト部１１２が、上記絶縁層（１０６＋１１１）内にホール状に形成されている（横断面形状は四角形）。加えて、ベース層１０３の内で、第２トレンチ１０５ｂの境界ＢＬ側の側面と、隣り合う第１部分Ｐ１同士の対向し合う側面同士と、複数の第２部分Ｐ２の内で第２トレンチ１０５ｂに対面した第２部分Ｐ２の第２トレンチ側の側面とで囲まれた各部分１０３ｂの一部上面を露出する様に、複数の第２コンタクト部ないしは第２ソースコンタクト部３が、上記絶縁層（１０６＋１１１）内にホール状に形成されている（横断面形状は四角形）。
【００５０】
そして、第２主電極１１３が、複数の第１コンタクト部１１２内、複数の第２コンタクト部３内、及び上記絶縁層の内で第１主面Ｓ１のセル領域ＣＲ上に位置する部分（１０６＋１１１）、（２＋１１１）の上に、形成されている。しかも、第２主電極１１３は、その境界ＢＬ側の一端部１１３Ｅと後述するゲート電極１０８の一端部１０８Ｅ１との間に所定の間隔を保ちつつ、第２方向Ｄ２に沿って延在している。ここでは、配線抵抗を低減させる目的で、第２主電極１１３は例えばアルミニウムから成る。従って、第２主電極１１３を、ソースアルミニウム電極とも称す。以上の通り、第２主電極１１３は両ソースコンタクト部１１２、３を完全に充填しているので、第２主電極１１３は、第１ソースコンタクト部１１２を介して各第２主電極領域（各ソース領域）１０４及び同コンタクト部１１２直下のベース層１０３ｃと電気的に接続されていると共に、第２ソースコンタクト部３を介して同コンタクト部３直下のベース層１０３ｂとも電気的に接続されている。
【００５１】
更に、第３コンタクト部ないしはゲートコンタクト部１０９が、第２ゲート制御電極１０７ｂの上面の一部を露出する様に、ターミナル領域ＴＲ側の上記絶縁層（２＋１１１）内に形成されている。しかも、ここでは、ゲートコンタクト部１０９は、第２方向Ｄ２に沿って第２トレンチ１０５ｂと平行に延在したストライプ形状を有する。この様にストライプ形状のゲートコンタクト部１０９を設けることにより、ゲートコンタクト部１０９を介しての後述するゲート電極１０８と第２ゲート制御電極１０７ｂとの電気的接続面積（接続領域）を飛躍的に増大させることが出来ることとなり、その結果、ゲート配線抵抗の低減化を図ることが出来ると言う利点が得られる。
【００５２】
そして、ゲート電極１０８が、ゲートコンタクト部１０９内を充填していると共に、上記絶縁層の内で、境界ＢＬと、境界ＢＬからセル領域ＣＲ側へ第１方向Ｄ１に沿って第２主電極１１３の一端部１１３Ｅにまで至ることのない第３距離ｄ３だけ離れた箇所１０８Ｅ１とで規定される部分（２＋１１１）、（１０６＋１１１）の上に形成されており、更に、上記絶縁層の内で、境界ＢＬと、境界ＢＬからターミナル領域ＴＲ側へ第１方向Ｄ１に沿って第１距離ｄ１よりも大きい第４距離ｄ４だけ離れた箇所１０８Ｅ２とで規定される部分の上にも連続的に形成されている（ｄ４＞ｄ１）。従って、ターミナル領域ＴＲ側のゲート電極１０８の他端部１０８Ｅ２は、間隔Ｗ０（＞０）だけ、外周縁側ベース層１０３ａの終端１０３ｅよりもチャネルストッパ側へ向けて張り出している。しかも、ゲート電極１０８は、第２主電極１１３と平行に、第２方向Ｄ２に沿って延在している。この様な構成により、ゲート電極１０８は、ゲートコンタクト部１０９を介して、第２ゲート制御電極１０７ｂと、従って第１ゲート制御電極１０７ａと電気的に接続されている。ここでは、配線抵抗を低減させる目的で、ゲート電極１０８はアルミニウムから成る。そのため、ゲート電極１０８を、ゲートアルミニウム電極とも称す。尚、ゲート電極１０８は、ターミナル領域ＴＲ内に形成されたゲートボンディング電極（ゲートパッド）（図示せず）と、電気的に且つ機械的に接続されている。
【００５３】
以上の構成により、本半導体装置ないしはゲート配線構造１００は、次の様な作用・効果を奏する。
【００５４】
（１） 先ず、第２トレンチ１０５ｂの側面上部及びその縁周辺部上に形成されているゲート酸化膜１０６は、キャップ酸化膜２及び保護膜１１１のみによって被覆されており、しかも、第２ゲート制御電極１０７ｂは、その直上のゲートコンタクト部１０９を介して、ゲートアルミニウム電極１０８と電気的に接続されている。このため、トレンチ終端コーナー部１１５は、第１及び第２ゲート制御電極１０７ａ、１０７ｂによって覆われることはない。従って、トレンチ終端コーナー部１１５の曲率によってゲート酸化膜１０６が薄くなる部分には如何なるゲート制御電極も存在しないこととなり、ゲート電圧印加に起因した電界ストレスがゲート酸化膜１０６に対して局所的に集中する事態は生じない。
【００５５】
（２） 本実施の形態では、第２トレンチ１０５ｂの直上方にゲートコンタクト部１０９が配設されるため、この様な構造を容易に実現すると言う観点から見た場合には、第２トレンチ１０５ｂの幅ｄ２が第１トレンチ１０５ａの幅Ｗ１よりも広いことが、求められる。そこで、この要求を満足させるべく、トレンチの製造過程においてドライエッチングを用いてトレンチ幅Ｗ１よりも広いトレンチ幅ｄ２を実現しようとすると、ドライエッチングによるμローディング効果によって、第２トレンチ１０５ｂの深さ（第１主面１Ｓ１から第２トレンチ１０５ｂの底面までの距離に相当）Ｔ３は、第１トレンチ１０５ａの深さＴ２よりも大きくなってしまう。尚、図１（Ｂ）及び図１（Ｃ）では、図示の便宜上、両深さＴ２、Ｔ３は互いに等しい様に描かれているが、実際には、深さＴ３＞深さＴ２の関係が成立する。例えば、第１トレンチ１０５ａの第１部分Ｐ１の幅Ｗ１が０．６μｍであり、第２トレンチ１０５ｂの幅ｄ２が３μｍの場合には、その深さの差の割合（Ｔ３−Ｔ２）／（深さＴ２）は、約１０％に達する。そして、図２（no prior art）に示す様に、トレンチが深くなるにつれてドレイン-ソース間の主耐圧が低下することが、本発明者が行った実験結果から判明している。
【００５６】
そこで、本実施の形態では、この様な問題点をも同時に解消するために、第１主面１Ｓ１上方に絶縁層（１１６＋１１１）を介して配設されているゲートアルミニウム電極１０８の他端１０８Ｅ２を、外周縁側ベース層１０３ａの終端１０３ｅよりも距離Ｗ０だけ外側ないしはチャネルストッパ側に向けて張り出すと言う構成を、採用している。この構成により、ゲートアルミニウム電極１０８の張り出し部分は所謂フィールドプレートとして機能し、同電極１０８に因るフィールドプレート効果によってドレイン-ソース間の主耐圧向上を図ることが出来る。従って、この効果に起因した主耐圧の増加分によって、トレンチの深さ増大に起因した主耐圧の低下分を補うことが可能となる。
【００５７】
ここで図３は、図１（Ｂ）の距離Ｗ０が１０μｍである定格３０ＶのパワーＵＭＯＳＦＥＴの場合と、距離Ｗ０が０μｍである定格３０ＶのパワーＵＭＯＳＦＥＴの場合とについて、デバイスシミュレータＭｅｄｉｃｉを用いて、ドレイン-ソース間主耐圧ＶＤＳＳをシミュレーションしたときの計算結果を示す。図３に示す様に、距離Ｗ０が０μｍであるパワーＵＭＯＳＦＥＴの場合にはドレイン-ソース間主耐圧ＶＤＳＳは３７．５Ｖであるのに対して、距離Ｗ０が１０μｍであるパワーＵＭＯＳＦＥＴの場合にはドレイン-ソース間主耐圧ＶＤＳＳは４４Ｖとなっており、後者の場合には、トレンチの深さ増大に起因した主耐圧の低下分を補うと共に、主耐圧の更なる増大までをも達成しているのである。この様に、ゲートアルミニウム電極１０８の張り出し部分に起因したフィールドプレート効果を利用することが極めて有益であることが、図３のシミュレーション結果からも容易に理解されるところである。
【００５８】
尚、図３に示す今回のシミュレーションでは、張り出し寸法Ｗ０が１０μｍである場合についての計算であるが、張り出し寸法Ｗ０が正の値を有している限り（Ｗ０＞０）、同様の効果が得られることも、本発明者によって確認されている。
【００５９】
（３）更に、第１及び第２ゲート制御電極１０７ａ、１０７ｂよりも低抵抗であるゲートアルミニウム電極１０８を形成することでゲート配線を実現しているので、その分だけゲート配線抵抗の低減が期待され、オン-オフスイッチング時の効率向上の効果が見込まれる。
【００６０】
（変形例１）
本変形例は実施の形態１の構造を改善するものであり、その特徴点は、実施の形態１における、セル領域ＣＲ側のゲートアルミニウム電極１０８の部分直下に位置する第１部分Ｐ１の上面を露出させる新たなコンタクト部を、第１部分Ｐ１毎に設けた点にある。その他の点は実施の形態１の構造と同一である。以下、図面に基づき、本変形例の具体例を詳述する。
【００６１】
図２（Ａ）、図２（Ｂ）及び図２（Ｃ）は、本変形例に係るゲート配線構造１００Ａの構造を模式的に示す上面図、Ｃ１−Ｃ２線に関する縦断面図、及びＣ３−Ｃ４線に関する縦断面図であり、それぞれ、図１（Ａ）、図１（Ｂ）及び図１（Ｃ）に対応している。従って、図２（Ａ）、図２（Ｂ）及び図２（Ｃ）中の参照符号の内で図１（Ａ）、図１（Ｂ）及び図１（Ｃ）中の参照符号と同一のものは、実施の形態１で記載したものと同一の構成要素に対応している。
【００６２】
図２（Ａ）、図２（Ｂ）及び図２（Ｃ）中において、実施の形態１には無い本変形例の特徴的構成要素とは、複数の第４コンタクト部１３１である。即ち、各第１部分Ｐ１を充填している各第１ゲート制御電極１０７ａの内で、境界ＢＬと、境界ＢＬからセル領域ＣＲ側へ第１方向Ｄ１に沿って第３距離ｄ３だけ離れた箇所とで規定ないしは画される部分の上面一部を露出する様に、複数の第４コンタクト部１３１が、上記絶縁層（２＋１１１）内にホール状に形成されている。しかも、各第４コンタクト部１３１は、ゲート電極１０８によって完全に充填されている。この構成により、ゲート電極１０８は、各第４コンタクト部１３１を介した第１ゲート制御電極１０７ａとの電気的接続をも有する。
【００６３】
従って、本変形例によれば、既述した実施の形態１の効果（１）〜（３）と同様の効果を奏すると共に、（４）ゲート制御電極とゲート電極１０８とのコンタクト領域が実施の形態１よりも増大することによりゲート配線抵抗の一層の低減化を図ることが可能となり、オン-オフスイッチング時の効率の更なる向上効果を期待することが出来ると言う利点が、更に得られる。
【００６４】
（変形例２）
本変形例は実施の形態１の構造を改善するものに関しており、その特徴点は、第２トレンチ１０５ｂが各第１部分Ｐ１の第１幅Ｗ１と等しい第２幅ｄ２を有する点にある。その他の点は実施の形態１の構造と同一である。以下、図面に基づき、本変形例の具体例を詳述する。
【００６５】
図５は、本変形例に係るゲート配線構造１００Ｂの構造を模式的に示す上面図であり、図１（Ａ）に対応している。従って、図５中の参照符号の内で図１（Ａ）中の参照符号と同一のものは、実施の形態１において記載した構成要素と同一の構成要素に対応している。
【００６６】
図５に示す通り、第２トレンチ１０５ｂの幅Ｗ２（図１（Ａ）の幅ｄ２に相当）は、第１トレンチ１０５ａの幅Ｗ１と同等の値に設定されている。
【００６７】
従って、本変形例によれば、既述した実施の形態１の効果（１）〜（３）と同様の効果を奏すると共に、（４）全てのトレンチ幅が均一に設定されることによりトレンチエッチング時のμローディング効果に起因した溝深さの不均一が無くなる結果、一層の主耐圧向上が見込まれると言う利点が追加的に得られる。
【００６８】
尚、変形例１の特徴部分（第４コンタクト部１３１を設ける点）を本変形例に適用することは、勿論可能である。
【００６９】
（変形例３）
本変形例は実施の形態１の構造を改善するものであり、その特徴点を要約すると、本変形例では、実施の形態１における第１主面１Ｓ１のターミナル領域ＴＲの内で外周縁側ベース層１０３ａの終端１０３ｅよりも外側に位置する領域上に配設されている絶縁層内に、第３ゲート制御電極を新たに設けると共に、その直上の絶縁層部分を開口することで更にゲートアルミニウム電極１０８を上記第３ゲート制御電極にも電気的に接続する様にしている。その他の点は実施の形態１の構造と同一である。以下、図面に基づき、本変形例の具体例を、その特徴点を中心に詳述する。
【００７０】
図６（Ａ）、図６（Ｂ）及び図６（Ｃ）は、それぞれ、本変形例に係るゲート配線構造１００Ｃの構造を模式的に示す上面図、Ｃ１−Ｃ２線に関する縦断面図、及びＣ３−Ｃ４線に関する縦断面図であり、図１（Ａ）、図１（Ｂ）及び図１（Ｃ）に対応している。従って、図６（Ａ）、図６（Ｂ）及び図６（Ｃ）中の参照符号の内で図１（Ａ）、図１（Ｂ）及び図１（Ｃ）中の参照符号と同一のものは、実施の形態１で記載したものと同一の構成要素に対応している。
【００７１】
図６（Ａ）、図６（Ｂ）及び図６（Ｃ）中において、実施の形態１には無い本変形例の特徴的構成要素とは、第３ゲート制御電極２０８ｃ、保護膜２１０及び第４コンタクト部２１２ｂである。
【００７２】
即ち、第３ゲート制御電極２０８ｃが、第１主面１Ｓ１のターミナル領域ＴＲ上であって、且つ、終端１０３ｅよりも外側に位置すると共に、少なくともゲート電極１０８の下方に位置する部分を含む領域上に形成された絶縁層（１１６＋２１０）の内部に、配設されている。換言すれば、第３ゲート制御電極２０８ｃは、絶縁膜１１６を介在して、半導体層１０２の上面上に配設されている。そして、第３ゲート制御電極２０８ｃは、第２方向Ｄ２に沿って延在している。この第３ゲート制御電極２０８ｃは、例えばポリシリコンより成る。尚、第３ゲート制御電極２０８ｃの第１方向Ｄ１における外側の他端（図示せず）は、ゲート電極１０８の他端（境界ＢＬから第４距離ｄ４だけ離れた位置）１０８Ｅ２よりも外側に位置している。
【００７３】
更に、第４コンタクト部２１２ｂが、ゲート電極１０８の直下に位置する、第３ゲート制御電極２０８ｃの上面の一部を露出する様に、保護膜である絶縁層２１０内に、第２方向Ｄ２に沿ってストライプ状に形成されており、しかも、ゲート電極１０８によって完全に充填されている。従って、ゲート電極１０８は、第４コンタクト部２１２ｂを介した第３ゲート制御電極２０８ｃとの電気的接続をも有する。しかも、第４コンタクト部２１２ｂはストライプ状に延びた溝形状を有するので、ゲート電極１０８と第３ゲート制御電極２０８ｃとの接触面積ないしは接触領域は、コンタクトホールの場合と比較して大きい。この構成により、第１及び第２ゲート制御電極１０７ａ、１０７ｂと第３ゲート制御電極２０８ｃとは、互いに電気的に導通状態にある。尚、第４コンタクト部２１２ｂを「第２ゲートコンタクト部」と称するときには、第３コンタクト部１０９を「第１ゲートコンタクト部」と称するものとする。
【００７４】
以上の構成に伴い、本変形例は、既述した実施の形態１の効果（１）〜（３）を同様に奏する上に、（４）ゲート電極１０８と第３ゲート制御電極２０８ｃとの電気的接続も加味される結果、ゲート配線抵抗の一層の低減化を図ることが可能となり、オン-オフスイッチング時の効率の更なる向上効果を期待することが出来ると言う利点をも奏する。
【００７５】
（変形例４）
本変形例は変形例３の構造を改善するものであり、変形例３における第４コンタクト部を複数のコンタクトホールより構成した点に、その特徴点を有する。この構成の採用により、変形例３と比較してゲート電極１０８と第３ゲート制御電極２０８ｃとの接触面積は減少せざるを得ないが、その代わりに、下記に示す製造上の効果が得られる。その他の点は実施の形態１及び変形例３の構造と同一である。以下、図面に基づき、本変形例の具体例を、その特徴点を中心に詳述する。
【００７６】
図７は、本変形例に係るゲート配線構造１００Ｄの構造を模式的に示す上面図であり、図１（Ａ）に対応している。従って、図７中の参照符号の内で図１（Ａ）中及び図６（Ａ）中の参照符号と同一のものは、実施の形態１及び変形例３で記載したものと同一の構成要素に対応している。
【００７７】
図７に模式的に示す様に、第４コンタクト部ないしは第２ゲートコンタクト部２１６は、第２方向Ｄ２及び第１方向Ｄ１をそれぞれ長手方向及び短手方向とする矩形状の横断面形状を有するコンタクトホールであり、複数の第４コンタクト部２１６は所定の間隔ＤＨで以って第２方向Ｄ２に沿って一列に配設されている。そして、各第４コンタクト部２１６は、ゲートアルミニウム電極１０８によって完全に充填されている。
【００７８】
以上の構成を有する本変形例によれば、既述した実施の形態１の効果（１）〜（３）が同様に得られると共に、（４）ゲートアルミニウム電極１０８と各第４コンタクト部２１６とのコンタクト面積が変形例３と比較して減少する分だけ、製造過程においてドライエッチング工程によって生じる絶縁酸化膜１１６へのダメージ量を軽減することが出来、その結果、ゲート歩留及び信頼性の向上が見込まれると言う効果も得られる。
【００７９】
（変形例５）
本変形例は実施の形態１の構造を改善するものであり、その特徴点は、外周縁側ベース層１０３ａを貫くメッシュ状の第３トレンチを、第２トレンチ１０５ｂの外側側面から終端１０３ｅ迄の範囲内に配設した点にある。その他の構造は実施の形態１の構造と同一である。以下、図面に基づき、本変形例の具体例を、その特徴点を中心に詳述する。
【００８０】
図８（Ａ）、図８（Ｂ）及び図８（Ｃ）は、それぞれ、本変形例に係るゲート配線構造１００Ｅの構造を模式的に示す上面図、Ｃ１−Ｃ２線に関する縦断面図、及びＣ３−Ｃ４線に関する縦断面図であり、図１（Ａ）、図１（Ｂ）及び図１（Ｃ）に対応している。従って、図８（Ａ）、図８（Ｂ）及び図８（Ｃ）中の参照符号の内で図１（Ａ）、図１（Ｂ）及び図１（Ｃ）中の参照符号と同一のものは、実施の形態１で記載したものと同一の構成要素に対応している。
【００８１】
図８（Ａ）、図８（Ｂ）及び図８（Ｃ）中に示す様に、メッシュ形状を成す第３トレンチ３０１が、第１主面１Ｓ１のターミナル領域ＴＲの内で、第２トレンチ１０５ｂのチャネルストッパ側側面の外側部分から外周縁側ベース層１０３ａの終端１０３ｅ迄の領域から、ターミナル領域ＴＲ下方に位置するベース層１０３ａを貫通しつつ、第３方向Ｄ３に沿って、半導体基板１内部に迄形成されている。しかも、第３トレンチ３０１は、第２トレンチ１０５ｂのチャネルストッパ側側面と連結しつつ第１方向Ｄ１に沿って延在する複数の第１部分（横部分）３０１Ａと、各第１部分３０１Ａと直交しつつ第２方向Ｄ２に沿って延在するｎ（ｎは自然数）個の第２部分（縦部分）３０１Ｂとを、有する。
【００８２】
更に、例えば酸化膜より成る第３ゲート絶縁膜１０６が、第３トレンチ３０１の各部３０１Ａ、３０１Ｂの底面上及び側面上に全面的に形成されている。そして、第３ゲート絶縁膜１０６は、各第１部分３０１Ａと第２トレンチ１０５ｂとの連結箇所において、第２トレンチ１０５ｂ内に全面的に形成されている第２ゲート絶縁膜１０６と一体的に繋がっている。
【００８３】
更に、上方から見てメッシュ形状を成す第３ゲート制御電極３０４が、第３トレンチ３０１の上面よりも下部に位置する様に第３トレンチ３０１内に形成されており、しかも、同電極３０４は、第３ゲート絶縁膜１０６を介して第３トレンチ３０１内を充填している。そして、第３ゲート制御電極３０４は、第２トレンチ１０５ｂと第３トレンチ３０１の各第１部分３０１Ａとの各連結部分において、第２ゲート制御電極１０７ｂと電気的に接続されている。尚、第３ゲート制御電極３０４の材質は第２ゲート制御電極１０７ｂのそれと同一である。
【００８４】
更に、第４コンタクト部ないしは第２ゲートコンタクト部３０３が、第１方向Ｄ１及び第２方向Ｄ２に沿って延在してメッシュ形状を成しつつ第３ゲート制御電極３０４の上面の一部を露出する様に、絶縁層（２＋１１１）内に形成されている。しかも、第４コンタクト部３０３は、ゲートアルミニウム電極１０８で完全に充填されており、同部３０３の第１方向Ｄ１に沿って延在する各横部分は、第２方向Ｄ２に沿って第２トレンチ１０５ｂと平行に延在したストライプ形状の第３コンタクト部ないしは第１ゲートコンタクト部１０９と連結している。従って、ゲートアルミニウム電極１０８は、メッシュ状に張り渡された第４コンタクト部３０３を介した第３ゲート制御電極３０４との電気的接続をも有している。
【００８５】
以上の構成を有する本変形例は、既述した実施の形態１の効果（１）〜（３）を同様に奏すると共に、（４）第３トレンチ３０１の各部３０１Ａ，３０１Ｂの数を増やすことでゲートアルミニウム電極１０８と第３ゲート制御電極３０４との接触面積を増大させることが出来るので、ゲート配線抵抗の更なる低減化を達成することが出来ると言う効果をも奏する。
【００８６】
（変形例６）
本変形例は変形例５の修正形であり、その特徴点は、第３及び第４コンタクト部を共に、トレンチの交差部分に位置する複数のコンタクトホールとして構成している点にある。その他の構造は実施の形態１及び変形例５の構造と同一である。以下、図面に基づき、本変形例の具体例を、その特徴点を中心に詳述する。
【００８７】
図９（Ａ）、図９（Ｂ）及び図９（Ｃ）は、それぞれ、本変形例に係るゲート配線構造１００Ｆの構造を模式的に示す上面図、Ｃ１−Ｃ２線に関する縦断面図、及びＣ３−Ｃ４線に関する縦断面図であり、図８（Ａ）、図８（Ｂ）及び図８（Ｃ）に対応している。従って、図９（Ａ）、図９（Ｂ）及び図９（Ｃ）中の参照符号の内で図８（Ａ）、図８（Ｂ）及び図８（Ｃ）中の参照符号と同一のものは、実施の形態１及び変形例５で記載したものと同一の構成要素に対応している。
【００８８】
図９（Ａ）、図９（Ｂ）及び図９（Ｃ）に示す様に、第３コンタクト部１０９ａは、第２トレンチ１０５ｂと第３トレンチ３０１の横部分３０１Ａとの各連結部分ないしは交差部分１０９ＣＰの近傍において形成された複数のコンタクトホールより成る。しかも、複数のコンタクトホール１０９ａは、所定の間隔ＨＤ１で以って第２方向Ｄ２に沿って一列に配列している。
【００８９】
更に、第４コンタクト部４０２は、第３ゲート制御電極３０４の上面の一部を露出する様に絶縁層（１０６＋１１１）内に形成されており、しかも、第４コンタクト部４０２内部はゲート電極１０８によって完全に充填されている。従って、ゲート電極１０８は、第４コンタクト部４０２を介した第３ゲート制御電極３０４との電気的接続をも有している。そして、第４コンタクト部４０２は、第３トレンチ３０１の第１方向Ｄ１に沿って延在する各横部分３０１Ａと、第３トレンチ３０１の第２方向Ｄ２に沿って延在する各縦部分３０１Ｂとの各交差部分４０１において形成された複数のコンタクトホールより成る。同様に、複数のコンタクトホール４０２は、所定の間隔ＨＤ１で以って第２方向Ｄ２に沿って一列に配列している。
【００９０】
以上の構成により、本変形例は、既述した実施の形態１の効果（１）〜（３）を同様に奏すると共に、（４）各交差部４０１の領域は各横部分３０１Ａと比較してコンタクトホールの左右又は上下への位置ずれの影響を受けにくい場所であるので、コンタクト形成時の製造上の重ねあわせマージンの向上を図ることが出来、その結果、ゲート歩留及び信頼性の向上を達成出来ると言う効果も奏する。
【００９１】
（実施の形態２）
本実施の形態は、第２方向に沿って延在し且つ第１トレンチの第１部分と連結した第２トレンチを設けると共に、第２トレンチ直上のストライプ状のゲートコンタクト部を介して、第２トレンチ内部を充填する第２ゲート制御電極と電気的に接続されたゲートアルミニウム電極を設けると言う実施の形態１の基本的なコンセプトを踏襲しつつ、実施の形態１の構成を修正するものである。その特徴点の要旨は、ゲートアルミニウム電極の外側のターミナル領域上方に、セル領域内のソース電極に電気的に接続された別のソース電極を設けると共に、当該別のソース電極をその直下のコンタクト部を介して外周縁側ベース層に電気的に接続し、且つ、当該別のソース電極におけるチャネルストッパ側の他端を外周縁側ベース層の終端よりもチャネルストッパ側へ張り出させて、当該別のソース電極にフィールドプレートとしての機能を備えさせた点にある。以下、図面に基づき、本実施の形態における特徴的な構成を詳述する。
【００９２】
図１０は、本実施の形態に係るｎチャネル型ＵＭＯＳＦＥＴの一部分であるゲート配線構造１５０の構造を模式的・拡大的に示す上面図である。又、図１１（Ｂ）及び図１１（Ｃ）は、それぞれ図１０中のＣ１−Ｃ２線及びＣ３−Ｃ４線に関する縦断面図である。尚、図１０においても、図1（Ａ）と同様に、図示の都合上、後述する第２主電極用第１電極層１１３、第２主電極用第２電極層１１８及びゲート電極１０８は、共に途中で分断された状態で描かれている。
【００９３】
図１０、図１１（Ｂ）及び図１１（Ｃ）中において、図１（Ａ）、図１（Ｂ）及び図１（Ｃ）中の参照符号と同一の参照符号を付したものは、対応する実施の形態１における構成要素に相当する。それ故に、それらの構成要素の記載については、実施の形態１における記載を援用することにする。従って、以下では、実施の形態１とは異なる特徴部分を中心に、本実施の形態の構成要素を記載する。
【００９４】
図１０、図１１（Ｂ）及び図１１（Ｃ）に示す通り、第２主電極用第１電極層ないしは第１ソースアルミニウム電極１１３は、各第１コンタクト部１１２内、各第２コンタクト部３内、及び絶縁層（２＋１１１）、（１０６＋１１１）の内で第１主面１Ｓ１のセル領域ＣＲ上に位置する部分の上に形成されている。しかも、第２主電極用第１電極層１１３は、境界ＢＬからセル領域ＣＲ側に向けて第１方向Ｄ１に沿って第７距離ｄ７だけ離れた一端部１１３Ｅを有しており、且つ、第２方向Ｄ２に沿って延在していると共に、各第２主電極領域１０４及びベース層１０３ｃ、１０３ｂと電気的に接続されている。
【００９５】
更に、ゲート電極１０８が、第３コンタクト部１０９内に、絶縁層（２＋１１１）、（１０６＋１１１）の内で境界ＢＬと境界ＢＬからセル領域ＣＲ側へ第１方向Ｄ１に沿って第７距離ｄ７よりも短い第３距離ｄ３（＜ｄ７）だけ離れた箇所とで規定される部分の上に、及び、上記絶縁層の内で境界ＢＬと境界ＢＬからターミナル領域ＴＲ側へ第１方向Ｄ１に沿って第１距離ｄ１よりも短い第４距離ｄ４（ｄ２＜ｄ４＜ｄ１）だけ離れた箇所とで規定される部分の上に、形成されている。しかも、ゲート電極１０８は、第２トレンチ１０５ｂと平行に第２方向Ｄ２に沿って延在しており、同じく第２方向Ｄ２に沿って延在したストライプ状の第３コンタクト部１０９を介して第２ゲート制御電極１０７ｂと電気的に接続されている。この様に、ゲート電極１０８のチャネルストッパ側への張りだし寸法ｄ４が、ベース層１０３の境界ＢＬからチャネルストッパ側への張りだし寸法ｄ１よりも小さい点が、実施の形態１に係るゲート電極１０８とは異なるところである。
【００９６】
更に、第４コンタクト部１１７が、外周縁側ベース層１０３ａの内で、境界ＢＬからターミナル領域ＴＲ側へ向けて第１方向Ｄ１に沿って第１距離ｄ１よりも短く且つ第４距離ｄ４よりも長い第５距離ｄ５（ｄ４＜ｄ５＜ｄ１）だけ離れた箇所と、境界ＢＬから第１距離ｄ１だけ離れたベース層１０３の他端１０３ｅとで挟まれた部分の一部上面を露出する様に、上記絶縁層（１０６＋１１１）内に形成されている。しかも、第４コンタクト部１１７は、第２トレンチ１０５ｂ及びストライプ状の第３コンタクト部１０９と平行に第２方向Ｄ２に沿って延在しており、ストライプ形状を有する。ここで、第１及び第２コンタクト部１１２、３をそれぞれ「第１及び第２ソースコンタクト部」と定義するときには、第４コンタクト部１１７は「第３ソースコンタクト部」とも称される。
【００９７】
更に、本実施の形態の中核部たる第２主電極用第２電極層ないしは第２ソースアルミニウム電極１１８が、第４コンタクト部１１７内に、及び、上記絶縁層（１０６＋１１１）、（１１６＋１１１）の内で、境界ＢＬからターミナル領域ＴＲ側へ向けて第１方向Ｄ１に沿って第５距離ｄ５だけ離れた上記箇所と、境界ＢＬからターミナル領域ＴＲ側へ向けて第１方向Ｄ１に沿って第１距離ｄ１よりも長い第６距離ｄ６（＞ｄ１）だけ離れた箇所とで規定される部分の上に形成されている。しかも、第２主電極用第２電極層１１８は、第２主電極用第１電極層１１３と平行に第２方向Ｄ２に沿って延在していると共に、第４コンタクト部１１７を介して外周縁側ベース層１０３ａと電気的に接続されている。
【００９８】
しかも、本実施の形態では、第２主電極用第１電極層１１３及び第２主電極用第２電極層１１８の第２方向Ｄ２における長さは共に、ゲート電極１０８の第２方向Ｄ２における長さよりも大きく、更に、第３コンタクト部１０９の第２方向Ｄ２における一端部はゲート電極１０８の第２方向Ｄ２における一端部１０８Ｅの手前に位置しているので、第４コンタクト部１１７の第２方向Ｄ２における長さも、第３コンタクト部１０９の第２方向Ｄ２における長さより大きい。
【００９９】
そして、本実施の形態では、接続層１１９が、セル領域ＣＲから境界ＢＬを越えてターミナル領域ＴＲにまで跨る態様で、第２主電極用第１電極層１１３の一端部１１３Ｅと、境界ＢＬからターミナル領域ＴＲ側へ向けて第１方向Ｄ１に沿って第５距離ｄ５だけ離れた第２主電極用第２電極層１１８の一端部１１８Ｅとで、規定される絶縁層（１０６＋１１１）、（２＋１１１）の部分上に、第２方向Ｄ２に沿って延在しつつ形成されている。しかも、接続層１１９は、ゲート電極１０８の第２方向Ｄ２における一端部１０８Ｅから第２方向Ｄ２に関して所定の距離ＤＤだけ離れており、且つ、第１方向Ｄ１に沿って延在した側面１１９ＳＳを有している。この構成により、接続層１１９は、両電極層１１３、１１８を連結しており、従って、両電極層１１３、１１８を互いに電気的に接続している。その結果、外周縁側ベース層１０３ａには、第２主電極用第１電極層１１３に印加される電圧と同じ電圧が印加されることになる。
【０１００】
尚、本実施の形態においては、第２トレンチ１０５ｂは、必ずしもベース層１０３によって分断される必要性はない。
【０１０１】
以上の構成の記載より明らかな通り、本実施の形態は、基本的に、既述した実施の形態１の効果（１）〜（３）と同様の効果を奏する。即ち、（１）ゲート配線構造１５０においては、第２ゲート制御電極１０７ｂがその直上のゲートコンタクト部１０９を介してゲートアルミニウム電極１０８と接続されるため、トレンチ終端コーナー部１１５がゲート制御電極によって覆われることはない。このため、ゲート酸化膜１０６が曲率によって薄くなる部分にはゲート制御電極が存在しないこととなり、ゲート酸化膜１０６に対してゲート印加電圧による電界ストレスが局所的に集中することは無い。加えて、（２）第２ソースアルミニウム電極１１８の他方の端部が外周縁側ｐベース層１０３ａの終端１０３ｅよりもチャネルストッパ側に長く張り出す構造(図１１（Ｂ）及び図１１（Ｃ）中の距離差Ｗ０)を有するので、フィールドプレート効果によってドレイン-ソース間の主耐圧向上が得られ、トレンチ深さ不均一による耐圧低下を防止することが出来る。更に、（３）第１及び第２ゲート制御電極１０７ａ、１０７ｂよりも低抵抗であるゲートアルミニウム電極１０８を形成しているので、ゲート配線抵抗の低減化を実現することが出来、これにより、オン-オフスイッチング時の効率向上の効果が得られる。
【０１０２】
（実施の形態３）
本実施の形態は実施の形態１の改良に関するものであり、実施の形態１の基本的な発想を踏襲しつつ、実施の形態１における外周縁ベース層１０３ａに代えて、ベース層１０３よりも深く形成されてベース層１０３の端部周辺部分を被覆し且つ第２トレンチ１０５ｂをその内部に包含する第２導電型（ここではｐ型に相当）のウエル層を設けた点に、その特徴点を有する。以下、図面に基づき、本実施の形態に係る半導体装置のゲート配線部の構造を詳述する。
【０１０３】
図１２（Ａ）は、本実施の形態に係るｎチャネル型ＵＭＯＳＦＥＴの一部分であるゲート配線構造１１０の構造を模式的・拡大的に示す上面図である。又、図１２（Ｂ）及び図１２（Ｃ）は、それぞれ図１２（Ａ）中のＣ１−Ｃ２線及びＣ３−Ｃ４線に関する縦断面図である。ここでも、図１２（Ａ）においては、図1（Ａ）と同様に、図示の都合上、第２主電極１１３及びゲート電極１０８は、共に途中で分断された状態で描かれている。又、図１２（Ａ）、図１２（Ｂ）及び図１２（Ｃ）中の参照符号の内で図１（Ａ）、図１（Ｂ）及び図１（Ｃ）中の参照符号と同一のものは、実施の形態１で記載した構成要素と同一のものを示す。従って、同一の構成要素の記載に関しては実施の形態１中の記載を援用することとして、以下では、実施の形態１とは異なる特徴点を中心に記載する。
【０１０４】
図１２（Ａ）、図１２（Ｂ）及び図１２（Ｃ）中に示す通り、第２導電型（ｐ型）のベース層１０３は、第１主面１Ｓ１のセル領域ＣＲから第３方向Ｄ３に沿って半導体基板１（特に半導体層１０２）の内部に位置する第１底面１０３Ｂに向けて形成されており、境界ＢＬに位置する一端部１０３Ｅを有すると共に、第１主面１Ｓ１から第１底面１０３Ｂ迄の第１深さＴ１を有する。
【０１０５】
そして、本実施の形態の中核部たる第２導電型（ｐ型）のウエル層１３０が、境界ＢＬにおいてベース層１０３の一端部１０３Ｅと結合しつつ、第１主面１Ｓ１のターミナル領域ＴＲの内で、境界ＢＬである一端と、境界ＢＬからターミナル領域ＴＲ内に第１方向Ｄ１に沿って第１距離ｄ１だけ離れた他端ないしは終端１３０ｅ２とで、規定される領域から、第３方向Ｄ３に沿って、半導体層１０２内部に位置する第４底面１３０Ｂに向けて形成されている。しかも、ｐ型のウエル層１３０は、第１主面１Ｓ１から第４底面１３０Ｂ迄の第４深さＴ４を有する。加えて、ウエル層１３０は、ベース層１０３の第１底面１０３Ｂの内で、境界ＢＬと、境界ＢＬから第１方向Ｄ１に沿って第５距離ｄ５だけ離れた箇所ないしは一端（始端）１３０ｅ１とで、挟まれた部分１０３ＢＡから、ウエル層１３０の第４底面１３０Ｂに向けて、所定の曲率を有するコーナー部を伴いつつ、半導体層１０２内部に形成されたベース層被覆部分１３０Ｐを更に有している。換言すれば、ウエル層１３０は、ベース層被覆部分１３０Ｐによってベース層１０３の底面部分１０３ＢＡを完全に被覆することで、ベース層１０３と電気的に接続されている。つまり、ウエル層１３０に印加される電位は、ソースアルミニウム電極１１３のそれと同一である。
【０１０６】
ここで、第５距離ｄ５は、第２主電極１１３の境界ＢＬ側の一端部１１３Ｅと境界ＢＬとの第１方向Ｄ１に関する第６距離ｄ６よりも短い。しかも、第１深さＴ１、第１主面１Ｓ１から第２底面１０５ａＢ迄の第２深さＴ２、及び第４深さＴ４との間には、Ｔ１＜Ｔ２＜Ｔ４の関係が成立する。
【０１０７】
又、本実施の形態では、第２トレンチ１０５ｂが、第１主面１Ｓ１の内で、境界ＢＬである一端と、境界ＢＬからターミナル領域ＴＲ内に第１方向Ｄ１に沿って第１距離ｄ１よりも短い第２距離ｄ２だけ離れた他端とで規定される領域から、第３方向Ｄ３に沿って、ウエル層１３０の内部に位置する第３底面１０５ｂＢにまで形成されており、しかも、第２トレンチ１０５ｂは、第１主面１Ｓ１から第３底面１０５ｂＢ迄の第３深さＴ３を有する。ここで重要な点は、第３深さＴ３と第４深さＴ４との間には、Ｔ１＜Ｔ３＜Ｔ４の関係が成立していることである。つまり、第２トレンチ１０５ｂの第３底面１０５ｂＢはウエル層１３０を貫通してはおらず、第２トレンチ１０５ｂの第３底面１０５ｂＢ及びその上方部分は、ベース層１０３と同電位状態にあるウエル層１３０によって、完全に内包され、且つ、その周囲を完全に取り囲まれているのである。
【０１０８】
尚、本実施の形態では、ウエル層１３０の上面上及び第１主面１Ｓ１のターミナル領域ＴＲ内でウエル層１３０の終端１３０ｅ２よりも外側の領域上に、絶縁層（１０６＋１１１）、（１１６＋１１１）が形成されている。
【０１０９】
又、実施の形態１と同様に、（第４距離ｄ４）＞（第１距離ｄ１）の関係も成立している。
【０１１０】
尚、本実施の形態の技術的特徴点（ｐ型のウエル層１３０を設ける点）を、既述した変形例１に適用しても良いことは勿論である。
【０１１１】
本実施の形態によれば、既述した実施の形態１の効果（１）〜（３）を同様に奏すると共に、（４）更に、第２トレンチ１０５ｂ全体がベース層１０３及びソースアルミニウム電極１１３と同じ電位を有するｐ型ウエル層１３０で完全に被覆されているので、ドレイン-ソース間耐圧印加時に第２トレンチ１０５ｂの先端部で発生する電界を緩和することが出来る結果、耐圧安定効果をも奏する。
【０１１２】
（変形例７）
本変形例は、実施の形態３の技術的特徴点（ｐ型のウエル層１３０を設ける点）を、既述した変形例３（図６（Ａ）、図６（Ｂ）、図６（Ｃ））に適用したものである。その具体例であるゲート配線構造１１０Ａを、上面図である図１３（Ａ）、Ｃ１−Ｃ２線に関する縦断面図である図１３（Ｂ）、及びＣ３−Ｃ４線に関する縦断面図である図１３（Ｃ）に示す。ここでは、実施の形態１、その変形例３及び実施の形態３の記載において用いられた参照符号をそのまま援用している。
【０１１３】
本変形例によれば、（ｉ）変形例３において述べた効果（１）〜（４）を同様に奏する上に、（ｉｉ）実施の形態３において述べた効果（４）をも同様に奏することが出来る。
【０１１４】
尚、実施の形態３の技術的特徴点を既述した変形例４（図７）に同様に適用することは可能である。
【０１１５】
（変形例８）
本変形例は、実施の形態３の技術的特徴点（ｐ型のウエル層１３０を設ける点）を、既述した実施の形態２（図１０、図１１（Ｂ）、図１１（Ｃ））に適用したものである。その具体例であるゲート配線構造１１０Ｂを、図１０中のＣ１−Ｃ２線に関する縦断面図である図１４（Ｂ）、及び図１０中のＣ３−Ｃ４線に関する縦断面図である図１４（Ｃ）に示す。ここでは、ゲート配線構造１１０Ｂの上面図の図示については実施の形態２の上面図１０を援用することとして割愛すると共に、本変形例の各構成要素を表示するに際して各実施の形態１〜３の記載において用いられた参照符号をそのまま援用している。
【０１１６】
本本変形例によれば、（ｉ）実施の形態２において述べた効果（１）〜（３）を同様に奏する上に、（ｉｉ）実施の形態３において述べた効果（４）をも同様に奏することが出来る。
【０１１７】
（実施の形態４）
本実施の形態は、実施の形態１の改良に関するものであり、その特徴点は、実施の形態１におけるベース層１０３の外周縁側ベース層１０３ａ（図１（Ｂ）参照）を設けないこととした点にあり、その結果、本実施の形態では、第２トレンチはベース層を貫通することなく半導体基板１内に穿設されており、しかも、第２トレンチの外側領域における第１導電型の半導体基板１には、第２導電型の半導体層が一切形成されていない。以下、図面に基づき、本実施の形態の特徴点を中心に詳述する。
【０１１８】
図１５（Ａ）、図１５（Ｂ）及び図１５（Ｃ）は、それぞれ、本実施の形態に係る半導体装置のゲート配線構造１２０を模式的に示す上面図、Ｃ１−Ｃ２線に関する縦断面図、及びＣ３−Ｃ４線に関する縦断面図であり、既述した図１（Ａ）、図１（Ｂ）及び図１（Ｃ）に対応している。従って、図１５（Ａ）、図１５（Ｂ）及び図１５（Ｃ）においては、実施の形態１の構成要素と同じものには、図１（Ａ）、図１（Ｂ）及び図１（Ｃ）中の参照符号と同一の参照符号を付している。そこで、以下では、同一参照符号を付したものについては、その記載を実施の形態１での記載に委ねることとして割愛し、実施の形態１とは異なる構成要素について記載する。
【０１１９】
図１５（Ａ）、図１５（Ｂ）及び図１５（Ｃ）に示す様に、第２導電型（ここではｐ型）のベース層１０３Ａが、第１主面１Ｓ１のセル領域ＣＲから第３方向Ｄ３に沿って半導体基板１内部に位置する第１底面１０３ＡＢに向けて形成されており、同層１０３Ａは、境界ＢＬに位置する一端部１０３ＡＥを有すると共に、第１主面１Ｓ１から第１底面１０３ＡＢ迄の第１深さＴ１（＜Ｔ２）を有する。
【０１２０】
又、第２トレンチ１０５ｂＡが、第１主面１Ｓ１の内で、境界ＢＬである一端と、境界ＢＬからターミナル領域ＴＲ内に第１方向Ｄ１に沿って第１距離ｄ１だけ離れた他端とで、規定される領域から、第３方向Ｄ３に沿って、半導体基板１（特に半導体層１０２）内部に位置する第３底面にまで形成されている。そして、第２トレンチ１０５ｂＡは、第１主面１Ｓ１から上記第３底面迄の第３深さＴ３（＞Ｔ１）を有すると共に、各第１部分Ｐ１の一端部と連結しつつ第２方向Ｄ２に沿って延在したストライプ形状を有する。
【０１２１】
又、ゲート電極１０８が、第３コンタクト部１０９内に形成されており、更に、絶縁層（１０６＋１１１）、（２＋１１１）の内で境界ＢＬと境界ＢＬからセル領域ＣＲ側へ第１方向Ｄ１に沿って第４距離ｄ４よりも短い第３距離ｄ３だけ離れた箇所とで規定される部分の上に、及び、上記絶縁層の内で境界ＢＬと境界ＢＬからターミナル領域ＴＲ側へ第１方向Ｄ１に沿って第１距離ｄ１よりも長い第２距離ｄ２だけ離れた箇所とで規定される部分の上に、形成されている。
【０１２２】
その結果、第２トレンチ１０５ｂＡのターミナル領域側側面１０５ｂＡＳと、境界ＢＬからターミナル領域ＴＲ側へ第１方向Ｄ１に沿って第２距離ｄ２だけ離れた上記箇所とで規定され、且つ、ゲート電極１０８直下に位置する、半導体基板１の部分ＡＲには、第２導電型の半導体層が一切形成されていない。
【０１２３】
以上の構成により、本実施の形態は、実施の形態１の効果（１）〜（３）を同様に奏すると共に、次の特有の効果（４）を奏し得る。即ち、本実施の形態では、実施の形態１における外周縁側ベース層１０３ａの終端付近のコーナー部分が存在しないため、外周縁側ベース層１０３ａのコーナー部分の曲率に起因した主耐圧低下が発生し無くなる。従って、本実施の形態によれば、更なる主耐圧の向上を図ることが可能となる。この効果は、デバイスシミュレータＭｅｄｉｃｉを用いて行った計算結果である図１６中に、端的に表れている。
【０１２４】
（変形例９）
本変形例は、実施の形態４で記載した技術的発想ないしは技術的特徴（外周縁側ベース層を排除する点）を既述した変形例３に適用するものである。その具体例であるゲート配線構造１２０Ａを、上面図である図１７（Ａ）、Ｃ１−Ｃ２線に関する縦断面図である図１７（Ｂ）、Ｃ３−Ｃ４線に関する縦断面図である図１７（Ｃ）に示す。
【０１２５】
本変形例によれば、変形例３が有する効果（１）〜（４）に加えて、実施の形態４に特有の効果（４）も同時に得られることは、勿論である。
【０１２６】
（実施の形態５）
本実施の形態は、実施の形態１の改良型に関しており、その改良点は、実施の形態１における第２トレンチ１０５ｂ及びその内部に形成された第２ゲート制御電極１０７ｂ並びにストライプ状のゲートコンタクト部１０９を排除し、その代わりに、第1トレンチ１０５ａの各第１部分Ｐ１を充填するゲート制御電極１０７ａの直上にホール状の新たなゲートコンタクト部を設けて、これらの新たなゲートコンタクト部を介してゲートアルミニウム電極１０８とゲート制御電極１０７ａとを電気的に接続させた点にある。その他の構成部分に変更はない。以下、図面に基づいて、本実施の形態の特徴点を記載する。
【０１２７】
図１８（Ａ）及び図１８（Ｂ）は、それぞれ、図１（Ａ）及び図１（Ｂ）に対応する図面であり、図１（Ａ）及び図１（Ｂ）中の構成要素と同一のものには、図１（Ａ）及び図１（Ｂ）中の対応する参照符号を便宜上付している。従って、実施の形態１と共通する点についての記載は割愛し、異なる点を中心に特徴的な構成要素について記載する。
【０１２８】
図１８（Ａ）及び図１８（Ｂ）に示す様に、第１方向Ｄ１に延在した各第１部分Ｐ１の一端部Ｐ１Ｅが、両領域ＣＲ，ＴＲの境界ＢＬを画する。そして、第２導電型（ここではｐ型）のベース層１０３が、第１主面１Ｓ１の内で、セル領域ＣＲ、及び、境界ＢＬである一端と境界ＢＬからターミナル領域ＴＲ内に第１方向Ｄ１に沿って第１距離ｄ１だけ離れた他端ないしは終端１０３ｅとで規定される領域から、第３方向Ｄ３に沿って、半導体層１０２内部に向けて形成されている。
【０１２９】
しかも、ホール状の各第３コンタクト部１３１が、各第１部分Ｐ１を充填するゲート制御電極１０７ａの各部における上面の内で、境界ＢＬから第１方向Ｄ１に沿って第４距離ｄ４だけ離れた第１箇所と、境界から第１方向Ｄ１に沿って第４距離ｄ４よりも長い第５距離ｄ５だけ離れた第２箇所とで、挟まれた部分の一部を露出する様に、各第１部分Ｐ１毎に、絶縁層（２＋１１１）、（１０６＋１１１）内に形成されている。
【０１３０】
そして、ゲート電極１０８が、各第３コンタクト部１３１内、上記絶縁層の内で境界ＢＬと境界ＢＬからセル領域ＣＲ側へ第１方向Ｄ１に沿って第５距離ｄ５よりも長い第３距離ｄ３だけ離れた箇所とで規定される部分の上、及び、上記絶縁層の内で境界ＢＬと境界ＢＬからターミナル領域ＴＲ側へ第１方向Ｄ１に沿って第１距離ｄ１よりも大きい第２距離ｄ２（差Ｗ０）だけ離れた箇所とで規定される部分の上に形成されており、且つ、第２方向Ｄ２に沿って延在していると共に、各第３コンタクト部１３１を介してゲート制御電極１０７ａと電気的に接続されている。
【０１３１】
以上の構成を有するゲート配線構造１３０によれば、既述した実施の形態１の効果（１）〜（３）が得られると共に、更に、次の特有の効果（４）も同時に得られる。即ち、本実施の形態によれば、実施の形態１における第２トレンチが存在しなくなるので、トレンチの各第１部分及び各第２部分の幅を均一にすることが出来、その結果、トレンチエッチング時のμローディング効果による溝深さの不均一を無くすことが出来ると言う特有の効果が得られる。
【０１３２】
（変形例１０）
本変形例は、実施の形態５を既述した変形例３に適用するものである。その具体的なゲート配線構造１３０Ａの上面図を、図１９に示す。
【０１３３】
本変形例によれば、変形例３における効果（１）〜（４）に加えて、実施の形態５における特有の効果（４）も、同時に得られる。
【０１３４】
（実施の形態６）
本実施の形態は、実施の形態１に係るゲート配線構造１００（図１（Ａ）〜図１（Ｃ）参照）の製造方法の一例に関するものである。以下では、図１（Ａ）に示すＭＯＳトランジスタ部ＭＴＰの製造工程については、Ｃ３−Ｃ４線に関する縦断面図である図２０、図２２、図２４、図２６、図２８、図３０、図３２、図３４、図３６、図３８、図４０及び図４２に示す。他方、図１（Ａ）における第２トレンチ１０５ｂ及びゲート電極１０８を含む境界ＢＬ周辺領域の製造工程については、Ｃ１−Ｃ２線に関する縦断面図である図２１（Ａ）、図２３（Ａ）、図２５（Ａ）、図２７（Ａ）、図２９（Ａ）、図３１（Ａ）、図３３（Ａ）、図３５（Ａ）、図３７（Ａ）、図３９（Ａ）、図４１（Ａ）及び図４３（Ａ）に、並びに、Ｃ３−Ｃ４線に関する縦断面図である図２１（Ｂ）、図２３（Ｂ）、図２５（Ｂ）、図２７（Ｂ）、図２９（Ｂ）、図３１（Ｂ）、図３３（Ｂ）、図３５（Ｂ）、図３７（Ｂ）、図３９（Ｂ）、図４１（Ｂ）及び図４３（Ｂ）に、示す。
【０１３５】
（工程１） 図２０、図２１（Ａ）及び図２１（Ｂ）：
先ず、ｎ+型不純物を高濃度に含むシリコン基板を準備する。このシリコン基板が、図１（Ａ）におけるｎ+型半導体層１０１に相当する。次に、ｎ型半導体層１０２を、ｎ+型半導体層１０１の上面上に、エピタキシャル成長法を用いて形成する。その結果、シリコンを母材とする平板状の半導体基板１が出来上がる。同基板の上面が第１主面１Ｓ１であり、下面が第２主面１Ｓ２である。尚、半導体基板１自体を、半導体ウエハメーカーから購入する様にしても良い。
【０１３６】
（工程２） 図２２、図２３（Ａ）及び図２３（Ｂ）：
次に、半導体基板１の第１主面１Ｓ１上に酸化膜などの絶縁膜を全面的に形成し、その後、写真製版法によって選択的にフォトレジストパターン（図示せず）を形成した上で、当該フォトレジストパターンをマスクとして上記絶縁膜をエッチングすることで絶縁膜１１６を形成し、上記フォトレジストを除去する。その後、ｐ型の不純物(例えばボロン)を露出した第１主面１Ｓ１から半導体層１０２内部に向けてイオン注入し、注入後の半導体基板１に対して熱処理を施すことで、ｐ型のベース層１０３を半導体層１０２内部に選択的に形成する。但し、ＭＯＳトランジスタ部においては、全面的にベース層１０３を形成する。
【０１３７】
（工程３） 図２４、図２５（Ａ）及び図２５（Ｂ）：
次に、第１主面１Ｓ１上及び絶縁膜１１６上にフォトレジストを全面的に形成した上で、写真製版法によって、ＭＯＳトランジスタ部におけるベース層１０３の上面の一部分上にフォトレジストパターン１２１を選択的に形成し、フォトレジストパターン１２１をマスクとしてｎ型不純物である砒素を露出したベース層１０３の内部に注入し、注入されたｎ型不純物を拡散することにより、ｎ+型の半導体層１０４を得る。その後、フォトレジストパターン１２１を除去する。
【０１３８】
（工程４） 図２６、図２７（Ａ）及び図２７（Ｂ）：
次に、第１主面１Ｓ１上及び絶縁膜１１６上に、ＣＶＤ法により酸化膜１２２を全面的に蒸着させ、更に酸化膜１２２上にフォトレジストを全面的に形成した上で、写真製版法によって、上記フォトレジストの内で、ベース層１０３の上面の一部分上方に位置する部分及び半導体層１０４の上面の一部分上方に位置する部分を開口することにより、フォトレジストパターン１２３を形成する。その上で、フォトレジストパターン１２３マスクとして酸化膜１２２をドライエッチングすることで、ベース層１０３の上面における上記一部分及び半導体層１０４の上面における上記一部分を露出させる。その後、フォトレジストパターン１２３を除去する。
【０１３９】
（工程５） 図２８、図２９（Ａ）及び図２９（Ｂ）：
次に、パターンニングされた酸化膜１２２をマスクとしてシリコンエッチングを行い、共にベース層１０３を貫通して半導体層１０２内に底面を有する第１トレンチ１０５ａ及び第２トレンチ１０５ｂを形成する。ここで、第１トレンチ１０５ａの第１部分Ｐ１は既述した第１方向に沿って延在しており、第２トレンチ１０５ｂは、各第１部分Ｐ１の第１方向における終端部と連結しつつ、既述した第２方向に沿って延在しており、第１トレンチ１０５ａの第２部分Ｐ２は第２方向に沿って延在して隣り合う第１部分Ｐ１同士の橋渡し部分を成している。その後、酸化膜１２２を除去する。
【０１４０】
（工程６） 図３０、図３１（Ａ）及び図３１（Ｂ）：
次に、露出した第１主面１Ｓ１上に、並びに、両トレンチ１０５ａ、１０５ｂの側面上及び底面上に、ゲート酸化膜１０６を全面的に形成する。
【０１４１】
（工程７） 図３２、図３３（Ａ）及び図３３（Ｂ）：
次に、共に露出したゲート酸化膜１０６上及び絶縁膜１１６上に、ＣＶＤ法により、ｎ型不純物によりドープされたポリシリコン層１０７を全面的に蒸着する。
【０１４２】
（工程８） 図３４、図３５（Ａ）及び図３５（Ｂ）：
次に、ＭＯＳトランジスタを正常動作させるために、ポリシリコン層（第１ゲート制御電極）１０７ａの上面が、第1トレンチ１０５ａ内に位置し、しかも、半導体層１０３と半導体層１０４との接合面１２０よりも上側に位置すると共に、第１主面１Ｓ１よりも若干下方に位置する様に、ポリシリコン層１０７のエッチバックを行う。このエッチバックにより、同時に、第２トレンチ１０５ｂ内のポリシリコン層（第２ゲート制御電極）１０７ｂの上面も、第１主面１Ｓ１よりも若干下方に位置する。
【０１４３】
（工程９） 図３６、図３７（Ａ）及び図３７（Ｂ）：
次に、露出面全体を絶縁する目的でキャップ酸化を行い、これにより、両ポリシリコン層１０７ａ、１０７ｂの上面上に、キャップ酸化膜２を形成する。その後、半導体基板１の露出面上に、層間絶縁膜である保護膜（例えばＢＰＳＧより成る）１１１をＣＶＤ法により全面的に形成する。
【０１４４】
（工程１０） 図３８、図３９（Ａ）及び図３９（Ｂ）：
次に、保護膜１１１上に、フォトレジストを全面的に形成し、ソース領域１０４の上面上方及び同領域１０４で囲まれたベース層１０３の上面上方に、並びに、ポリシリコン層１０７ｂの上面上方に位置する開口を有するフォトレジストパターン１２４を、写真製版法を用いて形成する。その上で、フォトレジストパターン１２４をマスクとして保護膜１１１をドライエッチングし、これにより、ＭＯＳトランジスタ部においてはホール状のソースコンタクト部（第１コンタクト部）１１２を形成すると共に、第２トレンチ１０５ｂ内の第２ゲート制御電極１０７ｂの上面直上にはストライプ状のゲートコンタクト部（第３コンタクト部）１０９を形成する。その後、フォトレジストパターン１２４を除去する。
【０１４５】
（工程１１） 図４０、図４１（Ａ）及び図４１（Ｂ）：
次に、半導体基板１の露出面上に、導電性のＡｌ−Ｓｉ層をスパッタリング法により全面的に蒸着し、更に、写真製版法によってフォトレジストパターン１２５、１２６をＡｌ−Ｓｉ層上に形成し、その後、両フォトレジストパターン１２５、１２６をマスクとしたＡｌ−Ｓｉ層のエッチングを行うことにより、ソースアルミニウム電極１１３とゲートアルミニウム電極１０８とを形成する。その際、ゲートアルミニウム電極１０８のチャネルストッパ側の端部が外周縁側ベース層１０３ａの終端部１０３ｅよりもチャネルストッパ側に張り出す様に、フォトレジストパターン１２６のパターンを形成している。その後、両フォトレジストパターン１２５、１２６を除去する。
【０１４６】
（工程１２） 図４２、図４３（Ａ）及び図４３（Ｂ）：
最後に、第２主面１Ｓ２上に、導電性のＴｉ／Ｎｉ／Ａｕ合金層をスパッタリング法により全面的に蒸着して、ドレイン電極１１４を形成する。
【０１４７】
本実施の形態によれば、本発明の課題の欄で記載した本出願人の未公表社内製品（no prior art）に係る製造方法と比較して、絶縁膜上に形成されたポリシリコンのゲート制御電極をパターンニングする必要が無くなる分だけ、製造工数の削減化を図ることが出来ると言う効果が得られる。
【０１４８】
（変形例１１）
本変形例は、変形例３に係るゲート配線構造１００Ｃ（図６（Ａ）〜図６（Ｃ）参照）の製造方法の一例に関するものである。そこで、本変形例では、実施の形態６の工程と共通する工程については、実施の形態６において対応する図面及びそれらの記載を援用する（具体的には、実施の形態６における工程１〜工程７の記載を援用する）。従って、以下では、実施の形態６の工程と相違する工程についてのみ記載する。尚、図面の番号の取り方に関しては、実施の形態６の場合と同様に、（Ａ）及び（Ｂ）が付されていない図面は図６（Ａ）のＭＯＳトランジスタ部のＣ３−Ｃ４線に関する縦断面図であり、（Ａ）が付されている図面は図６（Ａ）のＣ１−Ｃ２線に関する境界ＢＬ付近の縦断面図であり、（Ｂ）が付されている図面は図６（Ａ）のＣ３−Ｃ４線に関する境界ＢＬ付近の縦断面図である。
【０１４９】
（工程８） 図４４、図４５（Ａ）及び図４５（Ｂ）：
先ず、絶縁膜１１６上にポリシリコン層２０８ｃを残す様に、写真製版法によってフォトレジストパターン２２４を形成し、実施の形態６と同様の形態で、ポリシリコン１０７（図３２、図３３（Ａ）、図３３（Ｂ）参照）をドライエッチングする。ここで、ポリシリコン２０８ｃは、第３ゲート制御電極として機能する。その後、フォトレジストパターン２２４を除去する。
【０１５０】
（工程９） 図４６、図４７（Ａ）及び図４７（Ｂ）：
次に、半導体基板１の露出面全体を絶縁する目的でキャップ酸化を行い、これによりキャップ酸化膜２を形成する。その後、層間絶縁膜である保護膜（例えばＢＰＳＧ）２１０をＣＶＤ法により半導体基板１の露出面上に全面的に形成する。
【０１５１】
（工程１０） 図４８、図４９（Ａ）及び図４９（Ｂ）：
次に、写真製版法を用いてフォトレジストパターン１２４、２２５を形成し、これらのパターン１２４，２２５をマスクとして保護膜２１０をドライエッチングする。これにより、（第１）ソースコンタクト部１１２、第1ゲートコンタクト部１０９及び第２ゲートコンタクト部（別のゲートコンタクト部に相当）２１２ｂが形成される。その後、フォトレジストパターン１２４、２２５を除去する。
【０１５２】
（工程１１） 図５０、図５１（Ａ）及び図５１（Ｂ）：
次に、導電性のＡｌ−Ｓｉ層を露出面上に全面的にスパッタリング法により蒸着し、写真製版法によってフォトレジストパターン１２５、２２７を形成し、両フォトレジストパターン１２５、２２７をマスクとしてＡｌ−Ｓｉ層のエッチングを行うことにより、ソースアルミニウム電極１１３とゲートアルミニウム電極１０８とを形成する。その後、フォトレジストパターン１２５、２２７を除去する。
【０１５３】
（工程１２） 図５２、図５３（Ａ）及び図５３（Ｂ）：
次に、実施の形態６と同様に、第２主面１Ｓ２上に、ドレイン電極１１４を全面的に形成する。これにより、ゲート配線構造１００Ｃが得られる。
【０１５４】
以上の製造工程の記載から明らかな通り、本変形例によれば、ゲートアルミニウム電極とゲート制御電極とのコンタクト領域の面積を増大させるための構造を容易に製造することが出来ると言う利点が得られる。
【０１５５】
（実施の形態７）
本実施の形態は、実施の形態２に係るゲート配線構造１５０（図１０、図１１（Ｂ）、図１１（Ｃ）参照）の製造方法の一例に関するものであり、ここでも、実施の形態６の工程と共通する工程については、実施の形態６において対応する図面及びそれらの記載を援用する（具体的には、実施の形態６における工程１〜工程９の記載を援用する）。従って、以下では、実施の形態６の工程と相違する工程についてのみ記載する。尚、図面の番号の取り方に関しては、実施の形態６の場合と同様に、（Ａ）及び（Ｂ）が付されていない図面は図１０のＭＯＳトランジスタ部のＣ３−Ｃ４線に関する縦断面図であり、（Ａ）が付されている図面は図１０のＣ１−Ｃ２線に関する境界ＢＬ付近の縦断面図であり、（Ｂ）が付されている図面は図１０のＣ３−Ｃ４線に関する境界ＢＬ付近の縦断面図である。
【０１５６】
（工程１０） 図５４、図５５（Ａ）及び図５５（Ｂ）：
先ず、保護膜１１１上に、写真製版法を用いてフォトレジストパターン１２４を形成し、フォトレジストパターン１２４をマスクとして保護膜１１１をドライエッチングすることにより、第１ソースコンタクト部１１２、ゲートコンタクト部１０９、及び、外周縁側ベース層１０３ａ直上の第３ソースコンタクト部１１７を形成する。その後、フォトレジストパターン１２４を除去する。
【０１５７】
（工程１１） 図５６、図５７（Ａ）及び図５７（Ｂ）：
次に、スパッタリング法により導電性のＡｌ−Ｓｉ層を半導体基板１の露出面上に全面的に蒸着し、更に、写真製版法によってフォトレジストパターン１２５、１２６、１２７をＡｌ−Ｓｉ層上に形成する。そして、フォトレジストパターン１２５、１２６、１２７をマスクとしてＡｌ−Ｓｉ層のエッチングを行うことにより、第１ソースアルミニウム電極１１３、ゲートアルミニウム電極１０８、及び第２ソースアルミニウム電極１１８を形成する。その際、第２ソースアルミニウム電極１１８のチャネルストッパ側の端部が外周縁側ベース層１０３ａの終端部１０３ｅよりもチャネルストッパ側に向けて張り出す様に、予めフォトレジストパターン１２７の寸法を決定している。又、第１ソースアルミニウム電極１１３と第２ソースアルミニウム電極１１８とは部分的に接続されており（図１０の接続部１１９を参照）、両電極１１３，１１８は電気的に同電位となっている。
【０１５８】
（工程１２） 図５８、図５９（Ａ）及び図５９（Ｂ）：
最後に、実施の形態６と同様に、スパッタリング法による蒸着によって、第２主面１Ｓ２上に、Ｔｉ／Ｎｉ／Ａｕ合金より成るドレイン電極１１４を形成する。以上により、ゲート接続構造１５０が得られる。
【０１５９】
以上の工程の記載から明らかな通り、本実施の形態によれば、ソースアルミニウム電極自体をフィールドプレートとして機能させることが出来るゲート配線構造を容易に製造することが出来る。
【０１６０】
（その他の変形例）
（Ａ） 既述した各実施の形態及び各変形例の記載では、ｎチャネル型のパワーＵＭＯＳＦＥＴを本発明に係る半導体装置の一例として取り上げているが、ｐチャネル型のパワーＵＭＯＳＦＥＴに対しても、本発明を同様に実施することは勿論可能であり、この場合にも同様の効果が得られる。この場合には、ｐ型が第１導電型に相当し、ｎ型が第２導電型に相当する。又、冒頭で既述した通り、本発明は、ＶＭＯＳＦＥＴ又はＩＧＢＴと言う様な、その他のＭＯＳ構造を有するパワー半導体装置にも適用可能である。
【０１６１】
（Ｂ） 既述した各実施の形態及び各変形例の記載では、トレンチ終端コーナー部には、増速酸化を目的とした不純物拡散領域が存在していないけれども、Ａｓ等のｎ+型不純物を含む拡散層がトレンチ終端コーナー部に形成されている場合にも、本発明を適用することが出来、このときにも同様の効果が得られる。
【０１６２】
（Ｃ） 既述した変形例３の記載では、エピタキシャル半導体層１０２の上面上に部分的に絶縁酸化膜１１６を形成し、その上に第３ゲート制御電極２０８ｃを形成しているが、これに代えて、絶縁酸化膜１１６を形成せずにゲート酸化膜１０６のみの場合であっても、変形例３で述べた効果が同様に得られる。
【０１６３】
（Ｄ） 既述した各実施の形態及び各変形例の記載では、各アルミニウム電極とシリコンとの界面における接合部にバリアメタルが無い構造となっているが、バリアメタルを介する構造を採用するときには、同様の効果が得られると共に、接合抵抗を更に一層低減することが出来るので、更なる特性向上が見込まれる。
【０１６４】
（Ｅ） 既述した各実施の形態及び各変形例の記載では、各ゲート制御電極にポリシリコンを用いているが、その他の電極材料（例えばＷ−Ｓｉ、Ａｌ等）を各ゲート制御電極に用いる場合にも、同様の効果が得られることは勿論である。
【０１６５】
（Ｆ） 既述した各実施の形態６，７及び変形例１１の記載では、ドレイン電極にＴｉ／Ｎｉ／Ａｕ合金層を用いているが、その他の電極材料（例えば、Ｔｉ／Ｎｉ／Ａｇ合金、Ａｌ／Ｍｏ／Ｎｉ／Ａｕ合金層）をドレイン電極に用いる場合にも同様の効果が得られることは勿論である。
【０１６６】
（まとめ）
（１） 本発明の各実施の形態及び各変形例においては、トレンチ内に形成されたゲート制御電極がトレンチ終端コーナー部に形成されたゲート酸化膜を覆わない構造を有するため、ゲート電圧印加時に、ゲート酸化膜が薄くなる曲率部分での電界ストレス集中が発生しない構造が得られる。そのため、ゲート絶縁耐量及びゲート信頼性を向上させることが出来、それに伴う歩留りの向上を達成することが出来る。
【０１６７】
（２） 更に、ゲートアルミニウム電極（実施の形態２では第２ソースアルミニウム電極）をベース層の終端よりも外側に張り出させることによって、同電極をフィールドプレートとして機能させているので、ゲートトレンチが深く形成されることに起因するドレイン-ソース間の主耐圧低下を有効に防止して、同主耐圧の向上を図ることが出来る。
【０１６８】
（３） 更に、上記構造を採用することで、製造工数の削減化を図ることも可能となる。
【０１６９】
【発明の効果】
請求項１記載の発明によれば、（１）ゲート電圧印加による電界ストレスが第２ゲート絶縁膜に対して局所的に集中することが無いと言う効果を奏すると共に、（２）フィールドプレート効果を用いて第１主電極及び第２主電極間の主耐圧向上を図ることが出来ると言う効果をも奏する。
【０１７０】
請求項２記載の発明によれば、コンタクト領域の増大化によりゲート配線抵抗を低減することが出来、これにより、オン−オフスイッチング時の効率向上を図ることが出来ると言う効果を奏する。
【０１７１】
請求項３記載の発明によれば、第２トレンチの深さを第１トレンチの深さと等しくしてトレンチ深さの不均一を無くすことが出来るので、更なる主耐圧の向上を図ることが出来ると言う効果を奏する。
【０１７２】
請求項４記載の発明によれば、（３）コンタクト領域の増大化によりゲート配線抵抗を低減することが出来、これにより、オン−オフスイッチング時の効率向上を図ることが出来ると言う効果を奏する。
【０１７３】
請求項５記載の発明によれば、ホール状の第４コンタクト部を製造する際に、その直下の絶縁層部分へのダメージを軽減することが出来るので、ゲート歩留まりの向上及びゲート信頼性の向上を図ることが出来ると言う効果を奏する。
【０１７４】
請求項６記載の発明によれば、コンタクト領域の更なる増大化によりゲート配線抵抗を更に低減することが出来、これにより、オン−オフスイッチング時の更なる効率向上を図ることが出来ると言う効果を奏する。
【０１７５】
請求項７記載の発明によれば、メッシュ状の第３トレンチを利用することでコンタクト領域の面積の増大化を達成することが出来、これによりゲート配線抵抗を低減して、以って、オン−オフスイッチング時の効率向上を図ることが出来ると言う効果を奏する。
【０１７６】
請求項８記載の発明によれば、ゲート電極とゲート制御電極とのコンタクト部の形成時における重ね合わせマージンを増大化することが出来、以って、ゲート歩留まりの向上及びゲート信頼性の向上を図ることが出来ると言う効果を奏する。
【０１７７】
請求項９記載の発明によれば、上記の効果（１）及び（２）を奏することが出来る。
【０１７８】
請求項１０記載の発明によれば、上記の効果（１）及び（２）を奏すると共に、（４）第１及び第２主電極間耐圧印加時に第２トレンチの先端部において発生する電界を緩和することが出来、これにより耐圧を安定化させることが出来ると言う効果をも奏する。
【０１７９】
請求項１１記載の発明によれば、上記の効果（１）、（２）、（３）及び（４）を奏することが出来る。
【０１８０】
請求項１２記載の発明によれば、上記の効果（１）、（２）及び（４）を奏することが出来る。
【０１８１】
請求項１３記載の発明によれば、上記の効果（１）及び（２）を奏すると共に、（５）第２トレンチ外側に位置するベース層の曲率部分に起因した主耐圧の低下を無くすことが出来、これにより、更に一層の主耐圧の向上を図ることが出来ると言う効果をも奏する。
【０１８２】
請求項１４記載の発明によれば、上記の効果（１）、（２）、（３）及び（５）を奏することが出来る。
【０１８３】
請求項１５記載の発明によれば、上記の効果（１）及び（２）を奏すると共に、（６）第２トレンチが無いのでトレンチエッチング時のμローディング効果を無くすことが出来、これにより、トレンチ深さを均一にすることが出来ると言う効果をも奏する。
【０１８４】
請求項１６記載の発明によれば、上記の効果（１）、（２）、（３）及び（６）を奏することが出来る。
【０１８５】
請求項１７記載の発明によれば、トレンチのコーナー部においてゲート制御電極をトレンチ上方へ引き上げていた本願出願人の製造に係る社内未公表製品の製造方法と比較して、製造工程の削減を図ることが出来ると言う効果を奏する。
【０１８６】
請求項１８記載の発明によれば、ゲート電極とゲート制御電極とのコンタクト領域の面積を増大させるための構造を有するゲート配線構造を容易に製造することが出来ると言う効果を奏する。
【０１８７】
請求項１９記載の発明によれば、ソース電極自体をフィールドプレートとして機能させることが出来るゲート配線構造を容易に製造することが出来ると言う効果を奏する。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る半導体装置の構造を示す図である。
【図２】 トレンチの深さと耐圧との関係を示す測定図である。
【図３】 実施の形態１の効果を実証するシミュレーション結果を示す図である。
【図４】 本発明の変形例１に係る半導体装置の構造を示す図である。
【図５】 本発明の変形例２に係る半導体装置の構造を示す図である。
【図６】 本発明の変形例３に係る半導体装置の構造を示す図である。
【図７】 本発明の変形例４に係る半導体装置の構造を示す図である。
【図８】 本発明の変形例５に係る半導体装置の構造を示す図である。
【図９】 本発明の変形例６に係る半導体装置の構造を示す図である。
【図１０】 本発明の実施の形態２に係る半導体装置の構造を示す上面図である。
【図１１】 本発明の実施の形態２に係る半導体装置の構造を示す縦断面図である。
【図１２】 本発明の実施の形態３に係る半導体装置の構造を示す図である。
【図１３】 本発明の変形例７に係る半導体装置の構造を示す図である。
【図１４】 本発明の変形例８に係る半導体装置の構造を示す図である。
【図１５】 本発明の実施の形態４に係る半導体装置の構造を示す図である。
【図１６】 実施の形態４の効果を実証するシミュレーション結果を示す図である。
【図１７】 本発明の変形例９に係る半導体装置の構造を示す図である。
【図１８】 本発明の実施の形態５に係る半導体装置の構造を示す図である。
【図１９】 本発明の変形例１０に係る半導体装置の構造を示す図である。
【図２０】 本発明の実施の形態６に係る半導体装置の製造工程を示す縦断面図である。
【図２１】 本発明の実施の形態６に係る半導体装置の製造工程を示す縦断面図である。
【図２２】 本発明の実施の形態６に係る半導体装置の製造工程を示す縦断面図である。
【図２３】 本発明の実施の形態６に係る半導体装置の製造工程を示す縦断面図である。
【図２４】 本発明の実施の形態６に係る半導体装置の製造工程を示す縦断面図である。
【図２５】 本発明の実施の形態６に係る半導体装置の製造工程を示す縦断面図である。
【図２６】 本発明の実施の形態６に係る半導体装置の製造工程を示す縦断面図である。
【図２７】 本発明の実施の形態６に係る半導体装置の製造工程を示す縦断面図である。
【図２８】 本発明の実施の形態６に係る半導体装置の製造工程を示す縦断面図である。
【図２９】 本発明の実施の形態６に係る半導体装置の製造工程を示す縦断面図である。
【図３０】 本発明の実施の形態６に係る半導体装置の製造工程を示す縦断面図である。
【図３１】 本発明の実施の形態６に係る半導体装置の製造工程を示す縦断面図である。
【図３２】 本発明の実施の形態６に係る半導体装置の製造工程を示す縦断面図である。
【図３３】 本発明の実施の形態６に係る半導体装置の製造工程を示す縦断面図である。
【図３４】 本発明の実施の形態６に係る半導体装置の製造工程を示す縦断面図である。
【図３５】 本発明の実施の形態６に係る半導体装置の製造工程を示す縦断面図である。
【図３６】 本発明の実施の形態６に係る半導体装置の製造工程を示す縦断面図である。
【図３７】 本発明の実施の形態６に係る半導体装置の製造工程を示す縦断面図である。
【図３８】 本発明の実施の形態６に係る半導体装置の製造工程を示す縦断面図である。
【図３９】 本発明の実施の形態６に係る半導体装置の製造工程を示す縦断面図である。
【図４０】 本発明の実施の形態６に係る半導体装置の製造工程を示す縦断面図である。
【図４１】 本発明の実施の形態６に係る半導体装置の製造工程を示す縦断面図である。
【図４２】 本発明の実施の形態６に係る半導体装置の製造工程を示す縦断面図である。
【図４３】 本発明の実施の形態６に係る半導体装置の製造工程を示す縦断面図である。
【図４４】 本発明の変形例１１に係る半導体装置の製造工程を示す縦断面図である。
【図４５】 本発明の変形例１１に係る半導体装置の製造工程を示す縦断面図である。
【図４６】 本発明の変形例１１に係る半導体装置の製造工程を示す縦断面図である。
【図４７】 本発明の変形例１１に係る半導体装置の製造工程を示す縦断面図である。
【図４８】 本発明の変形例１１に係る半導体装置の製造工程を示す縦断面図である。
【図４９】 本発明の変形例１１に係る半導体装置の製造工程を示す縦断面図である。
【図５０】 本発明の変形例１１に係る半導体装置の製造工程を示す縦断面図である。
【図５１】 本発明の変形例１１に係る半導体装置の製造工程を示す縦断面図である。
【図５２】 本発明の変形例１１に係る半導体装置の製造工程を示す縦断面図である。
【図５３】 本発明の変形例１１に係る半導体装置の製造工程を示す縦断面図である。
【図５４】 本発明の実施の形態７に係る半導体装置の製造工程を示す縦断面図である。
【図５５】 本発明の実施の形態７に係る半導体装置の製造工程を示す縦断面図である。
【図５６】 本発明の実施の形態７に係る半導体装置の製造工程を示す縦断面図である。
【図５７】 本発明の実施の形態７に係る半導体装置の製造工程を示す縦断面図である。
【図５８】 本発明の実施の形態７に係る半導体装置の製造工程を示す縦断面図である。
【図５９】 本発明の実施の形態７に係る半導体装置の製造工程を示す縦断面図である。
【符号の説明】
１ 半導体基板、１１６ 絶縁膜、１０６ ゲート酸化膜、１１４ ドレイン電極、１０３ ベース層、１０３ａ 外周縁側ベース層、１０３ｅ 終端部、１１１ 保護膜、１０５ａ 第１トレンチ、１０５ｂ 第２トレンチ、１０４ ソース領域、１０７ａ 第１ゲート制御電極、１０７ｂ 第２ゲート制御電極、２０８ｃ 第３ ゲート制御電極、１１２,３ ソースコンタクト部、１０９,２１２ｂ ゲートコンタクト部、１１３ ソースアルミニウム電極、１０８ ゲートアルミニウム電極、Ｐ１ 第１部分、Ｐ２ 第２部分、ＣＲ セル領域、ＴＲ ターミナル領域、ＢＬ 境界、Ｄ１ 第１方向、Ｄ２ 第２方向、Ｄ３ 第３方向、１１８ 第２ソースアルミニウム電極、１１９ 接続部、１３０ ウエル層。

Claims (19)

  1. ＭＯＳトランジスタ構造を備える絶縁ゲート型半導体装置であって、
    第３方向に関して対面し合う第１及び第２主面を有する第１導電型の半導体基板と、
    前記第１主面の内で、セル領域、及び、前記セル領域に隣接するターミナル領域と前記セル領域との境界である一端と前記境界から前記ターミナル領域内に第１方向に沿って第１距離だけ離れた他端とで規定される領域から、前記第３方向に沿って、前記半導体基板の内部に向けて形成された、第２導電型のベース層と、
    前記第１主面の前記セル領域から前記第３方向に沿って前記ベース層を貫通しつつ前記半導体基板の前記内部にまで形成された第１トレンチと、
    前記第１トレンチの底面上及び側面上に全面的に形成された第１ゲート絶縁膜と、
    前記第２主面上に形成された第１主電極とを備え、
    前記第１方向は前記第１主面に平行で且つ前記第３方向に直交しており、
    前記第１主面から前記ベース層の底面迄の第１深さは、前記第１主面から前記第１トレンチの前記底面迄の第２深さよりも小さく、
    前記第１トレンチは複数の第１部分及び複数の第２部分を有しており、
    前記複数の第１部分は前記第１及び第３方向に直交する第２方向に沿って配列しており、
    前記複数の第１部分の各々は、前記セル領域と前記ターミナル領域との前記境界に位置する一端部を有し、前記第１方向に沿って前記一端部に向けて延在しており、
    前記複数の第２部分の各々は、前記複数の第１部分の内で隣り合う第１部分同士の間に位置しており、前記第２方向に沿って延在して前記隣り合う第１部分同士を互いに連結しており、
    前記絶縁ゲート型半導体装置は、更に、
    前記第１主面の前記セル領域の内で、前記隣り合う第１部分同士と、前記複数の第２部分の内で前記隣り合う第１部分同士に対応する隣り合う第２部分同士とで囲まれた各領域から、前記隣り合う第１部分同士の側面上部及び前記隣り合う第２部分同士の側面上部に沿って、前記ベース層内に向けて形成された、前記第１導電型の複数の第２主電極領域と、
    前記第１トレンチの上面よりも下部に位置する様に前記第１トレンチ内に形成されて、前記第１ゲート絶縁膜を介して前記第１トレンチを充填する第１ゲート制御電極と、
    前記第１主面の内で、前記境界である一端と前記境界から前記ターミナル領域内に前記第１方向に沿って前記第１距離よりも短い第２距離だけ離れた他端とで規定される領域から、前記第３方向に沿って、前記ベース層を貫通しつつ前記半導体基板の前記内部にまで形成されており、前記第１深さよりも大きい第３深さを有すると共に、前記複数の第１部分の各々が有する前記一端部と連結しつつ前記第２方向に沿って延在した第２トレンチと、
    前記第２トレンチの底面上及び側面上に全面的に形成された第２ゲート絶縁膜と、
    前記第２トレンチの上面よりも下部に位置する様に前記第２トレンチ内に形成されて前記第２ゲート絶縁膜を介して前記第２トレンチを充填すると共に、前記複数の第１部分の各々が有する前記一端部において前記第１ゲート制御電極と電気的に接続された第２ゲート制御電極と、
    前記ベース層の上面上、前記第１ゲート制御電極の上面上、前記第１ゲート絶縁膜の上面上、前記第２ゲート制御電極の上面上、前記第２ゲート絶縁膜の上面上及び前記第１主面の前記ターミナル領域内で前記ベース層の終端よりも外側の領域上に形成された絶縁層と、
    前記複数の第２主電極領域の各々が有する上面の一部、及び、前記ベース層の内で前記複数の第２主電極領域の各々で囲まれた部分の上面を露出する様に、前記絶縁層内に形成された複数の第１コンタクト部と、
    前記ベース層の内で、前記第２トレンチの前記境界側の側面と、前記隣り合う第１部分同士の側面と、前記複数の第２部分の内で前記第２トレンチに対面した第２部分の側面とで囲まれた各部分の一部上面を露出する様に、前記絶縁層内に形成された複数の第２コンタクト部と、
    前記複数の第１コンタクト部内、前記複数の第２コンタクト部内、及び前記絶縁層の内で前記第１主面の前記セル領域上に位置する部分の上に形成されており、前記第２方向に沿って延在していると共に、前記複数の第２主電極領域の各々及び前記ベース層と電気的に接続された第２主電極と、
    前記第２ゲート制御電極の前記上面の一部を露出する様に、前記絶縁層内に形成された第３コンタクト部と、
    前記第３コンタクト部内、前記絶縁層の内で前記境界と前記境界から前記セル領域側へ前記第１方向に沿って前記第２主電極の端部にまで至ることのない第３距離だけ離れた箇所とで規定される部分の上、及び、前記絶縁層の内で前記境界と前記境界から前記ターミナル領域側へ前記第１方向に沿って前記第１距離よりも大きい第４距離だけ離れた箇所とで規定される部分の上に形成されており、前記第２方向に沿って延在していると共に、前記第３コンタクト部を介して前記第２ゲート制御電極と電気的に接続されたゲート電極とを備えることを特徴とする、
    絶縁ゲート型半導体装置。
  2. 請求項１記載の絶縁ゲート型半導体装置であって、
    前記複数の第１部分の各々を充填している前記第１ゲート制御電極の各部分の内で、前記境界と前記境界から前記セル領域側へ前記第１方向に沿って前記第３距離だけ離れた箇所とで規定される部分の一部上面を露出する様に、前記絶縁層内に形成されており、前記ゲート電極によって充填された複数の第４コンタクト部を更に備えており、
    前記ゲート電極は、前記複数の第４コンタクト部を介した前記第１ゲート制御電極との電気的接続をも有することを特徴とする、
    絶縁ゲート型半導体装置。
  3. 請求項１記載の絶縁ゲート型半導体装置であって、
    前記第２トレンチは前記複数の第１部分の各々の第１幅と等しい第２幅を有することを特徴とする、
    絶縁ゲート型半導体装置。
  4. 請求項１記載の絶縁ゲート型半導体装置であって、
    前記第１主面の前記ターミナル領域上に形成された前記絶縁層の内で、前記ベース層の前記終端よりも外側に位置し且つ少なくとも前記ゲート電極の下方に位置する部分の内部に配設されており、前記第２方向に沿って延在した第３ゲート制御電極と、
    前記第３ゲート制御電極の上面の一部を露出する様に前記絶縁層内に形成されており、前記ゲート電極によって充填された第４コンタクト部とを更に備えており、
    前記ゲート電極は、前記第４コンタクト部を介した前記第３ゲート制御電極との電気的接続をも有することを特徴とする、
    絶縁ゲート型半導体装置。
  5. 請求項４記載の絶縁ゲート型半導体装置であって、
    前記第４コンタクト部は複数のコンタクトホールを備えることを特徴とする、絶縁ゲート型半導体装置。
  6. 請求項１乃至５の何れかに記載の絶縁ゲート型半導体装置であって、
    前記第３コンタクト部は前記第２方向に沿って前記第２トレンチと平行に延在したストライプ形状を有することを特徴とする、
    絶縁ゲート型半導体装置。
  7. 請求項１記載の絶縁ゲート型半導体装置であって、
    前記第１主面の前記ターミナル領域の内で前記第２トレンチよりも外側の領域から前記ターミナル領域下方に位置する前記ベース層を貫通しつつ前記第３方向に沿って前記半導体基板の前記内部までに形成されており、しかも、前記第２トレンチと連結しつつ前記第１及び第２方向に沿って延在してメッシュ形状を成す第３トレンチと、
    前記第３トレンチの底面上及び側面上に全面的に形成された第３ゲート絶縁膜と、
    前記第３トレンチの上面よりも下部に位置する様に前記第３トレンチ内に形成されて前記第３ゲート絶縁膜を介して前記第３トレンチ内を充填すると共に、前記第２トレンチと前記第３トレンチの前記第１方向に沿って延在する各部分との各連結部分において前記第２ゲート制御電極と電気的に接続された第３ゲート制御電極と、
    前記第１及び第２方向に沿って延在してメッシュ形状を成しつつ前記第３ゲート制御電極の上面を露出する様に、前記絶縁層内に形成されており、前記ゲート電極で充填された第４コンタクト部とを更に備えており、
    前記ゲート電極は、前記第４コンタクト部を介した前記第３ゲート制御電極との電気的接続をも有しており、
    前記第３コンタクト部は前記第２方向に沿って前記第２トレンチと平行に延在したストライプ形状を有すると共に、前記第４コンタクト部の前記第１方向に沿って延在する各横部分と連結していることを特徴とする、
    絶縁ゲート型半導体装置。
  8. 請求項１記載の絶縁ゲート型半導体装置であって、
    前記第１主面の前記ターミナル領域の内で前記第２トレンチよりも外側の領域から前記ターミナル領域下方に位置する前記ベース層を貫通しつつ前記第３方向に沿って前記半導体基板の前記内部までに形成されており、しかも、前記第２トレンチと連結しつつ前記第１及び第２方向に沿って延在してメッシュ形状を成す第３トレンチと、
    前記第３トレンチの底面上及び側面上に全面的に形成された第３ゲート絶縁膜と、
    前記第３トレンチの上面よりも下部に位置する様に前記第３トレンチ内に形成されて前記第３ゲート絶縁膜を介して前記第３トレンチ内を充填すると共に、前記第２トレンチと前記第３トレンチの前記第１方向に沿って延在する各横部分との各連結部分において前記第２ゲート制御電極と電気的に接続された第３ゲート制御電極と、
    前記第３ゲート制御電極の上面を露出する様に前記絶縁層内に形成されており、前記ゲート電極で充填された第４コンタクト部とを更に備えており、
    前記ゲート電極は、前記第４コンタクト部を介した前記第３ゲート制御電極との電気的接続をも有しており、
    前記第３コンタクト部は、前記第２トレンチと前記第３トレンチとの前記各連結部分近傍において形成された複数のコンタクトホールを備えており、
    前記第４コンタクト部は、前記第３トレンチの前記第１方向に沿って延在する前記各横部分と前記第３トレンチの前記第２方向に沿って延在する各縦部分との各交差部分において形成された複数のコンタクトホールを備えることを特徴とする、
    絶縁ゲート型半導体装置。
  9. ＭＯＳトランジスタ構造を備える絶縁ゲート型半導体装置であって、
    第３方向に関して対面し合う第１及び第２主面を有する第１導電型の半導体基板と、
    前記第１主面の内で、セル領域、及び、前記セル領域に隣接するターミナル領域と前記セル領域との境界である一端と前記境界から前記ターミナル領域内に第１方向に沿って第１距離だけ離れた他端とで規定される領域から、前記第３方向に沿って、前記半導体基板の内部に向けて形成された、第２導電型のベース層と、
    前記第１主面の前記セル領域から前記第３方向に沿って前記ベース層を貫通しつつ前記半導体基板の前記内部にまで形成された第１トレンチと、
    前記第１トレンチの底面上及び側面上に全面的に形成された第１ゲート絶縁膜と、
    前記第２主面上に形成された第１主電極とを備え、
    前記第１方向は前記第１主面に平行で且つ前記第３方向に直交しており、
    前記第１主面から前記ベース層の底面迄の第１深さは、前記第１主面から前記第１トレンチの前記底面迄の第２深さよりも小さく、
    前記第１トレンチは複数の第１部分及び複数の第２部分を有しており、
    前記複数の第１部分は前記第１及び第３方向に直交する第２方向に沿って配列しており、
    前記複数の第１部分の各々は、前記セル領域と前記ターミナル領域との前記境界に位置する一端部を有し、前記第１方向に沿って前記一端部に向けて延在しており、
    前記複数の第２部分の各々は、前記複数の第１部分の内で隣り合う第１部分同士の間に位置しており、前記第２方向に沿って延在して前記隣り合う第１部分同士を互いに連結しており、
    前記絶縁ゲート型半導体装置は、更に、
    前記第１主面の前記セル領域の内で、前記隣り合う第１部分同士と、前記複数の第２部分の内で前記隣り合う第１部分同士に対応する隣り合う第２部分同士とで囲まれた各領域から、前記隣り合う第１部分同士の側面上部及び前記隣り合う第２部分同士の側面上部に沿って、前記ベース層内に向けて形成された、前記第１導電型の複数の第２主電極領域と、
    前記第１トレンチの上面よりも下部に位置する様に前記第１トレンチ内に形成されて、前記第１ゲート絶縁膜を介して前記第１トレンチを充填する第１ゲート制御電極と、
    前記第１主面の内で、前記境界である一端と前記境界から前記ターミナル領域内に前記第１方向に沿って前記第１距離よりも短い第２距離だけ離れた他端とで規定される領域から、前記第３方向に沿って、前記ベース層を貫通しつつ前記半導体基板の前記内部にまで形成されており、前記第１深さよりも大きい第３深さを有すると共に、前記複数の第１部分の各々が有する前記一端部と連結しつつ前記第２方向に沿って延在した第２トレンチと、
    前記第２トレンチの底面上及び側面上に全面的に形成された第２ゲート絶縁膜と、
    前記第２トレンチの上面よりも下部に位置する様に前記第２トレンチ内に形成されて前記第２ゲート絶縁膜を介して前記第２トレンチを充填すると共に、前記複数の第１部分の各々が有する前記一端部において前記第１ゲート制御電極と電気的に接続された第２ゲート制御電極と、
    前記ベース層の上面上、前記第１ゲート制御電極の上面上、前記第１ゲート絶縁膜の上面上、前記第２ゲート制御電極の上面上、前記第２ゲート絶縁膜の上面上及び前記第１主面の前記ターミナル領域内で前記ベース層の終端よりも外側の領域上に形成された絶縁層と、
    前記複数の第２主電極領域の各々が有する上面の一部、及び、前記ベース層の内で前記複数の第２主電極領域の各々で囲まれた部分の上面を露出する様に、前記絶縁層内に形成された複数の第１コンタクト部と、
    前記ベース層の内で、前記第２トレンチの前記境界側の側面と、前記隣り合う第１部分同士の側面と、前記複数の第２部分の内で前記第２トレンチに対面した第２部分の側面とで囲まれた各部分の一部上面を露出する様に、前記絶縁層内に形成された複数の第２コンタクト部と、
    前記複数の第１コンタクト部内、前記複数の第２コンタクト部内、及び前記絶縁層の内で前記第１主面の前記セル領域上に位置する部分の上に形成されており、前記境界から前記第１方向に沿って第７距離だけ離れた一端部を有し且つ前記第２方向に沿って延在していると共に、前記複数の第２主電極領域の各々及び前記ベース層と電気的に接続された第２主電極用第１電極層と、
    前記第２ゲート制御電極の前記上面の一部を露出する様に、前記絶縁層内に形成された第３コンタクト部と、
    前記第３コンタクト部内、前記絶縁層の内で前記境界と前記境界から前記セル領域側へ前記第１方向に沿って前記第７距離よりも短い第３距離だけ離れた箇所とで規定される部分の上、及び、前記絶縁層の内で前記境界と前記境界から前記ターミナル領域側へ前記第１方向に沿って前記第１距離よりも短い第４距離だけ離れた箇所とで規定される部分の上に形成されており、前記第２方向に沿って延在していると共に、前記第３コンタクト部を介して前記第２ゲート制御電極と電気的に接続されたゲート電極と、
    前記ベース層の内で、前記境界から前記ターミナル領域側へ向けて前記第１方向に沿って前記第１距離よりも短く且つ前記第４距離よりも長い第５距離だけ離れた箇所と、前記境界から前記第１距離だけ離れた前記ベース層の前記他端とで挟まれた部分の一部上面を露出する様に、前記絶縁層内に形成された第４コンタクト部と、
    前記第４コンタクト部内、及び、前記絶縁層の内で、前記境界から前記ターミナル領域側へ向けて前記第１方向に沿って前記第５距離だけ離れた前記箇所と、前記境界から前記ターミナル領域側へ向けて前記第１方向に沿って前記第１距離よりも長い第６距離だけ離れた箇所とで規定される部分の上に形成されており、前記第２方向に沿って延在していると共に、前記第４コンタクト部を介して前記ベース層と電気的に接続された第２主電極用第２電極層とを備えており、
    前記第２主電極用第１電極層及び前記第２主電極用第２電極層の前記第２方向における長さは共に前記ゲート電極の前記第２方向における長さよりも大きく、
    前記絶縁ゲート型半導体装置は、
    前記ゲート電極の前記第２方向における一端部から前記第２方向に関して所定の距離だけ離れ且つ前記第１方向に沿って延在した側面を有しており、前記第２主電極用第１電極層の前記一端部と前記境界から前記ターミナル領域側へ向けて前記第１方向に沿って前記第５距離だけ離れた前記箇所とで規定される前記絶縁層の部分上に形成されており、前記第２主電極用第１電極層及び前記第２主電極用第２電極層を互いに電気的に接続する接続層を更に備えることを特徴とする、絶縁ゲート型半導体装置。
  10. ＭＯＳトランジスタ構造を備える絶縁ゲート型半導体装置であって、
    第３方向に関して対面し合う第１及び第２主面を有する第１導電型の半導体基板と、
    前記第１主面のセル領域から前記第３方向に沿って前記半導体基板の内部に位置する第１底面に向けて形成されており、前記セル領域に隣接するターミナル領域と前記セル領域との境界に位置する一端部を有すると共に、前記第１主面から前記第１底面迄の第１深さを有する第２導電型のベース層と、
    前記境界において前記ベース層の前記一端部と結合しつつ、前記第１主面の前記ターミナル領域の内で、前記境界である一端と前記境界から前記ターミナル領域内に第１方向に沿って第１距離だけ離れた他端とで規定される領域から、前記第３方向に沿って、前記半導体基板の前記内部に位置する第４底面に向けて形成されており、前記第１主面から前記第４底面迄の第４深さを有する前記第２導電型のウエル層と、
    前記第１主面の前記セル領域から前記第３方向に沿って前記ベース層を貫通しつつ前記半導体基板の前記内部に位置する第２底面にまで形成されており、前記第１主面から前記第２底面迄の第２深さを有する第１トレンチと、
    前記第１トレンチの前記第２底面上及び側面上に全面的に形成された第１ゲート絶縁膜と、
    前記第２主面上に形成された第１主電極とを備え、
    前記第１方向は前記第１主面に平行で且つ前記第３方向に直交しており、
    前記第１深さは前記第２深さよりも小さく、
    前記第２深さは前記第４深さよりも小さく、
    前記ウエル層は、前記ベース層の前記第１底面の内で前記境界と前記境界から前記第１方向に沿って第５距離だけ離れた箇所とで挟まれた部分から前記ウエル層の前記第４底面に向けて前記半導体基板の前記内部に形成されたベース層被覆部分を更に有しており、
    前記第１トレンチは複数の第１部分及び複数の第２部分を有しており、
    前記複数の第１部分は前記第１及び第３方向に直交する第２方向に沿って配列しており、
    前記複数の第１部分の各々は、前記セル領域と前記ターミナル領域との前記境界に位置する一端部を有し、前記第１方向に沿って前記一端部に向けて延在しており、
    前記複数の第２部分の各々は、前記複数の第１部分の内で隣り合う第１部分同士の間に位置しており、前記第２方向に沿って延在して前記隣り合う第１部分同士を互いに連結しており、
    前記絶縁ゲート型半導体装置は、更に、
    前記第１主面の前記セル領域の内で、前記隣り合う第１部分同士と、前記複数の第２部分の内で前記隣り合う第１部分同士に対応する隣り合う第２部分同士とで囲まれた各領域から、前記隣り合う第１部分同士の側面上部及び前記隣り合う第２部分同士の側面上部に沿って、前記ベース層内に向けて形成された、前記第１導電型の複数の第２主電極領域と、
    前記第１トレンチの上面よりも下部に位置する様に前記第１トレンチ内に形成されて、前記第１ゲート絶縁膜を介して前記第１トレンチを充填する第１ゲート制御電極と、
    前記第１主面の内で、前記境界である一端と前記境界から前記ターミナル領域内に前記第１方向に沿って前記第１距離よりも短い第２距離だけ離れた他端とで規定される領域から、前記第３方向に沿って、前記ウエル層の内部に位置する第３底面にまで形成されており、前記第１主面から前記第３底面迄の第３深さを有すると共に、前記複数の第１部分の各々が有する前記一端部と連結しつつ前記第２方向に沿って延在した第２トレンチと、
    前記第２トレンチの前記第３底面上及び側面上に全面的に形成された第２ゲート絶縁膜と、
    前記第２トレンチの上面よりも下部に位置する様に前記第２トレンチ内に形成されて前記第２ゲート絶縁膜を介して前記第２トレンチを充填すると共に、前記複数の第１部分の各々が有する前記一端部において前記第１ゲート制御電極と電気的に接続された第２ゲート制御電極と、
    前記ベース層の上面上、前記第１ゲート制御電極の上面上、前記第１ゲート絶縁膜の上面上、前記第２ゲート制御電極の上面上、前記第２ゲート絶縁膜の上面上、前記ウエル層の上面上及び前記第１主面の前記ターミナル領域内で前記ウエル層の終端よりも外側の領域上に形成された絶縁層と、
    前記複数の第２主電極領域の各々が有する上面の一部、及び、前記ベース層の内で前記複数の第２主電極領域の各々で囲まれた部分の上面を露出する様に、前記絶縁層内に形成された複数の第１コンタクト部と、
    前記ベース層の内で、前記第２トレンチの前記境界側の側面と、前記隣り合う第１部分同士の側面と、前記複数の第２部分の内で前記第２トレンチに対面した第２部分の側面とで囲まれた各部分の一部上面を露出する様に、前記絶縁層内に形成された複数の第２コンタクト部と、
    前記複数の第１コンタクト部内、前記複数の第２コンタクト部内、及び前記絶縁層の内で前記第１主面の前記セル領域上に位置する部分の上に形成されており、前記境界から前記第１方向に沿って前記第５距離よりも大きい第６距離だけ離れた一端部を有し且つ前記第２方向に沿って延在していると共に、前記複数の第２主電極領域の各々及び前記ベース層と電気的に接続された第２主電極と、
    前記第２ゲート制御電極の前記上面の一部を露出する様に、前記絶縁層内に形成された第３コンタクト部と、
    前記第３コンタクト部内、前記絶縁層の内で前記境界と前記境界から前記セル領域側へ前記第１方向に沿って前記第５距離よりも短い第３距離だけ離れた箇所とで規定される部分の上、及び、前記絶縁層の内で前記境界と前記境界から前記ターミナル領域側へ前記第１方向に沿って前記第１距離よりも大きい第４距離だけ離れた箇所とで規定される部分の上に形成されており、前記第２方向に沿って延在していると共に、前記第３コンタクト部を介して前記第２ゲート制御電極と電気的に接続されたゲート電極とを備えており、
    前記第３深さは前記第１深さよりも大きく、
    前記第４深さは前記第３深さよりも大きいことを特徴とする、
    絶縁ゲート型半導体装置。
  11. 請求項１０記載の絶縁ゲート型半導体装置であって、
    前記第１主面の前記ターミナル領域上に形成された前記絶縁層の内で、前記ウエル層の前記終端よりも外側に位置し且つ少なくとも前記ゲート電極の下方に位置する部分の内部に配設されており、前記第２方向に沿って延在した第３ゲート制御電極と、
    前記第３ゲート制御電極の上面の一部を露出する様に前記絶縁層内に形成されており、前記ゲート電極によって充填された第４コンタクト部とを更に備えており、
    前記ゲート電極は、前記第４コンタクト部を介した前記第３ゲート制御電極との電気的接続をも有することを特徴とする、
    絶縁ゲート型半導体装置。
  12. ＭＯＳトランジスタ構造を備える絶縁ゲート型半導体装置であって、
    第３方向に関して対面し合う第１及び第２主面を有する第１導電型の半導体基板と、
    前記第１主面のセル領域から前記第３方向に沿って前記半導体基板の内部に位置する第１底面に向けて形成されており、前記セル領域に隣接するターミナル領域と前記セル領域との境界に位置する一端部を有すると共に、前記第１主面から前記第１底面迄の第１深さを有する第２導電型のベース層と、
    前記境界において前記ベース層の前記一端部と結合しつつ、前記第１主面の前記ターミナル領域の内で、前記境界である一端と前記境界から前記ターミナル領域内に第１方向に沿って第１距離だけ離れた他端とで規定される領域から、前記第３方向に沿って、前記半導体基板の前記内部に位置する第４底面に向けて形成されており、前記第１主面から前記第４底面迄の第４深さを有する前記第２導電型のウエル層と、
    前記第１主面の前記セル領域から前記第３方向に沿って前記ベース層を貫通しつつ前記半導体基板の前記内部に位置する第２底面にまで形成されており、前記第１主面から前記第２底面迄の第２深さを有する第１トレンチと、
    前記第１トレンチの前記第２底面上及び側面上に全面的に形成された第１ゲート絶縁膜と、
    前記第２主面上に形成された第１主電極とを備え、
    前記第１方向は前記第１主面に平行で且つ前記第３方向に直交しており、
    前記第１深さは前記第２深さよりも小さく、
    前記第２深さは前記第４深さよりも小さく、
    前記ウエル層は、前記ベース層の前記第２底面の内で前記境界と前記境界から前記第１方向に沿って第８距離だけ離れた箇所とで挟まれた部分から前記ウエル層の前記第４底面に向けて前記半導体基板の前記内部に形成されたベース層被覆部分を更に有しており、
    前記第１トレンチは複数の第１部分及び複数の第２部分を有しており、
    前記複数の第１部分は前記第１及び第３方向に直交する第２方向に沿って配列しており、
    前記複数の第１部分の各々は、前記セル領域と前記ターミナル領域との前記境界に位置する一端部を有し、前記第１方向に沿って前記一端部に向けて延在しており、
    前記複数の第２部分の各々は、前記複数の第１部分の内で隣り合う第１部分同士の間に位置しており、前記第２方向に沿って延在して前記隣り合う第１部分同士を互いに連結しており、
    前記絶縁ゲート型半導体装置は、更に、
    前記第１主面の前記セル領域の内で、前記隣り合う第１部分同士と、前記複数の第２部分の内で前記隣り合う第１部分同士に対応する隣り合う第２部分同士とで囲まれた各領域から、前記隣り合う第１部分同士の側面上部及び前記隣り合う第２部分同士の側面上部に沿って、前記ベース層内に向けて形成された、前記第１導電型の複数の第２主電極領域と、
    前記第１トレンチの上面よりも下部に位置する様に前記第１トレンチ内に形成されて、前記第１ゲート絶縁膜を介して前記第１トレンチを充填する第１ゲート制御電極と、
    前記第１主面の内で、前記境界である一端と前記境界から前記ターミナル領域内に前記第１方向に沿って前記第１距離よりも短い第２距離だけ離れた他端とで規定される領域から、前記第３方向に沿って、前記ウエル層の内部に位置する第３底面にまで形成されており、前記第１主面から前記第３底面迄の第３深さを有すると共に、前記複数の第１部分の各々が有する前記一端部と連結しつつ前記第２方向に沿って延在した第２トレンチと、
    前記第２トレンチの前記第３底面上及び側面上に全面的に形成された第２ゲート絶縁膜と、
    前記第２トレンチの上面よりも下部に位置する様に前記第２トレンチ内に形成されて前記第２ゲート絶縁膜を介して前記第２トレンチを充填すると共に、前記複数の第１部分の各々が有する前記一端部において前記第１ゲート制御電極と電気的に接続された第２ゲート制御電極と、
    前記ベース層の上面上、前記第１ゲート制御電極の上面上、前記第１ゲート絶縁膜の上面上、前記第２ゲート制御電極の上面上、前記第２ゲート絶縁膜の上面上、前記ウエル層の上面上及び前記第１主面の前記ターミナル領域内で前記ウエル層の終端よりも外側の領域上に形成された絶縁層と、
    前記複数の第２主電極領域の各々が有する上面の一部、及び、前記ベース層の内で前記複数の第２主電極領域の各々で囲まれた部分の上面を露出する様に、前記絶縁層内に形成された複数の第１コンタクト部と、
    前記ベース層の内で、前記第２トレンチの前記境界側の側面と、前記隣り合う第１部分同士の側面と、前記複数の第２部分の内で前記第２トレンチに対面した第２部分の側面とで囲まれた各部分の一部上面を露出する様に、前記絶縁層内に形成された複数の第２コンタクト部と、
    前記複数の第１コンタクト部内、前記複数の第２コンタクト部内、及び前記絶縁層の内で前記第１主面の前記セル領域上に位置する部分の上に形成されており、前記境界から前記第１方向に沿って前記第８距離よりも長い第７距離だけ離れた一端部を有し且つ前記第２方向に沿って延在していると共に、前記複数の第２主電極領域の各々及び前記ベース層と電気的に接続された第２主電極用第１電極層と、
    前記第２ゲート制御電極の前記上面の一部を露出する様に、前記絶縁層内に形成された第３コンタクト部と、
    前記第３コンタクト部内、前記絶縁層の内で前記境界と前記境界から前記セル領域側へ前記第１方向に沿って前記第８距離よりも短い第３距離だけ離れた箇所とで規定される部分の上、及び、前記絶縁層の内で前記境界と前記境界から前記ターミナル領域側へ前記第１方向に沿って前記第１距離よりも短い第４距離だけ離れた箇所とで規定される部分の上に形成されており、前記第２方向に沿って延在していると共に、前記第３コンタクト部を介して前記第２ゲート制御電極と電気的に接続されたゲート電極と、
    前記ウエル層の内で、前記境界から前記ターミナル領域側へ向けて前記第１方向に沿って前記第１距離よりも短く且つ前記第４距離よりも長い第５距離だけ離れた箇所と、前記境界から前記第１距離だけ離れた前記ウエル層の前記他端とで挟まれた部分の一部上面を露出する様に、前記絶縁層内に形成された第４コンタクト部と、
    前記第４コンタクト部内、及び、前記絶縁層の内で、前記境界から前記ターミナル領域側へ向けて前記第１方向に沿って前記第５距離だけ離れた前記箇所と、前記境界から前記ターミナル領域側へ向けて前記第１方向に沿って前記第１距離よりも長い第６距離だけ離れた箇所とで規定される部分の上に形成されており、前記第２方向に沿って延在していると共に、前記第４コンタクト部を介して前記ウエル層と電気的に接続された第２主電極用第２電極層とを備えており、
    前記第２主電極用第１電極層及び前記第２主電極用第２電極層の前記第２方向における長さは共に前記ゲート電極の前記第２方向における長さよりも大きく、
    前記絶縁ゲート型半導体装置は、
    前記ゲート電極の前記第２方向における一端部から前記第２方向に関して所定の距離だけ離れ且つ前記第１方向に沿って延在した側面を有しており、前記第２主電極用第１電極層の前記一端部と前記境界から前記ターミナル領域側へ向けて前記第１方向に沿って前記第５距離だけ離れた前記箇所とで規定される前記絶縁層の部分上に形成されており、前記第２主電極用第１電極層及び前記第２主電極用第２電極層を互いに電気的に接続する接続層を更に備えており、
    前記第３深さは前記第１深さよりも大きく、
    前記第４深さは前記第３深さよりも大きいことを特徴とする、
    絶縁ゲート型半導体装置。
  13. ＭＯＳトランジスタ構造を備える絶縁ゲート型半導体装置であって、
    第３方向に関して対面し合う第１及び第２主面を有する第１導電型の半導体基板と、
    前記第１主面のセル領域から前記第３方向に沿って前記半導体基板の内部に位置する第１底面に向けて形成されており、前記セル領域に隣接するターミナル領域と前記セル領域との境界に位置する一端部を有すると共に、前記第１主面から前記第１底面迄の第１深さを有する第２導電型のベース層と、
    前記第１主面の前記セル領域から前記第３方向に沿って前記ベース層を貫通しつつ前記半導体基板の前記内部に位置する第２底面にまで形成されており、前記第１主面から前記第２底面迄の第２深さを有する第１トレンチと、
    前記第１トレンチの前記第２底面上及び側面上に全面的に形成された第１ゲート絶縁膜と、
    前記第２主面上に形成された第１主電極とを備え、
    前記第１方向は前記第１主面に平行で且つ前記第３方向に直交しており、
    前記第１深さは前記第２深さよりも小さく、
    前記第１トレンチは複数の第１部分及び複数の第２部分を有しており、
    前記複数の第１部分は前記第１及び第３方向に直交する第２方向に沿って配列しており、
    前記複数の第１部分の各々は、前記セル領域と前記ターミナル領域との前記境界に位置する一端部を有し、前記第１方向に沿って前記一端部に向けて延在しており、
    前記複数の第２部分の各々は、前記複数の第１部分の内で隣り合う第１部分同士の間に位置しており、前記第２方向に沿って延在して前記隣り合う第１部分同士を互いに連結しており、
    前記絶縁ゲート型半導体装置は、更に、
    前記第１主面の前記セル領域の内で、前記隣り合う第１部分同士と、前記複数の第２部分の内で前記隣り合う第１部分同士に対応する隣り合う第２部分同士とで囲まれた各領域から、前記隣り合う第１部分同士の側面上部及び前記隣り合う第２部分同士の側面上部に沿って、前記ベース層内に向けて形成された、前記第１導電型の複数の第２主電極領域と、
    前記第１トレンチの上面よりも下部に位置する様に前記第１トレンチ内に形成されて、前記第１ゲート絶縁膜を介して前記第１トレンチを充填する第１ゲート制御電極と、
    前記第１主面の内で、前記境界である一端と前記境界から前記ターミナル領域内に前記第１方向に沿って第１距離だけ離れた他端とで規定される領域から、前記第３方向に沿って、前記半導体基板の前記内部に位置する第３底面にまで形成されており、前記第１主面から前記第３底面迄の第３深さを有すると共に、前記複数の第１部分の各々が有する前記一端部と連結しつつ前記第２方向に沿って延在した第２トレンチと、
    前記第２トレンチの前記第３底面上及び側面上に全面的に形成された第２ゲート絶縁膜と、
    前記第２トレンチの上面よりも下部に位置する様に前記第２トレンチ内に形成されて前記第２ゲート絶縁膜を介して前記第２トレンチを充填すると共に、前記複数の第１部分の各々が有する前記一端部において前記第１ゲート制御電極と電気的に接続された第２ゲート制御電極と、
    前記ベース層の上面上、前記第１ゲート制御電極の上面上、前記第１ゲート絶縁膜の上面上、前記第２ゲート制御電極の上面上、前記第２ゲート絶縁膜の上面上、及び前記第２トレンチの前記側面の内で前記ターミナル領域側の側面の外側に位置する前記第１主面上に、形成された絶縁層と、
    前記複数の第２主電極領域の各々が有する上面の一部、及び、前記ベース層の内で前記複数の第２主電極領域の各々で囲まれた部分の上面を露出する様に、前記絶縁層内に形成された複数の第１コンタクト部と、
    前記ベース層の内で、前記第２トレンチの前記境界側の側面と、前記隣り合う第１部分同士の側面と、前記複数の第２部分の内で前記第２トレンチに対面した第２部分の側面とで囲まれた各部分の一部上面を露出する様に、前記絶縁層内に形成された複数の第２コンタクト部と、
    前記複数の第１コンタクト部内、前記複数の第２コンタクト部内、及び前記絶縁層の内で前記第１主面の前記セル領域上に位置する部分の上に形成されており、前記境界から前記第１方向に沿って第４距離だけ離れた一端部を有し且つ前記第２方向に沿って延在していると共に、前記複数の第２主電極領域の各々及び前記ベース層と電気的に接続された第２主電極と、
    前記第２ゲート制御電極の前記上面の一部を露出する様に、前記絶縁層内に形成された第３コンタクト部と、
    前記第３コンタクト部内、前記絶縁層の内で前記境界と前記境界から前記セル領域側へ前記第１方向に沿って前記第４距離よりも短い第３距離だけ離れた箇所とで規定される部分の上、及び、前記絶縁層の内で前記境界と前記境界から前記ターミナル領域側へ前記第１方向に沿って前記第１距離よりも長い第２距離だけ離れた箇所とで規定される部分の上に形成されており、前記第２方向に沿って延在していると共に、前記第３コンタクト部を介して前記第２ゲート制御電極と電気的に接続されたゲート電極とを備えており、
    前記第３深さは前記第１深さよりも大きく、
    前記第２トレンチの前記ターミナル領域側側面と、前記境界から前記ターミナル領域側へ前記第１方向に沿って前記第２距離だけ離れた前記箇所とで規定される、前記ゲート電極の直下に位置する前記半導体基板の部分には、前記第２導電型の半導体層が一切形成されていないことを特徴とする、
    絶縁ゲート型半導体装置。
  14. 請求項１３記載の絶縁ゲート型半導体装置であって、
    前記第１主面の前記ターミナル領域上に形成された前記絶縁層の内で、前記第２トレンチの前記ターミナル領域側側面よりも外側に位置し且つ少なくとも前記ゲート電極の下方に位置する部分の内部に配設されており、前記第２方向に沿って延在した第３ゲート制御電極と、
    前記第３ゲート制御電極の上面の一部を露出する様に前記絶縁層内に形成されており、前記ゲート電極によって充填された第４コンタクト部とを更に備えており、
    前記ゲート電極は、前記第４コンタクト部を介した前記第３ゲート制御電極との電気的接続をも有することを特徴とする、
    絶縁ゲート型半導体装置。
  15. ＭＯＳトランジスタ構造を備える絶縁ゲート型半導体装置であって、
    第３方向に関して対面し合う第１及び第２主面を有する第１導電型の半導体基板と、
    前記第１主面の内で、セル領域、及び、前記セル領域に隣接するターミナル領域と前記セル領域との境界である一端と前記境界から前記ターミナル領域内に第１方向に沿って第１距離だけ離れた他端とで規定される領域から、前記第３方向に沿って、前記半導体基板の内部に向けて形成された、第２導電型のベース層と、
    前記第１主面の前記セル領域から前記第３方向に沿って前記ベース層を貫通しつつ前記半導体基板の前記内部にまで形成されたトレンチと、
    前記トレンチの底面上及び側面上に全面的に形成されたゲート絶縁膜と、
    前記第２主面上に形成された第１主電極とを備え、
    前記第１方向は前記第１主面に平行で且つ前記第３方向に直交しており、
    前記第１主面から前記ベース層の底面迄の第１深さは、前記第１主面から前記トレンチの前記底面迄の第２深さよりも小さく、
    前記トレンチは複数の第１部分及び複数の第２部分を有しており、
    前記複数の第１部分は前記第１及び第３方向に直交する第２方向に沿って配列しており、
    前記複数の第１部分の各々は、前記セル領域と前記ターミナル領域との前記境界に位置する一端部を有し、前記第１方向に沿って前記一端部に向けて延在しており、
    前記複数の第２部分の各々は、前記複数の第１部分の内で隣り合う第１部分同士の間に位置しており、前記第２方向に沿って延在して前記隣り合う第１部分同士を互いに連結しており、
    前記絶縁ゲート型半導体装置は、更に、
    前記第１主面の前記セル領域の内で、前記隣り合う第１部分同士と、前記複数の第２部分の内で前記隣り合う第１部分同士に対応する隣り合う第２部分同士とで囲まれた各領域から、前記隣り合う第１部分同士の側面上部及び前記隣り合う第２部分同士の側面上部に沿って、前記ベース層内に向けて形成された、前記第１導電型の複数の第２主電極領域と、
    前記トレンチの上面よりも下部に位置する様に前記トレンチ内に形成されて、前記ゲート絶縁膜を介して前記トレンチを充填するゲート制御電極と、
    前記ベース層の上面上、前記ゲート制御電極の上面上、前記ゲート絶縁膜の上面上、及び前記第１主面の前記ターミナル領域内で前記ベース層の終端よりも外側の領域上に形成された絶縁層と、
    前記複数の第２主電極領域の各々が有する上面の一部、及び、前記ベース層の内で前記複数の第２主電極領域の各々で囲まれた部分の上面を露出する様に、前記絶縁層内に形成された複数の第１コンタクト部と、
    前記ベース層の内で、前記境界と、前記隣り合う第１部分同士の側面と、前記複数の第２部分の内で前記境界に対面した第２部分の側面とで規定される各部分の一部上面を露出する様に、前記絶縁層内に形成された複数の第２コンタクト部と、
    前記複数の第１コンタクト部内、前記複数の第２コンタクト部内、及び前記絶縁層の内で前記第１主面の前記セル領域上に位置する部分の上に形成されており、前記第２方向に沿って延在していると共に、前記複数の第２主電極領域の各々及び前記ベース層と電気的に接続された第２主電極と、
    前記複数の第１部分の各々を充填する前記ゲート制御電極の各部における上面の内で、前記境界から前記第１方向に沿って第４距離だけ離れた第１箇所と、前記境界から前記第１方向に沿って前記第４距離よりも長い第５距離だけ離れた第２箇所とで挟まれた部分を露出する様に、前記複数の第１部分の各々毎に前記絶縁層内に形成された複数の第３コンタクト部と、
    前記複数の第３コンタクト部の各々内、前記絶縁層の内で前記境界と前記境界から前記セル領域側へ前記第１方向に沿って前記第５距離よりも長い第３距離だけ離れた箇所とで規定される部分の上、及び、前記絶縁層の内で前記境界と前記境界から前記ターミナル領域側へ前記第１方向に沿って前記第１距離よりも大きい第２距離だけ離れた箇所とで規定される部分の上に形成されており、前記第２方向に沿って延在していると共に、前記複数の第３コンタクト部を介して前記ゲート制御電極と電気的に接続されたゲート電極とを備えることを特徴とする、
    絶縁ゲート型半導体装置。
  16. 請求項１５記載の絶縁ゲート型半導体装置であって、
    前記ゲート制御電極を第１ゲート制御電極と定義するとき、
    前記第１主面の前記ターミナル領域上に形成された前記絶縁層の内で、前記ベース層の前記終端よりも外側に位置し且つ少なくとも前記ゲート電極の下方に位置する部分の内部に配設されており、前記第２方向に沿って延在した第２ゲート制御電極と、
    前記第２ゲート制御電極の上面の一部を露出する様に前記絶縁層内に形成されており、前記ゲート電極によって充填された第４コンタクト部とを更に備えており、
    前記ゲート電極は、前記第４コンタクト部を介した前記第２ゲート制御電極との電気的接続をも有することを特徴とする、
    絶縁ゲート型半導体装置。
  17. （ａ）第１導電型の半導体基板の主面から第３方向に沿って前記半導体基板の内部にまで第２導電型のベース層を形成する工程と、
    （ｂ）前記ベース層を貫通しつつ、前記主面に平行で且つ前記第３方向に直交する第１方向に向けて延在しており、前記半導体基板の前記内部に底面を有する第１トレンチと、前記ベース層を貫通しつつ、且つ、前記第１トレンチの前記第１方向における一端部と連結しつつ前記第１方向及び前記第３方向に直交する第２方向に向けて延在しており、前記半導体基板の前記内部に底面を有する第２トレンチとを形成する工程と、
    （ｃ）前記第１トレンチの前記底面上及び側面上に第１ゲート酸化膜を形成し、且つ、前記第２トレンチの前記底面上及び側面上に第２ゲート酸化膜を形成する工程と、
    （ｄ）前記第１ゲート酸化膜を介して前記第１トレンチ内を充填する第１ゲート制御電極と、前記第２ゲート酸化膜を介して前記第２トレンチ内を充填する第２ゲート制御電極とを形成する工程と、
    （ｅ）前記第１ゲート制御電極の上面及び前記第２ゲート制御電極の上面を被覆する絶縁層を前記半導体基板の前記主面上に形成する工程と、
    （ｆ）前記第２ゲート制御電極の前記上面を露出させるゲートコンタクト部を前記絶縁層内に形成する工程と、
    （ｇ）前記ゲートコンタクト部を充填すると共に、前記ベース層の前記第１方向における終端部よりも外側に張り出した一端部を有するゲート電極を前記絶縁層の上面上に形成する工程とを備えたことを特徴とする、
    ゲート配線構造の製造方法。
  18. 請求項１７記載のゲート配線構造の製造方法であって、
    前記工程（ｄ）は、
    前記半導体基板の前記主面の内で前記ベース層の前記終端部よりも外側に位置する部分の上に、絶縁酸化膜を介して、第３ゲート制御電極を形成する工程を含んでおり、
    前記工程（ｅ）で形成される前記絶縁層は前記第３ゲート制御電極を被覆しており、
    前記工程（ｆ）は、
    前記ゲート電極の前記一端部よりも内側に位置する前記第３ゲート制御電極の上面部分を露出させる別のゲートコンタクト部を前記絶縁層内に形成する工程を含んでおり、
    前記工程（ｇ）で形成される前記ゲート電極は前記別のゲートコンタクト部をも充填していることを特徴とする、
    ゲート配線構造の製造方法。
  19. （ａ）第１導電型の半導体基板の主面から第３方向に沿って前記半導体基板の内部にまで第２導電型のベース層を形成する工程と、
    （ｂ）前記ベース層を貫通しつつ、前記主面に平行で且つ前記第３方向に直交する第１方向に向けて延在しており、前記半導体基板の前記内部に底面を有する第１トレンチと、前記ベース層を貫通しつつ、且つ、前記第１トレンチの前記第１方向における一端部と連結しつつ前記第１方向及び前記第３方向に直交する第２方向に向けて延在しており、前記半導体基板の前記内部に底面を有する第２トレンチとを形成する工程と、
    （ｃ）前記第１トレンチの前記底面上及び側面上に第１ゲート酸化膜を形成し、且つ、前記第２トレンチの前記底面上及び側面上に第２ゲート酸化膜を形成する工程と、
    （ｄ）前記第１ゲート酸化膜を介して前記第１トレンチ内を充填する第１ゲート制御電極と、前記第２ゲート酸化膜を介して前記第２トレンチ内を充填する第２ゲート制御電極とを形成する工程と、
    （ｅ）前記第１ゲート制御電極の上面及び前記第２ゲート制御電極の上面を被覆する絶縁層を前記半導体基板の前記主面上に形成する工程と、
    （ｆ）前記第２ゲート制御電極の前記上面を露出させるゲートコンタクト部と、前記第２トレンチよりも外側に位置する前記ベース層の上面部分を露出させるソースコンタクト部とを、前記絶縁層内に形成する工程と、
    （ｇ）前記ゲートコンタクト部を充填するゲート電極と、前記ソースコンタクト部を充填し且つ前記ベース層の前記第１方向における終端部よりも外側に張り出した一端部を有するソース電極とを、前記絶縁層の上面上に形成する工程とを備えたことを特徴とする、
    ゲート配線構造の製造方法。
JP2002061696A 2002-03-07 2002-03-07 絶縁ゲート型半導体装置及びゲート配線構造の製造方法 Expired - Fee Related JP3673231B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002061696A JP3673231B2 (ja) 2002-03-07 2002-03-07 絶縁ゲート型半導体装置及びゲート配線構造の製造方法
US10/273,001 US6642600B2 (en) 2002-03-07 2002-10-18 Insulated gate semiconductor device having first trench and second trench connected to the same
DE10261464.4A DE10261464B4 (de) 2002-03-07 2002-12-31 Isolierte Gatehalbleitervorrichtung mit einer Grabenstruktur
KR10-2003-0001589A KR100462537B1 (ko) 2002-03-07 2003-01-10 절연게이트형 반도체장치 및 게이트 배선구조의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002061696A JP3673231B2 (ja) 2002-03-07 2002-03-07 絶縁ゲート型半導体装置及びゲート配線構造の製造方法

Publications (2)

Publication Number Publication Date
JP2003258254A JP2003258254A (ja) 2003-09-12
JP3673231B2 true JP3673231B2 (ja) 2005-07-20

Family

ID=27784867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002061696A Expired - Fee Related JP3673231B2 (ja) 2002-03-07 2002-03-07 絶縁ゲート型半導体装置及びゲート配線構造の製造方法

Country Status (4)

Country Link
US (1) US6642600B2 (ja)
JP (1) JP3673231B2 (ja)
KR (1) KR100462537B1 (ja)
DE (1) DE10261464B4 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003096554A2 (en) * 2002-05-13 2003-11-20 Thomson Licensing S.A. Seamless public wireless local area network user authentication
US6963090B2 (en) * 2003-01-09 2005-11-08 Freescale Semiconductor, Inc. Enhancement mode metal-oxide-semiconductor field effect transistor
JP4292964B2 (ja) * 2003-08-08 2009-07-08 三菱電機株式会社 縦型半導体装置
DE102004024660A1 (de) * 2004-05-18 2005-12-15 Infineon Technologies Ag Integrierte Halbleiterbauelementanordnung und Verfahren zu deren Herstellung
DE102004063946B4 (de) 2004-05-19 2018-03-22 Infineon Technologies Ag Transistoranordnungen mit einer in einem Trennungstrench angeordneten Elektrode
DE102004063560B4 (de) * 2004-12-30 2009-01-29 Infineon Technologies Ag Kapazitive Struktur und Verfahren zur Herstellung einer kapazitiven Struktur
CN101273462A (zh) * 2005-09-29 2008-09-24 Nxp股份有限公司 带有改进的接触焊盘的半导体器件及其制造方法
JP2007142138A (ja) * 2005-11-18 2007-06-07 Mitsubishi Electric Corp 半導体装置
US7566913B2 (en) * 2005-12-02 2009-07-28 Nitronex Corporation Gallium nitride material devices including conductive regions and methods associated with the same
US7633120B2 (en) * 2006-08-08 2009-12-15 Alph & Omega Semiconductor, Ltd. Inverted-trench grounded-source field effect transistor (FET) structure using highly conductive substrates
JP4611270B2 (ja) * 2006-09-27 2011-01-12 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
DE102007040791B4 (de) 2007-08-28 2018-09-13 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung desselben
US7816229B2 (en) * 2008-09-30 2010-10-19 Infineon Technologies Austria Ag Semiconductor device with channel stop trench and method
JP2010238885A (ja) * 2009-03-31 2010-10-21 Renesas Electronics Corp 半導体装置とその製造方法
JP5636254B2 (ja) 2009-12-15 2014-12-03 株式会社東芝 半導体装置
JP5512455B2 (ja) 2010-08-02 2014-06-04 株式会社東芝 半導体装置
JP6290526B2 (ja) 2011-08-24 2018-03-07 ローム株式会社 半導体装置およびその製造方法
JP5742627B2 (ja) 2011-09-26 2015-07-01 住友電気工業株式会社 半導体装置および半導体装置の製造方法
JP6034150B2 (ja) * 2012-11-16 2016-11-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5799047B2 (ja) * 2013-03-22 2015-10-21 株式会社東芝 半導体装置、及びその製造方法
JP6020317B2 (ja) * 2013-04-05 2016-11-02 三菱電機株式会社 半導体素子
CN105745758B (zh) * 2013-11-29 2019-05-10 Abb瑞士股份有限公司 绝缘栅双极晶体管
CN104752207B (zh) * 2013-12-27 2018-04-27 中芯国际集成电路制造(上海)有限公司 Trench MOS器件的制造方法
DE112015004374B4 (de) 2014-09-26 2019-02-14 Mitsubishi Electric Corporation Halbleitervorrichtung
US9935101B2 (en) 2016-07-27 2018-04-03 International Business Machines Corporation Vertical field effect transistor with uniform gate length
JP6820811B2 (ja) 2017-08-08 2021-01-27 三菱電機株式会社 半導体装置および電力変換装置
JP7319496B2 (ja) * 2020-03-17 2023-08-02 株式会社東芝 半導体装置
JP7490995B2 (ja) 2020-03-17 2024-05-28 富士電機株式会社 炭化珪素半導体装置
US20230420527A1 (en) * 2022-06-23 2023-12-28 Wolfspeed, Inc. Gate trench power semiconductor devices having improved breakdown performance and methods of forming such devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072266A (en) 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US5597765A (en) 1995-01-10 1997-01-28 Siliconix Incorporated Method for making termination structure for power MOSFET
US5763915A (en) 1996-02-27 1998-06-09 Magemos Corporation DMOS transistors having trenched gate oxide
EP1009035B1 (en) * 1997-08-29 2004-07-21 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device and method for manufacturing the same
JPH11121741A (ja) 1997-10-14 1999-04-30 Toshiba Corp 半導体装置
US6316806B1 (en) * 1999-03-31 2001-11-13 Fairfield Semiconductor Corporation Trench transistor with a self-aligned source
DE19935442C1 (de) 1999-07-28 2000-12-21 Siemens Ag Verfahren zum Herstellen eines Trench-MOS-Leistungstransistors

Also Published As

Publication number Publication date
KR100462537B1 (ko) 2004-12-18
DE10261464B4 (de) 2021-08-12
KR20030074124A (ko) 2003-09-19
US20030168713A1 (en) 2003-09-11
US6642600B2 (en) 2003-11-04
DE10261464A1 (de) 2003-10-02
JP2003258254A (ja) 2003-09-12

Similar Documents

Publication Publication Date Title
JP3673231B2 (ja) 絶縁ゲート型半導体装置及びゲート配線構造の製造方法
US7800185B2 (en) Closed trench MOSFET with floating trench rings as termination
JP5048273B2 (ja) 絶縁ゲート型半導体装置
US5682048A (en) Groove-type semiconductor device
JP2504862B2 (ja) 半導体装置及びその製造方法
JP2001339063A (ja) 半導体装置およびその製造方法
JP7407252B2 (ja) 半導体装置
JP5537359B2 (ja) 半導体装置
JP2011114027A (ja) 電力用半導体装置
JP7369601B2 (ja) 半導体装置およびその製造方法
JP2002353452A (ja) 電力用半導体素子
CN102347353B (zh) 半导体装置
JP7319072B2 (ja) 半導体装置
US20220013666A1 (en) Semiconductor device
JP7290973B2 (ja) 半導体装置
JP2877408B2 (ja) 導電変調型ｍｏｓｆｅｔ
JP2007115888A (ja) 半導体装置
JPH10135458A (ja) 半導体装置
JP2018006648A (ja) 半導体装置
JP4432332B2 (ja) 半導体素子及びその製造方法
US20220149190A1 (en) Semiconductor device and method for manufacture thereof
JP7486399B2 (ja) 半導体装置および半導体装置の製造方法
JP2009004707A (ja) 絶縁ゲート型半導体装置
JP3293603B2 (ja) 電力用半導体装置
JPH08213604A (ja) パワーｍｏｓｆｅｔ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050421

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080428

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees