CN105745758B - 绝缘栅双极晶体管 - Google Patents

绝缘栅双极晶体管 Download PDF

Info

Publication number
CN105745758B
CN105745758B CN201480065131.6A CN201480065131A CN105745758B CN 105745758 B CN105745758 B CN 105745758B CN 201480065131 A CN201480065131 A CN 201480065131A CN 105745758 B CN105745758 B CN 105745758B
Authority
CN
China
Prior art keywords
layer
electrode
gate
conductive layer
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480065131.6A
Other languages
English (en)
Other versions
CN105745758A (zh
Inventor
C.科瓦斯塞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Co ltd
Original Assignee
ABB Technology AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Technology AG filed Critical ABB Technology AG
Publication of CN105745758A publication Critical patent/CN105745758A/zh
Application granted granted Critical
Publication of CN105745758B publication Critical patent/CN105745758B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Abstract

本公开提供一种绝缘栅双极晶体管，其具有第一栅极单元和第二栅极单元，和至少两个第三沟槽栅电极。该第一栅极单元包括至少两个第一沟槽栅电极，该第二栅极单元包括至少一个第二沟槽栅电极。该晶体管易于制造，因为第三沟槽栅电极可以与第一栅极单元同时制造，而不需要额外掩模用于形成该第三沟槽栅电极。该晶体管引入了横向有源沟槽，其能够在假沟槽侧（即，朝着第二栅单元的侧）处使基极层与高掺杂条断开而没有任何额外掩模。

Description

绝缘栅双极晶体管
技术领域
本发明涉及功率半导体器件的领域。它涉及根据权利要求1的序言的绝缘栅双极。
背景技术
在WO 2013/007654 A1中描述现有技术的IGBT，其具有沟槽栅电极。IGBT包括发射极侧与集电极侧之间的（n-）低掺杂漂移层。朝着集电极侧，在漂移层上设置集电极层。p掺杂基极层设置在漂移层与发射极电极之间。基极层通过n掺杂增强层而完全与漂移层分离，该n掺杂增强层比漂移层更高掺杂。由于增强层，损耗被降低。朝着发射极侧在基极层上设置n掺杂源区并且它与发射极电极电接触。源区具有比漂移层更高的掺杂浓度。
至少两个第一沟槽栅电极在基极层横向设置并且比基极层更深地从发射极侧延伸到漂移层内。每个第一沟槽栅电极通过第三绝缘层而与任何环绕层或区（基极层、增强层和漂移层）分离。
第一沟道可由两个第一沟槽栅电极之间的发射极电极、源区、基极层和漂移层形成。源区设置在两个第一沟槽栅电极之间。沟槽栅电极可具有专家众所周知的任何设计，像分格式设计、全条带或部分条带。第一沟槽栅电极通过另一个绝缘层而与发射极电极绝缘。
“接地”栅电极包括第二沟槽栅电极和第五导电层，两者都接地，即它们在发射极电极的电位上。第二沟槽栅电极在基极层横向设置并且比基极层更深地延伸到漂移层内。第二沟槽栅电极通过第三绝缘层而与环绕它的层（即，基极层、增强层和漂移层）分离。
导电第五层覆盖第二沟槽栅电极并且在其外部横向地延伸至少到基极层上面的区。第二沟槽栅电极机械和电连接到导电层。导电层在凹陷处与第二沟槽栅电极接触并且它由此接地。
第二沟槽栅电极具有发射极电极的电位，并且由此将可控沟槽限制在设计的有源沟道区。短路到栅极（有源）沟槽之间的区中的发射极电极的T沟道的使用通过在阻断状态中防止电场线在有源沟道单元处拥挤而提供需要的阻断能力。
根据WO 2006/125330 A1，可设置具有比p基极层更高掺杂浓度的p掺杂条使得源区、基极层、第一和第二沟槽栅电极在条处端接。条延伸到晶圆表面。条在在与发射极侧平行的平面中垂直于第一源区附着到第一沟槽栅电极的方向或垂直于增强层将基极层与第二沟槽栅电极分离的方向来延伸。p+条应被偏置，即电连接到发射极电极，因此在动态雪崩期间对空穴提供备选路径。这样，在动态雪崩期间的空穴电流部分流过p+条，从而允许单元临界闭锁电流而获得较高值的总关断电流。然而对于这样的情况，高掺杂p条将在有源单元中的发射极电极与第二栅单元侧上的基极层之间创建不可取的低阻抗路径，从而实现在传导状态期间在假沟槽（第二栅单元）区域中累积的空穴的排放。因此，具有偏置p+条的器件将比具有全浮p+条的器件具有更高传导损耗。
发明内容
本发明的目的是提供具有减少的导通态和开关损耗、提高的阻断能力和良好的可控性的功率半导体器件，其比现有技术的器件更易于制造。
该问题通过具有权利要求1的特性的半导体器件解决。
发明性绝缘栅双极晶体管在发射极侧上的发射极电极和与发射极侧相对的集电极侧上的集电极的电极之间具有下列层：
-第一传导类型的低掺杂漂移层；
-与第一传导类型不同的第二传导类型的集电极层，其设置在漂移层与集电极的电极之间并且与集电极的电极电接触；
-第二传导类型的基极层，该基极层设置在漂移层与发射极电极之间，该基极层与发射极电极电接触；
-第一传导类型的源区，其朝着发射极侧设置在基极层上并且与发射极电极电接触，该源区具有比漂移层更高的掺杂浓度；
-第一栅单元，其包括至少两个第一沟槽栅电极和至少两个平面栅电极。每个第一沟槽栅电极具有第一导电层和第一绝缘层，其中每个第一导电层通过至少两个第一绝缘层中的一个而与第一或第二传导类型的邻近所述第一沟槽栅电极的任何层分离。源区邻接至少一个第一沟槽栅电极。每个平面栅电极具有第二导电层和第二绝缘层，其中每个第二导电层通过至少两个第二绝缘层中的一个而与第一或第二传导类型的邻近所述平面栅电极的任何层分离；
-第二栅单元，其包括至少一个第二沟槽栅电极，其中该至少一个第二沟槽栅电极包括第三导电层和第三绝缘层，该至少一个第二沟槽栅电极通过第三绝缘层而与第一或第二传导类型的邻近第二沟槽栅电极的任何层分离。至少一个第三导电层电连接到发射极电极。至少一个第三导电层可被第五导电层覆盖，由此形成假沟槽，该第五导电层连接多个该至少一个第三导电层。在该实施例中，该至少一个第三导电层与发射极电极的接触可经由第五导电层而实现。每个第二导电层与第一导电层接触使得第一和第二导电层形成自身封闭的第一形状，第一栅单元通过该第一形状包封第二栅单元。
-至少两个第三沟槽栅电极，其中的每个具有第四导电层和第四绝缘层，其中该第四导电层通过第四绝缘层而与第一或第二传导类型的邻近所述第三沟槽栅电极的任何层分离。该至少两个第三沟槽栅电极中的每个设置在该至少一个平面栅电极中的一个与第二栅单元之间使得至少一个第一和第三沟槽栅电极电连接并且形成自身封闭的第二形状使得该第二形状包封第二栅单元；
-第二传导类型的至少两个条，其中的每个设置在平面栅电极下面使得每个条使平面栅电极与至少在与第三沟槽栅电极相对的侧上的第一或第二传导类型的任何其他层分离。至少两个条延伸到发射极电极并且与之电接触。
至少两个条具有比基极层更高的最大掺杂浓度或从发射极侧更大的深度中的至少一个。
-至少两个第三沟槽栅电极中的每个使至少两个条中的一个和至少两个平面栅电极中的一个与第二栅单元分离。基极层使第二栅单元在与发射极侧平行的平面中与包封第二形状分离。
由于第三沟槽栅电极，设置在第二栅单元侧处的基极层的部分与高掺杂条断开。
第二沟槽栅电极连接到第一栅单元，并且从而，第三沟槽栅电极在与第一栅单元相同的电位上。该第三沟槽栅电极使连接到发射极电极的高掺杂p条与第二栅单元侧上的基极层断开，因此防止发射极电极处的陡变区中建立的电荷通过高掺杂p+条排放。因此，器件保持低传导损耗同时保持针对动态雪崩的鲁棒性（由于高掺杂p+条动作）。
发明性器件易于制造，因为第三沟槽栅电极可以与第一栅单元同时制造，即对于它的创建不需要额外掩模。
发明性IGBT引入横向有源沟槽，其能够在假沟槽侧（即，朝着第二栅单元的侧）处使基极层与高掺杂条断开而没有任何额外掩模。这样的横向“隔离”沟槽（连接到第一沟槽栅电极的有源栅电位）也提高环绕假沟槽的第五导电多层板的陡变区中的电荷累积，从而对传导损耗提供进一步改进。
深和/或高掺杂条在第一沟槽栅电极处连接发射极单元区中的沟道扩散，但在假沟槽所在的PiN区中保持与它隔离（由于第三沟槽栅电极充当隔离沟槽）。
根据本发明的另外的优势将从从属权利要求显而易见。
附图说明
本发明的主旨将在下列正文中参照附图更加详细地说明，其中：
图1示出根据本发明的IGBT的示范性实施例的顶视图；
图2至7示出根据本发明的IGBT的不同实施例通过图1的线A-A’ 的切割；以及
图8至11示出根据本发明的IGBT的不同实施例通过图1的线B-B’ 的切割；
图12示出通过图1的线C-C’ 的切割；以及
图13示出通过图1的线A-A’ 的切割。
在附图中使用的标号和它们的含义在标号列表中总结。一般，对相似或相似功能的部件给予相同的标号。描述的实施例意为示例并且不应限制本发明。
具体实施方式
图1示出根据本发明的绝缘栅双极晶体管（也叫作IGBT）1的顶视图，而图2至7示出沿图1中的线A-A’的切割，图8和9示出沿图1中的线B-B’的切割并且图12示出沿图1中的线C-C’的切割。
图2中示出的IGBT 1在发射极侧12上的发射极电极10和与发射极侧12相对的集电极侧16上的集电极的电极14之间具有层。
低（n-）掺杂漂移层2设置在IGBT 1中。示范性地，漂移层2具有恒定低的掺杂浓度。其中，漂移层2的大致恒定掺杂浓度意指掺杂浓度在整个漂移层2中是大致均匀的，然而不排除可能存在漂移层2内掺杂浓度中的波动是大约分数五分之一。由于应用需要选择漂移层厚度和掺杂浓度。漂移层2的示范性掺杂浓度在5*1012cm-3和5*1014cm-3之间。
p掺杂集电极层5（其与集电极的电极14电接触）设置在漂移层2与集电极的电极14之间。集电极层5可示范性地具有在5*1015…1*1017cm-3范围内的最大掺杂浓度。
图6示出另一个发明性IGBT 1，其包括具有比漂移层2更高掺杂浓度的n掺杂层28，该缓冲层28设置在漂移层2与集电极层5之间。
发明性发射极侧设计也可以适用于反向导通IGBT（图7），其中在与集电极层5相同的平面中（即，在集电极侧16上并且在集电极层5横向）设置n掺杂第一区26，如在图7中示出的。第一区26从而与集电极层5交替设置。第一区26具有比漂移层8更高的掺杂浓度并且如存在的话还具有比缓冲层28更高的最大掺杂浓度。
p掺杂基极层3设置在漂移层2与发射极电极10之间，该基极层3与发射极电极10电接触。基极层3可具有至多1*1018cm-3的最大掺杂浓度。
n掺杂源区4朝着发射极侧12设置在基极层3上并且与发射极电极10电接触，该源区4具有比漂移层2更高的掺杂浓度。源区4设置在基极层3上这一术语将意指在源区4被设置的区域中，它设置在基极层3与发射极侧12之间，即在基极层4与设置在发射极侧12（像发射极电极10）上的掺杂层顶部的任何电极或绝缘层或像第五绝缘层614的绝缘层之间。从而，基极层3使源区4与漂移层2分离。
在图13中示出的另一个备选实施例中，具有比漂移层2更高掺杂浓度的n掺杂增强层24设置在基极层3与漂移层2之间，使得增强层24使基极层3与漂移层2分离。
第一栅单元6包括至少两个沟槽栅电极61和至少两个平面栅电极62。每个第一沟槽栅电极61具有第一导电层610和第一绝缘层612，其中每个第一导电层610通过该至少两个第一绝缘层612中的一个而与邻近所述第一沟槽栅电极61的任何n或p层分离。第五绝缘层614覆盖第一导电层610，并且从而使第一导电层610与发射极电极10绝缘。源区4邻接至少一个第一沟槽栅电极61。源区4与发射极电极10电接触并且延伸到至少两个第一绝缘层612中的至少一个，使得可形成从漂移层2通过基极层3到源区5的沟道。
每个平面栅电极62具有第二导电层620和第二绝缘层622，其中每个第二导电层620通过该至少两个第二绝缘层622中的一个而与邻近所述平面栅电极62的任何n或p掺杂层分离。每个第二导电层620设置在第一主侧12上的p+掺杂条35顶部。从而，p+掺杂条将平面栅电极62与任何其他掺杂层分离。
每个第二导电层620与第一导电层610接触使得第一和第二导电层610、620形成自身封闭的第一形状。示范性地，第一和第二导电层610、620以第一形状交替设置。从而，第一形状是自包含的并且第一和第二导电层610、620在相同电位上。图12示出通过图1的线C-C’的切割。
示范性地，两个第一导电层610彼此相对设置并且两个第二导电层620彼此相对设置使得第一和第二导电层610、620在与发射极侧12平行的平面中垂直设置，从而形成第一形状。两个第二导电层620连接第一导电层使得在第一形状内设置包封区域。第一形状仅将第二栅单元被设置的区域包封到横侧，即与第一和第二主侧12、16垂直。在“横向”的情况，将涵盖这样的情况，其中第一导电层610设置直至第一主侧12并且第二导电层620设置在第一主侧12顶部，而层610、620邻近彼此。从而，从顶视图来看（即，从与第一主侧12垂直的视图来看），第一形状包封第二栅单元7。从而，通过邻近彼此的第一和第二导电层610、620，形成第一形状。同样在其中第一和第二导电层610、620设置在不同平面（其中这些平面与发射极侧12平行设置）但通过界面（第一和第二导电层610、620在其处彼此接触）而连接到彼此的情况下，将形成自身封闭的第一形状，第一栅单元6通过该第一形状来包封第二栅单元7。
第二栅单元7包括至少一个第二沟槽栅电极71。每个第二沟槽栅电极71包括第三绝缘层712和第三导电层710，其具有电接触11，第三导电层710经由该电接触11而电连接到发射极电极10。
在示范性实施例中，在第二栅单元7的区域中未设置源区。备选地，源区4与第三沟槽栅电极71的第三绝缘层712（图4）接触或至少延伸到绝缘层614或甚至714（第一沟槽栅电极61与第二沟槽栅电极71之间）下面的区（图3）。基极层3也可设置在第二栅单元的区域中（如在图2中示出的）或它可恰好延伸到绝缘层614或714下面的区（图3、5、10和11）。
在另一个示范性实施例中，第二栅单元7包括多个第二沟槽栅电极71，其离彼此一定距离设置，该距离最大对应于第二沟槽栅电极自发射极电极12的深度。该深度将是第二沟槽栅电极71自发射极侧12的最大延伸（深度）。第二沟槽栅电极71可形成为条带，其在与发射极侧12平行的平面中在长度方向上具有延伸，该延伸比它在宽度方向（例如，与长度方向垂直）上的延伸更大，示范性地，长度是它的宽度的至少五倍。在至少一个第三导电层710顶部，可设置第八绝缘层714，其覆盖至少一个第三导电层710（除与发射极电极10的接触外）（图5）。
在另一个示范性实施例中，器件包括多个第三导电层710，其被第五导电层72覆盖，该第五导电层72与多个第三导电层710连接。第五导电层72通过第八绝缘层714而与任何n或p掺杂层分离。在该实施例中，多个第三导电层71与发射极电极10的接触11可经由第五导电层72而实现。示范性地，第五导电层72由与至少一个第三导电层710相同的材料制成。
第五导电层72可在与发射极侧12平行的平面中在第三导电层710外部延伸小于第二（假）沟槽栅电极与第一沟槽栅电极（有源）61、71之间的距离以便防止它们之间的短路。该距离在第一沟槽栅电极61与这样的第二沟槽栅电极71（其最接近第一沟槽栅电极61设置）之间来测量。第五导电层72可完全覆盖至少一个第三导电层71中的每个。
通过在发射极电极10与第二沟槽栅电极71或第五导电层72之间的其接触11，导电层72和第二沟槽栅电极71在与发射极电极10相同的电位上。层71、72因此并未像第一沟槽栅电极61一样可控。从而，它们对开关性能没有负面影响（由于对栅的电容效应增加）。
至少两个第三沟槽栅电极8设置在至少一个平面栅电极62中的一个与第二栅单元7之间使得至少两个第一和第三栅电极61、8电连接并且形成自身封闭的第二形状使得至少两个平面栅电极62和至少两个第一沟槽栅电极61包封第二栅单元7，使得每个第三沟槽栅电极8将至少两个条35中的至少一个和至少两个平面栅电极62中的至少一个与第二栅单元7分离。基极层3在与发射极侧12平行的平面中将第二栅单元7与包封第二形状分离。
至少两个第三沟槽栅电极8中的每个具有第四导电层80和第四绝缘层82，其中该第四导电层80通过第四绝缘层82而与邻近所述第三沟槽栅电极的任何n或p掺杂层分离。导电第四层80被第七绝缘层84覆盖，其由此将导电第四层80与发射极电极10分离。
从而，第二形状是自包含的并且第一和第三导电层610、80在相同电位上。示范性地，两个第一导电层610彼此相对设置并且两个第三导电层620彼此相对并且与导电层620垂直设置使得第一和第三导电层610、80在与发射极侧12平行的平面中垂直设置，由此形成第二形状。两个第三导电层80连接第一导电层使得在第二形状内设置包封区域。第二形状将第二栅单元被设置的区域仅仅包封到横侧，即与第一和第二主侧12、16垂直。
示范性地，第三沟槽栅电极8与平面栅电极62平行设置。因为第三沟槽栅电极8连接到第一沟槽栅电极61并且这些连接到平面栅电极62，栅电极61、62、8全部在相同电位上。
至少两个p掺杂条35设置在平面栅电极62下面使得每个条35将至少一个平面栅电极62与至少在与第三沟槽栅电极8相对的侧上的任何其他n或p掺杂层分离。至少一个条35具有比基极层3更高的最大掺杂浓度或自发射极侧12更大深度中的至少一个。至少一个条35中的至少一个可具有至多5*1018cm-3的最大掺杂浓度。
每个条35延伸到发射极电极10并且与之电接触。至少两个条35中的至少一个可在第一栅单元6外部与发射极电极10电接触。示范性地，条35形成为条带，其在与发射极侧12平行的平面中具有长度方向，其比宽度方向更大。条35沿它们的长度方向将平面栅电极62与其他掺杂层分离。条35在条带的两端沿它们的长度方向进一步延伸到发射极电极10。
在示范性实施例中，条35与这样的第三沟槽栅电极8分离，该第三沟槽栅电极8在所述条35与第二栅单元7之间以一定距离设置，该距离最大对应于所述第三沟槽栅电极8自发射极侧12的深度（图8和10）。第三沟槽栅电极8的深度将是第三沟槽栅电极8从发射极侧12延伸到的最大延伸。在条35与第三沟槽栅电极8之间，可设置基极层3。通过具有一定距离，电场的最大强度保持在沟槽底部、远离操作期间最大电流密度区，并且使得未从P+掺杂条35但从其他器件性质（像有源单元设计或晶圆材料）方面限制击穿电压。条35还可延伸到第三沟槽栅电极8的侧壁（图9和11），但它们未延伸到第三沟槽栅电极8以外的区域，即到第二栅单元7被设置的区域。
沟槽栅和平面栅电极610、620、710、80和第五导电层72可以由任何适合的导电材料制成，示范性地是多晶硅或金属。示范性地，它们由相同材料制成。器件本身可在硅或GaN或SiC晶圆基础上制成。
应该注意到术语“包括”不排除其他元件或步骤并且不定冠词“一”不排除复数。与不同实施例关联描述的元件也可组合。还应该注意到在权利要求中的标号将不解释为限制权利要求的范围。
参考符号列表
1 IGBT 10 发射极电极
11 电接触 12 发射极侧
14 集电极的电极 16 集电极侧
2 漂移层 26 第一区
28 缓冲层 3 基极层
35 条 4 源区
5 集电极层 6 第一栅单元
61 第一沟槽栅电极 610 第一导电层
612 第一绝缘层 614 第五绝缘层
62 平面栅电极 620 第二导电层
622 第二绝缘层 624 第六绝缘层
7 第二栅单元 71 第二沟槽栅电极
710 第三导电层 712 第三绝缘层
714 第八绝缘层 72 第五导电层
8 第三沟槽栅电极 80 第四导电层
82 第四绝缘层 84 第七绝缘层

Claims (14)

1.一种绝缘栅双极晶体管（1），其在发射极侧（12）上的发射极电极（10）和与所述发射极侧（12）相对的集电极侧（16）上的集电极的电极（14）之间具有下列层，包括：
-第一传导类型的低掺杂漂移层（2）；
-与第一传导类型不同的第二传导类型的集电极层（5），其设置在所述漂移层（2）与所述集电极的电极（14）之间并且与所述集电极的电极（14）电接触；
-第二传导类型的基极层（3），该基极层（3）设置在所述漂移层（2）与所述发射极电极（10）之间，该基极层（3）与所述发射极电极（10）电接触；
-第一传导类型的源区（4），其朝着所述发射极侧（12）设置在所述基极层（3）上并且与所述发射极电极（10）电接触，该源区（4）具有比所述漂移层（2）更高的掺杂浓度；
-第一栅单元（6），其包括至少两个第一沟槽栅电极（61）和至少两个平面栅电极（62），其中每个第一沟槽栅电极（61）具有第一导电层（610）和第一绝缘层（612），其中每个第一导电层（610）通过第一绝缘层（612）而与第一或第二传导类型的任何层分离，并且其中所述源区（4）邻接至少一个第一沟槽栅电极（61），
其中每个平面栅电极（62）具有第二导电层（620）和第二绝缘层（622），其中每个第二导电层（620）通过第二绝缘层（622）而与第一或第二传导类型的任何层分离，
-第二栅单元（7），其包括至少一个第二沟槽栅电极（71），其中所述至少一个第二沟槽栅电极（71）包括第三导电层（710）和第三绝缘层（712），该至少一个第二沟槽栅电极（71）通过所述第三绝缘层（712）而与第一或第二传导类型的任何层分离，其中所述至少一个第三导电层（71）电连接到所述发射极电极（10），
其中每个第二导电层（620）与第一导电层（610）接触使得所述第一和第二导电层（610，620）形成自身封闭的第一形状，所述第一栅单元（6）通过所述第一形状将所述第二栅单元（7）包封到所述第二栅单元的横侧，该横侧设置成垂直于所述发射极侧（12）和所述集电极侧（16），
-至少两个第三沟槽栅电极（8），其中的每个具有第四导电层（80）和第四绝缘层（82），其中所述第四导电层（80）通过所述第四绝缘层（82）而与第一或第二传导类型的任何层分离，其中第三沟槽栅电极（8）中的每个设置在所述至少两个平面栅电极（62）中的一个与所述第二栅单元（7）之间使得至少两个第一和第三沟槽栅电极（61，8）电连接并且形成自身封闭的第二形状，所述第二栅单元（7）被该第二形状包封，
-第二传导类型的至少两个条（35），其中的每个设置在所述平面栅电极（62）下面使得每个条（35）将平面栅电极（62）与至少在与第三沟槽栅电极（8）相对的侧上的第一或第二传导类型的任何其他层分离，其中所述至少两个条（35）延伸到所述发射极电极（10）并且与所述发射极电极（10）电接触，
其中所述至少两个条（35）具有比所述基极层（3）更高的最大掺杂浓度或自所述发射极侧（12）更大的深度中的至少一个，
-其中每个第三沟槽栅电极（8）将条（35）和平面栅电极（62）与所述第二栅单元（7）分离，其中所述基极层（3）将所述第二栅单元（7）在与所述发射极侧（12）平行的平面中与所述包封第二形状分离。
2.如权利要求1所述的绝缘栅双极晶体管（1），其特征在于所述至少两个条（35）中的至少一个与这样的第三沟槽栅电极（8）分离，所述第三沟槽栅电极（8）在所述条（35）与所述第二栅单元（7）之间以一定距离设置，所述距离最大对应于所述第三沟槽栅电极（8）自所述发射极侧（12）的深度。
3.如权利要求1所述的绝缘栅双极晶体管（1），其特征在于具有比所述漂移层（2）更高掺杂浓度的第一导电类型的增强层（24）设置在所述基极层（3）与所述漂移层（2）之间，其中所述增强层（24）将所述基极层（3）与所述漂移层（2）分离。
4.如权利要求1至3中任一项所述的绝缘栅双极晶体管（1），其特征在于所述绝缘栅双极晶体管（1）包括第一导电类型的第一区（26），其在所述集电极侧（16）上设置在所述集电极层（5）横向，该第一区（26）具有比所述漂移层（2）更高的掺杂浓度。
5.如权利要求1至3中任一项所述的绝缘栅双极晶体管（1），其特征在于所述第二栅单元（7）包括多个第二沟槽栅电极（71），其离彼此一定距离设置，该距离最大对应于所述第二沟槽栅电极（71）自所述发射极侧（12）的深度。
6.如权利要求1所述的绝缘栅双极晶体管（1），其特征在于至少一个第三导电层（71）被第五导电层（72）覆盖，所述第五导电层（72）连接多个所述至少两个第三导电层（71）并且其中所述至少一个第三导电层（71）与所述发射极电极（10）的接触（11）经由所述第五导电层（72）实现。
7.如权利要求6所述的绝缘栅双极晶体管（1），其特征在于所述第五导电层（72）由与所述至少两个第三导电层（710）相同的材料制成。
8.如权利要求6或7中任一项所述的绝缘栅双极晶体管（1），其特征在于所述第五导电层（72）在与所述发射极侧（12）平行的平面中在所述至少两个第三导电层（710）中的至少一个外部延伸小于每侧上所述第二与所述第一沟槽栅电极（61，71）之间的距离或其中所述第五导电层（72）完全覆盖所述至少一个第三导电层（71）中的每个。
9.如权利要求1至3、6和7中任一项所述的绝缘栅双极晶体管（1），其特征在于没有源区接触所述第三沟槽栅电极（8）。
10.如权利要求1至3、6和7中任一项所述的绝缘栅双极晶体管（1），其特征在于没有源区接触所述第二栅单元（7）。
11.如权利要求1至3、6和7中任一项所述的绝缘栅双极晶体管（1），其特征在于所述至少两个条（35）中的至少一个具有至多5*1018cm-3的最大掺杂浓度。
12.如权利要求1至3、6和7中任一项所述的绝缘栅双极晶体管（1），其特征在于所述基极层（3）具有至多1*1018cm-3的最大掺杂浓度。
13.如权利要求1至3、6和7中任一项所述的绝缘栅双极晶体管（1），其特征在于所述至少两个条（35）中的至少一个在所述第一栅单元（6）外部与所述发射极电极（10）电接触。
14.如权利要求1至3、6和7中任一项所述的绝缘栅双极晶体管（1），其特征在于所述至少两个条（35）中的至少一个在两侧上与所述发射极电极（10）电接触，所述至少两个条（35）中的每个在这两侧之间将所述至少一个平面栅电极（62）中的一个与至少在与第三沟槽栅电极（8）相对的侧上的第一或第二导电类型的任何其他层分离。
CN201480065131.6A 2013-11-29 2014-10-30 绝缘栅双极晶体管 Active CN105745758B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP13195083.4 2013-11-29
EP13195083 2013-11-29
PCT/EP2014/073361 WO2015078655A1 (en) 2013-11-29 2014-10-30 Insulated gate bipolar transistor

Publications (2)

Publication Number Publication Date
CN105745758A CN105745758A (zh) 2016-07-06
CN105745758B true CN105745758B (zh) 2019-05-10

Family

ID=49667087

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480065131.6A Active CN105745758B (zh) 2013-11-29 2014-10-30 绝缘栅双极晶体管

Country Status (5)

Country Link
US (1) US9825158B2 (zh)
EP (1) EP3075011B1 (zh)
JP (1) JP6356803B2 (zh)
CN (1) CN105745758B (zh)
WO (1) WO2015078655A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10770599B2 (en) * 2016-09-03 2020-09-08 Champion Microelectronic Corp. Deep trench MOS barrier junction all around rectifier and MOSFET
CN107275396B (zh) * 2017-08-07 2020-02-07 珠海零边界集成电路有限公司 一种沟槽栅igbt及其制作方法
DE102017129955B4 (de) * 2017-12-14 2021-10-07 Infineon Technologies Austria Ag Halbleitervorrichtung mit einem barrierengebiet sowie elektrische vorrichtung
CN108538910B (zh) 2018-02-13 2020-08-14 株洲中车时代电气股份有限公司 具有复合栅的igbt芯片
CN108428740B (zh) * 2018-02-13 2020-09-04 株洲中车时代电气股份有限公司 一种具有含虚栅的复合栅结构的igbt芯片
CN112930601B (zh) * 2018-10-18 2021-12-10 日立能源瑞士股份公司 绝缘栅极功率半导体器件及其制造方法
CN111725306B (zh) * 2019-03-22 2023-04-21 安建科技(深圳)有限公司 一种沟槽型功率半导体器件及其制造方法
EP4016638A1 (en) 2020-12-21 2022-06-22 Hitachi Energy Switzerland AG Power semiconductor device with an insulated trench gate electrode
CN214848639U (zh) * 2021-05-26 2021-11-23 珠海格力电器股份有限公司 半导体器件的元胞结构及半导体器件
EP4203069A1 (en) 2021-12-21 2023-06-28 Hitachi Energy Switzerland AG Power semiconductor device and manufacturiing method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102246309A (zh) * 2008-12-08 2011-11-16 飞兆半导体公司 具有增大的击穿电压特性的基于沟槽的功率半导体器件

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4090747B2 (ja) * 2002-01-31 2008-05-28 三菱電機株式会社 絶縁ゲート型半導体装置
JP3673231B2 (ja) * 2002-03-07 2005-07-20 三菱電機株式会社 絶縁ゲート型半導体装置及びゲート配線構造の製造方法
JP4945055B2 (ja) * 2003-08-04 2012-06-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4799829B2 (ja) * 2003-08-27 2011-10-26 三菱電機株式会社 絶縁ゲート型トランジスタ及びインバータ回路
JP4794545B2 (ja) * 2005-01-31 2011-10-19 新電元工業株式会社 半導体装置
WO2006125330A1 (en) * 2005-05-24 2006-11-30 Abb Schweiz Ag Cathode cell design
JP5135719B2 (ja) * 2006-06-05 2013-02-06 富士電機株式会社 トレンチ型絶縁ゲート半導体装置
JP5359182B2 (ja) * 2008-01-28 2013-12-04 富士電機株式会社 半導体装置
CN101933141B (zh) * 2008-01-29 2013-02-13 富士电机株式会社 半导体装置
KR101198289B1 (ko) * 2008-03-31 2012-11-07 미쓰비시덴키 가부시키가이샤 반도체장치
JP5239621B2 (ja) * 2008-08-20 2013-07-17 株式会社デンソー 半導体装置の製造方法
JP5228800B2 (ja) * 2008-10-29 2013-07-03 株式会社デンソー 絶縁ゲート型半導体装置の駆動回路
JP5491723B2 (ja) * 2008-11-20 2014-05-14 株式会社東芝 電力用半導体装置
JP5446233B2 (ja) * 2008-12-08 2014-03-19 株式会社デンソー 絶縁ゲート型半導体装置の駆動回路およびそれに適した半導体装置
JP5470826B2 (ja) * 2008-12-08 2014-04-16 株式会社デンソー 半導体装置
WO2010109596A1 (ja) * 2009-03-24 2010-09-30 トヨタ自動車株式会社 半導体装置
JP4957840B2 (ja) * 2010-02-05 2012-06-20 株式会社デンソー 絶縁ゲート型半導体装置
JP5636808B2 (ja) * 2010-08-17 2014-12-10 株式会社デンソー 半導体装置
US8716746B2 (en) * 2010-08-17 2014-05-06 Denso Corporation Semiconductor device
KR101534106B1 (ko) * 2011-07-05 2015-07-06 미쓰비시덴키 가부시키가이샤 반도체장치
KR101933244B1 (ko) * 2011-07-14 2018-12-27 에이비비 슈바이쯔 아게 절연형 게이트 바이폴라 트랜지스터
CN103733344B (zh) * 2011-09-08 2018-05-18 富士电机株式会社 半导体装置
JP6078961B2 (ja) * 2012-03-19 2017-02-15 富士電機株式会社 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102246309A (zh) * 2008-12-08 2011-11-16 飞兆半导体公司 具有增大的击穿电压特性的基于沟槽的功率半导体器件

Also Published As

Publication number Publication date
US9825158B2 (en) 2017-11-21
JP2017501567A (ja) 2017-01-12
JP6356803B2 (ja) 2018-07-11
US20160254376A1 (en) 2016-09-01
CN105745758A (zh) 2016-07-06
EP3075011A1 (en) 2016-10-05
WO2015078655A1 (en) 2015-06-04
EP3075011B1 (en) 2018-02-28

Similar Documents

Publication Publication Date Title
CN105745758B (zh) 绝缘栅双极晶体管
CN105431946B (zh) 具有平面状通道的垂直功率金氧半场效晶体管元胞
US10818782B2 (en) Insulated-gate bipolar transistor (IGBT) including a branched gate trench
US7893457B2 (en) Bipolar mosfet devices and methods for their use
KR101106535B1 (ko) 전력용 반도체 소자 및 그 제조방법
US9362351B2 (en) Field effect transistor, termination structure and associated method for manufacturing
US6548860B1 (en) DMOS transistor structure having improved performance
EP0185415B1 (en) Conductivity-enhanced combined lateral mos/bipolar transistor
CN112614879A (zh) 碳化硅器件的元胞结构、其制备方法及碳化硅器件
KR101933235B1 (ko) 전력 반도체 디바이스
CN105244381A (zh) 半导体装置
KR20120002455A (ko) 전력 반도체 디바이스
CN109923663A (zh) 半导体装置
US10199457B2 (en) Silicon carbide semiconductor device
CN105706241B (zh) Mos双极器件
CN107845677B (zh) 半导体装置
CN108365007A (zh) 绝缘栅双极型晶体管
KR20160026623A (ko) 반도체 장치
US10748988B2 (en) Semiconductor device
CN108305893B (zh) 半导体装置
CN116230773A (zh) 一种场效应晶体管
US20210083061A1 (en) High Density Power Device with Selectively Shielded Recessed Field Plate
US20240055498A1 (en) Semiconductor device and method for producing same
CN110246838A (zh) 具有高压场效应晶体管和结型场效应晶体管的半导体器件
CN114651335B (zh) 绝缘栅双极晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20180511

Address after: Baden, Switzerland

Applicant after: ABB Switzerland Co.,Ltd.

Address before: Zurich

Applicant before: ABB TECHNOLOGY Ltd.

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210622

Address after: Baden, Switzerland

Patentee after: ABB grid Switzerland AG

Address before: Baden, Switzerland

Patentee before: ABB Switzerland Co.,Ltd.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Swiss Baden

Patentee after: Hitachi energy Switzerland AG

Address before: Swiss Baden

Patentee before: ABB grid Switzerland AG

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240103

Address after: Zurich, SUI

Patentee after: Hitachi Energy Co.,Ltd.

Address before: Swiss Baden

Patentee before: Hitachi energy Switzerland AG