JP5239621B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5239621B2
JP5239621B2 JP2008211820A JP2008211820A JP5239621B2 JP 5239621 B2 JP5239621 B2 JP 5239621B2 JP 2008211820 A JP2008211820 A JP 2008211820A JP 2008211820 A JP2008211820 A JP 2008211820A JP 5239621 B2 JP5239621 B2 JP 5239621B2
Authority
JP
Japan
Prior art keywords
layer
gate electrode
trench
electrically connected
float
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008211820A
Other languages
English (en)
Other versions
JP2010050211A (ja
Inventor
雅紀 小山
好文 岡部
聖自 百田
浩二 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Denso Corp
Original Assignee
Fuji Electric Co Ltd
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Denso Corp filed Critical Fuji Electric Co Ltd
Priority to JP2008211820A priority Critical patent/JP5239621B2/ja
Publication of JP2010050211A publication Critical patent/JP2010050211A/ja
Application granted granted Critical
Publication of JP5239621B2 publication Critical patent/JP5239621B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、トレンチゲート構造の絶縁ゲート型トランジスタ(以下、IGBTという)等のようなトレンチゲート構造の半導体装置の製造方法に関するものである。
従来より、トレンチゲート構造のIGBT等の高耐圧絶縁ゲート型半導体素子として、例えば特許文献1に示されるIGBTを有する半導体装置が一般に知られている。
ここに示されたIGBTでは、エミッタ電極とのコンタクトが行われるn+型エミッタ領域がp型ベース領域内に選択的に形成されると共に、n+型エミッタ領域の無い部分にダミートレンチが形成されることで、偏り無い分布のトレンチゲート構造が備えられた構造とされている。つまり、n+型エミッタ領域をp型ベース領域の全域に形成するのではなく間引いて形成しつつ、間引かれた領域にもゲート電圧印加用のゲート電極が形成されるトレンチではないダミー用のダミーゲート電極が備えられるダミートレンチが配置されるようにしている。
このように、n+型エミッタ領域を選択的に形成することにより、高抵抗なp型ベース領域の伝導度変調を促進して通電損失を更に低減でき、ダミートレンチを形成することにより、耐圧を向上することができる。
そして、このような構造のIGBTにおいて、ダミーゲート電極の電位を安定させるために、ダミーゲート電極をn+型エミッタ領域が形成されていないフローティング状態のp型ベース領域(以下、フロート層という)、ゲート電極もしくはエミッタ電極に接続させる構造を採用することにより、より耐圧向上効果を発揮させられる。ただし、ダミーゲート電極をゲート電極に接続するとゲート容量が大きくなり、スイッチング特性が悪化するため、フロート層かエミッタ電極に接続させるのが好ましい。
特開2006−49455号公報
ダミーゲート電極のゲート酸化膜が破壊されるようなことになれば、この破壊されたゲート酸化膜を通じてリークが発生してしまう。このため、製品出荷前にダミートレンチ電極に対して電圧を掛け、p型ベース領域との間に電位差を発生させることでゲート酸化膜に電位ストレスを加え、ゲート酸化膜が所望の耐圧を得られるかをスクリーニング検査する必要がある。ところが、ダミーゲート電極をフロート層もしくはエミッタ電極と電気的に接続していると、ゲート酸化膜に適切な電位ストレスを掛けることができなくなり、スクリーニング検査が行えなくなる。
本発明は上記点に鑑みて、ダミーゲート電極のゲート絶縁膜のスクリーニング検査工程が適切に行える半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、フロート層(3b、3c)のうち少なくとも一部とダミーゲート電極(8b)とを電気的に接続する前にダミーゲート電極(8b)に電圧を印加してのスクリーニング検査を行うことを特徴としている。
このように、フロート層(3b、3c)のうち少なくとも一部とダミーゲート電極(8b)とを電気的に接続する前にスクリーニング検査工程を行うようにしている。これにより、ダミーゲート電極(8b)のゲート絶縁膜(7)が所望の耐圧を得られるものであるか否かを判別を適切に行うことが可能となる。
例えば、請求項2に記載の発明のように、フロート配線(12)、エミッタ電極(13)およびゲート配線(11)を形成する工程は、フロート配線(12)を下層部(12a)と上層部(12b)の2層を有した構造として形成し、該下層部(12a)におけるフロート層(3b、3c)のうち少なくとも一部と電気的に接続される部分とダミーゲート電極(8b)と電気的に接続される部分とが電気的に分離された構造となるように下層部(12a)を形成する工程と、下層部(12a)を形成した後、該下層部(12a)のうちダミーゲート電極(8b)と電気的に接続される部分に対して電圧を印加することによりスクリーニング検査を行う工程と、スクリーニング検査を行ったのち、下層部(12a)の上に上層部(12b)を形成することにより、該上層部(12b)を介して下層部(12a)におけるフロート層(3b、3c)のうち少なくとも一部と電気的に接続される部分とダミーゲート電極(8b)と電気的に接続される部分とが電気的に接続されるようにする工程と、を有した製造方法を採用できる。
このように、フロート配線(12)を下層部(12a)と上層部(12b)の二層を備えた構造とし、下層部(12a)ではダミーゲート電極(8b)に繋がる部分と、フロート層(3b、3c)のうち少なくとも一部と電気的に接続される部分とが電気的に分離された構造となるようにしている。そして、上層部(12b)の形成に先立って、スクリーニング検査工程を行うようにしている。これにより、ダミーゲート電極(8b)のゲート絶縁膜(7)が所望の耐圧を得られるものであるか否かを判別を適切に行うことが可能となる。
請求項3に記載の発明では、エミッタ領域(5)とダミーゲート電極(8b)とを電気的に接続する前にダミーゲート電極(8b)に電圧を印加してのスクリーニング検査を行うことを特徴としている。
このように、ダミーゲート電極(8b)をエミッタ電極(13)に電気的に接続する場合にも、エミッタ領域(5)とダミーゲート電極(8b)とを電気的に接続する前にスクリーニング検査を行うことで、請求項1と同様の効果を得ることができる。
例えば、請求項4に記載の発明のように、エミッタ電極(13)およびゲート配線(11)を形成する工程は、エミッタ電極(13)を下層部(13a)と上層部(13b)の2層を有した構造として形成し、該下層部(13a)のうちエミッタ領域(5)と電気的に接続される部分とダミーゲート電極(8b)と電気的に接続される部分とが電気的に分離された構造となるように下層部(13a)を形成する工程と、下層部(13a)を形成した後、該下層部(13a)のうちダミーゲート電極(8b)と電気的に接続される部分に対して電圧を印加することによりスクリーニング検査を行う工程と、スクリーニング検査を行ったのち、下層部(13a)の上に上層部(13b)を形成することにより、該上層部(13b)を介して下層部(13a)におけるエミッタ領域(5)と電気的に接続される部分とダミーゲート電極(8b)と電気的に接続される部分とが電気的に接続されるようにする工程と、を有した製造方法を採用できる。
このように、ダミーゲート電極(8b)をエミッタ電極(13)に電気的に接続する場合にも、エミッタ電極(13)を下層部(13a)と上層部(13b)の二層を有する構造とし、下層部(13a)ではダミーゲート電極(8b)に繋がる部分と、エミッタ領域(5)と電気的に接続される部分とが電気的に分離された構造となるようにすることで、請求項1と同様の効果を得ることができる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
(第1実施形態)
本発明の第1実施形態について説明する。図1は、本実施形態にかかるIGBTの上面レイアウト図である。図2は、図1に示す半導体装置のA−A断面図、図3は、図1に示す半導体装置のB−B断面図である。なお、図1は、断面図ではないが、図の理解を容易にするために部分的にハッチングを示してある。また、図2および図3中において、一点鎖線で示した箇所は、図1のA−A線やB−B線上における折り曲げ箇所に対応している。以下、これらの図を参照して、本実施形態にかかるIGBTを有する半導体装置について説明する。
図2に示すように、一面側を主表面とする厚さp+型層(半導体層)1およびn-型ドリフト層2が備えられた半導体基板を用いてIGBTが形成されている。
例えば、n-型ドリフト層2を構成するn-型基板を用意し、このn-型基板を薄くした後にp型不純物をイオン注入してp+型層1を構成することにより半導体基板を形成することができる。なお、n-型基板を薄くする工程およびp+型層1の形成工程は、本工程で行う場合の他、以降に記載する工程の途中もしくは最後に行うこともでできる。また、p+型層1を構成するp+型基板を用意し、このp+型基板の表面にn-型ドリフト層2をエピタキシャル成長させることによっても半導体基板を形成することができる。
また、n-型ドリフト層2の表層部には、所定厚さのp型ベース領域3が形成されている。さらに、p型ベース領域3を貫通してn-型ドリフト層2まで達するように複数個のトレンチ4が形成されており、このトレンチ4によってp型ベース領域3が複数個に分離されている。具体的には、図1に示すようにトレンチ4は複数個等間隔に形成されており、図2の奥行き方向(紙面垂直方向)において各トレンチ4が平行に延設されたのち、図1に示すように、先端部において引き回されることで環状構造とされている。そして、各トレンチ4が構成する環状構造は複数本ずつ(本実施形態の場合は2本ずつ)を1組として多重リング構造が構成され、隣接する多重リング構造同士の長手方向が平行となるように配置されている。以下、複数個のトレンチ4のうち、最外周に配置されたものを最外周トレンチ4a、その1つ内側のものを内周トレンチ4bと言う。
隣接する多重リング構造の最外周トレンチ4a同士の間に配置されているp型ベース領域3は、チャネル領域を構成するチャネルp層3aであり、このチャネルp層3aの表層部に、n+型エミッタ領域5が形成されている。
+型エミッタ領域5は、n-型ドリフト層2よりも高不純物濃度で構成され、p型ベース領域3内において終端しており、かつ、最外周トレンチ4aの側面に接するように配置されている。より詳しくは、最外周トレンチ4aの長手方向に沿って棒状に延設され、最外周トレンチ4aの先端よりも内側で終端した構造とされている。このため、複数個のトレンチ4のうち、このn+型エミッタ領域5の両側に配置された最外周トレンチ4aがゲート電極形成用とされ、それ以外の内周トレンチ4bがダミートレンチ用とされる。
また、隣り合うn+型エミッタ領域5同士の間は所定間隔空けられており、その間にp型ベース領域3よりも高濃度なp+型ボディ層6が形成されている。このp+型ボディ層6も、n+型エミッタ領域5と同方向に棒状に延設されており、最外周トレンチ4aの先端よりも内側で終端した構造とされている。
各トレンチ4内は、各トレンチ4の内壁表面を覆うように形成されたゲート絶縁膜7と、このゲート絶縁膜7の表面に形成されたドープトPoly−Si等により構成されるゲート電極8a、8bとにより埋め込まれている。そして、図2に示すように、ゲート電極8a、8bのうち、n+型エミッタ領域5の両側に配置された最外周トレンチ4a内に形成されたゲート電極8aは、ゲート電圧が印加されるゲート配線(図示せず)に電気的に接続され、内周トレンチ4b内に形成されたダミーゲート電極8bは、最外周トレンチ4aとそれよりも内側の内周トレンチ4bに挟まれたp型ベース領域3にて構成される第1フロート層3bに電気的に接続されている。ダミーゲート電極8bと第1フロート層3bとの電気的接続は、第1フロート配線12にて行われている。
また、内周トレンチ4b内に位置するp型べース領域3は第2フロート層3cとされ、どこにも接続されていない状態もしくは図2に示されていない部分(例えば図1で省略されているトレンチ4の紙面下方側端部)において第2フロート配線に接続されている。
さらに、n+型エミッタ領域5およびp+型ボディ層6がエミッタ電極13に電気的に接続され、ゲート電極8aがゲート配線14(図1参照)に電気的に接続された構造とされている。これら第1フロート配線12、第2フロート配線、エミッタ電極13およびゲート配線14は2層構造とされている。例えば、第1フロート配線12やエミッタ電極13は、図1に示すように下層部12a、13aと上層部12b、13bとにより構成され、下層部12a、13aはAl等の金属、上層部12b、13bはAu等の金属メッキなどにより構成されている。
なお、ここではダミーゲート電極8bを第1、第2フロート層3b、3cの少なくとも1部として、第1フロート層3bに電気的に接続する場合について説明するが、第1、第2フロート層3b、3cの双方、もしくは、第2フロート層3cに接続する形態としても構わない。
そして、図3に示すように、第1フロート配線12は、下層部12aではダミーゲート電極8bに繋がるドープトPoly−Si10bと電気的に接続された部分と、第1フロート層3bに電気的に接続される部分とが所定間隔離間した構造とされており、下層部12aの上に配置された上層部12bを通じてそれら各部が電気的に接続された構造とされている。
第1フロート配線12、第2フロート配線、エミッタ電極13およびゲート配線14のレイアウトに関しては、これら各部が上記のように電気的に接続されており、かつ、各配線同士が短絡しない構造であればどのようなものであっても構わないが、本実施形態では、図1に示す構造により実現している。
具体的には、図2に示すように、各フロート層3b、3cの表面を絶縁膜9で覆ったのち、図1に示すように、ゲート電極8aと電気的に接続されるドープトPoly−Si10aが最外周トレンチ4aの上まで延設され、かつ、ダミーゲート電極8bと電気的に接続されるドープトPoly−Si10bが内周トレンチ4bおよび第2フロート層3cの上まで延設されるようにしている。そして、ゲート電極8aがドープトPoly−Si10aと電気的に接続され、ダミーゲート電極8bがドープトPoly−Si10bと電気的に接続されるようにしてある。
また、図2に示すように層間絶縁膜11にて各部を絶縁し、図1に示すように層間絶縁膜11に形成したコンタクトホール11a、11bを通じてドープトPoly−Si10bの一部および第1フロート層3bの一部を露出させてある。そして、その上に第1フロート配線12の下層部12aを配置することで、下層部12aの一部がドープトPoly−Si10bと電気的に接続されると共に、残りの部分が第1フロート層3bと電気的に接続された構造とされている。さらに、下層部12aの上に上層部12bが配置されることにより、上層部12bを通じて下層部12aがすべて電気的に接続された構造とされている。
同様に、層間絶縁膜11に形成したコンタクトホール11cを通じてドープトPoly−Si10aの一部が露出させてある。そして、このコンタクトホール11cを通じてドープトPoly−Si10aとゲート配線14の下層部が電気的に接続されると共に、下層部の上に上層部が配置されることにより、ゲート配線14が構成されている。さらに、層間絶縁膜11に形成したコンタクトホール11dを通じてn+型エミッタ領域5およびp+型ボディ層6に下層部13aが電気的に接続されると共に、下層部13aの上に上層部13bが配置されることにより、エミッタ電極13が構成されている。
また、第1フロート配線12の下層部12aやエミッタ電極13の下層部13aおよびゲート配線14や第2フロート配線の下層部の表面には保護膜15が備えられており、この保護膜15の間に第1フロート配線12の上層部12bやエミッタ電極13の上層部13bおよびゲート配線14や第2フロート配線の上層部が配置されている。そして、この保護膜15により第1フロート配線12、第2フロート配線、エミッタ電極13およびゲート配線14の絶縁が行われている。
具体的には、図1に示すように保護膜15は各トレンチ4の長手方向と垂直方向に対して平行となるようにストライプ状に配置されている。そして、この保護膜15が配置されていない部分に第1フロート配線12の上層部12bやエミッタ電極13の上層部13bおよびゲート配線14や第2フロート配線の上層部が配置されているため、第1フロート配線12、第2フロート配線、エミッタ電極13およびゲート配線14も各トレンチ4の長手方向と垂直方向に対して平行となるように配列されている。そして、エミッタ電極13がセル内部上を広面積で覆うように配置され、それよりもトレンチ4の先端位置において第1フロート配線12およびゲート配線14が順に平行な直線状に配置されている。
そして、p+型層1と接するようにコレクタ電極16が形成されている。このようにして、本実施形態にかかるIGBTを備えた半導体装置が構成されている。
なお、第2フロート配線と第2フロート層3cとの電気的な接続やゲート電極8aとゲート配線14との電気的な接続に関しては図2中に示されていないが、これらに関しても層間絶縁膜11に形成されたコンタクトホールを通じて電気的に接続されている。
以上説明した本実施形態にかかる半導体装置では、ゲート電極8aをゲート電圧が印加されるゲート配線14に電気的に接続し、ダミーゲート電極8bを第1フロート層3bに電気的に接続される第1フロート配線12に接続すると共に、第2フロート層3cを第2フロート配線に電気的に接続した構造とされている。このように、ダミーゲート電極8bを第1フロート層3bに電気的に接続し、ゲート配線14とは電気的に接続しない構造としているため、耐圧向上効果を発揮させつつ、スイッチングサージとスイッチング損失のバランスの取れた構造とすることが可能となる。
次に、本実施形態にかかる半導体装置の製造方法を説明すると共に、その製造工程中に行われるスクリーニング検査工程について説明する。図4および図5は、本実施形態にかかる半導体装置の製造工程を示した図であり、図中左図が上面レイアウトを示した図、右図が断面レイアウトであって図2と対応する箇所(図1のA−A線上)の断面図である。
〔図4(a)、(A)に示す工程〕
まず、p+型層1およびn-型ドリフト層2を備えた半導体基板を用意し、p+型層1と接するようにコレクタ電極16を形成する。例えば、n-型ドリフト層2を構成するn-型基板を用意し、このn-型基板を薄くした後にp型不純物をイオン注入してp+型層1を構成することにより半導体基板を形成することができる。なお、n-型基板を薄くする工程およびp+型層1の形成工程は、本工程で行う場合の他、以降に記載する工程の途中もしくは最後に行うこともでできる。また、p+型層1を構成するp+型基板を用意し、このp+型基板の表面にn-型ドリフト層2をエピタキシャル成長させることによっても半導体基板を形成することができる。
また、n-型ドリフト層2の表面にp型不純物をイオン注入すること、もしくはp型層をエピタキシャル成長させることにより、p型ベース領域3を形成する。そして、トレンチ4の形成予定領域が開口するマスク(図示せず)をp型ベース領域3の上に配置したのち、そのマスクを用いたエッチングを行うことにより、p型ベース領域3を貫通してn-型ドリフト層2まで達するように複数個のトレンチ4を形成する。その後、マスクを除去し、熱酸化等によりゲート絶縁膜7および絶縁膜9を形成する。
〔図4(b)、(B)に示す工程〕
次に、トレンチ4内を埋め込むようにゲート絶縁膜7および絶縁膜9の表面にドープトPoly−Siを成膜したのち、それをパターニングする。これにより、ゲート電極8aやダミーゲート電極8bが形成されると共に、ダミーゲート電極8bの上にPoly−Si10bが残される。また、このときに左図に示されるようにゲート電極8aの上にもPoly−Si10aが残される。
〔図4(c)、(C)に示す工程〕
続いて、n+型エミッタ領域5の形成予定領域が開口するマスク(図示せず)を配置した後、そのマスクを用いてn型不純物のイオン注入を行う。また、先程使用したマスクを除去したのち、新たにp+型ボディ層6の形成予定領域が開口するマスク(図示せず)を配置し、さらにそのマスクを用いてp型不純物のイオン注入を行う。そして、再びマスクを除去したのち、熱処理にて注入された不純物を活性化させることにより、n+型エミッタ領域5およびp+型ボディ層6を形成する。
〔図5(a)、(A)に示す工程〕
基板表面全面に層間絶縁膜11を形成したのち、コンタクトホール11a〜11dの形成予定領域を開口させたマスク(図示せず)を配置し、このマスクを用いてエッチングを行うことで、コンタクトホール11a〜11dを形成する。
〔図5(b)、(B)に示す工程〕
基板表面全面にAl等の金属を成膜したのち、パターニングし、第1フロート配線12の下層部12aやエミッタ電極13の下層部13aおよびゲート配線14や第2フロート配線の下層部を形成する。このときのパターニングはドライエッチングによって行っても良いが、ウェットエッチングによりパターニングにより除去した部分の端面がテーパ状となるようにすると好ましい。このようなテーパ状にすると、下層部の上にメッキによって上層部を形成する際にメッキ成長をさせ易くすることが可能になる。
また、このとき、第1フロート配線12は、下層部12aではダミーゲート電極8bに繋がるドープトPoly−Si10bと電気的に接続された部分と、第1フロート層3bに電気的に接続される部分とが所定間隔離間した構造となる。
〔図5(c)、(C)に示す工程〕
保護膜15を全面に形成したのちパターニングし、保護膜15を必要部分にのみ残す。具体的には、第1フロート配線12やエミッタ電極13の上層部12b、13bの形成予定領域やゲート配線14や第2フロート配線の上層部の形成予定領域において保護膜15が除去されるようにする。
そして、このように保護膜15を形成した状態においても、上述したように第1フロート配線12は、下層部12aではダミーゲート電極8bに繋がるドープトPoly−Si10bと電気的に接続された部分と、第1フロート層3bに電気的に接続される部分とが所定間隔離間した構造となっている。このため、保護膜15のパターニング後に、スクリーニング検査工程を行う。
すなわち、下層部12aのうちダミーゲート電極8bに繋がるドープトPoly−Si10bと電気的に接続された部分に対してスクリーニング用の電位を印加し、ダミーゲート電極8bのゲート絶縁膜7に対して電位ストレスを加える。このとき、上述したように、第1フロート配線12は、下層部12aではダミーゲート電極8bに繋がるドープトPoly−Si10bと電気的に接続された部分と、第1フロート層3bに電気的に接続される部分とが所定間隔離間した構造となっているため、ダミーゲート電極8bが第1フロート層3b等に繋げられていない状態でゲート絶縁膜7に対して電位ストレスを加えることが可能となる。これにより、ダミーゲート電極8bのゲート絶縁膜7が所望の耐圧を得られるものであるか否かを判別することが可能となる。
なお、スクリーニング検査工程は、上述した図5(b)に示す工程を行った後、保護膜15を形成する前に行っても良いが、パーティクル等の影響を受けることを考慮して、保護膜15を形成した後に行う方が好ましい。
この後、図示しないが、第1フロート配線12の下層部12aやエミッタ電極13の下層部13aの表面に上層部12b、13bを形成すると共に、ゲート配線14や第2フロート配線の下層部の表面にも上層部を形成する。例えば、Auなどをメッキすると、保護膜15が形成されていない部分をメッキされ、各上層部を形成することができる。これにより、図2に示すような半導体装置が完成する。
なお、上層部をメッキにて形成する場合には、上述した下層部のパターニングを以下のように行うと好ましい。すなわち、パターニングにより、第1フロート配線12は、下層部12aではダミーゲート電極8bに繋がるドープトPoly−Si10bと電気的に接続された部分と、第1フロート層3bに電気的に接続される部分とが所定間隔離間した構造となるが、この分離された各部の間隔を上層部の厚みの1/2以下にすると、離間している部分の上に形成されるメッキが繋がり易くなるようにできる。ここでいう分離された各部の間隔とは、エッチングを行うときのマスク幅に相当し、ウェットエッチングの場合には下端部の幅となる。
以上説明したように、本実施形態にかかる半導体装置の製造方法によれば、第1フロート配線12を二層構造とし、下層部12aではダミーゲート電極8bに繋がるドープトPoly−Si10bと電気的に接続された部分と、第1フロート層3bに電気的に接続される部分とが所定間隔離間した構造となるようにしている。そして、上層部12bの形成に先立って、スクリーニング検査工程を行うようにしている。これにより、ダミーゲート電極8bのゲート絶縁膜7が所望の耐圧を得られるものであるか否かを判別を適切に行うことが可能となる。
(第2実施形態)
本発明の第2実施形態について説明する。本実施形態の半導体装置は、第1実施形態のようにダミーゲート電極8bを第1フロート層3bに対して電気的に接続するのではなく、エミッタ電極13に電気的に接続するようにしたものであるが、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
図6は、本実施形態にかかるIGBTの上面レイアウト図である。図7は、図6に示す半導体装置のC−C断面図、図8は、図6に示す半導体装置のD−D断面図である。なお、図6は、断面図ではないが、図の理解を容易にするために部分的にハッチングを示してある。また、図7および図8中において、一点鎖線で示した箇所は、図6のC−C線やD−D線上における折り曲げ箇所に対応している。以下、これらの図を参照して、本実施形態にかかるIGBTを有する半導体装置について説明する。
図7に示されるように、本実施形態では、層間絶縁膜11にて第1フロート層3bを覆うことでダミーゲート電極8bが第1フロート層3bと繋がらないようにしている。そして、図8に示すようにエミッタ電極13の下層部13aの一部とダミーゲート電極8bに繋がるドープトPoly−Si10bとが層間絶縁膜11に形成されたコンタクトホール11aを通じて電気的に接続されることで、ダミーゲート電極8bがエミッタ電極13と電気的に接続されるようにしている。
また、図8に示すように、エミッタ電極13は、下層部13aではダミーゲート電極8bに繋がるドープトPoly−Si10bと電気的に接続された部分と、n+型エミッタ領域5およびp+型ボディ層6に電気的に接続される部分とが所定間隔離間した構造とされており、下層部13aの上に配置された上層部13bを通じてそれら各部が電気的に接続された構造とされている。
このように、ダミーゲート電極8bをエミッタ電極13と電気的に接続した構造としても、耐圧向上効果を発揮させつつ、スイッチングサージとスイッチング損失のバランスの取れた構造とすることが可能となる。
そして、このような構造とする場合においても、下層部13aを形成したのち、上層部13bを形成する前の段階において、ダミーゲート電極8bに繋がるドープトPoly−Si10bと電気的に接続された部分と、n+型エミッタ領域5およびp+型ボディ層6に電気的に接続される部分とが所定間隔離間した構造とされているため、スクリーニング検査工程を行うことができる。すなわち、下層部13aのうちダミーゲート電極8bに繋がるドープトPoly−Si10bと電気的に接続された部分に対してスクリーニング用の電位を印加し、ダミーゲート電極8bのゲート絶縁膜7に対して電位ストレスを加える。これにより、第1実施形態と同様、ダミーゲート電極8bのゲート絶縁膜7が所望の耐圧を得られるものであるか否かを判別することが可能となる。
なお、本実施形態の構造は、層間絶縁膜11に形成するコンタクトホール11a〜11dの形成位置を変更すると共に、第1フロート配線12の下層部12aやエミッタ電極13の下層部13aおよびゲート配線14や第2フロート配線の下層部のパターン、第1フロート配線12の上層部12bやエミッタ電極13の上層部13bおよびゲート配線14や第2フロート配線の上層部のパターン、および、保護膜15のパターンを第1実施形態に対して変更するだけで良い。
(他の実施形態)
上記第1実施形態では、第1フロート配線12の上層部12bやエミッタ電極13の上層部13bおよびゲート配線14や第2フロート配線の上層部をメッキによって形成する場合について説明したが、勿論メッキ以外であっても良い。
例えば、上層部を構成する金属が保護膜15から剥離しやすくなるように上層部および保護膜15の材質を選定しておき、上層部を構成する金属を成膜したのち、保護膜15の上に形成された部分を粘着シートにて剥離することにより上層部をパターニングすることもできる(例えば、特開2001−35854号公報参照)。
また、上層部を配置したい部分のみ開口するメタルマスクなどを配置した後、上層部を形成するための金属を蒸着させるようにしても良い。また、インクジェット方式によって上層部を配置したい部分にのみ上層部を形成するための金属を塗布するようにしても良い。さらに、上層部がはんだやはんだペースト等もしくはボンディングワイヤにて構成されていても良い。はんだペースト等が用いられる場合、配置した後、リフローによって下層部に接続される構造とすれば良い。
また、上層部をはんだ等を介して銅ブロックなどの金属ブロックもしくはリードフレームを接合した構造とすることにより、所定間隔離間させられた第1実施形態の下層部12aもしくは第2実施形態の下層部13aが電気的に接続されるようにしても良い。この場合、はんだ等が第1実施形態の下層部12aもしくは第2実施形態の下層部13aのうち分離された各部それぞれに配置された状態、つまりはんだ等が繋がっていない状態であったとしても、金属ブロックやリードフレームを介して電気的に接続されていれば良い。
なお、上記各実施形態では、第1導電型がn型、第2導電型がp型となる場合、つまりIGBTがnチャネル型の場合を例に挙げて説明しているが、第1導電型がp型、第2導電型がn型となるようなpチャネル型のものであっても構わない。また、上記各実施形態では、トレンチゲート構造の半導体装置としてIGBTを例に挙げて説明したが、MOSFETに対しても同様の製造方法を採用することにより、上記効果を得ることができる。MOSFETの場合、p+型層1がn+型層となる。
また、n-型ドリフト層2とp型ベース領域3との間にn型電荷蓄積層が構成されるような電荷蓄積形トレンチゲートバイポーラトランジスタ(Carrier Stored Trench Gate Bipolar Transistor:CSTBT(登録商標))についても本発明を適用することができる。
本発明の第1実施形態にかかるIGBTの上面レイアウト図である。 図1に示す半導体装置のA−A断面図である。 図1に示す半導体装置のB−B断面図である。 図1〜図3に示す半導体装置の製造工程を示す図である。 図4に続く半導体装置の製造工程を示す図である。 本発明の第2実施形態にかかるIGBTの上面レイアウト図である。 図6に示す半導体装置のC−C断面図である。 図6に示す半導体装置のD−D断面図である。
符号の説明
1 p+型基板
2 n-型ドリフト層
3 p型ベース領域
3a チャネルp層
3b 第1フロート層
3c 第2フロート層
4 トレンチ
4a 最外周トレンチ
4b 内周トレンチ
5 n+型エミッタ領域
6 p+型ボディ層
7 ゲート絶縁膜
8a ゲート電極
8b ダミーゲート電極
9 絶縁膜
11 層間絶縁膜
12 第1フロート配線
12a 下層部
12b 上層部
13 エミッタ電極
13 フロート配線
13a 下層部
13b 上層部
14 ゲート配線
15 保護膜
16 コレクタ電極

Claims (4)

  1. 第1導電型もしくは第2導電型の半導体層(1)と該半導体層(1)の一面側に配置された第2導電型のドリフト層(2)とを有する半導体基板と、
    前記ドリフト層(2)上に形成された第1導電型のベース領域(3)と、
    前記ベース領域(3)を貫通して前記ドリフト層(2)に達することで前記ベース領域(3)を複数に分離するトレンチ(4)と、
    複数に分離された前記ベース領域(3)の一部において前記トレンチ(4)の側面に接するように選択的に形成された第2導電型のエミッタ領域(5)と、
    前記トレンチ(4)のうち前記エミッタ領域(5)が接するトレンチ(4a)内にゲート絶縁膜(7)を介して配置されたゲート電極(8a)と、
    前記エミッタ領域(5)が接していないトレンチ(4b)内にゲート絶縁膜(7)を介して配置されたダミーゲート電極(8b)と、
    前記ベース領域(3)のうち前記エミッタ領域(5)が備えられたものをチャネル層(3a)、前記エミッタ領域が備えられていないものをフロート層(3b、3c)とし、前記ダミーゲート電極(8b)と前記フロート層(3b、3c)の少なくとも一部とを電気的に接続するフロート配線(12)と、
    前記エミッタ領域(5)と電気的に接続されるエミッタ電極(13)と、
    前記ゲート電極(8a)と電気的に接続されるゲート配線(14)と、
    前記半導体基板における前記半導体層(1)と電気的に接続されるコレクタ電極(16)と、を有する半導体装置の製造方法において、
    前記フロート層(3b、3c)のうち少なくとも一部と前記ダミーゲート電極(8b)とを電気的に接続する前に前記ダミーゲート電極(8b)に電圧を印加してのスクリーニング検査を行うことを特徴とする半導体装置の製造方法。
  2. 第1導電型もしくは第2導電型の半導体層(1)と該半導体層(1)の一面側に配置された第2導電型のドリフト層(2)とを有する半導体基板を用意する工程と、
    前記ドリフト層(2)の表層部または該ドリフト層(2)の上に第1導電型のベース領域(3)を形成する工程と、
    前記ベース領域(3)を貫通して前記ドリフト層(2)に達することで前記ベース領域(3)を複数に分離するトレンチ(4)を形成する工程と、
    前記トレンチ(4)内にゲート絶縁膜(7)を形成する工程と、
    前記トレンチ(4)内におけるゲート絶縁膜(7)上に、前記トレンチ(4)をドープトPoly−Siにて埋め込む工程と、
    複数に分離された前記ベース領域(3)の一部に対し、前記ベース領域(3)内において前記トレンチ(4)の側面に接するように第2導電型のエミッタ領域(5)を選択的に形成する工程と、
    前記エミッタ領域(5)および前記ベース領域(3)を含めた基板表面に層間絶縁膜(11)を形成し、該層間絶縁膜(11)に対してコンタクトホール(11a〜11d)を形成する工程と、
    前記トレンチ(4)のうち前記エミッタ領域(5)が接しているトレンチ(4a)内に配置された前記ドープトPoly−Siをゲート電極(8a)、前記エミッタ領域(5)が接していないトレンチ(4b)内に配置された前記ドープトPoly−Siをダミーゲート電極(8b)とし、かつ、前記ベース領域(3)のうち前記エミッタ領域(5)が備えられたものをチャネル層(3a)、前記エミッタ領域(5)が備えられていないものをフロート層(3b、3c)として、前記コンタクトホール(11a〜11d)を通じて、前記ダミーゲート電極(8b)と前記フロート層(3b、3c)の少なくとも一部とを電気的に接続するフロート配線(12)、前記エミッタ領域(5)と電気的に接続されるエミッタ電極(13)および前記ゲート電極(8a)と電気的に接続されるゲート配線(14)を形成する工程と、
    前記半導体層(1)に接触するコレクタ電極(16)を形成する工程と、を含み、
    前記フロート配線(12)、前記エミッタ電極(13)および前記ゲート配線(14)を形成する工程は、
    前記フロート配線(12)を下層部(12a)と上層部(12b)の2層を有した構造として形成し、該下層部(12a)における前記フロート層(3b、3c)のうち少なくとも一部と電気的に接続される部分と前記ダミーゲート電極(8b)と電気的に接続される部分とが電気的に分離された構造となるように前記下層部(12a)を形成する工程と、
    前記下層部(12a)を形成した後、該下層部(12a)のうち前記ダミーゲート電極(8b)と電気的に接続される部分に対して電圧を印加することによりスクリーニング検査を行う工程と、
    前記スクリーニング検査を行ったのち、前記下層部(12a)の上に前記上層部(12b)を形成することにより、該上層部(12b)を介して前記下層部(12a)における前記フロート層(3b、3c)のうち少なくとも一部と電気的に接続される部分と前記ダミーゲート電極(8b)と電気的に接続される部分とが電気的に接続されるようにする工程と、を有していることを特徴とする半導体装置の製造方法。
  3. 第1導電型もしくは第2導電型の半導体層(1)と該半導体層(1)の一面側に配置された第2導電型のドリフト層(2)とを有する半導体基板と、
    前記ドリフト層(2)上に形成された第1導電型のベース領域(3)と、
    前記ベース領域(3)を貫通して前記ドリフト層(2)に達することで前記ベース領域(3)を複数に分離するトレンチ(4)と、
    複数に分離された前記ベース領域(3)の一部において前記トレンチ(4)の側面に接するように選択的に形成された第2導電型のエミッタ領域(5)と、
    前記トレンチ(4)のうち前記エミッタ領域(5)が接するトレンチ(4a)内にゲート絶縁膜(7)を介して配置されたゲート電極(8a)と、
    前記エミッタ領域(5)が接していないトレンチ(4b)内にゲート絶縁膜(7)を介して配置されたダミーゲート電極(8b)と、
    前記ベース領域(3)のうち前記エミッタ領域(5)が備えられたものをチャネル層(3a)、前記エミッタ領域が備えられていないものをフロート層(3b、3c)とし、前記エミッタ領域(5)および前記ダミーゲート電極(8b)と電気的に接続されるエミッタ電極(13)と、
    前記ゲート電極(8a)と電気的に接続されるゲート配線(14)と、
    前記半導体基板における前記半導体層(1)と電気的に接続されるコレクタ電極(16)と、を有する半導体装置の製造方法において、
    前記エミッタ領域(5)と前記ダミーゲート電極(8b)とを電気的に接続する前に前記ダミーゲート電極(8b)に電圧を印加してのスクリーニング検査を行うことを特徴とする半導体装置の製造方法。
  4. 第1導電型もしくは第2導電型の半導体層(1)と該半導体層(1)の一面側に配置された第2導電型のドリフト層(2)とを有する半導体基板を用意する工程と、
    前記ドリフト層(2)の表層部または該ドリフト層(2)の上に第1導電型のベース領域(3)を形成する工程と、
    前記ベース領域(3)を貫通して前記ドリフト層(2)に達することで前記ベース領域(3)を複数に分離するトレンチ(4)を形成する工程と、
    前記トレンチ(4)内にゲート絶縁膜(7)を形成する工程と、
    前記トレンチ(4)内におけるゲート絶縁膜(7)上に、前記トレンチ(4)をドープトPoly−Siにて埋め込む工程と、
    複数に分離された前記ベース領域(3)の一部に対し、前記ベース領域(3)内において前記トレンチ(4)の側面に接するように第2導電型のエミッタ領域(5)を選択的に形成する工程と、
    前記エミッタ領域(5)および前記ベース領域(3)を含めた基板表面に層間絶縁膜(11)を形成し、該層間絶縁膜(11)に対してコンタクトホール(11a〜11d)を形成する工程と、
    前記トレンチ(4)のうち前記エミッタ領域(5)が接しているトレンチ(4a)内に配置された前記ドープトPoly−Siをゲート電極(8a)、前記エミッタ領域(5)が接していないトレンチ(4b)内に配置された前記ドープトPoly−Siをダミーゲート電極(8b)とし、かつ、前記ベース領域(3)のうち前記エミッタ領域(5)が備えられたものをチャネル層(3a)、前記エミッタ領域(5)が備えられていないものをフロート層(3b、3c)として、前記コンタクトホール(11a、11c、11d)を通じて、前記エミッタ領域(5)と前記ダミーゲート電極(8b)とを電気的に接続するエミッタ電極(13)および前記ゲート電極(8a)と電気的に接続されるゲート配線(14)を形成する工程と、
    前記半導体層(1)に接触するコレクタ電極(16)を形成する工程と、を含み、
    前記エミッタ電極(13)および前記ゲート配線(14)を形成する工程は、
    前記エミッタ電極(13)を下層部(13a)と上層部(13b)の2層を有した構造として形成し、該下層部(13a)のうち前記エミッタ領域(5)と電気的に接続される部分と前記ダミーゲート電極(8b)と電気的に接続される部分とが電気的に分離された構造となるように前記下層部(13a)を形成する工程と、
    前記下層部(13a)を形成した後、該下層部(13a)のうち前記ダミーゲート電極(8b)と電気的に接続される部分に対して電圧を印加することによりスクリーニング検査を行う工程と、
    前記スクリーニング検査を行ったのち、前記下層部(13a)の上に前記上層部(13b)を形成することにより、該上層部(13b)を介して前記下層部(13a)における前記エミッタ領域(5)と電気的に接続される部分と前記ダミーゲート電極(8b)と電気的に接続される部分とが電気的に接続されるようにする工程と、を有していることを特徴とする半導体装置の製造方法。
JP2008211820A 2008-08-20 2008-08-20 半導体装置の製造方法 Expired - Fee Related JP5239621B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008211820A JP5239621B2 (ja) 2008-08-20 2008-08-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008211820A JP5239621B2 (ja) 2008-08-20 2008-08-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010050211A JP2010050211A (ja) 2010-03-04
JP5239621B2 true JP5239621B2 (ja) 2013-07-17

Family

ID=42067074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008211820A Expired - Fee Related JP5239621B2 (ja) 2008-08-20 2008-08-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5239621B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101933242B1 (ko) 2011-07-14 2018-12-27 에이비비 슈바이쯔 아게 절연형 게이트 트랜지스터 및 그 제조 방법

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5634318B2 (ja) * 2011-04-19 2014-12-03 三菱電機株式会社 半導体装置
JP2013183143A (ja) * 2012-03-05 2013-09-12 Toyota Motor Corp 半導体装置を製造する方法、及び、半導体装置
JP6056202B2 (ja) * 2012-06-01 2017-01-11 富士電機株式会社 半導体装置、半導体装置の制御方法および半導体装置の評価方法
JP6115050B2 (ja) * 2012-09-10 2017-04-19 トヨタ自動車株式会社 半導体装置
JP5696713B2 (ja) 2012-11-06 2015-04-08 株式会社デンソー 半導体装置及びその検査方法
CN105745758B (zh) * 2013-11-29 2019-05-10 Abb瑞士股份有限公司 绝缘栅双极晶体管
JP6404591B2 (ja) 2014-04-23 2018-10-10 富士電機株式会社 半導体装置の製造方法、半導体装置の評価方法および半導体装置
JP6459791B2 (ja) 2014-07-14 2019-01-30 株式会社デンソー 半導体装置およびその製造方法
JP2018120879A (ja) * 2015-06-04 2018-08-02 三菱電機株式会社 半導体装置および半導体装置の製造方法
WO2017006711A1 (ja) * 2015-07-07 2017-01-12 富士電機株式会社 半導体装置
JP6665457B2 (ja) 2015-09-16 2020-03-13 富士電機株式会社 半導体装置
JP6686398B2 (ja) 2015-12-03 2020-04-22 富士電機株式会社 半導体装置
JP6668804B2 (ja) * 2016-02-16 2020-03-18 富士電機株式会社 半導体装置
US10600867B2 (en) * 2017-05-16 2020-03-24 Fuji Electric Co., Ltd. Semiconductor device having an emitter region and a contact region inside a mesa portion
JP7069646B2 (ja) * 2017-11-06 2022-05-18 富士電機株式会社 半導体装置
JP6894544B2 (ja) * 2018-07-17 2021-06-30 富士電機株式会社 半導体装置の製造方法
JP6681948B2 (ja) * 2018-07-17 2020-04-15 富士電機株式会社 半導体装置の製造方法および半導体装置の評価方法
JP7176978B2 (ja) * 2019-02-25 2022-11-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7351086B2 (ja) * 2019-03-05 2023-09-27 富士電機株式会社 絶縁ゲート型半導体装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63124442A (ja) * 1986-11-12 1988-05-27 Mitsubishi Electric Corp 半導体素子の検査方法
JP3961946B2 (ja) * 1997-03-14 2007-08-22 株式会社東芝 半導体装置
JP4449428B2 (ja) * 2003-11-17 2010-04-14 富士電機システムズ株式会社 半導体装置の製造方法および半導体装置の試験方法
JP2006049455A (ja) * 2004-08-03 2006-02-16 Fuji Electric Device Technology Co Ltd トレンチ型絶縁ゲート半導体装置
JP2006245477A (ja) * 2005-03-07 2006-09-14 Toshiba Corp 半導体装置
JP5098303B2 (ja) * 2006-03-02 2012-12-12 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101933242B1 (ko) 2011-07-14 2018-12-27 에이비비 슈바이쯔 아게 절연형 게이트 트랜지스터 및 그 제조 방법

Also Published As

Publication number Publication date
JP2010050211A (ja) 2010-03-04

Similar Documents

Publication Publication Date Title
JP5239621B2 (ja) 半導体装置の製造方法
US20210119042A1 (en) Methods of Reducing the Electrical and Thermal Resistance of SIC Substrates and Device Made Thereby
JP5359182B2 (ja) 半導体装置
US8564047B2 (en) Semiconductor power devices integrated with a trenched clamp diode
JP5154000B2 (ja) 半導体装置
US20130207172A1 (en) Trench mosfet having a top side drain
JP2009542002A5 (ja)
JP2010171417A (ja) 半導体装置
CN105531827B (zh) 半导体装置
US20160172301A1 (en) Semiconductor device and manufacturing method therefor
JP2010135677A (ja) 半導体装置
JP5684157B2 (ja) 半導体装置
JP2013161918A (ja) 半導体装置
US20090200607A1 (en) Power mosfet
WO2022045136A1 (ja) 半導体装置およびその製造方法
JP5742627B2 (ja) 半導体装置および半導体装置の製造方法
JP5470726B2 (ja) トレンチゲート構造を有するmos型半導体装置の製造方法
US9698103B2 (en) Semiconductor device and manufacturing method therefor
JP6099302B2 (ja) 半導体装置の製造方法
JP2021072418A5 (ja)
JP2009146994A (ja) トレンチゲート型半導体装置
WO2022045135A1 (ja) 半導体装置
KR20150067509A (ko) 반도체 전력 소자 및 그 제조 방법
US20050224871A1 (en) Power semiconductor device with buried source electrode
JP2014241426A (ja) 半導体装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101001

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130318

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5239621

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees