JP5098303B2 - 絶縁ゲート型バイポーラトランジスタ - Google Patents
絶縁ゲート型バイポーラトランジスタ Download PDFInfo
- Publication number
- JP5098303B2 JP5098303B2 JP2006310657A JP2006310657A JP5098303B2 JP 5098303 B2 JP5098303 B2 JP 5098303B2 JP 2006310657 A JP2006310657 A JP 2006310657A JP 2006310657 A JP2006310657 A JP 2006310657A JP 5098303 B2 JP5098303 B2 JP 5098303B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- semiconductor layer
- gate
- dummy
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
図1、図2を用いて、第1実施形態について説明する。
本変形例の特徴的な構造は、ダミートレンチ7bの形状が環状形状でない点である。図7に示すように、ダミートレンチ7bは、ゲートトレンチ7aの内側に存在するものの、間引き部の並列方向側が切れており、奥行き方向(図7の上下方向)側が存在する。すなわち、ゲートトレンチ7aの内側のダミーP4bに、線状形状のダミートレンチ7bが、ボディP11の並列方向に複数設けられている。このように、ダミートレンチ7bを環状形状にしなかった場合であっても、ゲートトレンチ7aとダミートレンチ7bとの間隔、およびダミートレンチ7bとダミートレンチ7bとの間隔、およびゲートトレンチ7aとゲートトレンチ7aとの間隔を横方向と同一の間隔にしておけば、すべての箇所において同様の電界緩和効果が得られるため、前述の第1実施形態と同様に、耐圧を向上することができる。
図8〜図10を用いて、第2実施形態について説明する。この第2実施形態は、ダミートレンチ7bがフローティングとなっている点で、第1実施形態と異なる。なお、前述の第1実施形態と同等の構成については、第1実施形態と同様の符号を付し、第2実施形態における説明を省略する。
図11から図14を用いて、第3実施形態について説明する。この第3実施形態は、ダミートレンチ7bがP型ベース領域4に接していない点で、第1実施形態と異なる。なお、前述の第1実施形態と同等の構成については、第1実施形態と同様の符号を付し、第3実施形態における説明を省略する。
図15から図17を用いて、第4実施形態について説明する。この第4実施形態は、ダミートレンチ7bがP型ベース領域4に接している構造で、第1実施形態と同一である。図15は、第4実施形態におけるIGBTを示す平面図であって、第1実施形態における図1に相当する。そして、図16は、図15の線D−D’における断面図であって図2に相当する。ここで、図16に示すように、エミッタ電極9において、外周P領域13と接触する箇所の中央部を拡散窓端とする。そして、最外郭に位置するゲートトレンチ7aの側面と、拡散窓端との間の距離をオーバラップ量とする。
図23に示すように外周Pの拡散層13がチャネルトレンチを乗りこえても、チャネル部トレンチに対して外周P拡散まどが接触しない範囲で接近し、外周P拡散層がチャネル部トレンチを乗りこえてダミーPとショートしても、チャネルトレンチ下の外周P拡散層濃度は低濃度となるために、ダミーPと外周P間の抵抗はIE効果が得られる範囲で充分に高抵抗となるので、IE効果の妨げとならない。実施例ではトレンチ深さ5.0μm、トレンチ幅1.0μm、チャネル拡散深さ4.0μm、外周P拡散表面濃度3e18cm、拡散深さ9.0μm、トレンチから外周拡散層窓までの距離2.0μmの場合である。試作品でこの構造と外周Pの拡散層窓とトレンチ間の距離を十分にとり外周P拡散がトレンチPを乗りこえない構造とでオン電圧を比較したが、Vonに差はなく、IE効果は充分得られていた。
図18、図19を用いて第5実施形態を説明する。図18はIGBTの平面図であり、図19は図18のB−B’線における断面図である。この図19に示すように、ゲートトレンチ7aは、トレンチ深さを5〔μm〕とし、ダミートレンチ7aのチャネル深さ4.0〔μm〕よりも深く、且つゲートトレンチよりも浅く形成される。トレンチ底部の耐圧は深いゲートトレンチに比べ浅いダミートレンチの方が高くなるため、耐圧は必ずゲートトレンチ底部で決まる。その結果、ダミートレンチに影響されずに、ゲートトレンチできまる安定したセル耐圧を得ることができるメリットがある。
2 N型バッファー層
3 N−型ドリフト層
4 P型ベース領域
4a チャネルP
4b ダミーP
5 N+エミッタ領域
6 ゲート酸化膜
7a ゲートトレンチ
7b ダミートレンチ
8 ゲート電極
9 エミッタ電極
10 コレクタ電極
11 ボディP
12 層間絶縁膜
13 外周P領域
Claims (9)
- 第1導電型の第1半導体層(1)と、
前記第1半導体層(1)の表面に形成された第2導電型の第2半導体層(2,3)と、
前記第2半導体層(3)の表面に形成された第1導電型の第3半導体層(4)と、
前記第3半導体層(4)の表面から前記第2半導体層(3)に到達するように前記第3半導体層(4)を貫通し、前記第2半導体層(3)に突出するように形成されたゲートトレンチ(7a)と、
前記ゲートトレンチ(7a)と隣のゲートトレンチ(7a)との間の前記第3半導体層(4)に形成されるチャネル領域(4a)と、
前記チャネル領域(4a)の内部表面における一部の領域に形成された第2導電型の第4半導体層(5)と、
前記チャネル領域と、別のチャネル領域との間において、前記第3半導体層(4)から前記第2半導体層(3)への方向に、前記第2半導体層(3)へ突出するように形成されたダミートレンチ(7b)と、
前記ゲートトレンチ(7a)および前記ダミートレンチ(7b)の内壁表面に形成されたゲート絶縁膜(6)と、
前記ゲートトレンチ(7a)の内部における前記ゲート絶縁膜(6)上に形成されたゲート電極(8)と、
前記チャネル領域(4a)と電気的に接続された第1電極(9)と、
前記第1半導体層(1)と電気的に接続された第2電極(10)とを有し、
前記第3半導体層(4)は、ダミートレンチ(7b)により電気的に独立した複数の領域に分断され、
前記ゲートトレンチ(7a)と第3半導体層の端部との間の第1導電型の外周P領域(13)が、前記ゲートトレンチ(7a)に接触し、且つ、前記チャネル領域と別のチャネル領域との間の第1導電型のダミーP(4b)と接触していないことを特徴とする絶縁ゲート型バイポーラトランジスタ。 - 第1導電型の第1半導体層(1)と、
前記第1半導体層(1)の表面に形成された第2導電型の第2半導体層(2,3)と、
前記第2半導体層(3)の表面に形成された第1導電型の第3半導体層(4)と、
前記第3半導体層(4)の表面から前記第2半導体層(3)に到達するように前記第3半導体層(4)を貫通し、前記第2半導体層(3)に突出するように形成されたゲートトレンチ(7a)と、
前記ゲートトレンチ(7a)と隣のゲートトレンチ(7a)との間の前記第3半導体層(4)に形成されるチャネル領域(4a)と、
前記チャネル領域(4a)の内部表面における一部の領域に形成された第2導電型の第4半導体層(5)と、
前記チャネル領域と、別のチャネル領域との間において、前記第3半導体層(4)から前記第2半導体層(3)への方向に、前記第2半導体層(3)へ突出するように形成されたダミートレンチ(7b)と、
前記ゲートトレンチ(7a)および前記ダミートレンチ(7b)の内壁表面に形成されたゲート絶縁膜(6)と、
前記ゲートトレンチ(7a)の内部における前記ゲート絶縁膜(6)上に形成されたゲート電極(8)と、
前記チャネル領域(4a)と電気的に接続された第1電極(9)と、
前記第1半導体層(1)と電気的に接続された第2電極(10)とを有し、
前記第3半導体層(4)は、ダミートレンチ(7b)により電気的に独立した複数の領域に分断され、
前記ゲートトレンチ(7a)と第3半導体層(4)の端部との間の第1導電型の外周P領域(13)が、前記ゲートトレンチ(7a)に接触し、且つ、前記ゲートトレンチ(7a)を乗りこえて、前記チャネル領域と別のチャネル領域との間の第1導電型のダミーP(4b)と接触しており、
前記外周P領域(13)と電気的に接続された第1電極(9)の中央部である拡散窓端が、前記ゲートトレンチ(7a)に対して接触しない範囲で接近していることを特徴とする絶縁ゲート型バイポーラトランジスタ。 - 前記ダミートレンチ(7b)は、エミッタ接地されていることを特徴とする請求項1の又は請求項2に記載絶縁ゲート型バイポーラトランジスタ。
- 前記ダミートレンチ(7b)の電位は、フローティングとなっていることを特徴とする請求項1又は請求項2に記載の絶縁ゲート型バイポーラトランジスタ。
- 前記ゲートトレンチ(7a)及び前記ダミートレンチ(7b)のゲート酸化膜厚さ、トレンチ深さ、幅、埋め込み電極の種類の少なくとも何れか1つ同一であるとともに、トレンチ間隔も同一であることを特徴とする請求項3又は請求項4に記載の絶縁ゲート型バイポーラトランジスタ。
- 前記ダミートレンチ(7b)と最も近くに存在する別の前記ダミートレンチ(7b)との間の間隔は、前記ゲートトレンチ(7a)と前記チャネル領域(4a)を挟んで対向する別の前記ゲートトレンチ(7a)との間の間隔以下であることを特徴とする請求項1乃至5の何れか1つに記載の絶縁ゲート型バイポーラトランジスタ。
- 前記ダミートレンチ(7b)は、前記第1半導体層(1)の延設方向に対して、環状の形状であることを特徴とする請求項1乃至6の何れか1つに記載の絶縁ゲート型バイポーラトランジスタ。
- 前記ダミートレンチ(7b)は、前記チャネル領域(4a)の並ぶ方向に平行な板状形状であることを特徴とする請求項1乃至7の何れか1つに記載の絶縁ゲート型バイポーラトランジスタ。
- チャネルトレンチに比べダミートレンチの深さが浅いことを特徴とする請求項1乃至6の何れか1つに記載の絶縁ゲート型バイポーラトランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006310657A JP5098303B2 (ja) | 2006-03-02 | 2006-11-16 | 絶縁ゲート型バイポーラトランジスタ |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006056201 | 2006-03-02 | ||
JP2006056201 | 2006-03-02 | ||
JP2006310657A JP5098303B2 (ja) | 2006-03-02 | 2006-11-16 | 絶縁ゲート型バイポーラトランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007266570A JP2007266570A (ja) | 2007-10-11 |
JP5098303B2 true JP5098303B2 (ja) | 2012-12-12 |
Family
ID=38639213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006310657A Expired - Fee Related JP5098303B2 (ja) | 2006-03-02 | 2006-11-16 | 絶縁ゲート型バイポーラトランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5098303B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5359182B2 (ja) * | 2008-01-28 | 2013-12-04 | 富士電機株式会社 | 半導体装置 |
CN101933141B (zh) * | 2008-01-29 | 2013-02-13 | 富士电机株式会社 | 半导体装置 |
JP5239621B2 (ja) * | 2008-08-20 | 2013-07-17 | 株式会社デンソー | 半導体装置の製造方法 |
JP5228800B2 (ja) * | 2008-10-29 | 2013-07-03 | 株式会社デンソー | 絶縁ゲート型半導体装置の駆動回路 |
JP5410133B2 (ja) * | 2009-03-30 | 2014-02-05 | 富士電機株式会社 | 半導体装置およびその制御方法 |
JP5686507B2 (ja) * | 2009-08-12 | 2015-03-18 | 株式会社 日立パワーデバイス | トレンチゲート型半導体装置 |
JP6459791B2 (ja) * | 2014-07-14 | 2019-01-30 | 株式会社デンソー | 半導体装置およびその製造方法 |
JP2016025124A (ja) | 2014-07-16 | 2016-02-08 | 株式会社デンソー | 半導体装置およびその製造方法 |
KR101745776B1 (ko) | 2015-05-12 | 2017-06-28 | 매그나칩 반도체 유한회사 | 전력용 반도체 소자 |
CN107112358B (zh) * | 2015-07-16 | 2020-10-20 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
JP6509674B2 (ja) * | 2015-08-10 | 2019-05-08 | 株式会社東芝 | 半導体装置 |
JP6668804B2 (ja) * | 2016-02-16 | 2020-03-18 | 富士電機株式会社 | 半導体装置 |
JP6891560B2 (ja) * | 2017-03-15 | 2021-06-18 | 富士電機株式会社 | 半導体装置 |
DE102018112344A1 (de) | 2017-05-29 | 2018-11-29 | Infineon Technologies Ag | Leistungshalbleitervorrichtung mit dV/dt-Steuerbarkeit und Quergrabenanordnung |
JP7353891B2 (ja) | 2019-09-20 | 2023-10-02 | 株式会社東芝 | 半導体装置及び半導体回路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0878668A (ja) * | 1994-08-31 | 1996-03-22 | Toshiba Corp | 電力用半導体装置 |
JP3410913B2 (ja) * | 1996-11-29 | 2003-05-26 | 株式会社東芝 | 電力用半導体装置 |
JP3400348B2 (ja) * | 1998-05-19 | 2003-04-28 | 株式会社東芝 | 絶縁ゲート型半導体装置 |
JP4626131B2 (ja) * | 2003-07-11 | 2011-02-02 | 富士電機システムズ株式会社 | 絶縁ゲート型半導体装置 |
JP2006049455A (ja) * | 2004-08-03 | 2006-02-16 | Fuji Electric Device Technology Co Ltd | トレンチ型絶縁ゲート半導体装置 |
-
2006
- 2006-11-16 JP JP2006310657A patent/JP5098303B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007266570A (ja) | 2007-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5098303B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
US9478647B2 (en) | Semiconductor device | |
US9059238B2 (en) | Semiconductor device | |
JP4857566B2 (ja) | 絶縁ゲート型半導体装置とその製造方法 | |
JP5762689B2 (ja) | 半導体装置 | |
JP5182766B2 (ja) | 高耐圧半導体装置 | |
JP5480084B2 (ja) | 半導体装置 | |
JP2008288349A (ja) | 絶縁ゲート型半導体装置とその製造方法 | |
US20140231865A1 (en) | Insulated gate semiconductor device and method for manufacturing the same | |
JP5537359B2 (ja) | 半導体装置 | |
US20150380536A1 (en) | Semiconductor device | |
US9502547B2 (en) | Charge reservoir IGBT top structure | |
JP5261893B2 (ja) | トレンチ型絶縁ゲートバイポーラトランジスタ | |
KR101422953B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
JP2016058428A (ja) | 半導体装置 | |
JP2008177297A (ja) | 半導体装置 | |
US20150171198A1 (en) | Power semiconductor device | |
JPH08293618A (ja) | 高耐圧半導体素子 | |
JP2004055968A (ja) | 半導体装置 | |
KR101397784B1 (ko) | 절연 게이트형 바이폴라 트랜지스터 | |
JP3876538B2 (ja) | 双極性整流素子 | |
JP5874893B2 (ja) | 半導体装置 | |
JP2009135224A (ja) | 絶縁ゲートバイポーラトランジスタ | |
JP3692786B2 (ja) | 半導体装置 | |
US20150144992A1 (en) | Power semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090625 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20120621 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120910 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |