JP2009135224A - 絶縁ゲートバイポーラトランジスタ - Google Patents

Abstract

【課題】
ＮＰＴ構造のＩＧＢＴでは、スイッチング特性がばらついてしまう。
【解決手段】
本発明に係るＩＧＢＴでは、層間絶縁膜９に被覆された領域Ａでは、第１導電型のベース領域４及び第２導電型のエミッタ領域７が形成され、領域Ｂでは、ベース領域４が形成されない。このため、領域Ｂにフローティング状態が生じなくなる。
【選択図】 図１

Description

本発明は、絶縁ゲートバイポーラトランジスタに関する。

絶縁ゲートバイポーラトランジスタは、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ−Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）と称され、大電流スイッチングの主流の一つとなっている。

図５は、従来技術に係るパンチスルー（Ｐｕｎｃｈ Ｔｈｒｏｕｇｈ，ＰＴ）構造のＩＧＢＴ２０１の断面図を示す。

ＩＧＢＴ２０１は、Ｐ＋型の半導体基板からなるコレクタ領域１０上に、Ｎ−型のバッファ領域１２及びＮ−型のドリフト領域３が順次エピタキシャル成長される。そして、ドリフト領域３の主表面にはＰ型のベース領域４が形成され、当該ベース領域４の表面からドリフト領域３に到達するように、トレンチ２が複数形成される。このトレンチ２の内部には、ゲート酸化膜５が形成され、当該ゲート酸化膜５を介してゲート電極６が埋め込まれてトレンチゲートが構成される。さらに、ベース領域４の主表面には、トレンチゲートと隣接するように、Ｎ型のエミッタ領域７が形成される。そして、トレンチゲートを覆い、かつエミッタ領域７を露出するように層間絶縁膜９が形成され、エミッタ電極８がエミッタ領域７とコンタクトするように形成される。

ＩＧＢＴ２０１では、所望の耐圧において、ベース領域４から伸びる空乏層がコレクタ領域１０に届かないように、ドリフト領域３は、エピタキシャル成長で厚く成長される。ただし、ＰＴ構造のＩＧＢＴ２０１では、バッファ領域１２が空乏層を止めるストッパとして機能するため、その分だけドリフト領域３を薄くできる。具体的には、６００Ｖの耐圧とする場合、ドリフト領域３は、約６０μｍの厚さにエピタキシャル成長される。この点、ＰＴ構造では、ドリフト領域３はエピタキシャル成長により形成されているため、厚さに応じてコストが高騰してしまう。そこで、近年、高耐圧が要求されるＩＧＢＴでは、ドリフト領域が低価格なＦＺウエハにより構成されたノンパンチスルー（Ｎｏｎ Ｐｕｎｃｈ Ｔｈｒｏｕｇｈ，ＮＰＴ）構造が採用されている。

図６は、従来技術に係るＮＰＴ構造のトレンチ型ＩＧＢＴ２０２の断面図を示す。

ＩＧＢＴ２０２は、所望の耐圧に応じてＦＺ（Ｆｌｏａｔ Ｚｏｎｉｎｇ）ウエハが研磨され、ドリフト領域３が形成される。そして、ＮＰＴ構造では、コレクタ領域１０は、Ｐ＋型の不純物が低ドーズ量でドリフト領域３に注入されて形成される。なお、ＮＰＴ構造では、ＰＴ構造のようにバッファ領域１２が形成されていないため、ドリフト領域３は、６００Ｖの耐圧で１００μｍ程度の厚さが必要とされる。しかし、ＮＰＴ構造では、コレクタ領域１０がイオン注入により形成されているため、素子全体の厚さは、ＮＰＴ構造の方がＰＴ構造よりも薄くなる。

関連した技術文献としては、例えば以下の特許文献が挙げられる。
特開２０００−５８８３３

ＰＴ構造では、コレクタ領域１０は、Ｐ＋型の半導体基板を用意して形成される。一方、ＮＰＴ構造では、コレクタ領域１０はイオン注入により形成されている。このため、ＮＰＴ構造では、ＰＴ構造と比べて、コレクタ領域１０からドリフト領域３へ注入される正孔が数桁低い。これにより、正孔が、トレンチ２間にコンタクトされたエミッタ電極７８から抜ける影響が大きく、伝導度変調が弱くなりやすい。

これに対応すべく、従来では、図７に示すＩＧＢＴ２０３のように、所定のトレンチ２間の領域でエミッタ電極８とベース層４とを絶縁するように層間絶縁膜８２を形成して、正孔の排出量を抑制していた。

しかしながら、ＩＧＢＴ２０３では、層間絶縁膜９が形成されたトレンチ２間において、ドリフト領域４は電位が浮いてしまい、特性にばらつきが生じる可能性が大きい。つまり、ドリフト領域４では、正孔は少数キャリアになるため、ベース領域４／ドリフト領域３からなるポテンシャル障壁に影響を殆ど受けない。このため、ＩＧＢＴ２０３がオンしているとき、コレクタ領域１０から層間絶縁膜９に囲まれたドリフト領域４に入り込んでしまい、それに応じて当該部分の電位が変動してしまう。また、ＩＧＢＴ２０３がオフしたとき、当該部分に入り込んでしまった正孔の排出をコントロールすることは困難であり、スイッチング特性がばらついてしまう。

上記に鑑み、本発明に係る絶縁ゲートバイポーラトランジスタは、第１導電型の半導体基板と、前記半導体基板の表面上に形成された第２導電型のエピタキシャル層と、前記エピタキシャル層の主表面に形成された複数のトレンチゲートと、
前記複数のトレンチゲートを２以上被覆するように前記エピタキシャル層上に形成された各々の絶縁膜と、前記エピタキシャル層上及び前記絶縁膜上に形成された第１電極と、前記半導体基板の裏面上に形成された第２電極と、を備え、
前記エピタキシャル層のうち前記トレンチゲートに囲まれたゲート間領域において、前記絶縁膜が被覆されていない第１の領域は、第１導電型のベース領域と、第２導電型のエミッタ領域と、を含んで構成され、前記絶縁膜が被覆される第２の領域は、第１導電型と第２導電型との接合部が形成されていないこと、を特徴とする。

本発明にかかる絶縁ゲートバイポーラトランジスタは、ＮＰＴ構造であっても、特性ばらつきを抑制できる。

以下、本発明に係る絶縁ゲートバイポーラトランジスタの実施形態について、図面を参照して詳細に説明する。なお、以下の各ＩＧＢＴは、コレクタ領域１０がイオン注入により形成されたＮＰＴ型である。

はじめに、図１を参照して、本発明の第１の実施形態に係るＩＧＢＴ１０１について説明する。

ドリフト領域３は、例えばＮ−型のＦＺウエハが、所望の耐圧に応じた膜厚になるように研削されて形成される。つまり、ドリフト領域３は、所望の耐圧においてベース領域４から伸びる空乏層がコレクタ領域１０に届かない程度の厚みが必要とされる。例えば、ドリフト領域３は、所望の耐圧が６００Ｖの場合、約１００μｍの厚さとなるように形成される。

ドリフト領域３の裏面側では、Ｐ＋型のコレクタ領域１０及びコレクタ電極１１が形成される。コレクタ領域１０は、所望のスイッチング特性に応じて不純物濃度が調整され、例えば、コレクタ領域１０の不純物濃度のピーク値は、約１×１０^１０ｃｍ^−３となるように注入される。一方、ドリフト領域３の表面側では、トレンチ２が、ドリフト領域３の最表面から所定間隔を保って複数形成される。なお、本図では、簡単のため、トレンチ２は７箇所形成されているだけであるが、実際には、トレンチ２は平面視においてストライプ状となるように所定の間隔をもって複数形成される。そして、トレンチ２は、ゲート酸化膜５を介して、Ａｌ、Ｃｕ、ポリシリコン等のゲート電極６が埋め込まれる。なお、トレンチ２、ゲート酸化膜５及びゲート電極６が本発明のトレンチゲートに相当する。

層間絶縁膜９は、隣接するトレンチ２を共に被覆し、かつ、トレンチ２間に露出するドリフト領域３を被覆するように形成される。

ここで、隣接するトレンチ２間の領域において、層間絶縁膜９に被覆されていない領域を領域Ａ、層間絶縁膜９に被覆されている領域を領域Ｂと定義する。

領域Ａでは、Ｐ型のベース領域４が、トレンチ２よりも浅くなる深さにおいて、ドリフト領域３とベース領域４とからなるＰＮ接合が形成されるように形成される。ベース領域４は、例えば、領域Ａが露出するレジストパターンをマスクにしてＰ型の不純物が注入されて形成される。そして、Ｎ＋型のエミッタ領域７が、ベース層４の主表面でトレンチ２と隣接するように、所定のレジストパターンをマスクにＮ＋型の不純物が注入されて形成される。なお、隣接するエミッタ領域７は、互いに接続しないように形成される。

一方、本実施形態では、領域Ｂでは、ベース領域Ａ及びエミッタ領域７が形成されない。このため、領域Ｂでは、ドリフト領域３／ベース領域４からなるＰＮ接合は形成されない。

エミッタ電極８は、領域Ａ上において、ベース領域４及びエミッタ領域７と接続されるように形成される。なお、領域Ｂ上では、層間絶縁膜９により、エミッタ電極８とドリフト層３とは電気的に絶縁される。

斯かる構成において、本実施形態に係るＩＧＢＴ１０１は、オン／オフ状態において、それぞれ以下のように動作する。

まず、ＩＧＢＴ１０１をオン状態とする場合の動作について説明する。

エミッタ電極８がアースに接続され、コレクタ電極１１に正電圧が印加される。この状態において、Ａ領域では、ドリフト領域３とベース領域４とからなるＰＮ接合は逆バイアスとなる。このとき、ゲート電極６にエミッタ電極８との間で閾値以上の正電圧が印加されると、ドリフト領域３には、ゲート電極５に沿って、Ｎ型に反転したチャネルが形成される。したがって、電子が、チャネルを介して、エミッタ領域７からドリフト領域３に電子が注入される。これにより、コレクタ領域１０とｎ型ドリフト領域３のＰＮ接合は順バイアスとなり、コレクタ領域１０からドリフト領域３へ正孔が注入される。すると、ドリフト領域３において伝導度変調が生じてドリフト領域３の抵抗が低くなる。

一方、前述したように、Ｂ領域ではベース領域４が形成されていないため、ＰＮ接合が形成されない。このため、従来技術のように、Ｂ領域において、コレクタ領域１０から排出された正孔が、ドリフト領域３／ベース領域４からなるＰＮ接合によるポテンシャル障壁により捕らわれてしまうという問題が生じなくなる。

次に、ＩＧＢＴ１０１をオフ状態とする場合の動作について説明する。

ゲート電極６とエミッタ電極８との間の電圧が閾値以下にされる。この状態において、Ａ領域では、トレンチ２に沿って形成されていたチャネルが無くなる。すると、エミッタ領域７からドリフト領域３に電子が供給されなくなり、これに伴い、コレクタ電極１０からドリフト領域３に正孔が注入されなくなる。そして、ドリフト領域３に残存した電子及び正孔は、コレクタ領域１０及びエミッタ電極１１から排出されるとともに、互いに再結合して電流となる。

一方、Ｂ領域では、ＰＮ接合によるポテンシャル障壁によって正孔が捕らわれるという問題が生じないため、従来技術のように正孔の排出をコントロールできないという問題が改善される。

以上、本実施形態に係るＩＧＢＴ１０１では、領域Ｂにおいてベース領域４が形成されないため、フローティング状態となる領域が形成されなくなり、スイッチング特性のばらつきを抑制できる。

つづいて、図２を参照して、本発明の第２の実施形態に係るＩＧＢＴ１０２について説明する。

ＩＧＢＴ１０１では、エミッタ領域７は領域Ａにのみ形成されており、領域Ｂには形成されていなかった。一方、第２の実施形態におけるＩＧＢＴ１０２では、エミッタ領域７は、領域Ａのみならず、領域Ｂにも形成される。以下、この差異について具体的に説明する。

ＩＧＢＴ１０１と同様に、ＩＧＢＴ１０２も、ＩＧＢＴ１０２がオンしているときに、ドリフト層３からが正孔が注入され、この正孔の量に応じた伝導度変調効果が生じる。そして、ＩＧＢＴ１０２でも、領域Ｂにおいてドリフト領域３とエミッタ電極とを層間絶縁膜９により電気的に絶縁させることにより、正孔がドリフト領域３からエミッタ電極８に排出されないようになる。このため、伝導度変調度効果は、領域Ａ／Ｂの面積比により調整されることになる。

さて、一般に、ベース領域４及びエミッタ領域７は、それぞれに対応したレジストパターンをマスクにしてイオン注入により形成される。このため、ＩＧＢＴ１０１では、領域Ａ／Ｂの面積比を変更するとき、ベース領域４に対応したレジストパターンのみならず、エミッタ領域７に対応したレジストパターンも変更しなければならない。このため、各レジストパターンに対応したマスクをその都度設計する必要がある。

一方、ＩＧＢＴ１０２では、領域Ａ／Ｂの面積比を変更しても、エミッタ領域７に対応したレジストパターンを変更する必要がない。

つづいて、図３を参照して、本発明の第３の実施形態に係るＩＧＢＴ１０３について説明する。

ＩＧＢＴ１０１及び１０２では、領域Ａ及び領域Ｂが交互に形成されていた。

しかし、コレクタ領域１０に注入されている正孔の総量が少量であれば、伝導度変調効果を十分に得るためには、領域Ａ／Ｂが２以上に構成される必要がある。

このため、ＩＧＢＴ１０３では、層間絶縁膜９は、トレンチ２間に露出するドリフト領域３を２箇所覆うように形成される。これにより、ＩＧＢＴ１０１及び１０２と比較して、領域Ａ／Ｂの面積比は小さくなる。

なお、本実施形態では、領域Ａと領域Ｂとは１対２の比率で形成されているが、本発明はこれに限定されず、所望の伝導度変調効果に応じて、層間絶縁膜９は、トレンチ２間に露出するドリフト領域３を３箇所以上覆うように形成されてもよい。

また、本実施形態においても、第２の実施形態と同様に、領域Ｂにおいてもエミッタ領域７が形成されてもよい。

つづいて、図４を参照して、本発明の第４の実施形態に係るＩＧＢＴ１０４について説明する。

ＩＧＢＴ１０３では、領域Ａ／Ｂの面積比を小さくするために、層間絶縁膜９は、トレンチ２間に露出するドリフト領域３を３箇所以上覆うように形成されていた。

しかし、トレンチゲートの密度が大きくなると、ゲート電極６とエミッタ電極８とによる寄生容量が大きくなるところ、ＩＧＢＴ１０３では、領域Ｂに挟まれたトレンチゲートは、チャネルの形成に寄与しないにもかかわらず、他のトレンチゲート間と同じ間隔で形成されていた。

一方、ＩＧＢＴ１０４では、トレンチゲートの間隔を一定にしないことで、チャネルの形成に寄与しないトレンチゲートが形成されないように構成される。これにより、本実施形態では、ゲート電極６とエミッタ電極８との寄生容量が最小限に抑えられる。

なお、ＩＧＢＴ１０２と同様に、ＩＧＢＴ１０４においても、エミッタ領域７がＡ領域のみならずＢ領域にも形成されてよい。

以上、本発明に係る各実施形態についてそれぞれ説明したが、各実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。

例えば、各領域の導電型は実施形態で示したものに限定されず、全領域が逆導電型であってもよい。

第１の実施形態に係るＩＧＢＴの断面図を示す。 第２の実施形態に係るＩＧＢＴの断面図を示す。 第３の実施形態に係るＩＧＢＴの断面図を示す。 第４の実施形態に係るＩＧＢＴの断面図を示す。 従来技術に係るＩＧＢＴの断面図を示す。 従来技術に係るＩＧＢＴの断面図を示す。 従来技術に係るＩＧＢＴの断面図を示す。

符号の説明

２ トレンチ
３ ドリフト領域
４ ベース領域
５ ゲート酸化膜
６ ゲート電極
７ エミッタ領域
８ エミッタ電極
９ 層間絶縁膜
１０ コレクタ領域
１１ コレクタ電極

Claims (3)

1. 第１導電型の半導体基板と、
   前記半導体基板の表面上に形成された第２導電型のエピタキシャル層と、
   前記エピタキシャル層の主表面に形成された複数のトレンチゲートと、
   前記複数のトレンチゲートを２以上被覆するように前記エピタキシャル層上に形成された各々の絶縁膜と、
   前記エピタキシャル層上及び前記絶縁膜上に形成された第１電極と、
   前記半導体基板の裏面上に形成された第２電極と、を備え、
   前記エピタキシャル層のうち前記トレンチゲートに囲まれたゲート間領域において、
   前記絶縁膜が被覆されていない第１の領域は、
   第１導電型のベース領域と、
   第２導電型のエミッタ領域と、を含んで構成され、
   前記絶縁膜が被覆される第２の領域は、第１導電型と第２導電型との接合部が形成されていないこと、を特徴とする絶縁ゲート型バイポーラトランジスタ。
2. 請求項１に記載の絶縁ゲート型バイポーラトランジスタにおいて、
   前記第１の領域における前記トレンチゲート間の間隔は、前記第２の領域における前記トレンチゲート間の間隔よりも狭いこと、を特徴とする絶縁ゲート型バイポーラトランジスタ。
3. 請求項１に記載の絶縁ゲート型バイポーラトランジスタにおいて、
   前記第２の領域には、前記エミッタ領域が形成されていないこと、を特徴とする絶縁ゲート型バイポーラトランジスタ。

Images