JP2014075483A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2014075483A
JP2014075483A JP2012222221A JP2012222221A JP2014075483A JP 2014075483 A JP2014075483 A JP 2014075483A JP 2012222221 A JP2012222221 A JP 2012222221A JP 2012222221 A JP2012222221 A JP 2012222221A JP 2014075483 A JP2014075483 A JP 2014075483A
Authority
JP
Japan
Prior art keywords
region
oxide film
gate oxide
type
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012222221A
Other languages
English (en)
Inventor
Katsuyuki Torii
克行 鳥居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2012222221A priority Critical patent/JP2014075483A/ja
Priority to CN201310426420.1A priority patent/CN103715237B/zh
Priority to US14/037,549 priority patent/US9117872B2/en
Publication of JP2014075483A publication Critical patent/JP2014075483A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Abstract

【課題】高耐圧・低オン電圧であり、且つラッチアップ現象の発生が抑制された半導体装置及び半導体装置の製造方法を提供する。
【解決手段】ｐ型のコレクタ領域と、コレクタ領域上に配置されたｎ型のドリフト領域と、ドリフト領域上に配置されたｐ型のベース領域と、ベース領域上に配置されたｎ型のエミッタ領域と、エミッタ領域の上面から延伸してエミッタ領域及びベース領域を貫通する溝の底面及び側面に配置されたゲート酸化膜と、ゲート酸化膜を介してベース領域と対向して溝の内部に埋め込まれたゲート電極とを備え、ベース領域の下面の位置が、ゲート酸化膜から離間した領域よりもゲート酸化膜と接する領域において浅い。
【選択図】図１

Description

本発明は、ＩＧＢＴ構造を有する半導体装置及び半導体装置の製造方法に関する。
絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）は、高入力インピーダンス、低オン電圧を有することから、モータ駆動回路などで使用されている。しかし、ＩＧＢＴにおいては、耐圧とオン電圧がトレードオフの関係にある。
このため、耐圧を高く保持しつつ、オン電圧を下げるために種々の方法が提案されている。例えば、ベース領域とドリフト領域の間にキャリア蓄積層を形成する方法が提案されている（例えば、特許文献１参照。）。この構造によれば、キャリア蓄積層とドリフト領域との界面近傍でキャリアが蓄積され、耐圧を比較的高く保持してオン電圧を下げられることが開示されている。
特開平８−３１６４７９号公報
しかしながら、オン電圧が低下する点は好ましいが、キャリア蓄積層の不純物濃度を上げることにより、キャリア蓄積層の空乏層が広がりにくくなるために耐圧が低下する。このように、耐圧とオン電圧の両方を向上することは困難である。また、ＩＧＢＴ構造の半導体装置では、寄生トランジスタの発生によってラッチアップ現象が発生するという問題がある。
上記問題点に鑑み、本発明は、高耐圧・低オン電圧であり、且つラッチアップ現象の発生が抑制された半導体装置及び半導体装置の製造方法を提供することを目的とする。
本発明の一態様によれば、（イ）ｐ型のコレクタ領域と、（ロ）コレクタ領域上に配置されたｎ型のドリフト領域と、（ハ）ドリフト領域上に配置されたｐ型のベース領域と、（ニ）ベース領域上に配置されたｎ型のエミッタ領域と、（ホ）エミッタ領域の上面から延伸してエミッタ領域及びベース領域を貫通する溝の底面及び側面に配置されたゲート酸化膜と、（ヘ）ゲート酸化膜を介してベース領域と対向して溝の内部に埋め込まれたゲート電極とを備え、ベース領域の下面の位置が、ゲート酸化膜から離間した領域よりもゲート酸化膜と接する領域において浅い半導体装置が提供される。
本発明の他の態様によれば、（イ）ｐ型のコレクタ領域と、（ロ）コレクタ領域上に配置されたｎ型のドリフト領域と、（ハ）ドリフト領域上に配置されたｐ型のベース領域と、（ニ）ベース領域上に配置されたｎ型のエミッタ領域と、（ホ）エミッタ領域の上面から延伸してエミッタ領域及びベース領域を貫通する溝の底面及び側面に配置されたゲート酸化膜と、（ヘ）ゲート酸化膜を介してベース領域と対向して溝の内部に埋め込まれたゲート電極とを備え、ベース領域の不純物濃度が、ゲート酸化膜から離れるにつれて高くなる部分を有する半導体装置が提供される。
本発明の更に他の態様によれば、（イ）不純物拡散法又はエピタキシャル成長法によって、ｎ型のドリフト領域上にｐ型のベース領域を形成するステップと、（ロ）ベース領域上にｎ型のエミッタ領域を形成するステップと、（ハ）エミッタ領域の上面から延伸してエミッタ領域及びベース領域を貫通する溝を形成するステップと、（ニ）溝の内壁を酸化してゲート酸化膜を形成することにより、ベース領域中のゲート酸化膜に接する領域のｐ型不純物をゲート酸化膜中に取り込むことによって、ベース領域のゲート酸化膜に接する領域の下面の位置を他の領域よりも浅くするステップと、（ホ）溝の内部を埋め込んでゲート電極を形成するステップとを含む半導体装置の製造方法が提供される。
本発明によれば、高耐圧・低オン電圧であり、且つラッチアップ現象の発生が抑制された半導体装置及び半導体装置の製造方法を提供できる。
本発明の第１の実施形態に係る半導体装置の構造を示す模式的な断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その１）。 本発明の第１の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その２）。 本発明の第１の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その３）。 本発明の第１の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その４）。 本発明の第２の実施形態に係る半導体装置の構造を示す模式的な断面図である。 本発明の第２の実施形態に係る半導体装置の他の構造を示す模式的な断面図である。 本発明の第２の実施形態の第１の変形例に係る半導体装置の構造を示す模式的な断面図である。 本発明の第２の実施形態の第２の変形例に係る半導体装置の構造を示す模式的な断面図である。
次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各部の長さの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
又、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の形状、構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。
（第１の実施形態）
本発明の第１の実施形態に係る半導体装置１は、図１に示すように、ｐ型のコレクタ領域１０と、コレクタ領域１０上に配置されたｎ型のドリフト領域２０と、ドリフト領域２０上に配置されたｐ型のベース領域３０と、ベース領域３０上に配置されたｎ型のエミッタ領域４０と、エミッタ領域４０の上面から延伸してエミッタ領域４０及びベース領域３０を貫通する溝の底面及び側面に配置されたゲート酸化膜５０と、ゲート酸化膜５０を介してベース領域３０と対向して溝の内部に埋め込まれたゲート電極６０とを備える。
半導体装置１は絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）であり、ゲート電極６０と対向するベース領域３０の表面がチャネル領域１００である。また、ゲート電極６０の上面には層間絶縁膜７０が配置され、層間絶縁膜７０上にエミッタ領域４０とベース領域３０に接続するエミッタ電極８０が配置されている。
そして、図１に示すように、ベース領域３０とドリフト領域２０の界面を見た場合、ゲート酸化膜５０の側壁と接する領域におけるベース領域３０の下部の位置（ベース領域３０の上面からの距離Ｄ１）は、ゲート酸化膜５０から離間した領域におけるベース領域３０の下部の位置（ベース領域３０の上面からの距離Ｄ２）よりも浅く形成されている。ここで、１．２＜Ｄ２／（Ｄ２−Ｄ１）＜４０の関係の関係がある。より好ましくは、４＜Ｄ２／（Ｄ２−Ｄ１）＜１０である。
なお、ベース領域３０のゲート酸化膜５０と接する領域では、ゲート酸化膜５０から離間した領域、即ちゲート酸化膜５０とゲート酸化膜５０間の領域に比べて、不純物濃度が低い。つまり、半導体装置１は、ベース領域３０の不純物濃度がゲート酸化膜５０から離れるにつれて高くなる部分を有する。ちなみに、ベース領域３０の不純物濃度は、高いところで５×１０16〜１×１０13ｃｍ-3程度である。なお、ベース領域３０の不純物濃度が低いほど、距離Ｄ１と距離Ｄ２との差は大きい。
半導体装置１の動作について説明する。エミッタ電極８０とコレクタ電極９０間に所定のコレクタ電圧を印加し、エミッタ電極８０とゲート電極６０間に所定のゲート電圧を印加する。例えば、コレクタ電圧は３００Ｖ〜１６００Ｖ程度、ゲート電圧は１０Ｖ〜２０Ｖ程度である。このようにして半導体装置１をオン状態にすると、チャネル領域１００がｐ型からｎ型に反転してチャネルが形成される。形成されたチャネルを通過して、エミッタ電極８０から電子がドリフト領域２０に注入される。この注入された電子により、コレクタ領域１０とドリフト領域２０との間が順バイアスされ、コレクタ電極９０からコレクタ領域１０を経由して正孔（ホール）がドリフト領域２０、ベース領域３０の順に移動する。更に電流を増やしていくと、コレクタ領域１０からの正孔が増加し、ベース領域３０の下方に正孔が蓄積される。この結果、伝導度変調によってオン抵抗が低下する。
半導体装置１をオン状態からオフ状態にする場合には、ゲート電圧をしきい値電圧よりも低くし、例えば、ゲート電圧をエミッタ電圧と同じ接地電位又は逆バイアスとなるように制御してチャネル領域１００を消滅させる。これにより、エミッタ電極８０からドリフト領域２０への電子の注入が停止する。コレクタ電極９０の電位がエミッタ電極８０よりも高いので、ベース領域３０とドリフト領域２０との界面から空乏層が広がっていくと共に、ドリフト領域２０に蓄積された正孔はエミッタ電極８０に抜けていく。
ＩＧＢＴ構造を有する半導体装置１では、オン電圧はエミッタ領域４０とベース領域３０により形成されるｐｎ接合の状態、ベース領域３０に生じるチャネルの幅やチャネル長により決定される。チャネルが形成される領域は、ベース領域３０のゲート酸化膜５０を介してゲート電極６０と対向する領域であるが、図１に示した半導体装置１では、ゲート酸化膜５０から離間した領域よりもゲート酸化膜５０と接する領域においてベース領域３０が浅く形成されるため、チャネル領域１００が短い。このため、チャネル抵抗が低下する。
また、ベース領域３０の濃度がゲート酸化膜５０に近い領域で低いため、チャネル幅が広がりやすく、チャネル抵抗を低減できる。よって、半導体装置１のオン電圧を低減することができる。
ところで、ＩＧＢＴ構造の半導体装置１では、エミッタ領域４０からベース領域３０に形成されるチャネルを経由してドリフト領域２０に電子が流れるのに対応して、ドリフト領域２０からベース領域３０に正孔が注入され、エミッタ領域４０へと移動する。このとき、エミッタ領域４０の下面及び側面に沿って正孔が移動する量が多かったり移動距離が長かったりすると、ベース領域３０に見かけ上の起電力が生じて、ベース領域３０とエミッタ領域４０とが順バイアスされる。このために、エミッタ領域４０からチャネルを経由しないでドリフト領域２０に流れる電子が発生する。つまり、エミッタ領域４０とベース領域３０・ドリフト領域２０において生じる寄生トランジスタがオンして、ゲート電圧により制御できない電流が流れるラッチアップ現象が生じる。
しかし、図１に示した半導体装置１では、ベース領域３０の下面は、下に凸の曲面形状である。したがって、コレクタ領域１０のゲート酸化膜５０近傍よりも、ゲート酸化膜５０から離れた領域、即ち、ゲート電極６０がそれぞれ形成された溝間の領域において、コレクタ領域１０とベース領域３０間の距離が短い。その結果、正孔は、ベース領域３０のゲート酸化膜５０近傍よりもゲート酸化膜５０から離れた領域を移動する。したがって、エミッタ領域４０の下面や側面に沿って移動する正孔の量が抑制される。上記のラッチアップ現象は、エミッタ領域４０に沿って移動する正孔の量が多いほど、そして正孔のエミッタ領域４０に沿う移動距離が長いほど、発生しやすい。このため、エミッタ領域４０から離れた領域を正孔が移動する半導体装置１では、ラッチアップ現象の発生を抑制することができる。
以上に説明したように、本発明の第１の実施形態に係る半導体装置１によれば、高耐圧・低オン電圧であり、且つラッチアップ現象の発生が抑制された半導体装置を提供できる。
図２〜図５を用いて、本発明の第１の実施形態に係る半導体装置１の製造方法を説明する。なお、以下に述べる製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。
図２に示すように、ｐ型のコレクタ領域１０上に積層されたｎ型のドリフト領域２０上に、不純物拡散法又はエピタキシャル成長法によってｐ型のベース領域３０を形成する。例えば不純物拡散法によれば、ドリフト領域２０の上面からイオン注入法によってｐ型不純物をドリフト領域２０に注入した後、アニール処理による拡散を行って、ベース領域３０が実質的に一様の厚みで形成される。ベース領域３０中のｐ型不純物は例えばボロン（Ｂ）である。次いで、図３に示すように、ベース領域３０の上面の一部に、例えばイオン注入法と拡散を用いてｎ+型のエミッタ領域４０を形成する。
フォトリソグラフィ技術とエッチング技術により、エミッタ領域４０上に配置した開口部を有するマスクを用いて、エミッタ領域４０の上面から延伸してエミッタ領域４０とベース領域３０を貫通し、ドリフト領域２０に先端が到達する溝５５を形成する。溝５５の底面は、実質的に平坦である。そして、図４に示すように、溝５５の内壁にゲート酸化膜５０を形成する。例えば、酸化シリコン（ＳｉＯ2）膜を熱酸化法で形成する。
このとき、ベース領域３０中のゲート酸化膜５０に接する領域のｐ型不純物がゲート酸化膜５０中に取り込まれる。このため、ゲート酸化膜５０近傍でのベース領域３０の不純物濃度が低くなる。つまり、ベース領域３０の不純物濃度が、ゲート酸化膜５０から離れるにつれて高くなる。その結果、ベース領域３０の厚みは、ゲート酸化膜５０近傍の領域で薄く、ゲート酸化膜５０から離間した領域で厚くなる。
更に、不純物拡散法によって形成されたベース領域３０は、上面付近の領域よりも下面付近の領域で不純物濃度が低く形成されている。このため、ゲート酸化膜５０にベース領域３０中のｐ型不純物が取り込まれると、ゲート酸化膜５０近傍においてベース領域３０の下面付近のｐ型不純物濃度が特に低くなる。この領域のｐ型不純物濃度が消滅する結果、ベース領域３０のゲート酸化膜５０に接する領域の下面の位置が他の領域よりも浅くなる。これにより、図５に示すように、ベース領域３０の下面が下に凸の曲面形状になる。
なお、溝５５の壁面は荒れているので、一度酸化した後に酸化膜を除去し、その後にゲート酸化膜５０を形成してもよい。この場合、少なくとも一方の酸化膜の形成時に、上記現象が生じる。
その後、ゲート電極６０を形成する。例えば、不純物を添加したポリシリコン膜を溝の内部に埋め込み、化学機械研磨（ＣＭＰ）などの研磨工程によって、図５に示すようにベース領域３０の表面を平坦化してゲート電極６０を形成する。更に、ゲート電極６０上に層間絶縁膜７０を形成した後、エミッタ領域４０とベース領域３０に接続するエミッタ電極８０を層間絶縁膜７０上に形成する。更に、コレクタ領域１０の裏面上にコレクタ電極９０を形成することにより、図１に示した半導体装置１が完成する。
以上に説明したように、本発明の第１の実施形態に係る半導体装置の製造方法によれば、ベース領域３０の下面の位置がゲート酸化膜５０から離間した領域よりもゲート酸化膜５０と接する領域において浅く、且つ、ベース領域３０の不純物濃度がゲート酸化膜５０から離れるにつれて高くなる部分を有する半導体装置１が製造される。その結果、高耐圧・低オン電圧であり、且つラッチアップ現象の発生が抑制された半導体装置１が得られる。
なお、ゲート酸化膜５０による不純物の吸収・放出（不純物の偏析効果）に関して、基板の面方位の影響はほとんど無視でき、一様の形状を得ることができる。例えば、拡散によって下に凸の曲面形状のベース領域３０を形成する場合には、溝５５を形成するマスクとベース領域３０を形成するマスクとの位置ずれによってチャネル長が変化してしまい、それによるオン電圧のばらつきが生じる場合がある。しかし、本発明の実施形態に係る製造方法によれば、ベース領域３０の形状を一様にすることができるので、オン電圧のばらつきを抑制することができる。
（第２の実施形態）
本発明の第２の実施形態に係る半導体装置１は、図６に示すように、ドリフト領域２０とベース領域３０間に配置された、ドリフト領域２０よりも不純物濃度の高いｎ型のキャリア蓄積領域２５とを更に備えることが、図１に示した半導体装置１と異なる点である。
キャリア蓄積領域２５では、ベース領域３０とは逆に、ゲート酸化膜５０と接する領域では、ゲート酸化膜５０から離間した領域に比べて不純物濃度が高い。つまり、キャリア蓄積領域２５の不純物濃度は、ゲート酸化膜から離れるにつれて低くなる。ちなみに、キャリア蓄積領域２５の不純物濃度は、高いところで５×１０14〜５×１０16ｃｍ-3程度である。
また、ベース領域３０の下面の位置がゲート酸化膜５０から離間した領域よりもゲート酸化膜５０と接する領域において浅いため、キャリア蓄積領域２５の下面が平坦であるとみた場合に、キャリア蓄積領域２５の膜厚は、ゲート酸化膜５０の近傍において厚く、ゲート酸化膜５０から離間した領域おいて薄く形成されている。つまり、キャリア蓄積領域２５の下面から上限までの距離が、ゲート酸化膜５０の近傍において距離ｄ１であり、ゲート酸化膜５０から離間した領域おいて距離ｄ２であるとすると、ｄ１＞ｄ２である。なお、キャリア蓄積領域２５の不純物濃度が低いほど、距離ｄ１と距離ｄ２との差は大きくなる。
キャリア蓄積領域２５を有するＩＧＢＴでは、キャリア蓄積領域２５とドリフト領域２０との界面近傍でキャリアが蓄積される。キャリア蓄積領域２５とドリフト領域２０との不純物濃度の差が大きいほど、キャリア蓄積領域２５に正孔が蓄積される。
キャリア蓄積領域２５は、例えば以下のように形成される。即ち、ドリフト領域２０上に、不純物拡散法又はエピタキシャル成長法によって、キャリア蓄積領域２５及びベース領域３０を形成する。例えば、キャリア蓄積領域２５とベース領域３０を、共に同じ上面から拡散で形成する。キャリア蓄積領域２５の不純物決定原子は、例えばリン（Ｐ）を採用可能である。次いで、図３を参照して説明したように、ベース領域３０の上面の一部に、例えばイオン注入法と拡散を用いてｎ+型のエミッタ領域４０を形成する。
次いで、ベース領域３０を貫通し、キャリア蓄積領域２５に達する溝を形成する。そして、図４を参照して説明したように、溝５５の内壁にゲート酸化膜５０を形成する。このとき、ベース領域３０中のゲート酸化膜５０に接する領域のｐ型不純物がゲート酸化膜５０中に取り込まれるのと同時に、キャリア蓄積領域２５のゲート酸化膜５０が形成される領域のｎ型不純物が、ゲート酸化膜５０に接する領域のキャリア蓄積領域２５中に押し出される。このため、ゲート酸化膜５０近傍でのキャリア蓄積領域２５の不純物濃度が高くなる。つまり、キャリア蓄積領域２５の不純物濃度が、ゲート酸化膜５０から離れるにつれて低くなる。
なお、キャリア蓄積領域２５は、ベース領域３０と同じ面から不純物を注入しても、埋め込み層形成のように、不純物注入後にエピタキシャル形成法を用いて形成してもよい。図６では、キャリア蓄積領域２５の下面が溝の底部よりも下方に位置する例を示した。
溝５５の深さ方向を、基板の結晶軸に沿わないように、例えば、深くなるほど溝５５の幅を広く、又は狭くして、溝５５の側壁を基板の結晶軸に沿わないようにしてもよい。溝５５の側壁を基板の特定の結晶軸に沿わないようにすることにより、基板の強度を高くできる。また、ゲート酸化膜５０に沿ったベース領域３０の面から一様にｎ型不純物のリンなどが押し出されるので、ベース領域３０の下面の曲面形状の丸まりの角度を変えることができる。
図７に示すように、ゲート酸化膜５０が形成された溝の底部よりも、キャリア蓄積領域２５の下面が上方に位置する場合、ゲート酸化膜５０近傍のキャリア蓄積領域２５の不純物濃度がゲート酸化膜５０から離間したキャリア蓄積領域２５の領域より高くなり、断面形状はゲート酸化膜５０近傍において溝の下方にもぐった感じになる。つまり、キャリア蓄積領域２５の下面は上に凸の曲面形状になる。
正孔はキャリア蓄積領域２５の不純物濃度が低い領域を流れやすいので、ゲート酸化膜５０近傍において正孔が比較的蓄積されやすく、ゲート酸化膜５０が形成された溝の間を正孔が移動しやすい。つまり、ゲート酸化膜５０から離間した領域を正孔が移動する。このため、ゲート酸化膜５０に沿って移動し、それからエミッタ領域４０の下面及び側面に沿って移動する正孔が少なくなる。別の見方をすると、ゲート酸化膜５０から離間して移動する正孔が増加し、エミッタ領域４０に沿うように移動する正孔の量が少なく、又は移動距離が短くなる。その結果、ラッチアップ現象の発生が抑制される。
また、ゲート酸化膜５０に接する領域におけるキャリア蓄積領域２５の厚みは、ゲート酸化膜５０から離間したキャリア蓄積領域２５の領域よりも厚くなっている。このため、ゲート酸化膜５０に沿った領域よりも、ゲート酸化膜５０から離れた領域の方が、正孔は移動しやすい。このため、ラッチアップ現象が更に発生しにくい半導体装置１を実現できる。
なお、キャリア蓄積領域２５の厚みは、ゲート酸化膜５０近傍以外の領域では一様であってもよい。また、キャリア蓄積領域２５は不純物拡散法で形成してもよいので、キャリア蓄積領域２５の中心から周辺に向かって減少するように不純物濃度が正規分布になるようにキャリア蓄積領域２５を形成してもよい。
＜第１の変形例＞
キャリア蓄積領域２５は、ゲート酸化膜５０に沿って形成されていなくてもよい。即ち、キャリア蓄積領域２５が活性領域のベース領域３０の下面の全体に配置されておらず、例えば図８に示すように、キャリア蓄積領域２５をゲート酸化膜５０から離間して配置してもよい。
図８は、エミッタ電極８０がベース領域３０と接続している直下にのみキャリア蓄積領域２５を設けた構造である。図８において、周知の埋め込み層のようにキャリア蓄積領域２５を形成しているが、ベース領域３０と同じく基板の上面から不純物拡散法で形成してもよい。キャリア蓄積領域２５をこのように設けることによって、キャリア蓄積領域２５とドリフト領域２０との界面近傍における正孔の蓄積効果を効果的に高めると共に、ゲート電極６０間で挟まれた領域にキャリア蓄積領域２５のない領域を設けることで、その部分から空乏層が広がるので、良好に耐圧の確保もできる。更に、図８に示した半導体装置１であっても、ベース領域３０が薄いので、ゲート酸化膜５０から離間した領域のベース領域３０を正孔が移動する。このため、ラッチアップ現象の発生を抑制できる。
＜第２の変形例＞
エミッタ電極８０を形成する前にベース領域３０の上面を図９に示すようにエッチングして、例えば層間絶縁膜７０の下面とベース領域３０の上面が同一平面レベルになるように、溝を形成してもよい。つまり、エミッタ領域４０の側面にベース領域３０が存在しない。この場合の溝の深さは、エッチングして後退した面を基準とし、エッチングされていない領域もその面の延長線上を基準とする。
（その他の実施形態）
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
既に述べた実施形態の説明においては、ベース領域３０の下面とキャリア蓄積領域２５の上面とが接している例を示した。しかし、ベース領域３０とキャリア蓄積領域２５とが上下に離間して配置されていてもよい。例えば、ベース領域３０とキャリア蓄積領域２５との間にドリフト領域２０と同程度の不純物濃度のｐ型半導体領域が配置されていてもよい。ただし、耐圧を向上させる観点からは、キャリア蓄積領域２５がベース領域３０に接していることが好ましい。
なお、ゲート酸化膜５０間のゲート酸化膜５０から離間した位置に、ベース領域３０よりも下面が深いｐ型半導体領域を形成してもよい。このｐ型半導体領域はいわゆるディープＰ（ＤＥＥＰ−Ｐ）領域として機能し、ｐ型半導体領域で正孔を移動させることによって、ラッチアップ現象の発生を抑制できる。
このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
１…半導体装置
１０…コレクタ領域
２０…ドリフト領域
２５…キャリア蓄積領域
３０…ベース領域
４０…エミッタ領域
５０…ゲート酸化膜
５５…溝
６０…ゲート電極
７０…層間絶縁膜
８０…エミッタ電極
９０…コレクタ電極
１００…チャネル領域

Claims (10)

  1. ｐ型のコレクタ領域と、
    前記コレクタ領域上に配置されたｎ型のドリフト領域と、
    前記ドリフト領域上に配置されたｐ型のベース領域と、
    前記ベース領域上に配置されたｎ型のエミッタ領域と、
    前記エミッタ領域の上面から延伸して前記エミッタ領域及び前記ベース領域を貫通する溝の、底面及び側面に配置されたゲート酸化膜と、
    前記ゲート酸化膜を介して前記ベース領域と対向して前記溝の内部に埋め込まれたゲート電極と
    を備え、前記ベース領域の下面の位置が、前記ゲート酸化膜から離間した領域よりも前記ゲート酸化膜と接する領域において浅いことを特徴とする半導体装置。
  2. 前記ドリフト領域と前記ベース領域の間の少なくとも一部に配置された、前記ドリフト領域よりも不純物濃度の高いｎ型のキャリア蓄積領域とを更に備えることを特徴とする請求項１に記載の半導体装置。
  3. 前記キャリア蓄積領域が前記ゲート酸化膜に接し、前記キャリア蓄積領域の上面の位置が、前記ゲート酸化膜から離間した領域よりも前記ゲート酸化膜と接する領域において浅いことを特徴とする請求項２に記載の半導体装置。
  4. 前記キャリア蓄積領域の下面が、前記溝の底部よりも下方に位置することを特徴とする請求項２又は３に記載の半導体装置。
  5. 前記溝の底部が前記キャリア蓄積領域の下面の前記ゲート酸化膜に接する位置よりも下方に位置し、
    前記キャリア蓄積領域の下面の位置が、前記ゲート酸化膜から離間した領域よりも前記ゲート酸化膜と接する領域において深いことを特徴とする請求項３に記載の半導体装置。
  6. ｐ型のコレクタ領域と、
    前記コレクタ領域上に配置されたｎ型のドリフト領域と、
    前記ドリフト領域上に配置されたｐ型のベース領域と、
    前記ベース領域上に配置されたｎ型のエミッタ領域と、
    前記エミッタ領域の上面から延伸して前記エミッタ領域及び前記ベース領域を貫通する溝の、底面及び側面に配置されたゲート酸化膜と、
    前記ゲート酸化膜を介して前記ベース領域と対向して前記溝の内部に埋め込まれたゲート電極と
    を備え、前記ベース領域の不純物濃度が、前記ゲート酸化膜から離れるにつれて高くなる部分を有することを特徴とする半導体装置。
  7. 前記ドリフト領域と前記ベース領域の間の少なくとも一部に配置された、前記ドリフト領域よりも不純物濃度の高いｎ型のキャリア蓄積領域とを更に備え、前記キャリア蓄積領域の不純物濃度が、前記ゲート酸化膜から離れるにつれて低くなる部分を有することを特徴とする請求項６に記載の半導体装置。
  8. 不純物拡散法又はエピタキシャル成長法によって、ｎ型のドリフト領域上にｐ型のベース領域を形成するステップと、
    前記ベース領域上にｎ型のエミッタ領域を形成するステップと、
    前記エミッタ領域の上面から延伸して前記エミッタ領域及び前記ベース領域を貫通する溝を形成するステップと、
    前記溝の内壁を酸化してゲート酸化膜を形成することにより、前記ベース領域中の前記ゲート酸化膜に接する領域のｐ型不純物を前記ゲート酸化膜中に取り込むことによって、前記ベース領域の前記ゲート酸化膜に接する領域の下面の位置を他の領域よりも浅くするステップと、
    前記溝の内部を埋め込んでゲート電極を形成するステップと
    を含むことを特徴とする半導体装置の製造方法。
  9. 前記ベース領域を形成する前に、不純物拡散法又はエピタキシャル成長法によって、前記ドリフト領域よりも不純物濃度の高いｎ型のキャリア蓄積領域を前記ドリフト領域上に形成するステップを更に含み、前記溝の底部の位置が前記キャリア蓄積領域の上面よりも深いように前記溝を形成することを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記溝を前記キャリア蓄積領域に達するように形成し、
    前記溝の内壁を酸化して前記ゲート酸化膜を形成することにより、前記キャリア蓄積領域中の前記ゲート酸化膜に接する領域のｎ型不純物を前記ゲート酸化膜から離間した領域に押し出すことによって、前記キャリア蓄積領域の前記ゲート酸化膜に接する領域の上面の位置を他の領域よりも浅くする
    ことを特徴とする請求項９に記載の半導体装置の製造方法。
JP2012222221A 2012-10-04 2012-10-04 半導体装置及び半導体装置の製造方法 Pending JP2014075483A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012222221A JP2014075483A (ja) 2012-10-04 2012-10-04 半導体装置及び半導体装置の製造方法
CN201310426420.1A CN103715237B (zh) 2012-10-04 2013-09-18 半导体装置以及半导体装置的制造方法
US14/037,549 US9117872B2 (en) 2012-10-04 2013-09-26 Semiconductor device and method for manufacturing the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012222221A JP2014075483A (ja) 2012-10-04 2012-10-04 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2014075483A true JP2014075483A (ja) 2014-04-24

Family

ID=50408065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012222221A Pending JP2014075483A (ja) 2012-10-04 2012-10-04 半導体装置及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US9117872B2 (ja)
JP (1) JP2014075483A (ja)
CN (1) CN103715237B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017183346A (ja) * 2016-03-28 2017-10-05 ローム株式会社 半導体装置および半導体装置の製造方法
JP2018046053A (ja) * 2016-09-12 2018-03-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2020115550A (ja) * 2016-03-28 2020-07-30 ローム株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI535006B (zh) * 2014-08-25 2016-05-21 新唐科技股份有限公司 絕緣閘極雙極性電晶體及其製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316479A (ja) * 1995-03-14 1996-11-29 Mitsubishi Electric Corp 絶縁ゲート型半導体装置およびその製造方法
JPH1056170A (ja) * 1996-08-08 1998-02-24 Denso Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法
JP2002314081A (ja) * 2001-04-12 2002-10-25 Denso Corp トレンチゲート型半導体装置およびその製造方法
US20030201454A1 (en) * 2002-04-25 2003-10-30 International Rectifier Corp. Trench IGBT
WO2007096996A1 (ja) * 2006-02-24 2007-08-30 Mitsubishi Denki Kabushiki Kaisha 半導体装置及びその製造方法
JP2008085134A (ja) * 2006-09-28 2008-04-10 Nec Electronics Corp 半導体装置及びその製造方法
JP2008282860A (ja) * 2007-05-08 2008-11-20 Rohm Co Ltd 半導体装置およびその製造方法
JP2010232627A (ja) * 2009-03-04 2010-10-14 Fuji Electric Systems Co Ltd 半導体装置およびその製造方法
WO2012105170A1 (ja) * 2011-02-02 2012-08-09 パナソニック株式会社 半導体装置およびその製造方法
WO2013046378A1 (ja) * 2011-09-28 2013-04-04 トヨタ自動車株式会社 Ｉｇｂｔとその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5558313A (en) * 1992-07-24 1996-09-24 Siliconix Inorporated Trench field effect transistor with reduced punch-through susceptibility and low RDSon
US6001678A (en) * 1995-03-14 1999-12-14 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
US6172398B1 (en) * 1997-08-11 2001-01-09 Magepower Semiconductor Corp. Trenched DMOS device provided with body-dopant redistribution-compensation region for preventing punch through and adjusting threshold voltage
JP3705919B2 (ja) * 1998-03-05 2005-10-12 三菱電機株式会社 半導体装置及びその製造方法
KR100275756B1 (ko) * 1998-08-27 2000-12-15 김덕중 트렌치 절연 게이트 바이폴라 트랜지스터
JP4723816B2 (ja) * 2003-12-24 2011-07-13 株式会社豊田中央研究所 半導体装置
JP5087272B2 (ja) * 2004-05-12 2012-12-05 株式会社豊田中央研究所 半導体装置
JP4609656B2 (ja) * 2005-12-14 2011-01-12 サンケン電気株式会社 トレンチ構造半導体装置
JP4688901B2 (ja) * 2008-05-13 2011-05-25 三菱電機株式会社 半導体装置
JP5472862B2 (ja) * 2009-03-17 2014-04-16 三菱電機株式会社 電力用半導体装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316479A (ja) * 1995-03-14 1996-11-29 Mitsubishi Electric Corp 絶縁ゲート型半導体装置およびその製造方法
JPH1056170A (ja) * 1996-08-08 1998-02-24 Denso Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法
JP2002314081A (ja) * 2001-04-12 2002-10-25 Denso Corp トレンチゲート型半導体装置およびその製造方法
US20030201454A1 (en) * 2002-04-25 2003-10-30 International Rectifier Corp. Trench IGBT
WO2007096996A1 (ja) * 2006-02-24 2007-08-30 Mitsubishi Denki Kabushiki Kaisha 半導体装置及びその製造方法
JP2008085134A (ja) * 2006-09-28 2008-04-10 Nec Electronics Corp 半導体装置及びその製造方法
JP2008282860A (ja) * 2007-05-08 2008-11-20 Rohm Co Ltd 半導体装置およびその製造方法
JP2010232627A (ja) * 2009-03-04 2010-10-14 Fuji Electric Systems Co Ltd 半導体装置およびその製造方法
WO2012105170A1 (ja) * 2011-02-02 2012-08-09 パナソニック株式会社 半導体装置およびその製造方法
WO2013046378A1 (ja) * 2011-09-28 2013-04-04 トヨタ自動車株式会社 Ｉｇｂｔとその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017183346A (ja) * 2016-03-28 2017-10-05 ローム株式会社 半導体装置および半導体装置の製造方法
JP2020115550A (ja) * 2016-03-28 2020-07-30 ローム株式会社 半導体装置および半導体装置の製造方法
US10818784B2 (en) 2016-03-28 2020-10-27 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
JP2018046053A (ja) * 2016-09-12 2018-03-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10600896B2 (en) 2016-09-12 2020-03-24 Renesas Electronics Corporation Semiconductor device and method for producing the same

Also Published As

Publication number Publication date
US20140097466A1 (en) 2014-04-10
CN103715237B (zh) 2017-02-22
US9117872B2 (en) 2015-08-25
CN103715237A (zh) 2014-04-09

Similar Documents

Publication Publication Date Title
US10418441B2 (en) Semiconductor device and method for manufacturing the semiconductor device
JP6102092B2 (ja) 半導体装置及びその製造方法
TWI575736B (zh) 雙溝槽閘極絕緣閘雙極電晶體結構
CN111602250B (zh) 具有用于场截止和反向传导的三维背侧结构的igbt器件
JP3704007B2 (ja) 半導体装置及びその製造方法
JP5807597B2 (ja) 半導体装置及び半導体装置の製造方法
JP2012069735A (ja) 半導体装置
JP2005057028A (ja) 絶縁ゲート型バイポーラトランジスタ
US20190123172A1 (en) Insulated gate power semiconductor device and method for manufacturing such a device
EP3251153A1 (en) Insulated gate power semiconductor device and method for manufacturing such a device
US9502547B2 (en) Charge reservoir IGBT top structure
JP2011044508A (ja) 電力用半導体装置
JP5838176B2 (ja) 半導体装置
JP2014075483A (ja) 半導体装置及び半導体装置の製造方法
JP2008244466A (ja) 半導体装置
JP6869791B2 (ja) 半導体スイッチング素子及びその製造方法
JP6173987B2 (ja) 半導体装置
JP2015095466A (ja) 半導体装置及びその製造方法
US20150171198A1 (en) Power semiconductor device
JP2014157883A (ja) 半導体装置
JP2012195394A (ja) 半導体装置の製造方法
JP2010206111A (ja) 半導体装置
JP3218573U (ja) 半導体装置
JP2009135224A (ja) 絶縁ゲートバイポーラトランジスタ
JP3193413U (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170829