JP5087272B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5087272B2
JP5087272B2 JP2006513049A JP2006513049A JP5087272B2 JP 5087272 B2 JP5087272 B2 JP 5087272B2 JP 2006513049 A JP2006513049 A JP 2006513049A JP 2006513049 A JP2006513049 A JP 2006513049A JP 5087272 B2 JP5087272 B2 JP 5087272B2
Authority
JP
Japan
Prior art keywords
conductivity type
region
emitter
igbt
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006513049A
Other languages
English (en)
Other versions
JPWO2005109521A1 (ja
Inventor
佐智子 河路
雅康 石子
隆英 杉山
正則 臼井
順 斎藤
幸司 堀田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2006513049A priority Critical patent/JP5087272B2/ja
Publication of JPWO2005109521A1 publication Critical patent/JPWO2005109521A1/ja
Application granted granted Critical
Publication of JP5087272B2 publication Critical patent/JP5087272B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本出願は、２００４年５月１２日に出願された日本国特許出願第２００４−１４１７９７号に基づく優先権を主張する。その出願の全ての内容はこの明細書中に参照により援用されている。
本発明は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）のオン電圧を低減する技術に関する。特に、飽和電流値を低く保ちながらオン電圧を低減する技術に関する。
ＩＧＢＴは、第1導電型エミッタ領域と、第1導電型ドリフト領域と、両者を隔てている第２導電型ボディ領域を備えている。第２導電型ボディ領域内に第1導電型半導体領域を設けることによってオン電圧の低減を図る技術が提案されており、Proc. of the 6th internat. Symposium on Power Semiconductor Devices & IC’s, Davos, Switzerland. 1994. “Trench Gate Emitter Switched Thyristors” M.S.Shekar, J.Korec, B.J.Baliga. p189-194. IEEE Cat.no.94CH3377-9の文献に開示されている。
図１６（ａ）に、上記の文献に開示されているＩＧＢＴ１００の要部断面図を模式的に示す。ＩＧＢＴ１００は、ｎ＋型のエミッタ領域１３２と、エミッタ領域１３２に接するｐ−型のボディ領域１２８と、ボディ領域１２８に接するとともにボディ領域１２８によってエミッタ領域１３２から隔てられているｎ−型のドリフト領域１２６を備えている。さらにＩＧＢＴ１００は、トレンチゲート電極１４２を備えている。トレンチゲート電極１４２は、エミッタ領域１３２とドリフト領域１２６を隔てているボディ領域１２８を貫通してエミッタ領域１３２からドリフト領域１２６まで伸びている。トレンチゲート電極１４２は、ゲート絶縁膜１４４を介してボディ領域１２８に対向している。ＩＧＢＴ１００は上記に加えて、ボディ領域１２８内に形成されているｎ＋型の半導体領域１５４を備えている。半導体領域１５４は、ボディ領域１２８ａによってエミッタ領域１３２から隔てられており、ボディ領域１２８ｂによってドリフト領域１２６からも隔てられている。ボディ領域１２８ａとボディ領域１２８ｂは図示しない断面で接続している。
ボディ領域１２８ａの上方部分であって左右のエミッタ領域１３２の間の領域には、ｐ＋型のボディコンタクト領域１３４が形成されている。ドリフト領域１２６の下方にはｎ＋型のバッファ領域１２４とｐ＋型のコレクタ領域１２２が順に形成されている。エミッタ領域１３２とボディコンタクト領域１３４はエミッタ電極Ｅに電気的に接続しており、コレクタ領域１２２はコレクタ電極Cに電気的に接続している。
ＩＧＢＴ１００は、ボディ領域１２８内に半導体領域１５４を備えていることを特徴としている。半導体領域１５４は、紙面左右のトレンチゲート電極１４２のゲート絶縁膜１４４の間に亘って伸びており、エミッタ領域１３２、ボディ領域１２８ａ，１２８ｂ、ドリフト領域１２６のいずれからも絶縁されている。半導体領域１５４の電位は、ＩＧＢＴに与える電位によって直接には決定されず、周囲の環境に応じて浮動する。この電位状態を本明細書ではフローティングされているという。
ＩＧＢＴ１００のエミッタ電極Ｅを接地してコレクタ電極Ｃに正電圧を印加した状態でトレンチゲート電極１４２に正のゲート電圧を印加すると、ボディ領域１２８内のトレンチゲート電極１４２に対向する箇所がｎ型に反転してチャネル領域が形成される。電子キャリアはエミッタ領域１３２から供給され、ｎ型に反転したチャネル領域を経由してドリフト領域１２６へ注入され、バッファ領域１２４内に蓄積する。電子キャリアがバッファ領域１２４に蓄積すると、バッファ領域１２４とコレクタ領域１２２の接触電位差が低下し、コレクタ領域１２２からバッファ領域１２４及びドリフト領域１２６に向けて正孔キャリアが注入され伝導度変調が起こる。
コレクタ領域１２２から注入された正孔キャリアは、電子キャリアと再結合して消滅するか、あるいはボディ領域１２８とボディコンタクト領域１３４を経由してエミッタ電極Ｅに排出される。
ボディ領域１２８内に半導体領域１５４が設けられていると、半導体領域１５４とボディ領域１２８ｂの間にポテンシャル障壁が形成される。コレクタ領域１２２から注入された正孔キャリアは、このポテンシャル障壁によって流動が妨げられる。これにより、ボディ領域１２８ｂとドリフト領域１２６内に正孔キャリアが蓄積されて、オン電圧が低減される。
本発明者らは、フローティング状態の半導体領域１５４によって得られる現象をより詳細に検討したところ、次のような現象が生じていることを見出した。
図１６(ｂ)に、図１６(ａ)のｂ−ｂ’線（半導体領域１５４とボディ領域１２８ｂの接合面１２９)に蓄積されている正孔キャリアの濃度分布を示す。縦軸が正孔キャリアの濃度であり、横軸がｂ−ｂ’線に対応している。図１６(ｂ)に示すように、対向するトレンチゲート電極１４２から離れた位置では、正孔キャリアの蓄積量が少ないことが分かる。これは、フローティング状態の半導体領域１５４の電位をトレンチゲート電極１４２の電位によって引き上げる能力が、トレンチゲート電極１４２から離れた位置では小さくなっており、そのためボディ領域１２８との間に形成されるポテンシャル差が小さいことが理由だと考えられる。従って、従来の半導体領域１５４は、正孔キャリアの蓄積能力が不十分であったと言える。
上記現象を克服するためには、対向するトレンチゲート電極１４２の間隔（ピッチ幅ともいう）を狭くすることが有効に思われる。しかしながら、対向するトレンチゲート電極１４２の間隔を狭くすると、それに追随してエミッタ領域１３２の半導体基板表面に占める面積が大きくなり、エミッタ領域１３２の電子キャリアを供給する能力が増大する。この結果、ＩＧＢＴの飽和電流値が上昇し、ＩＧＢＴが破壊され易くなるという新たな問題が生じることが本発明者らの研究により分かってきた。本発明者らは、上記の現象を鑑みて、エミッタ領域１３２の面積を増加させないで半導体領域１５４による正孔キャリアの蓄積能力を向上させることが重要であることを見出したのである。
本発明は、フローティングされている半導体領域の広い範囲に亘ってキャリアの蓄積能力を向上させ、ＩＧＢＴのオン電圧を低減することを目的とする。
本発明のＩＧＢＴは、第１導電型エミッタ領域、第１導電型エミッタ領域に接する第２導電型ボディ領域、第２導電型ボディ領域に接するとともに、第２導電型ボディ領域によって第１導電型エミッタ領域から隔てられている第１導電型ドリフト領域、第１導電型エミッタ領域と第１導電型ドリフト領域を隔てている第２導電型ボディ領域を貫通して第１導電型エミッタ領域から第１導電型ドリフト領域まで伸びており、ゲート絶縁膜を介して第２導電型ボディ領域に対向するゲート電極、第２導電型ボディ領域内に形成されており、第２導電型ボディ領域によって第１導電型エミッタ領域と第１導電型ドリフト領域の双方から隔てられており、電位がフローティングしている第１導電型半導体領域、第1導電型半導体領域の少なくとも一部に絶縁膜を介して対向するとともに、第1導電型半導体領域と第１導電型エミッタ領域を隔てている第２導電型ボディ領域には対向しておらず、且つ、ゲート電極に隣接していない第２電極、第１導電型半導体領域によって分離されている第２導電型ボディ領域のうちの、第１導電型ドリフト領域が存在する側とは反対側に存在する第２導電型ボディ領域に電気的に接続されるエミッタ電極を備え、第１導電型エミッタ領域は、半導体基板表面内においてゲート絶縁膜に対して離隔的に接しており、第２電極は、ゲート電極に電気的に接続されてゲート電極と同電位であることを特徴とする。
本明細書で開示されるＩＧＢＴは、第１導電型エミッタ領域と、第１導電型エミッタ領域に接する第２導電型ボディ領域と、第２導電型ボディ領域に接するとともに第２導電型ボディ領域によって第１導電型エミッタ領域から隔てられている第１導電型ドリフト領域を備えている。さらにゲート電極を備えている。ゲート電極は、第１導電型エミッタ領域と第１導電型ドリフト領域を隔てている第２導電型ボディ領域を貫通して第１導電型エミッタ領域から第１導電型ドリフト領域まで伸びており、ゲート絶縁膜を介して第２導電型ボディ領域に対向している。
本明細書で開示される一つのＩＧＢＴは、上記に加えて、第１導電型半導体領域と第２電極を備えている。第１導電型半導体領域は、第２導電型ボディ領域内に形成されており、第２導電型ボディ領域によって第１導電型エミッタ領域と第１導電型ドリフト領域の双方から隔てられている。第１導電型半導体領域の電位はフローティング状態となっている。第２電極は、第１導電型半導体領域の少なくとも一部に絶縁膜を介して対向するとともに、第１導電型エミッタ領域から遠く隔てられている。即ち、第２電極は、第１導電型半導体領域と第１導電型エミッタ領域を隔てている第２導電型ボディ領域に反転層を形成しない。
第１導電型半導体領域は、ゲート電極のゲート絶縁膜に接していてもよいし、離間して形成されていてもよい。
上記のＩＧＢＴの場合、第２電極に所定の電圧を印加すると、第２電極に対向する第１導電型半導体領域の電位を引き上げることができる。第１導電型半導体領域の電位が上昇することによって、第１導電型半導体領域と第２導電型ボディ領域との間のポテンシャル差が大きくなり、第２導電型キャリアに対するポテンシャル障壁が形成される。第２導電型キャリアはこのポテンシャル障壁によって流動が妨げられる。これにより、第１導電型半導体領域と第１導電型ドリフト領域の間に存在する第２導電型ボディ領域の広い範囲に亘って第２導電型キャリアを蓄積することができ、ＩＧＢＴのオン電圧を低減することができる。なお、対向するゲート電極の間に複数個の第２電極が分散配置して形成されていると、第１導電型半導体領域の電位を広い範囲に亘って引き上げることができるので好ましい。第１導電型半導体領域の電位を広い範囲に亘ってバランスよく持ち上げることができる。
第２電極は、第１導電型エミッタ領域に接していない。即ち、第２電極は、第１導電型半導体領域と第１導電型エミッタ領域を隔てている第２導電型ボディ領域に反転層を形成しない。したがって、第２電極に沿って第１導電型キャリアが供給されることがない。このため、飽和電流値が上昇してＩＧＢＴが破壊されやすくなる事態を回避することができる。本明細書で開示される技術によれば、飽和電流値の上昇に基づくＩＧＢＴの破壊を抑制しながら、第２導電型キャリアの蓄積量の増大に基づくオン電圧の低減化を実現することができる。
なお、本明細書の使われる「第１導電型キャリア」とは、「第１導電型半導体におけるキャリア」のことをいう。同様に、「第２導電型キャリア」とは、「第２導電型半導体におけるキャリア」のことをいう。例えば、第１導電型がｎ型の場合は、第１導電型キャリアとは電子キャリアのこと意味し、第２導電型キャリアとは正孔のことを意味する。

フローティングしている第１導電型半導体領域はゲート絶縁膜に接しているのが好ましい。
第１導電型半導体領域がゲート絶縁膜に接していると、エミッタ領域からチャネル領域を経て供給された第１導電型キャリアが、第1導電型半導体領域を拡散する。第１導電型半導体領域を拡散した第１導電型キャリアは、第１導電型半導体領域を利用してボディ領域とドリフト領域に向けて面的に注入される（電流パスラインの増加）。ＩＧＢＴのオン電圧をさらに低減することができる。
第２電極が、第１導電型半導体領域と第１導電型ドリフト領域を隔てている第２導電型ボディ領域を貫通して第１導電型半導体領域から第１導電型ドリフト領域まで伸びており、絶縁膜を介して第２導電型ボディ領域に対向することが好ましい。
第２電極に電圧を印加すると、第１導電型半導体領域と第１導電型ドリフト領域を隔てている第２導電型ボディ領域内の第２電極と対向する箇所を反転させることができる。したがって、第１導電型半導体領域を拡散した第１導電型キャリアは、反転されたチャネル領域を経由して第１導電型ドリフト領域に向けて注入され易くなる。オン電圧をさらに低減することができる。
なお、複数の第２電極が分散配置されている場合は、そのうちの一部だけが第１導電型半導体領域と第１導電型ドリフト領域を隔てるボディ領域を貫通するものであってもよい。その場合でも上記の効果を奏することができる。
本明細書で開示されるＩＧＢＴでは、前記したように第１導電型半導体領域を利用して多量の第２導電型キャリアを蓄積することができる。さらに、第１導電型半導体領域がゲート絶縁膜に接することによって、第１導電型キャリアが第１導電型半導体領域（電流パスライン）を拡散するのに呼応して第２導電型キャリアの蓄積量がさらに向上する。これらの相乗効果によって、従来の構造では実現し得ない量の第２導電型キャリアの蓄積に初めて成功している。
即ち、本明細書で開示されるＩＧＢＴは次のように特徴づけることができる。本明細書で開示されるＩＧＢＴは、オンしているときに、第１導電型半導体領域と第２導電型ボディ領域の接合面のうち第１導電型ドリフト領域に対向する接合面に蓄積する第２導電型キャリア濃度が８×１０１５cm−３以上であると特徴づけることができる。
第２電極とゲート電極は電気的に接続されていることが好ましい。
この場合、ゲート電極にオン電圧が印加されると、第２電極にも電圧が印加される。ＩＧＢＴがオンしている間、第１導電型半導体領域の電位を利用して第２導電型キャリアを蓄積する作用が得られる。
第２電極用に別個の電圧供給源を準備する必要がないので、構成を簡単化することができる。
第１導電型半導体領域の不純物濃度が１×１０１７cm−３以下であることが好ましい。
第１導電型半導体領域の不純物濃度が小さいと、ラッチアップ現象を抑制することができる。ラッチアップ現象とは、過剰に蓄積された第２導電型キャリアが第１導電型エミッタ領域を経由して排出される現象であり、ＩＧＢＴのターンオフを不安定にする。本明細書で開示される技術では、第２電極を設けることによって、低濃度な第１導電型半導体領域であっても第２導電型キャリアをバランスよく蓄積することができる。低濃度な第１導電型半導体領域を利用して過剰な第２導電型キャリアの蓄積を抑制しながら、第２電極を利用してオン電圧を低減することができる。したがって、安定的なターンオフと低いオン電圧を得ることができる。
なお、第１導電型半導体領域の不純物濃度が小さいほど、ゲート電極から離れた位置において第２導電型キャリアの蓄積量が低下する現象が顕著に現れる。しかしながら、本明細書で開示されるＩＧＢＴでは、第１導電型半導体領域の不純物濃度が１×１０１７cm−３以下の場合であっても、第２電極を設けることによって、第１導電型半導体領域を利用して第２導電型キャリアを蓄積することができる。したがって、第１導電型半導体領域の不純物濃度が１×１０１７cm−３以下の場合には、本明細書で開示される技術は特に有用であるといえる。
第１導電型半導体領域の不純物濃度が、第１導電型エミッタ領域と第１導電型ドリフト領域を結ぶ方向に直交する面内で異なっていてもよい。
第１導電型半導体領域内に不純物濃度が薄く調整された部分を設けることによって、ＩＧＢＴがオフしたときに、蓄積された第２導電型キャリアを低濃度な部分を利用して素早く排出することができる。このため、ＩＧＢＴのターンオフ特性を向上させることができる。
第１導電型半導体領域の不純物濃度を面内で異ならせる場合、第１導電型半導体領域の高濃度部分は、第１導電型エミッタ領域とドリフト領域の間に位置しているのが好ましい。さらに、第１導電型半導体領域の低濃度部分は、第１導電型エミッタ領域が形成されていない第２導電型ボディ領域の表面と第１導電型ドリフト領域の間に位置しているのが好ましい。
高濃度部分と低濃度部分を上記の位置関係に形成すると、ＩＧＢＴがオフしたときに、低濃度部分を利用して排出される第２導電型キャリアが、第１導電型エミッタ領域に流入しないで、表面に設けられている主電極に素早く排出される。このため、ラッチアップ現象の発生を抑制しながら、ＩＧＢＴのターンオフ特性を向上させることができる。
本発明者らは、第１導電型エミッタ領域の面積を制限することによって、飽和電流値を低く保ちながらオン電圧を低減することができるＩＧＢＴをも創作した。
即ち、本明細書で開示される他の一つのＩＧＢＴも、第１導電型エミッタ領域と、第１導電型エミッタ領域に接する第２導電型ボディ領域と、第２導電型ボディ領域に接するとともに第２導電型ボディ領域によって第１導電型エミッタ領域から隔てられている第１導電型ドリフト領域を備えている。さらにゲート電極を備えている。ゲート電極は、第１導電型エミッタ領域と第１導電型ドリフト領域を隔てている第２導電型ボディ領域を貫通して第１導電型エミッタ領域から第１導電型ドリフト領域まで伸びており、ゲート絶縁膜を介して第２導電型ボディ領域に対向している。
本明細書で開示される他の一つのＩＧＢＴは、上記に加えて、第１導電型半導体領域を備えている。第１導電型半導体領域は、第２導電型ボディ領域内に形成されており、第２導電型ボディ領域によって第１導電型エミッタ領域と第１導電型ドリフト領域の双方から隔てられている。第１導電型半導体領域の電位はフローティング状態となっている。第１導電型半導体領域は、ゲート電極のゲート絶縁膜に接していてもよいし、離間して形成されていてもよい。
本明細書で開示される他の一つのＩＧＢＴの特徴は、第１導電型エミッタ領域が、半導体基板表面内においてゲート絶縁膜に対して離隔的に接していることである。
第１導電型エミッタ領域を離隔的に設けることによって、第１導電型エミッタ領域の半導体基板表面内に占める面積を増加させないで、ゲート電極のピッチ幅を調整することが可能になる。ゲート電極のピッチ幅を狭く調整したとしても、第１導電型エミッタ領域の面積を所定量に維持することができる。したがって、第１導電型エミッタ領域の面積を増加させないで、ゲート電極のピッチ幅を狭く調整することができる。第１導電型エミッタ領域から供給される第１導電型キャリアの供給量を増加させないで、第１導電型半導体領域による第２導電型キャリアの蓄積能力を向上させることができる。本明細書で開示される技術では、第１導電型エミッタ領域を離隔的に設けるという簡単な構造と、ボディ領域内に第１導電型半導体領域を設けるという構造を組合せて用いることによって、飽和電流値を低く抑えながら、オン電圧が優位に低減されたＩＧＢＴを得ることに成功したのである。フローティング状態にある第１半導体領域を利用するＩＧＢＴの場合、第１導電型エミッタ領域を離隔的に設けることが極めて有効であることを、本発明者らは新たな知見に基づいて突き止めたのである。
フローティング状態にある第１導電型半導体領域がゲート絶縁膜に接しているのが好ましい。
第１導電型半導体領域がゲート絶縁膜に接していると、エミッタ領域からチャネル領域を経て供給される第１導電型キャリアが、第１導電型半導体領域を拡散する。第１導電型半導体領域を拡散した第１導電型キャリアは、第１導電型半導体領域を利用してボディ領域とドリフト領域に向けて面的に注入される。ＩＧＢＴのオン電圧をさらに低減することができる。
対向するゲート電極の間に形成されており、一方のゲート電極のゲート絶縁膜に接して形成されている第１導電型エミッタ領域は、第１導電型エミッタ領域がゲート絶縁膜に直接的に接する面に直交する方向において、他方のゲート電極のゲート絶縁膜に接して形成されていないことが好ましい。
上記の構造の第１導電型エミッタ領域を備えているＩＧＢＴでは、第１導電型エミッタ領域から供給された第１導電型キャリアは、次の経路を辿って第１導電型ドリフト領域まで流動する。まず、第１導電型エミッタ領域から供給された第１導電型キャリアは、ゲート絶縁膜に沿って第１導電型半導体領域まで流れる。ここで、第１導電型キャリアの一部は、第１導電型半導体領域を通過して、ゲート絶縁膜に沿って第１導電型ドリフト領域に流れる（本明細書では、この経路を第１チャネルという）。第１導電型キャリアの他の一部は、第１導電型半導体領域を拡散して対向するゲート電極のゲート絶縁膜に沿って第１導電型ドリフト領域に流れる（本明細書では、この経路を第２チャネルという）。即ち、面積が制限された第１導電型エミッタ領域によって、供給される第１導電型キャリアの量は抑えられているものの、供給された第１導電型キャリアは第１導電型半導体領域と対向するゲート電極を利用して、広い範囲に流れることができる。エミッタ領域を離隔的に設けると、チャネル抵抗が増大する傾向にあるが、上記の構造では第２チャネルを利用することができるので、チャネル抵抗の増大を抑えることができる。供給される第１導電型キャリアの量を制限して飽和電流値を低く抑えながら、供給された第１導電型キャリアが流動するときのチャネル領域の面積を大きく確保しチャネル抵抗を低く抑えることができる。
上記した第１導電型キャリアの流動を効果的に利用するには、対向するゲート電極の間に形成されており、一方のゲート電極のゲート絶縁膜に接する第１導電型エミッタ領域が繰返し形成されており、他方のゲート電極のゲート絶縁膜に接する第１導電型エミッタ領域が繰返し形成されており、一方の第１導電型エミッタ領域と他方の第１導電型エミッタ領域は繰返し方向において交互に形成されていることが好ましい。この場合、半導体基板表面の第１導電型エミッタ領域群のパターンは、対向するゲート電極の間において、「格子状（あるいは碁盤目状）」に形成されているともいえる。この構造を採用すると、第１チャネルと第２チャネルの組が、半導体基板内の全体に亘ってバランスよく配置され（電流パスラインの増加）、オン電圧の低減に効果的となる。このため、飽和電流値の上昇に基づくＩＧＢＴの破壊を抑制しながら、チャネル抵抗を顕著に低減することができ、ひいてはオン電圧が顕著に低減されたＩＧＢＴを得ることができる。
第１導電型エミッタ領域を離隔的に設けるＩＧＢＴにおいても、第１導電型半導体領域と第２導電型ボディ領域の接合面に形成されるポテンシャル障壁に基づく第２導電型キャリアの蓄積と、第１導電型キャリアが第１導電型半導体領域を拡散するのに呼応する第２導電型キャリアの蓄積の相乗効果によって従来の構造では実現し得ない量の第２導電型キャリアの蓄積に成功している。
即ち、本明細書で開示されるＩＧＢＴは、オンしているときに、第１導電型半導体領域とボディ領域の接合面のうちドリフト領域に対向する接合面に蓄積する第２導電型キャリア濃度が８×１０１５cm−３以上であると特徴づけることができる。
離隔的にゲート絶縁膜に接している第１導電型エミッタ領域のそれぞれは、ゲート絶縁膜に接していない位置において連続していることが好ましい。
第１導電型エミッタ領域のうち、ゲート絶縁膜に接していない部分は、第１導電型キャリアの供給量を致命的に増加させることはなく、むしろ表面に設けられている主電極とのコンタクト抵抗を低減させることができる。したがって、第１導電型エミッタ領域のうち、ゲート絶縁膜に接していない部分は、第１導電型キャリアの供給量が致命的に増加しない範囲内で大きく確保することが好ましい。したがって、第１導電型エミッタ領域のそれぞれは、ゲート絶縁膜に接していない位置において連続していることが好ましい。ここでいう「連続」とは、第１導電型エミッタ領域のそれぞれが、第１導電型の他の半導体領域を介して連結する場合も含む。これにより、コンタクト抵抗を低減させ、ひいてはオン電圧を小さくすることができる。
第１導電型エミッタ領域の半導体基板表面に露出する面積は、第１導電型エミッタ領域と第１導電型ドリフト領域を結ぶ方向に直交する面内の第１導電型半導体領域の面積に対して５０％以下であることが好ましい。
上記の範囲内に第１導電型エミッタ領域の面積が調整されていると、飽和電流値に基づく破壊が防止されるとともに、オン電圧が極めて小さいＩＧＢＴを得ることができる。
１導電型半導体領域の不純物濃度が1×1017cm-3以下であることが好ましい。
ラッチアップ現象の発生を抑制しながら、第１導電型半導体領域を利用して第２導電型キャリアを蓄積することができる。
第１導電型半導体領域の不純物濃度が、第１導電型エミッタ領域と第１導電型ドリフト領域を結ぶ方向に直交する面内で異なっていてもよい。
第１導電型半導体領域の不純物濃度が薄く調整された部分を設けることによって、ＩＧＢＴがオフしたときに、蓄積された第２導電型キャリアを素早く排出することができる。このため、ＩＧＢＴのターンオフ特性を向上させることができる。
第１導電型半導体領域の不純物濃度を面内で異ならせる場合、第１導電型半導体領域の高濃度部分は、第１導電型エミッタ領域とドリフト領域の間に位置しているのが好ましい。さらに、第１導電型半導体領域の低濃度部分は、第１導電型エミッタ領域が形成されていない第２導電型ボディ領域の表面と第１導電型ドリフト領域の間に位置しているのが好ましい。
高濃度部分と低濃度部分を上記の位置関係に形成すると、ＩＧＢＴがオフしたときに、低濃度部分を利用して排出される第２導電型キャリアが、第１導電型エミッタ領域に流入しないで、表面に設けられている主電極に素早く排出される。このため、ラッチアップ現象を抑制しながら、ＩＧＢＴのターンオフ特性を向上させることができる。
本発明によると、フローティング状態にある第１導電型半導体領域の広い範囲を活用して第２導電型キャリアを蓄積することができる。ＩＧＢＴのオン電圧を低減することができる。
図１（ａ）は、第１実施例のＩＧＢＴの要部断面図を模式的に示す。図１（ｂ）は、図１（ａ）のｂ−ｂ’線に対応する正孔キャリア濃度の分布を示す。 図２は、第１実施例の平面パターンを示す。 図３は、第１実施例の変形例のＩＧＢＴの平面パターンを模式的に示す。 図４は、第２実施例のＩＧＢＴの要部断面図を模式的に示す。 図５は、第２実施例の変形例１の要部断面図を模式的に示す。 図６は、第２実施例の変形例１の要部斜視図を模式的に示す。 図７は、第２実施例の変形例２の要部断面図を模式的に示す。 図８は、第３実施例の要部斜視図を模式的に示す。 図９は、第３実施例の電子キャリアの流動経路を示す。 図１０は、第３実施例の変形例１の要部斜視図と電子キャリアの流動経路を示す。 図１１は、第３実施例の変形例２の要部斜視図と電子キャリアの流動経路を示す。 図１２は、第３実施例の他の変形例のエミッタ領域の平面パターンの一例を示す。 図１３は、第３実施例の他の変形例のエミッタ領域の平面パターンの一例を示す。 図１４は、第３実施例の他の変形例のエミッタ領域の平面パターンの一例を示す。 図１５は、第３実施例の変形例３の要部斜視図と電子キャリアの流動経路を示す。 図１６（ａ）は、従来のＩＧＢＴの要部断面図を模式的に示す。図１６（ｂ）は、図１６（ａ）のｂ−ｂ’線に対応する正孔キャリア濃度の分布を示す。
最初に実施例の主要な特徴を列記する。
（第１形態） 第２導電型(例えばｐ＋型)のコレクタ領域と、そのコレクタ領域上に形成されている第１導電型(例えばｎ−型)のドリフト領域と、そのドリフト領域上に形成されている第２導電型(例えばｐ−型)のボディ領域と、そのボディ領域の表面に選択的に形成されている第１導電型(例えばｎ＋型)のエミッタ領域と、そのボディ領域の表面に選択的に形成されている第２導電型(例えばｐ＋型)のボディコンタクト領域と、エミッタ領域とドリフト領域を隔てているボディ領域にゲート絶縁膜を介して対向するトレンチゲート電極とを備えているＩＧＢＴにおいて、第１導電型(例えばｎ型)のフローティング状態の半導体領域がボディ領域内に形成されており、ボディコンタクト領域の表面からそのフローティングの半導体領域まで到達するとともに、絶縁膜で被覆されているフローティング領域対向電極が形成されている。
（第２形態） 前記フローティング領域対向電極がドリフト領域まで到達している。ボディ領域とドリフト領域の接合界面近傍において、フローティング領域対向用電極の底面を利用してキャリアをドリフト領域に蓄積することができる。
（第３形態） 第２導電型(例えばｐ＋型)のコレクタ領域と、そのコレクタ領域上に形成されている第１導電型(例えばｎ−型)のドリフト領域と、そのドリフト領域上に形成されている第２導電型(例えばｐ−型)のボディ領域と、そのボディ領域の表面に選択的に形成されている第１導電型(例えばｎ＋型)のエミッタ領域と、そのボディ領域の表面に選択的に形成されている第２導電型(例えばｐ＋型)のボディコンタクト領域と、エミッタ領域とドリフト領域を隔てているボディ領域にゲート絶縁膜を介して対向するトレンチゲート電極とを備えているＩＧＢＴにおいて、第１導電型(例えばｎ型)のフローティング状態の半導体領域がボディ領域内に形成されており、エミッタ領域がボディ領域表面のゲート電極が伸びる方向において離隔的に形成されている。
（第４形態） 第３形態のＩＧＢＴにおいて、エミッタ領域が離隔する幅は１μｍ〜１０μｍの範囲に調整されているのが好ましい。
（第５形態） 第３形態のＩＧＢＴにおいて、エミッタ領域の深さは０．１μｍ〜１μｍの範囲に調整されているのが好ましい。
（第６形態） 第３形態のＩＧＢＴにおいて、フローティング状態にある第１導電型の半導体領域の厚みは、０．１μｍ〜１μｍの範囲に調整されているのが好ましい。第２導電型キャリア（例えば正孔）を蓄積する効果が得られる。より好ましくは、半導体領域の厚みが、０．３μｍ〜０．５μｍの範囲に調整されているのがよい。第２導電型キャリアの蓄積効果が顕著に得られるとともに、ターンオフ特性も良好である。
（第７形態） 第３形態のＩＧＢＴにおいて、ボディ領域の深さが４．５μｍ〜５．０μｍであり、ゲート電極の深さが約５．５μｍであり、ドリフト領域の厚みが１００μｍ以上であるのが好ましい。
図面を参照して以下に各実施例を詳細に説明する。以下に説明する各ＩＧＢＴの半導体材料には、主としてシリコン系材料が利用されている。シリコン系材料に代えて、炭化シリコン、ガリウムヒ素、又は窒化ガリウム等の他の半導体材料を利用しても同様の作用効果が得られる。
（第１実施例）
図１(ａ)に、第１実施例のＩＧＢＴ１１の要部断面図を模式的に示す。
ＩＧＢＴ１１は、第１導電型（ｎ＋型）のエミッタ領域３２と、エミッタ領域３２に接する第２導電型（ｐ−型）のボディ領域２８と、ボディ領域２８に接するとともにボディ領域２８によってエミッタ領域３２から隔てられている第１導電型（ｎ−型）のドリフト領域２６を備えている。ＩＧＢＴ１１はさらに、トレンチゲート電極４２を備えている。トレンチゲート電極４２は、エミッタ領域３２とドリフト領域２６を隔てているボディ領域２８を貫通してエミッタ領域３２からドリフト領域２６まで伸びている。トレンチゲート電極４２は、ゲート絶縁膜４４を介してボディ領域２８に対向している。トレンチゲート電極４２の材料には、例えばポリシリコンが利用されている。トレンチゲート電極４２は、酸化シリコンからなるゲート絶縁膜４４によって被覆されている。トレンチゲート電極４２がゲート絶縁膜４４を介して対向するボディ領域２８がチャネル領域となる。トレンチゲート電極４２の平面パターンはストライプ状である。
ドリフト領域２６の下方には、第１導電型（ｎ＋型）のバッファ領域２４と第２導電型（ｐ＋型）のコレクタ領域２２が順に形成されている。コレクタ領域２２はコレクタ電極Ｃに電気的に接続している。なお、バッファ領域２４がこの構成から省かれていてもよい。
ボディ領域２８ａの上方部分であって左右のエミッタ領域３２の間の領域に第２導電型（ｐ＋型）のボディコンタクト領域３４が形成されている。エミッタ領域３２とボディコンタクト領域３４はエミッタ電極Ｅに電気的に接続している。ボディ領域２８、エミッタ領域３２及びボディコンタクト領域３４は、例えばイオン注入法によって半導体基板表面部に形成される。
ＩＧＢＴ１１は、ボディ領域２８内に第１導電型（ｎ型）の半導体領域５２を備えている。半導体領域５２は、ボディ領域２８ａによってエミッタ領域３２から隔てられており、ボディ領域２８ｂによってドリフト領域２６からも隔てられている。さらに、半導体領域５２は、ゲート絶縁膜４４によってトレンチゲート電極４２からも隔てられており、電位がフローティング状態となっている。半導体領域５２は、例えばエピタキシャル成長技術、又はイオン注入技術等を利用して形成することができる。ボディ領域２８ａとボディ２８ｂは図示しない断面で接続している。
さらに、ＩＧＢＴ１１は、ボディコンタクト領域３４とボディ領域２８を貫通して第１導電型の半導体領域５２まで到達する第２電極６２を備えている。２個の第２電極６２が対向するトレンチゲート電極４２の間に形成されている。図２に、図１のII−II線に対応した矢視断面を示す。図２は、ＩＧＢＴ１１の表面構造の平面パターンを示す。図２に示すように、第２電極６２の平面パターンは、トレンチゲート電極４２と平行に伸びるストライプ状である。
図１に示すように、第２電極６２は、半導体領域５２の少なくとも一部に絶縁膜６４を介して対向している。第２電極６２は、エミッタ領域３２から遠く隔てられており、エミッタ領域３２に接していない。第２電極６２は、ボディコンタクト領域３４と半導体領域５２を隔てているボディ領域２８ａに対向している。第２電極６２は、エミッタ領域３２と半導体領域５２を隔てているボディ領域２８には対向していないと評価することができる。
第２電極６２にはポリシリコンが利用されており、第２電極６２は酸化シリコンからなる絶縁膜６４によって被覆されている。第２電極６２は、絶縁膜６４を介してフローティング状態の半導体領域５２に対向している。第２電極６２は、図示しない断面でトレンチゲート電極４２に電気的に接続されており、共通のゲート電位で制御される。第２電極６２は、半導体領域５２の下面まで到達していない。したがって、半導体領域５２は紙面左右に連続している。
各半導体領域の不純物濃度及び厚みは以下の値に調整されている。コレクタ領域２２の不純物濃度は約１×１０18cm-3であり、厚みは約０．５μｍである。バッファ領域２４の不純物濃度は約２×１０17cm-3であり、厚みは約０．５μｍである。ドリフト領域２６の不純物濃度は約１×１０14cm-3であり、厚みは約１３０μｍである。ボディ領域２８ｂの不純物濃度は約１×１０16cm-3であり、厚みは約２μｍである。半導体領域５２の不純物濃度は約４×１０16cm-3であり、厚みは約０．５μｍである。ボディ領域２８ａの不純物濃度は約２×１０17cm-3であり、厚みは約２μｍである。エミッタ領域３２の不純物濃度は約１×１０20cm-3であり、厚みは約０．５μｍである。ボディコンタクト領域３４の不純物濃度は約１×１０20cm-3であり、厚みは約０．７μｍである。
ＩＧＢＴ１１のエミッタ電極Ｅを接地し、コレクタ電極Ｃに正電圧（３５０Ｖ）を印加した状態でトレンチゲート電極４２に正電圧（１５Ｖ）を印加すると、ボディ領域２８のうちトレンチゲート電極４２と対向する箇所がｎ型に反転される。電子キャリア（第１導電型キャリア）がエミッタ領域３２からｎ型に反転したチャネルを経由しドリフト領域２６とバッファ領域２４に向けて注入される。一方、コレクタ領域２２からバッファ領域２４とドリフト領域２６に向けて正孔キャリア（第２導電型キャリア）が注入され伝導度変調が起こる。
トレンチゲート電極４２にゲートオン電圧が印加されると、共通電位である第２電極６２にもゲートオン電圧が印加される（なお、抵抗などを介在させて、供給される電圧を変化させてもよい）。すると、第２電極６２に対向する半導体領域５２のフローティング電位も追随して上昇する。フローティング電位が上昇することで、半導体領域５２とボディ領域２８との接合面に大きなポテンシャル差が生じ、正孔キャリアに対してポテンシャル障壁が形成される。このため、コレクタ領域２２から注入された正孔キャリアはその流動が妨げられる。
図１（ｂ）に、図１（ａ）のｂ−ｂ’線（半導体領域５２とボディ領域２８ｂの接合面２９）に対応して蓄積されている正孔キャリアの濃度分布を示す。縦軸が正孔キャリア濃度であり、横軸がｂ−ｂ’線に対応している。なお、実線１１が本実施例の濃度分布を示し、破線１００は図１６に示す従来構造の濃度分布を示す。
図１（ｂ）に示すように、正孔キャリア濃度は半導体領域５２の広い範囲に亘って一様であり、従来構造に比してその正孔キャリア濃度が大きく増加していることが分かる。これにより、オン電圧は低減される。また、本実施例では、第２電極６２自体が物理的に正孔キャリアの流動を妨げるという効果も有している。
さらに、ＩＧＢＴ１１では、半導体領域５２のフローティング電位の上昇によって、エミッタ領域３２から注入された電子キャリアが半導体領域５２内を拡散することが可能になっている。これにより、半導体領域５２を拡散した電子キャリアが、半導体領域５２を利用してボディ領域２８ｂとドリフト領域２６に向けて面的に注入されるので、オン電圧が極めて低減される。
また、電子キャリアが半導体領域５２を拡散することによって、その電子キャリアに呼応して半導体領域５２とボディ領域２８ｂの接合面２９に正孔キャリアが多量に蓄積される。したがって、半導体領域５２とボディ領域２８ｂの接合面２９に形成されるポテンシャル障壁に基づく正孔キャリアの蓄積と、電子キャリアが半導体領域５２を拡散するのに呼応する正孔キャリアの蓄積の相乗効果によって、従来の構造では実現し得ない量の正孔キャリアが蓄積することができる。具体的には、ＩＧＢＴ１１がオンしているときに、半導体領域５２とボディ領域２８ｂの接合面２９には、８×１０15cm-3以上の正孔キャリアが蓄積している。
さらに、半導体領域５２とボディ領域２８ｂの接合面２９の正孔キャリア濃度を上昇させることによって、ボディ領域２８ｂとドリフト領域２６の接合面２７における正孔キャリア濃度も従来構造に比して大幅に上昇する。具体的には、ボディ領域２８ｂとドリフト領域２６の接合面２７には８×１０15cm-3以上の正孔キャリアが蓄積している。ＩＧＢＴ１１は、従来構造において正孔キャリア濃度の落ち込みが最も大きいとされるボディ領域とドリフト領域の接合面に対してさえも、正孔キャリア濃度の増加効果を得ることができる。このため、ＩＧＢＴ１１では、ドリフト領域２６とボディ領域２８ｂの両者において、正孔キャリア濃度の増加効果を得ることができるので、オン電圧を顕著に小さくすることができる。なお、ＩＧＢＴがオンしているときの正孔キャリア濃度は、各構成要素の形状及び不純物濃度等から計算によって求めることができる。例えばシノプシス（Synopsys）社製のデバイスシミュレータＤＥＳＳＩＳ等を利用して求めることができる。
ＩＧＢＴ１１の第２電極６２の絶縁膜６４は、エミッタ領域３２から離れて形成されている。したがって、第２電極６２に沿って電子キャリアが注入されることがない。電子キャリア供給量の増大は、ＩＧＢＴの飽和電流値の増大と密接に関係していると考えられる。本実施例では、第２電極６２を形成しても実質的に電子キャリア供給量が増大することがない。トレンチゲート電極４２のピッチ幅を従来構造のピッチ幅と同等に設定すれば、エミッタ領域３２の面積が増加することがない。したがって、飽和電流値が過剰に増大するという事態は回避される。ラッチアップ現象の発生が抑制されることから、ＩＧＢＴの破壊が回避される。
なお、ＩＧＢＴ１１では、半導体領域５２が紙面左右のゲート絶縁膜４４に接する場合を例示しているが、離間している場合でも半導体領域の正孔キャリアの蓄積量を増加させることができオン電圧は低減される。
また、ＩＧＢＴ１１の他の特徴に、フローティングの半導体領域５２の不純物濃度が従来構造に比して低濃度でも利用できるということがある。従来構造では、半導体領域５２を低濃度にすると正孔キャリア蓄積量が少なくなり、オン電圧が低減されない。一方、正孔キャリア蓄積量を増大させるために半導体領域５２の不純物濃度を増加させると、ラッチアップ現象が生じてターンオフができなくなるという事態が発生してしまう。
本実施例では、低濃度であっても半導体領域５２の広い範囲に亘って一様に正孔キャリアを蓄積することができるのでオン電圧を低減することができる。また、低濃度であることからラッチアップ現象が生じる事態も抑制できる。不純物濃度が1×1017cm-3以下であれば、ラッチアップ現象が発生することなくオン電圧を低減することができる。
また、ＩＧＢＴ１１の第２電極６２は、オフのときにフローティングの半導体領域５２の電位を０Ｖ近辺に抑えることができる。したがって、確実なターンオフ動作を実現することができる。
（第１実施例の変形例）
図３に、第１実施例の変形例のＩＧＢＴの平面パターンを模式的に示す。第１実施例のＩＧＢＴ１１は、図２に示すように、第２電極６２がトレンチゲート電極４２と平行に伸びるストライプ状であるが、この変形例では第２電極６２が点在して形成されている。第２電極６２の絶縁膜６４とゲート絶縁膜４４の間の距離Ｌ１と、対向する第２電極６２の間の距離Ｌ２、Ｌ３は略等しくなるように、第２電極６２の形状及び位置関係が調整されている。より詳しくは、図示しないフローティングの半導体領域５２の任意の位置から近接するゲート絶縁膜４４までの距離又は第２電極６２の絶縁膜６４までの距離が所定値よりも小さくなるように、第２電極６２の形状及び位置関係が調整されている。ここでいう所定値とは、トレンチゲート電極４２及び第２電極６２に印加されるゲートオン電圧に追随して、半導体領域５２の任意の位置のフローティング電位が上昇し正孔キャリアに対するポテンシャル障壁が形成され得る範囲の距離をいう。これにより、フローティングの半導体領域５２の広い範囲に亘って正孔キャリアを蓄積することが可能になり、オン電圧を低減することができる。
さらに、第２電極６２を点在して設けることによって、ストライプ状で形成する場合に比して、第２電極６２を被覆する絶縁膜６４の増大を抑制することができる。したがって、絶縁膜６４の増大に基づいてゲート・コレクタ間容量が増大してしまうことを抑制することができる。これにより、第２電極６２を設けたとしてもスイッチング特性を悪化させることなく、オン電圧を低減する効果を得ることができる。
（第２実施例）
図４に、第２実施例のＩＧＢＴ１２の要部断面図を模式的に示す。なお、第１実施例と略同一の構造に関しては同一符号を付してその説明を省略する。
ＩＧＢＴ１２の特徴は、第２電極６３がドリフト領域２６まで到達していることである。このため、フローティングの半導体領域５２とドリフト領域２６を隔てているボディ領域２８ｂに、第２電極６３が絶縁膜６５を介して対向している。なお、第２電極６３は、紙面左右に伸びる半導体領域５２を分離しておらず、半導体領域５２は図示しない断面で連続している。具体的には、例えば第２電極６３が、紙面垂直方向で離間しており、その離間する間を利用して半導体領域５２が連続している。
ＩＧＢＴ１２がオンすると、フローティング状態の半導体領域５２のフローティング電位が上昇し、半導体領域５２とボディ領域２８ｂの接合界面において正孔キャリアが蓄積され、オン電圧が低減される。さらに、第２電極６３に電位が印加されることによって、半導体領域５２とドリフト領域２６を隔てているボディ領域２８ｂのうち第２電極６３に対向する箇所がｎ型に反転される。これにより、エミッタ領域３２から注入されて半導体領域５２を拡散した電子キャリアが、この反転したチャネル（第２チャネルという。詳しくは第３実施例で説明する）を経由してドリフト領域２６に向けて注入され易くなる（電流パスラインの増加）。したがって、オン電圧が低減される。半導体領域５２を拡散した電子キャリアが第２チャネルを利用してドリフト領域２６に向けて注入され易くなると、半導体領域５２を拡散する電子キャリア濃度も上昇する。半導体領域５２の電子キャリア濃度が上昇すると、それに呼応して半導体領域５２とボディ領域２８ｂの接合面２９に蓄積する正孔キャリア濃度も増加する。したがって、ＩＧＢＴ１２は、オン電圧が極めて低減されるのである。
また、本実施例の第２電極６３の底面は、ドリフト領域２６の上面近傍に形成されている。このため、第２電極６３の底面によって物理的に正孔キャリアを蓄積することができる。ボディ領域２８ｂとドリフト領域２６の接合界面近傍では正孔キャリア濃度の低下が著しい箇所であるが、本実施例によれば、この箇所で正孔キャリア濃度を増加させることができる。ボディ領域２８ｂとドリフト領域２６の接合界面近傍の正孔キャリア濃度が、第２電極６３を設けることによって、設けない場合に比して１桁以上大きくなることが確認されている。具体的には、第２電極６３を設けない場合に２×1015cm-3〜８×1015cm-3の正孔キャリア濃度であったものが、第２電極６３を設けることによって８×1016cm-3にまで増加することが確認されている。本実施例のオン電圧の低減効果は極めて大きい。
また、本実施例は製造の面からも好適である。第２電極６３とトレンチゲート電極４２の深さ方向の距離が等しいので、両者を同一の製造工程を利用して形成することができる。例えば、反応性イオンエッチングによって半導体基板表面から異方性のトレンチを形成すれば、第２電極６３とトレンチゲート電極４２を同時に形成することができる。トレンチ幅や、トレンチの間隔などは使用するマスクを適宜調整すれば、工程数を増加させることなく第２電極６３とトレンチゲート電極４２を形成することができる。従来と同一の製造工程を利用して、本実施例のＩＧＢＴ１２を簡単に具現化することができる。
なお、ＩＧＢＴ１２においても、第２電極６３を点在して設けることによって、ゲート・コレクタ間容量が増大してしまうことを抑制することができる。スイッチング特性が悪化することを抑制する構造を採用してもよい。
（第２実施例の変形例１）
図５に、第２実施例の変形例の一つであるＩＧＢＴ１３の要部断面図を模式的に示す。
第２電極６６は、図５に示す断面において、半導体基板の表面から伸びて形成されていない。第２電極６６は、半導体基板内に埋設して形成されている。第２電極６６は、絶縁膜６８を介してフローティングの半導体領域５２に対向しており、さらに、半導体領域５２とドリフト領域２６を隔てているボディ領域２８ｂにも対向している。したがって、上述した実施例と同様に正孔キャリアの蓄積と電子キャリアの注入を増大させることができ、オン電圧を顕著に低減することができる。ＩＧＢＴ１３では、ボディコンタクト領域３４を広く確保することが可能になるので、ターンオフしたときの正孔キャリアの排出が素早く行われる。ＩＧＢＴ１３は、スイッチング速度を速くすることができるので有用である。
なお、第２電極６６に電圧を印加するために、少なくともその一部が半導体基板の表面まで伸びて形成されているのが好ましい。この様子を図６の要部斜視図を用いて模式的に示す。なお、図６の前面が図５の断面に対応している。また、図６の右側面の上部は切り欠かれて図示されている。
図６に示すように、第２電極６６の少なくとも一部(この斜視図では半導体基板内部側の一部)から半導体基板の表面に向かって、ボディ領域２８ａとボディコンタクト領域３４を貫通して伸びる第２電極６６が形成されている。第２電極６６が半導体基板の表面に露出する箇所(図示６７)でトレンチゲート電極４２と電気的に接続される。したがって、第２電極６６にはトレンチゲート電極４２と共通の電圧を印加することができる。これにより、ＩＧＢＴのオンに追随して第２電極６６をオンさせて、オン電圧の低減化を実現することができる。
また、第２電極６６の形状を採用すると、第２電極６６を被覆する絶縁膜６８の量が増大することを顕著に抑制することができる。したがって、ＩＧＢＴ１３では、第２電極６６を被覆する絶縁膜６８の増大に基づいてゲート・コレクタ間容量が増大してしまうことを顕著に抑制することができる。これにより、第２電極６２を設けたとしてもスイッチング特性を悪化させることなく、オン電圧を低減する効果を得ることができる。
（第２実施例の変形例２）
図７に、第２実施例の他の一つの変形例のＩＧＢＴ１４の要部断面図を模式的に示す。
ＩＧＢＴ１４では、半導体領域５２の不純物濃度が、エミッタ領域３２とドリフト領域２６を結ぶ方向（紙面上下方向）に直交する面内で異なっている。半導体領域５２は、高濃度部分５２ａと低濃度部分５２ｂを備えている。高濃度部分５２ａは、エミッタ領域３２とドリフト領域２６の間に位置している。低濃度部分５２ｂは、ボディコンタクト領域３４とドリフト領域２６の間に位置している。
低濃度部分５２ｂを設けることによって、ＩＧＢＴ１４がオフしたときに、蓄積された正孔キャリアを低濃度部分５２ｂを利用して素早く排出することができる。さらに、低濃度部分５２ｂとボディコンタクト領域３４の位置関係が上下に一致しているので、低濃度部分５２ｂを利用して排出される正孔キャリアは、エミッタ領域３２に流入しないで、ボディコンタクト領域３４を介してエミッタ電極Ｅに素早く排出される。このため、ラッチアップ現象の発生を抑制しながら、ＩＧＢＴ１４のターンオフ特性を向上させることができる。
なお、低濃度部分５２ｂが設けられていても、第２電極６３による正孔キャリアの蓄積効果によって、低いオン電圧を得ることができる。
（第３実施例）
図８に、第３実施例のＩＧＢＴ１５の要部斜視図を模式的に示す。
ＩＧＢＴ１５では、飽和電流値を低く保ちながらオン電圧を低減するために、エミッタ領域３３の半導体基板表面に占める面積を制限する。ここでいうエミッタ領域３３の面積とは、エミッタ領域３３のうち、ゲート絶縁膜４４に接する部分近傍をいう。より具体的には、エミッタ領域３３のうち、トレンチゲート電極４２にゲートオン電圧が印加されたときに、直下のボディ領域２８に形成されるチャネル領域に対応する範囲の面積をいう。チャネル領域の大きさはゲートオン電圧によって変動するが、概ねゲート絶縁膜４４の側面から０．１μｍまでの範囲をいう。したがって、エミッタ領域３３の面積とは、ゲート絶縁膜４４の側面から０．１μｍまでの範囲に存在するものをいう。ＩＧＢＴ１５では、この面積がトレンチゲート電極４２に挟まれた領域に占める割合を制限する。後に説明するように、チャネル領域に対応する範囲以外のエミッタ領域３３は、その面積を制限するよりもむしろ、エミッタ領域３３を確保することによってエミッタ電極Ｅとのコンタクト抵抗を低減できることが多い。
エミッタ領域３３は、半導体基板表面においてゲート絶縁膜４４に対して離隔的に接している。エミッタ領域３３は、トレンチゲート電極４２が伸びる方向（長手方向）において、ゲート絶縁膜４４に対して離隔的に接している。エミッタ領域３３が離隔する幅Ｌａは、１μｍ〜１０μｍの範囲に調整されている。エミッタ領域３３の深さＬｂは、０．１μｍ〜１μｍの範囲に調整されている。
エミッタ領域３３を離隔的に設けることによって、エミッタ領域３３の半導体基板表面内に占める面積（前記したように、チャネル領域に対応する範囲の面積をいう）を増加させないで、トレンチゲート電極４２のピッチ幅を調整することが可能になる。トレンチゲート電極４２のピッチ幅を狭く調整したとしても、エミッタ領域３３の面積を所定量に維持することができる。したがって、エミッタ領域３３の面積を増加させないで、トレンチゲート電極４２のピッチ幅を狭く調整することによって、エミッタ領域３３から供給される電子キャリアの供給量を低く抑えながら、半導体領域５２による正孔キャリアの蓄積能力を向上させることができる。半導体領域５２による正孔キャリアの蓄積能力が向上すると、半導体領域５２とボディ領域２８ｂの接合面２９に正孔キャリアが多量に蓄積される。さらに、半導体領域５２とボディ領域２８ｂの接合面２９に正孔キャリアが多量に蓄積することによって、ボディ領域２８ｂとドリフト領域２６の接合面２７にも多量の正孔キャリアが蓄積する。これにより、オン電圧が顕著に低減される。また、エミッタ領域３３が離隔する幅Ｌａが、１μｍ以上の範囲に調整されていると、供給される電子キャリアの供給量を低く抑えることができる。なお、離隔する幅Ｌａが大き過ぎると、チャネル抵抗に悪影響を及ぼすことが懸念されるので、エミッタ領域３３が離隔する幅Ｌａは、１０μｍ以下の範囲に調整されているのが好ましい。エミッタ領域３３の深さＬｂが、０．１μｍ〜１μｍの範囲に調整されていると、エミッタ領域３３自体の電子キャリアを供給する能力が低下し、ひいては電子キャリアの供給量を低く抑えることができる。
ＩＧＢＴ１５は、飽和電流値の上昇に基づくＩＧＢＴ１５の破壊を抑制しながら、正孔キャリアの蓄積量の増大に基づくオン電圧の低減化を実現することができる。
なお、エミッタ領域３３の面積は飽和電流値に大きく影響する。フローティングの半導体領域５２の面積（エミッタ領域３３とドリフト領域２６を結ぶ方向に直交する面内の面積）は正孔キャリアの蓄積量に大きく影響する。この両者の特性を具備するＩＧＢＴは、エミッタ領域３３の面積とフローティングの半導体領域５２の面積との間で関係付けることもできる。即ち、エミッタ領域３３の面積が半導体領域５２の面積の５０％以下に調整されているのが好ましい。より好ましくは１０〜３０％の範囲である。この場合、飽和電流値に基づく破壊が防止されるとともに、オン電圧が極めて小さいＩＧＢＴを得ることができる。なお、チップサイズ、トレンチゲート電極の本数及び形状等によって最適値は変動するが、概ね上記の数値範囲内に調整されていると、優れた特性のＩＧＢＴを得ることができる。
さらに、ＩＧＢＴ１５は、チャネル抵抗を小さくする対策が施されている。エミッタ領域３３は、トレンチゲート電極４２が水平面内で伸びる方向に直交する方向に観測したときに、対向して形成されていない。エミッタ領域３３は、一方のトレンチゲート電極４２のゲート絶縁膜４４に直接的に接する面に対向する方向において、他方のトレンチゲート電極４２のゲート絶縁膜４４に接していない。即ち、一方のトレンチゲート電極４２のゲート絶縁膜４４に接して形成されているエミッタ領域３３は、他方のトレンチゲート電極４２のゲート絶縁膜４４に接していない。さらに、ＩＧＢＴ１５では、エミッタ領域３３が繰返し形成されている。エミッタ領域３３は、一方のトレンチゲート電極４２のゲート絶縁膜４４に接して繰返し形成されている。エミッタ領域３３は、他方のトレンチゲート電極４２のゲート絶縁膜４４に接して繰返し形成されている。一方のエミッタ領域３３と他方のエミッタ領域３３は、繰返し方向において交互に形成されている。この場合、半導体基板表面のエミッタ領域３３のパターンは、対向するトレンチゲート電極４２の間において、「格子状（あるいは碁盤目状）」に形成されているともいえる。
図９に、エミッタ領域３３から供給された電子キャリアが流動する経路を示す。なお、ＩＧＢＴ１５の一部が切り欠かれていることに留意されたい。
エミッタ領域３３から供給された電子キャリアは、次の経路を辿ってドリフト領域２６まで流動する。まず、エミッタ領域３３から供給された電子キャリアは、ゲート絶縁膜４４に沿って半導体領域５２まで流れる。ここで、電子キャリアの一部は、半導体領域５２を通過して、ゲート絶縁膜４４に沿ってドリフト領域２６に流れる（矢印Ａ：第１チャネルという）。他の電子キャリアの一部は、半導体領域５２を拡散して対向するトレンチゲート電極４２のゲート絶縁膜４４に沿ってドリフト領域２６に流れる（矢印Ｂ：第２チャネルという）。即ち、面積が制限されたエミッタ領域３３によって、供給される電子キャリアの量は抑えられているものの、供給された電子キャリアは半導体領域５２及び対向するトレンチゲート電極４２を利用して、広い範囲を流れることができる。供給される電子キャリアの量を制限して飽和電流値を低く抑えながら、供給された電子キャリアが流動するときのチャネル抵抗を低く抑えることができる。エミッタ領域３３を離隔的に設けると、チャネル領域が減少しチャネル抵抗が増大する傾向にある。しかしながら、ＩＧＢＴ１５の場合は、半導体領域５２及び第２チャネルＢを介した経路を利用することによって、チャネル抵抗の増大が抑えられている。特に、ＩＧＢＴ１５のように、トレンチゲート電極４２が伸びる方向に直交する方向において、エミッタ領域３３がゲート絶縁膜４４に接する部分と接しない部分が設けられていると、第１チャネルＡと第２チャネルＢが相乗的に利用されるので、チャネル抵抗の増大が顕著に抑制される。さらに、ＩＧＢＴ１５では、第２チャネルが効果的に利用されるので、半導体領域５２を拡散する電子キャリア濃度が増加する。電子キャリア量が増加するのに呼応して半導体領域５２とボディ領域２８ｂの接合面２９に蓄積する正孔キャリア濃度も増加する。正孔キャリア濃度が８×１０15cm-3以上という従来構造では実現し得なかった量にまで増加させることに成功している。
この構造を採用すると、飽和電流値の上昇に基づくＩＧＢＴ１５の破壊を抑制しながら、チャネル抵抗の増大を抑制するとともに、半導体領域５２による正孔キャリアの蓄積によって、オン電圧が顕著に低減されたＩＧＢＴ１５を得ることができる。
（第３実施例の変形例１）
図１０に、第３実施例の一つの変形例のＩＧＢＴ１６の要部斜視図を模式的に示す。
ＩＧＢＴ１６では、エミッタ領域３５のそれぞれが、ゲート絶縁膜４４に接していない位置において連続している。あるいは、エミッタ領域３５のそれぞれが、チャネル領域に対応する範囲以外の位置において連続している。
エミッタ領域３５のうち、ゲート絶縁膜４４に接していない部分は、電子キャリアの供給量を致命的に増加させることはなく、むしろ表面に設けられているエミッタ電極とのコンタクト抵抗を低減させることができる。したがって、エミッタ領域３５のうち、ゲート絶縁膜４４に接していない部分は、電子キャリアの供給量が致命的に増加しない範囲内で大きく確保することが好ましい。したがって、エミッタ領域３５のそれぞれは、ゲート絶縁膜４４に接していない位置において連続していることが好ましい。これにより、コンタクト抵抗を低減させ、ひいてはオン電圧を小さくすることができる。
（第３実施例の変形例２）
図１１に、第３実施例の他の一つの変形例のＩＧＢＴ１７の要部斜視図を模式的に示す。
ＩＧＢＴ１７では、エミッタ領域３６が対向するトレンチゲート電極４２の間を連続している。エミッタ領域３６とボディコンタクト領域３４の組が、トレンチゲート電極４２が伸びる方向に繰返し形成されている。
ＩＧＢＴ１７においても、エミッタ領域３５のうち、ゲート絶縁膜４４に接していない部分が連続しているので、エミッタ領域３５と表面に設けられているエミッタ電極とのコンタクト抵抗を低減させることができる。
また、ＩＧＢＴ１７においても、エミッタ領域３６から供給された電子キャリアは、半導体領域５２を拡散してドリフト領域２６に注入される。このため、第２チャネルを利用することができるので、供給された電子キャリアが流動するときのチャネル抵抗を低く抑えることができ、ひいてはオン電圧が顕著に低減されたＩＧＢＴ１７を得ることができる。
（第３実施例の他の変形例）
図１２、図１３及び図１４に、第３実施例の他の変形例のエミッタ領域の平面パターンを模式的に示す。エミッタ領域の面積を制限するための平面パターンは、様々な構造を採用することができ、以下に示す変形例の他にも様々な構造を採用し得る。エミッタ領域が離隔的に設けられていれば、上記の例と同様の作用効果を奏することができる。
図１２のＩＧＢＴでは、エミッタ領域３７がトレンチゲート電極４２の一方の側面にのみ設けられている。エミッタ領域３７は、対向するトレンチゲート電極４２のゲート絶縁膜４４に接して形成されていない。
図１３のＩＧＢＴでは、エミッタ領域３８が左右のゲート絶縁膜４４の側面にエミッタ領域３８が離隔的に設けられている。一部はトレンチゲート電極４２が伸びる方向に直交する方向において対向しており、一部はトレンチゲート電極４２が伸びる方向に直交する方向において対向していない。
図１４のＩＧＢＴでは、一方のゲート絶縁膜４４に接するエミッタ領域３９と他方のゲート絶縁膜４４に接するエミッタ領域３９が連続している。その組が、トレンチゲート電極４２が伸びる方向に繰返し形成されている。
（第４実施例）
図１５に、第４実施例のＩＧＢＴ１８の要部斜視図を模式的に示す。
第３実施例とその変形例の構造では、ストライプ状のトレンチゲート電極のピッチ幅を狭くする構造であった。この構造を採用すると、ゲート絶縁膜の量の増大に基づいてゲート・コレクタ間容量が増大しスイッチング特性に影響を及ぼすことが懸念される。ＩＧＢＴ１８では、この点に対しても対策を講じた構造を提案する。
ＩＧＢＴ１８は、トレンチゲート電極４６がストライプ状ではなく、複雑なパターンで形成されている。ＩＧＢＴ１８では、個々のトレンチゲート電極４６が一巡して形成されており、それらが半導体基板表面に点在して形成されている。ＩＧＢＴ１８では、一巡するトレンチゲート電極４６の内部において対向するゲート絶縁膜４８の間の距離Ｌ４と、一方のトレンチゲート電極４６のゲート絶縁膜４８と他方のトレンチゲート電極４６のゲート絶縁膜４８の間の距離Ｌ５、Ｌ６が略等しくなるように、トレンチゲート電極４６の形状及び位置関係が調整されている。より詳しくは、フローティングの半導体領域５２の任意の位置から近接するゲート絶縁膜４８までの距離が所定値よりも小さくなるように、トレンチゲート電極４６の形状及び位置関係が調整されている。ここでいう所定値とは、トレンチゲート電極４２に印加されるゲートオン電圧に追随して、半導体領域５２の任意の位置のフローティング電位が上昇し正孔キャリアに対するポテンシャル障壁が形成され得る範囲の距離をいう。これにより、フローティングの半導体領域５２の広い範囲に亘って正孔キャリアを蓄積することが可能になり、オン電圧を低減することができる。
さらに、トレンチゲート電極４６の形状及び位置関係を工夫することによって、ストライプ状で形成される場合に比して、ゲート絶縁膜４８の増大を抑制することができる。したがって、ゲート絶縁膜４８の増大に基づいてゲート・コレクタ間容量が増大してしまうことを抑制することができる。これにより、対向するトレンチゲート電極４６の幅を狭く形成したとしても、スイッチング特性を悪化させることなく、オン電圧を低減する効果を得ることができる。
ＩＧＢＴ１８では、一巡するトレンチゲート電極４６の内部にエミッタ領域３１が設けられている。エミッタ領域３１は、トレンチゲート電極４６のゲート絶縁膜４４に直接的に接する面に対向する方向において、対向するトレンチゲート電極４６のゲート絶縁膜４４に接していない。したがって、エミッタ領域３１から供給された電子キャリアは、一巡するトレンチゲート電極４６の内部において、第２チャネルＢを利用してドリフト領域２６に向けて面的に供給される。ＩＧＢＴ１８では、一巡するトレンチゲート電極４６の外部にはボディコンタクト領域３４が設けられていない。したがって、一巡するトレンチゲート電極４６の外部はフローティング状態となっており、正孔キャリアを蓄積する効果が大きい。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、第３実施例とその変形例及び第４実施例においても、半導体領域５２に不純物濃度が高濃度な部分と低濃度な部分を設けてもよい。ターンオフしたときに、低濃度部分を利用して正孔キャリアを排出することができる。
あるいは、第３実施例及びその変形例において、トレンチゲート電極４２の間に、第２電極を設けてもよい。より正孔キャリアを効果的に蓄積し得る。
あるいは、第４実施例のＬ５及びＬ６で示される範囲に、エミッタ領域３１を形成してもよい。より多くの電子キャリアを素子内部に供給することができる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

Claims (8)

  1. 第１導電型エミッタ領域、
    第１導電型エミッタ領域に接する第２導電型ボディ領域、
    第２導電型ボディ領域に接するとともに、第２導電型ボディ領域によって第１導電型エミッタ領域から隔てられている第１導電型ドリフト領域、
    第１導電型エミッタ領域と第１導電型ドリフト領域を隔てている第２導電型ボディ領域を貫通して第１導電型エミッタ領域から第１導電型ドリフト領域まで伸びており、ゲート絶縁膜を介して第２導電型ボディ領域に対向するゲート電極、
    第２導電型ボディ領域内に形成されており、第２導電型ボディ領域によって第１導電型エミッタ領域と第１導電型ドリフト領域の双方から隔てられており、電位がフローティングしている第１導電型半導体領域、
    第１導電型半導体領域の少なくとも一部に絶縁膜を介して対向するとともに、第１導電型半導体領域と第１導電型エミッタ領域を隔てている第２導電型ボディ領域には対向しておらず、且つ、ゲート電極に隣接していない第２電極、
    第１導電型半導体領域によって分離されている第２導電型ボディ領域のうちの、第１導電型ドリフト領域が存在する側とは反対側に存在する第２導電型ボディ領域に電気的に接続されるエミッタ電極、を備え、
    第１導電型エミッタ領域は、半導体基板表面内においてゲート絶縁膜に対して離隔的に接しており、
    第２電極は、ゲート電極に電気的に接続されてゲート電極と同電位であることを特徴とするＩＧＢＴ。
  2. 離隔的にゲート絶縁膜に接している第１導電型エミッタ領域のそれぞれは、ゲート絶縁膜に接していない位置において連続していることを特徴とする請求項１のＩＧＢＴ。
  3. 第１導電型エミッタ領域の半導体基板表面に露出する面積は、第１導電型エミッタ領域と第１導電型ドリフト領域を結ぶ方向に直交する面内の第１導電型半導体領域の面積に対して５０％以下であることを特徴とする請求項１又は２のＩＧＢＴ。
  4. 第１導電型半導体領域の不純物濃度が１×１０１７cm−３以下であることを特徴とする請求項１〜３のいずれかのＩＧＢＴ。
  5. 第１導電型半導体領域の不純物濃度が、第１導電型エミッタ領域と第１導電型ドリフト領域を結ぶ方向に直交する面内で異なることを特徴とする請求項１〜４のいずれかのＩＧＢＴ。
  6. 第１導電型半導体領域の高濃度部分は、第１導電型エミッタ領域とドリフト領域の間に位置しており、
    第１導電型半導体領域の低濃度部分は、第１導電型エミッタ領域が形成されていない第２導電型ボディ領域の表面と第１導電型ドリフト領域の間に位置していることを特徴とする請求項５のＩＧＢＴ。
  7. 第２電極は、第１導電型半導体領域と第１導電型ドリフト領域の間に埋設して設けられている請求項１〜６のいずれか一項に記載のＩＧＢＴ。
  8. 第１導電型エミッタ領域、
    第１導電型エミッタ領域に接する第２導電型ボディ領域、
    第２導電型ボディ領域に接するとともに、第２導電型ボディ領域によって第１導電型エミッタ領域から隔てられている第１導電型ドリフト領域、
    第１導電型エミッタ領域と第１導電型ドリフト領域を隔てている第２導電型ボディ領域を貫通して第１導電型エミッタ領域から第１導電型ドリフト領域まで伸びており、ゲート絶縁膜を介して第２導電型ボディ領域に対向するゲート電極、
    第２導電型ボディ領域内に形成されており、第２導電型ボディ領域によって第１導電型エミッタ領域と第１導電型ドリフト領域の双方から隔てられており、電位がフローティングしている第１導電型半導体領域、
    第１導電型半導体領域の少なくとも一部に絶縁膜を介して対向するとともに、第１導電型半導体領域と第１導電型エミッタ領域を隔てている第２導電型ボディ領域には対向していない第２電極、を備え、
    第１導電型エミッタ領域は、半導体基板表面内においてゲート絶縁膜に対して離隔的に接しており、
    第２電極は、第１導電型半導体領域と第１導電型ドリフト領域の間に埋設して設けられていることを特徴とするＩＧＢＴ。
JP2006513049A 2004-05-12 2005-05-12 半導体装置 Expired - Fee Related JP5087272B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006513049A JP5087272B2 (ja) 2004-05-12 2005-05-12 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004141797 2004-05-12
JP2004141797 2004-05-12
JP2006513049A JP5087272B2 (ja) 2004-05-12 2005-05-12 半導体装置
PCT/JP2005/008717 WO2005109521A1 (ja) 2004-05-12 2005-05-12 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2005109521A1 JPWO2005109521A1 (ja) 2008-03-21
JP5087272B2 true JP5087272B2 (ja) 2012-12-05

Family

ID=35320479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006513049A Expired - Fee Related JP5087272B2 (ja) 2004-05-12 2005-05-12 半導体装置

Country Status (6)

Country Link
US (1) US7423316B2 (ja)
EP (1) EP1760790B1 (ja)
JP (1) JP5087272B2 (ja)
KR (1) KR100830982B1 (ja)
CN (1) CN100514675C (ja)
WO (1) WO2005109521A1 (ja)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5087272B2 (ja) 2004-05-12 2012-12-05 株式会社豊田中央研究所 半導体装置
JP4575713B2 (ja) * 2004-05-31 2010-11-04 三菱電機株式会社 絶縁ゲート型半導体装置
DE102007003812B4 (de) * 2007-01-25 2011-11-17 Infineon Technologies Ag Halbleiterbauelement mit Trench-Gate und Verfahren zur Herstellung
JP5443670B2 (ja) * 2007-02-20 2014-03-19 株式会社豊田中央研究所 半導体装置とその製造方法
JP2008227251A (ja) 2007-03-14 2008-09-25 Mitsubishi Electric Corp 絶縁ゲート型トランジスタ
JP2008251620A (ja) * 2007-03-29 2008-10-16 Toyota Motor Corp 半導体装置とその製造方法
JP5056147B2 (ja) * 2007-05-10 2012-10-24 株式会社デンソー 半導体装置
JP2008288386A (ja) * 2007-05-17 2008-11-27 Hitachi Ltd 半導体装置
JP5767430B2 (ja) * 2007-08-10 2015-08-19 ローム株式会社 半導体装置および半導体装置の製造方法
JP4952638B2 (ja) * 2008-04-07 2012-06-13 トヨタ自動車株式会社 半導体素子と半導体装置とその駆動方法
JP4644730B2 (ja) * 2008-08-12 2011-03-02 株式会社日立製作所 半導体装置及びそれを用いた電力変換装置
JP4544360B2 (ja) * 2008-10-24 2010-09-15 トヨタ自動車株式会社 Ｉｇｂｔの製造方法
JP5261137B2 (ja) * 2008-11-04 2013-08-14 株式会社豊田中央研究所 バイポーラ型半導体装置
DE102009000249A1 (de) * 2009-01-15 2010-07-29 Zf Friedrichshafen Ag Getriebesteuerungseinrichtung
JP4857353B2 (ja) * 2009-03-02 2012-01-18 株式会社日立製作所 半導体装置、およびそれを用いたプラズマディスプレイ駆動用半導体装置
US8264033B2 (en) * 2009-07-21 2012-09-11 Infineon Technologies Austria Ag Semiconductor device having a floating semiconductor zone
JP5511308B2 (ja) * 2009-10-26 2014-06-04 三菱電機株式会社 半導体装置およびその製造方法
US8120074B2 (en) * 2009-10-29 2012-02-21 Infineon Technologies Austria Ag Bipolar semiconductor device and manufacturing method
DE102009055328B4 (de) * 2009-12-28 2014-08-21 Infineon Technologies Austria Ag Halbleiterbauelement mit einer Emittersteuerelektrode und IGBT eine solche aufweisend
US20120273897A1 (en) * 2010-01-04 2012-11-01 Hitachi, Ltd. Semiconductor Device and Electric Power Conversion Device Using Same
JP5604892B2 (ja) * 2010-02-10 2014-10-15 トヨタ自動車株式会社 絶縁ゲートバイポーラトランジスタ
DE102011079747A1 (de) 2010-07-27 2012-02-02 Denso Corporation Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
CN104157685B (zh) * 2010-07-27 2018-01-16 株式会社电装 具有开关元件和续流二极管的半导体装置及其控制方法
JP5480084B2 (ja) * 2010-09-24 2014-04-23 株式会社東芝 半導体装置
JP5568036B2 (ja) * 2011-03-09 2014-08-06 トヨタ自動車株式会社 Ｉｇｂｔ
JP5510404B2 (ja) 2011-07-11 2014-06-04 トヨタ自動車株式会社 半導体装置、及び、半導体装置の製造方法
US8829609B2 (en) 2011-07-28 2014-09-09 Stmicroelectronics S.R.L. Insulated gate semiconductor device with optimized breakdown voltage, and manufacturing method thereof
EP2763178B1 (en) * 2011-09-28 2021-03-24 Denso Corporation Igbt and manufacturing method therefor
WO2013121519A1 (ja) 2012-02-14 2013-08-22 トヨタ自動車株式会社 Ｉｇｂｔ、及び、ｉｇｂｔの製造方法
JP2014075483A (ja) * 2012-10-04 2014-04-24 Sanken Electric Co Ltd 半導体装置及び半導体装置の製造方法
US9219138B2 (en) * 2012-10-05 2015-12-22 Semiconductor Components Industries, Llc Semiconductor device having localized charge balance structure and method
KR101420528B1 (ko) * 2012-12-07 2014-07-16 삼성전기주식회사 전력 반도체 소자
JP6265594B2 (ja) 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
US9024413B2 (en) 2013-01-17 2015-05-05 Infineon Technologies Ag Semiconductor device with IGBT cell and desaturation channel structure
CN104078497B (zh) * 2013-03-28 2019-03-15 南京励盛半导体科技有限公司 一种功率场效应晶体管器件的结构
CN105074931B (zh) * 2013-04-02 2017-09-22 丰田自动车株式会社 利用沟槽栅电极的绝缘栅双极性晶体管
US10249721B2 (en) 2013-04-04 2019-04-02 Infineon Technologies Austria Ag Semiconductor device including a gate trench and a source trench
JP5698302B2 (ja) * 2013-04-25 2015-04-08 株式会社日立製作所 半導体装置
US9293559B2 (en) 2013-07-31 2016-03-22 Alpha And Omega Semiconductor Incorporated Dual trench-gate IGBT structure
US9666663B2 (en) 2013-08-09 2017-05-30 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9076838B2 (en) 2013-09-13 2015-07-07 Infineon Technologies Ag Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing
CN103489907B (zh) * 2013-09-16 2016-02-03 电子科技大学 一种绝缘栅双极型晶体管
EP3047522A1 (en) * 2013-09-20 2016-07-27 ABB Technology AG Power semiconductor device
US9385228B2 (en) 2013-11-27 2016-07-05 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9105679B2 (en) 2013-11-27 2015-08-11 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier regions
US9553179B2 (en) 2014-01-31 2017-01-24 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier structure
JP6279927B2 (ja) * 2014-02-17 2018-02-14 トヨタ自動車株式会社 絶縁ゲート型スイッチング素子を製造する方法及び絶縁ゲート型スイッチング素子
JP6320808B2 (ja) * 2014-03-19 2018-05-09 富士電機株式会社 トレンチｍｏｓ型半導体装置
US10608104B2 (en) * 2014-03-28 2020-03-31 Infineon Technologies Ag Trench transistor device
JP6221922B2 (ja) 2014-04-25 2017-11-01 トヨタ自動車株式会社 半導体装置の製造方法
JP6256192B2 (ja) * 2014-05-26 2018-01-10 トヨタ自動車株式会社 半導体装置
JP5808842B2 (ja) * 2014-06-18 2015-11-10 ローム株式会社 半導体装置
US9935126B2 (en) 2014-09-08 2018-04-03 Infineon Technologies Ag Method of forming a semiconductor substrate with buried cavities and dielectric support structures
US9536999B2 (en) * 2014-09-08 2017-01-03 Infineon Technologies Ag Semiconductor device with control structure including buried portions and method of manufacturing
JP6063915B2 (ja) * 2014-12-12 2017-01-18 株式会社豊田中央研究所 逆導通ｉｇｂｔ
DE102014119543B4 (de) 2014-12-23 2018-10-11 Infineon Technologies Ag Halbleitervorrichtung mit transistorzellen und anreicherungszellen sowie leistungsmodul
US9929260B2 (en) 2015-05-15 2018-03-27 Fuji Electric Co., Ltd. IGBT semiconductor device
US10217738B2 (en) * 2015-05-15 2019-02-26 Smk Corporation IGBT semiconductor device
JP6192686B2 (ja) 2015-07-02 2017-09-06 株式会社豊田中央研究所 半導体装置
CN107251233B (zh) * 2015-09-16 2021-04-06 富士电机株式会社 半导体装置
DE102015117994B8 (de) 2015-10-22 2018-08-23 Infineon Technologies Ag Leistungshalbleitertransistor mit einer vollständig verarmten Kanalregion
JP6451869B2 (ja) * 2015-12-11 2019-01-16 富士電機株式会社 半導体装置
JP6668804B2 (ja) * 2016-02-16 2020-03-18 富士電機株式会社 半導体装置
US9768247B1 (en) 2016-05-06 2017-09-19 Semiconductor Components Industries, Llc Semiconductor device having improved superjunction trench structure and method of manufacture
WO2018052098A1 (ja) * 2016-09-14 2018-03-22 富士電機株式会社 半導体装置およびその製造方法
US10636877B2 (en) 2016-10-17 2020-04-28 Fuji Electric Co., Ltd. Semiconductor device
CN106920846A (zh) * 2017-02-21 2017-07-04 深圳深爱半导体股份有限公司 功率晶体管及其制造方法
EP3631862A1 (en) * 2017-05-25 2020-04-08 Dynex Semiconductor Limited A semiconductor device
US10388726B2 (en) * 2017-10-24 2019-08-20 Semiconductor Components Industries, Llc Accumulation enhanced insulated gate bipolar transistor (AEGT) and methods of use thereof
CN109841674B (zh) * 2017-11-29 2020-08-28 株洲中车时代电气股份有限公司 具有改进的发射极结构的沟槽栅igbt
JP7115000B2 (ja) * 2018-04-04 2022-08-09 富士電機株式会社 半導体装置
JP7091204B2 (ja) * 2018-09-19 2022-06-27 株式会社東芝 半導体装置
JP7434848B2 (ja) * 2019-05-15 2024-02-21 富士電機株式会社 半導体装置
CN111211169A (zh) * 2020-02-26 2020-05-29 无锡新洁能股份有限公司 屏蔽型igbt结构及其制造方法
DE102020113145A1 (de) * 2020-05-14 2021-11-18 Infineon Technologies Ag Vertikale leistungs-halbleitervorrichtung und herstellungsverfahren
CN115148801A (zh) * 2021-03-29 2022-10-04 无锡锡产微芯半导体有限公司 绝缘栅双极型晶体管装置及其制备方法
CN113421919A (zh) * 2021-05-28 2021-09-21 广东美的白色家电技术创新中心有限公司 绝缘栅双极型晶体管、制作方法、功率器件及电子设备
CN115394834B (zh) * 2022-07-29 2024-01-09 安世半导体科技(上海)有限公司 具有控制栅极及载流子存储层的igbt元胞结构及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251573A (ja) * 1998-02-26 1999-09-17 Toyota Central Res & Dev Lab Inc 半導体装置
JP2001015747A (ja) * 1999-07-01 2001-01-19 Toyota Motor Corp 半導体装置
JP2001044415A (ja) * 1999-05-26 2001-02-16 Toyota Central Res & Dev Lab Inc サイリスタを有する半導体装置及びその製造方法
JP2002100770A (ja) * 2000-09-22 2002-04-05 Toshiba Corp 絶縁ゲート型半導体装置
US20020179968A1 (en) * 2001-05-30 2002-12-05 Frank Pfirsch Power semiconductor component, compensation component, power transistor, and method for producing power semiconductor components
JP2002353456A (ja) * 2001-05-29 2002-12-06 Mitsubishi Electric Corp 半導体装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3617938B2 (ja) 1991-08-08 2005-02-09 株式会社東芝 半導体素子
US5448083A (en) * 1991-08-08 1995-09-05 Kabushiki Kaisha Toshiba Insulated-gate semiconductor device
JP3617950B2 (ja) 1991-08-08 2005-02-09 株式会社東芝 半導体素子
EP1209751A3 (en) 1991-08-08 2002-07-31 Kabushiki Kaisha Toshiba Self turn-off insulated-gate power semiconductor device with injection-enhanced transistor structure
JP3222692B2 (ja) 1991-08-08 2001-10-29 株式会社東芝 電力用半導体素子
KR20000040529A (ko) * 1998-12-18 2000-07-05 김덕중 수평형 확산 모스 트랜지스터 및 그 제조방법
GB9921068D0 (en) 1999-09-08 1999-11-10 Univ Montfort Bipolar mosfet device
KR100304719B1 (ko) * 1999-10-29 2001-11-02 김덕중 트렌치형 게이트를 갖는 전력용 반도체 소자 및 그 제조방법
JP2002190595A (ja) 2000-12-21 2002-07-05 Denso Corp 半導体装置及びその製造方法
JP2002305304A (ja) * 2001-04-05 2002-10-18 Toshiba Corp 電力用半導体装置
JP4723816B2 (ja) * 2003-12-24 2011-07-13 株式会社豊田中央研究所 半導体装置
JP5087272B2 (ja) 2004-05-12 2012-12-05 株式会社豊田中央研究所 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251573A (ja) * 1998-02-26 1999-09-17 Toyota Central Res & Dev Lab Inc 半導体装置
JP2001044415A (ja) * 1999-05-26 2001-02-16 Toyota Central Res & Dev Lab Inc サイリスタを有する半導体装置及びその製造方法
JP2001015747A (ja) * 1999-07-01 2001-01-19 Toyota Motor Corp 半導体装置
JP2002100770A (ja) * 2000-09-22 2002-04-05 Toshiba Corp 絶縁ゲート型半導体装置
JP2002353456A (ja) * 2001-05-29 2002-12-06 Mitsubishi Electric Corp 半導体装置及びその製造方法
US20020179968A1 (en) * 2001-05-30 2002-12-05 Frank Pfirsch Power semiconductor component, compensation component, power transistor, and method for producing power semiconductor components

Also Published As

Publication number Publication date
US20080012040A1 (en) 2008-01-17
KR100830982B1 (ko) 2008-05-20
WO2005109521A1 (ja) 2005-11-17
EP1760790B1 (en) 2019-04-03
US7423316B2 (en) 2008-09-09
EP1760790A4 (en) 2008-06-04
JPWO2005109521A1 (ja) 2008-03-21
KR20070009734A (ko) 2007-01-18
CN1950947A (zh) 2007-04-18
EP1760790A1 (en) 2007-03-07
CN100514675C (zh) 2009-07-15

Similar Documents

Publication Publication Date Title
JP5087272B2 (ja) 半導体装置
US11094808B2 (en) Semiconductor device
US6452231B1 (en) Semiconductor device
USRE38953E1 (en) Insulated gate semiconductor device and method of manufacturing the same
US20220208759A1 (en) Semiconductor device
JP6574744B2 (ja) 半導体装置
JP2004022941A (ja) 半導体装置
JP6356803B2 (ja) 絶縁ゲートバイポーラトランジスタ
JP5480084B2 (ja) 半導体装置
JP2013149798A (ja) 炭化珪素半導体装置
JP2004134597A (ja) 半導体素子
JP2007043123A (ja) 半導体装置
US10297683B2 (en) Method of manufacturing a semiconductor device having two types of gate electrodes
KR102473625B1 (ko) 래치-업 저항 트랜지스터
JP7176206B2 (ja) 炭化珪素半導体装置および炭化珪素半導体回路装置
WO2005122274A1 (ja) 絶縁ゲート型半導体素子及びその製造方法
JP2005209811A (ja) 半導体装置
JP2020161712A (ja) 半導体装置
JP7487692B2 (ja) 電界効果トランジスタ
JP5568904B2 (ja) 半導体装置
KR20160098385A (ko) 전력용 반도체 장치
JP5156238B2 (ja) 半導体装置
JPH0888357A (ja) 横型ｉｇｂｔ
JP3845584B2 (ja) バイポーラ型半導体装置
US20150187919A1 (en) Power semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120910

R150 Certificate of patent or registration of utility model

Ref document number: 5087272

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees