DE102014119543B4 - Halbleitervorrichtung mit transistorzellen und anreicherungszellen sowie leistungsmodul - Google Patents

Halbleitervorrichtung mit transistorzellen und anreicherungszellen sowie leistungsmodul Download PDF

Info

Publication number
DE102014119543B4
DE102014119543B4 DE102014119543.4A DE102014119543A DE102014119543B4 DE 102014119543 B4 DE102014119543 B4 DE 102014119543B4 DE 102014119543 A DE102014119543 A DE 102014119543A DE 102014119543 B4 DE102014119543 B4 DE 102014119543B4
Authority
DE
Germany
Prior art keywords
control signal
gate
semiconductor device
zone
drift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014119543.4A
Other languages
English (en)
Other versions
DE102014119543A1 (de
Inventor
Johannes Georg Laven
Matteo Dainese
Roman Baburske
Christian Jäger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102014119543.4A priority Critical patent/DE102014119543B4/de
Priority to US14/975,761 priority patent/US9997602B2/en
Priority to JP2015249516A priority patent/JP6080938B2/ja
Priority to CN201510975028.1A priority patent/CN105720054B/zh
Publication of DE102014119543A1 publication Critical patent/DE102014119543A1/de
Priority to US15/986,034 priority patent/US10825906B2/en
Application granted granted Critical
Publication of DE102014119543B4 publication Critical patent/DE102014119543B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Halbleitervorrichtung, umfassend:
eine Transistorzelle (TC) mit einer Bodyzone (115), die einen ersten pn-Übergang (pn1) mit einer Driftstruktur (120) bildet, wobei die Transistorzelle (TC) gestaltet ist, um in der Bodyzone (115) einen Inversionskanal (115x) zu bilden, der einen Teil einer Verbindung zwischen der Driftstruktur (120) und einer ersten Lastelektrode (310) bildet, wenn ein erstes Steuersignal (C1) eine erste Schwelle (Vthx) überschreitet,
eine Verzögerungseinheit (400), die gestaltet ist, um ein zweites Steuersignal (C2) zu erzeugen, dessen Rückflanke bezüglich einer Rückflanke des ersten Steuersignals (C1) verzögert ist, und
eine Anreicherungszelle (EC), die gestaltet ist, um eine Inversionsschicht (120y) in der Driftstruktur (120) zu bilden, wenn das zweite Steuersignal (C2) unter eine zweite Schwelle (Vthy) niedriger als die erste Schwelle (Vthx) fällt, wobei die Inversionsschicht (120y) als ein Minoritätsladungsträgeremitter wirksam ist.

Description

  • HINTERGRUND
  • In Halbleitervorrichtungen, die sowohl Transistorzellen als auch eine Diodenfunktionalität umfassen, wie RC-IGBTs (rückwärts leitende Bipolartransistoren mit isoliertem Gate) fluten bewegliche Ladungsträger einen leicht dotierten Halbleiterbereich längs eines vorwärts bzw. in Durchlassrichtung vorgespannten pn-Überganges und bilden ein dichtes Ladungsträgerplasma, das in einem niedrigen Vorwärtswiderstand der Diode resultiert. Wenn die Vorwärtsvorspannung an dem pn-Übergang sich in eine Rückwärtsvorspannung verändert, gibt ein Rückwärtserholungsstrom das Ladungsträgerplasma frei, um dadurch zu dynamischen Schaltverlusten der Halbleitervorrichtung beizutragen. Während einer Entsättigungsperiode kann ein Fortschreiten der Änderung von vorwärts vorgespannt nach rückwärts vorgespannt ein getasteter bzw. gated MOS-(Metall-Oxid-Halbleiter-)Kanal das Ladungsträgerplasma dämpfen, um den Rückwärtserholungsstrom und dynamische Schaltverluste zu reduzieren. Eine Sicherheitsperiode zwischen dem Ende der Entsättigungsperiode und der Änderung zu rückwärts vorgespannt stellt sicher, dass die Halbleitervorrichtung zeitlich eine Sperrfähigkeit mit geschlossenem MOS-Kanal wiederherstellt, bevor eine Kommutierung beginnt. Während der Sicherheitsperiode kann das Ladungsträgerplasma partiell sich erholen, so dass die Sicherheitsperiode bis zu einem gewissen Grad den Effekt der Entsättigungsperiode vereitelt bzw. unwirksam macht.
  • Aus den Druckschriften JP 2010-109545 A , US 2015/0014743 A1 (nachveröffentlicht), US 7 986 003 B2 , US 5 751 024 A , US 2002/0179976 A1 , US 7423 316 B2 , US 8 299 539 B2 sind verschiedenartige Ausgestaltungen und Ansteuerungen von Bipolartransistoren mit isoliertem Gate (IGBT) bekannt.
  • Es ist wünschenswert, die Schalteigenschaften von Halbleitervorrichtungen zu verbessern, die MOS-gated Kanäle und die Diodenfunktionalität beide umfassen.
  • ZUSAMMENFASSUNG
  • Die Aufgabe wird durch den Gegenstand der unabhängigen Patentansprüche gelöst. Die abhängigen Patentansprüche sind auf weitere Ausführungsbeispiele bezogen.
  • Gemäß einem Ausführungsbeispiel umfasst eine Halbleitervorrichtung eine Transistorzelle, die eine Bodyzone aufweist, welche einen ersten pn-Übergang mit einer Driftstruktur bildet. Wenn ein erstes Steuersignal eine erste Schwelle überschreitet, bildet die Transistorzelle einen Inversionskanal in der Bodyzone, wobei der Inversionskanal einen Teil einer Verbindung zwischen der Driftstruktur und einer ersten Lastelektrode bildet. Eine Verzögerungseinheit erzeugt ein zweites Steuersignal, dessen nachlaufendes Ende bzw. Bandende bezüglich eines nachlaufenden Endes bzw. Bandendes des ersten Steuersignals verzögert ist. Wenn das zweite Steuersignal unter eine zweite Schwelle fällt, die niedriger als die erste Schwelle ist, bildet eine Anreicherungszelle eine Inversionsschicht in der Driftstruktur. Die Inversionsschicht ist wirksam als ein Minoritätsladungsträgeremitter.
  • Gemäß einem anderen Ausführungsbeispiel umfasst ein Leistungsmodul eine Halbbrückenschaltung mit zwei Schaltelementen. Wenigstens eines der Schaltelemente umfasst eine Halbleitervorrichtung mit einer Transistorzelle, die eine Bodyzone aufweist, welche einen ersten pn-Übergang mit einer Driftstruktur bildet. Wenn ein erstes Steuersignal eine erste Schwelle überschreitet, bildet die Transistorzelle einen Inversionskanal in der Bodyzone, wobei der Inversionskanal einen Teil einer Verbindung zwischen der Driftstruktur und einer ersten Lastelektrode bildet. Eine Verzögerungseinheit erzeugt ein zweites Steuersignal, dessen nachlaufendes Ende bzw. Bandende bezüglich eines nachlaufenden Endes bzw. Bandendes des ersten Steuersignals verzögert ist. Wenn das zweite Steuersignal unter eine zweite Schwelle fällt, die niedriger als die erste Schwelle ist, bildet eine Anreicherungszelle eine Inversionsschicht in der Driftstruktur. Die Inversionsschicht ist wirksam als ein Minoritätsladungsträgeremitter.
  • Gemäß einem weiteren Ausführungsbeispiel umfasst eine Halbleitervorrichtung eine Anreicherungszelle, die eine Inversionsschicht in einer Driftstruktur bildet, wenn ein zweites Steuersignal unter eine zweite Schwelle fällt. Die Inversionsschicht ist wirksam als ein Minoritätsladungsträgerleiter. Eine Verzögerungseinheit erzeugt ein erstes Steuersignal, dessen nachlaufendes Ende bzw. Bandende bzw. Rückflanke bezüglich einer Rückflanke des zweiten Steuersignals verzögert ist. Eine Transistorzelle umfasst eine Bodyzone, die einen ersten pn-Übergang mit der Driftstruktur bildet. Wenn das erste Steuersignal eine erste Schwelle überschreitet, die höher ist als die zweite Schwelle, bildet die Transistorzelle einen Inversionskanal in der Bodyzone. Der Inversionskanal ist Teil einer Verbindung zwischen der Driftstruktur und einer ersten Lastelektrode.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • Figurenliste
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in die Offenbarung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Erfindung. Andere Ausführungsbeispiele der Erfindung und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
    • 1A zeigt schematische Schnittdarstellungen von Teilen einer Halbleitervorrichtung mit Transistorzellen und Anreicherungszellen gemäß einem Ausführungsbeispiel in einem ersten Zustand.
    • 1B zeigt schematische Schnittdarstellungen der Teile der Halbleitervorrichtung von 1A in einem zweiten Zustand.
    • 1C ist ein schematisches Zeitdiagramm zum Veranschaulichen eines Entsättigungszyklus der Halbleitervorrichtung der 1A und 1B.
    • 1D ist eine schematische Draufsicht einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel mit ungleichmäßiger Verteilung von Transistor- und Anreicherungszellen.
    • 2A ist eine schematische Schnittdarstellung eines Teiles einer Halbleitervorrichtung mit Transistor- und Anreicherungszellen gemäß einem Ausführungsbeispiel, das verschiedene vertikale Ausdehnungen von Gatestrukturen von Transistor- und Anreicherungszellen betrifft.
    • 2B ist eine schematische Schnittdarstellung eines Teiles einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, das Transistorzellen mit verstärkten Gatedielektrikumteilen betrifft.
    • 2C umfasst Schnittdarstellungen von Teilen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, das Transistorzellen mit unterbrochenen Inversionsschichten in der Driftstruktur betrifft.
    • 2D umfasst Schnittdarstellungen von Teilen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, das Transistorzellen betrifft, deren Gatedielektrika Schnabelteile umfassen.
    • 2E umfasst Schnittdarstellungen von Teilen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, das Transistorzellen mit dotierten Unterbrechungszonen in der Driftstruktur betrifft.
    • 3A umfasst Schnittdarstellungen von Teilen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, das auf Anreicherungszellen ohne Sourcezonen bezogen ist.
    • 3B umfasst schematische Schnittdarstellungen von Teilen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, das Anreicherungszellen mit dotierten Unterbrechungszonen zwischen einer Driftstruktur und dotierten Zonen betrifft.
    • 4A ist eine schematische Schnittdarstellung eines Teiles einer Halbleitervorrichtung mit Transistor- und Anreicherungszellen gemäß einem Ausführungsbeispiel, das eine Hableiterdiode betrifft.
    • 4B ist ein schematisches Zeitdiagramm zum Veranschaulichen eines Entsättigungszyklus für die Hableiterdiode von 4A.
    • 5A ist eine schematische Schnittdarstellung eines Teiles einer Halbleitervorrichtung, die Anreicherungs- und Transistorzellen gemäß einem Ausführungsbeispiel umfasst, das einen RC-IGBT betrifft.
    • 5B ist ein schematisches Zeitdiagramm zum Veranschaulichen eines Entsättigungszyklus für den RC-IGBT von 5A.
    • 6 ist eine schematische Schnittdarstellung eines Teiles eines RC-IGBT gemäß einem Leerlaufzellen betreffenden Ausführungsbeispiel.
    • 7A ist eine schematische Schnittdarstellung eines Teiles eines RC-IGBT gemäß einem Ausführungsbeispiel, das auf Anreicherungszellen bezogen ist, die in einer vertikalen Projektion von Transistorzellen gebildet sind.
    • 7B ist eine schematische Schnittdarstellung eines Teiles eines RC-IGBT gemäß einem Ausführungsbeispiel, das auf Mesaabschnitte mit verengten Teilen bezogen ist.
    • 7C ist eine schematische Schnittdarstellung eines Teiles eines RC-IGBT gemäß einem weiteren Ausführungsbeispiel, das auf Mesaabschnitte mit verengten Teilen bezogen ist.
    • 8A ist ein schematisches Blockdiagramm einer Verzögerungseinheit gemäß einen Ausführungsbeispiel.
    • 8B ist ein vereinfachtes Zeitdiagramm zum Erläutern des Betriebsmodus der Verzögerungseinheit von 8A.
    • 8C ist ein schematisches Schaltungsdiagramm einer Verzögerungseinheit gemäß einem Ausführungsbeispiel mit einem gleichrichtenden Element.
    • 8D ist ein vereinfachtes Zeitdiagramm zum Veranschaulichen des Betriebsmodus der Verzögerungseinheit von 8C.
    • 9A ist eine schematische Schnittdarstellung eines Teiles eines nicht rückwärts leitenden IGBT gemäß einem weiteren Ausführungsbeispiel.
    • 9B ist ein schematisches vereinfachtes Zeitdiagramm zum Veranschaulichen eines Entsättigungszyklus des IGBT von 9A.
    • 9C ist ein schematisches Schaltungsdiagramm einer Verzögerungseinheit des nicht rückwärts leitenden IGBT von 9A gemäß einem Ausführungsbeispiel.
    • 10A ist ein schematisches Schaltungsdiagramm eines Schaltmodus-Netzteiles gemäß einem weiteren Ausführungsbeispiel.
    • 10B ist ein schematisches Schaltungsdiagramm einer Halbbrückenschaltung gemäß einem Ausführungsbeispiel mit einem n-Typ-High-Side-Schalter.
    • 11A ist eine schematische Schnittdarstellung eines Teiles eines Halbleitersubstrates zum Veranschaulichen eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, das auf Gatedielektrika mit dicken Bodenabschnitten nach Bilden von ersten und zweiten Trenches bezogen ist.
    • 11B ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 11A nach Auftragen einer Hilfsmaskenschicht.
    • 11C ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 11B nach Rückbilden einer Hilfsoxidschicht.
    • 11D ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 11C nach Bilden von ersten und zweiten Gatedielektrika.
    • 12A ist eine schematische Schnittdarstellung eines Teiles eines Halbleitersubstrates zum Veranschaulichen eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, das auf die Bildung von Gatedielektrika mit Schnabelteilen durch Verwenden einer Abstandshaltermaske nach Entfernen einer Unterschicht einer Trenchätzmaske bezogen ist.
    • 12B ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 12A nach Bilden einer Abstandshaltermaskenschicht.
    • 12C ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 12B nach Strukturieren der Abstandshaltermaskenschicht zum Bilden einer Abstandshaltermaske.
    • 12D ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 12C nach Entfernen von Teilen der Abstandshaltermaske in zweiten Trenches.
    • 12E ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 12D nach einer Rückbildung einer Opferoxidschicht.
    • 12F ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 12E nach Bilden von ersten und zweiten Gatedielektrika.
    • 13A ist eine schematische Schnittdarstellung eines Teiles eines Halbleitersubstrates zum Veranschaulichen eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, das auf Abstandshaltern aus polykristallinem Halbleitermaterial beruht, nach Rückbilden von polykristallinem Halbleitermaterial in ersten und zweiten Trenches.
    • 13B ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 13A nach Bilden einer Maskenauskleidungs- bzw. Liner-Ätzmaske mit Öffnungen in der vertikalen Projektion der ersten Trenches.
    • 13C ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 13B nach selektivem Bilden einer Abstandshaltermaske in oberen Teilen der ersten Trenches.
    • 13D ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 13C nach Bilden von polykristallinen Abstandshaltern in den ersten Trenches.
    • 13E ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 13D nach Oxidieren der polykristallinen Abstandshalter.
    • 13F ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 13E nach Bilden von ersten und zweiten Gatedielektrika.
    • 14A ist eine schematische Schnittdarstellung eines Teiles eines Halbeitersubstrates zum Veranschaulichen eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einem anderen Ausführungsbeispiel nach einer Schädigungsimplantation.
    • 14B ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 14A nach Bilden von ersten und zweiten Trenches.
    • 14C ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 14B nach Bilden einer Opferoxidschicht.
    • 14D ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 14C nach Bilden von ersten und zweiten Gatedielektrika.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgebildet werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle oder logische Änderungen gemacht werden können, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsbeispielen benutzt werden, um zu noch einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen einschließt. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Bereich der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente mit entsprechenden Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Ausdrücke „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Ausdrücke sind offene Ausdrücke, und diese Ausdrücke geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch zusätzliche Elemente oder Merkmale nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Ausdruck „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Ausdruck „elektrisch gekoppelt“ umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung gestaltet sind, zwischen den elektrisch gekoppelten Elementen vorgesehen sein können, beispielsweise Elemente, die steuerbar sind, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorzusehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von „-“ oder „+“ nächst zu dem Dotierungstyp „n“ oder „p“. Beispielsweise bedeutet „n-“ eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines „n“-Dotierungsbereiches ist, während ein „n+“-Dotierungsbereich eine höhere Dotierungskonzentration hat als ein „n“-Dotierungsbereich. Dotierungsbereiche der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene „n“-Dotierungsbereiche die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • 1A zeigt einen Teil einer Halbleitervorrichtung 500, die beispielsweise eine MGD (MOS gated Diode), ein RC-IGBT oder eine Vorrichtung, die weitere elektronische Schaltungen zusätzlich zu einer MGD oder einer RC-IGBT-Funktionalität umfasst.
  • Die Halbleitervorrichtung 500 umfasst Transistorzellen TC und Anreicherungszellen EC, deren halbleitenden Teile in einem Halbleiterkörper 100 gebildet sind. Der Halbleiterkörper 100 ist aus kristallinem Halbleitermaterial gebildet, wie beispielsweise einkristallinem Silizium (Si), Siliziumcarbid (SiC), Germanium (Ge), Silizium-Germanium (SiGe), Galliumnitrid (GaN), Galliumarsenid (GaAs) oder irgendeinem anderen AIIIBV Halbleiter.
  • Die Transistorzellen TC sind FET-(Feldeffekttransistor-)Zellen und umfassen eine erste Gatestruktur 150 mit einer leitenden ersten Gateelektrode 155 und einem die erste Gateelektrode 155 von dem Halbleiterkörper 100 trennenden ersten Gatedielektrikum 151. Jede Transistorzelle TC umfasst weiterhin eine Bodyzone 115 und eine Sourcezone 110, wobei die Bodyzone 115 einen ersten pn-Übergang pn1 mit einer Driftstruktur 120 und einem zweiten pn-Übergang pn2 mit der Sourcezone 110 bildet. Die Bodyzonen 115 und die Sourcezonen 110 sind elektrisch mit einer ersten Lastelektrode 310 verbunden, die einen ersten Lastanschluss L1 bilden oder elektrisch mit einem solchen verbunden oder gekoppelt sein kann. Die Driftstruktur 110 ist elektrisch mit einer zweiten Lastelektrode 320 verbunden oder gekoppelt, die einen zweiten Lastanschluss L2 bilden oder elektrisch mit einem solchen verbunden oder gekoppelt sein kann.
  • Die Anreicherungszellen EC sind auch FET-Zellen, wobei jede Anreicherungszelle EC eine zweite Gatestruktur 160 mit einer zweiten Gateelektrode 165 und einem die zweite Gateelektrode 165 von dem Halbleiterkörper 100 trennenden zweiten Gatedielektrikum 161 umfasst. Die zweite Gatestruktur 160 grenzt direkt an die Driftstruktur 120 an.
  • Die ersten und zweiten Gatestrukturen 150, 160 können auch planare Gatestrukturen sein, die außerhalb eines Umrisses bzw. einer Kontur des Halbleiterkörpers 100 gebildet sind. Gemäß dem dargestellten Ausführungsbeispiel sind die ersten und zweiten Gatestrukturen 150, 160 Trench- bzw. Gatestrukturen, die sich von einer Vorder- bzw. Frontseite in den Halbleiterkörper 100 erstrecken.
  • Die ersten und zweiten Gatestrukturen 150, 160 können verschiedene, ähnliche oder identische Abmessungen haben. Gemäß einem Ausführungsbeispiel kann ein Zwischenflächengebiet zwischen einer zweiten Gatestruktur 160 und der Driftstruktur 120 signifikant größer, wenigstens zweimal so groß wie ein Zwischenflächengebiet zwischen einer ersten Gatestruktur 150 und der Driftstruktur 120 sein.
  • Die ersten und zweiten Gateelektroden 155, 165 können homogene Strukturen aus einem leitenden Material sein, wie beispielsweise polykristallines Silizium, oder können eine geschichtete Struktur haben, die eine oder mehrere Metall enthaltende Schichten umfasst. Gemäß einem Ausführungsbeispiel können die ersten und zweiten Gateelektroden 155, 165 aus dem gleichen Material bzw. den gleichen Materialien vorgesehen sein.
  • Die ersten und zweiten Gatedielektrika 151, 161 können homogene Strukturen aus einem dielektrischen Material sein, wie beispielsweise Halbleiteroxid, oder können eine geschichtete Struktur haben, die zwei oder mehr Schichten aus dielektrischen Materialien umfasst. Die dielektrischen Materialien können thermisch gewachsenes Halbleiteroxid, beispielsweise thermisch gewachsenes Siliziumoxid, aufgetragenes bzw. abgeschiedenes Halbleiteroxid, beispielsweise aufgetragenes bzw. abgeschiedenes Siliziumoxid, Siliziumnitrid oder ein Siliziumoxinitrid als Beispiel umfassen. Gemäß einem Ausführungsbeispiel können die ersten und zweiten Gatedielektrika 151, 161 aus dem gleichen Material bzw. den gleichen Materialien vorgesehen sein.
  • Die Bodyzonen 115 sind dotierte Bereiche eines zweiten Leitfähigkeitstyp entgegengesetzt zu dem ersten Leitfähigkeitstyp der Driftstruktur 120 und der Sourcezonen 110 dotiert. Die Bodyzonen 115 trennen die Sourcezonen 110 von der Driftstruktur 120.
  • Zusätzlich zu den Transistorzellen TC und Anreicherungszellen EC kann die Halbleitervorrichtung 500 weitere Zellen umfassen, beispielsweise Zellen, die in einer Weise gesteuert sind, die verschieden von der Steuerung der Transistorzellen TC und der Anreicherungszellen EC ist, oder Leerlaufzellen bzw. Leerzellen, die weder zu einem Laststrom noch zu einer Entsättigung der Halbleitervorrichtung 500 beitragen.
  • Die folgende Beschreibung bezieht sich auf Ausführungsbeispiele mit n-Kanal-FET-Zellen, wobei der erst Leitfähigkeitstyp ein n-Typ ist und der zweite Leitfähigkeitstyp ein p-Typ ist. Entsprechende Überlegungen gelten für Ausführungsbeispiele, die auf p-Kanal-FET-Zellen beruhen, wobei der erste Leitfähigkeitstyp ein p-Typ ist, während der zweite Leitfähigkeitstyp ein n-Typ ist.
  • 1A bezieht auf eine Steuerung der Transistorzellen TC mit einem ersten Steuersignal C1, das ein Potential an den ersten Gateelektroden 155 verändert. Wenn das erste Steuersignal C1 eine erste Schwelle überschreitet, bilden die Transistorzellen TC Inversionskanäle 115x längs der ersten Gatestrukturen 150. Die Inversionskanäle 115x erstrecken sich durch die Bodyzonen 115 von der Driftstruktur 120 zu der jeweiligen Sourcezone 110, wobei die Driftstruktur 120 mit der ersten Lastelektrode 310 durch einen unipolaren Ladungsträgerfluss verbunden wird. Die Inversionskanäle 315x werden abgeschaltet, wenn das erste Steuersignal C1 unter die erste Schwelle fällt.
  • 1B betrifft eine Steuerung der Anreicherungszellen EC durch ein zweites Steuersignal C2, das ein Potential an den zweiten Gateelektroden 165 verändert. Wenn das zweite Steuersignal C2 unter eine zweite Schwelle niedriger als die erste Schwelle fällt, bilden die Anreicherungszellen EC Inversionsschichten 120y längs der zweiten Gatestrukturen 160 in der Driftstruktur 120.
  • Die Inversionsschichten 120y sind elektrisch mit der ersten Lastelektrode 310 durch dotierte Bereiche des Leitfähigkeitstyps der Bodyzonen 115 verbunden. Die dotierten Bereiche können Bodyzonen 115 der Transistorzellen TC oder zusätzliche Ladungsträgertransferzonen sein, wie dies weiter unten in Einzelheiten beschrieben wird. Die Inversionsschichten 120y tragen zu einer gesamten Ladungsträgeremitterwirksamkeit der Bodyzonen 115 in einem bioplaren Leitungsmodus der ersten pn-Übergänge pn1 bei. Die Inversionsschichten 120y sind abgeschaltet, wenn das zweite Steuersignal C2 die zweite Schwelle überschreitet.
  • Das erste Steuersignal C1 kann angenähert ein Rechtecksignal sein, dessen Vorder- und Rückflanken verglichen mit einer minimalen Schaltperiode des ersten Steuersignals C1 steil sind. Eine Verzögerungseinheit 400 kann das zweite Steuersignal C2 aus dem ersten Steuersignal C1 ableiten oder kann beide Steuersignale, also die ersten und zweiten Steuersignale C1, C2 aus einem Gatesignal ableiten, wobei die Verzögerungseinheit 400 Rückflanken des zweiten Steuersignals C2 bezüglich entsprechenden Rückflanken des ersten Steuersignals C1 verzögert.
  • Das Zeitdiagramm von 1C veranschaulicht einen Entsättigungszyklus der Halbleitervorrichtung 500 der 1A und 1B mit einer auf den ersten pn-Übergängen pn1 beruhenden Diodenfunktionalität.
  • Bei t = t0 sind die ersten pn-Übergänge pn1 vorwärts bezüglich einer positiven Spannung VL1L2 zwischen den ersten und zweiten Lastanschlüssen L1, L2 vorgespannt. Ein niedriger Pegel VL des ersten Steuersignals C1 unterhalb einer zweiten Schwellenspannung Vthy schaltet die Transistorzellen TC aus. Ein niedriger Pegel VL des zweiten Steuersignals C2 unterhalb der zweiten Schwellenspannung Vthy schaltet die Inversionsschichten 120y in den Anreicherungszellen EC ein. Die Halbleitervorrichtung 500 ist in einem angereicherten bipolaren Leitungsmodus, wobei beiden Typen von Ladungsträgern zu einen Ladungsträgerplasma in der Driftstruktur 120 beitragen und wobei die Inversionsschichten 120y eine Lochemitterwirksamkeit und eine Ladungsträgerplasmadichte steigern. In dem angereicherten bipolaren Leitungsmodus ist eine Vorwärts- bzw. Durchlassspannung VF1 über der Diode niedrig, wohingegen eine Speicherladung Qss in dem Halbleiterkörper 100 hoch ist.
  • Zu t = t1 ändert sich das erste Steuersignal C1 zu einem hohen Pegel VH über der ersten Schwellenspannung Vthx, bei welcher Inversionskanäle 115x sich in den Bodyzonen 115 der Transistorzellen TC bilden. Die Inversionskanäle 115x überbrücken die ersten pn-Übergänge pn1 in den Transistorzellen TC und sperren eine Injektion von Ladungsträgern in die Driftstrukturen 120. Stattdessen erleichtern die Inversionskanäle 115x einen unipolaren Ladungsträgerfluss zwischen der Driftstruktur 120 und dem ersten Lastanschluss L1.
  • Eine Entsättigungsperiode beginnt, während welcher die Ladungsträgerplasmadichte in der Driftstruktur 120 sowie die Speicherladung Qss signifikant abnehmen. Zuerst können die Inversionskanäle 115x weiter die Spannung VL1L2 zwischen den ersten und zweiten Lastanschlüssen L1, L2 in einem bestimmten Grad vermindern. Dann reduziert die reduzierte Ladungsträgerplasmadichte die Leitfähigkeit in der Driftstruktur 120 in einem Ausmaß, das VL1L2 auf einen Wert über der Vorwärtsspannung VF1 ansteigt.
  • Das zweite Steuersignal C2 kann unmittelbar dem ersten Steuersignal C1 so folgen, dass die Anreicherungszellen EC die Inversionsschichten 120y in der Driftstruktur 120 abschalten. Insoweit bilden die Anreicherungszellen EC sekundäre Inversionsschichten durch dotierte Zonen des Leitfähigkeitstyps der Bodyzonen 115, so dass sekundäre Inversionsschichten ohne Verbindung zu dem ersten Lastanschluss L1 verbleiben und keinen oder nur einen geringen Einfluss auf eine Sperrfähigkeit der Halbleitervorrichtung 500 haben.
  • Zu t = t2 fällt das erste Steuersignal C1 steil zurück zu dem niedrigen Pegel VL unterhalb der zweiten Schwellenspannung Vthy. Die Entsättigungsperiode endet mit den Inversionskanälen 115x der abgeschalteten Transistorzellen TC. Mit den nicht länger überbrückten ersten pn-Übergängen pn1 startet eine Sicherheitsperiode, in welcher die Halbleitervorrichtung 500 wieder ihre volle Sperrfähigkeit zurückgewinnt. Die Bodyzonen 115 können ein Injizieren von Ladungsträgern in die Driftstruktur 120 wieder aufnehmen, und eine Ladungsträgerplasmadichte kann wieder anwachsen.
  • Da die Verzögerungseinheit 400 die Rückflanke des zweiten Steuersignals C2 bezüglich der Rückflanke des ersten Steuersignals C1 verzögert, fällt das zweite Steuersignal C2 nicht unmittelbar unter die zweite Schwelle Vthy, so dass die Anreicherungszellen EC nicht unmittelbar die Inversionsschichten 120y in der Driftstruktur 120 bilden. Daher verbleiben die Ladungsträgeremitterwirksamkeit sowie die Speicherladung Qss niedrig für eine gewisse Zeitdauer ausgehend von t = t2.
  • Zu t = t3 ändert sich die Vorwärtsvorspannung zu einer Rückwärtsvorspannung, und eine negative Sperrspannung Vb1k liegt zwischen den ersten und zweiten Lastelektroden L1, L2. Da die Inversionskanäle 115x ausgeschaltet sind, kann die Halbleitervorrichtung 500 unmittelbar die volle Sperrspannung Vb1k aushalten. Wenn das zweite Steuersignal C2 ausreichend langsam abfällt, so dass das zweite Steuersignal C2 nicht unter die zweite Schwellenspannung Vthy innerhalb der Sicherheitsperiode zwischen t2 und t3 abfällt, ist die Speicherladung Qss noch niedrig, wenn die Halbleitervorrichtung 500 kommutiert. Der Rückwärtserholungsstrom und Schaltverluste sind niedriger als in Vorrichtungen mit synchron gesteuerten Transistor- und Anreicherungszellen.
  • Die Halbleitervorrichtung 500 kombiniert ein sicheres Abschalten der Transistorzellen TC vor einer Kommutierung, eine niedrige Ladungsträgeremitterwirksamkeit während einer Sicherheitsperiode zwischen dem Ende der Entsättigungsperiode und dem Beginn einer Kommutierung sowie eine hohe Ladungsträgeremitterwirksamkeit in einem angereicherten bipolaren Leitungsmodus der betreffenden Diode. Mit anderen Worten, der Entsättigungszyklus einschließlich der Entsättigungsperiode und der Sicherheitsperiode kombiniert ein promptes Aufbauen einer Vorwärts-Sperrfähigkeit mit einer hohen Entsättigungswirksamkeit.
  • Die zweite Schwellenspannung kann eine negative Spannung derart sein, dass während der Sicherheitsperiode ein negativer Spannungspegel an die ersten Gateelektroden 155 angelegt werden kann. Als eine Folge ist verglichen mit Vorrichtungen mit einer Entsättigungsspannung von 0 V die Halbleitervorrichtung 500 gegenüber parasitären Einschaltereignissen robuster. Anders als Dreipegelgestaltungen ist die Halbleitervorrichtung 500 ohne zusätzlichen Entsättigungspegel ausgeführt, so dass üblichere Zweipegel-Gatetreiber anstelle der eher ungewöhnlichen Dreipegel-Gatetreiber verwendet werden können.
  • Zu t = t4 fällt das zweite Steuersignal C2 unter die zweite Schwellenspannung Vthy. Wenn die Spannung VL1L2 zwischen den ersten und zweiten Lastelektroden L1, L2 sich zurück zu vorwärts vorgespannt lediglich nach t = t4 verändert, kann sich die Halbleitervorrichtung 500 unmittelbar in den angereicherten bipolaren Leitungsmodus mit niedriger Vorwärtsspannung VF1 verändern.
  • Während der Sicherheitsperiode bewirkt die Rückflanke des zweiten Steuersignals C2, dass die Anreicherungszellen EC nicht Inversionsschichten 120y in der Driftstruktur 120 bilden. Andererseits kann die nicht verzögerte Rückflanke des ersten Steuersignals C1 bewirken, dass die Transistorzellen TC weitere Inversionsschichten in der Driftstruktur 120 bilden. Die weiteren Inversionsschichten können lokal die Lochemitterwirksamkeit steigern und in einen gewissen Grad die Wirkung der Entsättigungsperiode zwischen t1 und t2 vereiteln. Der Effekt kann vernachlässigbar sein, wenn ein gesamtes Gebietsverhältnis von Transistorzellen TC zu Anreicherungszellen EC niedrig ist.
  • Anreicherungs- und Transistorzellen EC, TC können gleichmäßig oder ungleichmäßig verteilt sein. Gemäß Ausführungsbeispielen, die sich auf Halbleiterdioden oder RC-IGBTs beziehen, kann eine Populationsdichte von Anreicherungszellen EC mit abnehmendem Abstand zu einem Rand eines Transistorzellarrays abnehmen, das die Transistor- und Anreicherungszellen TC, EC umfasst. Für rückwärts sperrende IGBTs kann die Populationsdichte von Anreicherungszellen mit abnehmendem Abstand zu einem Rand des Transistorzellarrays zunehmen.
  • 1D zeigt eine Halbleitervorrichtung 500 mit einem Transistorzellarray 610, das Anreicherungszellen EC umfasst, und außerhalb der Anreicherungszellen EC mit Transistorzellen TC. Ein Randgebiet 690 ohne Transistor- und Anreicherungszellen TC, EC umgibt das Transistorzellarray 610 und trennt das Transistorzellarray 610 von einer einen Chiprand definierenden Seitenoberfläche 103 des Halbleiterkörpers 100. Das Transistorzellarray 610 kann weiterhin an Leerlaufbereiche 650 angrenzen, die beispielsweise Gateverbindungen, z.B. Gatepads, Gateläufern bzw. -schienen, Gateringen oder Gatefingern zugeordnet sind.
  • Mit abnehmendem Abstand zu dem Randgebiet 690 und den Leerlaufbereichen 650 kann eine Populationsdichte der Anreicherungszellen EC graduell oder in Stufen abnehmen, um ein Fluten der Leerlauf- und Randbereiche 650, 690 mit Ladungsträgern im Fall von vorwärts vorgespannten pn-Übergängen, beispielsweise einer vorwärts vorgespannten Halbleiterdiode oder einem rückwärts vorgespannten RC-IGBT, zu vermindern.
  • Die 2A bis 2E beziehen sich auf Transistorzellen TC mit niedriger Ladungsträgeremitterwirksamkeit während der Sicherheitsperiode und Anreicherungszellen EC, die Ladungsträgertransferzonen 117 des Leitfähigkeitstyps der Bodyzonen 115 aufweisen. Die Ladungsträgertransferzonen 117 bilden weitere erste pn-Übergänge pn1 mit der Driftstruktur 120 und verbinden elektrisch die Inversionsschichten 120y in der Driftstruktur 120 mit der ersten Lastelektrode 310. Die Ladungsträgertransferzonen 117 können direkt an die Bodyzonen 115 der Transistorzellen TC angrenzen oder können von den Bodyzonen 115 getrennt gebildet sein.
  • Die ersten und zweiten Gatestrukturen 150, 160 erstrecken sich von einer ersten Oberfläche 101 in den Halbleiterkörper 100, der die halbleitenden Teile der Transistorzellen TC und die Anreicherungszellen EC umfasst. Eine Normale zu der ersten Oberfläche 101 definiert eine vertikale Richtung. Richtungen parallel zu der ersten Oberfläche 101 sind horizontale Richtungen.
  • Die Transistorzellen TC können so gebildet sein, dass keine oder lediglich kurze weitere Inversionsschichten 120x in der Driftstruktur 120 längs der ersten Gatestrukturen 150 gebildet sind, oder so, dass die weiteren Inversionsschichten 120x in der Driftstruktur 120 ohne Verbindung zu der ersten Lastelektrode 310 gebildet sind. Die Beschreibung der folgenden Ausführungsbeispiele umfasst die Beschreibung der Ausführungsbeispiele der 1A und 1B und setzt diese fort.
  • In 2A überlappen die ersten Gatestrukturen 150 der Transistorzellen TC in einem geringeren Ausmaß mit der Driftstruktur 120 als die zweiten Gatestrukturen 160 der Anreicherungszellen EC. Ein Zwischenflächengebiet zwischen einer ersten Gatestruktur 150 und der Driftstruktur 120 ist höchstens eine Hälfte eines Zwischenflächengebietes zwischen einer zweiten Gatestruktur 160 und der Driftstruktur 120. Inversionsschichten 120x, die in der Driftstruktur 120 längs der ersten Gatestrukturen 150 gebildet sind, sind signifikant kürzer oder schmaler als die Inversionsschichten 120y, die in der Driftstruktur 120 längs der zweiten Gatestrukturen 160 gebildet sind. Gemäß dem dargestellten Ausführungsbeispiel ist eine vertikale Ausdehnung der ersten Gatestrukturen 150 kleiner als eine vertikale Ausdehnung der zweiten Gatestrukturen 160.
  • Gemäß einem Ausführungsbeispiel sind die ersten und die zweiten Gatestrukturen 150, 160 in zwei verschiedenen, aufeinanderfolgenden Trenchätzungen gebildet, wobei die gesamte Trenchätzzeit für die zweiten Gatestrukturen 160 länger ist als für die ersten Gatestrukturen 150. Wenn die Driftstruktur 120 mehr stark dotierte Barrierezonen 125 umfasst, die an die Bodyzonen 115 angrenzen, können sich die zweiten Gatestrukturen 160 durch die Barrierezonen 125 erstrecken, wohingegen die ersten Gatestrukturen 150 innerhalb der Barrierezonen 125 enden können. Gemäß einem anderen Ausführungsbeispiel werden verschiedene vertikale Ausdehnungen der ersten und zweiten Gatestrukturen 150, 160 in einem einzigen Trench- bzw. Grabenätzprozess erzielt, wobei die zweiten Gatestrukturen 160 weiter bzw. breiter als die ersten Gatestrukturen 150 gebildet werden.
  • 2B bezieht sich auf Transistorzellen TC, deren erste Gatedielektrika 151 erste Abschnitte 151a, die die ersten Gateelektroden 150 von den Bodyzonen 115 trennen, und zweite Abschnitte 151b, die die ersten Gateelektroden 155 von der Driftstruktur 120 trennen, umfassen. Die zweiten Abschnitte 151b sind so gebildet, dass eine Bildung einer weiteren Inversionsschicht 120x in der Driftstruktur 120 bei dem niedrigen Pegel des ersten Steuersignals C1 unterdrückt wird. Beispielsweise können die zweiten Abschnitte 151b aus einem anderen Material als die ersten Abschnitte 151a gebildet werden. Gemäß einem Ausführungsbeispiel können die ersten und zweiten Abschnitte 151a, 151b aus dem gleichen Material bzw. den gleichen Materialien gebildet werden, beispielsweise aus thermisch gewachsenem Halbleiteroxid, und eine Dicke der zweiten Abschnitte 151b überschreitet eine Dicke der ersten Abschnitte 151a um wenigstens 50 %, beispielsweise um wenigstens 100 %.
  • In 2C trennt eine Unterbrechung 122 wenigstens einen Teil einer weiteren Inversionsschicht 120x, die in der Driftstruktur 120 längs eines Teiles einer ersten Gatestruktur 150 gebildet ist, von den Bodyzonen 115x wenigstens wenn das erste Steuersignal C1 nicht einen maximalen erlaubten Spannungsbereich überschreitet, der für den niedrigen Pegel in einem Datenblatt der Halbleitervorrichtung 500 spezifiziert ist. Die Unterbrechungen 122 sind in oder längs der Driftstruktur 120 und eng bzw. nahe zu den ersten pn-Übergängen pn1 gebildet.
  • 2D zeigt ein erstes Gatedielektrikum 151 mit einem Schnabelteil 151c. Der Schnabelteil 151c ist dicker als ein Teil des ersten Gatedielektrikums 151 außerhalb des Schnabelteiles 151c. Der Schnabelteil 151c reduziert lokal die Schwellenspannung zum Bilden einer Inversionsschicht in der Driftstruktur 120 und kann als die Unterbrechung 122 von 2C wirksam sein.
  • Die Driftstruktur 120 kann eine leicht dotierte Driftzone 121 und stärker dotierte Barrierezonen 125 umfassen, die sandwichartig zwischen der Driftzone 121 und den Bodyzonen 115 sind. Der Schnabelteil 151c kann direkt an die benachbarte Barrierezone 125 angrenzen. Der Schnabelteil kann sich in die erste Gatestruktur 150, in die Driftstruktur 120 oder in beide erstrecken.
  • 2E zeigt Transistorzellen TC mit stark dotierten Unterbrechungszonen 123, die in Teilen der Driftstruktur 120 direkt angrenzend an die ersten Gatestrukturen 150 gebildet sind. Die stark dotierten Unterbrechungszonen 123 steigern lokal die Schwellenspannung zum Bilden einer Inversionsschicht in der Driftstruktur 120 und können die lokale Schwellenspannung auf unterhalb den minimalen niedrigen Pegel des ersten Steuersignals C1 verschieben.
  • Zum Wiederherstellen einer vollen Sperrfähigkeit während der Sicherheitsperiode bilden die Anreicherungszellen EC nicht irgendeinen Inversionskanal, der die Driftstruktur 120 mit der ersten Lastelektrode 310 verbindet, selbst wenn das zweite Steuersignal C2 die erste Schwelle überschreitet, bei welcher die Transistorzellen TC Inversionskanäle 115x bilden. Die Anreicherungszellen EC können zweite Inversionsschichten in den Ladungsträgertransferzonen 117 überhaupt nicht oder lediglich solche sekundäre Inversionsschichten bilden, die ohne Verbindung zu der ersten Lastelektrode 310 sind.
  • In 3A umfassen die Anreicherungszellen EC Ladungsträgertransferzonen 117 und Kontaktstrukturen 305, die sich von der ersten Lastelektrode 310 durch Öffnungen in einer dielektrischen Struktur 210 in die Ladungsträgertransferzonen 117 erstrecken. Wenn das zweite Steuersignal C2 die erste Schwelle überschreitet, bilden die Anreicherungszellen EC sekundäre Inversionsschichten 117y längs der zweiten Gatestrukturen 160 in den Ladungsträgertransferzonen 117.
  • Die Anreicherungszellen EC sind frei bzw. leer von irgendeiner dotierten Zone, die von der Driftstruktur 120 getrennt ist, den Leitfähigkeitstyp der Driftstruktur 120 hat und elektrisch mit der ersten Lastelektrode 310 verbunden ist. Mit anderen Worten, die Anreicherungszellen EC sind frei bzw. leer von irgendeiner dotierten Zone, durch welche die sekundären Inversionsschichten 117y elektrisch mit der ersten Lastelektrode 310 verbunden werden können.
  • Die Ladungsträgertransferzonen 117 füllen Teile des Halbleiterkörpers 100, die direkt an erste Endteile der zweiten Gatestrukturen 160 längs einer Zwischenfläche zu der dielektrischen Struktur 210 angrenzen. Die sekundären Inversionsschichten 117y erstrecken sich durch die Ladungsträgertransferzonen 117 von der Driftstruktur 120 zu der dielektrischen Struktur 210.
  • In 3B umfassen die Anreicherungszellen EC dotierte Bereiche 112, die elektrisch mit der ersten Lastelektrode 310 durch erste Kontaktstrukturen 305 verbunden sind. Die Anreicherungszellen EC umfassen weiterhin stark dotierte zweite Unterbrechungszonen 113, die längs der zweiten Gatestruktur 160 gebildet sind und einen unipolaren Homoübergang mit der Ladungsträgertransferzone 117 bilden. Die zweiten Unterbrechungszonen 113 steigern lokal die Schwellenspannung zum Bilden der zweiten Inversionsschichten 117y und verschieben die Schwelle zum Bilden von zusammenhängenden sekundären Inversionsschichten 117y auf einen Wert über den höchsten erlaubten Pegel für das zweite Steuersignal C2, das heißt bis jenseits des hohen Pegels. Die dotierten Bereiche 112 verbleiben von der Driftstruktur 120 getrennt, selbst wenn die Transistorzellen TC Inversionskanäle 115x bilden.
  • Erste Abschnitte der zweiten Gatedielektrika 161, die die zweiten Gateelektroden 165 von den Ladungsträgertransferzonen 117 trennen, können dicker sein als zweite Abschnitte, die die zweiten Gateelektroden 165 von der Driftstruktur 120 trennen.
  • 4A betrifft eine entsättigbare Halbleiterdiode 501, deren Halbleiterkörper 100 auf kristallinem Halbleitermaterial, beispielsweise Si, SiC, Ge, SiGe, GaN, GaAs oder irgendeinem anderen AIIIBV-Halbleiter beruht.
  • An einer Vorderseite hat der Halbleiterkörper 100 eine erste Oberfläche 101, die angenähert planar ist oder die durch eine Ebene definiert sein kann, die durch koplanare Oberflächenabschnitte aufgespannt ist. Eine planare zweite Oberfläche 102 an der entgegengesetzten Rückseite ist parallel zu der ersten Oberfläche 101.
  • Ein Mindestabstand zwischen den ersten und zweiten Oberflächen 101, 102 ist gewählt, um eine spezifische Spannungssperrfähigkeit der Halbleiterdiode 501 zu erzielen, und kann wenigstens 20 µm betragen. Beispielsweise kann der Abstand zwischen den ersten und zweiten Oberflächen 101, 102 in einem Bereich von 90 µm bis 110 µm für eine Halbleiterdiode 501 sein, die für eine Sperrspannung von etwa 1200 V ausgelegt ist. Andere Ausführungsbeispiele, die auf Halbleiterdioden 501 mit höherer Sperrfähigkeit bezogen sind, können Halbleiterkörper 100 mit einer Dicke von einigen 100 µm vorsehen.
  • In einer Ebene senkrecht zu der Schnittebene kann der Halbleiterkörper 100 eine rechteckförmige Gestalt mit einer Randlänge in dem Bereich von einigen Millimetern haben. Eine Normale zu der ersten Oberfläche 101 definiert eine vertikale Richtung, und Richtungen orthogonal zu der vertikalen Richtung sind horizontale Richtungen.
  • Der Halbleiterkörper 100 umfasst eine Driftstruktur 120 eines ersten Leitfähigkeitstyps und eine Sockelschicht 130, die sandwichartig zwischen der Driftstruktur 120 und der zweiten Oberfläche 102 ist.
  • Für die dargestellten Ausführungsbeispiele ist der erste Leitfähigkeitstyp ein n-Typ, und der zweite Leitfähigkeitstyp ist ein p-Typ. Ähnliche Überlegungen, wie unten angegeben, gelten für Ausführungsbeispiele, bei denen der erste Leitfähigkeitstyp ein p-Typ und der zweite Leitfähigkeitstyp ein n-Typ ist.
  • Die Driftstruktur 120 kann eine leicht bzw. schwach dotierte Driftzone 121 und eine stärker dotierte Puffer- oder Feldstoppzone 129 sandwichartig zwischen der Driftzone 121 und der Sockelschicht 130 vorsehen. Eine Dotierstoffkonzentration in der Driftzone 121 kann graduell oder in Stufen mit zunehmendem Abstand zu der ersten Oberfläche 101 wenigstens in Teilen ihrer vertikalen Ausdehnung zunehmen oder abnehmen. Gemäß anderen Ausführungsbeispielen kann die Dotierstoffkonzentration in der Driftzone 121 angenähert gleichmäßig sein. Eine mittlere Dotierstoffkonzentration in der Driftzone 121 kann zwischen 1E12 cm-3 und 1E15 cm-3, beispielsweise in einem Bereich von 5E12 cm-3 bis 5E13 cm-3 sein. Eine mittlere Dotierstoffkonzentration in der Puffer- oder Feldstoppzone 129 ist wenigstens fünfmal, beispielsweise wenigstens zehnmal so hoch wie die mittlere Dotierstoffkonzentration in der Driftzone 121.
  • Die Sockelschicht 130 hat den gleichen Leitfähigkeitstyp wie die Driftzone 121 und bildet einen unipolaren Homoübergang mit der Driftstruktur 120. Eine maximale Dotierstoffkonzentration für die Sockelschicht 130 längs der zweiten Oberfläche 102 ist ausreichend hoch, um einen ohmschen Kontakt mit einer direkt an die zweite Oberfläche 102 angrenzenden Metallstruktur zu gewährleisten.
  • Halbleitende Teile von Transistorzellen TC umfassen Bodyzonen 115, die erste pn-Übergänge pn1 mit der Driftstruktur 120 bilden, und Sourcezonen 110, die zweite pn-Übergänge pn2 mit den Bodyzonen 115 bilden. Halbleitende Teile von Anreicherungszellen EC umfassen Ladungsträgertransferzonen 117, die weitere erste pn-Übergänge mit der Driftstruktur 120 bilden. Die gesamte Dotierstoffmenge (effektive Dosis) in den Ladungsträgertransferzonen 117 kann größer eingestellt sein derart, dass bei den Betriebsbedingungen die Halbleitervorrichtung 500 ausgelegt ist, um einen Verarmungsbereich daran zu hindern, der sich von dem ersten pn-Übergang pn1 zwischen der Ladungsträgertransferzone 117 und der Driftstruktur 120 erstreckt, die erste Oberfläche 101 zu erreichen, oder eine Kontaktstruktur, die sich von der ersten Oberfläche 101 in den Halbleiterkörper 100 erstreckt. Beispielsweise kann die gesamte Dotierstoffmenge in den Ladungsträgertransferzonen 117 in einer p-Typ-Implantationsdosis von etwa 5E12 cm-2 und einem folgenden Ätzen von Kontaktgräben, das Teile der implantierten Gebiete entfernt, resultieren.
  • In dem dargestellten Ausführungsbeispiel grenzen wenigstens einige der Ladungsträgertransferzonen 117 direkt jeweils an eine der Bodyzonen 115 an. Gemäß anderen Ausführungsbeispielen können die Ladungsträgertransferzonen 117 von den Bodyzonen 115 getrennt sein. Die Ladungsträgertransferzonen 115 können direkt an die erste Oberfläche 101 angrenzen und können sandwichartig zwischen der ersten Oberfläche 101 und der Driftstruktur 120 sein.
  • Die Driftstruktur 120 kann Barrierezonen 125 sandwichartig zwischen den Bodyzonen 115 und der Driftzone 121 und/oder zwischen den Ladungsträgertransferzonen 117 und der Driftstruktur 120 vorsehen. Die Barrierezonen 125 haben den ersten Leitfähigkeitstyp und können unipolare Homoübergänge mit der Driftzone 121 bilden. Eine mittlere Dotierstoffkonzentration in den Barrierezonen 125 ist wenigstens zehnmal so hoch wie eine mittlere Dotierstoffkonzentration in der Driftzone 121. Gemäß einem Ausführungsbeispiel kann die mittlere Dotierstoffkonzentration in den Barrierezonen 125 von 1E16 cm-3 bis 1E18 cm-3, beispielsweise von 1E17 cm-3 bis 5E17 cm-3, sein. Die Dotierstoffe können Phosphor-(P-), Arsen-(As-), Selen-(Se-) und/oder (S-)Atome/Ionen sein. Die Barrierezonen 125 können ein niedriger dotierter Teil mit der Dotierstoffkonzentration der Driftzone 121 auf einer zu den Bodyzonen 115 und den Ladungsträgertransferzonen 117 ausgerichteten Seite sein oder einen solchen nicht umfassen.
  • Wenn die ersten pn-Übergänge pn1 vorwärts vorgespannt sind, injizieren die Bodyzonen 115 sowie die Ladungsträgertransferzonen 117 Minoritätsladungsträger durch die Barrierezonen 125 in die Driftzone 121, wobei je höher das Dotieren in den Barrierezonen 125 ist, desto niedriger die Emitterwirksamkeit der Body- und Ladungsträgertransferzonen 115, 117 wird. Die Bodyzonen 115 sowie die Ladungsträgertransferzonen 117 sind als ein Anodenbereich wirksam. Die Sockelschicht 130 ist als ein Kathodenbereich wirksam.
  • Erste und zweite Gatestrukturen 150, 160 können sich von der ersten Oberfläche 101 in den Halbleiterkörper 100 wenigstens herab zu der Driftstruktur 120 erstrecken. Gemäß dem dargestellten Ausführungsbeispiel erstrecken sich die ersten und zweiten Gatestrukturen 150, 160 in die Driftstruktur 120. Die ersten Gatestrukturen 150 umfassen eine leitende erste Gateelektrode 155 und ein die erste Gateelektrode 155 von dem Halbleiterkörper 100 trennendes erste Gatedielektrikum 151.
  • Die zweiten Gatestrukturen 160 umfassen eine leitende zweite Gateelektrode 165 und ein die zweite Gateelektrode 165 von dem Halbleiterkörper 100 trennendes zweites Gatedielektrikum 161.
  • Die Dicke der ersten Gatedielektrika 151 kann gleichmäßig sein. Gemäß anderen Ausführungsbeispielen können zweite Abschnitte der ersten Gatedielektrika 151, ausgerichtet zu der zweiten Oberfläche 102, dicker sein als erste Abschnitte, die zu der ersten Oberfläche 101 ausgerichtet sind.
  • Die erste Gateelektrode 155 und die zweite Gateelektrode 165 können homogene Strukturen sein und können eine geschichtete Struktur haben, die eine oder mehrere Metall enthaltende Schichten umfasst. Gemäß einem Ausführungsbeispiel kann wenigstens eine der ersten und zweiten Gateelektroden 155, 165 eine stark dotierte polykristalline Siliziumschicht umfassen oder aus einer solchen bestehen. Die ersten und zweiten Gateelektroden 155, 165 können aus den gleichen Materialien bestehen, können die gleiche Konfiguration haben und können aus dem gleichen Abscheidungs- bzw. Auftragungs- und Musterungs- bzw. Strukturierungsprozess resultieren.
  • Jedes der ersten und zweiten Gatedielektrika 151, 161 kann ein Halbleiteroxid, beispielsweise ein thermisch gewachsenes oder aufgetragenes Siliziumoxid, ein Halbleiternitrid, beispielsweise ein aufgetragenes oder thermisch gewachsenes Siliziumnitrid, oder ein Halbleiteroxinitrid, beispielsweise ein Siliziumoxinitrid, umfassen oder aus einem solchen bestehen. Die ersten und zweiten Gatedielektrika 151, 161 können aus dem gleichen Material bzw. den gleichen Materialien bestehen, können die gleiche Konfiguration haben und können aus dem gleichen Auftragungs- bzw. Abscheidungsprozess und Strukturierungs- bzw. Musterungsprozess resultieren. Teile des Halbleiterkörpers 100 zwischen benachbarten Gatestrukturen 150, 160 bilden Mesaabschnitte 170, die Bodyzonen 115, Sourcezonen 110, Ladungsträgertransferzonen 117, Teile der Driftzone 121 und, falls anwendbar, die Barrierezonen 125 umfassen.
  • Die ersten Gatestrukturen 150 und angrenzende Teile von benachbarten Mesaabschnitten 170 einschließlich der Source- und Bodyzonen 110, 115 bilden die Transistorzellen TC. Die zweiten Gatestrukturen 160 und angrenzende Teile von benachbarten Mesaabschnitten 170 einschließlich der Ladungsträgertransferzone 117 bilden die Anreicherungszellen EC.
  • Die Transistorzellen TC der Halbleiterdiode 501 können angeordnet sein, um nicht Inversionsschichten in der Driftstruktur 120 zu bilden, die mit den Bodyzonen 115 verbunden sind und die die Lochemitterwirksamkeit in dem vorwärts vorgespannten Modus fördern bzw. steigern. Die Transistorzellen TC können beispielsweise irgendwelche der Transistorzellen TC ausgestalten, die anhand von 2A bis 2E beschrieben sind.
  • Die Anreicherungszellen EC der Halbleiterdiode 501 sind angeordnet, um nicht in der Ladungsträgertransferzone 117 einen Inversionskanal zu bilden, durch den Minoritätsladungsträger zwischen der Driftstruktur 120 und einer ersten Lastelektrode 310 fließen, wenn eine positive Spannung, die die erste Schwelle überschreitet, an den zweiten Gatestrukturen 160 anliegt, und können irgendwelche der Anreicherungszellen EC ausgestalten, die anhand von 3A und 3B beschrieben sind.
  • Gemäß dem dargestellten Ausführungsbeispiel können die Ladungsträgertransferzonen 117 direkt an die zweiten Gatestrukturen 160 an der zweiten Oberfläche 101 angrenzen, so dass zwischen der ersten Oberfläche 101 und den Ladungsträgertransferzonen 117 die betreffenden Mesaabschnitte 170 frei bzw. leer von irgendwelchen dotierten Bereichen des ersten Leitfähigkeitstyps wenigstens längs der zweiten Gatestrukturen 160 sind. Eine dielektrische Struktur 210 kann auf der ersten Oberfläche 101 auf beiden Seiten der vertikalen Projektionen der Zwischenflächen zwischen den Ladungsträgertransferzonen 117 und den zweiten Gatestrukturen 160 jeweils gebildet sein. Die sich ergebende Abwesenheit eines dotierten Bereiches des ersten Leitfähigkeitstyps längs der ersten Oberfläche 101 an den äußeren Rand der zweiten Gatestruktur 160 sperrt einen Elektronenpfad durch die Ladungsträgertransferzone 117.
  • Ein Abstand zwischen der ersten Oberfläche 101 und einem Boden der ersten und zweiten Gatestruktur 150, 160 kann von 1 µm bis 30 µm, z.B. von 3 µm bis 7 µm, reichen. Eine laterale Breite der Mesaabschnitte 170 kann von 0,05 µm bis 10 µm, z.B. von 0,15 µm bis 1 µm, reichen. Ein Abstand zwischen der ersten Oberfläche 101 und dem ersten pn-Übergang pn1 kann von 0,5 µm bis 5 µm, z.B. von 1 µm bis 1,5 µm, reichen.
  • Die erste Lastelektrode 310, die die Anodenelektrode der Halbleiterdiode 501 bildet, ist elektrisch mit den Bodyzonen 115, den Sourcezonen 110 und den Ladungsträgertransferzonen 117 verbunden. Die erste Lastelektrode 310 kann den Anodenanschluss A der Halbleiterdiode 501 bilden oder elektrisch mit einem solchen gekoppelt oder verbunden sein.
  • Eine zweite Lastelektrode 320 grenzt direkt an die zweite Oberfläche 102 und die Sockelschicht 130 an. Die zweite Lastelektrode 320 kann einen Kathodenanschluss K der Hableiterdiode 501 bilden oder elektrisch mit einem solchen verbunden sein.
  • Jede der ersten und zweiten Lastelektroden 310, 320 kann als Hauptbestandteil bzw. Hauptbestandteile aus Aluminium (Al), Kupfer (Cu) oder Legierungen von Aluminium oder Kupfer, beispielsweise AlSi, AlCu oder AlSiCu, bestehen oder diese enthalten. Gemäß anderen Ausführungsbeispielen kann wenigstens eine der ersten und zweiten Lastelektroden 310, 320 als Hauptbestandteil bzw. Hauptbestandteile aus Nickel (Ni), Titan (Ti), Wolfram (W), Tantal (Ta), Silber (Ag), Gold (Au), Platin (Pt) und/oder Palladium (Pd) bestehen. Beispielsweise kann wenigstens eine der ersten und zweiten Lastelektroden 310, 320 zwei oder mehr Unterschichten umfassen, wobei jede Unterschicht einen oder mehrere Stoffe aus Ni, Ti, Ag, Au, Pt, W und Pd als Hauptbestandteil bzw. Hauptbestandteile, beispielsweise ein Silizid, Nitrit und/oder eine Legierung, enthält.
  • Die dielektrische Struktur 210 kann sandwichartig zwischen der ersten Lastelektrode 310 und dem Halbleiterkörper 100 sein. Die dielektrische Struktur 210 kann eine oder mehrere Schichten aus Halbleiteroxid, beispielsweise Siliziumoxid, Halbleiternitrid, beispielsweise Siliziumnitrid, oder Halbleiteroxinitrid, beispielsweise Siliziumoxinitrid, umfassen, das thermisch auf dem Halbleiterkörper 100 aufgewachsene oder aufgetragene bzw. abgeschiedene Schichten sein können. Kontaktstrukturen 305 erstrecken sich durch Öffnungen der dielektrischen Struktur 210 und verbinden elektrisch die erste Lastelektrode 310 mit den Sourcezonen 110, den Bodyzonen 115 und den Ladungsträgertransferzonen 117.
  • Die ersten und zweiten Gateelektroden 155, 165 sind elektrisch mit einer Verzögerungseinheit 400 verbunden oder gekoppelt. Die Verzögerungseinheit 400 verzögert Rückflanken eines an den zweiten Gateelektroden 165 liegenden Steuersignals bezüglich entsprechenden Rückflanken eines an den ersten Gateelektroden 155 anliegenden ersten Steuersignals. Gemäß einem Ausführungsbeispiel kann das erste Steuersignal C1 zu der Verzögerungseinheit 400 durch einen Gateanschluss G oder durch einen Treiberausgang einer internen Gatetreiberschaltung gespeist werden.
  • Gemäß dem dargestellten Ausführungsbeispiel kann die Verzögerungseinheit 400 elektrisch mit dem Gateanschluss G oder den Treiberausgang einer internen Gatetreiberschaltung verbunden sein und das erste Steuersignal C1 sowie das zweite Steuersignal C2 beide ausgeben.
  • Die Transistorzellen TC bilden einen MOS gated Inversionskanal zwischen den Sourcezonen 110 und der Driftstruktur 120, wenn das erste Steuersignal C1 eine positive erste Schwellenspannung Vthx überschreitet. Die erste Schwellenspannung Vthx kann zwischen 5,5 und 6,5 V als Beispiel sein.
  • Die Anreicherungszellen EC bilden nicht einen Inversionskanal, der die Driftstruktur 120 mit der ersten Lastelektrode 310 verbindet, wenn das zweite Steuersignal C2 die erste Schwellenspannung Vthx überschreitet. Stattdessen bilden die Anreicherungszellen EC Inversionsschichten in der Driftstruktur 120 längs der zweiten Gatestrukturen 160, wenn das zweite Steuersignal C2 unter eine zweite Schwelle Vthy abfällt, die beispielsweise zwischen -5,5 V und -6,5 V sein kann.
  • Das erste Steuersignal C1 kann zwischen einem hohen Pegel, der etwa +15 V sein kann, und einem niedrigen Pegel, der etwa -15 V sein kann, wechseln. Das zweite Steuersignal C2 kann ein ähnliches Signal mit den gleichen hohen und tiefen Pegeln sein.
  • Die Transistorzellen TC können oder können nicht weitere Inversionsschichten längs der ersten Gatestrukturen 150 in der Driftstruktur 120 bilden, wenn das erste Steuersignal C1 unter die zweite Schwelle Vthy fällt.
  • In dem dargestellten Ausführungsbeispiel umfassen die Gatedielektrika 151 Schnabelteile 151c, in welchen die ersten Gatedielektrika 151 weiter sind als außerhalb der Schnabelteile 151c. Die Breite der Schnabelteile 151c ist derart gewählt, dass keine Inversionsschicht längs der Schnabelteile bei dem niedrigsten erlaubten Signalpegel für das erste Steuersignal C1 gebildet wird.
  • Ein Gatesignal, von dem die ersten und zweiten Steuersignale C1, C2 abgeleitet sind, kann ein Quadratsignal sein. Das erst Steuersignal C1 kann in geeigneter Weise ein Quadratsignal sein, dessen Flanken geringfügig bezüglich den entsprechenden Flanken in dem Gatesignal verzögert sein können. Das zweite Steuersignal C2 ist im Wesentlichen ein Quadratsignal, dessen Rückflanken signifikant bezüglich entsprechenden Rückflanken des ersten Steuersignals C1 verzögert sind. Die Vorderflanken des zweiten Steuersignals C2 können geringfügig zu den entsprechenden Vorderflanken des ersten Steuersignals C1 verzögert sein. Gemäß einem Ausführungsbeispiel sind exklusiv die Rückflanken des zweiten Steuersignals C2 bezüglich den entsprechenden Rückflanken des ersten Steuersignals C1 verzögert.
  • 4B gibt das Diagramm von 1C für die Hableiterdiode 501 von 4A wieder.
  • Das erste Steuersignal C1 ist ein Quadratsignal, das sich zwischen einem negativen niedrigen Pegel VGL und einem positiven hohen Pegel VGH ändert. Das zweite Steuersignal C2 folgt den Vorderflanken des ersten Steuersignals C1. An den Rückflanken verzögert die Verzögerungseinheit 400 das zweite Steuersignal C2 bezüglich des ersten Steuersignals C1.
  • Zu t = t0 ist die Hableiterdiode 501 von 4A vorwärts vorgespannt und in einem bipolaren Leitungsmodus mit beiden Typen von Ladungsträgern, die zu einem Laststrom durch die Hableiterdiode 501 beitragen. Die Anreicherungszellen EC sind aktiv und bilden p-Typ-Inversionsschichten, die durch die Ladungsträgertransferzonen 117 mit der ersten Lastelektrode 310 verbunden sind, welche als eine Anodenelektrode wirksam ist. Die Anreicherungszellen EC steigern signifikant die Anodenemitterwirksamkeit sowie eine Ladungsträgerplasmadichte in der Driftstruktur 120 und reichern den bipolaren Leitungsmodus an. Das Ladungsträgerplasma hoher Dichte in der Driftzone 121 resultiert darin, dass in den angereicherten bipolaren Leitungsmodus die Anoden-Kathoden-Spannung VAK durch eine niedrige Vorwärtsspannung VF1 der ersten pn-Übergänge pn1 und eine hohe Speicherladung Qss definiert ist.
  • Zwischen t1 und t2 liegt ein Entsättigungsimpuls an dem Gateanschluss G an. Die Transistorzellen TC bilden unmittelbar Inversionskanäle durch die Bodyzonen 115, die die ersten pn-Übergänge pn1 überbrücken. Gleichzeitig werden die Inversionsschichten der Anreicherungszellen EC ausgeschaltet. Ladungsträgerplasmadichte und Ladungsspeicherung Qss nehmen ab.
  • Zu t = t2 endet der Entsättigungsimpuls, und eine Sicherheitsperiode beginnt mit den Transistorzellen TC die Inversionskanäle abzuschalten, so dass die Hableiterdiode 501 unmittelbar eine Sperrspannung aushalten kann. Gleichzeitig hält die Verzögerungseinheit 400 die Inversionsschichten der Anreicherungszellen EC abgeschaltet für eine vorbestimmte Zeitdauer. Die Anodenwirksamkeit der Anreicherungszellen EC verbleibt niedrig, so dass die Ladungsträgerplasmadichte und die Speicherladung Qss lediglich in einem geringen Ausmaß zunehmen. Folglich ist während der Sicherheitsperiode die Vorwärtsspannung VF2 höher als in dem angereicherten bipolaren Leitungsmodus.
  • Wenn eine Zeitkonstante der Verzögerungseinheit 400 so gewählt ist, dass das zweite Steuersignal C2 unter die zweite Schwellenspannung Vthy lediglich nach Änderung der Hableiterdiode 501 in rückwärts vorgespannt abfällt, ist die verbleibende Speicherladung Qss niedrig zu der Zeit einer Kommutierung, und Schaltverluste sind signifikant verglichen mit Bezugsdioden mit keiner Verzögerung der Rückflanken des zweiten Steuersignals C2 reduziert.
  • 5A bezieht sich auf einen RC-IGBT 502. Die Sockelschicht 130 des RC-IGBT 502 umfasst erste Zonen 131 des zweiten Leitfähigkeitstyps und zweite Zonen 132 des ersten Leitfähigkeitstyps. Die ersten und zweiten Zonen 131, 132 erstrecken sich von der Driftstruktur 120 zu der zweiten Lastelektrode 320. Die ersten Zonen 131 sind wirksam als Rückseitenemitterzonen, die Minoritätsladungsträger in die Driftstruktur 120 in einer leitenden Phase eines IGBT-Modus injizieren. Die zweiten Zonen 132 sind wirksam als Kollektorkurzschlüsse, die die Rückseitenemitterzonen in dem RC-(rückwärts leitenden) Modus überbrücken.
  • Die ersten Zonen 131 können sich mit den zweiten Zonen 132 in einem bimodalen Bereich des RC-IGBT 502 abwechseln. Zusätzlich zu dem bimodalen Bereich kann der RC-IGBT 502 einen Pilotbereich mit einer Pilotzone des zweiten Leitfähigkeitstyps umfassen, wobei eine horizontale Ausdehnung der Pilotzone größer ist als eine horizontale Ausdehnung der ersten Zonen 131. Die Dotierstoffkonzentrationen in den ersten und zweiten Zonen 131, 132 und, falls anwendbar, in einer Pilotzone sind ausreichend hoch, um einen niedrigen ohmschen Kontakt mit der zweiten Lastelektrode 320 zu gewährleisten. Beispielsweise kann eine maximale Dotierstoffkonzentration längs der zweiten Oberfläche 102 in p-dotierten Zonen 131, 132 wenigstens 1E16 cm-3, beispielsweise wenigstens 5E17 cm-3 sein, und eine maximale Dotierstoffkonzentration in n-dotierten Zonen 131, 132 kann wenigstens 1E18 cm-3, beispielsweise wenigstens 5E19 cm-3, sein.
  • Die ersten und zweiten Zonen 131, 132 können Streifen sein, die sich längs einer ersten horizontalen Richtung durch ein Transistorzellarray erstrecken, das die Transistor- und Anreicherungszellen TC, EC umfasst. Gemäß anderen Ausführungsbeispielen können die ersten Zonen 131 fleck- bzw. punktförmig eingebettet in ein Gitter sein, das durch die zweiten Zonen 132 gebildet ist, oder umgekehrt.
  • Hinsichtlich weiterer Einzelheiten wird Bezug genommen auf die Beschreibung der Hableiterdiode 501 in 4A, worin die erste Lastelektrode 310 eine Emitterelektrode E bildet oder elektrisch mit einer solchen verbunden oder gekoppelt ist und die zweite Lastelektrode 320 einen Kollektoranschluss C bildet oder elektrisch mit einem solchen verbunden ist.
  • 5B zeigt das Zeitdiagramm von 1C für einen RC-IGBT, wie dieser in 5A veranschaulicht ist. Das erste Steuersignal C1 ist ein Quadratsignal, das sich zwischen einem negativen niedrigen Pegel VL und einem positiven hohen Pegel VH verändert. Das zweite Steuersignal C2 folgt unmittelbar den Vorderflanken des ersten Steuersignals C1. An den Rückflanken verzögert die Verzögerungseinheit 400 das zweite Steuersignal C2 bezüglich des ersten Steuersignals C1.
  • Zu t = t0 ist der RC-IGBT 502 von 5A rückwärts mit der internen RC-Diode vorgespannt, die durch die ersten pn-Übergänge pn1 gebildet ist, welche vorwärts vorgespannt und in einem bipolaren Leitungsmodus sind. Beide Typen von Ladungsträgern tragen zu den Rückwärtsstrom durch den RC-IGBT 502 bei. Die Anreicherungszellen EC sind aktiv und bilden p-Typ-Inversionsschichten, die durch die Ladungsträgertransferzonen 117 mit der ersten Lastelektrode 310 verbunden sind, welche als eine Emitterelektrode wirksam ist. Die Anreicherungszellen EC erhöhen die Emitterwirksamkeit der p-Typ-Anodenbereiche der RC-Diode und steigern den bipolaren RC-Modus bzw. reichern diesen an. Die hohe Ladungsträgerplasmadichte in der Driftzone 121 resultiert in einer hohen Speicherladung Qss und darin, dass die Kollektor-Emitter-Spannung VCE durch eine niedrige Vorwärtsspannung VF1 der RC-Diode definiert ist.
  • Zu t = t1 liegt ein Entsättigungsimpuls an dem ersten Steuersignal C1. Die Transistorzellen TC bilden unmittelbar Inversionskanäle durch die Bodyzonen 115. Die Inversionskanäle überbrücken die ersten pn-Übergänge pn1 der RC-Diode. Die Anreicherungszellen EC schalten die p-Typ-Inversionsschichten in der Driftstruktur 120 ab. Als eine Folge nehmen Ladungsträgerplasmadichte und Ladungsspeicherung Qss ab.
  • Zu t = t2 kehrt das erste Steuersignal C1 unmittelbar zu dem niedrigen Pegel VL zurück, was die Inversionskanäle der Transistorzellen TC abschaltet, so dass der RC-IGBT 502 unmittelbar eine Sperrspannung aushalten kann. Die Verzögerung der Rückflanke der zweiten Steuersignale C2 bewirkt, dass die Anreicherungszellen EC nicht p-Typ-Inversionsschichten in der Driftstruktur 120 für eine vorbestimmte Zeitdauer bilden. Für diese Zeitdauer verbleibt die Emitterwirksamkeit der Anreicherungszellen EC niedrig, so dass ausgehend von t = t2 die Ladungsträgerplasmadichte und Ladungsspeicherung Qss nur in einem geringen Ausmaß zunehmen. Folglich ist während der Sicherheitsperiode der Absolutwert der Vorwärtsspannung VG2 der RC-Diode signifikant höher als in dem angereicherten RC-Modus.
  • Wenn die vorbestimmte Zeitdauer derart gewählt wird, dass das zweite Steuersignal C2 nicht unter die zweite Schwellenspannung Vthy fällt, bevor sich der RC-IGBT 502 von rückwärts vorgespannt nach vorwärts vorgespannt zu t = t3 verändert, ist die verbleibende Speicherladung Qss zu der Zeit einer Kommutierung niedrig derart, dass Schaltverluste signifikant verglichen mit Bezugs-RC-IGBTs mit keiner Verzögerung der Rückflanken des zweiten Steuersignals C2 reduziert werden können.
  • In den Ausführungsbeispielen von 4A und 5A grenzen die Ladungsträgertransferzonen 117 direkt an die Bodyzonen 115 an. Eine Ladungsträgertransferzone 117 und eine Bodyzone 115 sind jeweils in dem gleichen Mesaabschnitt 170 gebildet.
  • 6 bezieht sich auf ein Ausführungsbeispiel mit den Bodyzonen 115, die getrennt von den Ladungsträgertransferzonen 117 gebildet sind.
  • Die halbleitenden Teile von zwei benachbarten Transistorzellen TC sind in Transistormesaabschnitten 170a zwischen benachbarten ersten Gatestrukturen 150 gebildet. Ladungsträgertransferzonen 117 von zwei benachbarten Anreicherungszellen EC können in Diodenmesaabschnitten 170b zwischen benachbarten zweiten Gatestrukturen 160 gebildet sein. Zusätzlich kann der RC-IGBT 502 Leerlaufzellen IC mit Leerlaufmesaabschnitten 170c ohne direkte elektrische Verbindung zu der ersten Lastelektrode 310 umfassen. Die Leerlaufmesaabschnitte 170c können zwischen einer ersten und einer zweiten Gatestruktur 150, 160, zwischen zwei ersten Gatestrukturen 150 oder zwischen zwei zweiten Gatestrukturen 160 als Beispiel gebildet sein und können oder können nicht p-dotierte Bereiche 118 ohne elektrische Verbindung zu der ersten Lastelektrode 310 umfassen.
  • Gemäß einem Ausführungsbeispiel können die Leerlaufmesaabschnitte 170c direkt an eine Feldelektrodenstruktur 180 angrenzen, die sich von der ersten Oberfläche 101 in die Driftstruktur 120 erstreckt. Die Feldelektrodenstrukturen 180 können eine Feldelektrode 185 und ein die Feldelektrode 185 von dem Halbleiterkörper 100 elektrisch trennendes Felddielektrikum 181 jeweils umfassen. Die Feldelektrodenstrukturen 180 können horizontale und vertikale Abmessungen ähnlich zu oder identisch wie die Abmessungen von wenigstens einer ersten und zweiten Gatestrukturen 150, 160 haben.
  • Die Feldelektroden 185 können homogene Strukturen aus einem leitenden Material, wie polykristallinem Silizium, sein oder können eine geschichtete Struktur haben, die jeweils eine oder mehrere Metall enthaltende Schichten umfasst. Gemäß einem Ausführungsbeispiel können die Feldelektroden 185 aus dem gleichen Material bzw. den gleichen Materialien wie wenigstens eine der ersten und zweiten Gateelektroden 155, 165 vorgesehen sein.
  • Die Felddielektrika 181 können homogene Strukturen aus einem dielektrischen Material, wie Halbleiteroxid, sein oder können eine geschichtete Struktur haben, die zwei oder mehr Schichten eines dielektrischen Materials umfassen, wobei die dielektrischen Materialien thermisch gewachsenes Halbleiteroxid, beispielsweise thermisch gewachsenes Siliziumoxid, aufgetragenes bzw. abgeschiedenes Halbleiteroxid, z.B. aufgetragenes bzw. abgeschiedenes Siliziumoxid, Siliziumnitrid oder ein Siliziumoxinitrid als Beispiel aufweisen. Gemäß einem Ausführungsbeispiel können die Felddielektrika 181 aus dem gleichen Material bzw. den gleichen Materialien wie wenigstens eine der ersten und zweiten Gatedielektrika 151, 161 vorgesehen sein. Die Leerlaufmesaabschnitte 170c und angrenzende Teile von Feld- oder Gatestrukturen 150, 160, 180 bilden die Leerlaufzellen bzw. Leerzellen IC.
  • Anreicherungs- und Transistorzellen EC, TC können Seite an Seite gebildet sein und können sich längs wenigstens einer horizontalen Richtung abwechseln. Die 7A bis 7c beziehen sich auf Ausführungsbeispiele, bei denen wenigstens einige der Anreicherungszellen EC vertikal mit den Transistorzellen TC gestapelt sind.
  • In 7A umfasst der RC-IGBT 502 kombinierte Gatestrukturen 190, die eine zweite Gatestruktur 160 und eine erste Gatestruktur 150 in der vertikalen Projektion der zweiten Gatestruktur 160 zwischen der ersten Oberfläche 101 und der zweiten Gatestruktur 160 umfassen. Ein Hilfsdielektrikum 205 trennt die erste Gatestruktur 150 von der zweiten Gatestruktur 160. Das Hilfsdielektrikum 205 kann angenähert mit den ersten pn-Übergängen pn1 ausgerichtet sein.
  • Gemäß einem Ausführungsbeispiel ändert sich der Abstand des ersten Dielektrikums 205 zu der ersten Oberfläche 101 in einer horizontalen Richtung senkrecht zu der Querschnittsebene derart, dass in ersten Abschnitten die ersten Gatestrukturen 150 mit den Driftstrukturen 120 überlappen, um die Verbindung der Inversionskanäle der Transistorzellen TC zu der Driftstruktur 120 zu erleichtern und derart, dass in zweiten Abschnitten die zweiten Gateelektroden 165 mit den Bodyzonen 115 überlappen, um die Verbindung der p-Typ-Inversionsschichten mit den Bodyzonen 115 zu erleichtern.
  • Gemäß einem anderen Ausführungsbeispiel ändert sich der Abstand des ersten Dielektrikums 205 zu der ersten Oberfläche 101 nicht in der horizontalen Richtung vertikal zu der Querschnittsebene derart, dass in ersten Zellen, die die Transistorzellen TC umfassen, die ersten Gatestrukturen 150 mit der Driftstruktur 120 überlappen, um die Verbindung der Inversionskanäle der Transistorzellen TC zu der Driftstruktur 120 zu erleichtern, und derart, dass in zweiten Zellen, die die Anreicherungszellen EC umfassen, die zweiten Gateelektroden 165 mit den Bodyzonen 115 überlappen, um die Verbindung der p-Typ-Inversionsschichten mit den Bodyzonen 115 zu erleichtern. Für jede Zelle können die Elektroden in den höheren und den niedrigeren Teil elektrisch miteinander beispielweise durch Öffnungen in dem ersten Dielektrikum 205 oder durch eine Drahtverbindung, beispielsweise in einer Metallisierungsebene, elektrisch verbunden oder gekoppelt sein.
  • Der RC-IGBT 502 von 7B umfasst sperrige bzw. bauchige kombinierte Gatestrukturen 190 sowie sperrige bzw. bauchige zweite Gatestrukturen 160. Mesaabschnitte 170 zwischen den Gatestrukturen 160, 180 umfassen weite Teile einschließlich Sourcezonen 110, Bodyzonen 115 und Ladungsträgertransferzonen 117 sowie verengte Teile zwischen den weiten Teilen und einem zusammenhängenden Teil der Driftstruktur 120. Für den nicht angereicherten Modus schirmen die sperrigen Teile der Gatestrukturen 160, 190 die Bodyzonen 115 und die Ladungsträgertransferzonen 117 ab und vermindern weiter die Anodenemitterwirksamkeit in den nicht angereicherten bipolaren Leitungsmodus beispielsweise während der Sicherheitsperiode des Entsättigungszyklus.
  • Gemäß dem Ausführungsbeispiel von 7C grenzen kombinierte Gatestrukturen 190 direkt aneinander an, was aktive Mesaabschnitte 170a zwischen ihnen definiert. Gemäß dem dargestellten Ausführungsbeispiel sind Hilfsdielektrika 205 in verschiedenen Abständen gebildet, um Transistorzellen TC zu definieren, wo die Hilfsdielektrika 205 ausreichend von der ersten Oberfläche 101 beabstandet sind, um einen Inversionskanal durch die Bodyzonen 115 mit der Driftzone 121 sowie Anreicherungszellen EC verbinden zu können, wo die Hilfsdielektrika 205 ausreichend nahe zu der ersten Oberfläche gebildet sind, damit in der Driftzone 121 gebildete Inversionsschichten mit den Bodyzonen 115 verbunden werden können.
  • Die 8A bis 8C beziehen sich auf Ausführungsbeispiele der Verzögerungseinheit 400. Die Verzögerungseinheit 400 kann einen ersten Pfad 410, der elektrisch mit einem Gateknoten verbunden oder gekoppelt ist, und einen zweiten Pfad 420, der elektrisch mit dem Gateknoten verbunden oder gekoppelt ist, umfassen. Der Gateknoten kann ein Gateanschluss G oder ein Treiberausgang einer internen Gatetreiberschaltung sein. Der erste Pfad 410 gibt ein erstes Steuersignal C1 aus, das angenähert einem Gatesignal VG folgt, das an dem Gateknoten durch den Gateanschluss G oder durch die interne Gatetreiberschaltung angelegt ist. Das erste Steuersignal C1 kann geringfügig bezüglich des Gatesignals hinsichtlich einer Mindestimpulslänge des Gatesignals VG verzögert sein, das ein Quadratsignal sein kann. Der zweite Pfad 420 gibt ein zweites Steuersignal C2 abhängig von dem Gatesignal aus, wobei Rückflanken des zweiten Steuersignals C2 signifikant bezüglich entsprechenden Rückflanken des ersten Steuersignals C1 verzögert sind.
  • 8B zeigt ein Zeitdiagramm der Signale VG, C1, C2 von 8A. Die Rückflanke des zweiten Steuersignals C2 ist um Δt bezüglich der Rückflanke des ersten Steuersignals C1 verzögert, das angenähert dem Gatesignal VG folgt.
  • 8C zeigt ein Ausführungsbeispiel der Verzögerungsschaltung 400. Der erste Pfad 410 umfasst einen internen Widerstand 411, der der intrinsische Widerstand einer Gateleiterverdrahtung der Transistorzellen sein kann. Der zweite Pfad 420 umfasst einen zweiten internen Widerstand 422, der ein diskretes Widerstandselement zusätzlich zu dem intrinsischen Leitungswiderstand einer Gateverdrahtung der Anreicherungszellen umfassen kann. Zusätzlich kann der zweite Pfad 420 ein gleichrichtendes Element 423 umfassen, das elektrisch parallel mit dem zweiten internen Widerstand 422 verbunden ist und den zweiten internen Widerstand 422 für Vorderflanken des Gatesignals VG überbrückt. Der zweite interne Widerstand 422 ist größer als der erste interne Widerstand 411. Das gleichrichtende Element 423 kann eine Hableiterdiode sein, die auf polykristallinem Silizium beruht, das in einem Zwischenschichtdielektrikum aufgetragen ist, das die erste Lastelektrode von dem Halbleiterkörper 100 trennt.
  • 8D zeigt die ersten und zweiten Steuersignale C1, C2, die durch die Verzögerungseinheit 400 von 8C ausgegeben sind.
  • Die 9A bis 9C beziehen sich auf einen nicht rückwärts leitenden IGBT 503. Die Sockelschicht 130 des IGBT 503 kann eine zusammenhängende Schicht mit einem Leitfähigkeitstyp sein, der entgegengesetzt zu dem Leitfähigkeitstyp der Driftstruktur 120 ist. Gemäß anderen Ausführungsbeispielen kann die Sockelschicht 130 Mikrokanäle des Leitfähigkeitstyps der Driftstruktur 120 umfassen, wobei die Mikrokanäle nicht nachteilhaft die Rückwärtssperrfähigkeit des nicht rückwärts leitenden IGBT 503 beeinträchtigen, beispielsweise Mikrokanäle, die in einem Sperrmodus vollständig verarmt sind. Anders als die Verzögerungseinheit 400 der vorangehenden Ausführungsbeispiele verzögert die Verzögerungseinheit 400 des nicht rückwärts leitenden IGBT 503 Rückflanken des ersten Steuersignals C1 bezüglich entsprechenden Rückflanken des zweiten Steuersignals C2. Für weitere Einzelheiten wird Bezug genommen auf die Beschreibung des RC-IGBT 502 der vorangehenden Figuren.
  • 9B zeigt den Effekt der Verzögerungseinheit 400 auf das Verhalten der Transistor- und Anreicherungszellen TC, EC des IGBT 503 von 9A. Das zweite Steuersignal C2 kann ein Quadratsignal sein, das sich zwischen einem negativen niedrigen Pegel VL und einem positiven hohen Pegel VH verändert. Das erste Steuersignal C1 kann unmittelbar den Vorderflanken des zweiten Steuersignals C2 folgen. Die Verzögerungseinheit 400 verzögert die Rückflanken des ersten Steuersignals C1 bezüglich entsprechenden Rückflanken des zweiten Steuersignals C2.
  • Zu t = t0 ist der nicht rückwärts leitende IGBT 503 von 9A vorwärts vorgespannt mit einer positiven Kollektor-Emitter-Spannung VCE zwischen den Kollektor- und Emitteranschlüssen C, E. Der bipolare Leitungsmodus des IGBT 503 resultiert in einer niedrigen Kollektor-Emitter-Sättigungsspannung VCEsat.
  • Zu t = t1 fällt das zweite Steuersignal C2 unmittelbar unter die zweite Schwelle Vthy. Die Anreicherungszellen EC werden durch Bilden von p-Typ-Inversionsschichten in der Driftstruktur 120 aktiv. Durch die p-Typ-Inversionsschichten und die Body- und Ladungsträgertransferzonen 115, 117 werden Löcher aktiv zu der Emitterseite abgeführt, derart, dass Ladungsträgerplasmadichte und Speicherladung Qss abnehmen. Zu der gleichen Zeit hält die Verzögerungseinheit 400 die Rückflanke des ersten Steuersignals C1 über der ersten Schwelle Vthx derart, dass die MOS-gated Kanäle der Transistorzellen TC noch aktiv sind. Aufgrund der reduzierten Ladungsträgerplasmadichte nimmt die Kollektor-Emitter-Spannung VCE geringfügig zu.
  • Wenn zu t = t2 das erste Steuersignal C1 unter die erste Schwelle Vthx fällt, ändert sich der IGBT 503 von der bipolaren Leitungsphase (Ein-Zustand) des IGBT-Modus zu der Sperrphase des IGBT-Modus (Aus-Zustand), und die Kollektor-Emitter-Spannung VCE entspricht der angelegten Sperrspannung Vblk.
  • Die Verzögerungseinheit 400 kann irgendeine der Verzögerungseinheiten 400 für den RC-IGBT sein, wie dieser anhand von 8A bis 8D erläutert ist, wobei der erste Pfad das zweite Steuersignal C2 ausgibt und der erste Pfad das erste Steuersignal C1 liefert.
  • Gemäß einem Ausführungsbeispiel kann sich wenigstens in der Endphase eines IGBT-Ein-Zustandes das angelegte Gatesignal zwischen dem hohen Pegel VH und dem niedrigen Pegel VL bei einer Rate wechseln, die signifikant höher ist als eine Schaltrate des IGBT 503. Das Impulsmuster kann das erste Steuersignal C1 über der ersten Schwelle Vthx halten, jedoch das zweite Steuersignal C2 unter die zweite Schwelle Vthy stoßen.
  • 10A betrifft ein Schaltmodus-Netzteil 701 mit einem der RC-IGBTs 502 oder rückwärts sperrenden IGBTs 503 der vorangehenden beschriebenen Ausführungsbeispiele, wie diese als Schaltvorrichtung 711 verwendet sind. Eine Gatetreiberschaltung 720 erzeugt ein Gatesignal an einem Ausgangsanschluss Gout. Das Gatesignal wird zu einem Gateanschluss G der Schaltvorrichtung 711 gespeist. Die Schaltvorrichtung 711 steuert ein Speichern von Energie, die von einer Quelle bei einer ersten Spannung und einer ersten Frequenz f1 in einem induktiven Element 741, beispielsweise einer Transformatorwicklung oder einer Speicherdrossel, und ein Freigeben der gespeicherten Energie zu einer Last 742 bei einer zweiten Frequenz f2 und/oder einem zweiten Spannungspegel V2, wobei f1 und/oder f2 0 Hz sein können. Das Gatesignal kann ein Quadratsignal einer Frequenz sein, die kontinuierlich an Lastbedingungen angepasst sein kann. Die Gatetreiberschaltung 720 kann weiterhin einen Entsättigungsimpuls ausgeben, beispielsweise bevor eine Kollektor-Emitter-Spannung umgekehrt wird oder bevor ein Laststrom durch die Schaltvorrichtung 711 ausgeschaltet wird.
  • Das Schaltmodus-Netzteil 701 kann von einem hart geschalteten Typ sein. Gemäß einem anderen Ausführungsbeispiel kann das Schaltmodus-Netzteil von dem Resonanztyp sein, wobei das Netzteil 711 nur schaltet, wenn die Spannung über den Lastanschlüssen C, E des Netzteiles 711 bei oder nahe bei 0 V ist. Das Schaltmodus-Netzteil 701 kann von dem Stütz- oder Schnellkonvertertyp als Beispiel sein. Gemäß einem Ausführungsbeispiel kann das Schaltmodus-Netzteil ein Gleichstrom/Gleichstrom-Wandler bzw. -konverter sein.
  • 10B bezieht sich auf eine elektronische Schaltung 702, die eine oder mehrere Halbbrückenschaltungen 710 aufweist, die auf zwei Halbleiterschaltvorrichtungen 711, 712 beruhen, deren Laststrompfade in Reihe zwischen Vdd und Gnd verbunden sind. Die Halbleiterschaltvorrichtungen 711, 712 können RC-IGBTs sein. Wenigstens eine der Halbleiterschaltvorrichtungen 711, 712 kann eine der RC-IGBTs 502 der vorangehenden Figuren sein oder einen solchen umfassen. Die Halbbrückenschaltung 710 oder die vollständige elektronische Schaltung 702 kann in einem Leistungsmodul integriert sein. Beispielsweise kann die Halbleiterschaltvorrichtung 711, 712 z.B. auf ein elektronisches Leistungssubstrat, wie z.B. als ein DBC-(direkt-bonded-Kupfer-)Substrat montiert sein.
  • Die elektronische Schaltung 702 kann eine Gatetreiberschaltung 720 umfassen, die ein erstes Gatesignal bei einem ersten Treiberanschluss Gout1 und ein zweites Gatesignal bei einem zweiten Treiberanschluss Gout2 erzeugt und antreibt. Die ersten und zweiten Treiberanschlüsse Gout1, Gout2 sind elektrisch mit Gatenanschlüssen G der Halbleiterschaltvorrichtungen 711, 712 gekoppelt oder verbunden. Die Gatetreiberschaltung 720 steuert die Gatesignale derart, dass während regelmäßiger Schaltzyklen die ersten und zweiten Schaltvorrichtungen 711, 712 abwechselnd in dem Ein-Zustand sind. Während Entsättigungszyklen kann die Gatetreiberschaltung 720 einen Entsättigungsimpuls zu einer der Schaltvorrichtungen 711, 712 speisen, um die rückwärts leitende Diode der betreffenden Vorrichtung zu entsättigen, bevor eine Kommutierung durch Ausschalten der anderen Schaltvorrichtung der Schaltvorrichtungen 712, 711 beginnt.
  • In 10B sind die Schaltvorrichtungen 711, 712 n-IGBTs, wobei ein Emitteranschluss E der ersten Schaltvorrichtung 711 und ein Kollektoranschluss C der zweiten Schaltvorrichtung 712 elektrisch mit einem Schaltanschluss Sw verbunden sind. Gemäß einem anderen Ausführungsbeispiel kann die erste Schaltvorrichtung 711, die elektrisch zwischen einer positiven Versorgungsspannung Vdd und dem Schaltanschluss Sw verbunden ist, ein p-IGBT sein.
  • Die 11A bis 11D veranschaulichen eine Sequenz von Prozessen zum Bilden von Gatedielektrika mit verstärkten Abschnitten für Transistorzellen von Halbleitervorrichtungen, wie oben beschrieben sind.
  • Ein Halbeitersubstrat 500a besteht aus einer Halbleiterschicht 100a eines kristallinen Halbleitermaterials, das ein einkristallines Silizium Si, SiC, Ge, SiGe, GaN, GaAs oder ein anderer AIIIBV-Halbleiter sein kann. Das Halbeitersubstrat 500a kann weitere Halbleiter- und dielektrische Schichten zusätzlich zu der Halbleiterschicht 100a aufweisen. Gemäß einem Ausführungsbeispiel ist das Halbeitersubstrat 500a ein Siliziumwafer, wobei die Halbeiterschicht 100a entweder eine Siliziumscheibe, die durch Schneiden eines Siliziumkristalles erhalten ist, oder eine Halbeiterschicht, die ganz oder in Teilen durch Epitaxie auf einem einkristallinen Substrat gebildet ist, sein kann. Die Halbleiterschicht 100a kann zwei oder mehr Unterschichten von verschiedenen Leitfähigkeitstypen oder des gleichen Leitfähigkeitstyps, jedoch mit unterschiedlichen mittleren Dotierstoffkonzentrationen umfassen.
  • Die Halbleiterschicht 100a bildet eine planare Prozessoberfläche 101a an der Vorderseite des Halbeitersubstrates 500a. Eine Normale zu der Prozessoberfläche 101a definiert eine vertikale Richtung, und Richtungen orthogonal zu der vertikalen Richtung sind horizontale Richtungen.
  • Eine Hartmaskenschicht oder ein Schichtstapel kann auf der Prozessoberfläche 101a gebildet, beispielsweise aufgetragen bzw. abgeschieden werden. Öffnungen können in der Hartmaskenschicht oder dem Schichtstapel durch Lithographie gebildet werden, um eine Graben- bzw. Trenchätzmaske 602 zu bilden. Mittels der Trenchätzmaske können erste und zweite Trenches bzw. Gräben 150z, 160z, in die Halbleiterschicht 100a geätzt werden.
  • 11A zeigt die Trenchätzmaske 602 sowie die ersten und zweiten Trenches 150z, 160z, die sich von der Prozessoberfläche 101a in die Halbleiterschicht 100a erstrecken. Die Trenchätzmaske 602 kann eine einzelne Schichtmaske aus Siliziumoxid oder Siliziumnitrid als Beispiel oder eine Mehrschichtmaske, beispielsweise eine zusammengesetzte Maske sein, die eine thermisch gewachsene Siliziumoxidschicht, eine aufgetragene oder thermisch gewachsene Siliziumoxinitrid- oder Siliziumnitridschicht und eine aufgetragene bzw. abgeschiedene Siliziumoxidschicht, beruhend auf TEOS (Tetraethylorthosilikat) umfasst.
  • Die Trenchätzmaske 602 kann vollständig entfernt werden und ein thermischer Oxidationsprozess kann eine dünne Hilfsoxidschicht bilden, die die ersten und zweiten Trenches 150z, 160z auskleidet und die Prozessoberfläche 101a bedeckt. Die Hilfsoxidschicht kann entfernt werden, wobei Ränder der ersten und zweiten Trenches 150z, 160z gerundet und Seitenwände der ersten und zweiten Trenches 150z, 160z geglättet sind. Eine konforme Opferoxidschicht 612 kann aufgewachsen und/oder an der Vorderseite aufgetragen werden. Eine Maskenauskleidung 622 aus einem Material, das von demjenigen der Opferoxidschicht 612 verschieden ist, kann auf der Opferoxidschicht aufgetragen werden.
  • 11B zeigt die Opferoxidschicht 612, die die ersten und zweiten Trenches 150z, 160z auskleidet, sowie die die Opferoxidschicht 612 bedeckende Maskenauskleidung 622.
  • Die Opferoxidschicht 612 kann eine oder mehrere Halbleiteroxidschichten umfassen oder aus solchen bestehen, beispielsweise thermisch gewachsenes Siliziumoxid und aufgetragenes Oxid, wobei das aufgetragene Oxid beispielsweise aufgetragenes Siliziumoxid sein kann, dass mittels TEOS als Vorläufermaterial gebildet ist. Gemäß einem anderen Ausführungsbeispiel kann anstelle entfernt zu werden die Hilfsoxidschicht die Opferoxidschicht 612 oder einen Teil von dieser bilden. Die Maskenauskleidung 622 kann eine Siliziumnitridschicht als Beispiel sein.
  • Eine Hilfsmaskenschicht kann durch Lithographie aufgetragen und strukturiert werden, um eine Maskenauskleidungsätzmaske zu bilden, wobei verbleibende Teile Teile der Maskenauskleidung 622 in und um erste Trenchstrukturen 150z bedecken, während Teile der Maskenauskleidung 622 in und um die zweiten Trenchstrukturen 160z freigelegt sind. Ein Trockenätzprozess entfernt die freiliegenden Teile der Maskenauskleidung 622, um eine Nassätzmaske 623 in und um die ersten Trenches 150z zu bilden. Ein selektives Nassätzen kann dann freiliegende Teile der Opferoxidschicht 612 entfernen, und kann, ausgehend von den Rändern der Nassätzmaske 623 Teile der Opferoxidschicht 612, bedeckt durch die Nassätzmaske 623, entfernen. Vor, nach und während eines Ätzens der Opferoxidschicht 612 wird die Maskenauskleidungsätzmaske entfernt.
  • 11C zeigt verbleibende Teile 613 der Opferoxidschicht 612 nach dem Nassätzen. Die verbleibenden Teile 613 sind in einem Abstand zu Rändern der Nassätzmaske 623 gebildet. Rückbildungen unterschneiden die Nassätzmaske 623. Die Nassätzmaske 623 kann entfernt werden, und eine weitere dielektrische Auskleidung 632 kann aufgetragen bzw. abgeschieden und/oder thermisch auf freiliegenden Teilen der Halbeiterschicht 100a aufgewachsen werden.
  • Wie in 11D veranschaulicht ist, bilden Teile der weiteren dielektrischen Auskleidung 632 zweite Gatedielektrika 161 einer gleichmäßigen Dicke in den zweiten Trenches bzw. Gräben 160z. In den ersten Trenches bzw. Gräben 150z bilden Teile der weiteren dielektrischen Auskleidung 632 dünne erste Abschnitte 151a von ersten Gatedielektrika 151 in oberen Teilen der ersten Trenches 150z und zusammen mit den verbleibenden Teilen 613 der Opferoxidschicht 612 zweite verstärkte Abschnitte 151b der ersten Gatedielektrika 151 in Bodenteilen der ersten Trenches 150z.
  • Die 12A bis 12F beziehen sich auf ein Ausführungsbeispiel, das Schnabelteile von ersten Gatedielektrika 161 längs gewählten Teilen von Trenchseitenwänden der ersten Trenches 150z vorsieht.
  • Eine Graben- bzw. Trenchätzmaske 602 kann auf einer Halbleiterschicht 100a gebildet werden, wie dies anhand von 11A beschrieben ist, wobei die Trenchätzmaske 602 eine zusammengesetzte Maske sein kann, die eine Nitrid enthaltende Schicht umfasst. Nach Bilden der ersten und zweiten Trenches bzw. Gräben 150z, 160z kann eine Unterschicht der Trenchätzmaske 602 entfernt werden. Beispielsweise ist die Trenchätzmaske 620 eine ONO-(Oxid-Nitrid-Oxid-)Maske, die eine Siliziumoxid- oder Oxinitridschicht 602a, die auf der Halbleiterschicht 100a aufgetragen oder aufgewachsen ist, eine Siliziumnitridschicht 602b, die auf der Siliziumoxid- oder -oxinitridschicht 602a gebildet ist, und eine TEOS-Oxidschicht, die auf der Siliziumnitridschicht 602b aufgetragen ist, umfasst.
  • Nach Abstreifen bzw. Strippen der TEOS-Oxidschicht bedecken die Siliziumnitridschicht 602b und die Siliziumoxid- oder -oxinitridschicht 602a der Trenchätzmaske 602 Mesaabschnitte 170 der Halbleiterschicht 100a zwischen den ersten und zweiten Trenches 150z, 160z.
  • 12A zeigt erste und zweite Trenches bzw. Gräben 150z, 160z sowie verbleibende Teile 603 der Trenchätzmaske 602 über den Mesaabschnitten 170. Die verbleibenden Teile 603 der Trenchätzmaske 602 können eine Siliziumnitridschicht 602b sein oder eine solche umfassen. Freiliegende Seitenwände der ersten und zweiten Trenches bzw. Gräben 150z, 160z sind thermisch oxidiert, um eine Opferoxidauskleidung 614 zu bilden, die die ersten und zweiten Trenches 150z, 160z, auskleidet. Bildung und Entfernung der Opferoxidauskleidung 614 runden Ränder der ersten und zweiten Trenches 150z, 160z und glätten die Trenchseitenwände.
  • Eine Maskenauskleidung 622, beispielsweise eine Siliziumnitridschicht, wird aufgetragen bzw. abgeschieden.
  • Außerhalb der ersten und zweiten Trenches 150z, 160z bedeckt die Maskenauskleidung 622 die verbleibenden Teile 603 der Trenchätzmaske. In den ersten und zweiten Gräben bzw. Trenches 150z, 160z bedeckt die Maskenauskleidung 622 die Opferoxidauskleidung 614 auf den Trenchseitenwänden, wie dies in 12B gezeigt ist.
  • Ein anisotroper Ätzprozess entfernt horizontale Teile der Maskenauskleidung 622 über den Mesaabschnitten 170 und an dem Boden der ersten und zweiten Trenches 150z, 160z. Die verbleibenden Teile 603 der Trenchätzmaske können die Mesaabschnitte 170 gegenüber dem Ätzen abschirmen.
  • 12C zeigt die gemusterte bzw. strukturierte Maskenauskleidung 623, die eine Abstandshalter- bzw. Spacermaske bildet, die verbleibende Teile der Trenchätzmaske 603 auf den Mesaabschnitten 170 sowie Teile der Opferoxidauskleidung 614 an dem Boden der ersten und zweiten Trenches 150z, 160z freilegt. Eine Hilfsmaskenschicht wird aufgetragen und strukturiert durch Lithographie, um eine Maskenauskleidungätzmaske 643 zu bilden, die die ersten Trenches 150z bedeckt oder füllt und die zweiten Trenches 160z freilegt. Ein anisotropes Trockenätzen entfernt Teile der strukturierten bzw. gemusterten Maskenauskleidung 623 in den zweiten Trenches 160z.
  • In 12D füllt die Maskenauskleidungsätzmaske 643 die ersten Trenches bzw. Gräben 150z. Verbleibende Teile der strukturierten Maskenauskleidung 623 bilden eine Nassätzmaske 624 selektiv in den ersten Trenches 150z. Die Maskenauskleidungsätzmaske 643 legt Teile der Opferoxidauskleidung 614 in den zweiten Trenches 160z sowie einige Reste der Trenchätzmaske frei.
  • Freiliegende Teile der Opferoxidauskleidung 614 können entfernt werden. Dann kann die Maskenauskleidungsätzmaske 643 entfernt werden. Ein Nassätzen bildet die Opferoxidauskleidung 614 in den ersten Trenches 150z zurück, wobei das Rückbilden an den äußeren Rändern der Nassätzmaske 624 an der Prozessoberfläche 101a und an den Trenchböden beginnt.
  • 12E zeigt zurückbleibende Teile der Opferoxidauskleidung 614 von 12D in zentralen Teilen der Seitenwände der ersten Trenches bzw. Gräben 150z. Rückbildungen bzw. Aussparungen unterschneiden die Nassätzmaske 624.
  • Die Nassätzmaske 624 kann entfernt werden, und ein weiterer Oxidationsprozess oder Auftragungs- bzw. Abscheidungsprozess kann die ersten und zweiten Gatedielektrika 151, 161 bilden, wie dies in 12F veranschaulicht ist. Die verbleibenden Teile 615 der Opferoxidauskleidung 614 bilden wenigstens Teile von Schnabelteilen 151c der ersten Gatedielektrika 151.
  • Die 13A bis 13F beziehen sich auf die Oxidation einer polykristallinen Silizium-Abstandshalterstruktur längs Abschnitten von Seitenwänden von ersten Trenches bzw. Gräben.
  • Erste und zweite Trenches 150z, 160z werden in eine Halbeiterschicht 100a des Halbeitersubstrates 500a geätzt, wie dies anhand von 11A beschrieben ist. Das Graben- bzw. Trenchätzen verwendet eine Trenchätzmaske, die aus einer Nitrid enthaltenden Schicht, beispielsweise einer Siliziumnitridschicht, besteht oder eine solche umfasst. Nach Bilden der ersten und zweiten Gräben bzw. Trenches 150z, 160z kann eine Unterschicht der Trenchätzmaske, z.B. ein ein Oxid enthaltender Teil, wie ein TEOS-Oxid, entfernt werden, wie dies in 12A bereits veranschaulicht ist.
  • Eine Opferoxidauskleidung 614 kann thermisch auf den freiliegenden Seitenwänden der ersten und zweiten Gräben bzw. Trenches 150z, 160z aufgewachsen werden, und ein polykristallines Halbleitermaterial, beispielsweise polykristallines Silizium, kann aufgetragen bzw. abgeschieden und beispielsweise mittels Plasmaätzen rückgebildet werden.
  • 13B zeigt das rückgebildete polykristalline Halbleitermaterial 643, das untere Teile der ersten und zweiten Trenches 150z, 160z füllt und Teile der Opferoxidauskleidung 614 in oberen Teilen der ersten und zweiten Trenches 150z, 160z zwischen der Prozessoberfläche 101a und einem oberen Rand des rückgebildeten polykristallinen Halbleitermaterials 652 frei lässt.
  • Eine Maskenauskleidung 622, beispielsweise eine Siliziumnitridschicht, kann aufgetragen werden, die Reste 603 der Trenchätzmaske in der vertikalen Richtung von Mesaabschnitten 170, die freiliegenden Teile der Opferoxidauskleidung 614 und das rückgebildete polykristalline Halbleitermaterial 652 bedeckt. Ein Hilfsmaskenmaterial kann aufgetragen und durch Lithographie strukturiert werden, um eine Maskenauskleidungsätzmaske 643 zu bilden.
  • 13B zeigt die Maskenauskleidungsätzmaske 643, die Teile der Maskenauskleidung 622 in den zweiten Trenches 160z bedeckt und Öffnungen 643a umfasst, die Teile der Maskenauskleidung 622 in und um die ersten Trenches 150z frei lässt.
  • Durch die Öffnungen 643a entfernt ein anisotropes Ätzen freiliegende horizontale Teile der Maskenauskleidung 622 in und um die ersten Trenches 150z.
  • 13C zeigt zurückbleibende Teile der ersten Maskenauskleidung 622, die eine Abstandshaltermaske 625 in oberen Teilen der ersten Trenches 150z bildet. Die Abstandshaltermaske 625 legt das rückgebildete polykristalline Halbleitermaterial 652 in den ersten Trenches 150z frei.
  • Ein anisotroper Ätzprozess, beispielsweise ein RIE-(reaktiver Ionenätz-)Prozess entfernt Teile des rückgebildeten polykristallinen Halbleitermaterials 652 in den ersten Trenches bzw. Gräben 150z und stoppt auf der Opferoxidauskleidung 614.
  • Wie in 13D veranschaulicht ist, bilden Reste des rückgebildeten polykristallinen Halbleitermaterials 652 in den ersten Trenches 150z polykristalline Siliziumabstandshalter 672 in der vertikalen Projektion der Abstandshaltermaske 625.
  • Der anisotrope Ätzprozess kann auch die Maskenauskleidungsätzmaske 643 entfernen. Alternativ wird die Maskenauskleidungsätzmaske 643 in einem weiteren Ätzprozess entfernt. Eine weitere thermische Oxidation kann durchgeführt werden, um wenigstens Teile der polykristallinen Siliziumabstandshalter 672 in Oxidabstandshalter 673 umzuwandeln.
  • 13E zeigt die Oxidabstandshalter 673, die längs Abschnitten der Seitenwände der ersten Trenches 150z gebildet sind. Die thermische Oxidation kann einen Teil der Opferoxidauskleidung 614 längs des Bodens der ersten Trenches 150z steigern bzw. verstärken.
  • Die Maskenauskleidungsabstandshaltermaske 625, Reste des rückgebildeten polykristallinen Halbleitermaterials 652 in den zweiten Trenches 160z und Reste der Trenchätzmaske können entfernt werden. Die Opferoxidauskleidung 614 kann entfernt werden, und ein weiterer Oxidationsprozess oder Auftragungsprozess kann eine weitere dielektrische Schicht 632 bilden, die die ersten und zweiten Gatedielektrika 151, 161 bildet, wobei die Oxidabstandshalter 673 wenigstens Teile von Schnabelteilen 151c der ersten Gatedielektrika 151 bilden.
  • 13F zeigt die ersten Trenches bzw. Gräben 150z mit den ersten Gatedielektrika 151 und die zweiten Trenches bzw. Gräben 160z mit den zweiten Gatedielektrika 161. Die ersten Gatedielektrika 151 umfassen Schnabelteile 151c längs Abschnitten der vertikalen Seitenwände und können einen angereicherten bzw. verstärkten Teil an dem Boden der ersten Trenches 150z aufweisen.
  • Die 14A bis 14D beziehen sich auf die Bildung von Gatedielektrika mit Schnabelteilen unter Verwendung eines Tiefenschädigungsimplantationsprozesses.
  • 14A zeigt eine Implantationsmaske 683, die durch Auftragen einer Implantationsmaskenschicht auf eine Halbleiterschicht 100a, wie dies anhand von 11A beschrieben ist, und durch Strukturieren der Implantationsmaskenschicht mittels Lithographie gebildet ist. Die Implantationsmaske 683 legt erste Bereiche 150x, die der Bildung der ersten Trenches zugeordnet sind, frei und schirmt zweite Bereiche 160x ab, die der Bildung von zweiten Trenches zugeordnet sind. Eine Schädigungsimplantation wird durch Öffnungen 683a in der Implantationsmaske 683 durchgeführt. Die Schädigungsimplantation kann Argon-(Ar-), Wasserstoff-(H-) oder Helium-(He-)Ionen als Beispiel verwenden und bildet vergrabene Schädigungszonen 684 in einem Abstand zu der Prozessoberfläche 101a. Die Schädigungsimplantation kann mit einer Implantation zur Bildung von Barrierezonen überlappen. Alternativ kann beispielsweise Fluor (F) oder ein weiteres Element zur Förderung der Oxidationsrate implantiert werden.
  • Die Implantationsmaske 683 kann entfernt werden. Eine Trenchätzmaskenschicht oder ein Schichtstapel kann aufgetragen und durch Lithographie strukturiert werden, um eine Trenchmaske 602 zu bilden. Mittels der Trenchmaske 602 werden erste und zweite Trenches bzw. Gräben 150z, 160z, in die Halbleiterschicht 100a geätzt.
  • 14B zeigt die ersten und zweiten Trenches 150z, 160z, die sich von der Prozessoberfläche 101a in die Halbleiterschicht 100a erstrecken. Die ersten Trenches 150z schneiden durch die Schädigungszonen 684 in der Halbleiterschicht 100a.
  • Die Trenchätzmaske 602 kann entfernt werden, und ein thermischer Oxidationsprozess bildet entweder Gatedielektrika oder eine Opferoxidschicht 612. Längs Seitenwandteilen, die durch die Schädigungszonen 684 gebildet sind, ist die Oxidationsrate höher als längs Seitenwandteilen, die durch ungeschädigtes Halbleitermaterial gebildet sind.
  • 14C zeigt die Opferoxidschicht 612, die die ersten und zweiten Trenches 150z, 160z sowie obere Oberflächen von Mesaabschnitten 170 zwischen den ersten und zweiten Trenches 150z, 160z auskleidet. Aufgrund der höheren Oxidationsrate in einem geschädigten Halbleitermaterial umfasst die Opferoxidschicht 612 Schnabelteile 685 längs Seitenwandabschnitten der ersten Trenches 150z, definiert durch Lage und vertikale Ausdehnung der Schädigungszonen 684 von 14A. Ein isotroper Ätzprozess kann dünne Teile der Opferoxidschicht 612 außerhalb der Schnabelteile 85 entfernen, um die Trenchseitenwände zu glätten. Ein weiterer Oxidationsprozess oder ein Auftragungsprozess kann eine weitere dielektrische Schicht 632 bilden, die die ersten und zweiten Gatedielektrika 151, 161 bildet, wobei die Schnabelteile 685 wenigstens Teile von Schnabelteilen 151c der ersten Gatedielektrika 151 bilden.
  • 14D zeigt die ersten Trenches 150z mit den ersten Gatedielektrika 151 und die zweiten Trenches 160z mit den zweiten Gatedielektrika 161. Die ersten Gatedielektrika 151 umfassen Schnabelteile 151c längs Abschnitten der vertikalen Seitenwände.

Claims (23)

  1. Halbleitervorrichtung, umfassend: eine Transistorzelle (TC) mit einer Bodyzone (115), die einen ersten pn-Übergang (pn1) mit einer Driftstruktur (120) bildet, wobei die Transistorzelle (TC) gestaltet ist, um in der Bodyzone (115) einen Inversionskanal (115x) zu bilden, der einen Teil einer Verbindung zwischen der Driftstruktur (120) und einer ersten Lastelektrode (310) bildet, wenn ein erstes Steuersignal (C1) eine erste Schwelle (Vthx) überschreitet, eine Verzögerungseinheit (400), die gestaltet ist, um ein zweites Steuersignal (C2) zu erzeugen, dessen Rückflanke bezüglich einer Rückflanke des ersten Steuersignals (C1) verzögert ist, und eine Anreicherungszelle (EC), die gestaltet ist, um eine Inversionsschicht (120y) in der Driftstruktur (120) zu bilden, wenn das zweite Steuersignal (C2) unter eine zweite Schwelle (Vthy) niedriger als die erste Schwelle (Vthx) fällt, wobei die Inversionsschicht (120y) als ein Minoritätsladungsträgeremitter wirksam ist.
  2. Halbleitervorrichtung nach Anspruch 1, bei der die Anreicherungszelle (EC) eine Ladungsträgertransferzone (117) aufweist, die einen weiteren ersten pn-Übergang (pn1) mit der Driftstruktur (120) bildet.
  3. Halbleitervorrichtung nach Anspruch 2, bei der die Ladungsträgertransferzone (117) direkt an die Bodyzone (115) angrenzt.
  4. Halbleitervorrichtung nach Anspruch 2, bei der die Ladungsträgertransferzone (117) von der Bodyzone (115) getrennt ist.
  5. Halbleitervorrichtung nach den Ansprüchen 2 bis 4, bei der die Anreicherungszelle (EC) gestaltet ist, um in der Ladungsträgertransferzone (117) eine sekundäre Inversionsschicht (117y) zu bilden, die elektrisch von der ersten Lastelektrode (310) getrennt ist, wenn das zweite Steuersignal (C2) die erste Schwelle (Vthx) überschreitet.
  6. Halbleitervorrichtung nach Anspruch 5, bei der die Anreicherungszelle (EC) eine stark dotierte zweite Unterbrechungszone (113) umfasst, die einen unipolaren Homoübergang mit der Ladungsträgertransferzone (117) bildet und die sekundäre Inversionsschicht (117y) unterbricht.
  7. Halbleitervorrichtung nach Anspruch 5 oder 6, bei der die Anreicherungszelle (EC) frei von irgendeiner dotierten Zone ist, die einen pn-Übergang mit der Ladungsträgertransferzone (117) bildet und die elektrisch mit der ersten Lastelektrode (310) verbunden ist.
  8. Halbleitervorrichtung nach den Ansprüchen 1 bis 7, bei der die Transistorzelle (TC) eine erste Gatestruktur (150) aufweist, an der das erste Steuersignal (C1) anliegt, die Transistorzelle (TC) gestaltet ist, um eine weitere Inversionsschicht (120x) in der Driftstruktur (120) zu bilden, wenn das erste Steuersignal (C1) unter die zweite Schwelle (Vthy) fällt, und wenigstens ein Teil der weiten Inversionsschicht (120x) von der Bodyzone (115) getrennt ist.
  9. Halbleitervorrichtung nach Anspruch 8, bei der die Transistorzelle (TC) eine stark dotierte erste Unterbrechungszone (123) längs der ersten Gatestruktur (150) umfasst, die erste Unterbrechungszone (123) einen unipolaren Homoübergang mit der Driftstruktur (120) bildet und wenigstens einen Teil der weiteren Inversionsschicht (120x) von der Bodyzone (115) trennt.
  10. Halbleitervorrichtung nach Anspruch 8 oder 9, bei der die erste Gatestruktur (150) eine erste Gateelektrode (155) und ein die erste Gateelektrode (155) von der Bodyzone (115) und der Driftstruktur (120) trennendes erstes Gatedielektrikum (151) umfasst, wobei das erste Gatedielektrikum (151) einen Schnabelteil (151c) mit erhöhter Dicke aufweist, der Schnabelteil (151c) wenigstens einen Teil der weiteren Inversionsschicht (120x) von der Bodyzone (115) bei einem niedrigen Pegel (VL) des ersten Steuersignals (C1) trennt.
  11. Halbleitervorrichtung nach Anspruch 10, bei der der Schnabelteil (151c) sich nach außen von der ersten Gatestruktur (150) erstreckt.
  12. Halbleitervorrichtung nach den Ansprüchen 1 bis 7, bei der die Transistorzelle (TC) eine erste Gatestruktur (150) aufweist, an der das erste Steuersignal (C1) liegt, die erste Gatestruktur (150) eine erste Gateelektrode (155) und ein erstes Gatedielektrikum (151) aufweist, ein erster Abschnitt (151a) des ersten Gatedielektrikums (151) die erste Gateelektrode (155) von der Bodyzone (115) trennt und ein zweiter Abschnitt (115b) des ersten Gatedielektrikums (151) die erste Gateelektrode (155) von der Driftstruktur (120) trennt, und der zweite Abschnitt (151b) dicker als der erste Abschnitt (151a) ist und gestaltet ist, um eine Bildung einer Inversionsschicht längs der ersten Gatestruktur (150) in der Driftstruktur (120) bei einem niedrigen Pegel (VL) des ersten Steuersignals (C1) zu unterdrücken.
  13. Halbleitervorrichtung nach den Ansprüchen 1 bis 7, bei der die Transistorzelle (TC) eine erste Gatestruktur (150) aufweist, an der das erste Steuersignal (C1) liegt, die erste Gatestruktur (150) eine erste Gateelektrode (155) und ein die erste Gateelektrode (155) von der Bodyzone (115) sowie der Driftstruktur (120) trennendes erstes Gatedielektrikum (151) aufweist, die Anreicherungszelle (EC) eine zweite Gatestruktur (160) aufweist, an der das zweite Steuersignal (C2) liegt, und die erste Gatestruktur (150) zu einem geringeren Grad mit der Driftstruktur (120) als die zweite Gatestruktur (160) überlappt.
  14. Halbleitervorrichtung nach Anspruch 1, bei der die Inversionsschicht (120y) der Anreicherungsschicht (EC) direkt an die Bodyzone (115) der Transistorzelle (TC) angrenzt, wenn das zweite Steuersignal (C2) unter die zweite Schwelle (Vth2) fällt.
  15. Halbleitervorrichtung nach Anspruch 14, bei der die Transistorzelle (TC) eine erste Gatestruktur (150) aufweist, an der das erste Steuersignal (C1) anliegt, die erste Gatestruktur (150) eine erste Gateelektrode (155) und ein die erste Gateelektrode (155) von der Bodyzone (115) trennendes erste Gatedielektrikum (151) aufweist, die Anreicherungszelle (EC) eine zweite Gatestruktur (160) aufweist, an der das zweite Steuersignal (C2) anliegt, die zweite Gatestruktur (160) eine zweite Gateelektrode (165) und ein die zweite Gateelektrode (165) von der Driftstruktur (120) trennendes zweites Gatedielektrikum (161) sowie eine Isolatorschicht (205) aufweist, die sandwichartig zwischen der ersten Gatestruktur (150) und der zweiten Gatestruktur (160) ist.
  16. Halbleitervorrichtung nach einem der Ansprüche 1 bis 15, bei der eine Vielzahl von Transistorzellen (TC) und Anreicherungszellen (EC) ein Transistorzellarray (610) bilden und eine Populationsdichte von wenigstens einer der Transistorzellen (TC) und Anreicherungszellen (EC) sich mit abnehmendem Abstand zu einem Rand des Transistorzellarrays (610) verändert.
  17. Halbleitervorrichtung nach Anspruch 16, weiterhin umfassend: Leerlaufzellen (IC), die in dem Transistorzellarray (610) gebildet sind.
  18. Halbleitervorrichtung nach den Ansprüchen 1 bis 17, bei der die Driftstruktur (120) eine schwach dotierte Driftzone (121) und eine stark dotierte Barrierezone (125) sandwichartig zwischen der Driftzone (121) und der Bodyzone (125) aufweist.
  19. Halbleitervorrichtung nach den Ansprüchen 1 bis 18, bei der die Verzögerungseinheit (400) einen ersten Pfad (410), der mit einem Gateknoten verbunden ist, und einen zweiten Pfad (420), der mit dem Gateknoten verbunden ist, aufweist, der erste Pfad (410) das erste Steuersignal (C1) ausgibt und der zweite Pfad das zweite Steuersignal (C2) ausgibt, jeweils in Abhängigkeit von einem an dem Gateknoten liegenden Signal.
  20. Halbleitervorrichtung nach Anspruch 19, bei der der erste Pfad (410) einen ersten internen Widerstand (411) aufweist und der zweite Pfad (420) einen zweiten internen Widerstand (422) größer als der erste interne Widerstand (411) aufweist.
  21. Halbleitervorrichtung nach einem der Ansprüche 19 oder 20, bei der der zweite Pfad (420) ein gleichrichtendes Element (423) parallel zu dem ersten internen Widerstand (411) aufweist, wobei das gleichrichtende Element (423) den ersten internen Widerstand (411) für Vordersignalflanken überbrückt.
  22. Leistungsmodul, umfassend: eine Halbbrückenschaltung (710), die zwei Schaltelemente (711, 712) umfasst, wobei wenigstens eines der Schaltelemente (711, 712) aufweist: eine Transistorzelle (TC) mit einer Bodyzone (115), die einen ersten pn-Übergang (pn1) mit einer Driftstruktur (120) bildet und gestaltet ist, um in der Bodyzone (115) einen Inversionskanal (115x) zu bilden, der einen Teil einer Verbindung zwischen der Driftstruktur (120) und einer ersten Lastelektrode (310) bildet, wenn ein erstes Steuersignal (C1) eine erste Schwelle (Vthx) überschreitet, eine Verzögerungseinheit (400), die gestaltet ist, um ein zweites Steuersignal (C2) zu erzeugen, dessen Rückflanke bezüglich eine Rückflanke des ersten Steuersignals (C1) verzögert ist, und eine Anreicherungszelle (EC), die gestaltet ist, um eine Inversionsschicht (120y) in der Driftstruktur (120) zu bilden, wenn das zweite Steuersignal (C2) unter eine zweite Schwelle (Vthy) niedriger als die erste Schwelle (Vthx) fällt, wobei die Inversionsschicht (120y) als ein Minoritätsladungsträgeremitter wirksam ist.
  23. Halbleitervorrichtung, umfassend: eine Anreicherungszelle (EC), die gestaltet ist, um eine Inversionsschicht (120y) in der Driftstruktur (120) zu bilden, wenn ein zweites Steuersignal (C2) unter eine zweite Schwelle (Vthy) fällt, wobei die Inversionsschicht (120y) als ein Minoritätsladungsträgerleiter wirksam ist, eine Verzögerungseinheit (400), die gestaltet ist, um ein erstes Steuersignal (C1) zu erzeugen, dessen Rückflanke bezüglich einer Rückflanke des zweiten Steuersignals (C2) verzögert ist, und eine Transistorzelle (TC) mit einer Bodyzone (115), die einen ersten pn-Übergang (pn1) mit der Driftstruktur (120) bildet und gestaltet ist, um in der Bodyzone (115) einen Inversionskanal (115x) zu bilden, der einen Teil einer Verbindung zwischen der Driftstruktur (120) und einer ersten Lastelektrode (310) ist, wenn das erste Steuersignal (C1) eine erste Schwelle (Vthx) höher als die zweite Schwelle (Vthy) überschreitet.
DE102014119543.4A 2014-12-23 2014-12-23 Halbleitervorrichtung mit transistorzellen und anreicherungszellen sowie leistungsmodul Active DE102014119543B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102014119543.4A DE102014119543B4 (de) 2014-12-23 2014-12-23 Halbleitervorrichtung mit transistorzellen und anreicherungszellen sowie leistungsmodul
US14/975,761 US9997602B2 (en) 2014-12-23 2015-12-19 Semiconductor device with transistor cells and enhancement cells with delayed control signals
JP2015249516A JP6080938B2 (ja) 2014-12-23 2015-12-22 トランジスタセルおよびエンハンスメントセルを有する半導体装置
CN201510975028.1A CN105720054B (zh) 2014-12-23 2015-12-23 具有晶体管单元和增强单元的半导体器件
US15/986,034 US10825906B2 (en) 2014-12-23 2018-05-22 Semiconductor device with transistor cells and enhancement cells with delayed control signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014119543.4A DE102014119543B4 (de) 2014-12-23 2014-12-23 Halbleitervorrichtung mit transistorzellen und anreicherungszellen sowie leistungsmodul

Publications (2)

Publication Number Publication Date
DE102014119543A1 DE102014119543A1 (de) 2016-06-23
DE102014119543B4 true DE102014119543B4 (de) 2018-10-11

Family

ID=56099954

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014119543.4A Active DE102014119543B4 (de) 2014-12-23 2014-12-23 Halbleitervorrichtung mit transistorzellen und anreicherungszellen sowie leistungsmodul

Country Status (4)

Country Link
US (2) US9997602B2 (de)
JP (1) JP6080938B2 (de)
CN (1) CN105720054B (de)
DE (1) DE102014119543B4 (de)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024413B2 (en) * 2013-01-17 2015-05-05 Infineon Technologies Ag Semiconductor device with IGBT cell and desaturation channel structure
WO2017047286A1 (ja) * 2015-09-16 2017-03-23 富士電機株式会社 半導体装置
DE102015117994B8 (de) 2015-10-22 2018-08-23 Infineon Technologies Ag Leistungshalbleitertransistor mit einer vollständig verarmten Kanalregion
CN105226090B (zh) * 2015-11-10 2018-07-13 株洲中车时代电气股份有限公司 一种绝缘栅双极晶体管及其制作方法
DE102015121563B4 (de) * 2015-12-10 2023-03-02 Infineon Technologies Ag Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
DE102016112017B4 (de) 2016-06-30 2020-03-12 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen und Verfahren zum Betreiben einer Leistungshalbleitervorrichtung
DE102016112016A1 (de) 2016-06-30 2018-01-04 Infineon Technologies Ag Leistungshalbleiter mit vollständig verarmten Kanalregionen
DE102016112020B4 (de) 2016-06-30 2021-04-22 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen
WO2018052099A1 (ja) 2016-09-14 2018-03-22 富士電機株式会社 Ｒｃ－ｉｇｂｔおよびその製造方法
DE102016117264B4 (de) 2016-09-14 2020-10-08 Infineon Technologies Ag Leistungshalbleiterbauelement mit Steuerbarkeit von dU/dt
DE102016219020B4 (de) 2016-09-30 2019-11-07 Infineon Technologies Ag Leistungshalbleitervorrichtung und Verfahren zum Bearbeiten einer Leistungshalbleitervorrichtung
JP6950186B2 (ja) * 2017-01-17 2021-10-13 富士電機株式会社 半導体装置
US10600867B2 (en) 2017-05-16 2020-03-24 Fuji Electric Co., Ltd. Semiconductor device having an emitter region and a contact region inside a mesa portion
JP6981777B2 (ja) * 2017-05-29 2021-12-17 株式会社 日立パワーデバイス 半導体装置
JP2018207057A (ja) * 2017-06-09 2018-12-27 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US10439054B2 (en) 2017-06-29 2019-10-08 Kabushiki Kaisha Toshiba Insulated gate bipolar transistor
JP6825520B2 (ja) * 2017-09-14 2021-02-03 三菱電機株式会社 半導体装置、半導体装置の製造方法、電力変換装置
JP6929804B2 (ja) * 2017-09-20 2021-09-01 株式会社東芝 半導体装置
CN109524396B (zh) * 2017-09-20 2023-05-12 株式会社东芝 半导体装置
US20190103394A1 (en) * 2017-09-29 2019-04-04 Qualcomm Incorporated Thermally conscious standard cells
DE102017129955B4 (de) 2017-12-14 2021-10-07 Infineon Technologies Austria Ag Halbleitervorrichtung mit einem barrierengebiet sowie elektrische vorrichtung
DE102017130092A1 (de) 2017-12-15 2019-06-19 Infineon Technologies Dresden Gmbh IGBT mit vollständig verarmbaren n- und p-Kanalgebieten
JP7319500B2 (ja) * 2019-01-04 2023-08-02 株式会社東芝 制御回路、半導体装置及び電気回路装置
JP7199270B2 (ja) * 2019-03-20 2023-01-05 株式会社東芝 半導体装置及び半導体回路
EP3712961A1 (de) * 2019-03-22 2020-09-23 ABB Schweiz AG Rückwärtsleitende leistungshalbleiteranordnung mit isoliertem gate und geringen leitungsverlusten
JP7352443B2 (ja) 2019-11-01 2023-09-28 株式会社東芝 半導体装置の制御方法
JP7319601B2 (ja) 2019-11-01 2023-08-02 株式会社東芝 半導体装置
JP7325301B2 (ja) 2019-11-01 2023-08-14 三菱電機株式会社 半導体装置およびその製造方法
JP7319491B2 (ja) * 2019-12-06 2023-08-02 株式会社東芝 半導体装置及びその製造方法
JP7319754B2 (ja) * 2020-08-19 2023-08-02 株式会社東芝 半導体装置
DE102020121771A1 (de) * 2020-08-19 2022-02-24 Infineon Technologies Ag Erste gate-elektrode und zweite gate-elektrode enthaltendehalbleitervorrichtung
JP7472068B2 (ja) * 2021-03-19 2024-04-22 株式会社東芝 半導体装置及び半導体回路
US20230155013A1 (en) * 2021-11-18 2023-05-18 Renesas Electronics Corporation Semiconductor device
DE102022105387A1 (de) 2022-03-08 2023-09-14 Infineon Technologies Ag Dual-gate-leistungshalbleitervorrichtung und verfahren zum steuern einerdual-gate-leistungshalbleitervorrichtung

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751024A (en) 1995-03-14 1998-05-12 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
US20020179976A1 (en) 2001-05-29 2002-12-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
US7423316B2 (en) 2004-05-12 2008-09-09 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor devices
JP2010109545A (ja) 2008-10-29 2010-05-13 Denso Corp 絶縁ゲート型半導体装置の駆動回路
US7986003B2 (en) 2007-02-16 2011-07-26 Mitsubishi Electric Corporation Semiconductor device and manufacturing method thereof
US8299539B2 (en) 2008-10-14 2012-10-30 Denso Corporation Semiconductor device having IGBT and FWD on same substrate
US20150014743A1 (en) 2013-07-15 2015-01-15 Infineon Technoloiges Ag IGBT with Emitter Electrode Electrically Connected with an Impurity Zone

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3278496B2 (ja) * 1993-06-14 2002-04-30 株式会社東芝 半導体装置およびその駆動方法
JP3779401B2 (ja) 1996-11-29 2006-05-31 株式会社東芝 ダイオードの駆動方法
US7330055B2 (en) * 2004-10-26 2008-02-12 Qortek, Inc. Circuit with high power density applicability
US20090096027A1 (en) * 2007-10-10 2009-04-16 Franz Hirler Power Semiconductor Device
JP2011151350A (ja) * 2009-12-22 2011-08-04 Renesas Electronics Corp 半導体装置の製造方法、及び半導体装置
JP5216801B2 (ja) * 2010-03-24 2013-06-19 株式会社東芝 半導体装置
US8384151B2 (en) 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT
JP5742672B2 (ja) * 2011-11-02 2015-07-01 株式会社デンソー 半導体装置
JP2013251395A (ja) 2012-05-31 2013-12-12 Denso Corp 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751024A (en) 1995-03-14 1998-05-12 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
US20020179976A1 (en) 2001-05-29 2002-12-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
US7423316B2 (en) 2004-05-12 2008-09-09 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor devices
US7986003B2 (en) 2007-02-16 2011-07-26 Mitsubishi Electric Corporation Semiconductor device and manufacturing method thereof
US8299539B2 (en) 2008-10-14 2012-10-30 Denso Corporation Semiconductor device having IGBT and FWD on same substrate
JP2010109545A (ja) 2008-10-29 2010-05-13 Denso Corp 絶縁ゲート型半導体装置の駆動回路
US20150014743A1 (en) 2013-07-15 2015-01-15 Infineon Technoloiges Ag IGBT with Emitter Electrode Electrically Connected with an Impurity Zone

Also Published As

Publication number Publication date
JP6080938B2 (ja) 2017-02-15
CN105720054B (zh) 2019-09-17
US10825906B2 (en) 2020-11-03
US20160190123A1 (en) 2016-06-30
US20180277642A1 (en) 2018-09-27
CN105720054A (zh) 2016-06-29
US9997602B2 (en) 2018-06-12
DE102014119543A1 (de) 2016-06-23
JP2016154218A (ja) 2016-08-25

Similar Documents

Publication Publication Date Title
DE102014119543B4 (de) Halbleitervorrichtung mit transistorzellen und anreicherungszellen sowie leistungsmodul
DE102015103072B4 (de) Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet
DE102013114346B4 (de) Systeme und verfahren für integrierte bootstrap-schaltungselemente in leistungstransistoren und anderen bauelementen
DE102014107325B4 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE102014113189B4 (de) Halbleitervorrichtungen mit Feldelektrodenstrukturen, Gatestrukturen und Hilfsdiodenstrukturen
DE102014108963B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung mit Leistungstransistorzellen und lateralen Transistoren
DE102015107331B4 (de) Halbleitervorrichtung und rückwärts leitender Bipolartransistor mit isoliertem Gate mit isolierten Sourcezonen
DE102014111140B4 (de) Halbleitervorrichtung mit Feldeffektstrukturen mit verschiedenen Gatematerialien und Verfahren zur Herstellung davon
DE102012105162B4 (de) Integriertes Leistungshalbleiterbauelement, Herstellungsverfahren dafür und Chopperschaltung mit integriertem Halbleiterbauelement
DE102014117364A1 (de) Halbleitervorrichtung und bipolartransistor mit isoliertem gate mit barrierebereichen
DE102014108966B4 (de) Halbleitervorrichtung mit thermisch gewachsener Oxidschicht zwischen Feld- und Gateelektrode und Herstellungsverfahren
DE112018001001T5 (de) Siliciumcarbid-halbleitereinheit und leistungswandler
DE112006000175T5 (de) Graben Schottky-Sperrschichtdiode mit unterschiedlicher Oxiddicke
DE102014113214A1 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102019206090A1 (de) Siliziumcarbid-Halbleitervorrichtung, Leistungswandler und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE102015117469A1 (de) Verfahren zum herstellen einer halbleitervorrichtung mit grabengate durch verwenden einer screenoxidschicht
DE102016124207B4 (de) Verfahren zur bildung vergrabener isolierungsgebiete
DE112011100533T5 (de) Halbleitervorrichtung
DE102016219020B4 (de) Leistungshalbleitervorrichtung und Verfahren zum Bearbeiten einer Leistungshalbleitervorrichtung
DE102015105335A1 (de) Halbleitervorrichtung mit halbleitermesa einschliesslich einer verengung
DE102016109820A1 (de) Steuern eines in Sperrrichtung leitenden IGBT
DE112018006456T5 (de) Siliciumcarbid-Halbleitereinheit und Leistungswandler
DE102015104988A1 (de) Halbleitervorrichtung mit Gate-Finnen
DE102014107295A1 (de) Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und integrierte schaltung
DE102018120433B4 (de) Leistungshalbleiterbauelement mit selbstjustiertem Source-Gebiet, sowie entsprechendes Verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative