DE102014108966B4 - Halbleitervorrichtung mit thermisch gewachsener Oxidschicht zwischen Feld- und Gateelektrode und Herstellungsverfahren - Google Patents

Halbleitervorrichtung mit thermisch gewachsener Oxidschicht zwischen Feld- und Gateelektrode und Herstellungsverfahren Download PDF

Info

Publication number
DE102014108966B4
DE102014108966B4 DE102014108966.9A DE102014108966A DE102014108966B4 DE 102014108966 B4 DE102014108966 B4 DE 102014108966B4 DE 102014108966 A DE102014108966 A DE 102014108966A DE 102014108966 B4 DE102014108966 B4 DE 102014108966B4
Authority
DE
Germany
Prior art keywords
oxide
trench
trenches
field
fill material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014108966.9A
Other languages
English (en)
Other versions
DE102014108966A1 (de
Inventor
Robert Zink
Yulia Kotsar
Sven Gustav Lanzerstorfer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102014108966.9A priority Critical patent/DE102014108966B4/de
Priority to US14/745,908 priority patent/US9570441B2/en
Publication of DE102014108966A1 publication Critical patent/DE102014108966A1/de
Application granted granted Critical
Publication of DE102014108966B4 publication Critical patent/DE102014108966B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst:Bilden, durch thermische Oxidation, einer einen ersten und einen zweiten Trench (191, 192) auskleidenden und eine erste Hauptoberfläche (101a) bedeckenden Felddielektrikumschicht (240), wobei der erste und der zweite Trench (191, 192) sich von der Hauptoberfläche (101a) in eine Halbleiterschicht (100a) erstrecken,Füllen des ausgekleideten ersten Trenches (191) und des ausgekleideten zweiten Trenches (192) mit einem ersten Füllmaterial (165) und selektives Rückbilden des ersten Füllmaterials (165) in dem ersten Trench (191),Implantieren eines Oxidschädigungsmaterials (412) in die Felddielektrikumschicht (240), wobei das Oxidschädigungsmaterial ein Oxidwachstum auf dem ersten Füllmaterial (165) nicht oder lediglich in einem sehr kleinen Ausmaß beeinträchtigt,Bilden einer Maske (430), die den zweiten Trench (192) bedeckt und den ersten Trench (191) freilegt,Implantieren eines Oxidationsrate-Fördermaterials (411) in einen freigelegten ersten Abschnitt (166) des rückgebildeten Füllmaterials (165) in dem ersten Trench (191), undthermisches Oxidieren des ersten Füllmaterials (165), wobei auf dem ersten Abschnitt (166) eine Oxidationsrate wenigstens zweimal so hoch ist wie auf nicht-implantierten Abschnitten des ersten Füllmaterials (165).

Description

  • HINTERGRUND
  • In Mikrozellen-Leistungs-MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistoren) fließt ein vertikaler Strom durch Transistorzellen zwischen den an den Vorder- und Rückseiten eines Halbleiterkörpers vorgesehenen Source- und Drainelektroden. In auf Trenchgatetechnologie beruhenden MOSFETs wird der Transistorkanal längs vertikalen Seitenwänden von sich von der Vorderseite in den Halbleiterkörper erstreckenden Trenchgatestrukturen gebildet. Unterhalb der Gatestrukturen vermindern Feldelektroden, die elektrisch mit der Sourceelektrode verbunden sein können, die Gate-Drain-Kapazität und sehen eine Gegenladung bezüglich einer sich aus der Dotierung in der Driftzone resultierenden Ladung vor. Smarte bzw. intelligente Leistungshalbleitervorrichtungen können Signalverarbeitungsschaltungen umfassen, die mit den Transistorzellen in dem gleichen Halbleiterkörper integriert sind.
  • Die Druckschrift US 2005 / 0 167 742 A1 beschreibt unter anderem das Ausbilden einer Feldelektrode sowie einer Gateelektrode eines MOSFETs. Das abgeschiedene Feldpolysilizium wird selektiv in ausgewählten Abschnitten von Elektrodengräben zurückgebildet. In das zurückgebildete Feldpolysilizium werden Fluor- oder Argon-Ionen implantiert. Eine anschließende thermische Oxidation führt zu einem Dickenverhältnis zwischen einem Oxid auf dem Feldpolysilizium und dem Gateoxid von 2:1 bis 5:1. Auf den nicht zurückgebildeten Abschnitten des Feldpolysiliziums wird eine Metallisierung ausgebildet. Ein Trenndielektrikum trennt in den Elektrodengräben die Gateelektrode von der aufliegenden Metallisierung.
  • Es ist eine Aufgabe der Ausführungsbeispiele, eine Zuverlässigkeit zu verbessern und Herstellungskosten von Leistungshalbleitervorrichtungen zu reduzieren.
  • ZUSAMMENFASSUNG
  • Die Aufgabe wird durch den Gegenstand der unabhängigen Patentansprüche gelöst. Die abhängigen Patentansprüche beziehen sich auf weitere Ausführungsbeispiele.
  • Gemäß einem Ausführungsbeispiel umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Ausbilden einer einen ersten und einen zweiten Trench auskleidenden und eine erste Hauptoberfläche bedeckenden Felddielektrikumsschicht, wobei sich der erste Trench und der zweite Trench von der Hauptoberfläche in ein Halbleitersubstrat erstrecken. Der ausgekleidete erste Trench bzw. Graben und der ausgekleidete zweite Trench bzw. Graben werden mit einem ersten Füllmaterial gefüllt. Das erste Füllmaterial in dem ersten Trench wird selektiv rückgebildet bzw. vertieft. In die Felddielektrikumsschicht wird ein Oxidschädigungsmaterial implantiert, wobei das Oxidschädigungsmaterial ein Oxidwachstum auf dem ersten Füllmaterial nicht oder nur in geringem Umfang beeinträchtigt. Eine Maske wird gebildet, die den zweiten Trench bedeckt und die den ersten Trench freilässt. Ein eine Oxidationsrate förderndes Material wird in einen freiliegenden ersten Abschnitt des rückgebildeten Füllmaterials in den ersten Trench implantiert. Das erste Füllmaterial wird thermisch oxidiert, wobei auf dem ersten Abschnitt eine Oxidationsrate wenigstens zweimal so hoch ist wie auf nicht-implantierten Abschnitten des ersten Füllmaterials.
  • Gemäß einem anderen Ausführungsbeispiel umfasst eine Halbleitervorrichtung Feldelektrodenstrukturen, die sich von einer ersten Oberfläche in einen Halbleiterkörper erstrecken. Die Feldelektrodenstrukturen umfassen Feldelektroden. Gatestrukturen erstrecken sich von der ersten Oberfläche in den Halbleiterkörper und umfassen Feldelektroden und Gateelektroden zwischen den Feldelektroden und der ersten Oberfläche. Ein dünnes Trennoxid von gewachsenem Siliziumoxid ist auf den Feldelektroden der Feldelektrodenstrukturen. Ein dickes Trennoxid von gewachsenem Siliziumoxid trennt die Gate- und Feldelektroden der Gatestrukturen. Eine vertikale Ausdehnung bzw. Erstreckung des dicken Trennoxides ist größer als eine vertikale Ausdehnung bzw. Erstreckung des dünnen Trennoxides. Das Felddielektrikum weist erste Teile auf. Die ersten Teile trennen in den Feldelektrodenstrukturen die Feldelektroden von dem Halbleiterkörper und sind zudem auf der ersten Oberfläche ausgebildet. Übergänge an den Rändern der ersten Teile auf der ersten Oberfläche weisen bezüglich der ersten Oberfläche einen Neigungswinkel in einem Bereich von 30° bis 40° auf.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • Figurenliste
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in die Offenbarung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen teilweise die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Erfindung. Andere Ausführungsbeispiele der Erfindung und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
    • 1A ist eine schematische Schnittdarstellung eines Teiles eines Halbleitersubstrates zum Veranschaulichen eines Verfahrens zum Herstellen einer Halbleitervorrichtung nach Rückbilden eines ersten Füllmaterials in einem ersten Trench.
    • 1B ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 1A nach Implantieren eines eine Oxidationsrate fördernden Materials in einen ersten Abschnitt des rückgebildeten Füllmaterials in dem ersten Trench.
    • 1C ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 1B nach einer thermischen Oxidation von freigelegtem Halbleitermaterial.
    • 2A ist eine schematische Schnittdarstellung eines Teiles eines Halbleitersubstrates zum Veranschaulichen eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einem Vergleichsbeispiel nach Rückbilden des ersten Füllmaterials in dem ersten Trench.
    • 2B ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 2A nach Implantieren eines eine Oxidationsrate fördernden Materials in das erste Füllmaterial.
    • 2C ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 2B nach Bilden einer ersten Maske.
    • 2D ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 2C nach Ätzen einer Felddielektrikumschicht mittels der ersten Maske.
    • 2E ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 2D nach einer thermischen Oxidation von freigelegtem Halbleitermaterial.
    • 2F ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 2E nach Auftragen und Rückbilden eines zweiten Füllmaterials.
    • 3A ist eine schematische Schnittdarstellung eines Teiles eines Halbleitersubstrates zum Veranschaulichen eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel, das eine Oxidschädigungsimplantation umfasst, nach Rückbilden eines ersten Füllmaterials in einem ersten Trench.
    • 3B ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 3A nach der Oxidschädigungsimplantation.
    • 3C ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 3B nach Implantieren eines eine Oxidationsrate fördernden Materials.
    • 3D ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 3C nach einer maskierten Ätzung einer Felddielektrikumschicht.
    • 3E ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 3D nach einer thermischen Oxidation von freigelegtem Halbleitermaterial.
    • 3F ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 3E nach Auftragen und Rückbilden eines zweiten Füllmaterials.
    • 4A ist eine schematische Veranschaulichung von Masken, die in dem Verfahren der 3A bis 3F verwendet sind.
    • 4B ist eine schematische Schnittdarstellung eines Teiles einer Halbleitervorrichtung, die in einem Prozess hergestellt sind, der die Masken von 4A verwendet.
    • 5 ist eine schematische Schnittdarstellung eines Teiles einer Halbleitervorrichtung gemäß einem anderen Ausführungsbeispiel.
    • 6A ist ein schematisches Schaltungsdiagramm einer elektronischen Schaltung einschließlich eines smarten FET (Feldeffekttransistor) gemäß einem Ausführungsbeispiel.
    • 6B ist ein schematisches Schaltungsdiagramm einer elektronischen Schaltung einschließlich einer Halbbrückenschaltung gemäß einem weiteren Ausführungsbeispiel.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgebildet werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle oder logische Änderungen gemacht werden können. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsbeispielen verwendet werden, um zu noch einem weiteren Ausführungsbeispiel zu gelangen. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente durch entsprechende Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe sind offene Begriffe, und diese Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch zusätzliche Elemente oder Merkmale nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Begriff „elektrisch gekoppelt“ umfasst, dass ein oder mehrere dazwischen liegende Elemente, die für eine Signalübertragung geeignet sind, zwischen den elektrisch gekoppelten Elementen vorgesehen sein können, beispielsweise Elemente, die steuerbar sind, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorzusehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von „-“ oder „+“ nächst zu dem Dotierungstyp „n“ oder „p“. Beispielsweise bedeutet „n-“ eine Dotierungskonzentration, die niedriger ist als die Dotierungskonzentration eines „n“-Dotierungsbereiches, während ein „n+“-Dotierungsbereich eine höhere Dotierungskonzentration hat als ein „n“-Dotierungsbereich. Dotierungsbereiche der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene „n“-Dotierungsbereiche die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • 1A zeigt ein Halbleitersubstrat 500a, das aus einer Halbleiterschicht 100a eines einkristallinen Halbleitermaterials besteht oder eine solche enthält. Das Halbleitersubstrat 500a kann ein Halbleiterwafer sein, von welchem eine Vielzahl von identischen Halbleiterdies bzw. -chips erhalten wird. Das einkristalline Halbleitermaterial der Halbleiterschicht 100a kann Silizium (Si), Siliziumcarbid (SiC), Germanium (Ge), ein Silizium-Germanium-Kristall (SiGe), Galliumnitrid (GaN), Galliumarsenid (GaAs) oder irgendein anderer AIIIBV- Halbleiter als Beispiel sein.
  • Eine Senkrechte zu einer Hauptoberfläche 101a der Halbleiterschicht 100a definiert eine vertikale Richtung und Richtungen orthogonal zu der vertikalen Richtung sind horizontale Richtungen.
  • Von der ersten Oberfläche 101a erstrecken sich erste Trenches 191 und zweite Trenches 192 in die Halbleiterschicht 100a. Eine vertikale Ausdehnung bzw. Erstreckung der ersten und zweiten Trenches 191, 192 kann von 1 bis 10 µm, beispielsweise von 3 bis 5 µm, reichen. Eine horizontale Breite der Trenches 191, 192 kann in einem Bereich von 0,2 bis 2 µm sein, beispielsweise in einem Bereich von 0,8 bis 1,0 µm. Die ersten und zweiten Trenches 191, 192 sind streifenförmige Trenches oder Teile von streifenförmigen Trenches, die sich in einer horizontalen Richtung orthogonal zu der Schnittebene erstrecken. Die ersten und zweiten Trenches 191, 192 können das gleiche Querschnittsgebiet haben. Gemäß anderen Ausführungsbeispielen können die zweiten Trenches 192 weiter und tiefer sein als die ersten Trenches 191. Beispielsweise überschreitet eine Breite der zweiten Trenches 192 eine Breite der ersten Trenches 191 um 5 %.
  • Eine konforme Felddielektrikumschicht 240 einer gleichmäßigen bzw. einheitlichen Schichtdicke kleidet die ersten und zweiten Trenches 191, 192 aus und bedeckt die Hauptoberfläche 101a. Die Felddielektrikumschicht 240 kann aus thermisch aufgewachsenem Halbleiteroxid, beispielsweise thermisch aufgewachsenem Siliziumoxid, falls die Halbleiterschicht 100a ein einkristallines Silizium ist, bestehen oder ein solches umfassen. Gemäß einem anderen Ausführungsbeispiel kann die Felddielektrikumschicht 240 ein aufgetragenes bzw. abgeschiedenes Halbleiteroxid, beispielsweise aufgetragenes bzw. abgeschiedenes Siliziumoxid sein, wie ein Siliziumoxid, das mittels TEOS (Tetraethylorthosilikat) als Vorläufermaterial erhalten ist. Gemäß anderen Ausführungsbeispielen kann die Felddielektrikumschicht 240 eine Siliziumnitridschicht, eine Siliziumoxidschicht oder ein anderes dielektrisches Material umfassen. Eine Schichtdicke der Felddielektrikumschicht 240 kann in einem Bereich von 50 bis 300 nm, beispielsweise in einem Bereich von 200 bis 250 nm, sein. Ein erstes Füllmaterial 165 füllt den Raum zwischen Teilen der die ersten und zweiten Trenches 191, 192 auskleidenden Felddielektrikumschicht 240. Das erste Füllmaterial 165 besteht aus stark dotiertem polykristallinem Silizium oder enthält solches.
  • Eine Maskenschicht kann aufgetragen bzw. abgeschieden und durch ein photolithographisches Verfahren gemustert bzw. strukturiert werden, um eine Ätzmaske zu erhalten, die die zweiten Trenches 192 bedeckt und die ersten Trenches 191 freilässt. Mittels der Ätzmaske werden erste Füllteile 165a des ersten Füllmaterials 165 in den ersten Trenches 91 selektiv bezüglich zweiten Füllteilen 165b des ersten Füllmaterials 165 in den zweiten Trenches 192 rückgebildet bzw. vertieft.
  • Gemäß einem Ausführungsbeispiel kann die Ätzmaske zum Rückbilden bzw. Vertiefen des ersten Füllmaterials 165 als eine Implantationsmaske 410 im Folgenden verwendet werden. Gemäß anderen Ausführungsbeispielen ist die Implantationsmaske 410 eine andere Maske, die die Ätzmaske ersetzt. Gemäß einem weiteren Ausführungsbeispiel kann die Implantationsmaske 410 durch Modifizieren der Ätzmaske gebildet werden. Ein eine Oxidationsrate förderndes Material bzw. ein Oxidationsrate-Fördermaterial 411 wird in Teilen der Felddielektrikumschicht 240 und in Teilen der rückgebildeten ersten Füllteile 165a in den ersten Trenches 191, freigelegt durch die Implantationsmaske 410, implantiert. Das Oxidationsrate-Fördermaterial 411 kann aus Arsenionen bestehen oder solche enthalten. Die Implantation wird bei einer vergleichsweise hohen Dosis und niedrigen Energie durchgeführt.
  • 1B zeigt die Implantationsmaske 410, die die ersten Füllteile 165a in den ersten Trenches 191 freilässt und die die zweiten Füllteile 165b in den zweiten Trenches 192 bedeckt, sodass das Oxidationsrate-Fördermaterial 411 selektiv in einen ersten Abschnitt 166 der ersten Füllteile 165a implantiert wird, während kein Oxidationsrate-Fördermaterial in die zweiten Füllteile 165b implantiert wird.
  • Dann kann die Implantationsmaske 410 oder eine andere, die Implantationsmaske 410 ersetzende Maske als eine Ätzmaske verwendet werden, um selektiv einen freigelegten Teil der Felddielektrikumschicht 240 zu entfernen, wobei Abschnitte der Halbleiterschicht 100a freigelegt sind. Nach Entfernen der Implantationsmaske 410 kann das Halbleitersubstrat 500a einer Wärmebehandlung in einer sauerstoffenthaltenden Umgebung unterworfen werden, wobei ein thermisches Halbleiteroxid auf freigelegten halbleitenden Oberflächen gebildet wird. Eine Oxidationswachstumsrate ist höher auf dem implantierten ersten Abschnitt 166 des ersten Füllmaterials 165 als auf halbleitendem Material ohne implantiertes Oxidationsrate-Fördermaterial 411, z.B. auf der Halbleiterschicht 100a und auf den zweiten Füllteilen 165b.
  • 1C zeigt einen ersten Teil 240a eines sich ergebenden Felddielektrikums, das vollständig die zweiten Trenches 192 auskleidet. Ein zweiter Teil 240b kleidet Bodenteile der ersten Trenches 191 aus. Ein dünnes Gatedielektrikum 242 ist auf der einkristallinen Oberfläche in einem Teil der Halbleiterschicht 100a aufgewachsen, wo die Felddielektrikumschicht 240 entfernt wurde. Das dünne Gatedielektrikum 242 kleidet obere Teile der ersten Trenches 191 aus. Ein dickes Trennoxid 241a wächst auf den ersten Füllteilen 165a auf, während lediglich ein dünnes Trennoxid 241b auf den zweiten Füllteilen 165b in den zweiten Trenches 192 wächst.
  • Durch Maskieren der Implantation des Oxidationsrate-Fördermaterials 411 unterdrückt die Implantationsmaske 410 von 1B die Bildung eines Dickoxides auf den zweiten Füllteilen 165b in den zweiten Trenches 192. Die Topologie und darüber auch die Oberfläche in einem die zweiten Trenches 192 enthaltenden Bereich verbleiben flach. Die flache Oberfläche vereinfacht ein folgendes Prozessieren. Wenn beispielsweise ein zweites Füllmaterial aufgetragen und rückgebildet wird, um die oberen Teile der ersten Trenches 191 zu füllen, werden über den zweiten Trenches 192 keine Hilfs- bzw. Nebenspacer bzw. -abstandshalter gebildet.
  • Die 2A bis 2F veranschaulichen ein Verfahren gemäß einem Vergleichsbeispiel zum Diskutieren von Effekten des in den 1A bis 1C dargestellten Verfahrens.
  • Eine konforme Felddielektrikumschicht 240 wird auf einer Halbleiterschicht 100a eines Halbleitersubstrates 501a gebildet, das erste Trenches 191 und zweite Trenches 192 umfasst. Ein erstes Füllmaterial 165 wird aufgetragen und selektiv in den ersten Trenches 191 rückgebildet bzw. vertieft.
  • 2A zeigt die ersten und zweiten Trenches 191, 192, die sich von einer Hauptoberfläche 101a in die Halbleiterschicht 100a erstrecken. Die Felddielektrikumschicht 240 bedeckt die Hauptoberfläche 101a und kleidet die ersten Trenches 191 und die zweiten Trenches 192 aus. Erste Füllteile 165a des ersten Füllmaterials 165 füllen Bodenteile der ersten Trenches 191. Zweite Füllteile 165b des ersten Füllmaterials füllen vollständig die zweiten Trenches 192.
  • Ein Oxidationsrate-Fördermaterial 411 wird in freigelegte Teile der Felddielektrikumschicht 240 und in freigelegte Oberflächen des ersten Füllmaterials 165 in einem Implantationsprozess ohne Implantationsmaske implantiert.
  • 2B zeigt implantierte Teile 240x der Felddielektrikumschicht 240. Die Dicke der implantierten Teile 240x kann in einem Bereich von etwa 5 bis 50 nm sein. Implantierte erste Abschnitte 166 des ersten Füllmaterials 165 enthalten das Oxidationsrate-Fördermaterial 411.
  • Eine Maskenschicht wird aufgetragen bzw. abgeschieden und durch Photolithographie gemustert bzw. strukturiert, um eine Ätzmaske 405 zum Mustern bzw. Strukturieren der Felddielektrikumschicht 240 zu bilden.
  • 2C zeigt die Ätzmaske 405, die einen Bereich der Hauptoberfläche 101a einschließlich der zweiten Trenches 192 bedeckt und einen Bereich der Hauptoberfläche 101a einschließlich der ersten Trenches 191 freilässt.
  • Mittels der Ätzmaske 405 wird ein freigelegter Teil der Felddielektrikumschicht 240 entfernt. Nach Mustern bzw. Strukturieren der Felddielektrikumschicht 240 wird die erste Maske 405 entfernt, wobei die implantierten ersten Abschnitte 166 des ersten Füllmaterials 165 freigelegt werden.
  • 2D zeigt das gemusterte bzw. strukturierte Felddielektrikum 240a, 240b mit einem ersten Teil 240a, der einen ersten Bereich der Hauptoberfläche 101a bedeckt und die zweiten Trenches 192 auskleidet. Ein zweiter Teil 240b kleidet Bodenteile der ersten Trenches 191 aus. Das Oxidationsrate-Fördermaterial 411 schädigt auch das Material der Felddielektrikumschicht 240, sodass das Ätzen in einem glatten Rand des ersten Teiles 240a des Felddielektrikums auf der Hauptoberfläche 101a resultiert. Eine HFB-(gepufferte wässrige Lösung von Wasserstoff fluorid) Ätzung, die für einige Minuten andauert, entfernt die implantierten Teile 240x, um eine unerwünschte Ausdiffusion des Oxidationsrate-Fördermaterials 411 zu einer späteren Prozessstufe zu vermeiden.
  • Das Halbleitersubstrat 500a wird einer Wärmebehandlung in einer Sauerstoff enthaltenden Atmosphäre unterworfen, wobei das Oxidationsrate-Fördermaterials die Oxidation des Halbleitermaterials auf den freigelegten Oberflächen der ersten Abschnitte 166 des ersten Füllmaterials 165 fördert.
  • 2E zeigt Trennoxide 241, die bei einer hohen Oxidationsrate auf den ersten und zweiten Füllteilen 165a, 165b gewachsen sind. Ein dünnes Gatedielektrikum 242 ist auf freigelegten Teilen der Halbleiterschicht 100a gewachsen. Das Trennoxid 241, das auf dem zweiten Füllteil 165b gewachsen ist, steht von einem freigelegten Rand des Felddielektrikums 240a um einige Nanometer, beispielsweise etwa 150nm, vor.
  • Ein zweites Füllmaterial 155 wird aufgetragen und rückgebildet, sodass das zweite Füllmaterial 155 von Teilen außerhalb der ersten Trenches 191 entfernt wird. Wenn das zweite Füllmaterial 155 aufgetragen wird, ist die vertikale Ausdehnung des aufgetragenen zweiten Füllmaterials größer in Gebieten um Stufen und Vorsprüngen in der darunter liegenden Oberfläche, beispielsweise um die Vorsprünge, die durch das Trennoxid 241 über den zweiten Trenches 192 gebildet sind. Das Rückbilden des zweiten Füllmaterials 155 ist hauptsächlich anisotrop mit einer hohen Entfernungsrate längs der vertikalen Richtung. Als ein Ergebnis können Hilfs- bzw. Nebenspacer bzw. - abstandshalter 155a des zweiten Füllmaterials 155 längs der vertikalen Seitenwände der Trennoxide 241 über den zweiten Trenches 192 gebildet werden. Ein Erhöhen der Prozesszeit zum zuverlässigen Entfernen der Nebenspacer 155a bildet auch weiter die Teile des die Gateelektrode bildenden zweiten Füllmaterials 155 zurück, sodass ein Abstand zwischen der Hauptoberfläche 101a und dem zweiten Füllmaterial 155 in den ersten Trenches 191 zu groß für flache Source-Implantationen werden kann.
  • Die 3A bis 3F beziehen sich auf ein Ausführungsbeispiel, das erfindungsgemäß eine Oxidschädigungsimplantation umfasst. Die Beschreibung von Einzelheiten, die anhand der 1A bis 1C erläutert sind, wird weggelassen.
  • Unter Verwendung einer ersten Maske als eine Ätzmaske werden erste Trenches 191 und zweite Trenches 192 gebildet, die sich in einem Zellgebiet 610 von einer Hauptoberfläche 101a in eine Halbleiterschicht 100a eines Halbleitersubstrates 500a erstrecken. Eine konforme Felddielektrikumschicht 240 wird gebildet, beispielsweise durch Aufwachsen eines Halbleiteroxides auf der Halbleiterschicht 100a.
  • 3A zeigt die konforme Felddielektrikumschicht 240, die auf der Hauptoberfläche 101a in dem Zellgebiet 610 und in einem Logikgebiet 620 gebildet ist. Das Logikgebiet 620 kann frei von irgendwelchen gemusterten Strukturen wie beispielsweise Gateelektroden, zu dieser Stufe sein. Die konforme Felddielektrikumschicht 240 kleidet die ersten Trenches 191 und die zweiten Trenches 192 aus. Ein erstes Füllmaterial 165, beispielsweise stark dotiertes polykristallines Silizium, wird aufgetragen bzw. abgeschieden und lokal unter Verwendung einer zweiten Maske als eine Ätzmaske rückgebildet. Die zweite Maske kann nach dem Rückbilden entfernt werden.
  • 3A zeigt lokal rückgebildete erste Füllteile 165a des ersten Füllmaterials 165 in den ersten Trenches 191 und rückgebildete zweite Füllteile 165b in den zweiten Trenches 192. Die Felddielektrikumschicht 240 kleidet bei einer einheitlichen Dicke die ersten und zweiten Trenches 191, 192 aus und bedeckt die Hauptoberfläche 101a in dem Zellgebiet 610 und in dem Logikgebiet 620, also in beiden Gebieten.
  • Ein Oxidschädigungsmaterial 412, beispielsweise Argon-(Ar-)Atome, können mit einer Implantationsenergie von etwa 40 keV und einer Implantationsdosis von etwa 4E+13 cm-2 implantiert werden.
  • 3B zeigt einen Implantationsteil 240y der Felddielektrikumschicht 240. Der Implantationsteil 240y enthält das Oxidschädigungsmaterial 412, das nicht oder lediglich in einem sehr kleinen Ausmaß eine Oxidationsrate des ersten Füllmaterials 165 beeinträchtigt.
  • Eine dritte Maskenschicht wird aufgetragen bzw. abgeschieden und durch Photolithographie gemustert bzw. strukturiert, um eine dritte Maske 430 zu bilden. Das Material der dritten Maske 430, beispielsweise ein Photoresist, kann rückgebildet oder mit hoher Selektivität gegenüber dem Material der Felddielektrikumschicht 240 geätzt werden. Ein Oxidationsrate-Fördermaterial 411, beispielsweise Arsen-(As-)Atome, werden implantiert, wobei die dritte Maske 430 als eine Implantationsmaske wirksam ist und einen bedeckten Bereich gegenüber der Implantation des Oxidationsrate-Fördermaterials 411 abschirmt.
  • 3C zeigt die dritte Maske 430, die einen ersten Bereich in dem Zellgebiet 610 bedeckt, der die zweiten Trenches 192 enthält, und in dem Zellgebiet 610 einen zweiten Bereich freilässt, der die ersten Trenches 191 enthält. Die dritte Maske 430 kann auch weitere Bereiche in dem Logikgebiet 620 bedecken. Implantierte erste Abschnitte 166 der ersten Füllteile 165a in den ersten Trenches 191 enthalten das Oxidationsrate-Fördermaterial 411. Kein Oxidationsrate-Fördermaterial 411 wird in den zweiten Füllteilen 165b in den zweiten Trenches 192 implantiert, die gegenüber der Implantation durch die dritte Maske 430 abgeschirmt sind.
  • Die Felddielektrikumschicht 240 kann mittels der dritten Maske 430 oder einer anderen, die dritte Maske 430 als eine Ätzmaske ersetzenden Maske gemustert bzw. strukturiert werden. Die dritte Maske 430 kann nach Strukturieren der Felddielektrikumschicht 240 entfernt werden. Eine HFB-Ätzung zum Entfernen von Rückständen einschließlich Arsenatomen kann folgen. Da das Strukturieren bzw. Mustern der Felddielektrikumschicht 240 alle Teile der Felddielektrikumschicht 240 entfernt, die Arsenatome enthalten, welche als unerwünschte Dotierstoffe in dem Halbleitermaterial der Halbleiterschicht 100a wirksam sind, wenn sie aus der Felddielektrikumschicht 240 in die Halbleiterschicht 100a während eines weiteren Prozessierens ausdiffundieren, kann die HFB-Zeit auf nicht mehr als ungefähr eine Minute verkürzt werden, ohne nachteilhaft die Vorrichtungseigenschaften zu beeinträchtigen.
  • 3D zeigt das strukturierte bzw. gemusterte Felddielektrikum mit ersten Teilen 240a, die die Hauptoberfläche 101a bedecken und die zweiten Trenches 192 in einem ersten Bereich auskleiden, und mit zweiten Teilen 240b, die die ersten Füllteile 165a von der Halbleiterschicht 100a in einem zweiten Bereich trennen. Die Schädigungsimplantation in dem die Argonatome enthaltenden Implantationsteil 240y resultiert in glatten Rändern bzw. Kanten der ersten Teile 240a auf der Hauptoberfläche 101a. Die Übergänge TR an den Rändern der ersten Teile 240a haben in einem erfindungsgemäßen Ausführungsbeispiel der Halbleitervorrichtung einen Neigungswinkel α bezüglich der Hauptoberfläche 101a in einen Bereich von 30 Grad bis 40 Grad.
  • Gemäß dem dargestellten Ausführungsbeispiel verwenden die Implantation des Oxidationsrate-Fördermaterials 411 und die Ätzung der Felddielektrikumschicht 240 die gleiche Maske, sodass das Oxidationsrate-Fördermaterial lediglich gebildet wird, wo das Felddielektrikum entfernt ist. Die Oxidschädigungsimplantation wird durchgeführt, bevor die gemeinsam benutzte bzw. geteilte Maske angewandt wird. Gemäß anderen Ausführungsbeispielen kann die Oxidationsrate-Förderimplantation die gleiche Maske wie das Rückbilden des ersten Füllmaterials 165 teilen, sodass das Oxidationsfördermaterial lediglich implantiert wird, wo das erste Füllmaterial 165 rückgebildet ist. Die Oxidschädigungsimplantation kann maskenlos durchgeführt werden, beispielsweise bevor die gemeinsam benutzte bzw. geteilte Maske oder die Maske zum Ätzen der Felddielektrikumschicht 240 angewandt wird.
  • Ein thermischer Oxidationsprozess wird durchgeführt, wobei eine Oxidationsrate in Halbleitermaterialien, die das Oxidationsrate-Fördermaterial 411 enthalten, höher ist, beispielsweise wenigstens zweimal oder wenigstens viermal so hoch als in Halbleitermaterialien ohne Oxidationsrate-Fördermaterial.
  • Wie in 3E veranschaulicht ist, sind dicke Trennoxide 241a exklusiv auf rückgebildeten ersten Füllteilen 165a gebildet, während lediglich dünne Trennoxide 241b auf den zweiten Füllteilen 165b gebildet sind. Der Oxidationsprozess bildet weiterhin ein dünnes Gatedielektrikum 242 auf freiliegenden Teilen der Halbleiterschicht 100a. Ein zweites Füllmaterial 155 wird aufgetragen bzw. abgeschieden und rückgebildet bzw. vertieft.
  • 3E zeigt das rückgebildete zweite Füllmaterial 155 in oberen Teilen der ersten Trenches 191. Da keine hohen und steilen Ränder und Übergänge auf der Vorderseite gebildet sind, werden keine Hilfs- bzw. Nebenabstandshalter bzw. - spacer als ein Seiteneffekt gebildet. Gateelektroden 158 von lateralen Transistoren können in dem Logikgebiet 620 gebildet werden. Weiterhin können stark dotierte Sourcezonen 110 und Source/Drainzonen 111 eines ersten Leitfähigkeitstyps sowie Body- und Abschlusszonen 115, 116 eines zweiten, komplementären Leitfähigkeitstyps in der Halbleiterschicht 100a gebildet werden, die in dem Rest n-leitend sein kann.
  • 3F bezieht sich auf eine Vorrichtung einschließlich DMOS-Leistungstransistorzellen mit p-leitenden Bodybereichen, n-leitenden Sourcezonen 110 und einem n-leitenden Driftbereich 121. Pn-Übergänge, die zwischen den Bodybereichen 115 und dem Driftbereich 121 gebildet sind, können auf den Übergang zwischen dem Gatedielektrikum 242 und den zweiten Teilen 240b des Felddielektrikums justiert bzw. eingestellt sein. Eine Bildung der Sourcezonen 110 kann kombiniert werden mit der Bildung von Source/Drainzonen 110 der lateralen Transistorzellen in dem Logikgebiet 620. Dritte Teile 240c des Felddielektrikums in dem Logikgebiet 620 können beispielsweise Felddielektrika von Hochspannungstransistoren bilden.
  • Die maskierte Implantation des Oxidationsrate-Fördermaterials 411 vermeidet Hilfs- bzw. Nebenspacer bzw. -abstandshalter über den zweiten Trenches 192 und reduziert die Residenz- bzw. Anlegzeit für die HFB-Ätzung beträchtlich bezüglich des in den 2A bis 2F dargestellten Vergleichsbeispiels. Die kürzere HFB vermeidet die Bildung von Stufen an Rändern der ersten Teile 240b des Felddielektrikums und auch die Bildung von weiteren Hilfs- bzw. Nebenspacern, die während des Rückbildens des zweiten Füllmaterials 155 längs solcher Ränder gebildet werden können.
  • 4A zeigt Masken, die in dem anhand der 3A bis 3F beschriebenen Verfahren verwendet werden. Eine erste Maske 702 legt regelmäßig beabstandete parallele Streifen frei, von denen Teile die ersten und zweiten Trenches 191, 192 bilden. Eine zweite Maske 704 legt einen ersten Bereich frei, wo das erste Füllmaterial rückgebildet wird und einen zweiten Bereich bedeckt, wo das erste Füllmaterial nicht rückgebildet wird. Teile der streifenförmigen Trenches, die durch die zweite Maske 704 bedeckt sind, sind zweite Trenches 192, und Teile der streifenförmigen Trenches, die durch die dritte Maske 706 freigelegt sind, sind erste Trenches 191. Eine dritte Maske 706 bedeckt die ersten Teile der Felddielektrikumschicht und legt Bereiche frei, wo ein dünnes Gatedielektrikum die Felddielektrikumschicht ersetzt. Eine Überlappung der dritten Maske 706 bezüglich Abschlusstrenches an den Rändern eines Feldes von parallelen streifenförmigen Trenches ist wenigstens 250 nm derart, dass die Felddielektrikumübergänge oder Ränder zuverlässig von den Trenchrändern beabstandet sind. Jede der zweiten oder der dritten Maske 704, 706 kann als die Implantationsmaske für die Oxidationsrate-Förderimplantation verwendet werden.
  • 4B zeigt einen vertikalen Schnitt längs einer Linie A-B-C-D in 4A. Wie auf der rechten Seite gezeigt ist, sind in Übergangstrenches 193 zwischen ersten und zweiten Trenches 191, 192, die Teile des gleichen streifenförmigen Trenches bilden, lediglich dünne Trennoxide 241c gebildet, wo beide dicke Felddielektrika 240a gebildet sind und die ersten Füllteile 165a rückgebildet sind. Wenn die dritte Maske 706 zum Ätzen der Felddielektrikumschicht auch den Übergangstrench 193 gegen die Implantation des Oxidationsrate-Fördermaterials abschirmt, sind lediglich die dünnen Trennoxide 241c zwischen dem ersten Füllmaterial 165 und dem zweiten Füllmaterial 155 in den Übergangstrenches 193 gebildet. Hinsichtlich der Durchbruchzuverlässigkeit kann ein möglicher negativer Einfluss der dünnen Trennoxide 241c wenigstens teilweise durch das zusammenhängend dicke Felddielektrikum längs der Trenchseitenwände kompensiert werden.
  • 5 bezieht sich auf eine Halbleitervorrichtung 500, die Transistorzellen TC umfasst und durch das Verfahren hergestellt ist, wie dieses hinsichtlich der vorangehenden Figuren beschrieben ist. Die Halbleitervorrichtung 500 kann ein IGFET (Feldeffekttransistor mit isoliertem Gate), beispielsweise ein MOSFET (Metall-Oxid-Halbleiter-FET) in der üblichen Bedeutung einschließlich FETs mit beispielsweise Metallgates sowie FETs mit Nicht-Metallgates sein oder einen solchen umfassen. Ein anderes Ausführungsbeispiel kann sich auf einen IGBT (Bipolartransistor mit isoliertem Gate) beziehen. Die Halbleitervorrichtung 500 kann weitere Signalverarbeitungsschaltungen, beispielsweise Logikschaltungen, Treiber- bzw. Ansteuerschaltungen, Sensorschaltungen und Steuerschaltungen in einem Logikgebiet 620 integrieren, das von einem Zellgebiet 610 getrennt ist, das die Transistorzellen TC umfasst. Die Halbleitervorrichtung 500 kann auch Transistoren in DMOS-(Diffusion-Metall-Oxid-Halbleiter-) Technologie und CMOS-(komplementäre Metall-Oxid-Halbleiter-) Technologie integrieren oder kann ein Smart-FET, z.B. ein Smart-Niederseiten- oder Hochseiten-Schalter oder ein Smart-Leistungs-IC (integrierte Schaltung), z.B. ein Mehrkanalschalter oder ein CAN-(Controller-Area-Network-)Sender-Empfänger sein.
  • Die Halbleitervorrichtung 500 beruht auf einem Halbleiterkörper 100 aus einem einkristallinen Halbleitermaterial, wie beispielsweise Silizium (Si), Siliziumcarbid (SiC), Germanium (Ge), einem Silizium-Germanium-Kristall (SiGe), Galliumnitrid (GaN), Galliumarsenid (GaAs) oder irgendeinem anderen (AIIIBV) Halbleiter.
  • Der Halbleiterkörper 100 hat eine erste Oberfläche 101, die angenähert bzw. ungefähr planar sein kann oder die durch eine Ebene definiert sein kann, die durch koplanare oder Flächenabschnitte aufgespannt ist, sowie eine hauptsächlich planare zweite Oberfläche 102 parallel zu der ersten Oberfläche 101. Ein Abstand zwischen den ersten und zweiten Oberflächen 101, 102 ist gewählt, um eine bestimmte bzw. spezifizierte Spannungssperrfähigkeit der Transistorzellen TC zu erzielen und kann beispielsweise wenigstens 40 µm sein. In einer Ebene senkrecht zu der Schnittebene kann der Halbleiterkörper 100 eine rechteckförmige Gestalt mit einer Randlänge in dem Bereich von einigen Millimetern haben.
  • Der Halbleiterkörper 100 umfasst einen Driftbereich 121 eines ersten Leitfähigkeitstyps sowie ein Drainschicht 130 des ersten Leitfähigkeitstyps zwischen dem Driftbereich 121 und der zweiten Oberfläche 102.
  • Eine Dotierstoffkonzentration in dem Driftbereich 121 kann graduell oder in Stufen mit zunehmendem Abstand zu der ersten Oberfläche 101 wenigstens in Teilen von dessen vertikaler Ausdehnung bzw. Erstreckung zunehmen oder abnehmen. Gemäß anderen Ausführungsbeispielen kann die Dotierstoffkonzentration in dem Driftbereich 121 angenähert gleichmäßig sein. Eine mittlere Dotierstoffkonzentration in dem Driftbereich 121 kann zwischen 5E12 cm-3 und 1E15 cm-3, beispielsweise in einem Bereich von 5E13 cm-3 bis 5E14 cm-3, sein. Der Driftbereich 121 kann weitere dotierte Zonen des ersten und/oder zweiten Leitfähigkeitstyps umfassen.
  • Eine Dotierstoffkonzentration in der Drainschicht 130 längs der zweiten Oberfläche 102 ist ausreichend hoch, um einen ohmschen Kontakt mit einem direkt an die zweite Oberfläche 102 angrenzenden Metall zu bilden. Wenn der Halbleiterkörper 100 auf Silizium Si beruht, kann längs der zweiten Oberfläche 102 eine Dotierstoffkonzentration in einer n-leitenden Drainschicht 130 wenigstens 1E18 cm-3, beispielsweise wenigstens 5E19 cm-3, und in einer p-leitenden Drainschicht 130 wenigstens 1E16 cm-3, beispielsweise wenigstens 5E17 cm-3, sein.
  • Eine Feldstoppschicht 128 des ersten Leitfähigkeitstyps kann den Driftbereich 121 von der Drainschicht 130 trennen, wobei eine mittlere Dotierstoffkonzentration in der Feldstoppschicht 128 wenigstens fünfmal so hoch wie eine mittlere Fremdstoffkonzentration in dem Driftbereich 121 und höchstens ein Fünftel einer maximalen Fremdstoffkonzentration in der Drainschicht 130 sein kann.
  • Feldelektrodenstrukturen 160 und Gatestrukturen 150 erstrecken sich von der ersten Oberfläche 101 in den Halbleiterkörper 100 in dem Zellgebiet 610. Die Gatestrukturen 150 umfassen Gateelektroden 155 in oberen Teilen, ausgerichtet zu der ersten Oberfläche 101, und Feldelektroden 165 in Bodenteilen, ausgerichtet zu der zweiten Oberfläche 102. Die Feldelektrodenstrukturen 160 umfassen Feldelektroden 165, enthalten jedoch nicht Gateelektroden 155. Dicke Felddielektrika 240a, 240b trennen die Feldelektroden 165 von dem umgebenden Halbleitermaterial des Halbleiterkörpers 100. Ein dünnes Gatedielektrikum 242 trennt die Gateelektroden 155 von dem Halbleitermaterial des Halbleiterkörpers 100.
  • Ein dickes Trennoxid 241a trennt die Gateelektroden 155 von den Feldelektroden 165. Ein dünnes Trennoxid 241b aus dem gleichen Material wie das dicke Trennoxid 241a kann auf einer Oberfläche der Feldelektroden 165 in den Feldelektrodenstrukturen 160 gebildet sein. Die Trennoxide 241a, 241b sind Siliziumoxide, die thermisch auf einem polykristallinen Substrat gewachsen sind. Eine vertikale Ausdehnung bzw. Erstreckung des dicken Trennoxides 241a überschreitet wenigstens zweimal die vertikale Ausdehnung bzw. Erstreckung des dünnen Trennoxides 241b. Gemäß einem Ausführungsbeispiel ist die maximale vertikale Ausdehnung des dicken Trennoxides 241a wenigstens fünfmal so groß wie die vertikale Ausdehnung des dünnen Trennoxides 241b.
  • Die Felddielektrika 240a, 240b können konforme Schichten von gewachsenem Halbleiteroxid, beispielsweise gewachsenem Siliziumoxid, sein, wenn der Halbleiterkörper 100 aus einkristallinem Silizium hergestellt ist. Gemäß anderen Ausführungsbeispielen können die Felddielektrika 240a, 240b eine Siliziumnitridschicht oder ein Siliziumoxid umfassen, das aus einem Auftragungs- bzw. Abscheidungsprozess resultiert.
  • Das Gatedielektrikum 242 ist thermisch gewachsenes Halbleiteroxid, beispielsweise thermisch gewachsenes Siliziumoxid. Das Trennoxid 241a, 241b ist ein Halbleiteroxid, das thermisch auf dem Material der Feldelektroden 165 gewachsen ist. Gate- und Feldelektroden 155, 165 bestehen aus stark dotiertem polykristallinem Silizium oder enthalten solches.
  • In Mesateilen des Halbleiterkörpers 100 zwischen den Gatestrukturen 150 und Feldelektrodenstrukturen 160 können dotierte Sourcezonen 110 des ersten Leitfähigkeitstyps direkt an die erste Oberfläche 101 angrenzen. Bodyzonen 115 des zweiten Leitfähigkeitstyps bilden erste pn-Übergänge mit den Sourcezonen 110 und zweite pn-Übergänge mit dem Driftbereich 121. Die Bodyzonen 115 trennen die Sourcezonen 110 von dem Driftbereich 121. Außerhalb des Halbleiterkörpers 100 trennt ein Zwischenschichtdielektrikum 245 die Gateelektroden 155 von einer ersten Lastelektrode 310. Das Zwischenschichtdielektrikum 245 kann eine oder mehrere dielektrische Schichten aus beispielsweise Siliziumoxid, Siliziumnitrid, Siliziumoxidnitrid, dotiertem oder undotiertem Siliziumglas, beispielsweise BSG (Borsilikatglas), PSG (Phosphorsilikatglas) oder BPSG (Borphosphorsilikatglas) umfassen.
  • Das Zwischenschichtdielektrikum 245 ist eine homogene oder geschichtete konforme Struktur mit gleichmäßigem Querschnitt über den Gatestrukturen 150 und über den Feldelektrodenstrukturen 160.
  • Die erste Lastelektrode 310 kann einen ersten Lastanschluss, beispielsweise den Sourceanschluss S, wenn die Transistorzellen TC einen n-Kanal-IGFET darstellen, bilden oder kann elektrisch mit einem solchen gekoppelt oder verbunden sein. Kontaktstrukturen 315 erstrecken sich durch das Zwischenschichtdielektrikum 245 und verbinden elektrisch die erste Lastelektrode 310 mit den Bodyzonen 115 und den Sourcezonen 110.
  • Eine zweite Lastelektrode 320, die direkt an die zweite Oberfläche 102 und die Drainschicht 130 angrenzt, kann einen zweiten Lastanschluss bilden, der der Drainanschluss D sein kann, wenn die Transistorzellen TC einen n-Kanal-IGFET bilden, oder kann elektrisch mit einem solchen verbunden sein.
  • Jede der ersten und zweiten Lastelektroden 310, 320 kann als Hauptbestandteil bzw. Hauptbestandteile aus Aluminium (Al), Kupfer (Cu) oder Legierungen von Aluminium oder Kupfer, beispielsweise AlSi, AlCu oder AlSiCu bestehen oder diese Stoffe enthalten. Gemäß anderen Ausführungsbeispielen kann wenigstens eine der ersten und zweiten Lastelektroden 310, 320 als Hauptbestandteil bzw. Hauptbestandteile Nickel (Ni), Titan (Ti), Wolfram (W), Tantal (Ta), Vanadium (V), Silber (Ag), Gold (Au), Platin (Pt) und/oder Palladium (Pd) enthalten. Beispielsweise kann wenigstens eine der ersten und zweiten Lastelektroden 310, 320 zwei oder mehr Unterschichten umfassen, wobei jede Unterschicht einen Stoff oder mehrere Stoffe aus Ni, Ti, V, Ag, Au, Pt, V und Pd als Hauptbestandteil bzw. Hauptbestandteile, beispielsweise ein Silizid, ein Nitrid und/oder eine Legierung, enthält.
  • In dem Logikgebiet 620 kann die Halbleitervorrichtung 500 eine Signalverarbeitungsschaltung, beispielsweise eine Logikschaltung, eine Sensorschaltung, eine Steuerschaltung oder eine Treiberschaltung, wie beispielsweise eine Gatetreiberschaltung, umfassen. Die Signalverarbeitungsschaltung kann laterale Transistoren TCL mit planaren Gateelektroden 158 und flachen Source/Drainzonen 111 umfassen, die gleichzeitig mit den Sourcezonen 110 in dem Zellgebiet 610 gebildet werden können, wobei die Sourcezonen 110 und die Source/Drainzonen 111 die gleiche vertikale Ausdehnung bzw. Erstreckung haben können. Das Logikgebiet 620 kann weiterhin Hochspannungstransistoren einschließlich weiteren Teilen des Felddielektrikums umfassen, die zum Entkoppeln von niedrig dotierten lateralen Drainausdehnungen bzw. -erstreckungen verwendet sind.
  • Da kein dickes Trennoxid in der vertikalen Projektion der Feldelektrodenstrukturen 160 gebildet wird, treten keine leitenden Abstandshalter- bzw. Spacerrückstände in dem Zwischenschichtdielektrikum 245 auf, die aus der Bildung der Gateelektroden 155 resultieren können und die nachteilhaft die Vorrichtungszuverlässigkeit beeinträchtigen können.
  • 6A bezieht sich auf eine elektronische Schaltung 591, die eine Halbleitervorrichtung 500 umfasst, wie diese in den vorangehenden Figuren beschrieben ist. Die Halbleitervorrichtung 500 kann ein Smart-FET sein, der als ein Niederseitenschalter verwendbar ist und einen Leistungs-FET 505 und eine Signalverarbeitungsschaltung 506 umfasst. Ein Drainanschluss D ist elektrisch mit einer Drainelektrode des Leistungs-FET 505 verbunden und kann mit einer Last LD, die beispielsweise eine Motorwicklung, eine Spule oder eine Transformatorwicklung ist, verbunden sein. Die Last LD ist elektrisch in Reihe zwischen der Anode einer Batterie BAT und dem Drainanschluss D angeordnet. Der Sourceanschluss S der Halbleitervorrichtung 500 ist elektrisch mit einer Sourceelektrode des Leistungs-FET 505 verbunden und kann mit einer Kathode der Batterie BAT verbunden sein. Weitere Leistungsanschlüsse Vdd, Gnd können die Versorgungsspannung für die interne Signalverarbeitungsschaltung 506 liefern. Eine Gatesteuerschaltung 510 kann elektrisch mit einem Eingangsanschluss IN verbunden sein und kann ein Signal zum Steuern des Schaltzyklus der Halbleitervorrichtung 500 liefern.
  • Der Leistungs-FET 505 umfasst einen Mikrozellenleistungstransistor in einem DMOS-Teil der Halbleitervorrichtung 500. Die Signalverarbeitungsschaltung 506 umfasst Transistoren einer anderen Technologie, z.B. CMOS-Transistoren, Niederspannung-FETs, laterale Hochspannung-FETs und/oder Bipolartransistoren in einem weiteren Teil, z.B. einem CMOS-Teil. Die Signalverarbeitungsschaltung 506 kann einen Überspannungsschutz, einen ESD-Schutz, eine Strombegrenzung, einen Überlastschutz und/oder einen Kurzschlussschutz als Beispiel vorsehen. Andere Ausführungsbeispiele beziehen sich auf smarte Hochseitenschalter.
  • In der elektronischen Schaltung 592 von 6B ist die Halbleitervorrichtung 500 eine monolithisch integrierte Halbbrückenschaltung und umfasst zwei Leistungs-FETs 505 und eine Signalverarbeitungsschaltung 507. Die Source des Hochseitenschalters ist verbunden mit einem Hochseitenausgangsanschluss OutH, und die Drain des Niederseitenschalters ist verbunden mit einem Niederseitenausgangsanschluss OutL. Eine Motorwicklung kann elektrisch zwischen dem Hochseitenausgangsanschluss OutH und dem Niederseitenausgangsanschluss OutL angeordnet sein. Die Signalverarbeitungsschaltung 507 kann beispielsweise eine Pulsbreitenmodulation, eine Gateansteuerung, eine Überspannungsschutz, einen ESD-Schutz, eine Strombegrenzung, einen Überlastschutz und/oder einen Kurzschlussschutz vorsehen.

Claims (17)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst: Bilden, durch thermische Oxidation, einer einen ersten und einen zweiten Trench (191, 192) auskleidenden und eine erste Hauptoberfläche (101a) bedeckenden Felddielektrikumschicht (240), wobei der erste und der zweite Trench (191, 192) sich von der Hauptoberfläche (101a) in eine Halbleiterschicht (100a) erstrecken, Füllen des ausgekleideten ersten Trenches (191) und des ausgekleideten zweiten Trenches (192) mit einem ersten Füllmaterial (165) und selektives Rückbilden des ersten Füllmaterials (165) in dem ersten Trench (191), Implantieren eines Oxidschädigungsmaterials (412) in die Felddielektrikumschicht (240), wobei das Oxidschädigungsmaterial ein Oxidwachstum auf dem ersten Füllmaterial (165) nicht oder lediglich in einem sehr kleinen Ausmaß beeinträchtigt, Bilden einer Maske (430), die den zweiten Trench (192) bedeckt und den ersten Trench (191) freilegt, Implantieren eines Oxidationsrate-Fördermaterials (411) in einen freigelegten ersten Abschnitt (166) des rückgebildeten Füllmaterials (165) in dem ersten Trench (191), und thermisches Oxidieren des ersten Füllmaterials (165), wobei auf dem ersten Abschnitt (166) eine Oxidationsrate wenigstens zweimal so hoch ist wie auf nicht-implantierten Abschnitten des ersten Füllmaterials (165).
  2. Verfahren nach Anspruch 1, weiterhin umfassend: Entfernen eines durch die Maske (430) freigelegten Abschnittes der Felddielektrikumschicht (240) nach dem Implantieren des Oxidationsrate-Fördermaterials (411).
  3. Verfahren nach Anspruch 2, weiterhin umfassend: ein Reinigungsätzen mittels einer gepufferten wässrigen Lösung von Wasserstofffluorid nach dem Entfernen eines Abschnittes der Felddielektrikumschicht (240) und vor dem Oxidieren des rückgebildeten ersten Füllmaterials (165).
  4. Verfahren nach den Ansprüchen 1 bis 3, bei dem das Oxidschädigungsmaterial (412) Argon-Atome sind.
  5. Verfahren nach den Ansprüchen 1 bis 4, bei dem ein Gatedielektrikum (242) während eines thermischen Oxidierens des rückgebildeten ersten Füllmaterials (165) in dem ersten Trench (191) auf freigelegten Seitenwandteilen des ersten Trenches (191) gebildet wird.
  6. Verfahren nach den Ansprüchen 1 bis 5, weiterhin umfassend: nach thermischem Oxidieren des rückgebildeten ersten Füllmaterials (165) Auftragen und Rückbilden eines zweiten Füllmaterials (155) in dem ersten Trench (191).
  7. Verfahren nach Anspruch 6, weiterhin umfassend: nach Rückbilden des zweiten Füllmaterials (155) Bilden von Gateelektroden (158) von Signalverarbeitungsschaltungen in einem Logikgebiet (620) außerhalb eines Zellgebietes (610), das die ersten und zweiten Trenches (191, 192) umfasst.
  8. Verfahren nach den Ansprüchen 1 bis 7, bei dem jeweils eine Vielzahl der ersten und zweiten Trenches (191, 192) gebildet wird.
  9. Verfahren nach Anspruch 8, bei dem die ersten Trenches (191) zentrale Teile von streifenförmigen Trenches sind und Endteile der streifenförmigen Trenches zweite Trenches (192) sind.
  10. Verfahren nach einem der Ansprüche 8 oder 9, weiterhin umfassend: Bilden, in Mesaabschnitten der Halbleiterschicht (100a) zwischen benachbarten ersten Trenches (191), von an die Hauptoberfläche (101a) angrenzenden Sourcezonen (110) und von Bodyzonen (115), die erste pn-Übergänge mit den Sourcezonen (110) bilden.
  11. Verfahren nach den Ansprüchen 1 bis 10, bei dem ein thermisches Oxidieren des ersten Füllmaterials (165) ein dünnes Trennoxid (241b) von gewachsenem Siliziumoxid auf den nicht-implantierten Abschnitten des ersten Füllmaterials (165) in den zweiten Trenches (192) und ein dickes Trennoxid (241a) von gewachsenem Siliziumoxid auf dem implantierten ersten Abschnitt (166) des ersten Füllmaterials (165) in dem ersten Trench (191) bildet, wobei eine vertikale Ausdehnung des dünnen Trennoxides (241b) kleiner ist als eine vertikale Ausdehnung des dicken Trennoxides (241a).
  12. Verfahren nach den Ansprüchen 1 bis 11, weiterhin umfassend: nach thermischem Oxidieren des ersten Füllmaterials (165) Bilden eines Zwischenschichtdielektrikums (245) auf der Hauptoberfläche (101a), wobei das Zwischenschichtdielektrikum (245) eine gleichmäßige homogene oder geschichtete Konfiguration in einem Zellgebiet (610) hat, das die ersten und zweiten Trenches (191, 192) aufweist.
  13. Verfahren nach Anspruch 12, bei dem das Zwischenschichtdielektrikum (245) frei von thermisch gewachsenem Siliziumoxid ist.
  14. Halbleitervorrichtung, umfassend: Feldelektrodenstrukturen (160), die sich von einer ersten Oberfläche (101) in einen Halbleiterkörper (100) erstrecken und Feldelektroden (165) aufweisen, Gatestrukturen (150), die sich von der ersten Oberfläche (101) in den Halbleiterkörper (100) erstrecken und Feldelektroden (165) und Gateelektroden (155) zwischen den Feldelektroden (165) und der ersten Oberfläche (101) aufweisen, ein dünnes Trennoxid (241b) von gewachsenem Siliziumoxid auf den Feldelektroden (165) der Feldelektrodenstrukturen (160), ein dickes Trennoxid (241a) von gewachsenem Siliziumoxid, das die Gate- und Feldelektroden (155, 165) der Gatestrukturen (150) trennt, wobei eine vertikale Ausdehnung des dicken Trennoxides (241a) größer ist als eine vertikale Ausdehnung des dünnen Trennoxides (241b), und ein Felddielektrikum (240), das erste Teile (240a) aufweist, wobei die ersten Teile (240a) in den Feldelektrodenstrukturen (160) die Feldelektroden (165) von dem Halbleiterkörper (100) trennen und auf der ersten Oberfläche (101) ausgebildet sind, und Übergänge (TR) an den Rändern der ersten Teile (240a) auf der ersten Oberfläche (101) einen Neigungswinkel (a) bezüglich der ersten Oberfläche (101) in einem Bereich von 30° bis 40° aufweisen.
  15. Halbleitervorrichtung nach Anspruch 14, bei der das dicke Trennoxid (241a) wenigstens zweimal so dick ist wie das dünne Trennoxid (241b).
  16. Halbleitervorrichtung nach einem der Ansprüche 14 oder 15, weiterhin umfassend: laterale Transistoren (TCL), die planare Gateelektroden (158) aufweisen.
  17. Elektronische Schaltung, die eine Halbleitervorrichtung gemäß einem der Ansprüche 14 bis 16 aufweist.
DE102014108966.9A 2014-06-26 2014-06-26 Halbleitervorrichtung mit thermisch gewachsener Oxidschicht zwischen Feld- und Gateelektrode und Herstellungsverfahren Active DE102014108966B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102014108966.9A DE102014108966B4 (de) 2014-06-26 2014-06-26 Halbleitervorrichtung mit thermisch gewachsener Oxidschicht zwischen Feld- und Gateelektrode und Herstellungsverfahren
US14/745,908 US9570441B2 (en) 2014-06-26 2015-06-22 Semiconductor device with thermally grown oxide layer between field and gate electrode and method of manufacturing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014108966.9A DE102014108966B4 (de) 2014-06-26 2014-06-26 Halbleitervorrichtung mit thermisch gewachsener Oxidschicht zwischen Feld- und Gateelektrode und Herstellungsverfahren

Publications (2)

Publication Number Publication Date
DE102014108966A1 DE102014108966A1 (de) 2015-12-31
DE102014108966B4 true DE102014108966B4 (de) 2019-07-04

Family

ID=54839551

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014108966.9A Active DE102014108966B4 (de) 2014-06-26 2014-06-26 Halbleitervorrichtung mit thermisch gewachsener Oxidschicht zwischen Feld- und Gateelektrode und Herstellungsverfahren

Country Status (2)

Country Link
US (1) US9570441B2 (de)
DE (1) DE102014108966B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6471508B2 (ja) * 2015-01-19 2019-02-20 富士電機株式会社 半導体装置
DE102016114389B3 (de) * 2016-08-03 2017-11-23 Infineon Technologies Austria Ag Halbleitervorrichtung mit Driftzone und rückseitigem Emitter und Verfahren zur Herstellung
TWI621162B (zh) * 2017-07-12 2018-04-11 帥群微電子股份有限公司 半導體元件與其製造方法
JP7057044B2 (ja) * 2018-02-22 2022-04-19 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
JP7249269B2 (ja) * 2019-12-27 2023-03-30 株式会社東芝 半導体装置およびその製造方法
CN112382614B (zh) * 2020-11-13 2022-09-16 绍兴中芯集成电路制造股份有限公司 功率半导体器件及其制造方法
EP4250359A1 (de) * 2022-03-24 2023-09-27 Infineon Technologies Austria AG Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
CN117577691B (zh) * 2024-01-16 2024-05-24 赛晶亚太半导体科技(浙江)有限公司 一种具有终端结构的半导体器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040031987A1 (en) * 2002-03-19 2004-02-19 Ralf Henninger Method for fabricating a transistor configuration including trench transistor cells having a field electrode, trench transistor, and trench configuration
US20040161914A1 (en) * 2001-07-13 2004-08-19 Torkel Arnborg Manufacturing of a low-noise mos device
US20050167742A1 (en) 2001-01-30 2005-08-04 Fairchild Semiconductor Corp. Power semiconductor devices and methods of manufacture
US20090218618A1 (en) * 2008-03-03 2009-09-03 Infineon Technologies Austria Ag Semiconductor device and method for forming same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7524726B2 (en) * 2005-08-17 2009-04-28 International Rectifier Corporation Method for fabricating a semiconductor device
US7601596B2 (en) * 2006-11-16 2009-10-13 Infineon Technologies Austria Ag Semiconductor device with trench transistors and method for manufacturing such a device
US8633539B2 (en) * 2011-06-27 2014-01-21 Infineon Technologies Austria Ag Trench transistor and manufacturing method of the trench transistor
US20130113038A1 (en) * 2011-11-08 2013-05-09 Feei Cherng Enterprise Co., Ltd. Trench mosfet with split trenched gate structures in cell corners for gate charge reduction
US8558308B1 (en) * 2012-06-14 2013-10-15 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device using a contact implant and a metallic recombination element and semiconductor
DE102014108963B4 (de) * 2014-06-26 2018-07-19 Infineon Technologies Ag Herstellungsverfahren für eine Halbleitervorrichtung mit Leistungstransistorzellen und lateralen Transistoren

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050167742A1 (en) 2001-01-30 2005-08-04 Fairchild Semiconductor Corp. Power semiconductor devices and methods of manufacture
US20040161914A1 (en) * 2001-07-13 2004-08-19 Torkel Arnborg Manufacturing of a low-noise mos device
US20040031987A1 (en) * 2002-03-19 2004-02-19 Ralf Henninger Method for fabricating a transistor configuration including trench transistor cells having a field electrode, trench transistor, and trench configuration
US20090218618A1 (en) * 2008-03-03 2009-09-03 Infineon Technologies Austria Ag Semiconductor device and method for forming same

Also Published As

Publication number Publication date
DE102014108966A1 (de) 2015-12-31
US9570441B2 (en) 2017-02-14
US20150380403A1 (en) 2015-12-31

Similar Documents

Publication Publication Date Title
DE102014108966B4 (de) Halbleitervorrichtung mit thermisch gewachsener Oxidschicht zwischen Feld- und Gateelektrode und Herstellungsverfahren
DE102014108963B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung mit Leistungstransistorzellen und lateralen Transistoren
DE102014119543B4 (de) Halbleitervorrichtung mit transistorzellen und anreicherungszellen sowie leistungsmodul
DE102015103072B4 (de) Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102015108440B3 (de) Streifenförmige elektrodenstruktur einschliesslich eines hauptteiles mit einer feldelektrode und eines die elektrodenstruktur abschliessenden endteiles
DE102008035707B4 (de) Bipolartransistor-Finfet-Technologie
DE102014111140B4 (de) Halbleitervorrichtung mit Feldeffektstrukturen mit verschiedenen Gatematerialien und Verfahren zur Herstellung davon
DE102013106055A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Kontakteinsatz und einem metallischen Rekombinationselement sowie Halbleitervorrichtung
DE102015117469A1 (de) Verfahren zum herstellen einer halbleitervorrichtung mit grabengate durch verwenden einer screenoxidschicht
DE102018215650A1 (de) Gestapelte soi-halbleiterbauelemente mit rückseitenvorspannungsmechanismus
DE102008054075B4 (de) Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
DE102013214436B4 (de) Verfahren zum Bilden einer Halbleiterstruktur, die silizidierte und nicht silizidierte Schaltkreiselemente umfasst
DE102012103369B4 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements und ein Halbleiterbauelement
DE102012205742B4 (de) Vertikale Halbleiteranordnung und Verfahren zur Herstellung
DE102015103070A1 (de) Leistungshalbleitervorrichtung einschliesslich trenchgatestrukturen mit zu einer hauptkristallrichtung geneigten longitudinalachsen
DE102011004322A1 (de) Halbleiterbauelement mit selbstjustierten Kontaktelementen und einer Austauschgateelektrodenstruktur
DE102016124207B4 (de) Verfahren zur bildung vergrabener isolierungsgebiete
DE102014113741A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung mit lateralen fet-zellen und feldplatten
DE102014108790B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
DE102014112379A1 (de) Halbleitervorrichtung mit einer Abschlussmesa zwischen einer Abschlussstruktur und einem Zellfeld von Feldelektrodenstrukturen
DE102011004476B4 (de) Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung
DE102014115321B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mittels einer Ausrichtungsschicht
DE102018120433B4 (de) Leistungshalbleiterbauelement mit selbstjustiertem Source-Gebiet, sowie entsprechendes Verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative