CN103489907B - 一种绝缘栅双极型晶体管 - Google Patents

一种绝缘栅双极型晶体管 Download PDF

Info

Publication number
CN103489907B
CN103489907B CN201310420417.9A CN201310420417A CN103489907B CN 103489907 B CN103489907 B CN 103489907B CN 201310420417 A CN201310420417 A CN 201310420417A CN 103489907 B CN103489907 B CN 103489907B
Authority
CN
China
Prior art keywords
tagma
type semiconductor
igbt
bipolar transistor
slot grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310420417.9A
Other languages
English (en)
Other versions
CN103489907A (zh
Inventor
李泽宏
邹有彪
顾鸿鸣
宋文龙
单亚东
刘建
吴明进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Institute of Electronic and Information Engineering of Dongguan UESTC
Original Assignee
University of Electronic Science and Technology of China
Institute of Electronic and Information Engineering of Dongguan UESTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China, Institute of Electronic and Information Engineering of Dongguan UESTC filed Critical University of Electronic Science and Technology of China
Priority to CN201310420417.9A priority Critical patent/CN103489907B/zh
Publication of CN103489907A publication Critical patent/CN103489907A/zh
Application granted granted Critical
Publication of CN103489907B publication Critical patent/CN103489907B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Abstract

本发明涉及半导体技术，具体的说是涉及一种绝缘栅双极型晶体管。本发明所述的绝缘栅双极型晶体管，采用一个双极型晶体管BJT及一个第二种导电类型的金属-绝缘体-半导体场效应晶体管MISFET组合形成IGBT，在第二种导电类型的MISFET的第二种导电类型的半导体材料上表面上形成了第一种导电类型的体区，在体区中形成了第一种由绝缘材料和半绝缘材料或导体构成的槽栅结构，在体区中还形成了第二种导电类型的半导体作为MISFET的源区；在体区中还形成了第一种导电类型的半导体区，在体区中形成了第二种由绝缘材料和半绝缘材料或导体构成的槽栅结构。本发明的有益效果为，具有低导通压降、快关断的优点。本发明尤其适用于绝缘栅双极型晶体管。

Description

一种绝缘栅双极型晶体管
技术领域
本发明涉及半导体技术，具体的说是涉及一种绝缘栅双极型晶体管。
背景技术
绝缘栅双极型晶体管（IGBT）是一种MOS栅极电压控制的双极型晶体管，它具有在高电压下开关大电流的能力。因为IGBT具有电导调制效应从而使其具有低导通压降的优点，但同时IGBT也存在关断速度慢的问题，通常都需要控制集电极空穴注入效率以降低关断时间，这将不可避免的减弱电导调制效应，从而增大IGBT的导通压降。尤其在漂移区较厚或者集电极注入效率低的IGBT结构中，体区附近的空穴浓度通常较低，电导调制效应较弱，导通压降较高。因此在关断时间和导通压降之间实现折中是非常必要的。
发明内容
本发明所要解决的技术问题，就是提出一种低导通压降、快关断的IGBT结构，使IGBT在导通时降低导通压降，在关断时减少关断时间。
本发明解决上述技术问题所采用的技术方案是：一种绝缘栅双极型晶体管，包括依次层叠设置的集电极金属12、P型半导体材料1、N型半导体材料2、N型漂移区3、第一P型半导体体区4和发射极金属11，所述第一P型半导体体区4中包括2个相互独立的发射区5；其特征在于，还包括第二P型半导体区8、第一氧化层6、第一多晶硅7、第二氧化层10和第二多晶硅9；所述第一氧化层6覆盖在第一多晶硅7的外表面分别形成2个第一槽栅结构，所述2个第一槽栅结构设置在绝缘栅双极型晶体管的两端，所述第一槽栅结构与发射区5的侧面和第一P型半导体体区4的侧面连接并嵌入N型漂移区3的上表面；所述第二P型半导体区8设置在第一P型半导体体区4中，所述第二氧化层10覆盖第二多晶硅9的侧面和下表面形成第二槽栅结构，所述第二槽栅结构设置在第二P型半导体区8中。
本发明总的技术方案，采用一个双极型晶体管BJT及一个第二种导电类型的金属-绝缘体-半导体场效应晶体管MISFET组合形成IGBT，其中第二种导电类型的MISFET有一个第二种导电类型的半导体材料作为漂移区，漂移区上表面上形成了第一种导电类型的体区，在体区中形成了第一种由绝缘材料和半绝缘材料或导体构成的槽栅结构，在体区中还形成了第二种导电类型的半导体作为MISFET的源区；在体区中还形成了第一种导电类型的半导体区，该区的掺杂浓度高于体区的掺杂浓度；在体区中还形成了第二种由绝缘材料和半绝缘材料或导体构成的槽栅结构；将源区用金属层连接起来形成IGBT发射极电极；将第一种槽栅结构的半绝缘材料或导电材料引出作为IGBT的栅极，第二种槽栅结构的半绝缘材料或导电材料引出端可以和IGBT栅极短接在一起也可以单独作为一个电极。漂移区作为BJT的基区，体区作为BJT的集电区，在漂移区的下表面形成第二导电类型的半导体层作为场终止层，在场终止层下面形成了第一种导电类型的半导体区作为BJT的发射区。在BJT的发射区下表面形成金属层作为IGBT集电极电极。
具体的，所述第一多晶硅7和第二多晶硅9短接。
本发明的有益效果为，具有低导通压降、快关断的优点，同时第二种槽栅结构的栅极可以作为单独的电极，在IGBT导通和关断时可以改变该电压的大小、方向，从而灵活地控制IGBT的导通压降和关断时间。
附图说明
图1是实施例1的结构示意图；
图2是实施例2的结构示意图。
具体实施方式
下面结合附图和实施例，详细描述本发明的技术方案：
本发明提供了由一个双极型晶体管BJT及一个第二种导电类型的金属-绝缘体-半导体场效应晶体管MISFET组合而成的IGBT。其中，第二种导电类型的MISFET有一个第二种导电类型的半导体材料作为漂移区，漂移区上表面上形成了第一种导电类型的体区，在体区中形成了第一种由绝缘材料和半绝缘材料或导体构成的槽栅结构，在体区中还形成了第二种导电类型的半导体作为MISFET的源区；在体区中还形成了第一种导电类型的半导体区，该区的掺杂浓度高于体区的掺杂浓度；在体区中还形成了第二种由绝缘材料和半绝缘材料或导体构成的槽栅结构；将源区用金属层连接起来形成IGBT发射极电极；将第一种槽栅结构的半绝缘材料或导电材料引出作为IGBT的栅极，第二种槽栅结构的半绝缘材料或导电材料引出端可以和IGBT栅极短接在一起也可以单独作为一个电极。漂移区作为BJT的基区，体区作为BJT的集电区，在漂移区的下表面形成第二导电类型的半导体层作为场终止层，在场终止层下面形成了第一种导电类型的半导体区作为BJT的发射区。在BJT的发射区下表面形成金属层作为IGBT集电极电极。
本发明所述的第一种导电类型半导体为P型半导体，第二种导电类型半导体为N型半导体。
本发明的最重要之处是在所述体区中加入了第一种导电类型半导体和第二种槽栅结构。
本发明的工作原理是：
在IGBT的集电极和发射极之间加上正的电压，当IGBT第一种槽栅的栅极所加正电压超过IGBT阈值电压时，IGBT导通，电子从IGBT发射区注入漂移区，空穴从IGBT集电区注入漂移区形成电导调制效应从而使得IGBT具有较低的导通压降。但因为在关断时间较短的IGBT中，空穴的注入效率低、空穴的寿命也较低，同时，到达体区下表面的空穴从体区快速流向IGBT的发射极，这将使IGBT体区下表面的空穴浓度很低，电导调制效应较弱，从而使该种类型IGBT的导通压降较高。本发明将第二种槽栅结构的栅极与第一种槽栅结构的栅极短接在一起或者在第二种槽栅结构的栅极上加电压，当IGBT栅极加正电压、第二种槽栅栅极加正电压时，体区中包围第二种槽栅结构的P型半导体将出现耗尽，阻止空穴从该区域流向IGBT发射极，从而增加体区下表面附近的空穴浓度，提高电导调制效应，降低IGBT导通压降；当在IGBT第一种槽栅结构栅极所加的电压（为了可靠地关断IGBT，该电压通常都为负值）低于阈值电压、第二种槽栅结构栅极加负电压时，IGBT将关断，第二种槽栅结构栅极所加负电压将使体区中的P型半导体出现表面空穴积累层，降低该区域的电阻，空穴将快速从该P型半导体中流向IGBT的发射极，从而减少了IGBT关断时间。
实施例1：
如图1所示，本例为槽栅结构绝缘栅双极型晶体管，包括依次层叠设置的集电极金属12、P型半导体材料1、N型半导体材料2、N型漂移区3、第一P型半导体体区4和发射极金属11，所述第一P型半导体体区4中包括2个相互独立的发射区5；还包括第二P型半导体区8、第一氧化层6、第一多晶硅7、第二氧化层10和第二多晶硅9；所述第一氧化层6覆盖在第一多晶硅7的外表面分别形成2个第一槽栅结构，所述2个第一槽栅结构设置在绝缘栅双极型晶体管的两端，所述第一槽栅结构与发射区5的侧面和第一P型半导体体区4的侧面连接并嵌入N型漂移区3的上表面；所述第二P型半导体区8设置在第一P型半导体体区4中，所述第二氧化层10覆盖第二多晶硅9的侧面和下表面形成第二槽栅结构，所述第二槽栅结构设置在第二P型半导体区8中。
本例的IGBT的制造方法为：先在N型半导体单晶3背面进行N型离子注入，形成场终止层2，然后在3的正面进行硼离子注入形成P型体区4，接着在体区中光刻、刻蚀出槽，并热生长第一氧化层6、淀积第一多晶硅7，形成第一种槽栅，之后在体区中进行一次硼离子注入形成P型半导体区8，再在该区域中进行光刻、刻蚀、热生长第二氧化层10、填充第二多晶硅9，形成第二种槽栅结构，接着在第一种槽栅的两侧进行N型离子注入形成IGBT的发射区5，在硅片背面进行硼离子注入形成IGBT的集电区，最后进行金属化形成IGBT的发射极电极11、集电极电极12以及栅电极7、第二种槽栅的栅电极9。
本例的工作原理为：
当在发射极电极11、集电极电极12之间加上正向的电压、栅电极7上所加电压大于IGBT的阈值电压，电子将会从N型区5经栅极两侧的导电沟道注入到N型漂移区3，与此同时，将会有空穴从1区经2区注入到漂移区，空穴将边复合边向发射极电极11迁移，P型体区4的下表面的空穴浓度将不会很高，如果将栅电极9和栅电极7短接或者在栅电极9上加正的电压，第二P型半导体区8将耗尽，耗尽层将阻止空穴向发射极电极11漂移，提高第一P型半导体体区4下表面附近的电导调制效应，从而降低IGBT的导通压降。当栅电极7上所加电压小于IGBT的阈值电压时，第一氧化层6附近的体区将不会出现电子导电沟道，发射区5将不能向漂移区注入电子，漂移区内的电子将快速漂移向集电极金属12，而空穴将通过复合及较弱的漂移流向发射极电极11，使IGBT关断，如果在栅电极9上加负的电压，第二P型半导体区8将出现空穴积累，积累层将有助于空穴向发射极电极11漂移，使漂移区的空穴迅速减少，从而减少IGBT的关断时间。
实施例2：
如图2所示，本例为平面栅结构绝缘栅双极型晶体管，相对于实施例1，将第一氧化层6设置在N型漂移区3的上表面的两端并向第一P型半导体体区4的上表面延伸，其中第一P型半导体体区4设置在N型漂移区3中，在第一氧化层6的上表面设置栅电极13。
本例的制造方法为在实施例1的基础上：在第二P型半导体区8中进行光刻、刻蚀出槽，并热生长第一氧化层6和8、淀积多晶硅9，多晶硅刻蚀，形成槽栅结构和平面栅，接着在体区4中进行N型离子注入形成IGBT的发射区5，在硅片背面进行硼离子注入形成IGBT的集电区，最后进行金属化形成IGBT的发射极电极11、集电极电极12以及槽栅、平面栅的第一栅电极9和第二栅电极13。
当在集电极电极12和发射极电极11之间加上正向的电压、发射极电极11上所加电压大于IGBT的阈值电压，电子将会从发射区5经第一氧化层6下面的体区电子导电沟道注入到N型漂移区3，与此同时将会有空穴从1区经2区注入到漂移区，空穴将边复合边向第二栅电极13迁移，第一P型半导体体区4的下表面的空穴浓度将不会很高，如果在第一栅电极9上加正的电压，第二氧化层10将耗尽，耗尽层将阻止空穴向发射极电极11漂移，提高第一P型半导体体区4下表面附近的电导调制效应，从而降低IGBT的导通压降。当第二栅电极13上所加电压小于IGBT的阈值电压时，第一氧化层6下面的体区将不会出现电子导电沟道，第一氧化层6将不能向漂移区注入电子，漂移区内的电子将快速漂移向集电极电极12，而空穴将通过复合及较弱的漂移流向发射极电极11，IGBT关断，如果在第一栅电极9上加负的电压，第二氧化层10将出现空穴积累层，积累层将有助于空穴向发射极电极11漂移，使漂移区的空穴迅速减少，从而减少IGBT的关断时间。

Claims (1)

1.一种绝缘栅双极型晶体管，包括依次层叠设置的集电极金属(12)、P型半导体材料(1)、N型半导体材料(2)、N型漂移区(3)、第一P型半导体体区(4)和发射极金属(11)，所述第一P型半导体体区(4)中包括2个相互独立的发射区(5)；其特征在于，还包括第二P型半导体区(8)、第一氧化层(6)、第一多晶硅(7)、第二氧化层(10)和第二多晶硅(9)；所述第一氧化层(6)覆盖在第一多晶硅(7)的外表面分别形成2个第一槽栅结构，所述2个第一槽栅结构设置在绝缘栅双极型晶体管的两端，所述第一槽栅结构与发射区(5)的侧面和第一P型半导体体区(4)的侧面连接并嵌入N型漂移区(3)的上表面；所述第二P型半导体区(8)设置在第一P型半导体体区(4)中，所述第二氧化层(10)覆盖第二多晶硅(9)的侧面和下表面形成第二槽栅结构，所述第二槽栅结构设置在第二P型半导体区(8)中；所述第一多晶硅(7)和第二多晶硅(9)短接。
CN201310420417.9A 2013-09-16 2013-09-16 一种绝缘栅双极型晶体管 Expired - Fee Related CN103489907B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310420417.9A CN103489907B (zh) 2013-09-16 2013-09-16 一种绝缘栅双极型晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310420417.9A CN103489907B (zh) 2013-09-16 2013-09-16 一种绝缘栅双极型晶体管

Publications (2)

Publication Number Publication Date
CN103489907A CN103489907A (zh) 2014-01-01
CN103489907B true CN103489907B (zh) 2016-02-03

Family

ID=49830006

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310420417.9A Expired - Fee Related CN103489907B (zh) 2013-09-16 2013-09-16 一种绝缘栅双极型晶体管

Country Status (1)

Country Link
CN (1) CN103489907B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6448434B2 (ja) * 2015-03-25 2019-01-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1950947A (zh) * 2004-05-12 2007-04-18 株式会社丰田中央研究所 半导体器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3971327B2 (ja) * 2003-03-11 2007-09-05 株式会社東芝 絶縁ゲート型半導体装置
JP2008251620A (ja) * 2007-03-29 2008-10-16 Toyota Motor Corp 半導体装置とその製造方法
JP5686507B2 (ja) * 2009-08-12 2015-03-18 株式会社 日立パワーデバイス トレンチゲート型半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1950947A (zh) * 2004-05-12 2007-04-18 株式会社丰田中央研究所 半导体器件

Also Published As

Publication number Publication date
CN103489907A (zh) 2014-01-01

Similar Documents

Publication Publication Date Title
CN103413824B (zh) 一种rc-ligbt器件及其制作方法
CN103383958B (zh) 一种rc-igbt器件及其制作方法
CN106067480B (zh) 一种双通道rc-ligbt器件及其制备方法
CN102201439A (zh) 一种体内电导调制增强的沟槽型绝缘栅双极型晶体管
CN107808899A (zh) 具有混合导电模式的横向功率器件及其制备方法
CN103489910A (zh) 一种功率半导体器件及其制造方法
CN105932055A (zh) 一种平面栅igbt及其制作方法
US9263560B2 (en) Power semiconductor device having reduced gate-collector capacitance
CN105489644B (zh) Igbt器件及其制作方法
CN106129110A (zh) 一种双通道rc‑igbt器件及其制备方法
CN102446966A (zh) 一种集成反并联二极管的igbt结构及其制造方法
CN106098764A (zh) 一种双通道rc‑ligbt器件及其制备方法
CN106067481A (zh) 一种双通道rc‑igbt器件及其制备方法
CN107516679B (zh) 一种深槽超结dmos器件
CN106098763B (zh) 一种rc-ligbt器件及其制备方法
CN110504305B (zh) 一种具有自偏置pmos钳位载流子存储层的SOI-LIGBT器件
CN104795438A (zh) 一种能抑制负阻效应的sa-ligbt
CN104299990A (zh) 绝缘栅双极晶体管及其制造方法
CN103489907B (zh) 一种绝缘栅双极型晶体管
CN105870181A (zh) 一种平面栅igbt及其制作方法
CN106206291B (zh) 一种rc-ligbt器件及其制备方法
US20150187922A1 (en) Power semiconductor device
CN106409895B (zh) 一种绝缘栅双极晶体管及其制造方法
CN104299992B (zh) 一种横向沟槽绝缘栅双极型晶体管及其制备方法
CN110473905B (zh) 一种具有自偏置pmos的分离栅tigbt及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: INSTITUTE OF ELECTRONIC AND INFORMATION ENGINEERIN

Effective date: 20140801

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140801

Address after: 611731 Chengdu province high tech Zone (West) West source Avenue, No. 2006

Applicant after: University of Electronic Science and Technology of China

Applicant after: Institute of Electronic and Information Engineering In Dongguan, UESTC

Address before: 611731 Chengdu province high tech Zone (West) West source Avenue, No. 2006

Applicant before: University of Electronic Science and Technology of China

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160203

Termination date: 20160916