CN113421919A - 绝缘栅双极型晶体管、制作方法、功率器件及电子设备 - Google Patents
绝缘栅双极型晶体管、制作方法、功率器件及电子设备 Download PDFInfo
- Publication number
- CN113421919A CN113421919A CN202110593560.2A CN202110593560A CN113421919A CN 113421919 A CN113421919 A CN 113421919A CN 202110593560 A CN202110593560 A CN 202110593560A CN 113421919 A CN113421919 A CN 113421919A
- Authority
- CN
- China
- Prior art keywords
- buried layer
- region
- bipolar transistor
- insulated gate
- gate bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 210000000746 body region Anatomy 0.000 claims abstract description 64
- 230000005684 electric field Effects 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 238000009826 distribution Methods 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 230000008569 process Effects 0.000 description 7
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 5
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 108091006146 Channels Proteins 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种绝缘栅双极型晶体管、制作方法、功率器件及电子设备，绝缘栅双极型晶体管包括：漂移区；体区，位于所述漂移区靠近发射极的一侧；第一埋层以及第二埋层，位于所述漂移区以及所述体区之间；其中，所述第一埋层位于所述体区的下方，并与所述体区接触；所述第二埋层位于所述第一埋层的下方，并与所述第一埋层接触；所述第一埋层的掺杂类型与所述第二埋层的掺杂类型不同。上述方案，提高了绝缘栅双极型晶体管导通时靠近发射极侧的漂移区内的载流子浓度，有效降低了导通压降。
Description
技术领域
本发明涉及半导体领域，尤其涉及一种绝缘栅双极型晶体管、制作方法、功率器件及 电子设备。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)，是由双极型三极管 (Bipolar Junction Transistor,BJT)和绝缘栅型场效应管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)组成的复合全控型电压驱动式功率半导体器件，兼有 MOSFET器件的高输入阻抗和电力晶体管的低导通压降两方面的优点，且驱动功率小而饱 和压降低，被广泛应用到各个领域。
IGBT的关断损耗和导通压降通常表现为一种折中关系，目前，可以通过调节集电极的 浓度来调节关断损耗，但这种调节在改善关断损耗的同时，会牺牲导通压降，即导通损耗 会升高。
发明内容
鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问 题的绝缘栅双极型晶体管、制作方法、功率器件及电子设备。
第一方面，提供一种绝缘栅双极型晶体管，包括：
漂移区；
体区，位于所述漂移区靠近发射极的一侧；
第一埋层以及第二埋层，位于所述漂移区以及所述体区之间；
其中，所述第一埋层位于所述体区的下方，并与所述体区接触；所述第二埋层位于所 述第一埋层的下方，并与所述第一埋层接触；所述第一埋层的掺杂类型与所述第二埋层的 掺杂类型不同。
在一些实施方式中，所述第一埋层提供的电荷数与所述第二埋层提供的电荷数相同。
在一些实施方式中，所述第一埋层的厚度与所述第二埋层的厚度相同。
在一些实施方式中，所述第一埋层的第一掺杂浓度与所述第二埋层的第二掺杂浓度相 同。
在一些实施方式中，所述第一埋层的第一掺杂浓度以及所述第二埋层的第二掺杂浓度 均小于或等于所述体区的掺杂浓度。
在一些实施方式中，所述第一埋层的第一掺杂浓度以及所述第二埋层的第二掺杂浓度 均小于或等于目标浓度，所述目标浓度为通过所述第一埋层与所述第二埋层的内建电场完 成全耗尽时对应的掺杂浓度。
在一些实施方式中，所述第一埋层的长度、所述第二埋层的长度以及所述体区的长度 均相同。
在一些实施方式中，所述漂移区为N型漂移区，所述体区为P型体区，所述第一埋层为N型埋层，所述第二埋层为P型埋层。
在一些实施方式中，绝缘栅双极型晶体管包括：绝缘栅双极型晶体管包括：自底向上 设置的集电极、缓冲区、所述漂移区、所述第二埋层、所述第一埋层、所述体区以及发射极区，所述发射极区包括所述发射极以及与所述发射极接触的重掺杂体区；所述绝缘栅双极型晶体管还包括栅极区、集电极电极以及发射极电极，所述栅极区位于所述漂移区的沟槽内，并与所述发射极区以及所述体区接触；所述集电极电极位于所述集电极的下方，所述发射极电极位于所述发射极区的上方。
第二方面，提供一种绝缘栅双极型晶体管的制作方法，包括：
提供衬底，在所述衬底上形成漂移区；
在所述漂移区上方形成第二埋层；
在所述第二埋层的上方形成第一埋层，其中，所述第一埋层的掺杂类型与所述第二埋 层的掺杂类型不同；
在所述第一埋层上方形成体区。
第三方面，提供一种功率器件，包括第一方面任一所述的绝缘栅双极型晶体管。
第四方面，提供一种电子设备，包括第一方面任一所述的绝缘栅双极型晶体管。
本发明实施例提供的绝缘栅双极型晶体管，在漂移区和靠近发射极一侧的体区之间设 置第一埋层和第二埋层，其中，第一埋层位于体区的下方，并与体区接触，第二埋层位于 第一埋层的下方，并与第一埋层接触，第一埋层与第二埋层的掺杂类型不同。通过设置第 一埋层和第二埋层，提高了绝缘栅双极型晶体管导通时靠近发射极侧的漂移区内的载流子 浓度，有效降低了导通压降。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可 依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明 显易懂，以下特举本发明的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术 人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限 制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1为本发明实施例中的一种绝缘栅双极型晶体管的剖面示意图；
图2为本发明实施例中两种不同绝缘栅双极型晶体管的电场分布示意图；
图3为本发明实施例中未设置埋层的绝缘栅双极型晶体管的剖面示意图；
图4为本发明实施例中的另一种绝缘栅双极型晶体管的剖面示意图；
图5为本发明实施例中的漂移区的剖面示意图；
图6为本发明实施例中的栅极区的剖面示意图；
图7为本发明实施例中的第二埋层的剖面示意图；
图8为本发明实施例中的第一埋层的剖面示意图；
图9为本发明实施例中的体区的剖面示意图；
图10为本发明实施例中的发射极的剖面示意图；
图11为本发明实施例中的重掺杂体区的剖面示意图；
图12为本发明实施例中的发射极电极的剖面示意图；
图13为本发明实施例中的缓冲区的剖面示意图；
图14为本发明实施例中的集电极的剖面示意图；
图15为本发明实施例中的集电极电极的剖面示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地 描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于 本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他 实施例，都属于本发明保护的范围。
需要说明，本发明中中使用的术语仅处于描述特定示例实施方式的目的，而无意于进 行限制。除非上下文另外明确地指出，否则如文中使用的单数形式“一”、“一个”以及“所 述”也可以表示包含复数形式。术语“包括”、“包含”以及“具有”是包含性的，并且因 此指明所陈述的特征、元件和及或部件的存在，但并不排除存在或者添加一个或多个其他 特征、元件、部件、和及或它们的组合。
在本发明中，除非另有明确的规定和限定，术语“设置”、“连接”、“固定”等应做广义理解，例如，“固定”可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连 接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件 内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人 员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
另外，在本发明中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。本发明中涉及到的“相同”的 参数，可以认为是参数值完全相同，也可以认为是参数值之间的差值小于一预设值，其中， 预设值可以根据具体情况进行设定。
为了便于描述，可以在文中使用空间相对关系术语来描述如图中示出的一个元件或者 特征相对于另一元件或者特征的关系，这些相对关系术语例如为“底”、“前”、“上”、“下”、“顶”、“内”、“水平”、“外”等。这种空间相对关系术语意于包括除图中 描绘的方位之外的在使用或者操作中机构的不同方位。另外，各个实施例之间的技术方案 可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出 现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护 范围之内。
下面结合附图并参考具体实施例描述本发明。
如图1所示，为本发明实施例提供的一种绝缘栅双极型晶体管的剖面示意图，该绝缘 栅双极型晶体管包括：多晶硅栅极101、栅极氧化层102、发射极103、发射极电极104、 位于漂移区靠近发射极一侧的体区106，位于体区106上方的重掺杂体区105、漂移区107、 缓冲区108、集电极109、集电极电极110、第一埋层111以及第二埋层112。
其中，于漂移区107的顶层沿器件的垂直方向开设沟槽，沟槽贯穿发射极103和体区 105，在沟槽内部填充栅极氧化层102以及多晶硅栅极101，以形成栅极区。发射极103与体区106接触，第一埋层111设置在体区106的下方，第二埋层112设置在第一埋层的下 方，且第一埋层111的上表面与体区106接触，第一埋层111的下表面与第二埋层112接 触。缓冲区108位于漂移区107的下方，集电极109位于缓冲区108的下方。
需要说明的是，第一埋层111的数量可以是一个或多个，第二埋层112的数量也可以 是一个或多个，这里不做限定。本说明书实施例中，在第一埋层111和第二埋层112的数量均为多个时，第一埋层111和第二埋层可以沿绝缘栅双极型晶体管的纵向交替排列设置。举例来讲，绝缘栅双极型晶体管包括两个第一埋层111以及一个第二埋层112，设置于体区106以及漂移区107之间，其位置关系可以为：沿绝缘栅双极型晶体管的纵向依次为第一埋层111、第二埋层112以及第一埋层111。
绝缘栅双极型晶体管按照沟道类型可以划分为N型沟道IGBT以及P型沟道IGBT，N型 沟道IGBT在导电过程中有电子流动，P型沟道IGBT在导电过程中使用空穴，由于电子的迁 移率一般是空穴的三倍，因此，N型沟道IGBT的工作效率要高于P型沟道IGBT，应用也较P型沟道IGBT更广一些。在具体实施过程中，可以根据实际需要对绝缘栅双极型晶体管的类型进行选择，本发明实施例中，以N型沟道IGBT为例来进行说明。
对于N型沟道IGBT来说，图1中的发射极103可以为N+发射极，体区106为P型体区，重掺杂体区105为P+体区，漂移区107可以为N-漂移区，缓冲区108为N型缓冲区，集电 极109可以为P+集电极，第一埋层111为N型埋层，第二埋层112为P型埋层。各个区域 的位置关系为：自底向上依次层叠设置的集电极电极、P+集电极、N型缓冲区、N型漂移区、 P型埋层、N型埋层、P型体区、发射区，发射区包括P+体区以及与P+体区接触的N+发射 集，位于发射区上表面的发射极电极，绝缘栅双极型晶体管的栅极区包括多晶硅栅极，以 及包覆多晶硅栅极的栅极氧化层，栅极区设置在N-漂移区内开设的沟槽内，栅极氧化层与 N+发射集以及P型体区接触。其中，第一埋层111可以与N-漂移区接触，也可以通过第二 埋层112将第一埋层111与N-漂移区隔断。
绝缘栅双极型晶体管的工作过程如下：
绝缘栅双极型晶体管在开通时，向多晶硅栅极101施加电压，电子从发射极103流出， 经体区105、第一埋层111以及第二埋层112流入漂移区，同时，集电极109也会在电压的作用下向漂移区107注入空穴，随着导通电流的增大，发射极103注入漂移区107的电子 浓度增大。为了维持漂移区107的电中性，集电极109注入到漂移区107的空穴载流子浓 度也会增大，使原本电阻值较高的漂移区107内聚集了大量的电子和空穴，提高了漂移区 107的电导率，即发生电导调制效应，降低了绝缘栅双极型晶体管的导通压降。本发明实施 例中，由于设置了第一埋层111以及第二埋层112，在绝缘栅双极型晶体管导通时提高了漂 移区107靠近发射极103侧的载流子浓度，从而大幅度降低了导通压降。
在绝缘栅双极型晶体管在关断时，多晶硅栅极101施加的电压下降为零或负值，IGBT 内部的导电沟道关断，发射极103向漂移区107注入电子的路径被切断，漂移区107中的 空穴主要通过与漂移区107中的电子复合来消灭，从而实现IGBT的关断。
综上，本发明实施例中，通过在体区105和漂移区107之间设置第一埋层111以及第二埋层112，能够有效降低绝缘栅双极型晶体管的导通压降。
进一步的，为了避免增加的第一埋层111和第二埋层112带来不必要的导通损耗，本 发明实施例中，第一埋层111和第二埋层112可以通过内建电场完成全耗尽。由于耗尽层是空穴和电子全部复合所形成的区域，因此，第一埋层111提供的电荷数和第二埋层112 提供的电荷数相同。需要说明的是，电荷数是由掺杂区域的体积以及掺杂浓度决定的，因 此，本发明实施例中，可通过电荷数相同这个限制条件来确定第一埋层的第二埋层的掺杂 浓度以及尺寸参数。
举例来讲，若第一埋层111的第一掺杂浓度为N1，第二埋层112的第二掺杂浓度为N2， 为了保证第一埋层111的电荷数与第二埋层112的电荷数相同，则第一埋层111的体积V1与第二埋层112的体积V2之间的比值V1/V2＝N2/N1。进一步的可以根据第一埋层111与第二埋层112之间的体积比，确定出最终的第一埋层111的厚度、长度以及第二埋层112的厚度、 长度，从而实现通过内建电场来实现全耗尽。需要说明的是，本发明实施例中的厚度指的 是沿绝缘栅双极型晶体管纵向方向，即平行于电流方向上的距离，长度指的是沿绝缘栅双 极型晶体管横向方向，即垂直于电流方向上的距离。
为了降低工艺的复杂度，本说明书实施例中，可以对第一埋层111和第二埋层112进 行相同浓度的掺杂，即第一掺杂浓度与第二掺杂浓度相同。通过上面的说明，在掺杂浓度 相同的情况下，第一埋层111和第二埋层112的体积相同，为了简化器件的制作工艺，第一埋层111和第二埋层112可以是完全相同的结构，即，二者的厚度相同，且二者的长度 也相同，均与体区106的长度相同，如图1所示。
下面，对掺杂浓度相同、结构相同情况下的第一埋层111和第二埋层112的厚度以及 浓度进行分析。
首先，对于PN结为平面单边突变结来说，其漂移区耗尽层厚度wd可通过以下公式计算 得到：
其中，q是基本电荷，ε0为真空介电常数，εsi为硅的相对介电常数，NA为受主杂质(即 P型杂质)浓度，ND为受主杂质(即N型杂质)浓度，Vbi为硅PN结的内建电压，Vr为提 供的反向偏置电压。
以N型漂移区衬底为例，由于衬底中的NA要远大于ND，即NA＞＞ND，因此，Vr可以 近似用以下公式来表示：
其中,
具体到本发明实施例中，为了保证在增加第一埋层111和第二埋层112后，不额外增 加导通压降，需要确保第一埋层111和第二埋层112通过内建电场完成全耗尽，因此，本发明实施例中的Vr为0。进一步的，由于限定了第一埋层111和第二埋层112的浓度相同， 即NA＝ND，那么在Vr为0的前提下，上述耗尽层厚度公式可以简化为：
其中，wbi为耗尽层厚度。本发明实施例中，耗尽层厚度即为第一埋层111和第二埋层 112的厚度。也就是说，对于NA＝ND的PN结，第一埋层111和第二埋层112的厚度均为wbi时，存在一个目标浓度Nbi使其通过内建电场完成全耗尽。
具体来讲，在给定了第一埋层111和第二埋层112的厚度wbi后，可以通过wbi的计算公 式求得对应的浓度ND，该浓度ND即为通过内建电场完成全耗尽时对应的浓度Nbi。当然，如果给定了第一埋层111和第二埋层112的浓度，也可以通过wbi的计算公式计算出对应的厚度。
需要说明的是，由于耗尽层主要是由高浓度的一侧往低浓度的一侧延伸，如果埋层的 浓度过高，有可能会导致与埋层相接触的体区被耗尽，从而导致击穿。因此，本发明实施 例中，第一埋层111和第二埋层112的浓度均不高于体区的掺杂浓度。
另外，第一埋层111和第二埋层112的浓度均不高于目标浓度Nbi，以保证由内建电场 耗尽这两个埋层，从而避免因为埋层的存在，导致增加额外的压降。
进一步的，对于上述绝缘栅双极型晶体管，其电场分布可以通过一维泊松方程得到：
上述公式为PN结内，电压、电场、掺杂浓度之间的关系，其中，Y指的是P型掺杂区区或N型掺杂区的位置，V指的是Y处的电压，E为电场强度。
如图2所示，示出了两种绝缘栅双极型晶体管的电场分布，分别为E1和E2，上述公式 中的Y对应于图2中纵坐标上的任一坐标点，图2中的横坐标为电场强度，纵坐标为沿IGBT 纵向上的位置。
E1对应的为图1中的绝缘栅双极型晶体管结构，即第一埋层111和第二埋层112的厚 度、掺杂浓度均相同。E1的电场分布为图2中的实线，E1对应的纵坐标从大到小依次对应第一埋层111、第二埋层112、漂移区107中的位置，即图2中纵坐标旁实线示出的结构。
E2对应的为图3中的结构，即未增加埋层的绝缘栅双极型晶体管结构，E2对应的绝缘 栅双极型晶体管，除埋层以外的部分与图1所示的结构均相同。具体的，图3中的绝缘栅双极型晶体管，包括自底向上设置的集电极电极310、集电极309、缓冲区308、漂移区307、体区306、发射区、发射极电极304，其中，发射区包括重掺杂体区305以及发射极303， 多晶硅栅极301以及栅极氧化层302设置在漂移区307的沟槽内，栅极氧化层302与发射 极303、体区306接触。E2的电场分布为图2中的虚线，由于E2对应的绝缘栅双极型晶体 管没有设置埋层，因此E2对应的纵坐标为漂移区307的位置，即图2中纵坐标旁虚线示出 的结构。
由图2可知，E1的电场分布为近似三角形的折线分布，E2的电场分布沿漂移区的纵向 呈直线变小，E1的电场峰值要显著低于E2的电场峰值，并且E1的电场分布更均匀，因此更有利于提高耐压。
当然，除了在漂移区107和体区105之间设置厚度相同、浓度相同的第一埋层111和第二埋层112，还可以设置结构不同、浓度不同的第一埋层111和第二埋层112。请参考图 4，为本发明实施例提供的一种绝缘栅双极型晶体管的剖面示意图，图4示出的绝缘栅双极 型晶体管，第一埋层111的掺杂浓度大于第二埋层112的掺杂浓度，第一埋层111的长度 等于第二埋层112的长度，为了保证二者的电荷数相同以实现通过内建电场完成全耗尽， 则第二埋层112的厚度要大于第一埋层111的厚度。
综上所述，本发明实施例提供的绝缘栅双极型晶体管，能够有效降低电场峰值，电场 分布更均匀，有利于提高耐压；另外，第一埋层111和第二埋层112的存在可以提高IGBT导通时漂移区靠近发射极侧的载流子浓度，使导通压降降低，同时不会导致关断损耗的增加，因此大幅改善了导通压降与关断损耗之间的折中关系。
本发明实施例还提供一种绝缘栅双极型晶体管的制作方法，如图5-10所示，为本发明 实施例提供的一种绝缘栅双极型晶体管的制作过程中的剖面示意图，为了便于说明，本发 明实施例以N型沟道IGBT为例，该方法包括以下步骤：
提供衬底，在衬底上形成漂移区107；
在具体实施过程中，可以提供N型掺杂类型的衬底，作为N-漂移区，如图5所示。
为了便于加工，可以先在漂移区一侧确定栅极区的形成区域，栅极区可以选择沟槽型 结构，也可以选择平面栅结构，本发明实施例中，考虑到沟槽型栅极区相比于平面栅结构， 能在不增加关断损耗的前提下，大幅度地降低导通压降，因此，这里以沟槽型栅极区为例 来进行说明。
栅极区可以包括多晶硅栅极101以及包覆在多晶硅栅极周围的栅极氧化层102，如图6 所示，为栅极区的示意图。在确定了栅极区的形成区域之后，可以在该区域进行刻蚀形成 沟槽，进一步的，在沟槽内部形成栅极氧化层102，在栅极氧化层102上方沉积填充多晶硅， 以形成多晶硅栅极101。
接下来，在漂移区107的另一侧进行离子注入以及推阱形成第二埋层112，如图7所示， 由于在N型沟道IGBT中，第二埋层112为P型埋层，因此，离子注入的为P型杂质。另外，在形成第二埋112层时，需要预先确定好第二埋层112的厚度、长度以及掺杂浓度，具体 的确定方式可以参考上面的描述，这里就不再赘述了。
本发明实施例中，为了降低制作复杂度，以第一埋层111、第二埋层112为结构相同、 掺杂浓度相同为例来进行说明。具体来讲，以第一埋层111的掺杂浓度和第二埋层112的 掺杂浓度均为N0为例，可以根据wbi的计算公式，得到第一埋层111和第二埋层112的厚度。 或者，先给定第一埋层111和第二埋层112的厚度，通过公式计算出掺杂浓度N0。
那么在形成第二埋层112时，在漂移区107上方形成厚度为wbi、掺杂浓度为N0的第二 埋层112。
接下来，在第二埋层112的上方通过离子注入以及推阱形成第一埋层111，且第一埋层 111与栅极氧化层102接触，如图8所示。与第二埋层112的掺杂类型相反，第一埋层111为N型埋层，第一埋层111的厚度为wbi、掺杂浓度也为N0。
接下来，在第一埋层111上方通过离子注入以及推阱形成体区106，体区106与栅极氧 化层102接触，如图9所示。本发明实施例中，体区106为P型体区，体区106的掺杂浓 度要大于等于第一埋层111和第二埋层112的掺杂浓度N0。
接下来，在体区106上方通过离子注入以及推阱形成发射极103，即N+发射极，N+发射极与栅极氧化层102接触，如图10所示。以及在体区105上方通过离子注入以及推阱形 成重掺杂体区105，即P+体区，其中，P+体区与N+发射极接触，如图11所示。
接下来，通过刻蚀、欧姆接触离子注入以及沉积金属形成发射极电极104，如图12所 示。
在漂移区背部进行离子注入形成缓冲区108，即N型缓冲区，如图13所示。进一步在缓冲区108下方进行离子注入形成集电极109，即P+集电极，如图14所示。最后，通过激 光退火、背部金属沉积形成集电极电极110，如图15所示。
综上所述，本说明书实施例中的绝缘栅双极型晶体管，由于第一埋层111和第二埋层 112交替设置在漂移区107以及体区106之间，在制造过程中，通过对漂移区107进行离子注入即可形成第一埋层111和第二埋层112，而无需通过外延生长等较为耗时复杂的工艺来实现，因此，本说明书实施例提供的绝缘栅双极型晶体管的制造方法，能够有效简化制造工艺，提高器件的制造效率。
由于本发明实施例所介绍的绝缘栅双极型晶体管的制作方法，是与本发明实施例介绍 的绝缘栅双极型晶体管对应的工艺流程，该绝缘栅双极型晶体管的原理及结构已经进行详 细说明，故而在此不再赘述。凡是本发明实施例的绝缘栅双极型晶体管所对应的制作方法 都属于本发明所欲保护的范围。
本发明实施例还提供一种功率器件，包括如本发明上述任一种实施例所述的绝缘栅双 极型晶体管。在功率器件中设置该绝缘栅双极型晶体管，由于该绝缘栅双极型晶体管的导 通压降降低，改善了导通压降与关断损耗之间的折中关系，从而降低了功率器件的损耗。
本发明实施例还提供一种电子设备，包括如本发明上述任一种实施例所述的绝缘栅双 极型晶体管。在电子设备中设置该绝缘栅双极型晶体管，由于该绝缘栅双极型晶体管的导 通压降降低，改善了导通压降与关断损耗之间的折中关系，从而降低了电子设备的损耗。
具体的，本发明实施例中的电子设备可以为洗衣机、冰箱、空调等家用电器。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、 或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点 包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必 须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的， 不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例 进行变化、修改、替换和变型。
Claims (12)
1.一种绝缘栅双极型晶体管，其特征在于，包括：
漂移区；
体区，位于所述漂移区靠近发射极的一侧；
第一埋层以及第二埋层，位于所述漂移区以及所述体区之间；
其中，所述第一埋层位于所述体区的下方，并与所述体区接触；所述第二埋层位于所述第一埋层的下方，并与所述第一埋层接触；所述第一埋层的掺杂类型与所述第二埋层的掺杂类型不同。
2.如权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述第一埋层提供的电荷数与所述第二埋层提供的电荷数相同。
3.如权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述第一埋层的厚度与所述第二埋层的厚度相同。
4.如权利要求3所述的绝缘栅双极型晶体管，其特征在于，所述第一埋层的第一掺杂浓度与所述第二埋层的第二掺杂浓度相同。
5.如权利要求2-4任一项所述的绝缘栅双极型晶体管，其特征在于，所述第一埋层的第一掺杂浓度以及所述第二埋层的第二掺杂浓度均小于或等于所述体区的掺杂浓度。
6.如权利要求2-4任一项所述的绝缘栅双极型晶体管，其特征在于，所述第一埋层的第一掺杂浓度以及所述第二埋层的第二掺杂浓度均小于或等于目标浓度，所述目标浓度为通过所述第一埋层与所述第二埋层的内建电场完成全耗尽时对应的掺杂浓度。
7.如权利要求2所述的绝缘栅双极型晶体管，其特征在于，所述第一埋层的长度、所述第二埋层的长度以及所述体区的长度均相同。
8.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述漂移区为N型漂移区，所述体区为P型体区，所述第一埋层为N型埋层，所述第二埋层为P型埋层。
9.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，绝缘栅双极型晶体管包括：自底向上设置的集电极、缓冲区、所述漂移区、所述第二埋层、所述第一埋层、所述体区以及发射极区，所述发射极区包括所述发射极以及与所述发射极接触的重掺杂体区；所述绝缘栅双极型晶体管还包括栅极区、集电极电极以及发射极电极，所述栅极区位于所述漂移区的沟槽内，并与所述发射极区以及所述体区接触；所述集电极电极位于所述集电极的下方，所述发射极电极位于所述发射极区的上方。
10.一种绝缘栅双极型晶体管的制作方法，其特征在于，包括：
提供衬底，在所述衬底上形成漂移区；
在所述漂移区上方形成第二埋层；
在所述第二埋层的上方形成第一埋层，其中，所述第一埋层的掺杂类型与所述第二埋层的掺杂类型不同；
在所述第一埋层上方形成体区。
11.一种功率器件，其特征在于，包括如权利要求1-9任一项所述的绝缘栅双极型晶体管。
12.一种电子设备，其特征在于，包括如权利要求1-9任一项所述的绝缘栅双极型晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110593560.2A CN113421919A (zh) | 2021-05-28 | 2021-05-28 | 绝缘栅双极型晶体管、制作方法、功率器件及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110593560.2A CN113421919A (zh) | 2021-05-28 | 2021-05-28 | 绝缘栅双极型晶体管、制作方法、功率器件及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113421919A true CN113421919A (zh) | 2021-09-21 |
Family
ID=77713211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110593560.2A Pending CN113421919A (zh) | 2021-05-28 | 2021-05-28 | 绝缘栅双极型晶体管、制作方法、功率器件及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113421919A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1950947A (zh) * | 2004-05-12 | 2007-04-18 | 株式会社丰田中央研究所 | 半导体器件 |
| CN101308872A (zh) * | 2007-05-17 | 2008-11-19 | 株式会社日立制作所 | 半导体装置 |
| CN102683402A (zh) * | 2012-04-24 | 2012-09-19 | 电子科技大学 | 一种平面栅电荷存储型igbt |
| US20140138738A1 (en) * | 2012-11-22 | 2014-05-22 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| CN109065621A (zh) * | 2018-08-29 | 2018-12-21 | 电子科技大学 | 一种绝缘栅双极晶体管及其制备方法 |
| CN110504310A (zh) * | 2019-08-29 | 2019-11-26 | 电子科技大学 | 一种具有自偏置pmos的ret igbt及其制作方法 |
-
2021
- 2021-05-28 CN CN202110593560.2A patent/CN113421919A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1950947A (zh) * | 2004-05-12 | 2007-04-18 | 株式会社丰田中央研究所 | 半导体器件 |
| CN101308872A (zh) * | 2007-05-17 | 2008-11-19 | 株式会社日立制作所 | 半导体装置 |
| CN102683402A (zh) * | 2012-04-24 | 2012-09-19 | 电子科技大学 | 一种平面栅电荷存储型igbt |
| US20140138738A1 (en) * | 2012-11-22 | 2014-05-22 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| CN109065621A (zh) * | 2018-08-29 | 2018-12-21 | 电子科技大学 | 一种绝缘栅双极晶体管及其制备方法 |
| CN110504310A (zh) * | 2019-08-29 | 2019-11-26 | 电子科技大学 | 一种具有自偏置pmos的ret igbt及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8704292B2 (en) | Vertical capacitive depletion field effect transistor | |
| US9190492B2 (en) | Semiconductor device with improved linear and switching operating modes | |
| JP2005510059A (ja) | 電界効果トランジスタ半導体デバイス | |
| US11888022B2 (en) | SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof | |
| US20140097489A1 (en) | Semiconductor device having localized charge balance structure and method | |
| WO2019044922A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| CN110518059B (zh) | 具有电荷平衡耐压层的纵向浮空场板器件及其制造方法 | |
| CN114664929B (zh) | 一种集成异质结二极管的分离栅SiC MOSFET及其制作方法 | |
| CN105489644B (zh) | Igbt器件及其制作方法 | |
| JP2003518748A (ja) | 自己整合されたシリコンカーバイトｌｍｏｓｆｅｔ | |
| CN114784108A (zh) | 一种集成结势垒肖特基二极管的平面栅SiC MOSFET及其制作方法 | |
| CN112701159A (zh) | 一种多沟道沟槽绝缘栅双极型晶体管及其制造方法 | |
| CN111697078A (zh) | 高雪崩耐量的vdmos器件及制备方法 | |
| KR20210122946A (ko) | 초접합 파워 mosfet | |
| US8030706B2 (en) | Power semiconductor device | |
| CN110504313B (zh) | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 | |
| JP2019129300A (ja) | 半導体装置とその製造方法 | |
| CN110504314B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| US6355944B1 (en) | Silicon carbide LMOSFET with gate reach-through protection | |
| CN108010964A (zh) | 一种igbt器件及制造方法 | |
| CN116053325A (zh) | 一种高电阻场板屏蔽栅沟槽型场效应管器件及制造方法 | |
| CN112993007A (zh) | 超结结构及超结器件 | |
| CN113421919A (zh) | 绝缘栅双极型晶体管、制作方法、功率器件及电子设备 | |
| CN111244157B (zh) | 一种横向半导体器件及其制造方法 | |
| US20210134989A1 (en) | Semiconductor device and method of manufacturing thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210921 |