TWI535006B - 絕緣閘極雙極性電晶體及其製造方法 - Google Patents

Description

絕緣閘極雙極性電晶體及其製造方法

本發明實施例係有關於一種絕緣閘極雙極性電晶體及其製造方法，特別是有關於一種改善閂鎖現象(Latch-up)之絕緣閘極雙極性電晶體及其製造方法。

目前電源管理積體電路(power management integrated circuit，PMIC)最常應用絕緣閘極雙極性電晶體(insulated gate bipolar transistor，IGBT)做為開關元件。IGBT結合了金氧半導體場效電晶體(MOSFET)之驅動電流小及快速切換的特性與雙極性電晶體(BJT)之耐高電流與導通電阻小特性。半導體產業係持續地發展低關閉損失(turn-off loss)及低導通電壓(on-voltage，Vce on)的IGBT。然而，習知技術的IGBT的導通電壓與關閉損失之間係難以權衡。當降低IGBT的導通電壓時，會增加IGBT的關閉損失。反之，當降低IGBT的關閉損失時，會增加IGBT的導通電壓。

IGBT在集極與射極之間有一個寄生PNPN晶體閘流管(thyristors)。當晶體閘流管導通時，會使集極與射極之間的電流量增加，對等效MOSFET的控制能力降低，通常還會引起器件擊穿問題。上述晶體閘流管導通現象被稱為閂鎖現象。

因此，在此技術領域中，有需要一種新穎的絕緣閘極雙極性電晶體及其製造方法，以改善上述缺點。

本發明之一實施例係提供一種絕緣閘極雙極性電晶體。上述絕緣閘極雙極性電晶體包括一主體，具有一頂面和一底面；一漂移區，位於上述主體內，且接近於上述主體的上述頂面，其中上述漂移區具有一第一導電類型；一集極區，從上述主體的上述底面延伸至部分上述主體中，其中上述集極區具有相對於上述第一導電類型的一第二導電類型；一第一閘極結構、一第二閘極結構和一第三閘極結構，位於上述漂移區上，且彼此隔開；一第一井區，位於上述漂移區上，且位於上述第一閘極結構和上述第二閘極結構之間，其中上述第一井區具有上述第二導電類型；一第二井區，位於上述漂移區上，且位於上述第一閘極結構和上述第三閘極結構之間，其中上述第二井區具有上述第二導電類型；一第一射極區，從上述主體的上述頂面延伸至上述第一井區中，其中上述第一射極區具有上述第一導電類型；一第二射極區，從上述主體的上述頂面延伸至上述第二井區中，其中上述第二射極區具有上述第一導電類型，其中上述第一射極區與上述第二射極區電性連接，其中從上述第一射極區與上述第一井區之間沿一方向的一第一界面至上述第一井區與上述漂移區之間沿該方向的一第二界面的一第一距離不同於從上述第二射極區與上述第二井區之間沿該方向的一第三界面至上述第二井區與上述漂移區之間沿該方向的一第四界面的一第二距離。

本發明之另一實施例係提供一種絕緣閘極雙極性電晶體。上述絕緣閘極雙極性電晶體包括一漂移區，具有一第一導電類型，上述漂移區具有一第一側與相對於上述第一側的一第二側；一集極區，具有相對於上述第一導電類型的一第二導電類型，上述集極區位於上述漂移區之上述第一側；一第一閘極結構、一第二閘極結構和一第三閘極結構，彼此隔開，其中上述第一閘極結構、上述第二閘極結構和上述第三閘極結構位於上述漂移區的上述第二側；一第一井區，位於上述漂移區上，且位於上述第一閘極結構和上述第二閘極結構之間，其中上述第一井區具有上述第二導電類型；一第二井區，位於上述漂移區上，且位於上述第一閘極結構和上述第三閘極結構之間，其中上述第二井區具有上述第二導電類型；其中上述第一井區沿一方向的一第一長度大於上述第二井區沿上述方向的一第二長度。一第一射極區，位於上述第一井區中，其中上述第一射極區具有上述第一導電類型；一第二射極區，位於上述第二井區中，其中上述第二射極區具有上述第一導電類型，其中上述第一射極區與上述第二射極區電性連接。

本發明之又一實施例係提供一種絕緣閘極雙極性電晶體的製造方法。上述絕緣閘極雙極性電晶體的製造方法包括於一具有第一導電型摻雜的半導體層中摻雜一第二導電類型之摻質，以形成具有上述第二導電類型之一第一井區；於上述半導體層上定義一第一閘極結構、一第二閘極結構以及一第三閘極結構，其中上述第一井區位於上述第一閘極結構與上述第二閘極結構之間；於上述第一閘極結構與上述第三閘極結構 之間的上述半導體層中摻雜上述第二導電類型之摻質，以形成具有上述第二導電類型之一第二井區，其中上述第一井區沿一方向的一第一長度大於上述第二井區沿上述方向的一第二長度；利用一摻雜方式，分別於上述第一井區與上述第二井區中形成一第一射極區與一第二射極區；於上述半導體層相對於上述第一井區與上述第二井區之一側形成一集極區；其中，上述第一井區與第二井區分別與接觸至少上述第一閘極結構、上述第二閘極結構與上述第三閘極結構之一者，以於上述第一井區與上述第二井區中分別形成一第一半導體通道與一第二半導體通道。

500a~500f‧‧‧絕緣閘極雙極性電晶體

200‧‧‧主體

201‧‧‧頂面

202‧‧‧漂移區

203‧‧‧底面

204‧‧‧緩衝區

205、207‧‧‧表面

206‧‧‧集極區

208、208a、208b‧‧‧第一井區

210、210a、210b‧‧‧第二井區

212、212a、212b‧‧‧第二射極區

214、214a、214b‧‧‧第一射極區

216、216a、216b‧‧‧第二射極接觸區

217、217a、217b‧‧‧第二溝槽

218、218a、218b‧‧‧第一射極接觸區

219、219a、219b‧‧‧第一溝槽

220a‧‧‧第一閘極溝槽

220b‧‧‧第二閘極溝槽

220c‧‧‧第三閘極溝槽

222a、222b、222c、222d、222e、322a、322b、522a、522b、522c、522d、522e‧‧‧閘極絕緣層

224a、224b、224c、224d、224e、324a、324b、524a、524b、524c、524d、524e‧‧‧閘極

226a、326a、526a、626a‧‧‧第一閘極結構

226b、326b、526b、626b‧‧‧第二閘極結構

226c、526c‧‧‧第三閘極結構

226d、526d‧‧‧第四閘極結構

226e、526e‧‧‧第五閘極結構

227a、227b、227c、227d、227e、327a、327b‧‧‧側壁

229a、229b、229c、229d、229e、329a、329b‧‧‧底面

230、230a、230b、232、232a、232b、234、234a、234b、236、236a、236b、330、330a、330b、332、332a、332b、334、334a、334b、336、336a、336b‧‧‧界面

240‧‧‧方向

246、246a、246b‧‧‧第二接觸插塞

248、248a、248b‧‧‧第一接觸插塞

250‧‧‧介電層

A1、A2、C1、C2‧‧‧距離

B1、B2、D1、D2‧‧‧深度

W1、W2‧‧‧寬度

第1~6圖顯示本發明一些實施例之絕緣閘極雙極性電晶體之剖面示意圖。

第7圖為本發明一些實施例之絕緣閘極雙極性電晶體之製程流程圖。

為了讓本發明之目的、特徵、及優點能更明顯易懂，下文特舉實施例，並配合所附圖示，做詳細之說明。本發明說明書提供不同的實施例來說明本發明不同實施方式的技術特徵。其中，實施例中的各元件之配置係為說明之用，並非用以限制本發明。且實施例中圖式標號之部分重複，係為了簡化說明，並非意指不同實施例之間的關聯性。

本發明實施例係提供一種絕緣閘極雙極性電晶體 (IGBT)及其製造方法。本發明實施例之IGBT可為垂直式IGBT或水平式IGBT。在IGBT為垂直式IGBT之實施例中，在操作上述IGBT時，會在閘極結構和N型射極區之間施加一預定電壓，而會於P型基極層中沿容納閘極結構的閘極溝槽側壁的位置形成通道(channel)。因此，IGBT的集極和射極會導通而使電流通過上述通道，且上述預定電壓即集極-射極導通電壓(collector-emitter turn on voltage(Vce(on)))。本發明實施例之IGBT係於閘極結構的兩側分別設置不同深(寬)度的P型井區，以做為P型基極層。上述兩個不同深(寬)度的P型井區會分別與設置於其上的N型射極區之間相距不同的垂直(水平)距離，使IGBT具有兩種不同的通道長度。本發明實施例之IGBT的深度較淺(寬度較小)的P型井區(P型基極層)可進一步縮短從集極至射極的電流路徑，以進一步降低IGBT的集極-射極導通電壓。並且，本發明實施例之IGBT可提升崩潰電壓，降低關閉損失且具有較佳的閂鎖現象電流密度。

第1圖顯示本發明一實施例之一IGBT 500a之剖面示意圖。在本實施例中，IGBT 500a可視為一垂直式IGBT的單位晶胞(unit cell)500a。因此，可依設計週期性設置複數個IGBT 500a以形成一IGBT陣列(IGBT array)。在本發明一實施例中，可依設計重複設置同方向的單位晶胞500a。在本發明另一實施例中，可依設計交錯設置鏡向前與鏡向後的單位晶胞500a，使其兩兩成對且彼此對稱。請參考第1圖，IGBT 500a可包括一主體200，其具有一頂面201和一底面203。

主體200內包括一漂移區202、一集極區206、一緩 衝區204。漂移區202接近於上述主體200的頂面201，且漂移區202具有一第一導電類型。集極區206從上述主體200的底面203延伸至部分主體200中，且集極區206具有相對於上述第一導電類型的一第二導電類型。緩衝區204位於漂移區202和集極區206之間，且緩衝區204的兩個彼此相對的表面205、207係分別與漂移區202和集極區206接觸，其中緩衝區204具有第一導電類型。在本發明一實施例中，可利用化學氣相沉積法(CVD)或分子束磊晶法(MBE)形成漂移區202、集極區206和緩衝區204。在此實施例中，可採用一具有第二導電類型(例如P型)的基板，於此基板上以上述方式形成漂移區202及緩衝區204。值得注意的是，說明書描述的”第一導電類型”和”第二導電類型”互為相反的導電類型。舉例來說，當”第一導電類型”為n型，則”第二導電類型”為p型。或者，當”第一導電類型”為p型，則”第二導電類型”為n型。在本發明一實施例中，”第一導電類型”為n型，而”第二導電類型”為p型。

如第1圖所示，IGBT 500a更包括一第一閘極結構226a、一第二閘極結構226b和一第三閘極結構226c(以下簡稱閘極結構226a~226c)，位於漂移區202上，且彼此隔開。閘極結構226a~226c係電性連接至閘極電極(Gate electrode)。閘極結構226a~226c係接近主體200的頂面201。IGBT 500a更包括一第一閘極溝槽220a、一第二閘極溝槽220b和一第三閘極溝槽220c(以下簡稱閘極溝槽220a~220c)，從主體200的頂面201延伸至部分漂移區202中。閘極結構226a~226c分別位於閘極溝槽220a~220c內。閘極結構226a~226c包括複數個閘極絕緣層 222a~222c以及複數個閘極224a~224c。如第1圖所示，閘極絕緣層222a~222c分別襯墊於閘極溝槽220a~220c的底面229a~229c和相對側壁227a~227c上。閘極224a~224c分別填入閘極溝槽220a~220c中，且分別位於該些閘極絕緣層222a~222c上。

IGBT 500a更包括一第一井區208和一第二井區210，從主體200的頂面201延伸至漂移區202上。因此，第一井區208和第二井區210的頂面對齊於主體200的頂面201。第一井區208係位於閘極結構226a、226c之間，第二井區210係位於閘極結構226a、226b之間。第一井區208和第二井區210分別相鄰閘極結構226a的相對側壁227a。第一井區208和第二井區210具有與漂移區202相反的第二導電類型。在本發明一實施例中，第一井區208和第二井區210也做為基極區的一部分。在本發明一實施例中，可利用離子植入方式於漂移區202上形成第一井區208和第二井區210。在本發明一實施例中，可設計第一井區208的深度D1不同於第二井區210的深度D2。舉例來說，第一井區208的深度D1(從主體200的頂面201至第一井區208與漂移區202之間的一界面232的垂直距離)大於第二井區210的深度D2(從主體200的頂面201至第二井區210下方邊界的垂直距離)。第一井區208的深度D1和第二井區210的深度D2皆小於閘極溝槽220a~220c的深度B1(上述閘極溝槽220a~220c的底面229a~229c至主體200的頂面201的垂直距離)。另外，在本發明一實施例中，第一井區208具有一第一摻質濃度，第二井區210可具有不同於上述第一摻質濃度的一第二摻質濃度。舉例來說， 第一井區208的第一摻質濃度小於第二井區210的第二摻質濃度。在本發明其他實施例中，第一井區208和第二井區210可具有相同的摻質濃度。

IGBT 500a更包括一第一射極區214和一第二射極區212。在本發明一實施例中，第一射極區214從主體200的頂面201延伸至第一井區208中，第二射極區212從主體200的頂面201延伸至第二井區210中。在本發明一實施例中，第一射極區214和第二射極區212具有與漂移區202相同的第一導電類型。在一實施例中，第一射極區214和第二射極區212具有相同的深度，且上述第一井區208的深度D1不同於上述第二井區210的深度D2。在另一實施例中，第一射極區214和第二射極區212具有近似但不一定完全相等的深度。因此，從第一射極區214與第一井區208之間沿大體上垂直主體200的頂面201的方向240(即法線方向240)的一界面230至第一井區208與漂移區202之間沿方向240的界面232的一距離A1不同於從第二射極區212與第二井區210之間沿方向240的一界面234至第二井區210與漂移區202沿方向240的一界面236的一距離A2。意即第一射極區214與第一井區208之間的深度差(即距離A1)不同於第二射極區212與第二井區210之間的深度差(即距離A2)。舉例來說，上述距離A1大於距離A2。

IGBT 500a更包括一介電層250，覆蓋閘極結構226a~226c，且覆蓋第一射極區214和第二射極區212。在本發明一實施例中，在第一井區208中係具有穿過介電層250和第一射極區214和部分主體200的第一溝槽219，在第二井區210中係 具有穿過介電層250和第二射極區212和部分主體200的第二溝槽217。

IGBT 500a更包括一第一射極接觸區218和一第二射極接觸區216，第一射極接觸區218位於第一溝槽219的底部，第二射極接觸區216位於第二溝槽217的底部。在一實施例中，第一射極接觸區218係從界面230延伸至第一井區208中，且相鄰於第一射極區214。第二射極接觸區216係從界面234延伸至第二井區210中，且相鄰於第二射極區212。第一射極接觸區218和第二射極接觸區216的頂面可對齊第一射極區214和第二射極區212的底面。第一射極接觸區218和第二射極接觸區216具有與漂移區202相反的第二導電類型。第一射極接觸區218和第二射極接觸區216可用以降低第一井區208與第二井區210的電阻，以做為第二井區210與第一井區208的射極接觸區。第一射極區214和第一射極接觸區218可藉由填入第一溝槽219的第一接觸插塞248電性連接至一射極電極，第二射極區212和第二射極接觸區216可藉由填入第二溝槽217的第二接觸插塞246電性連接至上述射極電極。第一接觸插塞248和第二接觸插塞246可電性連接在一起。

IGBT 500a的集極區206係電性連接至一集極電極。

如第1圖所示，第一井區208與第二井區210會分別與設置於其上的第一射極區214與第二射極區212之間沿方向240相距不同的垂直距離A1、A2。當於閘極結構226a~226c與第二射極區212、第一射極區214之間施加一預定電壓使集極和 射極導通時，會於第二井區210與第一井區208中沿閘極溝槽220a~220c的側壁227a~227c的位置形成通道使電流通過。因此，上述距離A1、A2可定義為IGBT 500a的通道長度(channel length)。本發明一實施例之IGBT 500a因為設計具有兩個不同深度的第一井區208與第二井區210，所以，閘極結構226a的兩側會具有至少兩種不同的通道長度(A1和A2)。在如第1圖所示，深度較淺之第二井區210(P型基極層)可進一步縮短從集極至射極的電流路徑，具有較短的通道長度(A2)，以進一步降低IGBT 500a的集極-射極導通電壓。另一方面，深度較深之第一井區208的摻質濃度可設計小於或等於深度較淺之第二井區210的摻質濃度。因此，深度較淺之第二井區210可提升集極-射極導通電壓，深度較深之第一井區208可降低關閉損失，且IGBT 500a可具有較佳的閂鎖現象電流密度。

第2圖顯示本發明另一實施例之一IGBT 500b之剖面示意圖。在本實施例中，IGBT 500b可視為一垂直式IGBT的單位晶胞500b。因此，可依設計週期性設置複數個IGBT 500b以形成一IGBT陣列。上述圖式中的各元件如有與第1圖所示相同或相似的部分，則可參考前面的相關敍述，在此不做重複說明。

如第2圖所示之IGBT 500b與第1圖所示之IGBT 500a之間的不同處為，閘極結構226a、226b之間具有第一井區208a與第二井區210a。閘極結構226a、226c之間具有第一井區208b與第二井區210b。在此實施例中，第一井區208a與第二井區210a係彼此相鄰，第一井區208b與第二井區210b係彼此相鄰。 在一實施例中，第一井區208a、208b與第二井區210a、210b可以閘極結構226a為中心左右對稱設置。如第2圖所示，第二井區210a、210b分別相鄰閘極結構226a的相對側壁227a。第二井區210a係藉由第一井區208a與閘極結構226b隔開，且第二井區210b係藉由第一井區208b與閘極結構226c隔開。

如第2圖所示，閘極結構226a、226b之間包括一第一射極區214a和一第二射極區212a。在本發明一實施例中，第一射極區214a從主體200的頂面201延伸至第一井區208a中，第二射極區212a從主體200的頂面201延伸至第二井區210a中。類似地，閘極結構226a、226c之間包括一第一射極區214b和一第二射極區212b。第一射極區214b從主體200的頂面201延伸至第一井區208b中，第二射極區212b從主體200的頂面201延伸至第二井區210b中。

如第2圖所示，第一射極區214a、214b和第二射極區212a、212b具有與漂移區202相同的第一導電類型。在本發明一實施例中，第一射極區214a、214b和第二射極區212a、212b具有相同的深度，且第一井區208a、208b的深度D1不同於第二井區210a、210b的深度D2。在另一實施例中，第一射極區214a、214b和第二射極區212a、212b具有近似但不一定完全相等的深度。從第一射極區214a與第一井區208a之間沿大體上垂直主體200的頂面201的方向240(即主體200的法線方向240)的一界面230a至第一井區208a與漂移區202之間沿方向240的界面232a相距一距離A1，從第一射極區214b與第一井區208b之間沿方向240的一界面230b至第一井區208b與漂移區202之間沿方向240 的界面232b也相距上述距離A1。從第二射極區212a與第二井區210a之間沿方向240的一界面234a至第二井區210a與漂移區202沿方向240的一界面236a相距一距離A2，從第二射極區212b與第二井區210b之間沿方向240的一界面234b至第二井區210b與漂移區202沿方向240的一界面236b也相距上述距離A2。在本發明一實施例中，上述距離A1不同於距離A2。意即第一射極區214a、214b與第一井區208a、208b之間的深度差(即距離A1)不同於第二射極區212a、212b與第二井區210a、210b之間的深度差(即距離A2)。舉例來說，上述距離A1大於距離A2。

請同時參照第1圖與第2圖，第2圖中的IGBT 500b的第一射極接觸區218和第二射極接觸區216的結構、位置與形成方式與第1圖中的IGBT 500a的第一射極接觸區218和第二射極接觸區216的結構、位置與形成方式類似，在此不加贅述。

如第2圖所示，IGBT 500b的集極區206係電性連接至一集極電極。

第3圖顯示本發明再一實施例之一IGBT 500c之剖面示意圖。在本實施例中，IGBT 500c由兩個垂直式IGBT的單位晶胞以閘極結構226a為中心彼此鏡向設置而成。因此，可依設計週期性設置複數個IGBT 500c以形成一IGBT陣列。上述圖式中的各元件如有與第1、2圖所示相同或相似的部分，則可參考前面的相關敍述，在此不做重複說明。

如第3圖所示，IGBT 500c與第2圖所示之IGBT 500b之間的不同處為，IGBT 500c更包括一第四閘極結構226d和一第五閘極結構226e(以下簡稱閘極結構226d、226e)。閘極 結構226d、226e分別設置於一第四閘極溝槽220d和一第五閘極溝槽220e(以下簡稱閘極溝槽220d、220e)中。閘極結構226d位於第一井區208a和第二井區210a之間，閘極結構226e位於第一井區208b和第二井區210b之間。閘極結構226a~226e皆電性連接至閘極電極。

在本發明一實施例中，可設計第一井區208a、208b的深度D1不同於第二井區210a、210b的深度D2，例如使第一井區208a、208b的深度D1大於第二井區210a、210b的深度D2。第一井區208a、208b的深度D1和第二井區210a、210b的深度D2皆小於閘極溝槽220a~220e的深度(上述閘極溝槽220a~220e的底面229a~229e至主體200的頂面201的垂直距離)。在本發明一實施例中，由於閘極溝槽220a的相對側壁227a皆鄰接深度較淺的第二井區210。所以，閘極溝槽220a的深度B2可設計小於閘極溝槽220d、220e的深度B1。

在第3圖所示，閘極結構226d、226e包括複數個閘極絕緣層222d、222e以及複數個閘極224d、224e。閘極絕緣層222d、222e分別襯墊於閘極溝槽220d、220e的底面229d、229e和相對側壁227d、227e上。閘極224d、224e分別填入閘極溝槽220d、220e中，且分別位於該些閘極絕緣層222d、222e上。

如第3圖所示之IGBT 500c，第一射極區214a環繞一第一射極接觸區218a，且相鄰於閘極結構226b、226d。第一射極區214b環繞一第一射極接觸區218b，且相鄰於閘極結構226c、226e。第二射極區212a環繞一第二射極接觸區216a，且相鄰於閘極結構226a、226d。第二射極區212b環繞一第二射極 接觸區216b，且相鄰於閘極結構226a、226e。在本發明一實施例中，第一射極區214a、214b和第二射極區212a、212b具有與漂移區202相同的第一導電類型，第一射極接觸區218a、218b和第二射極接觸區216a、216b具有與漂移區202相反的第二導電類型，且第一射極區214a、214b、第二射極區212a、212b、第一射極接觸區218a、218b和第二射極接觸區216a、216b皆電性連接至射極電極。第一射極區214a和第一射極接觸區218a係藉由填入第一溝槽219a的第一接觸插塞248a電性連接至射極電極。第一射極區214b和第一射極接觸區218b係藉由填入第一溝槽219b的第一接觸插塞248b電性連接至射極電極。第二射極區212a和第二射極接觸區216a係藉由填入第二溝槽217a的第二接觸插塞246a電性連接至射極電極。第二射極區212b和第二射極接觸區216b係藉由填入第二溝槽217b的第二接觸插塞246b電性連接至射極電極。第一接觸插塞248a、248b和第二接觸插塞246a、246b可電性連接在一起。

在本發明一實施例中，第一射極區214a、214b和第二射極區212a、212b具有相同的深度，且第一井區208a、208b的深度D1不同於第二井區210a、210b的深度D2。在另一實施例中，第一射極區214a、214b和第二射極區212a、212b具有近似的深度，但不一定完全相等。因此，從第一射極區214a與第一井區208a之間沿大體上垂直主體200的頂面201的方向240的一界面230a至第一井區208a與漂移區202之間沿方向240的界面232a相距一距離A1，從第一射極區214b與第一井區208b之間沿方向240的一界面230b至第一井區208b與漂移區202之間沿 方向240的界面232b也相距上述距離A1。從第二射極區212a與第二井區210a之間沿方向240的一界面234a至第二井區210a與漂移區202沿方向240(即主體200的法線方向240)的一界面236a相距一距離A2，從第二射極區212b與第二井區210b之間沿方向240的一界面234b至第二井區210b與漂移區202沿方向240的一界面236b也相距上述距離A2。在本發明一實施例中，上述距離A1不同於距離A2。意即上述第一射極區214a、214b與第一井區208a、208b之間的深度差(即距離A1)不同於第二射極區212a、212b與第二井區210a、210b之間的深度差(即距離A2)。舉例來說，上述距離A1大於距離A2。

第4~6圖顯示本發明一些其他實施例之水平式IGBT 500d~500f之剖面示意圖。值得注意的是，IGBT 500d~500f的閘極結構係形成於主體200的頂面201上。在本發明一實施例中，閘極結構包括一閘極絕緣層和一閘極。閘極絕緣層位於主體200的頂面201上，且閘極位於閘極絕緣層上。舉例來說，如第4、5圖所示，IGBT 500d、500e的閘極結構526a~526c位於主體200的頂面201上。閘極結構526a~526c分別包括位於主體200的頂面201上的閘極絕緣層522a~522c，以及位於閘極絕緣層522a~522c上的閘極524a~524c。舉例來說，如第6圖所示，IGBT 500f的閘極結構526a~526e位於主體200的頂面201上。閘極結構526a~526e分別包括位於主體200的頂面201上的閘極絕緣層522a~522e，以及位於閘極絕緣層522a~522e上的閘極524a~524e。

如第4圖所示之IGBT 500d，第二井區210係延伸至 閘極結構526a、526b的下方，且與閘極結構526a、526b部分重疊。第一井區208係延伸至閘極結構526a、526c的下方，且與閘極結構526a、526c部分重疊。

如第4圖所示，在本發明一實施例中，第一射極區214和第二射極區212具有相同的寬度，且第一井區208的寬度W1不同於第二井區210的寬度W2。在另一實施例中，第一射極區214和第二射極區212具有近似但不一定完全相等的寬度。從第一射極區214與第一井區208之間沿大體上平行主體200的頂面201的方向242的一界面330至第一井區208與漂移區202之間沿方向242的一界面332相距一距離C1。從第二射極區212與第二井區210之間沿方向242的一界面334至第二井區210與漂移區202沿方向242的一界面336相距一距離C2。在本發明一實施例中，上述距離C1不同於距離C2。舉例來說，上述距離C1大於距離C2。當於閘極結構526a~526c與第二射極區212、第一射極區214之間施加一預定電壓使集極和射極導通時，會於第二井區210與第一井區208中分別與閘極結構526a~526c的重疊部分形成通道使電流通過。因此，上述水平距離C1、C2可定義為IGBT 500d的通道長度(channel length)。本發明一實施例之IGBT 500d因為設計具有兩個不同寛度的第一井區208與第二井區210，所以，閘極結構526a~526c的兩側會具有至少兩種不同的通道長度(C1和C2)。在如第4圖所示，寛度較小之第二井210(P型基極層)可進一步縮短從集極至射極的電流路徑，具有較短的通道長度(C2)，以進一步降低IGBT 500d的集極-射極導通電壓。另一方面，寛度較大之第一井區208的摻質濃度可設 計小於或等於寛度較小之第二井區210的摻質濃度。因此，寛度較小之第二井區210可提升集極-射極導通電壓，寛度較大之第一井區208可降低關閉損失，且IGBT 500d可具有較佳的閂鎖現象電流密度。

如第5圖所示之IGBT 500e，第二井區210a、210b係延伸至閘極結構526a的下方，且與閘極結構526a部分重疊。第一井區208a係延伸至閘極結構526b的下方，且與閘極結構526b部分重疊。第一井區208b係延伸至閘極結構526c的下方，且與閘極結構526c部分重疊。在此實施例中，第一井區208a與第二井區210a係彼此相鄰，第一井區208b與第二井區210b係彼此相鄰。在一實施例中，第一井區208a、208b與第二井區210a、210b可以閘極結構526a為中心左右對稱設置。

在本發明一實施例中，第一射極區214a、214b和第二射極區212a、212b具有相同的寬度，且第一井區208a、208b的寬度W1不同於第二井區210a、210b的寬度W2。在另一實施例中，第一射極區214a、214b和第二射極區212a、212b具有近似的寬度，但不一定完全相等。因此，從第一射極區214a與第一井區208a之間沿大體上平行於主體200的頂面201的方向242的一界面330a至第一井區208a與漂移區202之間沿方向242的一界面332a相距一距離C1，從第一射極區214b與第一井區208b之間沿方向242的一界面330b至第一井區208b與漂移區202之間沿方向242的界面332b也相距上述距離C1。從第二射極區212a與第二井區210a之間沿方向242的一界面334a至第二井區210a與漂移區202沿方向242的一界面336a相距一距離C2，從第 二射極區212b與第二井區210b之間沿方向242的一界面334b至第二井區210b與漂移區202沿方向242的一界面336b也相距上述距離C2。在本發明一實施例中，上述距離C1不同於距離C2。意即上述第一射極區214a、214b與第一井區208a、208b之間的寛度差(即距離C1)不同於第二射極區212a、212b與第二井區210a、210b之間的寛度差(即距離C2)。舉例來說，上述距離C1大於距離C2。

如第6圖所示之IGBT 500f，第二井區210b係延伸至閘極結構526a、526d的下方，且與閘極結構526a、526d部分重疊。第二井區210a係延伸至閘極結構526a、526e的下方，且與閘極結構526a、526e部分重疊。另外，第一井區208b係延伸至閘極結構526b、526d的下方，且與閘極結構526b、526d部分重疊。第一井區208a係延伸至閘極結構526c、526e的下方，且與閘極結構526c、526e部分重疊。在本實施例中，IGBT 500f由兩個水平式IGBT的單位晶胞以閘極結構526a為中心彼此鏡向設置而成。因此，可依設計週期性設置複數個IGBT 500f以形成一IGBT陣列。上述圖式中的各元件如有與第4、5圖所示相同或相似的部分，則可參考前面的相關敍述，在此不做重複說明。

如第1~6圖所示，本發明一些實施例之IGBT 500a~500f包括一漂移區202，具有一第一導電類型，上述漂移區具有一第一側(接近表面205的一側)與相對於上述第一側的一第二側(接近頂面201的一側)。一集極區206，具有相對於上述第一導電類型的一第二導電類型，上述集極區206位於上述 漂移區202之上述第一側。一第一閘極結構(例如閘極結構226a/526a)、一第二閘極結構(例如閘極結構226b/526b)和一第三閘極結構(例如閘極結構226c/526c)，彼此隔開，其中上述第一閘極結構、上述第二閘極結構和上述第三閘極結構位於上述漂移區的上述第二側。一第一井區(例如第一井區208、208a、208b)，位於上述漂移區202上，且位於上述第一閘極結構和上述第二閘極結構之間，其中上述第一井區具有上述第二導電類型。一第二井區(例如第二井區210、210a、210b)，位於上述漂移區202上，且位於上述第一閘極結構和上述第三閘極結構之間。上述第二井區具有上述第二導電類型。上述第一井區沿一方向(例如方向240/242)的一第一長度(例如深度D1/寬度W1)大於上述第二井區沿上述方向的一第二長度(例如深度D2/寬度W2)。一第一射極區(例如第一射極區214/214a/214b)，位於上述第一井區中，其中上述第一射極區具有上述第一導電類型。一第二射極區(例如第二射極區212/212a/212b)，位於上述第二井區中，其中上述第二射極區具有上述第一導電類型。上述第一射極區與上述第二射極區電性連接。

第7圖為如第1~3圖所示之本發明一些實施例之IGBT 500a~500c之製程流程圖。另外，第4~6圖所示之本發明一些實施例之IGBT 500d~500f之製程流程圖與第7圖的差異僅在於，第4~6圖所示之IGBT 500d~500f之製程流程係先進行步驟904，接著進行步驟902，再進行步驟906，而剩餘的步驟皆相同，因此不予贅述。請同時參考第1~3圖，首先，提供一半導體層例如半導體基板，其具有一頂面和一底面。在一實施例 中，半導體基板可為具有第一導電型(例如N型)的半導體基板，其摻質濃度前述IGBT 500a~500f中的漂移區202的摻質濃度相符，如此一來，於後續製程中，即可將半導體基板的某個區域定義為漂移區，而無須透過額外的製程形成漂移區。在另一實施例中，前述半導體基板的底面可預先透過熱擴散(thermal diffusion)的方式形成具有第一導電型的緩衝區(例如第1~6圖的緩衝區204)。舉例來說，可先針對一半導體基板(例如N型基板)進行摻雜與熱擴散製程，分別於半導體基板相對的兩個表面延伸至半導體基板中形成一緩衝區，接著再將此半導體基板沿著與上述兩個表面平行的方向對切成兩個半導體基板，對切後的基板的一面具有部分上述緩衝區，另一面則不具有緩衝區，接著即可在未具有緩衝區的表面進行後續的步驟(例如步驟902~918)。在一實施例中，半導體基板可為矽基板。在本發明其他實施例中，可利用鍺化矽、塊狀半導體、應變半導體、化合物半導體，或其他常用之半導體基板做為半導體基板。

接著，進行步驟902，對半導體基板的頂面進行另一道摻雜製程，以於半導體基板中形成一第一井區。在本發明一實施例中，第一井區位於漂移區上，且具有相對於第一導電類型的一第二導電類型。

接著，進行步驟904，於半導體基板上形成彼此隔開的第一閘極結構、第二閘極結構和第三閘極結構。步驟904更包括於半導體基板上形成第四閘極結構及第五閘極結構。

在第1~3圖所示之實施例中，形成閘極結構226a~226e包括對半導體基板進行一微影蝕刻製程，從半導體 基板的頂面201移除部分半導體基板，以形成複數個閘極溝槽220a~220e。閘極溝槽220a~220e從半導體基板的頂面201延伸至漂移區202中。接著，進行例如化學氣相沉積法或原子層沉積法(ALD)之一薄膜沉積製程或一旋轉塗佈製程，分別於閘極溝槽220a~220e的底面229a~229e和相對側壁227a~227e上順應性形成一閘極絕緣材料(圖未顯示)。接著，進行包括物理氣相沉積法(PVD)、化學氣相沉積法或原子層沉積法或其他類似方式之一薄膜沉積製程，於上述閘極絕緣材料上全面性形成一閘極導電材料，並填入閘極溝槽220a~220e中。之後，進行包括化學機械研磨法(CMP)或回蝕刻法(etching back)或其他類似方式之一平坦化製程(planarized process)，移除位於半導體基板的頂面201上多餘的上述閘極絕緣材料和閘極導電材料，以分別於閘極溝槽220a~220e的底面229a~229e和相對側壁227a~227e上形成複數個閘極絕緣層222a~222e，並分別於閘極絕緣層222a~222e上形成複數個閘極224a~224e。閘極224a~224e係填入上述閘極溝槽220a~220e中。

在第4~6圖所示之實施例中，形成閘極結構526a~526e包括進行例如化學氣相沉積法或原子層沉積法之一薄膜沉積製程或一旋轉塗佈製程，於半導體基板的頂面上形成順應性形成一閘極絕緣材料(圖未顯示)。接著，進行包括物理氣相沉積法、化學氣相沉積法或原子層沉積法或其他類似方式之一薄膜沉積製程，於上述閘極絕緣材料上全面性形成一閘極導電材料。之後，進行一圖案化製程，移除部分閘極導電材料和閘極絕緣材料，直到暴露出半導體基板的頂面為止，以分別 於半導體基板的頂面上形成複數個閘極絕緣層圖案522a~522e，並分別於上述閘極絕緣層522a~522e上形成複數個閘極524a~524e。然後，可利用一薄膜沉積製程及後續之一回蝕刻製程，於閘極524a~524e的相對側壁上形成絕緣間隙壁。經過上述製程之後，係於半導體基板的頂面201上形成彼此隔開的閘極結構526a~526e。

接著，進行步驟906，對半導體基板的頂面進行另一道摻雜製程，以於該半導體基板中形成一第二井區。第二井區位於漂移區具有第二導電類型。其中，第一井區、第二井區及閘極結構下方之半導體基板將被定義為IGBT的漂移區(例如第1~6圖的漂移區202)。在第1~3圖所示之實施例中，可控制摻雜製程的能量和摻質劑量，使第一井區和第二井區的摻質濃度大於漂移區的摻質濃度，並使上述第一井區的深度不同於上述第二井區的深度。舉例來說，第一井區的深度大於上述第二井區的深度。另外，在一實施例中，可設計控制摻雜製程的能量和摻質劑量，使上述第一井區與第二井區具有相同或不同的摻質濃度。在第4~6圖所示之實施例中，可設計摻雜製程的使用的遮罩圖案(圖未顯示)，使上述第一井區的寬度不同於上述第二井區的寬度，且可控制摻雜製程的摻質劑量，使第一井區和第二井區的摻質濃度大於漂移區的摻質濃度，並使上述第一井區與第二井區具有相同或不同的摻質濃度。

在第1~3圖所示之實施例中，第一井區208和第二井區210至少有一側與閘極溝槽220a~220e之一者相鄰。在第4~6圖所示之實施例中，第一井區208和第二井區210至少有一 側與閘極結構526a~526e之一者部分重疊。詳細來說，在第1、4圖所示之實施例中，第一井區208位於閘極結構226a(或第4圖的526a)和閘極結構226c(或第4圖的526b)之間，第二井區210位於閘極結構226a(或526a)和閘極結構226b(或526b)之間。在第2、5圖所示之實施例中，第一井區208a、第二井區210a皆位於閘極結構226a、226b之間，第一井區208b、第二井區210b皆位於閘極結構226a、226c之間。

接著，進行步驟908，對半導體基板的頂面進行另一道摻雜製程，以分別於第一井區和第二井區上形成第一射極區和第二射極區，其中第一射極區和第二射極區具有第一導電類型。在本發明一實施例中，可控制摻雜製程的能量和摻質劑量，使第一射極區和第二射極區的摻質濃度大於第一井區和第二井區的摻質濃度。

接著，進行步驟910。於半導體基板的頂面上方全面性形成一介電層。上述介電層係用以將閘極電極與後續形成之射極電極電性絕緣。在本發明實施例中，介電層的材質可為氧化矽、氮化矽、氮氧化矽、硼磷矽玻璃(BPSG)、磷矽玻璃(PSG)、旋塗式玻璃(SOG)、或其它任何適合之介電材料、或上述之組合。在本發明實施例中，可藉由化學氣相沉積法或旋轉塗佈法形成介電層。在第1~3圖所示之實施例中，介電層250係覆蓋閘極溝槽220a~220e。在第4~6圖所示之實施例中，介電層250係覆蓋閘極結構526a~526e。

接著，進行步驟912，於半導體基板的頂面上形成一遮罩圖案(圖未顯示)，上述遮罩圖案暴露出部分介電層、第 一射極區和第二射極區。之後，進行一蝕刻製程，從半導體基板的頂面上方移除未被位於上述遮罩圖案覆蓋的介電層、第一射極區、第二射極區以及部分半導體基板，以於半導體基板中形成穿過介電層、第一射極區、第二射極區以及部分半導體基板的第一溝槽、第二溝槽，上述第一溝槽、第二溝槽分別延伸至第一井區和第二井區中。

接著，進行步驟914，對半導體基板的頂面進行一摻雜製程，以分別於第一溝槽和第二溝槽的底面下方形成第一射極接觸區、第二射極接觸區。在本發明一實施例中，第一射極接觸區、第二射極接觸區具有第二導電類型。在第1、4圖所示之實施例中，第一射極接觸區218相鄰於第一射極區214，第二射極接觸區216相鄰於第二射極區212。在第2、5圖所示之實施例中，第一射極接觸區218相鄰於第一射極區214b和第二射極區212b，第二射極接觸區216相鄰於第一射極區214a和第二射極區212a。在第3、6圖所示之實施例中，第一射極接觸區218a相鄰於第一射極區214a，且第一射極接觸區218b相鄰於第一射極區214b，第二射極接觸區216a相鄰於第二射極區212a，第二射極接觸區216b相鄰於第二射極區212b。前述實施例係以先形成溝槽再搭配摻雜製程以形成第一及第二射極接觸區，在其他實施例中，亦可僅使用摻雜製程，於預定區域形成第一及第二射極接觸區，透過此方式形成之第一及第二射極接觸區深度，將與第一及第二射極區的深度相當。

接著，進行步驟916，可利用包括濺鍍法、電鍍法之沉積製程，分別於第一射極接觸區(218、218a、218b)、第二 射極接觸區(216、216a、216b)形成第一接觸插塞(248、248a、248b)和第二接觸插塞(246、246a、246b)，分別填入第一溝槽(219、219a、219b)和第二溝槽(217、217a、217b)。在本發明一實施例中，第一接觸插塞、第二接觸插塞可由包括金、鋁、銅、上述之組合或其它類似材料之導電材料形成。

接著，進行步驟918，可利用多道薄膜沉積製程和多道圖案化製程，於第一接觸插塞、第二接觸插塞上形成包括射極電極和集極電極之一內連線結構(圖未顯示)。在本發明一實施例中，上述內連線結構可包括複數個金屬層、與金屬層交錯堆疊的複數個介電層，以及穿過位於上述介電層的複數個介層孔插塞。在本發明一實施例中，上述保護層可包括但並非限制於氮化矽、氧化矽、氮氧化矽、聚醯亞胺(polyimide)或上述任意組合。並且，上述保護層可具有應力緩衝和絕緣的功能。

接著，進行步驟920，可將半導體基板反轉，使半導體基板的底面朝上。然後，可對半導體基板的底面進行一薄化製程，從半導體基板的底面移除部分半導體基板。若前述半導體基板之底面已預先形成一緩衝區而又需要對半導體基板進行薄化，則可於步驟902前先對未形成緩衝區的頂面先進行薄化。薄化後之半導體基板又可稱為主體(例如第1~6圖所示的主體200)。

接著，進行步驟922，可對薄化後之半導體基板的底面進行一摻雜製程，於半導體基板內形成一緩衝區。在一實施例中，緩衝區位於漂移區下方且相鄰於漂移區。在本發明一實施例中，緩衝區具有第一導電類型。在本發明一實施例中， 漂移區的摻質濃度可小於緩衝區的摻質濃度。在本發明之另一實施例中，可省略步驟922之摻雜製程。

接著，進行步驟924，對薄化後的半導體基板的底面進行另一摻雜製程，以於半導體基板中形成一集極區。在本發明一實施例中，上述集極區係相鄰緩衝區。在本發明一實施例中，上述集極區具有第二導電類型。在本發明實施例中，集極區為重摻雜區，集極區的摻質濃度大體上等於第一射極接觸區和第二射極接觸區的摻質濃度。

接著，進行步驟926，可利用包括濺鍍法、電鍍法之沉積製程，於半導體基板的底面上形成一集極電極。在本發明一實施例中，上述集極電極係連接至集極區。

前述實施例係於射極區形成之後再形成集極區，但本發明並不限於此製造方式。舉例來說，可提供具有第二導電類型(例如P+)的半導體基板，此半導體基板的摻質濃度與預定形成的IGBT 500a~500f中的集極區206的摻質濃度相符，接著在此半導體基板上以例如磊晶成長的方式選擇式地形成緩衝區(例如第1~6圖的緩衝區204)。接著再進一步以例如磊晶成長的方式形成IGBT的漂移區(例如第1~6圖的緩衝區204)。接著再以例如第7圖步驟902~918形成IGBT的其他部份。本發明實施例係提供一種絕緣閘極雙極性電晶體(IGBT)及其製造方法。在本發明實施例中，IGBT之兩個不同深(寬)度的第一井區與第二井區會分別與設置於其中的第二射極區與第一射極區之間相距不同的垂直(水平)距離。當於閘極結構與第一射極區、第二射極區之間施加一預定電壓使集極和射極會導通時，會於第 一井區與第二井區中沿容納閘極結構的閘極溝槽的側壁位置形成通道使電流通過。因此、不同的垂直距離係定義為IGBT的通道長度。本發明一實施例之IGBT因為設計具有兩個不同深度的第一井區與第二井區。所以，IGBT的第一閘極結構的兩側會具有至少兩種不同的通道長度。深度較淺(寬度較小)之第二井區(P型基極層)可進一步縮短從集極至射極的電流路徑，具有較短的通道長度，以進一步降低IGBT的集極-射極導通電壓。另一方面，深度較深(寬度較大)之第一井區(P型基極層)的摻質濃度可設計小於或等於深度較淺(寬度較小)之第二井區的摻質濃度。因此，IGBT中深度較淺(寬度較小)之第二井區可提升集極-射極導通電壓，深度較深之第一井區可降低關閉損失，且IGBT具有較佳的閂鎖現象電流密度。

雖然本發明已以實施例揭露於上，然其並非用以限定本發明，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

500a‧‧‧絕緣閘極雙極性電晶體

200‧‧‧主體

201‧‧‧頂面

202‧‧‧漂移區

203‧‧‧底面

204‧‧‧緩衝區

205、207‧‧‧表面

206‧‧‧集極區

208‧‧‧第一井區

210‧‧‧第二井區

212‧‧‧第二射極區

214‧‧‧第一射極區

216‧‧‧第二射極接觸區

217‧‧‧第二溝槽

218‧‧‧第一射極接觸區

219‧‧‧第一溝槽

220a‧‧‧第一閘極溝槽

220b‧‧‧第二閘極溝槽

220c‧‧‧第三閘極溝槽

222a、222b、222c‧‧‧閘極絕緣層

224a、224b、224c‧‧‧閘極

226a‧‧‧第一閘極結構

226b‧‧‧第二閘極結構

226c‧‧‧第三閘極結構

227a、227b、227c‧‧‧側壁

229a、229b、229c‧‧‧底面

230、232、234、236‧‧‧界面

240‧‧‧方向

246‧‧‧第二接觸插塞

248‧‧‧第一接觸插塞

250‧‧‧介電層

A1、A2‧‧‧距離

B1、D1、D2‧‧‧深度

Claims (24)

1. 一種絕緣閘極雙極性電晶體，包括：一主體，具有一頂面和一底面；一漂移區，位於該主體內，且接近於該主體的該頂面，其中該漂移區具有一第一導電類型；一集極區，從該主體的該底面延伸至部分該主體中，其中該集極區具有相對於該第一導電類型的一第二導電類型；一第一閘極結構、一第二閘極結構和一第三閘極結構，位於該漂移區上，且彼此隔開；一第一井區，位於該漂移區上，且位於該第一閘極結構和該第二閘極結構之間，其中該第一井區具有該第二導電類型；一第二井區，位於該漂移區上，且位於該第一閘極結構和該第三閘極結構之間，其中該第二井區具有該第二導電類型；一第一射極區，從該主體的該頂面延伸至該第一井區中，其中該第一射極區具有該第一導電類型；以及一第二射極區，從該主體的該頂面延伸至該第二井區中，其中該第二射極區具有該第一導電類型，其中該第一射極區與該第二射極區電性連接；其中從該第一射極區與該第一井區之間沿一方向的一第一界面至該第一井區與該漂移區之間沿該方向的一第二界面的一第一距離不同於從該第二射極區與該第二井區之間之間沿該方向的一第三界面至該第二井區與該漂移區之間沿 該方向的一第四界面的一第二距離。
2. 如申請專利範圍第1項所述之絕緣閘極雙極性電晶體，其中該方向係大體上垂直該主體的該頂面。
3. 如申請專利範圍第1項所述之絕緣閘極雙極性電晶體，其中該方向係大體上平行於該主體的該頂面。
4. 如申請專利範圍第1項所述之絕緣閘極雙極性電晶體，更包括：一緩衝區，位於該主體內，且位於該漂移區和該集極區之間，其中該緩衝區具有該第一導電類型。
5. 如申請專利範圍第1項所述之絕緣閘極雙極性電晶體，更包括：一第一射極接觸區，從該主體的該頂面延伸至該第一井區上，且相鄰於該第一射極區，其中該第一射極接觸區具有該第二導電類型；一第二射極接觸區，從該主體的該頂面延伸至該第二井區上，且相鄰於該第二射極區，其中該第二射極接觸區具有該第二導電類型，且其中該第一射極接觸區、該第二射極接觸區、該第一射極區與該第二射極區電性連接；以及一集極電極，位於該主體的該底面上，且連接至該集極區。
6. 如申請專利範圍第1項所述之絕緣閘極雙極性電晶體，更包括：一第一閘極溝槽、一第二閘極溝槽和一第三閘極溝槽，從該主體的該頂面延伸至部分該漂移區中，其中該第一閘極結構、該第二閘極結構和該第三閘極結構分別位於該第一 閘極溝槽、該第二閘極溝槽和該第三閘極溝槽內，其中該第一閘極結構、該第二閘極結構和該第三閘極結構包括：複數個閘極絕緣層，分別襯墊於該第一閘極溝槽、該第二閘極溝槽和該第三閘極溝槽的底面和相對側壁上；以及複數個閘極，分別填入該第一閘極溝槽、該第二閘極溝槽和該第三閘極溝槽中，且位於該些閘極絕緣層上。
7. 如申請專利範圍第5項所述之絕緣閘極雙極性電晶體，其中該第一井區和該第二井區分別相鄰該第一閘極溝槽的該兩個相對側壁。
8. 如申請專利範圍第1項所述之絕緣閘極雙極性電晶體，其中該第一閘極結構、該第二閘極結構和該第三閘極結構位於主體的該頂面上，該第一閘極結構、該第二閘極結構和該第三閘極結構分別包括：一閘極絕緣層，位於該主體的該頂面上；以及一閘極，位於該閘極絕緣層上。
9. 如申請專利範圍第8項所述之絕緣閘極雙極性電晶體，其中該第一井區和該第二井區分別相鄰該第一閘極結構的兩個相對側壁。
10. 如申請專利範圍第1項所述之絕緣閘極雙極性電晶體，其中該第一井區具有一第一摻質濃度，該第二井區具有不同於該第一摻質濃度的一第二摻質濃度。
11. 如申請專利範圍第1項所述之絕緣閘極雙極性電晶體，其中該第一井區和該第二井區具有相同的摻質濃度。
12. 如申請專利範圍第5項所述之絕緣閘極雙極性電晶體，更包 括：一第三井區，位於該漂移區上，且位於該第一閘極結構和該第二閘極結構之間，其中該第三井區具有該第二導電類型；一第四井區，位於該漂移區上，且位於該第一閘極結構和該第三閘極結構之間，其中該第四井區具有該第二導電類型；一第三射極區，從該主體的該頂面延伸至該第三井區中，其中該第三射極區具有該第一導電類型；以及一第四射極區，從該主體的該頂面延伸至該第四井區中，其中該第四射極區具有該第一導電類型，其中該第一射極區、該第二射極區、該第三射極區與該第四射極區電性連接；其中該第三射極區與該第三井區之間的一第五界面至該第三井區與該漂移區的一第六界面沿該方向的一第三距離不同於該第四射極區與該第四井區之間的一第七界面至該第四井區與該漂移區的一第八界面沿該方向的一第四距離。
13. 如申請專利範圍第12項所述之絕緣閘極雙極性電晶體，其中該第三距離等於該第二距離，且其中該第四距離等於該第一距離。
14. 如申請專利範圍第12項所述之絕緣閘極雙極性電晶體，其中該第一井區位於該第一閘極結構和該第三井區之間，且該第二井區位於該第三閘極結構和該第四井區之間。
15. 如申請專利範圍第14項所述之絕緣閘極雙極性電晶體，其 中該第一井區相鄰該第一閘極結構，且藉由相鄰於該第二閘極結構的該第三井區與該第二閘極結構隔開。
16. 如申請專利範圍第15項所述之絕緣閘極雙極性電晶體，其中該第二井區相鄰該第三閘極結構，且藉由相鄰於該第一閘極結構的該第四井區與該第一閘極結構隔開。
17. 如申請專利範圍第16項所述之絕緣閘極雙極性電晶體，其中該第一射極接觸區位於該第三井區上，且相鄰該第一射極區和該第三射極區，且其中該第二射極接觸區位於該第四井區上，且相鄰該第二射極區和該第四射極區。
18. 一種絕緣閘極雙極性電晶體，包括：一漂移區，具有一第一導電類型，該漂移區具有一第一側與相對於該第一側的一第二側；一集極區，具有相對於該第一導電類型的一第二導電類型，該集極區位於該漂移區之該第一側；一第一閘極結構、一第二閘極結構和一第三閘極結構，彼此隔開，其中該第一閘極結構、該第二閘極結構和該第三閘極結構位於該漂移區的該第二側；一第一井區，位於該漂移區上，且位於該第一閘極結構和該第二閘極結構之間，其中該第一井區具有該第二導電類型；一第二井區，位於該漂移區上，且位於該第一閘極結構和該第三閘極結構之間，其中該第二井區具有該第二導電類型；其中該第一井區沿一方向的一第一長度大於該第二井區沿該方向的一第二長度； 一第一射極區，位於該第一井區中，其中該第一射極區具有該第一導電類型；以及一第二射極區，位於該第二井區中，其中該第二射極區具有該第一導電類型，其中該第一射極區與該第二射極區電性連接。
19. 如申請專利範圍第18項所述之絕緣閘極雙極性電晶體，其中該方向係大體上垂直該第一側和該第二側的一延伸方向。
20. 如申請專利範圍第18項所述之絕緣閘極雙極性電晶體，其中該方向係大體上平行於該第一側和該第二側的一延伸方向。
21. 一種絕緣閘極雙極性電晶體的製造方法，包括下列步驟：於一具有第一導電型摻雜的半導體層中摻雜一第二導電類型之摻質，以形成具有該第二導電類型之一第一井區；於該半導體層上定義一第一閘極結構、一第二閘極結構以及一第三閘極結構，其中該第一井區位於該第一閘極結構與該第二閘極結構之間；於該第一閘極結構與該第三閘極結構之間的該半導體層中摻雜該第二導電類型之摻質，以形成具有該第二導電類型之一第二井區，其中該第一井區沿一方向的一第一長度大於該第二井區沿該方向的一第二長度；利用一摻雜方式，分別於該第一井區與該第二井區中形成一第一射極區與一第二射極區；以及於該半導體層相對於該第一井區與該第二井區之一側形成 一集極區；其中，該第一井區與第二井區分別與接觸至少該第一閘極結構、該第二閘極結構與該第三閘極結構之一者，以於該第一井區與該第二井區中分別形成一第一半導體通道與一第二半導體通道。
22. 如申請專利範圍第21項所述之絕緣閘極雙極性電晶體的製造方法，其中該半導體層的形成方式包括：提供具有該第一導電類型之一第一半導體基板；透過一熱擴散製程，分別於該半導體基板相對的兩個表面延伸至半導體基板中形成一緩衝區；以及沿著與上述兩個表面平行的方向對切成兩個該半導體層，其中每一半導體層的一面具有部分該緩衝區，該緩衝區的一摻質濃度大於該第一半導體基板的一摻質濃度。
23. 如申請專利範圍第18項所述之絕緣閘極雙極性電晶體的製造方法，其中該方向係大體上垂直該半導體層的一頂面，且該第一閘極結構、該第二閘極結構與該第三閘極結構接近該頂面。
24. 如申請專利範圍第18項所述之絕緣閘極雙極性電晶體的製造方法，其中該方向係大體上平行於該半導體層的一頂面，且該第一閘極結構、該第二閘極結構與該第三閘極結構接近該頂面。