CN105374863B - 绝缘栅极双极性晶体管及其制造方法 - Google Patents
绝缘栅极双极性晶体管及其制造方法 Download PDFInfo
- Publication number
- CN105374863B CN105374863B CN201410487555.3A CN201410487555A CN105374863B CN 105374863 B CN105374863 B CN 105374863B CN 201410487555 A CN201410487555 A CN 201410487555A CN 105374863 B CN105374863 B CN 105374863B
- Authority
- CN
- China
- Prior art keywords
- wellblock
- region
- grid structure
- emitter region
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 45
- 239000004065 semiconductor Substances 0.000 claims description 80
- 239000000758 substrate Substances 0.000 claims description 59
- 239000002019 doping agent Substances 0.000 claims description 34
- 239000004020 conductor Substances 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 48
- 238000000034 method Methods 0.000 description 14
- 238000005137 deposition process Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000003989 dielectric material Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000012071 phase Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000004062 sedimentation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明实施例提供一种绝缘栅极双极性晶体管及其制造方法。上述绝缘栅极双极性晶体管包括主体;漂移区,接近于主体的顶面;集极区,从主体的底面延伸至主体中;一栅极结构,位于漂移区上;第一井区和第二井区,位于上述漂移区上,且位于上述第一栅极结构的两侧;第一射极区,位于第一井区中;第二射极区,位于第二井区中,第一射极区与第一井区之间的深度差不同于第二射极区与第二井区之间的深度差。
Description
技术领域
本发明实施例是有关于一种绝缘栅极双极性晶体管及其制造方法,特别是有关于一种改善闩锁现象(Latch-up)的绝缘栅极双极性晶体管及其制造方法。
背景技术
目前电源管理集成电路(power management integrated circuit,PMIC)最常应用绝缘栅极双极性晶体管(insulated gate bipolar transistor,IGBT)作为开关元件。IGBT结合了金属氧化物半导体场效应晶体管(MOSFET)的驱动电流小及快速切换的特性与双极性晶体管(BJT)的耐高电流与导通电阻小特性。半导体产业持续地发展低关闭损耗(turn-off loss)及低导通电压(on-voltage,Vce on)的IGBT。然而,现有技术的IGBT的导通电压与关闭损耗之间难以权衡。当降低IGBT的导通电压时,会增加IGBT的关闭损耗。反之,当降低IGBT的关闭损耗时,会增加IGBT的导通电压。
IGBT在集极与射极之间有一个寄生PNPN晶体闸流管(thyristors)。当晶体闸流管导通时,会使集极与射极之间的电流量增加,对等效MOSFET的控制能力降低,通常还会引起器件击穿问题。上述晶体闸流管导通现象被称为闩锁现象。
因此,在此技术领域中,有需要一种新颖的绝缘栅极双极性晶体管及其制造方法,以改善上述缺点。
发明内容
本发明实施例的目的在于提供一种绝缘栅极双极性晶体管,以改善闩锁现象。
本发明的一实施例提供一种绝缘栅极双极性晶体管。上述绝缘栅极双极性晶体管包括一主体,具有一顶面和一底面;一漂移区,位于上述主体内,且接近于上述主体的上述顶面,其中上述漂移区具有一第一导电类型;一集极区,从上述主体的上述底面延伸至部分上述主体中,其中上述集极区具有相对于上述第一导电类型的一第二导电类型;一第一栅极结构、一第二栅极结构和一第三栅极结构,位于上述漂移区上,且彼此隔开;一第一井区,位于上述漂移区上,且位于上述第一栅极结构和上述第二栅极结构之间,其中上述第一井区具有上述第二导电类型;一第二井区,位于上述漂移区上,且位于上述第一栅极结构和上述第三栅极结构之间,其中上述第二井区具有上述第二导电类型;一第一射极区,从上述主体的上述顶面延伸至上述第一井区中,其中上述第一射极区具有上述第一导电类型;一第二射极区,从上述主体的上述顶面延伸至上述第二井区中,其中上述第二射极区具有上述第一导电类型,其中上述第一射极区与上述第二射极区电连接,其中从上述第一射极区与上述第一井区之间沿一方向的一第一界面至上述第一井区与上述漂移区之间沿该方向的一第二界面的一第一距离不同于从上述第二射极区与上述第二井区之间沿该方向的一第三界面至上述第二井区与上述漂移区之间沿该方向的一第四界面的一第二距离。
本发明的另一实施例提供一种绝缘栅极双极性晶体管。上述绝缘栅极双极性晶体管包括一漂移区,具有一第一导电类型,上述漂移区具有一第一侧与相对于上述第一侧的一第二侧;一集极区,具有相对于上述第一导电类型的一第二导电类型,上述集极区位于上述漂移区的上述第一侧;一第一栅极结构、一第二栅极结构和一第三栅极结构,彼此隔开,其中上述第一栅极结构、上述第二栅极结构和上述第三栅极结构位于上述漂移区的上述第二侧;一第一井区,位于上述漂移区上,且位于上述第一栅极结构和上述第二栅极结构之间,其中上述第一井区具有上述第二导电类型;一第二井区,位于上述漂移区上,且位于上述第一栅极结构和上述第三栅极结构之间,其中上述第二井区具有上述第二导电类型;其中上述第一井区沿一方向的一第一长度大于上述第二井区沿上述方向的一第二长度。一第一射极区,位于上述第一井区中,其中上述第一射极区具有上述第一导电类型;一第二射极区,位于上述第二井区中,其中上述第二射极区具有上述第一导电类型,其中上述第一射极区与上述第二射极区电连接。
本发明的又一实施例提供一种绝缘栅极双极性晶体管的制造方法。上述绝缘栅极双极性晶体管的制造方法包括于一具有第一导电型掺杂的半导体层中掺杂一第二导电类型的掺质,以形成具有上述第二导电类型的一第一井区;于上述半导体层上定义一第一栅极结构、一第二栅极结构以及一第三栅极结构,其中上述第一井区位于上述第一栅极结构与上述第二栅极结构之间;于上述第一栅极结构与上述第三栅极结构之间的上述半导体层中掺杂上述第二导电类型的掺质,以形成具有上述第二导电类型的一第二井区,其中上述第一井区沿一方向的一第一长度大于上述第二井区沿上述方向的一第二长度;利用一掺杂方式,分别于上述第一井区与上述第二井区中形成一第一射极区与一第二射极区;于上述半导体层相对于上述第一井区与上述第二井区的一侧形成一集极区;其中,上述第一井区与第二井区分别与接触至少上述第一栅极结构、上述第二栅极结构与上述第三栅极结构之一,以于上述第一井区与上述第二井区中分别形成一第一半导体通道与一第二半导体通道。
附图说明
图1~6显示本发明一些实施例的绝缘栅极双极性晶体管的剖面示意图。
图7为本发明一些实施例的绝缘栅极双极性晶体管的制造工艺流程图。
符号说明:
500a~500f~IGBT;
200~主体;
201~顶面;
202~漂移区;
203~底面;
204~缓冲区;
205、207~表面;
206~集极区;
208、208a、208b~第一井区;
210、210a、210b~第二井区;
212、212a、212b~第二射极区;
214、214a、214b~第一射极区;
216、216a、216b~第二射极接触区;
217、217a、217b~第二沟槽;
218、218a、218b~第一射极接触区;
219、219a、219b~第一沟槽;
220a~第一栅极沟槽;
220b~第二栅极沟槽;
220c~第三栅极沟槽;
222a、222b、222c、222d、222e、322a、322b、522a、522b、522c、522d、522e~栅极绝缘层;
224a、224b、224c、224d、224e、324a、324b、524a、524b、524c、524d、524e~栅极;
226a、326a、526a、626a~第一栅极结构;
226b、326b、526b、626b~第二栅极结构;
226c、526c~第三栅极结构;
226d、526d~第四栅极结构;
226e、526e~第五栅极结构;
227a、227b、227c、227d、227e、327a、327b~侧壁;
229a、229b、229c、229d、229e、329a、329b~底面;
230、230a、230b、232、232a、232b、234、234a、234b、236、236a、236b、330、330a、330b、332、332a、332b、334、334a、334b、336、336a、336b~界面;
240、242~方向;
246、246a、246b~第二接触插塞;
248、248a、248b~第一接触插塞;
250~介电层;
A1、A2、C1、C2~距离;
B1、B2、D1、D2~深度;
W1、W2~宽度。
具体实施方式
为了让本发明的目的、特征、及优点能更明显易懂,下文特举实施例,并配合所附图示,做详细的说明。本发明说明书提供不同的实施例来说明本发明不同实施方式的技术特征。其中,实施例中的各元件的配置为说明之用,并非用以限制本发明。且实施例中图示标号的部分重复,是为了简化说明,并非意指不同实施例之间的关联性。
本发明实施例提供一种绝缘栅极双极性晶体管(IGBT)及其制造方法。本发明实施例的IGBT可为垂直式IGBT或水平式IGBT。在IGBT为垂直式IGBT的实施例中,在操作上述IGBT时,会在栅极结构和N型射极区之间施加一预定电压,而会于P型基极层中沿容纳栅极结构的栅极沟槽侧壁的位置形成通道(channel)。因此,IGBT的集极和射极会导通而使电流通过上述通道,且上述预定电压即集极-射极导通电压(collector-emitter turn onvoltage(Vce(on)))。本发明实施例的IGBT于栅极结构的两侧分别设置不同深(宽)度的P型井区,以作为P型基极层。上述两个不同深(宽)度的P型井区会分别与设置于其上的N型射极区之间相距不同的垂直(水平)距离,使IGBT具有两种不同的通道长度。本发明实施例的IGBT的深度较浅(宽度较小)的P型井区(P型基极层)可进一步缩短从集极至射极的电流路径,以进一步降低IGBT的集极-射极导通电压。并且,本发明实施例的IGBT可提升击穿电压,降低关闭损耗且具有较佳的闩锁现象电流密度。
图1显示本发明一实施例的一IGBT 500a的剖面示意图。在本实施例中,IGBT500a可视为一垂直式IGBT的单位晶胞(unit cell)。因此,可依设计周期性设置多个IGBT 500a以形成一IGBT阵列(IGBT array)。在本发明一实施例中,可依设计重复设置同方向的单位晶胞(IGBT 500a)。在本发明另一实施例中,可依设计交错设置镜向前与镜向后的单位晶胞(IGBT 500a),使其两两成对且彼此对称。请参考图1,IGBT500a可包括一主体200,其具有一顶面201和一底面203。
主体200内包括一漂移区202、一集极区206、一缓冲区204。漂移区202接近于上述主体200的顶面201,且漂移区202具有一第一导电类型。集极区206从上述主体200的底面203延伸至部分主体200中,且集极区206具有相对于上述第一导电类型的一第二导电类型。缓冲区204位于漂移区202和集极区206之间,且缓冲区204的两个彼此相对的表面205、207分别与漂移区202和集极区206接触,其中缓冲区204具有第一导电类型。在本发明一实施例中,可利用化学气相沉积法(CVD)或分子束外延法(MBE)形成漂移区202、集极区206和缓冲区204。在此实施例中,可采用一具有第二导电类型(例如P型)的基板,于此基板上以上述方式形成漂移区202及缓冲区204。值得注意的是,说明书描述的“第一导电类型”和“第二导电类型”互为相反的导电类型。举例来说,当“第一导电类型”为n型,则”第二导电类型”为p型。或者,当“第一导电类型”为p型,则“第二导电类型”为n型。在本发明一实施例中,“第一导电类型”为n型,而“第二导电类型”为p型。
如图1所示,IGBT 500a还包括一第一栅极结构226a、一第二栅极结构226b和一第三栅极结构226c(以下简称栅极结构226a~226c),位于漂移区202上,且彼此隔开。栅极结构(第一栅极结构226a、第二栅极结构226b和第三栅极结构226c)电连接至栅极电极(Gateelectrode)。栅极结构(第一栅极结构226a、第二栅极结构226b和第三栅极结构226c)接近主体200的顶面201。IGBT 500a还包括一第一栅极沟槽220a、一第二栅极沟槽220b和一第三栅极沟槽220c(以下简称栅极沟槽220a~220c),从主体200的顶面201延伸至部分漂移区202中。栅极结构(第一栅极结构226a、第二栅极结构226b和第三栅极结构226c)分别位于栅极沟槽(第一栅极沟槽220a、第二栅极沟槽220b和第三栅极沟槽220c)内。栅极结构(第一栅极结构226a、第二栅极结构226b和第三栅极结构226c)包括多个栅极绝缘层222a~222c以及多个栅极224a~224c。如图1所示,栅极绝缘层222a~222c分别衬垫于第一栅极沟槽220a、第二栅极沟槽220b和第三栅极沟槽220c的底面229a~229c和相对侧壁227a~227c上。栅极224a~224c分别填入第一栅极沟槽220a、第二栅极沟槽220b和第三栅极沟槽220c中,且分别位于该些栅极绝缘层222a~222c上。
IGBT 500a还包括一第一井区208和一第二井区210,从主体200的顶面201延伸至漂移区202上。因此,第一井区208和第二井区210的顶面对齐于主体200的顶面201。第一井区208位于第一栅极结构226a和第三栅极结构226c之间,第二井区210位于第一栅极结构226a和第二栅极结构226b之间。第一井区208和第二井区210分别相邻第一栅极结构226a的相对侧壁227a。第一井区208和第二井区210具有与漂移区202相反的第二导电类型。在本发明一实施例中,第一井区208和第二井区210也作为基极区的一部分。在本发明一实施例中,可利用离子注入方式于漂移区202上形成第一井区208和第二井区210。在本发明一实施例中,可设计第一井区208的深度D1不同于第二井区210的深度D2。举例来说,第一井区208的深度D1(从主体200的顶面201至第一井区208与漂移区202之间的一界面232的垂直距离)大于第二井区210的深度D2(从主体200的顶面201至第二井区210下方边界的垂直距离)。第一井区208的深度D1和第二井区210的深度D2皆小于栅极沟槽(第一栅极沟槽220a、第二栅极沟槽220b和第三栅极沟槽220c)的深度B1(上述栅极沟槽(第一栅极沟槽220a、第二栅极沟槽220b和第三栅极沟槽220c)的底面229a~229c至主体200的顶面201的垂直距离)。另外,在本发明一实施例中,第一井区208具有一第一掺质浓度,第二井区210可具有不同于上述第一掺质浓度的一第二掺质浓度。举例来说,第一井区208的第一掺质浓度小于第二井区210的第二掺质浓度。在本发明其他实施例中,第一井区208和第二井区210可具有相同的掺质浓度。
IGBT 500a还包括一第一射极区214和一第二射极区212。在本发明一实施例中,第一射极区214从主体200的顶面201延伸至第一井区208中,第二射极区212从主体200的顶面201延伸至第二井区210中。在本发明一实施例中,第一射极区214和第二射极区212具有与漂移区202相同的第一导电类型。在一实施例中,第一射极区214和第二射极区212具有相同的深度,且上述第一井区208的深度D1不同于上述第二井区210的深度D2。在另一实施例中,第一射极区214和第二射极区212具有近似但不一定完全相等的深度。因此,从第一射极区214与第一井区208之间沿大体上垂直主体200的顶面201的方向240(即法线方向240)的一界面230至第一井区208与漂移区202之间沿方向240的界面232的一距离A1不同于从第二射极区212与第二井区210之间沿方向240的一界面234至第二井区210与漂移区202沿方向240的一界面236的一距离A2。亦即第一射极区214与第一井区208之间的深度差(即距离A1)不同于第二射极区212与第二井区210之间的深度差(即距离A2)。举例来说,上述距离A1大于距离A2。
IGBT 500a还包括一介电层250,覆盖栅极结构(第一栅极结构226a、第二栅极结构226b和第三栅极结构226c),且覆盖第一射极区214和第二射极区212。在本发明一实施例中,在第一井区208中具有穿过介电层250和第一射极区214和部分主体200的第一沟槽219,在第二井区210中具有穿过介电层250和第二射极区212和部分主体200的第二沟槽217。
IGBT 500a还包括一第一射极接触区218和一第二射极接触区216,第一射极接触区218位于第一沟槽219的底部,第二射极接触区216位于第二沟槽217的底部。在一实施例中,第一射极接触区218从界面230延伸至第一井区208中,且相邻于第一射极区214。第二射极接触区216从界面234延伸至第二井区210中,且相邻于第二射极区212。第一射极接触区218和第二射极接触区216的顶面可对齐第一射极区214和第二射极区212的底面。第一射极接触区218和第二射极接触区216具有与漂移区202相反的第二导电类型。第一射极接触区218和第二射极接触区216可用以降低第一井区208与第二井区210的电阻,以作为第二井区210与第一井区208的射极接触区。第一射极区214和第一射极接触区218可通过填入第一沟槽219的第一接触插塞248电连接至一射极电极,第二射极区212和第二射极接触区216可通过填入第二沟槽217的第二接触插塞246电连接至上述射极电极。第一接触插塞248和第二接触插塞246可电连接在一起。
IGBT 500a的集极区206电连接至一集极电极。
如图1所示,第一井区208与第二井区210会分别与设置于其上的第一射极区214与第二射极区212之间沿方向240相距不同的垂直距离A1、A2。当于栅极结构(第一栅极结构226a、第二栅极结构226b和第三栅极结构226c)与第二射极区212、第一射极区214之间施加一预定电压使集极和射极导通时,会于第二井区210与第一井区208中沿栅极沟槽(第一栅极沟槽220a、第二栅极沟槽220b和第三栅极沟槽220c)的侧壁227a~227c的位置形成通道使电流通过。因此,上述距离A1、A2可定义为IGBT500a的通道长度(channel length)。本发明一实施例的IGBT500a因为设计具有两个不同深度的第一井区208与第二井区210,所以,第一栅极结构226a的两侧会具有至少两种不同的通道长度(A1和A2)。在如图1所示,深度较浅的第二井区210(P型基极层)可进一步缩短从集极至射极的电流路径,具有较短的通道长度(A2),以进一步降低IGBT 500a的集极-射极导通电压。另一方面,深度较深的第一井区208的掺质浓度可设计小于或等于深度较浅的第二井区210的掺质浓度。因此,深度较浅的第二井区210可提升集极-射极导通电压,深度较深的第一井区208可降低关闭损耗,且IGBT500a可具有较佳的闩锁现象电流密度。
图2显示本发明另一实施例的一IGBT 500b的剖面示意图。在本实施例中,IGBT500b可视为一垂直式IGBT的单位晶胞。因此,可依设计周期性设置多个IGBT 500b以形成一IGBT阵列。上述图示中的各元件如有与图1所示相同或相似的部分,则可参考前面的相关叙述,在此不做重复说明。
如图2所示的IGBT 500b与图1所示的IGBT 500a之间的不同处为,第一栅极结构226a、第二栅极结构226b之间具有第一井区208a与第二井区210a。第一栅极结构226a、第三栅极结构226c之间具有第一井区208b与第二井区210b。在此实施例中,第一井区208a与第二井区210a彼此相邻,第一井区208b与第二井区210b彼此相邻。在一实施例中,第一井区208a、208b与第二井区210a、210b可以第一栅极结构226a为中心左右对称设置。如图2所示,第二井区210a、210b分别相邻第一栅极结构226a的相对侧壁227a。第二井区210a通过第一井区208a与第二栅极结构226b隔开,且第二井区210b通过第一井区208b与第三栅极结构226c隔开。
如图2所示,第一栅极结构226a、第二栅极结构226b之间包括一第一射极区214a和一第二射极区212a。在本发明一实施例中,第一射极区214a从主体200的顶面201延伸至第一井区208a中,第二射极区212a从主体200的顶面201延伸至第二井区210a中。类似地,第一栅极结构226a、第三栅极结构226c之间包括一第一射极区214b和一第二射极区212b。第一射极区214b从主体200的顶面201延伸至第一井区208b中,第二射极区212b从主体200的顶面201延伸至第二井区210b中。
如图2所示,第一射极区214a、214b和第二射极区212a、212b具有与漂移区202相同的第一导电类型。在本发明一实施例中,第一射极区214a、214b和第二射极区212a、212b具有相同的深度,且第一井区208a、208b的深度D1不同于第二井区210a、210b的深度D2。在另一实施例中,第一射极区214a、214b和第二射极区212a、212b具有近似但不一定完全相等的深度。从第一射极区214a与第一井区208a之间沿大体上垂直主体200的顶面201的方向240(即主体200的法线方向240)的一界面230a至第一井区208a与漂移区202之间沿方向240的界面232a相距一距离A1,从第一射极区214b与第一井区208b之间沿方向240的一界面230b至第一井区208b与漂移区202之间沿方向240的界面232b也相距上述距离A1。从第二射极区212a与第二井区210a之间沿方向240的一界面234a至第二井区210a与漂移区202沿方向240的一界面236a相距一距离A2,从第二射极区212b与第二井区210b之间沿方向240的一界面234b至第二井区210b与漂移区202沿方向240的一界面236b也相距上述距离A2。在本发明一实施例中,上述距离A1不同于距离A2。意即第一射极区214a、214b与第一井区208a、208b之间的深度差(即距离A1)不同于第二射极区212a、212b与第二井区210a、210b之间的深度差(即距离A2)。举例来说,上述距离A1大于距离A2。
请同时参照图1与图2,图2中的IGBT 500b的第一射极接触区218和第二射极接触区216的结构、位置与形成方式与图1中的IGBT 500a的第一射极接触区218和第二射极接触区216的结构、位置与形成方式类似,在此不加赘述。
如图2所示,IGBT 500b的集极区206电连接至一集极电极。
图3显示本发明再一实施例的一IGBT 500c的剖面示意图。在本实施例中,IGBT500c由两个垂直式IGBT的单位晶胞以第一栅极结构226a为中心彼此镜向设置而成。因此,可依设计周期性设置多个IGBT 500c以形成一IGBT阵列。上述图示中的各元件如有与图1、2所示相同或相似的部分,则可参考前面的相关叙述,在此不做重复说明。
如图3所示,IGBT 500c与图2所示的IGBT 500b之间的不同处为,IGBT 500c还包括一第四栅极结构226d和一第五栅极结构226e(以下简称栅极结构226d、226e)。栅极结构(第四栅极结构226d和第五栅极结构226e)分别设置于一第四栅极沟槽220d和一第五栅极沟槽220e(以下简称栅极沟槽220d、220e)中。第四栅极结构226d位于第一井区208a和第二井区210a之间,第五栅极结构226e位于第一井区208b和第二井区210b之间。栅极结构(第一栅极结构226a、第二栅极结构226b、第三栅极结构226c、第四栅极结构226d和第五栅极结构226e)皆电连接至栅极电极。
在本发明一实施例中,可设计第一井区208a、208b的深度D1不同于第二井区210a、210b的深度D2,例如使第一井区208a、208b的深度D1大于第二井区210a、210b的深度D2。第一井区208a、208b的深度D1和第二井区210a、210b的深度D2皆小于栅极沟槽(第一栅极沟槽220a、第二栅极沟槽220b、第三栅极沟槽220c、第四栅极沟槽220d和第五栅极沟槽220e)的深度(上述栅极沟槽(第一栅极沟槽220a、第二栅极沟槽220b、第三栅极沟槽220c、第四栅极沟槽220d和第五栅极沟槽220e)的底面229a~229e至主体200的顶面201的垂直距离)。在本发明一实施例中,由于第一栅极沟槽220a的相对侧壁227a皆邻接深度较浅的第二井区210。所以,第一栅极沟槽220a的深度B2可设计小于第四栅极沟槽220d和第五栅极沟槽220e的深度B1。
在图3所示,第四栅极结构226d和第五栅极结构226e包括多个栅极绝缘层222d、222e以及多个栅极224d、224e。栅极绝缘层222d、222e分别衬垫于栅极沟槽(第四栅极沟槽220d和第五栅极沟槽220e)的底面229d、229e和相对侧壁227d、227e上。栅极224d、224e分别填入栅极沟槽(第四栅极沟槽220d和第五栅极沟槽220e)中,且分别位于该些栅极绝缘层222d、222e上。
如图3所示的IGBT 500c,第一射极区214a环绕一第一射极接触区218a,且相邻于第二栅极结构226b、第四栅极结构226d。第一射极区214b环绕一第一射极接触区218b,且相邻于第三栅极结构226c、第五栅极结构226e。第二射极区212a环绕一第二射极接触区216a,且相邻于第一栅极结构226a、第四栅极结构226d。第二射极区212b环绕一第二射极接触区216b,且相邻于第一栅极结构226a、第五栅极结构226e。在本发明一实施例中,第一射极区214a、214b和第二射极区212a、212b具有与漂移区202相同的第一导电类型,第一射极接触区218a、218b和第二射极接触区216a、216b具有与漂移区202相反的第二导电类型,且第一射极区214a、214b、第二射极区212a、212b、第一射极接触区218a、218b和第二射极接触区216a、216b皆电连接至射极电极。第一射极区214a和第一射极接触区218a通过填入第一沟槽219a的第一接触插塞248a电连接至射极电极。第一射极区214b和第一射极接触区218b通过填入第一沟槽219b的第一接触插塞248b电连接至射极电极。第二射极区212a和第二射极接触区216a通过填入第二沟槽217a的第二接触插塞246a电连接至射极电极。第二射极区212b和第二射极接触区216b通过填入第二沟槽217b的第二接触插塞246b电连接至射极电极。第一接触插塞248a、248b和第二接触插塞246a、246b可电连接在一起。
在本发明一实施例中,第一射极区214a、214b和第二射极区212a、212b具有相同的深度,且第一井区208a、208b的深度D1不同于第二井区210a、210b的深度D2。在另一实施例中,第一射极区214a、214b和第二射极区212a、212b具有近似的深度,但不一定完全相等。因此,从第一射极区214a与第一井区208a之间沿大体上垂直主体200的顶面201的方向240的一界面230a至第一井区208a与漂移区202之间沿方向240的界面232a相距一距离A1,从第一射极区214b与第一井区208b之间沿方向240的一界面230b至第一井区208b与漂移区202之间沿方向240的界面232b也相距上述距离A1。从第二射极区212a与第二井区210a之间沿方向240的一界面234a至第二井区210a与漂移区202沿方向240(即主体200的法线方向240)的一界面236a相距一距离A2,从第二射极区212b与第二井区210b之间沿方向240的一界面234b至第二井区210b与漂移区202沿方向240的一界面236b也相距上述距离A2。在本发明一实施例中,上述距离A1不同于距离A2。亦即上述第一射极区214a、214b与第一井区208a、208b之间的深度差(即距离A1)不同于第二射极区212a、212b与第二井区210a、210b之间的深度差(即距离A2)。举例来说,上述距离A1大于距离A2。
图4~6显示本发明一些其他实施例的水平式IGBT 500d~500f的剖面示意图。值得注意的是,IGBT 500d~500f的栅极结构形成于主体200的顶面201上。在本发明一实施例中,栅极结构包括一栅极绝缘层和一栅极。栅极绝缘层位于主体200的顶面201上,且栅极位于栅极绝缘层上。举例来说,如图4、5所示,IGBT 500d、500e的栅极结构(第一栅极结构526a、第二栅极结构526b和第三栅极结构526c)位于主体200的顶面201上。栅极结构(第一栅极结构526a、第二栅极结构526b和第三栅极结构526c)分别包括位于主体200的顶面201上的栅极绝缘层522a~522c,以及位于栅极绝缘层522a~522c上的栅极524a~524c。举例来说,如图6所示,IGBT 500f的栅极结构(第一栅极结构526a、第二栅极结构526b、第三栅极结构526c、第四栅极结构526d和第五栅极结构526e)位于主体200的顶面201上。栅极结构(第一栅极结构526a、第二栅极结构526b、第三栅极结构526c、第四栅极结构526d和第五栅极结构526e)分别包括位于主体200的顶面201上的栅极绝缘层522a~522e,以及位于栅极绝缘层522a~522e上的栅极524a~524e。
如图4所示的IGBT 500d,第二井区210延伸至栅极结构(第一栅极结构526a、第二栅极结构526b)的下方,且与栅极结构(第一栅极结构526a、第二栅极结构526b)部分重叠。第一井区208延伸至栅极结构(第一栅极结构526a、第三栅极结构526c)的下方,且与栅极结构(第一栅极结构526a、第三栅极结构526c)部分重叠。
如图4所示,在本发明一实施例中,第一射极区214和第二射极区212具有相同的宽度,且第一井区208的宽度W1不同于第二井区210的宽度W2。在另一实施例中,第一射极区214和第二射极区212具有近似但不一定完全相等的宽度。从第一射极区214与第一井区208之间沿大体上平行主体200的顶面201的方向242的一界面330至第一井区208与漂移区202之间沿方向242的一界面332相距一距离C1。从第二射极区212与第二井区210之间沿方向242的一界面334至第二井区210与漂移区202沿方向242的一界面336相距一距离C2。在本发明一实施例中,上述距离C1不同于距离C2。举例来说,上述距离C1大于距离C2。当于栅极结构(第一栅极结构526a、第二栅极结构526b、第三栅极结构526c)与第二射极区212、第一射极区214之间施加一预定电压使集极和射极导通时,会于第二井区210与第一井区208中分别与栅极结构(第一栅极结构526a、第二栅极结构526b、第三栅极结构526c)的重叠部分形成通道使电流通过。因此,上述水平距离C1、C2可定义为IGBT 500d的通道长度(channellength)。本发明一实施例的IGBT 500d因为设计具有两个不同宽度的第一井区208与第二井区210,所以,栅极结构(第一栅极结构526a、第二栅极结构526b、第三栅极结构526c)的两侧会具有至少两种不同的通道长度(距离C1和C2)。在如图4所示,宽度较小的第二井210(P型基极层)可进一步缩短从集极至射极的电流路径,具有较短的通道长度(距离C2),以进一步降低IGBT 500d的集极-射极导通电压。另一方面,宽度较大的第一井区208的掺质浓度可设计小于或等于宽度较小的第二井区210的掺质浓度。因此,宽度较小的第二井区210可提升集极-射极导通电压,宽度较大的第一井区208可降低关闭损耗,且IGBT 500d可具有较佳的闩锁现象电流密度。
如图5所示的IGBT 500e,第二井区210a、210b延伸至第一栅极结构526a的下方,且与第一栅极结构526a部分重叠。第一井区208a延伸至第二栅极结构526b的下方,且与第二栅极结构526b部分重叠。第一井区208b延伸至第三栅极结构526c的下方,且与第三栅极结构526c部分重叠。在此实施例中,第一井区208a与第二井区210a彼此相邻,第一井区208b与第二井区210b彼此相邻。在一实施例中,第一井区208a、208b与第二井区210a、210b可以第一栅极结构526a为中心左右对称设置。
在本发明一实施例中,第一射极区214a、214b和第二射极区212a、212b具有相同的宽度,且第一井区208a、208b的宽度W1不同于第二井区210a、210b的宽度W2。在另一实施例中,第一射极区214a、214b和第二射极区212a、212b具有近似的宽度,但不一定完全相等。因此,从第一射极区214a与第一井区208a之间沿大体上平行于主体200的顶面201的方向242的一界面330a至第一井区208a与漂移区202之间沿方向242的一界面332a相距一距离C1,从第一射极区214b与第一井区208b之间沿方向242的一界面330b至第一井区208b与漂移区202之间沿方向242的界面332b也相距上述距离C1。从第二射极区212a与第二井区210a之间沿方向242的一界面334a至第二井区210a与漂移区202沿方向242的一界面336a相距一距离C2,从第二射极区212b与第二井区210b之间沿方向242的一界面334b至第二井区210b与漂移区202沿方向242的一界面336b也相距上述距离C2。在本发明一实施例中,上述距离C1不同于距离C2。亦即上述第一射极区214a、214b与第一井区208a、208b之间的宽度差(即距离C1)不同于第二射极区212a、212b与第二井区210a、210b之间的宽度差(即距离C2)。举例来说,上述距离C1大于距离C2。
如图6所示的IGBT 500f,第二井区210b延伸至栅极结构526a、526d的下方,且与栅极结构(第一栅极结构526a、第四栅极结构526d)部分重叠。第二井区210a延伸至栅极结构(第一栅极结构526a、第五栅极结构526e)的下方,且与栅极结构(第一栅极结构526a、第五栅极结构526e)部分重叠。另外,第一井区208b延伸至栅极结构(第二栅极结构526b、第四栅极结构526d)的下方,且与栅极结构(第二栅极结构526b、第四栅极结构526d)部分重叠。第一井区208a延伸至栅极结构(第三栅极结构526c、第五栅极结构526e)的下方,且与栅极结构(第三栅极结构526c、第五栅极结构526e)部分重叠。在本实施例中,IGBT 500f由两个水平式IGBT的单位晶胞以第一栅极结构526a为中心彼此镜向设置而成。因此,可依设计周期性设置多个IGBT 500f以形成一IGBT阵列。上述图示中的各元件如有与图4、5所示相同或相似的部分,则可参考前面的相关叙述,在此不做重复说明。
如图1~6所示,本发明一些实施例的IGBT 500a~500f包括一漂移区202,具有一第一导电类型,上述漂移区具有一第一侧(接近表面205的一侧)与相对于上述第一侧的一第二侧(接近顶面201的一侧)。一集极区206,具有相对于上述第一导电类型的一第二导电类型,上述集极区206位于上述漂移区202的上述第一侧。一第一栅极结构(例如第一栅极结构226a/526a)、一第二栅极结构(例如第二栅极结构226b/526b)和一第三栅极结构(例如第三栅极结构226c/526c),彼此隔开,其中上述第一栅极结构、上述第二栅极结构和上述第三栅极结构位于上述漂移区的上述第二侧。一第一井区(例如第一井区208、208a、208b),位于上述漂移区202上,且位于上述第一栅极结构和上述第二栅极结构之间,其中上述第一井区具有上述第二导电类型。一第二井区(例如第二井区210、210a、210b),位于上述漂移区202上,且位于上述第一栅极结构和上述第三栅极结构之间。上述第二井区具有上述第二导电类型。上述第一井区沿一方向(例如方向240/242)的一第一长度(例如深度D1/宽度W1)大于上述第二井区沿上述方向的一第二长度(例如深度D2/宽度W2)。一第一射极区(例如第一射极区214/214a/214b),位于上述第一井区中,其中上述第一射极区具有上述第一导电类型。一第二射极区(例如第二射极区212/212a/212b),位于上述第二井区中,其中上述第二射极区具有上述第一导电类型。上述第一射极区与上述第二射极区电连接。
图7为如图1~3所示的本发明一些实施例的IGBT 500a~500c的制造工艺流程图。另外,图4~6所示的本发明一些实施例的IGBT 500d~500f的制造工艺流程图与图7的差异仅在于,图4~6所示的IGBT 500d~500f的制造工艺流程先进行步骤904,接着进行步骤902,再进行步骤906,而剩余的步骤皆相同,因此不予赘述。请同时参考图1~3,首先,提供一半导体层例如半导体基板,其具有一顶面和一底面。在一实施例中,半导体基板可为具有第一导电型(例如N型)的半导体基板,其掺质浓度前述IGBT 500a~500f中的漂移区202的掺质浓度相符,如此以来,于后续制造工艺中,即可将半导体基板的某个区域定义为漂移区,而无须通过额外的制造工艺形成漂移区。在另一实施例中,前述半导体基板的底面可预先通过热扩散(thermal diffusion)的方式形成具有第一导电型的缓冲区(例如图1~6的缓冲区204)。举例来说,可先针对一半导体基板(例如N型基板)进行掺杂与热扩散制造工艺,分别于半导体基板相对的两个表面延伸至半导体基板中形成一缓冲区,接着再将此半导体基板沿着与上述两个表面平行的方向对切成两个半导体基板,对切后的基板的一面具有部分上述缓冲区,另一面则不具有缓冲区,接着即可在未具有缓冲区的表面进行后续的步骤(例如步骤902~918)。在一实施例中,半导体基板可为硅基板。在本发明其他实施例中,可利用锗化硅、块状半导体、应变半导体、化合物半导体,或其他常用的半导体基板作为半导体基板。
接着,进行步骤902,对半导体基板的顶面进行另一道掺杂制造工艺,以于半导体基板中形成一第一井区。在本发明一实施例中,第一井区位于漂移区上,且具有相对于第一导电类型的一第二导电类型。
接着,进行步骤904,于半导体基板上形成彼此隔开的第一栅极结构、第二栅极结构和第三栅极结构。步骤904还包括于半导体基板上形成第四栅极结构及第五栅极结构。
在图1~3所示的实施例中,形成栅极结构(第一栅极结构226a、第二栅极结构226b、第三栅极结构226c、第四栅极结构226d和第五栅极结构226e)包括对半导体基板进行一光刻刻蚀制造工艺,从半导体基板的顶面201移除部分半导体基板,以形成多个栅极沟槽(第一栅极沟槽220a、第二栅极沟槽220b、第三栅极沟槽220c、第四栅极沟槽220d和第五栅极沟槽220e)。栅极沟槽(第一栅极沟槽220a、第二栅极沟槽220b、第三栅极沟槽220c、第四栅极沟槽220d和第五栅极沟槽220e)从半导体基板的顶面201延伸至漂移区202中。接着,进行例如化学气相沉积法或原子层沉积法(ALD)的一薄膜沉积制造工艺或一旋转涂布制造工艺,分别于栅极沟槽(第一栅极沟槽220a、第二栅极沟槽220b、第三栅极沟槽220c、第四栅极沟槽220d和第五栅极沟槽220e)的底面229a~229e和相对侧壁227a~227e上顺应性形成一栅极绝缘材料(图未显示)。接着,进行包括物理气相沉积法(PVD)、化学气相沉积法或原子层沉积法或其他类似方式的一薄膜沉积制造工艺,于上述栅极绝缘材料上全面性形成一栅极导电材料,并填入栅极沟槽(第一栅极沟槽220a、第二栅极沟槽220b、第三栅极沟槽220c、第四栅极沟槽220d和第五栅极沟槽220e)中。之后,进行包括化学机械抛光法(CMP)或回蚀刻法(etching back)或其他类似方式的一平坦化制造工艺(planarized process),移除位于半导体基板的顶面201上多余的上述栅极绝缘材料和栅极导电材料,以分别于栅极沟槽(第一栅极沟槽220a、第二栅极沟槽220b、第三栅极沟槽220c、第四栅极沟槽220d和第五栅极沟槽220e)的底面229a~229e和相对侧壁227a~227e上形成多个栅极绝缘层222a~222e,并分别于栅极绝缘层222a~222e上形成多个栅极224a~224e。栅极224a~224e填入上述栅极沟槽(第一栅极沟槽220a、第二栅极沟槽220b、第三栅极沟槽220c、第四栅极沟槽220d和第五栅极沟槽220e)中。
在图4~6所示的实施例中,形成栅极结构(第一栅极结构526a、第二栅极结构526b、第三栅极结构526c、第四栅极结构526d和第五栅极结构526e)包括进行例如化学气相沉积法或原子层沉积法的一薄膜沉积制造工艺或一旋转涂布制造工艺,于半导体基板的顶面上形成顺应性形成一栅极绝缘材料(图未显示)。接着,进行包括物理气相沉积法、化学气相沉积法或原子层沉积法或其他类似方式的一薄膜沉积制造工艺,于上述栅极绝缘材料上全面性形成一栅极导电材料。之后,进行一图案化制造工艺,移除部分栅极导电材料和栅极绝缘材料,直到暴露出半导体基板的顶面为止,以分别于半导体基板的顶面上形成多个栅极绝缘层图案522a~522e,并分别于上述栅极绝缘层522a~522e上形成多个栅极524a~524e。然后,可利用一薄膜沉积制造工艺及后续的一回蚀刻制造工艺,于栅极524a~524e的相对侧壁上形成绝缘间隙壁。经过上述制造工艺之后,于半导体基板的顶面201上形成彼此隔开的栅极结构(第一栅极结构526a、第二栅极结构526b、第三栅极结构526c、第四栅极结构526d和第五栅极结构526e)。
接着,进行步骤906,对半导体基板的顶面进行另一道掺杂制造工艺,以于该半导体基板中形成一第二井区。第二井区位于漂移区具有第二导电类型。其中,第一井区、第二井区及栅极结构下方的半导体基板将被定义为IGBT的漂移区(例如图1~6的漂移区202)。在图1~3所示的实施例中,可控制掺杂制造工艺的能量和掺质剂量,使第一井区和第二井区的掺质浓度大于漂移区的掺质浓度,并使上述第一井区的深度不同于上述第二井区的深度。举例来说,第一井区的深度大于上述第二井区的深度。另外,在一实施例中,可设计控制掺杂制造工艺的能量和掺质剂量,使上述第一井区与第二井区具有相同或不同的掺质浓度。在图4~6所示的实施例中,可设计掺杂制造工艺的使用的掩膜图案(图未显示),使上述第一井区的宽度不同于上述第二井区的宽度,且可控制掺杂制造工艺的掺质剂量,使第一井区和第二井区的掺质浓度大于漂移区的掺质浓度,并使上述第一井区与第二井区具有相同或不同的掺质浓度。
在图1~3所示的实施例中,第一井区208和第二井区210至少有一侧与栅极沟槽(第一栅极沟槽220a、第二栅极沟槽220b、第三栅极沟槽220c、第四栅极沟槽220d和第五栅极沟槽220e)之一相邻。在图4~6所示的实施例中,第一井区208和第二井区210至少有一侧与栅极结构(第一栅极结构526a、第二栅极结构526b、第三栅极结构526c、第四栅极结构526d和第五栅极结构526e)之一部分重叠。详细来说,在图1、4所示的实施例中,第一井区208位于第一栅极结构226a(或图4的526a)和第三栅极结构226c(或图4的526c)之间,第二井区210位于第一栅极结构226a(或526a)和第二栅极结构226b(或526b)之间。在图2、5所示的实施例中,第一井区208a、第二井区210a皆位于第一栅极结构226a、第二栅极结构226b之间,第一井区208b、第二井区210b皆位于第一栅极结构226a、第三栅极结构226c之间。
接着,进行步骤908,对半导体基板的顶面进行另一道掺杂制造工艺,以分别于第一井区和第二井区上形成第一射极区和第二射极区,其中第一射极区和第二射极区具有第一导电类型。在本发明一实施例中,可控制掺杂制造工艺的能量和掺质剂量,使第一射极区和第二射极区的掺质浓度大于第一井区和第二井区的掺质浓度。
接着,进行步骤910。于半导体基板的顶面上方全面性形成一介电层。上述介电层是用以将栅极电极与后续形成的射极电极电性绝缘。在本发明实施例中,介电层的材质可为氧化硅、氮化硅、氮氧化硅、硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、旋涂式玻璃(SOG)、或其它任何适合的介电材料、或上述的组合。在本发明实施例中,可通过化学气相沉积法或旋转涂布法形成介电层。在图1~3所示的实施例中,介电层250覆盖栅极沟槽(第一栅极沟槽220a、第二栅极沟槽220b、第三栅极沟槽220c、第四栅极沟槽220d和第五栅极沟槽220e)。在图4~6所示的实施例中,介电层250覆盖栅极结构(第一栅极结构526a、第二栅极结构526b、第三栅极结构526c、第四栅极结构526d和第五栅极结构526e)。
接着,进行步骤912,于半导体基板的顶面上形成一掩膜图案(图未显示),上述掩膜图案暴露出部分介电层、第一射极区和第二射极区。之后,进行一蚀刻制造工艺,从半导体基板的顶面上方移除未被位于上述掩膜图案覆盖的介电层、第一射极区、第二射极区以及部分半导体基板,以于半导体基板中形成穿过介电层、第一射极区、第二射极区以及部分半导体基板的第一沟槽、第二沟槽,上述第一沟槽、第二沟槽分别延伸至第一井区和第二井区中。
接着,进行步骤914,对半导体基板的顶面进行一掺杂制造工艺,以分别于第一沟槽和第二沟槽的底面下方形成第一射极接触区、第二射极接触区。在本发明一实施例中,第一射极接触区、第二射极接触区具有第二导电类型。在图1、4所示的实施例中,第一射极接触区218相邻于第一射极区214,第二射极接触区216相邻于第二射极区212。在图2、5所示的实施例中,第一射极接触区218相邻于第一射极区214b和第二射极区212b,第二射极接触区216相邻于第一射极区214a和第二射极区212a。在图3、6所示的实施例中,第一射极接触区218a相邻于第一射极区214a,且第一射极接触区218b相邻于第一射极区214b,第二射极接触区216a相邻于第二射极区212a,第二射极接触区216b相邻于第二射极区212b。前述实施例以先形成沟槽再搭配掺杂制造工艺以形成第一及第二射极接触区,在其他实施例中,亦可仅使用掺杂制造工艺,于预定区域形成第一及第二射极接触区,通过此方式形成的第一及第二射极接触区深度,将与第一及第二射极区的深度相当。
接着,进行步骤916,可利用包括溅射法、电镀法的沉积制造工艺,分别于第一射极接触区(218、218a、218b)、第二射极接触区(216、216a、216b)形成第一接触插塞(248、248a、248b)和第二接触插塞(246、246a、246b),分别填入第一沟槽(219、219a、219b)和第二沟槽(217、217a、217b)。在本发明一实施例中,第一接触插塞、第二接触插塞可由包括金、铝、铜、上述的组合或其它类似材料的导电材料形成。
接着,进行步骤918,可利用多道薄膜沉积制造工艺和多道图案化制造工艺,于第一接触插塞、第二接触插塞上形成包括射极电极和集极电极的一内连线结构(图未显示)。在本发明一实施例中,上述内连线结构可包括多个金属层、与金属层交错堆叠的多个介电层,以及穿过位于上述介电层的多个介层孔插塞。在本发明一实施例中,上述保护层可包括但并非限制于氮化硅、氧化硅、氮氧化硅、聚酰亚胺(polyimide)或上述任意组合。并且,上述保护层可具有应力缓冲和绝缘的功能。
接着,进行步骤920,可将半导体基板反转,使半导体基板的底面朝上。然后,可对半导体基板的底面进行一薄化制造工艺,从半导体基板的底面移除部分半导体基板。若前述半导体基板的底面已预先形成一缓冲区而又需要对半导体基板进行薄化,则可于步骤902前先对未形成缓冲区的顶面先进行薄化。薄化后的半导体基板又可称为主体(例如图1~6所示的主体200)。
接着,进行步骤922,可对薄化后的半导体基板的底面进行一掺杂制造工艺,于半导体基板内形成一缓冲区。在一实施例中,缓冲区位于漂移区下方且相邻于漂移区。在本发明一实施例中,缓冲区具有第一导电类型。在本发明一实施例中,漂移区的掺质浓度可小于缓冲区的掺质浓度。在本发明的另一实施例中,可省略步骤922的掺杂制造工艺。
接着,进行步骤924,对薄化后的半导体基板的底面进行另一掺杂制造工艺,以于半导体基板中形成一集极区。在本发明一实施例中,上述集极区相邻缓冲区。在本发明一实施例中,上述集极区具有第二导电类型。在本发明实施例中,集极区为重掺杂区,集极区的掺质浓度大体上等于第一射极接触区和第二射极接触区的掺质浓度。
接着,进行步骤926,可利用包括溅射法、电镀法的沉积制造工艺,于半导体基板的底面上形成一集极电极。在本发明一实施例中,上述集极电极连接至集极区。
前述实施例于射极区形成之后再形成集极区,但本发明并不限于此制造方式。举例来说,可提供具有第二导电类型(例如P+)的半导体基板,此半导体基板的掺质浓度与预定形成的IGBT 500a~500f中的集极区206的掺质浓度相符,接着在此半导体基板上以例如外延生长的方式选择式地形成缓冲区(例如图1~6的缓冲区204)。接着再进一步以例如外延生长的方式形成IGBT的漂移区(例如图1~6的缓冲区204)。接着再以例如图7步骤902~918形成IGBT的其他部份。本发明实施例提供一种绝缘栅极双极性晶体管(IGBT)及其制造方法。在本发明实施例中,IGBT的两个不同深(宽)度的第一井区与第二井区会分别与设置于其中的第二射极区与第一射极区之间相距不同的垂直(水平)距离。当于栅极结构与第一射极区、第二射极区之间施加一预定电压使集极和射极会导通时,会于第一井区与第二井区中沿容纳栅极结构的栅极沟槽的侧壁位置形成通道使电流通过。因此,不同的垂直距离定义为IGBT的通道长度。本发明一实施例的IGBT因为设计具有两个不同深度的第一井区与第二井区。所以,IGBT的第一栅极结构的两侧会具有至少两种不同的通道长度。深度较浅(宽度较小)的第二井区(P型基极层)可进一步缩短从集极至射极的电流路径,具有较短的通道长度,以进一步降低IGBT的集极-射极导通电压。另一方面,深度较深(宽度较大)的第一井区(P型基极层)的掺质浓度可设计小于或等于深度较浅(宽度较小)的第二井区的掺质浓度。因此,IGBT中深度较浅(宽度较小)的第二井区可提升集极-射极导通电压,深度较深的第一井区可降低关闭损耗,且IGBT具有较佳的闩锁现象电流密度。
虽然本发明已以实施例揭露于上,然其并非用以限定本发明,任何熟悉此项技艺者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视所附的权利要求所界定的为准。
Claims (19)
1.一种绝缘栅极双极性晶体管,其特征在于,包括:
一主体,具有一顶面和一底面;
一漂移区,位于该主体内,且接近于该主体的该顶面,其中该漂移区具有一第一导电类型;
一集极区,从该主体的该底面延伸至部分该主体中,其中该集极区具有相对于该第一导电类型的一第二导电类型;
一第一栅极结构、一第二栅极结构和一第三栅极结构,位于该漂移区上,且彼此隔开;
一第一井区,位于该漂移区上,且位于该第一栅极结构和该第二栅极结构之间,其中该第一井区具有该第二导电类型;
一第二井区,位于该漂移区上,且位于该第一栅极结构和该第三栅极结构之间,其中该第二井区具有该第二导电类型;
一第一射极区,从该主体的该顶面延伸至该第一井区中,其中该第一射极区具有该第一导电类型;以及
一第二射极区,从该主体的该顶面延伸至该第二井区中,其中该第二射极区具有该第一导电类型,其中该第一射极区与该第二射极区电连接;
其中从该第一射极区与该第一井区之间沿一垂直于该主体的该顶面的方向的一第一界面至该第一井区与该漂移区之间沿该方向的一第二界面的一第一距离不同于从该第二射极区与该第二井区之间沿该方向的一第三界面至该第二井区与该漂移区之间沿该方向的一第四界面的一第二距离。
2.如权利要求1所述的绝缘栅极双极性晶体管,其特征在于,还包括:
一缓冲区,位于该主体内,且位于该漂移区和该集极区之间,其中该缓冲区具有该第一导电类型。
3.如权利要求1所述的绝缘栅极双极性晶体管,其特征在于,还包括:
一第一射极接触区,从该主体的该顶面延伸至该第一井区中,且相邻于该第一射极区,其中该第一射极接触区具有该第二导电类型;
一第二射极接触区,从该主体的该顶面延伸至该第二井区中,且相邻于该第二射极区,其中该第二射极接触区具有该第二导电类型,且其中该第一射极接触区、该第二射极接触区、该第一射极区与该第二射极区电连接;以及
一集极电极,位于该主体的该底面上,且连接至该集极区。
4.如权利要求1所述的绝缘栅极双极性晶体管,其特征在于,该第一栅极结构、该第二栅极结构和该第三栅极结构位于该主体的该顶面上,该第一栅极结构、该第二栅极结构和该第三栅极结构分别包括:
一栅极绝缘层,位于该主体的该顶面上;以及
一栅极,位于该栅极绝缘层上。
5.如权利要求4所述的绝缘栅极双极性晶体管,其特征在于,该第一井区和该第二井区分别相邻该第一栅极结构的两个相对侧壁。
6.如权利要求1所述的绝缘栅极双极性晶体管,其特征在于,该第一井区具有一第一掺质浓度,该第二井区具有不同于该第一掺质浓度的一第二掺质浓度。
7.如权利要求1所述的绝缘栅极双极性晶体管,其特征在于,该第一井区和该第二井区具有相同的掺质浓度。
8.如权利要求3所述的绝缘栅极双极性晶体管,其特征在于,还包括:
一第三井区,位于该漂移区上,且位于该第一栅极结构和该第二栅极结构之间,其中该第三井区具有该第二导电类型;
一第四井区,位于该漂移区上,且位于该第一栅极结构和该第三栅极结构之间,其中该第四井区具有该第二导电类型;
一第三射极区,从该主体的该顶面延伸至该第三井区中,其中该第三射极区具有该第一导电类型;以及
一第四射极区,从该主体的该顶面延伸至该第四井区中,其中该第四射极区具有该第一导电类型,其中该第一射极区、该第二射极区、该第三射极区与该第四射极区电连接;
其中该第三射极区与该第三井区之间的一第五界面至该第三井区与该漂移区的一第六界面沿该方向的一第三距离不同于该第四射极区与该第四井区之间的一第七界面至该第四井区与该漂移区的一第八界面沿该方向的一第四距离。
9.如权利要求8所述的绝缘栅极双极性晶体管,其特征在于,该第三距离等于该第二距离,且其中该第四距离等于该第一距离。
10.如权利要求8所述的绝缘栅极双极性晶体管,其特征在于,该第一井区位于该第一栅极结构和该第三井区之间,且该第二井区位于该第三栅极结构和该第四井区之间。
11.如权利要求10所述的绝缘栅极双极性晶体管,其特征在于,该第一井区相邻该第一栅极结构,且通过相邻于该第二栅极结构的该第三井区与该第二栅极结构隔开。
12.如权利要求11所述的绝缘栅极双极性晶体管,其特征在于,该第二井区相邻该第三栅极结构,且通过相邻于该第一栅极结构的该第四井区与该第一栅极结构隔开。
13.如权利要求12所述的绝缘栅极双极性晶体管,其特征在于,该第一射极接触区位于该第三井区中,且相邻该第一射极区和该第三射极区,且其中该第二射极接触区位于该第四井区中,且相邻该第二射极区和该第四射极区。
14.一种绝缘栅极双极性晶体管,其特征在于,包括:
一漂移区,具有一第一导电类型,该漂移区具有一第一侧与相对于该第一侧的一第二侧;
一集极区,具有相对于该第一导电类型的一第二导电类型,该集极区位于该漂移区的该第一侧;
一第一栅极结构、一第二栅极结构和一第三栅极结构,彼此隔开,其中该第一栅极结构、该第二栅极结构和该第三栅极结构位于该漂移区的该第二侧;
一第一井区,位于该漂移区上,且位于该第一栅极结构和该第二栅极结构之间,其中该第一井区具有该第二导电类型;
一第二井区,位于该漂移区上,且位于该第一栅极结构和该第三栅极结构之间,其中该第二井区具有该第二导电类型;其中该第一井区沿一平行于该第一侧和该第二侧的延伸方向的一第一长度大于该第二井区沿该方向的一第二长度;
一第一射极区,位于该第一井区中,其中该第一射极区具有该第一导电类型;以及
一第二射极区,位于该第二井区中,其中该第二射极区具有该第一导电类型,其中该第一射极区与该第二射极区电连接。
15.一种绝缘栅极双极性晶体管的制造方法,其特征在于,包括下列步骤:
于一具有第一导电型掺杂的半导体层中掺杂一第二导电类型的掺质,以形成具有该第二导电类型的一第一井区;
于该半导体层上定义一第一栅极结构、一第二栅极结构以及一第三栅极结构,其中该第一井区位于该第一栅极结构与该第二栅极结构之间;
于该第一栅极结构与该第三栅极结构之间的该半导体层中掺杂该第二导电类型的掺质,以形成具有该第二导电类型的一第二井区,其中该第一井区沿一平行于该半导体层的一顶面的方向的一第一长度大于该第二井区沿该方向的一第二长度;
利用一掺杂方式,分别于该第一井区与该第二井区中形成一第一射极区与一第二射极区;以及
于该半导体层相对于该第一井区与该第二井区的一侧形成一集极区;
其中,该第一井区与第二井区分别接触至少该第一栅极结构、该第二栅极结构与该第三栅极结构之一,以于该第一井区与该第二井区中分别形成一第一半导体通道与一第二半导体通道。
16.如权利要求15所述的绝缘栅极双极性晶体管的制造方法,其特征在于,该半导体层的形成方式包括:
提供具有该第一导电类型的一第一半导体基板;
通过一热扩散制造工艺,分别于该半导体基板相对的两个表面延伸至半导体基板中形成一缓冲区;以及
沿着与上述两个表面平行的方向对切成两个该半导体层,其中每一半导体层的一面具有部分该缓冲区,该缓冲区的一掺质浓度大于该第一半导体基板的一掺质浓度。
17.一种绝缘栅极双极性晶体管,其特征在于,包括:
一主体,具有一顶面和一底面;
一漂移区,位于该主体内,且接近于该主体的该顶面,其中该漂移区具有一第一导电类型;
一集极区,从该主体的该底面延伸至部分该主体中,其中该集极区具有相对于该第一导电类型的一第二导电类型;
一第一栅极结构、一第二栅极结构和一第三栅极结构,位于该漂移区上,且彼此隔开;
一第一栅极沟槽、一第二栅极沟槽和一第三栅极沟槽,从该主体的该顶面延伸至部分该漂移区中,其中该第一栅极结构、该第二栅极结构和该第三栅极结构分别位于该第一栅极沟槽、该第二栅极沟槽和该第三栅极沟槽内,其中该第一栅极结构、该第二栅极结构和该第三栅极结构包括:
多个栅极绝缘层,分别衬垫于该第一栅极沟槽、该第二栅极沟槽和该第三栅极沟槽的底面和相对侧壁上;以及
多个栅极,分别填入该第一栅极沟槽、该第二栅极沟槽和该第三栅极沟槽中,且位于该些栅极绝缘层上;
一第一井区,位于该漂移区上,且位于该第一栅极结构和该第二栅极结构之间,其中该第一井区具有该第二导电类型;
一第二井区,位于该漂移区上,且位于该第一栅极结构和该第三栅极结构之间,其中该第二井区具有该第二导电类型;
其中该第一井区与该第二井区分别相邻该第一栅极沟槽的两个该相对侧壁且以该一第一栅极结构为中心左右对称设置;
一第一射极区,从该主体的该顶面延伸至该第一井区中,其中该第一射极区具有该第一导电类型;以及
一第二射极区,从该主体的该顶面延伸至该第二井区中,其中该第二射极区具有该第一导电类型,其中该第一射极区与该第二射极区电连接;
其中从该第一射极区与该第一井区之间沿一平行于该主体的该顶面的方向的一第一界面至该第一井区与该漂移区之间沿该方向的一第二界面的一第一距离不同于从该第二射极区与该第二井区之间沿该方向的一第三界面至该第二井区与该漂移区之间沿该方向的一第四界面的一第二距离。
18.一种绝缘栅极双极性晶体管,其特征在于,包括:
一漂移区,具有一第一导电类型,该漂移区具有一第一侧与相对于该第一侧的一第二侧;
一集极区,具有相对于该第一导电类型的一第二导电类型,该集极区位于该漂移区的该第一侧;
一第一栅极结构、一第二栅极结构和一第三栅极结构,彼此隔开,其中该第一栅极结构、该第二栅极结构和该第三栅极结构位于该漂移区的该第二侧;
一第一井区,位于该漂移区上,且延伸至该第二栅极结构及该第三栅极结构的下方,其中该第一井区具有该第二导电类型;
一第二井区,位于该漂移区上,且延伸至该第一栅极结构的下方,其中该第二井区具有该第二导电类型且与该第一井区彼此相邻;其中该第一井区沿一垂直于该第一侧和该第二侧的延伸方向的一第一长度大于该第二井区沿该方向的一第二长度;
其中该第一井区与该第二井区分别以该一第一栅极结构为中心左右对称设置;
一第一射极区,位于该第一井区中,其中该第一射极区具有该第一导电类型;以及
一第二射极区,位于该第二井区中,其中该第二射极区具有该第一导电类型,其中该第一射极区与该第二射极区电连接。
19.一种绝缘栅极双极性晶体管的制造方法,其特征在于,包括下列步骤:
于一具有第一导电型掺杂的半导体层中掺杂一第二导电类型的掺质,以形成具有该第二导电类型的一第一井区;
于该半导体层上定义一第一栅极结构、一第二栅极结构以及一第三栅极结构,其中该第一井区位于该第一栅极结构与该第二栅极结构之间;
于该第一栅极结构与该第三栅极结构之间的该半导体层中掺杂该第二导电类型的掺质,以形成具有该第二导电类型的一第二井区,其中该第一井区沿一垂直于该半导体层的一顶面的方向的一第一长度大于该第二井区沿该方向的一第二长度;
利用一掺杂方式,分别于该第一井区与该第二井区中形成一第一射极区与一第二射极区;以及
于该半导体层相对于该第一井区与该第二井区的一侧形成一集极区;
其中,该第一井区与第二井区分别接触至少该第一栅极结构、该第二栅极结构与该第三栅极结构之一,以于该第一井区与该第二井区中分别形成一第一半导体通道与一第二半导体通道且该第一井区与该第二井区以该一第一栅极结构为中心左右对称设置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103129148A TWI535006B (zh) | 2014-08-25 | 2014-08-25 | 絕緣閘極雙極性電晶體及其製造方法 |
TW103129148 | 2014-08-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105374863A CN105374863A (zh) | 2016-03-02 |
CN105374863B true CN105374863B (zh) | 2019-03-12 |
Family
ID=55376867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410487555.3A Active CN105374863B (zh) | 2014-08-25 | 2014-09-22 | 绝缘栅极双极性晶体管及其制造方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN105374863B (zh) |
TW (1) | TWI535006B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020098865A (ja) * | 2018-12-18 | 2020-06-25 | 株式会社村田製作所 | 半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3298385B2 (ja) * | 1995-04-05 | 2002-07-02 | 富士電機株式会社 | 絶縁ゲート型サイリスタ |
JP5013436B2 (ja) * | 2009-06-04 | 2012-08-29 | 三菱電機株式会社 | 電力用半導体装置 |
JP5531700B2 (ja) * | 2010-03-23 | 2014-06-25 | トヨタ自動車株式会社 | 絶縁ゲートバイポーラトランジスタ |
JP2014075483A (ja) * | 2012-10-04 | 2014-04-24 | Sanken Electric Co Ltd | 半導体装置及び半導体装置の製造方法 |
-
2014
- 2014-08-25 TW TW103129148A patent/TWI535006B/zh active
- 2014-09-22 CN CN201410487555.3A patent/CN105374863B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN105374863A (zh) | 2016-03-02 |
TW201608718A (zh) | 2016-03-01 |
TWI535006B (zh) | 2016-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI688096B (zh) | 具有二極體隔離之堆疊奈米片場效電晶體 | |
US7052982B2 (en) | Method for manufacturing a superjunction device with wide mesas | |
US7582519B2 (en) | Method of forming a trench structure having one or more diodes embedded therein adjacent a PN junction | |
JP4429601B2 (ja) | セグメントトレンチと延長ドーピングゾーンとを有するmosゲートパワーデバイス、及びその製造方法 | |
TWI550851B (zh) | 具有平面狀通道的垂直功率金氧半場效電晶體 | |
CN102804386B (zh) | 半导体器件 | |
US8373208B2 (en) | Lateral super junction device with high substrate-gate breakdown and built-in avalanche clamp diode | |
EP3815131A1 (en) | Shielded trench devices | |
US11038037B2 (en) | Sawtooh electric field drift region structure for planar and trench power semiconductor devices | |
US7199006B2 (en) | Planarization method of manufacturing a superjunction device | |
CN102163622B (zh) | 包含具有超级结的沟槽mosfet的半导体器件 | |
US20100155773A1 (en) | VTS insulated gate bipolar transistor | |
KR102066310B1 (ko) | 전력용 반도체 소자 | |
US7326969B1 (en) | Semiconductor device incorporating thyristor-based memory and strained silicon | |
TW202006956A (zh) | 具有整合的偽肖特基二極體於源極接觸溝槽之功率金屬氧化物半導體場效電晶體 | |
CN109659351A (zh) | 绝缘栅双极晶体管 | |
US20210273066A1 (en) | Method for auto-aligned manufacturing of a vdmos transistor, and auto-aligned vdmos transistor | |
CN104347708A (zh) | 多栅vdmos晶体管及其形成方法 | |
CN107425048A (zh) | 晶体管及其制造方法 | |
CN103681850B (zh) | 功率mosfet及其形成方法 | |
US11705506B2 (en) | Lateral trench transistor device | |
CN105374863B (zh) | 绝缘栅极双极性晶体管及其制造方法 | |
CN104701365B (zh) | 半导体器件及其形成方法 | |
CN110265478A (zh) | 具有场板结构的晶体管沟槽结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |