JP5720805B2 - 絶縁ゲート型半導体装置およびその製造方法 - Google Patents

絶縁ゲート型半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5720805B2
JP5720805B2 JP2013547091A JP2013547091A JP5720805B2 JP 5720805 B2 JP5720805 B2 JP 5720805B2 JP 2013547091 A JP2013547091 A JP 2013547091A JP 2013547091 A JP2013547091 A JP 2013547091A JP 5720805 B2 JP5720805 B2 JP 5720805B2
Authority
JP
Japan
Prior art keywords
conductivity type
region
trench
floating
base region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013547091A
Other languages
English (en)
Other versions
JPWO2013080806A1 (ja
Inventor
勇一 小野澤
勇一 小野澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2013547091A priority Critical patent/JP5720805B2/ja
Publication of JPWO2013080806A1 publication Critical patent/JPWO2013080806A1/ja
Application granted granted Critical
Publication of JP5720805B2 publication Critical patent/JP5720805B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Description

本発明は電力変換装置などに使用される半導体装置、特には絶縁ゲート型半導体装置（ＩＧＢＴ）およびその製造方法に関する。
電力変換装置の低消費電力化が進む中で、電力変換装置の低消費電力化に対するパワーデバイスへの期待は大きい。そのパワーデバイスの中でも、伝導度変調効果により低オン電圧が得られ、また電圧駆動のゲート制御が容易である絶縁ゲート型バイポーラトランジスタ（以下ＩＧＢＴと称する）の使用は定着してきている。
そして、シリコンウエハ表面にゲート電極を設けるいわゆるプレーナ型ＩＧＢＴに比べて、シリコンウエハ表面から垂直に幅の狭いトレンチを形成してその中に酸化膜を介してゲート電極を埋設するトレンチゲート型ＩＧＢＴは、そのトレンチの両壁面にチャネルを形成するので、チャネル密度を大きくすることができ、オン電圧をさらに低くすることができるため近年適用分野が増えつつある。
このようなトレンチゲート型ＩＧＢＴの構造を説明する。図４は、トレンチゲートを有する一般的なＩＧＢＴの要部断面図である。図４においては、ストライプ状の平面パターン（図示せず）からなるトレンチ内部にゲート絶縁膜を介してゲート電極が設けられるトレンチゲート型のｎチャネルＩＧＢＴを、平面上でトレンチゲートを横切る方向に切断したシリコンウエハの断面を示している。
図４に断面を示したトレンチゲート型ＩＧＢＴは、ｐ型で高濃度のシリコン基板１ａを備えている。シリコン基板１ａの表面には、ｎ型で低濃度のｎ-ドリフト層２からなるシリコンウエハが設けられている。シリコンウエハの表面には、ｐベース領域３が形成されている。ｐベース領域３の表面には、選択的に、ｎ+エミッタ領域４が形成されている。
トレンチ１０は、ｎ+エミッタ領域４の表面からｐベース領域３を貫通してｎ-ドリフト層２に達するように形成されている。そのトレンチ１０の内面には、ゲート絶縁膜５が設けられている。ゲート絶縁膜５の内部には、ゲート電極６が充填されている。ゲート電極６は、導電性多結晶シリコンからなる。図４において、ゲート電極６は斜線ハッチングで示している。ゲート絶縁膜５は、トレンチ１０の内面とゲート電極６とに挟まれている。
層間絶縁膜７は、ゲート電極６の上部を覆うように形成されている。層間絶縁膜７の上部には、エミッタ電極８が設けられている。エミッタ電極８は、シート状であって、かつ、ｎ+エミッタ領域４とｐベース領域３に共通に接触するように設けられている。エミッタ電極８は、ｐベース領域３、ｎ+エミッタ領域４の表面、層間絶縁膜７を被覆するように設けられている。エミッタ電極８の上部に、パッシベーション膜としての窒化膜やアモルファスシリコン膜が形成されることがあるが、この図では省略されている。また、ｐ型のシリコン基板１ａのｎ-ドリフト層２とは反対側表面（裏面とする）には、コレクタ電極９が設けられている。
以下、ＩＧＢＴの動作について説明する。ただし、トレンチ１０に挟まれたシリコン基板の表層領域であって、表面に絶縁膜（層間絶縁膜７）を介してエミッタ電極８が覆うｐ型領域１１については後述する。まず、このトレンチゲート型ＩＧＢＴをオフ状態からオン状態に移行させる動作について説明する。
ＩＧＢＴは、エミッタ電極８を通常アースに接地し、エミッタ電極８よりも高い電圧をコレクタ電極９に印加した状態（順方向電圧印加状態）で、ゲート印加電圧が閾値よりも低い電圧ではオフ状態である。これに、図示しないゲート駆動回路よりゲート抵抗を介して閾値より高い電圧をゲート電極６に印加すると、ゲート電極６に電荷が蓄積され始める。
ゲート電極６への電荷の蓄積と同時に、ゲート絶縁膜５を介してゲート電極６に対峙しているｐベース領域３部分がｎ型に反転してチャネル領域（図示せず）を形成する。これにより、電子電流が、エミッタ電極８から、ｎ+エミッタ領域４、ｐベース領域３の前記ｎチャネル領域を通り、ｎ-ドリフト層２に注入される。
この注入された電子により、ｐ型のシリコン基板１ａとｎ-ドリフト層２との間の接合が順バイアスされて、コレクタ電極９から正孔が注入されて、ＩＧＢＴがオン状態となる。このオン状態のＩＧＢＴのエミッタ電極８とコレクタ電極９との間の電圧降下が、オン電圧である。この時ｎ-ドリフト層２が正孔の注入により伝導度変調を受けるので、ＩＧＢＴは、正孔の注入の無い同様の構成のＭＯＳＦＥＴに比べると低オン電圧となる。
ＩＧＢＴをオン状態からオフ状態にするには、エミッタ電極８とゲート電極６との間の電圧を閾値以下にする。これによって、ゲート電極６に蓄積されていた電荷は、ゲート抵抗を介してゲート駆動回路へ放電される。その際、ｎ型に反転していたｎチャネル領域がｐ型に戻り、ｎチャネル領域が無くなることにより電子の供給がなされなくなる。これにより正孔の注入も無くなるので、ｎ-ドリフト層２内に蓄積されていた電子と正孔が、それぞれコレクタ電極９とエミッタ電極８に吐きだされる（排出される）か、互いに再結合することにより電流は消滅し、ＩＧＢＴがオフ状態になる。
このトレンチゲート型ＩＧＢＴのオン電圧をさらに低減するために、さまざまな改善方法が提案されている。例えば、下記特許文献１に記載のＩＥＧＴ（ＩＮＪＥＣＴＩＯＮ ＥＮＨＡＮＣＥＤ ＧＡＴＥ ＢＩＰＯＬＡＲ ＴＲＡＮＳＩＳＴＯＲ）は、ダイオードのオン電圧に近い限界の特性が出せると言われている。
このＩＥＧＴは、ｎ+エミッタ領域およびｐベース領域の一部表面を絶縁層により被覆して、これら被覆された領域とエミッタ電極がコンタクトしないようにしたものである。このＩＥＧＴの動作は基本的にトレンチゲート型ＩＧＢＴと同じである。ＩＥＧＴのｎ+エミッタ領域とｐベース領域とがエミッタ電極とコンタクトしていない部分のｐベース領域下の正孔は、エミッタ電極に排出され難いため、この部分に蓄積する。
その結果、ｎ-ドリフト層のキャリア濃度分布はダイオードの濃度分布に近くなるので、通常のトレンチゲート型ＩＧＢＴのオン電圧よりもさらに低くできるとされている。しかし、パワーデバイスにおいては、低オン電圧以外に高速なスイッチング特性も要求されており、この特性の改善も重要な課題となっている。
また、トレンチゲート型ＩＧＢＴおよび前記ＩＥＧＴは、低オン電圧にするためにトレンチゲートを通常高密度構成としているために、ゲート電極とエミッタ電極間の容量も大きなものとなる。前述のＩＧＢＴの動作で説明したように、オン動作およびオフ動作に移行するときには、このゲート電極とエミッタ電極間の容量を充放電する必要がある。しかし、ゲート電極とエミッタ電極間の容量が大きい場合には、充放電時間の増加と共にそこでの発生損失の増加をもたらす。
パワーデバイスの発生損失は、オン電圧で決まる定常損失と、オン動作およびオフ動作時に発生するスイッチング損失の和として発生するので、このスイッチング損失の低減も重要である。そのためには、スイッチング損失の原因であるゲート電極とエミッタ電極間の容量を低減することも必要である。
下記特許文献２に記載のＩＧＢＴ構造について、再度図４を用いて説明する。このＩＧＢＴでは、絶縁層７で被覆されてエミッタ電極８とコンタクトしないｐ型領域１１を設けることで、正孔がエミッタ電極に吐き出され難くしている。その結果、このｐ型領域１１近傍に正孔が蓄積し、ｎ-ドリフト層２のキャリア濃度分布が、ダイオードのそれに近くなる。さらに、このｐ型領域１１は絶縁層７で覆われているので、トレンチゲート１０の機能が有効に作用しない。その結果、ゲート電極６とエミッタ電極８との間の容量が低減されて充放電の時間が短縮されるので、スイッチング損失が低減する。
特開平５−２４３５６１号公報（図１０１） 特開２００１−３０８３２７号公報（図１）
しかしながら、前記特許文献２に記載のＩＧＢＴ（図４）の構造、すなわち、トレンチ間に挟まれるとともにエミッタ電極８とは絶縁されて電位的にフローティング状態のｐ型領域１１を有する構造は、本質的に高耐圧が得にくいという問題があった。その理由は、トレンチ間が等間隔でなく、かつ、トレンチ間にフローティング状態のｐ型領域１１を有するため、トレンチ間にフローティング状態のｐ型領域１１を有さない構造に比べてオフ時における電界分布が不均一となり、トレンチゲート底部への電界集中が起こり易く耐圧が低下し易いためである。
この問題を解決する手段として、電位的にフローティング状態のｐ型領域１１をトレンチ１０よりも深くすることにより、トレンチ１０の底部への電界集中を緩和し、高い耐圧を得る方法が知られている。しかしながら、この方法では、電位的にフローティング状態のｐ型領域１１を深くすることにより、実効的なｎ-ドリフト層２の厚さが減少し垂直方向の電界が高くなるため、耐圧の低下を招き易く、必ずしも十分な耐圧向上を図ることができないという問題があった。
本発明は、以上説明した課題を鑑みて成されたものであり、トレンチゲートより深く、電位的にもフローティング状態の拡散層を有していても低オン電圧と高耐圧特性が得られる絶縁ゲート型半導体装置を提供することを目的とする。
上述した課題を解決し、目的を達成するため、この発明にかかる絶縁ゲート型半導体装置は、半導体基板からなる第１導電型ドリフト層と、前記第１導電型ドリフト層の一方の主面に選択的に形成される第２導電型ベース領域と、前記第２導電型ベース領域内の表面に選択的に形成される第１導電型エミッタ領域と、前記第１導電型ドリフト層の他方の主面に形成される第２導電型半導体層と、前記第１導電型エミッタ領域の表面から前記第２導電型ベース領域を超える深さと前記第１導電型エミッタ領域の長手方向に沿う平行ストライプ状平面パターンとを有する複数のトレンチと、前記複数のトレンチ内にそれぞれ絶縁膜を介して充填されるゲート電極と、を備え、前記複数のトレンチ間に挟まれる複数の表面領域が、エミッタ電極に導電接触する第２導電型ベース領域と第１導電型エミッタ領域とともに、交互に配置される電気的に絶縁される第２導電型フローティング領域とを有し、前記第２導電型フローティング領域は、深さが前記トレンチよりも深く、不純物濃度が前記第２導電型ベース領域よりも低いことを特徴とする。
また、この発明にかかる絶縁ゲート型半導体装置は、上記の発明において、前記第２導電型フローティング領域が、オフ時の定格電圧印加により前記第２導電型フローティング領域の接合から伸びる空乏層が少なくとも前記第２導電型ベース領域の底部と同レベルの位置まで伸びることができる低い不純物濃度にされていることを特徴とする。
また、この発明にかかる絶縁ゲート型半導体装置は、上記の発明において、前記第２導電型フローティング領域内の、前記トレンチに接する部分に、前記第２導電型フローティング領域よりも不純物濃度の高いフィールドストップ領域を有することを特徴とする。
また、この発明にかかる絶縁ゲート型半導体装置は、上記の発明において、前記第２導電型フローティング領域が接する前記トレンチ内の絶縁膜の厚さを、前記第２導電型ベース領域が接する前記トレンチ内のゲート絶縁膜の厚さより厚くすることを特徴とする。
また、この発明にかかる絶縁ゲート型半導体装置は、上記の発明において、前記絶縁ゲート型半導体装置がトレンチゲート型ＩＧＢＴであることを特徴とする。
また、この発明にかかる絶縁ゲート型半導体装置の製造方法は、半導体基板からなる第１導電型ドリフト層と、前記第１導電型ドリフト層の一方の主面に選択的に形成される第２導電型ベース領域と、前記第２導電型ベース領域内の表面に選択的に形成される第１導電型エミッタ領域と、前記第１導電型ドリフト層の他方の主面に形成される第２導電型半導体層と、前記第１導電型エミッタ領域の表面から前記第２導電型ベース領域を超える深さと前記第１導電型エミッタ領域の長手方向に沿う平行ストライプ状平面パターンとを有する複数のトレンチと、前記複数のトレンチ内にそれぞれ絶縁膜を介して充填されるゲート電極と、を備え、前記複数のトレンチ間に挟まれる複数の表面領域が、エミッタ電極に導電接触する第２導電型ベース領域と第１導電型エミッタ領域とともに、交互に配置される電気的に絶縁される第２導電型フローティング領域とを有し、前記第２導電型フローティング領域の深さが前記トレンチよりも深く、不純物濃度が前記第２導電型ベース領域よりも低い絶縁ゲート型半導体装置の製造方法であって、前記第２導電型フローティング領域が、該領域の最外周を取り巻く耐圧構造領域に電界緩和のために設けられるガードリングと同時に形成されることを特徴とする。
また、この発明にかかる絶縁ゲート型半導体装置の製造方法は、半導体基板からなる第１導電型ドリフト層と、前記第１導電型ドリフト層の一方の主面に選択的に形成される第２導電型ベース領域と、前記第２導電型ベース領域内の表面に選択的に形成される第１導電型エミッタ領域と、前記第１導電型ドリフト層の他方の主面に形成される第２導電型半導体層と、前記第１導電型エミッタ領域の表面から前記第２導電型ベース領域を超える深さと前記第１導電型エミッタ領域の長手方向に沿う平行ストライプ状平面パターンとを有する複数のトレンチと、前記複数のトレンチ内にそれぞれ絶縁膜を介して充填されるゲート電極と、を備え、前記複数のトレンチ間に挟まれる複数の表面領域が、エミッタ電極に導電接触する第２導電型ベース領域と第１導電型エミッタ領域とともに、交互に配置される電気的に絶縁される第２導電型フローティング領域とを有し、前記第２導電型フローティング領域の深さが前記トレンチよりも深く、不純物濃度が前記第２導電型ベース領域よりも低い絶縁ゲート型半導体装置の製造方法であって、前記第２導電型フローティング領域が、該領域の最外周を取り巻く耐圧構造領域に電界緩和のために設けられる第２導電型リサーフ領域と同時に形成されることを特徴とする。
本発明によれば、トレンチゲートより深く電位的にもフローティング状態の拡散層を有していても低オン電圧と高耐圧特性が得られる絶縁ゲート型半導体装置を提供することができる。
図１は、本発明の実施例１にかかるＩＧＢＴのトレンチゲートの要部断面図である。 図２は、本発明の実施例２にかかるＩＧＢＴのトレンチゲートの要部断面図である。 図３は、本発明の実施例３にかかるＩＧＢＴのトレンチゲートの要部断面図である。 図４は、トレンチゲートを有する一般的なＩＧＢＴの要部断面図である。 図５は、本発明の実施例１にかかるＩＧＢＴの素子活性部と耐圧構造部の要部断面図である。
以下、本発明の絶縁ゲート型半導体装置およびその製造方法にかかる実施例について、図面を参照して詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれ相対的に不純物濃度が高いまたは低いことを意味する。なお、以下の実施例の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
図１は、本発明の実施例１にかかるＩＧＢＴのトレンチゲートの要部断面図である。図５は、本発明の実施例１にかかるＩＧＢＴの素子活性部と耐圧構造部の要部断面図である。図１および図５においては、本発明の絶縁ゲート型半導体装置にかかる実施例１としてＩＧＢＴの要部断面図を示す。
図１に示すように、本発明にかかるＩＧＢＴは、シリコン半導体基板表面に垂直に形成され、平行ストライプ状の平面パターンを有する複数のトレンチ１０を有する。さらに、この複数のトレンチ１０内には、それぞれゲート絶縁膜５ａを介して導電性ポリシリコンからなるゲート電極６が充填されてトレンチゲート構造となる。
また、トレンチ１０間に挟まれるシリコン基板の表層には、ｐベース領域３と、このｐベース領域３の表層に選択的に設けられるｎ+エミッタ領域４を有する部分と、電位的にフローティング状態にされたフローティングｐ型領域２０を備える部分と、が設けられている。ｎ+エミッタ領域４を有する部分とフローティングｐ型領域２０を備える部分とは、半導体基板表面上では、交互に配置される平面パターンにされる。
ｐベース領域３の表面は、図示省略するが、オーミックコンタクトを高めるために、高不純物濃度で、浅いｐコンタクト領域が設けられる。また、フローティングｐ型領域２０は、ｐベース領域３より低濃度であって、かつ、トレンチ１０より深く拡散された領域とされることを特徴としており、前記図４に示す従来のトレンチゲート型ＩＧＢＴの構造と異なっている。
その他の構造は、前記図４に示す従来のトレンチゲート型ＩＧＢＴと同様とすることができる。フローティングｐ型領域２０は、エミッタ電極と電位的に絶縁状態にするために、表面がすべて絶縁膜７によって覆われている。したがって、フローティングｐ型領域２０を挟む両側のトレンチゲートのゲート電極６に閾値以上のゲート電圧が印加され、フローティングｐ型領域２０側におけるゲート電極に対峙する領域部分に反転層が形成されても、前記図４のＩＧＢＴと同様にエミッタ電極からの電子の注入が起こらない。
前記図４に示す従来のフローティングｐ型領域１１を有するトレンチゲート型ＩＧＢＴでは、前述のようにフローティングｐ型領域１１を有さない一般的なトレンチゲート型ＩＧＢＴに比べて耐圧が低下し易いという課題を有している。すなわち、前記図４に示す従来のフローティングｐ型領域１１を有するトレンチゲート型ＩＧＢＴでは、トレンチ間が等間隔ではなくかつトレンチ間に電位的にフローティング状態のｐ型領域を有するため、トレンチ底部への電界集中が起こり易いので耐圧が低下し易くなるのである。
これに対し、本発明の実施例１にかかり図１に示すトレンチゲート型ＩＧＢＴは、前述のように、フローティングｐ型領域２０がｐベース領域３より低濃度でトレンチ１０より深い構造にされているので、オフ電圧の印加時に、フローティングｐ型領域２０内にも空乏層が伸び易くなる。その結果、トレンチ底部の電界強度が緩和されるので、本発明のトレンチゲート型ＩＧＢＴは前記図４のＩＧＢＴよりも耐圧が向上する。
ｐベース領域３より低濃度にする程度は、少なくとも定格耐圧のオフ電圧印加で、フローティングｐ型領域２０内に伸張する空乏層がｐベース領域３の底部（表面からの深さ）と同レベルの位置か深くすることができる程度に低い不純物濃度である。具体的にはｐベース領域３のドーズ量が１×１０13ｃｍ-2〜１×１０14ｃｍ-2の場合に、フローティングｐ型領域２０のドーズ量は２×１０12ｃｍ-2〜１×１０13ｃｍ-2の範囲が好ましい。
また、図５に示すように、このフローティングｐ型領域２０を、主電流の流れる素子活性部１００の外周を取り巻く耐圧構造部２００に電界緩和のために設けられるｐ-型ガードリング４０、リサーフ領域５０と同時に形成することにより、フォトマスクステップ数を増加させることがないので、製造コストの上昇もない。図５において斜線ハッチングされた領域の符号６０は、電界緩和を目的とするフィールドプレートであり、例えば、ゲート電極６と同様の導電性ポリシリコン膜により形成することができる。
つぎに、上記の実施例１にかかるトレンチゲート型ＩＧＢＴの製造プロセスおよび構造について、図５を参照し、本発明の特徴部分であるフローティングｐ型領域２０の形成プロセスを中心に説明する。耐圧６００Ｖ〜１２００Ｖクラスの場合、抵抗率３０〜６０Ωｃｍ程度のＦＺ−ｎ型半導体基板の（１００）面に、マスクとしての絶縁膜を形成する。そして、形成した絶縁膜をマスクとして、選択的なフローティングｐ型領域の形成のために、ドーズ量２×１０12ｃｍ-2〜１×１０13ｃｍ-2のボロンをイオン注入する。
全面を絶縁膜で覆った後、イオン注入したフローティングｐ型領域間にストライプ状平面パターンで幅１μｍ〜３μｍ、深さ５μｍ程度の垂直トレンチ１０を、異方性ＲＩＥエッチングなどにより形成する。その後、１２５０℃程度の高温拡散ドライブにより、深さ７μｍ〜８μｍ程度のフローティングｐ型領域２０とする。そして、トレンチ１０内にゲート絶縁膜５を介してゲート電極６を形成するために、シリコン基板を熱酸化処理しポリシリコン膜を堆積してトレンチ１０内部を充填する。
このポリシリコン膜をマスクにして、トレンチ１０間の基板表層にｐベース領域３を形成する。ｐベース領域３は、ドーズ量が１×１０13ｃｍ-2〜１×１０14ｃｍ-2のボロンのイオン注入と、１１５０℃のドライブ熱拡散により、２〜４μｍの深さとする。この場合、ｐベース領域３は、たとえば、３μｍの深さとする。
このｐベース領域３の表面に、フローティングｐ型領域２０の表面を覆う絶縁膜と共通の絶縁膜をマスクとして、イオン注入により、トレンチ１０側壁に接するｎ+エミッタ領域４を選択的に形成する。ｎ+エミッタ領域４は、砒素のイオン注入で形成することが好ましい。その後、ｎ+エミッタ領域４とｐベース領域３の表面に共通に接触するエミッタ電極８をスパッタ形成し、さらにその上にパッシベーション膜を形成することにより、半導体基板の表面側プロセスを終了する。
半導体基板の表面側プロセスを終了した後、半導体基板の裏面側をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学的機械的研磨装置）などで研磨して所要の厚さにする。研磨後、所要の表面処理を経た後、ボロンのイオン注入によりｐ+コレクタ層１を形成し、コレクタ電極９を被着させる。その後、さらにダイシングプロセスにより半導体基板を個々のＩＧＢＴチップに分割する。
以上説明したＩＧＢＴの表面側構造およびその製造方法によれば、従来のトレンチゲート型ＩＧＢＴと同様に、ｎ-ドリフト層での伝導度変調により低オン電圧でオン状態になる。一方、オフ電圧下では、フローティングｐ型領域２０が、前記図４のフローティングｐ型領域１１よりも低濃度でトレンチよりも深い層に形成されているので、フローティングｐ型領域２０内にも空乏層が伸び易くなってトレンチ１０底部の電界強度が緩和されることにより、またさらに、実質的に空乏層が拡大したと同様の効果により、前記図４のＩＧＢＴよりも耐圧が向上する。
図２は、本発明の実施例２にかかるＩＧＢＴのトレンチゲートの要部断面図である。図２においては、本発明の絶縁ゲート型半導体装置にかかる実施例２のトレンチゲート型ＩＧＢＴの要部断面図を示す。この実施例２のトレンチゲート型ＩＧＢＴは、フローティングｐ型領域２０内の、トレンチ１０との境界領域に、フローティングｐ型領域２０より高濃度のフィールドストップ領域３０を有する構造にしたことが、前記実施例１のトレンチゲート型ＩＧＢＴの構造とは異なる点である。
このような実施例２のトレンチゲート型ＩＧＢＴとすることにより、フローティングｐ型領域２０の接合２１から伸びる空乏層が、フィールドストップ領域３０によりトレンチゲートに到達することを防ぐことができる。その結果、トレンチゲート底部の電界が高くなって絶縁膜破壊が生じることによる耐圧低下を防ぐことができ、前述の実施例１のトレンチゲート型ＩＧＢＴよりも高耐圧が得られ易い。
実施例２にかかるＩＧＢＴの特徴であるフィールドストップ領域３０は、トレンチ１０を異方性エッチングなどで形成した後、ゲート絶縁膜５を形成する前に、半導体基板を傾けて、ボロンの斜めイオン注入により形成することができる。斜めイオン注入のドーズ量はフローティングｐ型領域より多く、かつｐベース領域と同程度の１×１０13ｃｍ-2以上とすることが必要である。
図３は、本発明の実施例３にかかるＩＧＢＴのトレンチゲートの要部断面図である。図３においては、本発明の絶縁ゲート型半導体装置にかかる実施例３のトレンチゲート型ＩＧＢＴの要部断面図を示す。この実施例３のトレンチゲート型ＩＧＢＴはフローティングｐ型領域２０内の、トレンチ１０との境界領域に、トレンチゲート底部での高電界を抑えるために、トレンチ内部に設けられる絶縁膜のうち、ゲート絶縁膜５を除く、トレンチ内絶縁膜の厚さを厚く（例えば、０．５μｍ〜１μｍの厚さに）して絶縁破壊耐量を高くすることにより、トレンチゲート底部での耐圧低下を抑える構造にしたことが前記実施例１、実施例２のトレンチゲート型ＩＧＢＴの構造とは異なる点である。
このような実施例３のトレンチゲート型ＩＧＢＴとすることにより、フローティングｐ型領域２０の接合２１から伸びる空乏層が、厚い絶縁膜によりトレンチゲートに到達することを防ぐことができる。その結果、トレンチゲート底部の電界が高くなって絶縁膜破壊が生じることによる耐圧低下を防ぐことができ、前述の実施例１のトレンチゲート型ＩＧＢＴよりも高耐圧が得られ易い。
以上説明したように、実施例１、２、３に記載のトレンチゲート型ＩＧＢＴによれば、フローティングｐ型領域の不純物濃度を低くして空乏層を伸び易くし、フローティングｐ型領域の拡散深さをトレンチより深くしてトレンチ底部に生じ易い高電界を緩和するので、低オン電圧と高耐圧特性を備える絶縁ゲート型半導体装置が得られる。また、このフローティングｐ型領域の形成をリサーフ領域や耐圧構造中に配置されるガードリングと同時に形成することで、製造プロセスを増加させることの無い製造方法とすることができるので、製造コストを増加させるおそれもない。
１ ｐ+コレクタ層、第２導電型半導体層
２ ｎ-ドリフト層、第１導電型ドリフト層
３ ｐベース領域、第２導電型ベース領域
４ ｎ+エミッタ領域、第１導電型エミッタ領域
５ａ ゲ−ト絶縁膜
５ｂ 絶縁膜
６ ゲート電極
７ 絶縁膜、層間絶縁膜
８ エミッタ電極
９ コレクタ電極
１０ トレンチ
１１ フローティングｐ型領域
２０ フローティングｐ型領域
２１ 接合
３０ フィールドストップ領域
４０ ｐ型ガードリング
５０ リサーフ領域
６０ フィールドプレート
１００ 素子活性部
２００ 耐圧構造部

Claims (5)

  1. 半導体基板からなる第１導電型ドリフト層と、
    前記第１導電型ドリフト層の一方の主面に選択的に形成される第２導電型ベース領域と、
    前記第２導電型ベース領域内の表面に選択的に形成される第１導電型エミッタ領域と、
    前記第１導電型ドリフト層の他方の主面に形成される第２導電型半導体層と、
    前記第１導電型エミッタ領域の表面から前記第２導電型ベース領域を超える深さと前記第１導電型エミッタ領域の長手方向に沿う平行ストライプ状平面パターンとを有する複数のトレンチと、
    前記複数のトレンチ内にそれぞれ絶縁膜を介して充填されるゲート電極と、
    を備え、
    前記複数のトレンチ間に挟まれる複数の表面領域が、エミッタ電極に導電接触する第２導電型ベース領域と第１導電型エミッタ領域とともに、交互に配置される電気的に絶縁される第２導電型フローティング領域とを有し、
    前記第２導電型フローティング領域は、深さが前記トレンチよりも深く、不純物濃度が前記第２導電型ベース領域よりも低く、
    前記第２導電型フローティング領域内の、前記トレンチに接する部分全体に、前記第２導電型フローティング領域よりも不純物濃度の高いフィールドストップ領域を有することを特徴とする絶縁ゲート型半導体装置。
  2. 前記第２導電型フローティング領域が、オフ時の定格電圧印加により前記第２導電型フローティング領域の接合から伸びる空乏層が少なくとも前記第２導電型ベース領域の底部と同レベルの位置まで伸びることができる低い不純物濃度にされていることを特徴とする請求項１に記載の絶縁ゲート型半導体装置。
  3. 前記絶縁ゲート型半導体装置がトレンチゲート型ＩＧＢＴであることを特徴とする請求項１または２に記載の絶縁ゲート型半導体装置。
  4. 半導体基板からなる第１導電型ドリフト層と、前記第１導電型ドリフト層の一方の主面に選択的に形成される第２導電型ベース領域と、前記第２導電型ベース領域内の表面に選択的に形成される第１導電型エミッタ領域と、前記第１導電型ドリフト層の他方の主面に形成される第２導電型半導体層と、前記第１導電型エミッタ領域の表面から前記第２導電型ベース領域を超える深さと前記第１導電型エミッタ領域の長手方向に沿う平行ストライプ状平面パターンとを有する複数のトレンチと、前記複数のトレンチ内にそれぞれ絶縁膜を介して充填されるゲート電極と、を備え、前記複数のトレンチ間に挟まれる複数の表面領域が、エミッタ電極に導電接触する第２導電型ベース領域と第１導電型エミッタ領域とともに、交互に配置される電気的に絶縁される第２導電型フローティング領域とを有し、前記第２導電型フローティング領域の深さが前記トレンチよりも深く、不純物濃度が前記第２導電型ベース領域よりも低く、前記第２導電型フローティング領域内の、前記トレンチに接する部分全体に、前記第２導電型フローティング領域よりも不純物濃度の高いフィールドストップ領域を有する絶縁ゲート型半導体装置の製造方法であって、
    前記第２導電型フローティング領域が、該領域の最外周を取り巻く耐圧構造領域に電界緩和のために設けられるガードリングと同時に形成されることを特徴とする絶縁ゲート型半導体装置の製造方法。
  5. 半導体基板からなる第１導電型ドリフト層と、前記第１導電型ドリフト層の一方の主面に選択的に形成される第２導電型ベース領域と、前記第２導電型ベース領域内の表面に選択的に形成される第１導電型エミッタ領域と、前記第１導電型ドリフト層の他方の主面に形成される第２導電型半導体層と、前記第１導電型エミッタ領域の表面から前記第２導電型ベース領域を超える深さと前記第１導電型エミッタ領域の長手方向に沿う平行ストライプ状平面パターンとを有する複数のトレンチと、前記複数のトレンチ内にそれぞれ絶縁膜を介して充填されるゲート電極と、を備え、前記複数のトレンチ間に挟まれる複数の表面領域が、エミッタ電極に導電接触する第２導電型ベース領域と第１導電型エミッタ領域とともに、交互に配置される電気的に絶縁される第２導電型フローティング領域とを有し、前記第２導電型フローティング領域の深さが前記トレンチよりも深く、不純物濃度が前記第２導電型ベース領域よりも低く、前記第２導電型フローティング領域内の、前記トレンチに接する部分全体に、前記第２導電型フローティング領域よりも不純物濃度の高いフィールドストップ領域を有する絶縁ゲート型半導体装置の製造方法であって、
    前記第２導電型フローティング領域が、該領域の最外周を取り巻く耐圧構造領域に電界緩和のために設けられる第２導電型リサーフ領域と同時に形成されることを特徴とする絶縁ゲート型半導体装置の製造方法。
JP2013547091A 2011-11-28 2012-11-15 絶縁ゲート型半導体装置およびその製造方法 Active JP5720805B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013547091A JP5720805B2 (ja) 2011-11-28 2012-11-15 絶縁ゲート型半導体装置およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011258819 2011-11-28
JP2011258819 2011-11-28
PCT/JP2012/079675 WO2013080806A1 (ja) 2011-11-28 2012-11-15 絶縁ゲート型半導体装置およびその製造方法
JP2013547091A JP5720805B2 (ja) 2011-11-28 2012-11-15 絶縁ゲート型半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2013080806A1 JPWO2013080806A1 (ja) 2015-04-27
JP5720805B2 true JP5720805B2 (ja) 2015-05-20

Family

ID=48535272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013547091A Active JP5720805B2 (ja) 2011-11-28 2012-11-15 絶縁ゲート型半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US9941395B2 (ja)
EP (1) EP2787534B1 (ja)
JP (1) JP5720805B2 (ja)
CN (1) CN103875076B (ja)
WO (1) WO2013080806A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150011185A (ko) * 2013-07-22 2015-01-30 삼성전자주식회사 반도체 장치 및 그 제조 방법
WO2015141327A1 (ja) * 2014-03-19 2015-09-24 富士電機株式会社 半導体装置
JP6420175B2 (ja) * 2014-05-22 2018-11-07 ルネサスエレクトロニクス株式会社 半導体装置
JP6479533B2 (ja) * 2015-03-31 2019-03-06 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
JP6624973B2 (ja) * 2016-03-03 2019-12-25 ルネサスエレクトロニクス株式会社 半導体装置
CN105679816B (zh) * 2016-04-26 2019-01-01 电子科技大学 一种沟槽栅电荷存储型igbt及其制造方法
JP7045180B2 (ja) * 2017-12-18 2022-03-31 株式会社日立製作所 パワー半導体装置、モジュール及び製造方法
CN109037357A (zh) * 2018-08-06 2018-12-18 南京方旭智芯微电子科技有限公司 低米勒电容制造方法
CN109244137A (zh) * 2018-09-19 2019-01-18 电子科技大学 一种高可靠性SiC MOSFET器件
JP7125339B2 (ja) * 2018-12-26 2022-08-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6958575B2 (ja) * 2019-01-16 2021-11-02 株式会社デンソー 半導体装置およびその製造方法
JP7199270B2 (ja) * 2019-03-20 2023-01-05 株式会社東芝 半導体装置及び半導体回路
JP7442932B2 (ja) * 2020-03-09 2024-03-05 三菱電機株式会社 半導体装置
JP7486373B2 (ja) * 2020-07-29 2024-05-17 三菱電機株式会社 半導体装置
CN112103181A (zh) * 2020-09-27 2020-12-18 江苏东海半导体科技有限公司 一种新型高可靠性igbt及其制造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1209751A3 (en) 1991-08-08 2002-07-31 Kabushiki Kaisha Toshiba Self turn-off insulated-gate power semiconductor device with injection-enhanced transistor structure
DE19640307C2 (de) * 1996-09-30 2000-10-12 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
JP3923256B2 (ja) * 1999-01-07 2007-05-30 インフィネオン テクノロジース アクチエンゲゼルシャフト ドーピングされた領域を分離するためのトレンチを備えた半導体装置
KR100745557B1 (ko) * 1999-02-17 2007-08-02 가부시키가이샤 히타치세이사쿠쇼 Ｉｇｂｔ 및 전력변환 장치
JP4581179B2 (ja) 2000-04-26 2010-11-17 富士電機システムズ株式会社 絶縁ゲート型半導体装置
JP3546955B2 (ja) * 2000-12-15 2004-07-28 関西日本電気株式会社 半導体装置
JP4676125B2 (ja) * 2002-07-03 2011-04-27 ルネサスエレクトロニクス株式会社 トレンチゲート型絶縁ゲートバイポーラトランジスタ
JP3927111B2 (ja) * 2002-10-31 2007-06-06 株式会社東芝 電力用半導体装置
JP2005294649A (ja) 2004-04-01 2005-10-20 Toshiba Corp 半導体装置
JP2005340626A (ja) * 2004-05-28 2005-12-08 Toshiba Corp 半導体装置
JP2007317683A (ja) * 2006-05-23 2007-12-06 Shindengen Electric Mfg Co Ltd 半導体装置
DE102006024504B4 (de) 2006-05-23 2010-09-02 Infineon Technologies Austria Ag Leistungshalbleiterbauelement mit vertikaler Gatezone und Verfahren zur Herstellung desselben
JP5135719B2 (ja) 2006-06-05 2013-02-06 富士電機株式会社 トレンチ型絶縁ゲート半導体装置
DE102006047244B4 (de) * 2006-10-04 2018-01-18 Infineon Technologies Austria Ag Halbleiterbauelement mit einem monokristallinen Halbleiterkörper und Verfahren zur Herstellung desselben
JP2009043782A (ja) 2007-08-06 2009-02-26 Toshiba Corp 半導体装置及びその製造方法
US8497549B2 (en) * 2007-08-21 2013-07-30 Fairchild Semiconductor Corporation Method and structure for shielded gate trench FET
US20090057713A1 (en) * 2007-08-31 2009-03-05 Infineon Technologies Austria Ag Semiconductor device with a semiconductor body
JP2010147222A (ja) * 2008-12-18 2010-07-01 Denso Corp 炭化珪素半導体装置およびその製造方法
EP2091083A3 (en) * 2008-02-13 2009-10-14 Denso Corporation Silicon carbide semiconductor device including a deep layer
US8013340B2 (en) * 2008-09-30 2011-09-06 Infineon Technologies Ag Semiconductor device with semiconductor body and method for the production of a semiconductor device
JP5612256B2 (ja) * 2008-10-16 2014-10-22 株式会社東芝 半導体装置
JP5045733B2 (ja) * 2008-12-24 2012-10-10 株式会社デンソー 半導体装置
US8264033B2 (en) * 2009-07-21 2012-09-11 Infineon Technologies Austria Ag Semiconductor device having a floating semiconductor zone
JP2011044508A (ja) * 2009-08-19 2011-03-03 Toshiba Corp 電力用半導体装置
JP5216801B2 (ja) * 2010-03-24 2013-06-19 株式会社東芝 半導体装置
JP2011055017A (ja) 2010-12-17 2011-03-17 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
US9941395B2 (en) 2018-04-10
CN103875076B (zh) 2017-09-01
JPWO2013080806A1 (ja) 2015-04-27
EP2787534A1 (en) 2014-10-08
US20140231865A1 (en) 2014-08-21
EP2787534B1 (en) 2020-09-23
CN103875076A (zh) 2014-06-18
WO2013080806A1 (ja) 2013-06-06
EP2787534A4 (en) 2015-08-05

Similar Documents

Publication Publication Date Title
JP5720805B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
CN106252396B (zh) 半导体器件及其制造方法
JP5261980B2 (ja) 絶縁ゲート型半導体装置の製造方法
JP4857566B2 (ja) 絶縁ゲート型半導体装置とその製造方法
JP5605073B2 (ja) 半導体装置
US9620631B2 (en) Power semiconductor device
CN107210299B (zh) 半导体装置
JP5867617B2 (ja) 半導体装置
JP5900503B2 (ja) 半導体装置
KR20150140270A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2008053648A (ja) 絶縁ゲート型半導体装置及びその製造方法
JP5537359B2 (ja) 半導体装置
US8217420B2 (en) Power semiconductor device
JP5687582B2 (ja) 半導体素子およびその製造方法
JP2013058575A (ja) 半導体装置及びその製造方法
JP2018152426A (ja) 半導体装置
JP7155641B2 (ja) 半導体装置
JP5838176B2 (ja) 半導体装置
JP2020031167A (ja) 半導体装置およびその製造方法
JP2019087730A (ja) 半導体装置
JP6173987B2 (ja) 半導体装置
JP2013251465A (ja) 半導体装置
JP7405230B2 (ja) スイッチング素子
JP2009135224A (ja) 絶縁ゲートバイポーラトランジスタ
JP2013251464A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150309

R150 Certificate of patent or registration of utility model

Ref document number: 5720805

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250