CN112103181A - 一种新型高可靠性igbt及其制造方法 - Google Patents
一种新型高可靠性igbt及其制造方法 Download PDFInfo
- Publication number
- CN112103181A CN112103181A CN202011034122.4A CN202011034122A CN112103181A CN 112103181 A CN112103181 A CN 112103181A CN 202011034122 A CN202011034122 A CN 202011034122A CN 112103181 A CN112103181 A CN 112103181A
- Authority
- CN
- China
- Prior art keywords
- wafer substrate
- opening
- region
- etched
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 25
- 238000001259 photo etching Methods 0.000 claims abstract description 19
- 238000000151 deposition Methods 0.000 claims abstract description 13
- 229910052796 boron Inorganic materials 0.000 claims abstract description 12
- -1 Boron ions Chemical class 0.000 claims abstract description 7
- 230000000873 masking effect Effects 0.000 claims abstract description 6
- 238000000137 annealing Methods 0.000 claims abstract description 4
- 238000000206 photolithography Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 238000002513 implantation Methods 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 230000001376 precipitating effect Effects 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229910016570 AlCu Inorganic materials 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 230000007774 longterm Effects 0.000 abstract description 7
- 238000002347 injection Methods 0.000 abstract description 3
- 239000007924 injection Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 43
- 238000010586 diagram Methods 0.000 description 7
- 238000004026 adhesive bonding Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- MXSJNBRAMXILSE-UHFFFAOYSA-N [Si].[P].[B] Chemical compound [Si].[P].[B] MXSJNBRAMXILSE-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明涉及功率器件技术领域，具体涉及一种新型高可靠性IGBT及其制造方法，旨在解决现有技术中Dummy Cell区域存在很高的掺杂浓度，影响器件的长期可靠性，其技术要点在于，其中，制造方法包括S1：通过光刻版在所述晶圆衬底表面打开需要刻蚀的区域，并注入Boron离子，再通过高温退火形成Dummy区域，并在晶圆表面沉积氧化层覆盖刻蚀区域；S2：使用Active光刻版打开需要刻蚀的区域，并去除表面氧化层，以打开Cell区域；S3：在晶圆衬底表面形成刻蚀掩蔽层，运用Trench光刻版打开需要刻蚀的区域，并打开深槽刻蚀窗口，进行Si刻蚀，以形成深槽结构。通过优化槽栅结构，提升Dummy Cell侧氧化层厚度，以及保护上方绝缘介质层，减小器件长期对氧化层的注入的影响，提升长期可靠性。
Description
技术领域
本发明涉及功率器件技术领域，具体涉及一种新型高可靠性IGBT及其制造方法。
背景技术
IGBT(Insulated Gate Bipolar Transistor)，绝缘栅双极型晶体管，是由BJT(双极型三极管)和MOS(绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器件,兼有MOSFET的高输入阻抗和GTR的低导通压降两方面的优点。GTR饱和压降低，载流密度大，但驱动电流较大；MOSFET驱动功率很小，开关速度快，但导通压降大，载流密度小。IGBT综合了以上两种器件的优点，驱动功率小而饱和压降低。非常适合应用于直流电压为600V及以上的变流系统如交流电机、变频器、开关电源、照明电路、牵引传动等领域。
随着IGBT产品技术的日益成熟，IGBT由最初的PT型，经过NPT型的过渡，发展成为目前的Field Stop，LPT，SPT等IGBT结构，也由平面栅逐渐向拥有更大电流密度，相同电流规格具有更小芯片面积，降低芯片成本，并且具有更低Vcesat的槽栅结构转变。因此槽栅结构并不具备平面栅结构的优良的短路特性，但是由于应用市场的要求不断提升，对器件的短路能力又有了新的挑战，为了提升槽栅结构的短路能力，各大主流半导体厂家都推出了Dummy结构。现有结构Dummy Cell区域存在很高的掺杂浓度；在芯片到通的状态下，会有更多的载流子进行热运动注入到Dummy Cell侧面的栅氧化层中，并且进入到上方介质层中，影响了器件的长期可靠性。
发明内容
因此，本发明要解决的技术问题在于克服现有技术中Dummy Cell区域存在很高的掺杂浓度，影响了器件的长期可靠性形成的缺陷，从而提供一种新型高可靠性IGBT及其制造方法。
本发明的上述技术目的是通过以下技术方案得以实现的：
一种新型高可靠性IGBT的制造方法，包含以下步骤：
S1：选用晶圆衬底，通过光刻版在所述晶圆衬底表面打开需要刻蚀的区域，并注入Boron离子，再通过高温退火形成Dummy区域，并在晶圆表面沉积氧化层覆盖刻蚀区域；
S2：使用Active光刻版打开需要刻蚀的区域，并去除表面氧化层，以打开Cell区域；
S3：在晶圆衬底表面形成刻蚀掩蔽层，然后运用Trench光刻版打开需要刻蚀的区域，并打开深槽刻蚀窗口，再进行Si刻蚀，以形成深槽结构；
S4：在晶圆衬底形成的深槽表面通过热氧生长1000A的牺牲氧化层，在通过湿法刻蚀将牺牲氧化层漂净，然后通过热氧生长5000A的厚栅氧化层，使用光刻版打开需要刻蚀的区域，并再次沉淀1000A的栅氧化层，继续沉淀掺杂的Polysilicon，然后使用Poly光刻版打开需要刻蚀的区域，形成槽栅结构；
S5：运用Nplus光刻版打开需要刻蚀的区域，并注入Phosphor离子，形成Nplus区域
S6：在晶圆衬底表面沉积厚度大于1μm的ILD介质层，并运用Contact光刻版打开需要刻蚀的区域，然后刻蚀ILD介质层形成接触孔；
S7：在所述晶圆衬底表面沉积AlCu合金，用以引出金属Emitter电极；
S8：对晶圆衬底的背面进行Phosphor和Boron的注入，以形成Field Stop层和背面Collector区域，并淀积金属层引出Collector电极。
优选的，所述S1中晶圆衬底为Fz wafer，其电阻率范围为30-120Ω·cm。
优选的，所述S1中Boron离子注入剂量范围为1e12-1e13，其注入能量为40-120kev。
优选的，所述S3中的所述刻蚀掩蔽层是通过使用PECVD方法在晶圆衬底表面沉淀0.6-1μm的SiO2层。
优选的，所述ILD介质层为沉积在所述晶圆衬底表面的BPSG和Teos的结合。
本申请还提供了一种新型高可靠性IGBT，使用上述所述的新型高可靠性IGBT的制造方法制造。
本申请所提供的一种新型高可靠性IGBT的制造方法，通过优化槽栅机构，提升了Dummy Cell侧氧化层厚度，以及保护上方绝缘介质层，减小器件长期对氧化层的注入的影响，提升长期可靠性，并且通过精确控制也达到了槽底保护的效果。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的一种实施方式的新型高可靠性IGBT的制造方法中步骤1的结构示意图；
图2为本发明的一种实施方式的新型高可靠性IGBT的制造方法中步骤3的结构示意图；
图3为本发明的一种实施方式的新型高可靠性IGBT的制造方法中步骤4的结构示意图；
图4为本发明的一种实施方式的新型高可靠性IGBT的制造方法中步骤5的结构示意图；
图5为本发明的一种实施方式的新型高可靠性IGBT的制造方法中步骤6的结构示意图；
图6为本发明的一种实施方式的新型高可靠性IGBT的制造方法中步骤7的结构示意图；
图7为本发明的一种实施方式的新型高可靠性IGBT的制造方法中步骤8的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
文中部分英文定义：
IGBT:绝缘栅双极型晶体管
dummy cell：虚设单元
Terminal Ring：终端环
PECVD:等离子体增强化学的气相沉积法
Trench:沟槽结构
Polysilicon：多晶硅
Boron：硼离子
Phosphor：磷
ILD：层间介质层
BPSG：硼磷硅玻璃
Teos：正硅酸乙酯
Emitter：发射极
Field Stop：场截止层
Collector：集电极
以下为具体实施方式：
请参阅图1和图2，一种新型高可靠性IGBT的制造方法，半酣以下步骤：
S1：选用晶圆衬底，通过光刻版在所述晶圆衬底表面打开需要刻蚀的区域，并注入Boron离子，再通过高温退火形成Dummy区域，并沉积一定厚度的氧化层覆盖刻蚀区域。
具体的，在一实施方式中，所述晶圆衬底为Fz wafer，其电阻率为30Ω·cm。在其他实施方式中，所述晶圆衬底的电阻率还可以为40Ω·cm、50Ω·cm、60Ω·cm、70Ω·cm、80Ω·cm、90Ω·cm、100Ω·cm、110Ω·cm、120Ω·cm中任一数值。
打开晶圆衬底表面需要刻蚀区域的方法包括使用Terminal Ring光刻版通过涂胶、曝光、显影的方式打开。
上述步骤中Boron离子注入剂量范围为1e12-1e13，其注入能量为40-120kev。
S2：使用Active光刻版打开需要刻蚀的区域，并去除表面氧化层，以打开Cell区域。
具体的，在一实施方式中，通过Active光刻版使用涂胶、曝光、显影的方式打开需要刻蚀的区域，并通过湿法刻蚀工艺去除氧化层。
S3：在晶圆衬底表面形成刻蚀掩蔽层，然后运用Trench光刻版打开需要刻蚀的区域，并打开深槽刻蚀窗口，再进行Si刻蚀，以形成深槽结构。
具体的，请参阅图2，所述刻蚀掩蔽层是通过使用PECVD方法在晶圆衬底表面沉淀0.6μm的SiO2层，所述SiO2层即为上述刻蚀掩蔽层。然后运用Trench光刻版通过涂胶、曝光、显影的方式打开需要刻蚀的区域。再使用干法刻蚀工艺打开深槽刻蚀窗口，最终使用Si刻蚀，从而形成深槽结构。在其他实施方式中，所述刻蚀掩蔽层的厚度还可以为0.7μm、0.8μm、0.9μm、1.0μm中任一数值。
S4：在晶圆衬底形成的深槽表面通过热氧生长1000A的牺牲氧化层，在通过湿法刻蚀将牺牲氧化层漂净，然后通过热氧生长5000A的厚栅氧化层，使用光刻版打开需要刻蚀的区域，并再次沉淀1000A的栅氧化层，继续沉淀掺杂的Polysilicon，然后使用Poly光刻版打开需要刻蚀的区域，形成槽栅结构。
具体的，请参阅图3，在一实施方式中，在热氧生长5000A的厚栅氧化层后，运用单独Gata的光刻版通过涂胶、曝光及显影的方式打开需要刻蚀的区域。
S5：请参阅图4，运用Nplus光刻版打开需要刻蚀的区域，并注入Phosphor离子，形成Nplus区域。
S6：请参阅图5，在晶圆衬底表面沉积厚度大于1μm的ILD介质层，并运用Contact光刻版打开需要刻蚀的区域，然后刻蚀ILD介质层形成接触孔。
具体的，在一实施方式中，所述ILD介质层为BPSG和Teos的结合。
S7：请参阅图6，在所述晶圆衬底表面沉积AlCu合金，用以引出金属Emitter电极。
具体的，在一实施方式中，所述晶圆衬底表面沉积的AlCu合金的厚度为4um。
S8：请参阅图7，对晶圆衬底的背面进行Phosphor和Boron的注入，以形成FieldStop层和背面Collector区域，并淀积金属层引出Collector电极。
本申请还提供了一种新型高可靠性IGBT，其使用上述制作方法进行制造。
本申请所提供的一种新型高可靠性IGBT，其通过优化槽栅机构，提升了DummyCell侧氧化层厚度，以及保护上方绝缘介质层，减小器件长期对氧化层的注入的影响，提升长期可靠性，并且通过精确控制也达到了槽底保护的效果。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (6)
1.一种新型高可靠性IGBT的制造方法，其特征在于：包含以下步骤：
S1：选用晶圆衬底，通过光刻版在所述晶圆衬底表面打开需要刻蚀的区域，并注入Boron离子，再通过高温退火形成Dummy区域，并在晶圆表面沉积氧化层覆盖刻蚀区域；
S2：使用Active光刻版打开需要刻蚀的区域，并去除表面氧化层，以打开Cell区域；
S3：在晶圆衬底表面形成刻蚀掩蔽层，然后运用Trench光刻版打开需要刻蚀的区域，并打开深槽刻蚀窗口，再进行Si刻蚀，以形成深槽结构；
S4：在晶圆衬底形成的深槽表面通过热氧生长1000A的牺牲氧化层，在通过湿法刻蚀将牺牲氧化层漂净，然后通过热氧生长5000A的厚栅氧化层，使用光刻版打开需要刻蚀的区域，并再次沉淀1000A的栅氧化层，继续沉淀掺杂的Polysilicon，然后使用Poly光刻版打开需要刻蚀的区域，形成槽栅结构；
S5：运用Nplus光刻版打开需要刻蚀的区域，并注入Phosphor离子，形成Nplus区域
S6：在晶圆衬底表面沉积厚度大于1μm的ILD介质层，并运用Contact光刻版打开需要刻蚀的区域，然后刻蚀ILD介质层形成接触孔；
S7：在所述晶圆衬底表面沉积AlCu合金，用以引出金属Emitter电极；
S8：对晶圆衬底的背面进行Phosphor和Boron的注入，以形成FieldStop层和背面Collector区域，并淀积金属层引出Collector电极。
2.根据权利要求1所述的一种新型高可靠性IGBT的制造方法，其特征在于：所述S1中晶圆衬底为Fz wafer，其电阻率范围为30-120Ω·cm。
3.根据权利要求2所述的一种新型高可靠性IGBT的制造方法，其特征在于：所述S1中Boron离子注入剂量范围为1e12-1e13，其注入能量为40-120kev。
4.根据权利要求3所述的一种新型高可靠性IGBT的制造方法，其特征在于：所述S3中的所述刻蚀掩蔽层是通过使用PECVD方法在晶圆衬底表面沉淀0.6-1μm的SiO2层。
5.根据权利要求4所述的一种新型高可靠性IGBT的制造方法，其特征在于：所述ILD介质层为沉积在所述晶圆衬底表面的BPSG和Teos的结合。
6.一种新型高可靠性IGBT，其特征在于：使用权利要求1-5任一一项所述的新型高可靠性IGBT的制造方法制造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011034122.4A CN112103181A (zh) | 2020-09-27 | 2020-09-27 | 一种新型高可靠性igbt及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011034122.4A CN112103181A (zh) | 2020-09-27 | 2020-09-27 | 一种新型高可靠性igbt及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112103181A true CN112103181A (zh) | 2020-12-18 |
Family
ID=73782281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011034122.4A Pending CN112103181A (zh) | 2020-09-27 | 2020-09-27 | 一种新型高可靠性igbt及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112103181A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113193039A (zh) * | 2021-04-09 | 2021-07-30 | 深圳深爱半导体股份有限公司 | 沟槽型igbt原胞结构制作方法和沟槽型igbt原胞结构 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103875076A (zh) * | 2011-11-28 | 2014-06-18 | 富士电机株式会社 | 绝缘栅型半导体装置及其制造方法 |
| CN105679816A (zh) * | 2016-04-26 | 2016-06-15 | 电子科技大学 | 一种沟槽栅电荷存储型igbt及其制造方法 |
| US20160197171A1 (en) * | 2014-03-19 | 2016-07-07 | Fuji Electric Co., Ltd. | Semiconductor device |
| CN109037357A (zh) * | 2018-08-06 | 2018-12-18 | 南京方旭智芯微电子科技有限公司 | 低米勒电容制造方法 |
| CN109166918A (zh) * | 2018-08-30 | 2019-01-08 | 中国科学院微电子研究所 | 一种绝缘栅双极晶体管及其制作方法 |
-
2020
- 2020-09-27 CN CN202011034122.4A patent/CN112103181A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103875076A (zh) * | 2011-11-28 | 2014-06-18 | 富士电机株式会社 | 绝缘栅型半导体装置及其制造方法 |
| US20160197171A1 (en) * | 2014-03-19 | 2016-07-07 | Fuji Electric Co., Ltd. | Semiconductor device |
| CN105679816A (zh) * | 2016-04-26 | 2016-06-15 | 电子科技大学 | 一种沟槽栅电荷存储型igbt及其制造方法 |
| CN109037357A (zh) * | 2018-08-06 | 2018-12-18 | 南京方旭智芯微电子科技有限公司 | 低米勒电容制造方法 |
| CN109166918A (zh) * | 2018-08-30 | 2019-01-08 | 中国科学院微电子研究所 | 一种绝缘栅双极晶体管及其制作方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113193039A (zh) * | 2021-04-09 | 2021-07-30 | 深圳深爱半导体股份有限公司 | 沟槽型igbt原胞结构制作方法和沟槽型igbt原胞结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6586800B2 (en) | Trench-gate semiconductor devices | |
| EP0918353A1 (en) | A method of manufacturing a recessed insulated gate field-effect semiconductor device | |
| US6660591B2 (en) | Trench-gate semiconductor devices having a channel-accommodating region and their methods of manufacture | |
| JPS62222677A (ja) | 小サイズのｄｍｏｓセルの自動位置合わせによる製造方法及び該方法により得られるｍｏｓデバイス | |
| CN116994956B (zh) | 一种碳化硅功率器件及其制备方法、芯片 | |
| CN103151309A (zh) | 深沟槽功率mos器件及其制备方法 | |
| CN105070663B (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
| CN112164652B (zh) | 一种对角通流方胞igbt及其制造方式 | |
| KR20010013955A (ko) | 전계-효과 반도체 소자의 제조 | |
| KR100272051B1 (ko) | 접점윈도우를통해베이스주입한p-채널mos게이트소자제조공정 | |
| JPH11288949A (ja) | 半絶縁ポリシリコン（ｓｉｐｏｓ）を用いた電力半導体装置及びその製造方法 | |
| CN112103181A (zh) | 一种新型高可靠性igbt及其制造方法 | |
| CN115083895B (zh) | 一种背面变掺杂结构的场截止igbt芯片制作方法 | |
| CN104051524A (zh) | 半导体器件 | |
| CN112117327B (zh) | 一种igbt器件及其制造工艺 | |
| US6228698B1 (en) | Manufacture of field-effect semiconductor devices | |
| CN111986994A (zh) | Igbt制作方法及igbt半导体结构 | |
| CN220672588U (zh) | 碳化硅功率场效应晶体管 | |
| CN115188803B (zh) | 一种沟槽侧壁栅碳化硅mosfet及其制备方法 | |
| CN116995091A (zh) | 一种提升碳化硅器件短路耐量的原胞设计及其制备方法 | |
| CN115472667A (zh) | 一种超结绝缘双极型晶体管及其制备方法 | |
| CN117238947A (zh) | 一种igbt元胞优化方法及igbt元胞结构 | |
| CN111952180A (zh) | 一种具有平衡电流密度umos及其制作方法 | |
| CN117747651A (zh) | 一种具有沟槽分离栅igbt的结构及制备方法 | |
| CN113808950A (zh) | 一种改善耗尽型mosfet器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201218 |
|
| RJ01 | Rejection of invention patent application after publication |