CN104051524A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN104051524A
CN104051524A CN201310082895.3A CN201310082895A CN104051524A CN 104051524 A CN104051524 A CN 104051524A CN 201310082895 A CN201310082895 A CN 201310082895A CN 104051524 A CN104051524 A CN 104051524A
Authority
CN
China
Prior art keywords
semiconductor device
tagma
platinum
groove
source region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310082895.3A
Other languages
English (en)
Other versions
CN104051524B (zh
Inventor
R.西米尼克
F.希尔勒
O.布兰克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to CN201310082895.3A priority Critical patent/CN104051524B/zh
Publication of CN104051524A publication Critical patent/CN104051524A/zh
Application granted granted Critical
Publication of CN104051524B publication Critical patent/CN104051524B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种半导体器件，包括第一导电类型的漂移层(4)；在所述漂移层(4)上的第二导电类型的体区(7)；在所述体区(7)上的第一导电类型的源区(8)；穿过源区(8)、体区(7)延伸进入漂移层(4)的沟槽结构（9），所述沟槽结构包括至少一个栅电极(12)和绝缘结构(10)，其中，所述绝缘结构(10)的一部分在体区(7)下面延伸；复合中心，用于增加载流子复合。

Description

半导体器件
技术领域
本发明涉及一种半导体器件，并且更特别地涉及一种沟槽半导体器件。
背景技术
定义高压功率MOSFET的性能的一个关键参数是对限定的阻断电压的良好的导通电阻(Rds(on))。用于实现低Rds(on)的现有解决方法是所谓的场板MOSFET。
为了实现尽可能低的Rds(on) x A，最好尽可能地最小化相邻沟槽之间的台面区宽度以允许台面区的更高掺杂并且提高沟道密度。然而，必须实现到源区和体区的接触对此构成限制。此接触需要最小的空间并且还将遭受或由于光刻步骤或由于在自调节接触情况下的层厚度的变化而导致的定位容差。因此，台面不能够像想要的那样缩小很多。
除了由器件的Rds(on)导致的开态损耗的减少外，开关损耗的减少也是重要的。在许多应用中，使用了MOSFET的体二极管，这会增加由在体二极管传导状态期间的内建电荷导致的开关损耗。该存储电荷Qrr稍后需要作为反向电流在每个开关循环中移除。已知若干措施可以用来减少由于体二极管传导产生的存储电荷。所述措施包括使用单极二极管结构。可是，单极结构需要芯片面积，这将对比面积导通电阻产生负面影响。
在器件直接被驱动到雪崩的二极管的快速换向情况下，Qrr的减少还会改善换向耐久性。在该情况下，反向恢复峰值必须低于单脉冲雪崩破坏电流，以阻止器件的损坏；从而降低电流峰值是有利的。Qrr的减少还与反向恢复电流峰值的减少有关，因此是有益的。
在如图1中示意性地示出的通常熟知的双多晶沟槽MOSFET情况下，仍然需要进一步地改进Rds(on) x A。同时，特别对高阻断电压，需要减少在体二极管传导期间生成的存储电荷Qrr以最小化相关的损耗并且加以改进换向耐久性（ruggedness）。
应当理解的是，在IGBT的情形下，使用VCEsat (集电极-发射极饱和电压)，而不是RDS(on)。在IGBT中，没有体二极管传导，可是，只要由于载流子注入而使器件导通，就会生成存储电荷。结果，VCEsat必须相对开关损耗进行平衡。传导损耗对开关损耗/开关速度的优化与IGBT导通状态的垂直载流子分布相关。该分布的控制和优化，需要在有源栅之间保留有小的台面区，这会导致和MOSFET中同样的接触问题。在IGBT中，接触电阻的限制与上面描述的MOSFET非常类似，可是它会影响栅电极而不是通常不存在的场板（栅极的宽度也可以被最小化，这会导致同样的问题）。这些问题可以通过下述措施解决。
发明内容
本发明的目的是解决上述问题中的一个或多个。
根据本发明，提供一种半导体器件，包括：
第一导电类型的漂移层；
在所述漂移层上的第二导电类型的体区；
在所述体区上的第一导电类型的源区；
穿过源区、体区延伸进入漂移层的沟槽结构，所述沟槽结构包括至少一个栅电极和绝缘结构，
其中，所述绝缘结构的一部分在体区下面延伸；
复合中心，用于增加载流子复合。
优选地，所述沟槽结构还包括场板，其中所述绝缘结构将场板与栅电极彼此绝缘，并且将场板和栅电极与漂移层、体区以及源区绝缘。
优选地，所述半导体器件进一步包括用于将所述源区连接到源金属层的接触插塞。
优选地，在相邻沟槽之间限定台面区，所述台面区包括所述源区、体区以及台面漂移区，所述台面漂移区是夹在相邻沟槽之间的漂移层的部分。
优选地，所述接触插塞和/或所述台面区包括复合中心。
优选地，所述复合中心是辐照诱导的缺陷。优选地，所述复合中心是替代驻留在晶格位置上的金属材料。
优选地，所述半导体器件进一步包括在所述体区中的第二导电类型的重掺杂区。
优选地，所述接触插塞还接触所述体区和所述重掺杂区。
优选地，所述沟槽结构比所述台面区更宽。
优选地，所述源区和体区比所述台面漂移区更宽。
优选地，所述源区和体区比所述台面漂移区宽至少绝缘结构的平均宽度的75%。
优选地，所述源区和体区比所述台面漂移区宽不超过绝缘结构的平均宽度的100%。
优选地，所述金属材料是铂、金、铂、钯、钒或铱。
优选地，所述场板被电耦合到所述源金属层。
优选地，所述场板被电耦合到所述栅电极。
优选地，所述接触插塞是多晶硅插塞或金属插塞。
优选地，所述多晶硅插塞包含铂硅化物微晶。
优选地，所述半导体器件是MOSFET器件。
优选地，所述半导体器件是IGBT器件。
根据本发明，提供一种用于制造半导体器件的方法，包括：
形成第一导电类型的漂移层，
在所述漂移层上形成第二导电类型的体区；
在所述体区上形成第一导电类型的源区；
形成穿过源区、体区延伸进入漂移层的沟槽结构，所述沟槽结构包括至少一个栅电极和绝缘结构，
其中，所述绝缘结构的一部分在体区下面延伸,
形成用于增加载流子复合的复合中心。
优选地，所述沟槽结构还包括场板，其中所述绝缘结构将场板与栅电极彼此绝缘，并且将场板和栅电极与漂移层、体区以及源区绝缘。
优选地，形成体区的步骤在形成沟槽结构的步骤之前或之后执行。
优选地，形成沟槽结构包括：
蚀刻延伸进入漂移层的沟槽；
形成沿着所述沟槽的上部的侧壁延伸的侧墙；
执行氧化工艺。
优选地，所述方法进一步包括：
在形成侧墙之前在所述沟槽的下部形成虚设材料；
在形成侧墙之后并且在执行氧化工艺之前，除去所述虚设材料，
其中，执行氧化工艺包括至少沿着未被所述侧墙覆盖的沟槽表面形成场氧化物(FOX)层。
优选地，所述侧墙由原子层沉积形成。
优选地，所述方法进一步包括在形成所述侧墙之后并且在执行所述氧化工艺之前，执行各向同性蚀刻以扩展未被所述侧墙覆盖的所述沟槽的一部分。
优选地，所述方法进一步包括在形成所述壁侧墙之后并且在执行所述氧化工艺之前，执行等离子体蚀刻以扩展未被所述侧墙覆盖的所述沟槽的一部分。
优选地，所述侧墙包括氮化物。
优选地，所述方法进一步包括在所述源区上形成电介质层，形成穿透所述电介质层以至少暴露所述源区的接触凹槽。
优选地，所述方法进一步包括在所述接触凹槽中形成一个金属层或金属层的堆叠。
优选地，所述方法进一步包括在所述接触凹槽中形成接触插塞。
优选地，所述接触插塞是金属插塞。
优选地，形成复合中心包括在形成所述接触插塞之前执行扩散工艺。
优选地，所述接触凹槽进一步穿透所述源区并且进入所述体区。
优选地，所述接触插塞是多晶硅插塞，形成复合中心包括：
提供与所述多晶硅插塞接触的杂质源，所述杂质源包含金属复合元素，
回火所述杂质源，以便使来自所述杂质源的所述金属复合元素的原子扩散通过所述多晶硅插塞进入所述半导体层。
优选地，所述金属复合元素选自包括铂、钯、钒、铱以及金的组。
优选地，所述金属复合元素是铂并且所述杂质源是铂源。
优选地，在所述回火期间在所述多晶硅插塞中形成铂硅化物微晶。
优选地，提供杂质源包括：沉积铂层；
回火所述铂层以从所述沉积的铂层形成成层的铂硅化物结构；以及
除去所述铂层的非硅化部分。
优选地，所述方法进一步包括在回火所述杂质源之后除去所述成层的铂硅化物结构以扩散所述金属复合元素的原子。
优选地，形成复合中心包括利用轻粒子的高能辐射生成复合中心。
优选地，所述轻粒子包括电子、质子或氦。
优选地，所述方法进一步包括在300 - 400°C范围内执行退火
根据本发明，铂或相似材料被扩散到硅体中以增加载流子的复合并且因此降低载流子寿命，导致最小化的Qrr。本发明提出了使用凹槽接触，所述凹槽接触垂直地接触源区和体区并且允许添加单独的p+注入以最小化体电阻来抑制在雪崩事件期间的闩锁(latchup)。这个接触凹槽随后用多晶硅填充（例如通过多晶硅沉积和凹陷）。现在，薄的铂层被沉积在多晶硅插塞上，然后是硅化步骤。随后，剩余的铂被除去以避免设备污染的风险，并且之后跟随铂扩散到硅中的扩散步骤。最后，剩余的铂硅化物被除去并且金属化层(源极金属层)被形成。
根据本发明，使用瓶状沟槽并将铂或相似材料扩散到硅中使MOSFET器件具有低导通电阻和低存储电荷，所述存储电荷需要在体二极管的换向期间被除去。
附图说明
图1是常规的场板MOSFET的截面图。
图2是根据本发明的实施例的MOSFET器件的截面图。
图3是用于提供根据本发明实施例的瓶颈状结构的基本工艺序列。
图4是根据本发明的实施例的IGBT器件的截面图。
具体实施方式
在以下的具体实施方式中，对形成于此一部分的附图进行参考，并且在附图中通过图示的方式示出了可以实现本发明的特定实施例。应当理解的是，可以利用其它实施例，并且在不背离本发明的范围的情况下，可以进行结构上或逻辑上的改变。例如，针对一个实施例所图示或描述的特征能够被用在其它实施例上或者与其它实施例结合以产生又进一步的实施例。意图是，本发明包括这样的修改和变化。示例被使用特定的语言描述，所述示例不应该被解释为限制随附权利要求的范围。图未被按比例绘制并且是仅用于说明性目的的。为了清楚，如果未另行陈述，则在不同的图中对应的元件由相同的附图标记标明。
通过紧跟掺杂类型“n”或“p”之后标出“-”或“+”来表示相对掺杂浓度。例如，“n-”意指低于“n”掺杂区的掺杂浓度的掺杂浓度，而“n+”掺杂区具有比“n”掺杂区更高的掺杂浓度。相同的相对掺杂浓度的掺杂区未必具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区可以具有相同的或不同的绝对掺杂浓度。
图1示出传统场板MOSFET器件的通用结构。如图1中所示出的那样，低掺杂半导体层4’被形成在高掺杂半导体基底2’的一面上。源极金属层11’接触体区7’和源区8’。漏极金属层3’接触半导体基底2’的另一面。栅电极12’和场板13’被形成在沟槽中并且通过绝缘结构10’而被绝缘。
图2是根据本发明的实施例的MOSFET器件的截面图。
所述器件包括半导体基底2。半导体基底可以是晶片，例如单晶硅晶片。半导体基底2可以例如用锑或砷或磷重n+掺杂。
在半导体基底2的一面上，提供低掺杂层4(即漂移层)。漂移层4可以例如用磷或砷弱n掺杂。重n+掺杂半导体基底2的另一面可以连接到漏极端子。
漂移层4包括夹在相邻沟槽结构9之间的台面漂移区3。
例如用硼p掺杂的体区7形成在台面漂移区3上。例如用磷或砷重n+掺杂的源区8形成在体区7上。
重p+掺杂体区5形成在接触凹槽25下面的体区7中。接触凹槽通过蚀刻处理而被形成，并且接触凹槽的底部表面在源区8下方。
根据所图示的实施例，沟槽结构9可以包括设置在沟槽中的至少一个栅电极12和场板13、以及绝缘结构10。栅电极12和场板13例如由高掺杂的多晶硅形成。栅电极12可以电耦合到半导体器件的栅极端子。场板13与栅电极绝缘。场板13可以不用连接到半导体器件的其它元件并且可以浮置。可选的，场板13可以电耦合到在电介质层17上延伸的源极互连层，例如金属层22。绝缘结构10将场板13与栅电极12彼此绝缘，并且将场板13和栅电极12与体区7、源区8以及漂移层4绝缘。
可选择地，场板13可以电耦合到栅电极，在这种情况下，在场板13与栅电极12之间可以不存在绝缘结构10。
金属层22可以由作为主要成分的铝Al、铜Cu或铝或铜的合金(例如AlSi、AlCu或AlSiCu)构成或者包含作为主要成分的铝Al、铜Cu或铝或铜的合金(例如AlSi、AlCu或AlSiCu)。根据其它实施例，金属层22可以包含作为主要成分的镍Ni、钛Ti、银Ag、金Au、铂Pt和/或钯Pd。例如，金属层22可以包括两个或更多个子层，每个子层都包含了作为主要成分的Ni、Ti、Ag、Au、Pt、Pd和/或其合金中的一个或多个。
接触插塞21被设置在接触凹槽中以将金属层22与源区7、体区8以及重掺杂区5电连接在一起。接触插塞21可以是由高掺杂的多晶硅所构成的多晶硅插塞。
根据其它实施例，接触凹槽贯穿电介质层17，到达源区8的表面，而没有进入到源区8和体区7中，并且插塞还可以被完全地省略，接触凹槽可以用一个金属层或金属层的堆叠（例如Ti/TiN/W）填充。
除多晶硅之外，插塞还可以是诸如钨之类的金属，在这种情况下，铂应该在插塞形成之前被扩散。
根据本发明的一个实施例，所述漂移层4、源区8和体区7中的至少一个包括复合中心。 根据本发明的另一个实施例，例如，台面区包括复合中心。可选地，接触插塞21也可以包括复合中心。例如如图2所示，接触插塞21包括硅化物微晶（crystallite）23，例如铂硅化物微晶，其例如通过来自杂质源(例如，含铂结构，该含铂结构在最终半导体器件中部分地或者完全地不存在)的诸如铂Pt之类的金属复合元素的外扩散产生。
此外，代替铂，同样地可以使用诸如钯、钒、铱、金等之类的其它金属。
图2的实施例可以例如通过下述方法形成。先是提供例如用锑n+掺杂的硅基底2。例如用磷掺杂的半导体层4’’（图3）然后通过外延生长在硅基底2的表面上(外延层的下部形成漂移层4)，半导体层的掺杂剂浓度小于半导体基底2的掺杂剂浓度。随后在外延半导体层4’’中在漂移层4上形成p掺杂体区7。
然后，沟槽29被蚀刻到半导体层4’’中，如图3A中所示出的那样，沟槽29通过体区7延伸到漂移层4中。应该理解的是，体区7可以在形成沟槽之前或者之后形成。为了容易理解，体区7和硅基底2未在图3中被示出。
在图3B中，虚设（dummy）材料24例如通过将例如氧化物沉积到沟槽中并且回蚀刻(etch back)氧化物以使氧化物深入地凹陷到沟槽中而被形成。
在图3C中，形成至少沿着沟槽侧壁、虚设材料的上表面以及半导体层4’’的表面延伸的氮化物层25。在图3D中，氮化物层被各向异性蚀刻使得仅沿着沟槽侧壁延伸的部分氮化物层(即侧墙)留下。在图3E中，使用已知技术除去虚设材料，从而侧墙被悬挂。
在图3F中，执行场氧化工艺，从而场氧化物(FOX)层27在沟槽中沿着半导体层4’’的暴露表面形成。场氧化工艺消耗了半导体层4’’的部分硅，从而使FOX向外扩展并且直接延伸到体区(未示出)下面，由此形成了瓶状沟槽。
根据本发明，氮化物侧墙在形成厚氧化物层的场氧化之前设置在沟槽中。因此，在被保护的区域（在该区域形成源区和体区以及源极接触）中没有硅被热氧化消耗。因为约45%的氧化物在氧化期间生长到了硅中，所以台面区宽度可以被选择得相当小。
用于提供这样的瓶状沟槽的另一方法是使用原子层沉积，例如用AlN。从而，AlN层从上向下沿着沟槽侧壁生长。AlN层然后屏蔽沟槽侧壁的上部防止氧化。
第三个方法通过将上述的SiN层或AlN层用作为用于各向同性硅蚀刻的掩模层来修改沟槽宽度以提供瓶状沟槽。氧化然后可以在除去了掩模层之后被执行(还可以在之前执行)。
最后一个方法，瓶状沟槽可以通过等离子体蚀刻方法而被提供，其中，例如在Bosch工艺中可以提供用于上部侧壁的适当掩模。
场板13通过沉积多晶硅并且然后回蚀刻多晶硅以使多晶硅深入地凹陷到沟槽中(优选的，到由FOX形成的凹陷中)而被形成在沟槽中。多晶硅间电介质(IPD)通过执行热氧化而被形成。优选地，IPD仅形成在场板13上面。侧墙然后被剥离，使用已知技术形成沿着沟槽侧壁、在IPD上和/或在半导体层4’’的暴露表面上延伸的栅极电介质。
沉积填充沟槽的多晶硅层，多晶硅然后被回蚀刻以在沟槽中形成栅电极12。绝缘结构10包括沟槽中的栅极电介质、FOX、多晶硅间电介质。
在半导体层4’’的表面上的栅极电介质被回蚀刻到适合于源极注入的厚度。到半导体层4’’中的毯式源极注入被执行以形成邻近半导体层4’’表面的源区8。这时候还能够执行任何必要的阈值调整注入。在一个实施例中，使用双通成角注入（dual-pass, angled implantation）形成源区8。垫(pad)氧化物层可选地可以在源极注入之前被形成，以最小化对半导体层4’’的注入损伤。
诸如BSG(硼硅酸盐玻璃)或BPSG(硼磷硅酸盐玻璃)之类的电介质层17使用常规方法形成。使用掩模层，电介质层的部分被除去。硅蚀刻然后被执行以使半导体层4’’的暴露表面凹陷到低于重n+掺杂区8的深度，从而形成接触凹槽。重掺杂区5然后通过将p型掺杂剂注入到半导体层4’’的凹陷部分中而被形成。
填充凹槽的多晶硅材料被沉积以形成多晶硅插塞21。多晶硅插塞21接触源区8以及体区7和重掺杂区5。多晶硅材料可以是原位(in situ)掺杂的p型或n型多晶硅，例如用硼B、磷P或砷As掺杂的多晶硅。根据另一实施例，多晶硅材料被沉积为本征材料。在凹槽外，沉积的多晶硅材料可以形成多晶硅层。
根据一个实施例，蚀刻工艺除去沉积到凹槽外的多晶硅材料的部分。根据另一实施例，可以执行后续步骤，而不用除去沉积的多晶硅材料的形成多晶硅层的部分。根据另一实施例，多晶硅插塞21可以被凹陷到电介质层17的暴露边缘以下。
可选地，进一步的蚀刻工艺可以从沉积的多晶硅材料或多晶硅插塞21的暴露表面除去自然氧化物。该蚀刻工艺可以使用1%氢氟酸HF约两分钟的施加时间。
紧跟除去自然氧化物的蚀刻工艺之后，杂质源被提供接触沉积的多晶硅材料，例如在多晶硅插塞21上。
杂质源包含金属复合元素的原子，其可以代替晶格中的硅并且在半导体器件的半导体材料的带隙中提供量子力学状态，有效地用作硅晶体中的空穴和电子二者的复合中心。金属复合元素可以是在硅晶体中具有合适的扩散特性的重金属。通过示例，金属复合元素是铂Pt、钯Pd、钒V、铱Ir或金Au。根据一个实施例，金属复合元素是铂Pt。
 
根据进一步的实施例，铂、钒、钯、铱和/或金原子或离子可以被注入到沉积的多晶硅材料中。根据另一实施例，例如铂、钒、钯、铱和/或金的一个或两个原子层（至多五个）被沉积到沉积的多晶硅材料上。根据进一步的实施例，含铂、钒、钯、铱和/或金的层被沉积和回火（temper），使得沉积的层的材料与沉积的多晶硅材料的硅材料起反应。
例如，铂Pt可以被沉积来形成覆盖电介质层17和多晶硅插塞21的暴露和清洁的表面的铂层。铂Pt可以例如通过使用蒸发工艺或溅射工艺而被沉积。铂层在450摄氏度与500摄氏度之间的温度处，例如在约470摄氏度处，被回火以控制硅化过程。
铂层的剩余部分和提供含铂结构的成层的铂硅化物结构在多晶硅插塞21上。剩余部分可以例如使用王水除去。
在除去了铂层的剩余部分之后，含铂结构被留下在多晶硅插塞21上。根据另一实施例，少于五个，例如一个铂Pt的原子层被沉积，其中的部分形成了含铂结构。根据进一步的实施例，铂离子或原子被注入以与多晶硅插塞21的注入区结合形成含铂结构。半导体层在至少750摄氏度的温度处，例如在从850摄氏度到900摄氏度的范围之内，例如在880摄氏度处被回火。
铂原子自含铂结构离开扩散到多晶硅插塞21中并且到半导体层4’’中。扩散的铂原子与多晶硅插塞21和半导体层4’’中的半导体材料形成铂硅化物微晶23，其中的至少一些被形成在到半导体层的表面一定距离处，其中，所述距离是例如至少50纳米。
其它实施例提供了除或代替铂Pt之外的铱Ir、钒V、钯Pd和/或金Au的扩散。
不同于在常规方法中，铂硅化物未被直接地形成在单晶半导体层上。甚至在用于铂硅化物的形成的接触区与体区的沟道区之间的距离窄的情况下，以及导通状态下电流流过体区的情况下，铂硅化物没有靠近沟道区形成。铂硅化物也未被形成在源区和体区的接触区域中。因此，铂扩散不会强烈地影响场效应晶体管结构的导通状态特性。在多晶硅插塞的顶部上生长铂硅化物允许从晶片前面引入铂，光刻、蚀刻以及沉积工艺中的大多数在晶片前面执行，而对晶体管性能没有不利影响。因为铂仅在接触植入后沉积且对于含铂Pt基底接触区域中金属硅化物的形成需要更少的制造设备，使得工艺控制复杂性和制造成本可以被保持很低。
源极金属层22被形成，其通过电介质层17与半导体层分离。
根据上述的实施例，使用了将源极金属层与源区和体区连接的多晶硅插塞。所述插塞包含了可以被容易地检测到的剩余的铂硅化物微晶。
作为对由于特别是双极技术的交叉污染风险而为关键过程的铂扩散的替代，使用诸如电子、质子或氦之类的轻粒子的高能辐射也可以被采用。这样的辐射过程也产生了复合中心。如果使用这个替代，则在300 … 400°C范围之内的附加的退火步骤对除去不想要的中心并且对避免在后续焊接过程和器件操作中的自发热期间的进一步的退火是必要的。另外所以这个退火步骤对于退火在Si-SiO2界面处的缺陷也是必要的，否则器件参数会被改变。退火步骤可以稳定在氧化物界面处的辐射诱导中心并退火损伤。必须确保硅中的氧含量足够大以允许所需要的复合中心的形成，其通常由在场或栅极氧化情况下的长时间高温氧化步骤来完成。
必须确保在辐射过程和退火步骤之后不应用高温过程，因此，最好在正面金属化之后从背面应用辐射。虽然电子产生均匀分布的中心，但是质子和氦根据注入能量导致具有投射范围内的峰值的局部中心分布。如果用适当选择的注入能量从背面执行辐射，则这提供了避免栅极氧化物中的损伤并且最小化场氧化物的损伤的可能性。
根据本发明，一些措施被用来减少存储电荷，这些措施包括：由于金或铂或其它材料的扩散、或使用诸如电子、质子等之类的高能轻粒子的辐射而生成复合中心。辐射工艺产生了大量界面电荷，其引起器件参数的漂移并且是附加的漏电流的来源。因此，最佳方式是铂等的扩散。然而，这样的材料必须被首先应用到半导体表面(不是到基底，因为大量O2沉淀物等将阻止扩散过程)，并且还需要最小台面宽度，因此使用了瓶颈状结构。
在器件直接被驱动到雪崩的体二极管的快速换向情况下，Qrr的减少还会改善换向耐久性。在该情况下，反向恢复峰值必须低于单脉冲雪崩破坏电流，以阻止器件的损坏，因此降低电流峰值是有利的。Qrr的减少还与反向恢复电流峰值的减少有关，因此是有益的在这样的情况下，反向恢复峰值必须低于单脉冲雪崩破坏电流以防止器件的破坏，从而降低电流峰值是有利的。
本领域的技术人员应当理解，尽管本发明已经针对MOSFET进行了说明，本发明的原理还可以应用于其它半导体器件,例如IGBT。
例如，图4是根据本发明的实施例的IGBT器件的截面图。下面与图2的实施例相同之处不再详细描述，而将重点放在它们之间的区别上。
如图4所示，n-掺杂漂移层4设置在p掺杂半导体基底2（集电极）一侧上。P 掺杂层（其包括例如p掺杂体区7）形成在n-掺杂漂移层4上。栅电极12和绝缘结构10设置在沟槽中。该沟槽例如可以延伸到漂移层4中。电介质层17（例如，氧化物或BPSG）设置在栅电极12上。
根据本发明的一个实施例，IGBT的漂移层4、源区8和体区7中的至少一个包括复合中心。
根据本发明的另一个实施例，例如，台面区包括复合中心。
可选地，接触插塞21也可以包括复合中心。图4例如示出了接触插塞21（作为IGBT的发射极）中的硅化物微晶23，接触插塞21接触源区8和可选的p掺杂体区7中的重p+掺杂体区5。
对于IGBT，可选地，不包括补偿区并且沟槽延伸到漂移层中。沟槽中可以存在有场板，但是由于IGBT是双极器件，载流子从背面的发射极注入，通常很少使用场板。
类似于图2，IGBT的沟槽结构（包括栅电极12、绝缘结构10以及可选的场板）也可以包括瓶颈状结构，即沟槽结构的下部比上部宽。因此，相邻沟槽之间的台面比台面的下部具有更大的横向延伸。
尽管已经在本文中对具体实施例进行了说明和描述，但是本领域的普通技术人员将了解的是，在不背离本发明的范围的情况下，各种可选和/或等效的实施方式可以替换所示出并描述的具体实施例。本申请旨在涵盖在本文中所讨论的具体实施例的任何改变或变化。因此，意图是，本发明仅由权利要求及其等同物来限制。

Claims (47)

1.一种半导体器件，包括：
第一导电类型的漂移层(4)；
在所述漂移层(4)上的第二导电类型的体区(7)；
在所述体区(7)上的第一导电类型的源区(8)；
穿过源区(8)、体区(7)延伸进入漂移层(4)的沟槽结构（9），所述沟槽结构包括至少一个栅电极(12)和绝缘结构(10)，其中，所述绝缘结构(10)的一部分在体区(7)下面延伸；
复合中心，用于增加载流子复合。
2.根据权利要求1所述的半导体器件，其中所述沟槽结构（9）还包括场板(13)，其中所述绝缘结构(10)将场板(13)与栅电极(12)彼此绝缘，并且将场板(13)和栅电极(12)与漂移层(4)、体区(7)以及源区(8)绝缘。
3.根据权利要求1所述的半导体器件，进一步包括用于将所述源区(8)连接到源金属层(22)的接触插塞(21)。
4.根据权利要求1所述的半导体器件，其中，在相邻沟槽之间限定台面区，所述台面区包括所述源区(8)、体区(7)以及台面漂移区，所述台面漂移区是夹在相邻沟槽之间的漂移层(4)的部分。
5.根据权利要求3所述的半导体器件，其中所述接触插塞(21)包括复合中心。
6.根据权利要求4所述的半导体器件，其中所述台面区包括复合中心。
7.根据权利要求1-6中任一项所述的半导体器件，其中，所述复合中心是辐照诱导的缺陷。
8.根据权利要求1-6中任一项所述的半导体器件，其中，所述复合中心是替代驻留在晶格位置上的金属材料。
9.根据权利要求1所述的半导体器件，进一步包括在所述体区(7)中的第二导电类型的重掺杂区(5)。
10.根据权利要求3所述的半导体器件，进一步包括在所述体区(7)中的第二导电类型的重掺杂区(5)，所述接触插塞(21)还接触所述体区和所述重掺杂区(5)。
11.根据权利要求4所述的半导体器件，其中，所述沟槽结构比所述台面区更宽。
12.根据权利要求4所述的半导体器件，其中，所述源区和体区比所述台面漂移区更宽。
13.根据权利要求4所述的半导体器件，其中，所述源区和体区比所述台面漂移区宽至少绝缘结构的平均宽度的75%。
14.根据权利要求13所述的半导体器件，其中，所述源区和体区比所述台面漂移区宽不超过绝缘结构的平均宽度的100%。
15.根据权利要求8所述的半导体器件，其中，所述金属材料是铂、金、铂、钯、钒或铱。
16.根据权利要求2所述的半导体器件，其中，所述场板(13)被电耦合到所述源金属层。
17.根据权利要求2所述的半导体器件，其中，所述场板电耦合到栅电极。
18.根据权利要求3所述的半导体器件，其中所述接触插塞(21)是多晶硅插塞或金属插塞。
19.根据权利要求18所述的半导体器件，其中，所述多晶硅插塞包含铂硅化物微晶。
20.根据权利要求1所述的半导体器件，其中，所述半导体器件是MOSFET器件。
21.根据权利要求1所述的半导体器件，其中，所述半导体器件是IGBT器件。
22.一种用于制造半导体器件的方法，包括：
形成第一导电类型的漂移层(4)，
在所述漂移层(4)上形成第二导电类型的体区(7)；
在所述体区(7)上形成第一导电类型的源区(8)；
形成穿过源区(8)、体区(7)延伸进入漂移层(4)的沟槽结构（9），所述沟槽结构包括至少一个栅电极(12)和绝缘结构(10)，其中，所述绝缘结构(10)的一部分在体区(7)下面延伸,
形成用于增加载流子复合的复合中心。
23.根据权利要求22所述的方法，其中，所述沟槽结构还包括场板(13)，其中所述绝缘结构(10)将场板(13)与栅电极(12)彼此绝缘，并且将场板(13)和栅电极(12)与漂移层(4)、体区(7)以及源区(8)绝缘。
24.根据权利要求22所述的方法，其中，形成体区(7)的步骤在形成沟槽结构（9）的步骤之前或之后执行。
25.根据权利要求22所述的方法，其中，形成沟槽结构包括：
蚀刻延伸进入漂移层(4)的沟槽；
形成沿着所述沟槽的上部的侧壁延伸的侧墙；
执行氧化工艺。
26.根据权利要求25所述的方法，进一步包括：
在形成侧墙之前在所述沟槽的下部形成虚设材料；
在形成侧墙之后并且在执行氧化工艺之前，除去所述虚设材料，
其中，执行氧化工艺包括至少沿着未被所述侧墙覆盖的沟槽表面形成场氧化物(FOX)层。
27.根据权利要求25所述的方法，其中，所述侧墙由原子层沉积形成。
28.根据权利要求25所述的方法，进一步包括：
在形成所述侧墙之后并且在执行所述氧化工艺之前，执行各向同性蚀刻以扩展未被所述侧墙覆盖的所述沟槽的一部分。
29.根据权利要求25所述的方法，进一步包括：
在形成所述壁侧墙之后并且在执行所述氧化工艺之前，执行等离子体蚀刻以扩展未被所述侧墙覆盖的所述沟槽的一部分。
30.根据权利要求25所述的方法，其中，所述侧墙包括氮化物。
31.根据权利要求22所述的方法，进一步包括：
在所述源区(8)上形成电介质层，
形成穿透所述电介质层以至少暴露所述源区的接触凹槽。
32.根据权利要求31所述的方法，进一步包括：
在所述接触凹槽中形成一个金属层或金属层的堆叠。
33.根据权利要求31所述的方法，进一步包括：
在所述接触凹槽中形成接触插塞。
34.根据权利要求33所述的方法，其中，所述接触插塞是金属插塞。
35.根据权利要求33所述的方法， 
其中形成复合中心包括在形成所述接触插塞之前执行扩散工艺。
36.根据权利要求31所述的方法，其中，所述接触凹槽进一步穿透所述源区并且进入所述体区。
37.根据权利要求33所述的方法，其中，所述接触插塞是多晶硅插塞，形成复合中心包括：
提供与所述多晶硅插塞接触的杂质源，所述杂质源包含金属复合元素，
回火所述杂质源，以便使来自所述杂质源的所述金属复合元素的原子扩散通过所述多晶硅插塞进入体区（7）、源区（8）和/或漂移层（4）。
38.根据权利要求37所述的方法，其中，所述金属复合元素选自包括铂、钯、钒、铱以及金的组。
39.根据权利要求37所述的方法，其中，所述金属复合元素是铂并且所述杂质源是铂源。
40.根据权利要求39所述的方法，其中，在所述回火期间在所述多晶硅插塞中形成铂硅化物微晶。
41.根据权利要求39所述的方法，其中，提供杂质源包括：
沉积铂层；
回火所述铂层以从所述沉积的铂层形成成层的铂硅化物结构；以及
除去所述铂层的非硅化部分。
42.根据权利要求41所述的方法，进一步包括在回火所述杂质源之后除去所述成层的铂硅化物结构以扩散所述金属复合元素的原子。
43.根据权利要求22所述的方法，其中形成复合中心包括利用轻粒子的高能辐射生成复合中心。
44.根据权利要求43所述的方法，其中，所述轻粒子包括电子、质子或氦。
45.根据权利要求43所述的方法，进一步包括：在300 - 400°C范围内执行退火。
46.根据权利要求22所述的方法，其中，所述半导体器件是MOSFET器件。
47.根据权利要求22所述的方法，其中，所述半导体器件是IGBT器件。
CN201310082895.3A 2013-03-15 2013-03-15 半导体器件 Expired - Fee Related CN104051524B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310082895.3A CN104051524B (zh) 2013-03-15 2013-03-15 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310082895.3A CN104051524B (zh) 2013-03-15 2013-03-15 半导体器件

Publications (2)

Publication Number Publication Date
CN104051524A true CN104051524A (zh) 2014-09-17
CN104051524B CN104051524B (zh) 2017-12-05

Family

ID=51504145

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310082895.3A Expired - Fee Related CN104051524B (zh) 2013-03-15 2013-03-15 半导体器件

Country Status (1)

Country Link
CN (1) CN104051524B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409887A (zh) * 2016-12-09 2017-02-15 中国科学院微电子研究所 一种绝缘栅双极晶体管
CN106505099A (zh) * 2016-11-30 2017-03-15 中国科学院微电子研究所 一种槽型栅功率场效应晶体管
CN109659236A (zh) * 2018-12-17 2019-04-19 吉林华微电子股份有限公司 降低vdmos恢复时间的工艺方法及其vdmos半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101226959A (zh) * 2007-01-15 2008-07-23 三星电子株式会社 动态随机存取存储器、半导体装置及其形成方法
US20100258862A1 (en) * 2005-05-26 2010-10-14 Fairchild Semiconductor Corporation Trench-gate field effect transistor with channel enhancement region and methods of forming the same
US20100311215A1 (en) * 2009-06-04 2010-12-09 Min Soo Yoo Semiconductor device having a buried gate that can realize a reduction in gate-induced drain leakage (gidl) and method for manufacturing the same
CN102473705A (zh) * 2010-04-02 2012-05-23 丰田自动车株式会社 半导体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100258862A1 (en) * 2005-05-26 2010-10-14 Fairchild Semiconductor Corporation Trench-gate field effect transistor with channel enhancement region and methods of forming the same
CN101226959A (zh) * 2007-01-15 2008-07-23 三星电子株式会社 动态随机存取存储器、半导体装置及其形成方法
US20100311215A1 (en) * 2009-06-04 2010-12-09 Min Soo Yoo Semiconductor device having a buried gate that can realize a reduction in gate-induced drain leakage (gidl) and method for manufacturing the same
CN102473705A (zh) * 2010-04-02 2012-05-23 丰田自动车株式会社 半导体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106505099A (zh) * 2016-11-30 2017-03-15 中国科学院微电子研究所 一种槽型栅功率场效应晶体管
CN106505099B (zh) * 2016-11-30 2019-07-26 中国科学院微电子研究所 一种槽型栅功率场效应晶体管
CN106409887A (zh) * 2016-12-09 2017-02-15 中国科学院微电子研究所 一种绝缘栅双极晶体管
CN106409887B (zh) * 2016-12-09 2019-07-26 中国科学院微电子研究所 一种绝缘栅双极晶体管
CN109659236A (zh) * 2018-12-17 2019-04-19 吉林华微电子股份有限公司 降低vdmos恢复时间的工艺方法及其vdmos半导体器件

Also Published As

Publication number Publication date
CN104051524B (zh) 2017-12-05

Similar Documents

Publication Publication Date Title
US10763351B2 (en) Vertical trench DMOSFET having integrated implants forming enhancement diodes in parallel with the body diode
US6586800B2 (en) Trench-gate semiconductor devices
US8304305B2 (en) Semiconductor component
CN103477439B (zh) 半导体装置及其制造方法
JP6950290B2 (ja) 半導体装置および半導体装置の製造方法
CN104769723A (zh) 沟槽栅功率半导体场效应晶体管
US20080246055A1 (en) Semiconductor component including a monocrystalline semiconductor body and method
US8471331B2 (en) Method of making an insulated gate semiconductor device with source-substrate connection and structure
CN109979935A (zh) 半导体装置及半导体装置的制造方法
US11961904B2 (en) Semiconductor device including trench gate structure and buried shielding region and method of manufacturing
CN103094324B (zh) 沟槽型绝缘栅双极型晶体管及其制备方法
CN111048580A (zh) 一种碳化硅绝缘栅双极晶体管及其制作方法
CN115360231A (zh) 低回滞电压的逆导型绝缘栅双极型晶体管及其制备工艺
CN111755521A (zh) 一种集成tjbs的碳化硅umosfet器件
TWI702722B (zh) 半導體裝置及半導體裝置之製造方法
CN104051524B (zh) 半导体器件
EP3511988B1 (en) Semiconductor electronic device with trench gate and manufacturing method thereof
CN104517837A (zh) 一种绝缘栅双极型晶体管的制造方法
CN106876471B (zh) 双槽umosfet器件
US20210134989A1 (en) Semiconductor device and method of manufacturing thereof
CN203242637U (zh) 半导体器件
CN111129134B (zh) Igbt芯片及其制造方法
CN216389378U (zh) 一种沟槽型功率器件
CN111755522B (zh) 一种集成tjbs的碳化硅umosfet器件
CN111755520B (zh) 一种集成jbs的碳化硅umosfet器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171205

Termination date: 20200315

CF01 Termination of patent right due to non-payment of annual fee