CN112164652B - 一种对角通流方胞igbt及其制造方式 - Google Patents
一种对角通流方胞igbt及其制造方式 Download PDFInfo
- Publication number
- CN112164652B CN112164652B CN202010815196.5A CN202010815196A CN112164652B CN 112164652 B CN112164652 B CN 112164652B CN 202010815196 A CN202010815196 A CN 202010815196A CN 112164652 B CN112164652 B CN 112164652B
- Authority
- CN
- China
- Prior art keywords
- substrate
- forming
- oxide layer
- layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 238000005530 etching Methods 0.000 claims abstract description 24
- 238000000151 deposition Methods 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 6
- 229920005591 polysilicon Polymers 0.000 claims abstract description 5
- 230000001376 precipitating effect Effects 0.000 claims abstract description 3
- 229910052796 boron Inorganic materials 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 11
- -1 Phosphor ions Chemical class 0.000 claims description 10
- 238000004026 adhesive bonding Methods 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 230000000873 masking effect Effects 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 238000001556 precipitation Methods 0.000 claims 1
- 238000009826 distribution Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 239000003292 glue Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- MXSJNBRAMXILSE-UHFFFAOYSA-N [Si].[P].[B] Chemical compound [Si].[P].[B] MXSJNBRAMXILSE-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
Abstract
本发明涉及功率器件技术领域，具体涉及一种对角通流方胞IGBT及其制造方式，旨在解决现有技术中器件的短路能力仍存在的一定问题，其技术要点在于：包含以下步骤：S1：选用晶圆衬底，并在晶圆衬底表面沉积初始氧化层，打开需要刻蚀的区域，形成保护环区域；S2：去除氧化层以打开cell区域；S3：在衬底表面形成深槽结构；S4:在衬底表面形成栅氧化层，并沉淀Polysilicon，在衬底表面形成Pw区域；S5:在衬底深槽内形成Nplus区域；S6：在衬底表面形成ILD介质层，刻蚀介质层形成接触孔；S7:引出金属Emitter电极；S8:对晶圆衬底的背面形成FieldStop层和Collector层，淀积金属层引出Collector电极。在不减少导电沟道的情况下，控制导电沟道的分布，最多控制两条导电沟道相连，从而达到减小电流丝的产生。
Description
技术领域
本发明涉及功率器件技术领域，具体涉及一种对角通流方胞IGBT及其制造 方式。
背景技术
IGBT(InsulatedGateBipolarTransistor)，绝缘栅双极型晶体管，是 由BJT(双极型三极管)和MOS(绝缘栅型场效应管)组成的复合全控型电压驱动 式功率半导体器件,兼有MOSFET的高输入阻抗和GTR的低导通压降两方面的 优点。GTR饱和压降低，载流密度大，但驱动电流较大；MOSFET驱动功率很 小，开关速度快，但导通压降大，载流密度小。IGBT综合了以上两种器件的 优点，驱动功率小而饱和压降低。非常适合应用于直流电压为600V及以上的 变流系统如交流电机、变频器、开关电源、照明电路、牵引传动等领域。
随着IGBT产品技术的日益成熟，IGBT由最初的PT型，经过NPT型的过 渡，发展成为目前的FieldStop，LPT，SPT等IGBT结构，也由平面栅逐渐 向拥有更大电流密度，相同电流规格具有更小芯片面积，降低芯片成本，并 且具有更低Vcesat的槽栅结构转变。常用的芯片分别不同的元胞类型来获得 更高的载流子密度，同时各大主流厂家也推出了方胞结构，其拥有更多的导 电沟道，但由于导电沟道的增加，其在元胞结构中会存在大量的电子迁移导 致的电流丝产生，电流丝的产生同时会附带大量能量，对器件的短路能力造 成严重影响，人们开始部分元胞近似条胞的导通方式，以减少电流丝的产生， 但仍会在一方向产生电流丝。
发明内容
因此，本发明要解决的技术问题在于克服现有技术中形成的缺陷，从而提 供一种对角通流方胞IGBT及其制造方式。
本发明的上述技术目的是通过以下技术方案得以实现的：
一种对角通流方胞IGBT的制造方式，包含以下步骤：
S1：选用晶圆衬底，并在晶圆衬底的整个硅片表面沉积初始氧化层，然后 在硅片表面打开需要刻蚀的区域，再通过高温退火形成保护环区域；
S2：去除氧化层以打开cell区域；
S3：在衬底表面形成刻蚀掩蔽层，并打开深槽刻蚀窗口以形成深槽结构；
S4:在衬底表面形成栅氧化层，并沉淀Polysilicon，在衬底表面形成槽栅 结构，并注入Boron形成Pw区域；
S5:在衬底深槽内注入Phosphor离子，形成Nplus区域；
S6：在衬底表面形成ILD介质层，并刻蚀介质层形成接触孔；
S7:再次淀积合金，引出金属Emitter电极；
S8:对晶圆衬底的背面分别注入Phosphor和Boron，形成FieldStop层和 背面Collector层，并淀积金属层引出Collector电极。
优选的，所述S1中晶圆衬底选用Fz衬底，并且其电阻率范围为30-120Ω ·cm。
优选的，所述S1中初始氧化层为厚度0.4-1.5μm的SiO2，且所述S1运 用终端环光刻版通过涂胶、曝光、显影打开需要刻蚀的区域，并运用湿法刻蚀 工艺去除氧化层，再在刻蚀的区域注入硼离子，这里，硼离子的剂量在 1e12-1e15范围内，能量在40-120kev范围内。
优选的，所述S2中具体步骤为使用Active光刻版通过涂胶、曝光、显影 打开需要刻蚀的区域，并运用湿法刻蚀工艺去除氧化层，打开Cell区域。
优选的，所述S3中：通过PECVD沉淀0.6-1μm的SiO2以形成刻蚀掩蔽层， 并通过Trenck光刻版通过涂胶、曝光、显影的方式打开需要刻蚀的区域，并运 用干法刻蚀工艺打开深槽刻蚀窗口，再次进行Si刻蚀，从而形成深槽结构。
优选的，所述S4中通过热氧生长1000A牺牲氧化层，通过湿法刻蚀将牺牲 氧化层漂净，再次通过热氧生长1000A栅氧化层。
优选的，所述S5中：运用Nplus光刻版通过涂胶、曝光、显影的方式打开 需要刻蚀的区域，并注入Phosphor离子，以形成Nplus区域。
优选的，所述S6中ILD介质层为沉淀在衬底表面厚度大于1μm的 BPSG+Teos。
本发明的另一目的在于提供一种对角通流方胞IGBT，使用上述所述的对角 通流方胞IGBT的制造方式制造所得。
上述所述对角通流方胞IGBT的制造方式，其在现有的方胞结构进行优化， 在不减少导电沟道的情况下，控制导电沟道的分布，最多控制两条导电沟道相 连，从而达到减小电流丝的产生，同时减少能量的产生，增强器件的短路能力。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将 对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见 地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来 讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的一种实施方式的对角通流方胞IGBT的制造方式中S3步骤 中晶圆衬底的截面示意图；
图2为本发明的一种实施方式的对角通流方胞IGBT的制造方式中S4步骤 中晶圆衬底的截面示意图；
图3为本发明的一种实施方式的对角通流方胞IGBT的制造方式中S5步骤 中晶圆衬底的截面示意图；
图4为本发明的一种实施方式的对角通流方胞IGBT的制造方式中S6步骤 中晶圆衬底的截面示意图；
图5为本发明的一种实施方式的对角通流方胞IGBT的制造方式中S7步骤 中晶圆衬底的截面示意图；
图6为本发明的一种实施方式的对角通流方胞IGBT的制造方式中S8步骤 中晶圆衬底的截面示意图；
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实 施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅 仅用以解释本发明，并不用于限定本发明。
IGBT:绝缘栅双极型晶体管
PECVD:等离子体增强化学的气相沉积法
Trench:沟槽结构
Polysilicon：多晶硅
Boron：硼离子
Pw区域：P型阱区
Phosphor：磷
ILD：层间介质层
BPSG：硼磷硅玻璃
Teos：正硅酸乙酯
Emitter：发射极
FieldStop：场截止层
Collector：集电极
一种对角通流方胞IGBT的制造方式，包含以下步骤：
S1：选用晶圆衬底，并在晶圆衬底的整个硅片表面沉积初始氧化层，然后 在硅片表面打开需要刻蚀的区域，再通过高温退火形成保护环区域。
具体的，在一实施方式中，晶圆衬底选用Fz衬底，并且其电阻率范围为 30-120Ω·cm。
在一实施方式中，在硅片表面沉积的初始氧化层为厚度0.4-1.5μm的 SiO2。
在一实施方式中，运用终端环光刻版通过涂胶、曝光、显影打开需要刻蚀 的区域，并运用湿法刻蚀工艺去除氧化层，再在刻蚀的区域注入硼离子，这里， 硼离子的剂量在1e12-1e15范围内，能量在40-120kev范围内。
S2：去除氧化层以打开cell区域。
具体的，在一实施方式中，使用Active光刻版通过涂胶、曝光、显影打开 需要刻蚀的区域，并运用湿法刻蚀工艺去除氧化层，打开Cell区域。
S3：在衬底表面形成刻蚀掩蔽层，并打开深槽刻蚀窗口以形成深槽结构。
具体的，请参阅图1，本实施方式中，通过PECVD沉淀0.6-1μm的SiO2 以形成刻蚀掩蔽层，并通过Trench光刻版通过涂胶、曝光、显影的方式打开需 要刻蚀的区域，并运用干法刻蚀工艺打开深槽刻蚀窗口，再次进行Si刻蚀，从 而形成深槽结构。
S4:在衬底表面形成栅氧化层，并沉淀Polysilicon，在衬底表面形成槽栅 结构，并注入Boron形成Pw区域。
具体的，在一实施方式中，请参阅图2，通过热氧生长1000A牺牲氧化层， 通过湿法刻蚀将牺牲氧化层漂净，再次通过热氧生长1000A栅氧化层。然后运 用特殊的Gate光刻版，通过涂胶、曝光、显影的方式打开需要刻蚀的区域，形 成槽栅结构。
S5:在衬底深槽内注入Phosphor离子，形成Nplus区域。
请参阅图3，在一实施方式中，运用Nplus光刻版通过涂胶、曝光、显影 的方式打开需要刻蚀的区域，并注入Phosphor离子，形成Nplus区域。
S6：在衬底表面形成ILD介质层，并刻蚀介质层形成接触孔。
具体的，在衬底表面沉淀厚度大于1μm的BPSG+Teos作为ILD介质层，并 运用Contact光刻版通过涂胶、曝光、显影打开需要刻蚀的区域，刻蚀ILD介 质层形成接触孔。
S7:再次淀积合金，引出金属Emitter电极。
具体的，请参阅图5，在一实施方式中，所述合金为4um厚的AlCu。
S8:请参阅图6，对晶圆衬底的背面分别注入Phosphor和Boron，形成Field Stop层和背面Collector层，并淀积金属层引出Collector电极。
本发明的另外一个目的在于提供一种对角通流方胞IGBT，使用上述制造方 式制造得出。
上述所述的对角通流方胞IGBT的制造方式，实现了对现有的方胞结构进行 优化，在不减少导电沟道的情况下，控制导电沟道的分布，最多控制两条导电 沟道相连，从而达到减小电流丝的产生，同时减少能量的产生，增强器件的短 路能力。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的 限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其 它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由 此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (6)
1.一种对角通流方胞IGBT的制造方式，其特征在于：包含以下步骤：
S1：选用晶圆衬底，并在晶圆衬底的整个硅片表面沉积初始氧化层，然后在硅片表面打开需要刻蚀的区域，再通过高温退火形成保护环区域；
S2：去除氧化层以打开cell区域；
S3：在衬底表面形成刻蚀掩蔽层，并打开深槽刻蚀窗口以形成深槽结构；
S4:在衬底表面形成栅氧化层，并沉淀Polysilicon，在衬底表面形成槽栅结构，并注入Boron形成Pw区域；
S5:在衬底深槽内注入Phosphor离子，形成Nplus区域；
S6：在衬底表面形成ILD介质层，并刻蚀介质层形成接触孔；
S7:再次淀积合金，引出金属Emitter电极；
S8:对晶圆衬底的背面分别注入Phosphor和Boron，形成Field Stop层和背面Collector层，并淀积金属层引出Collector电极；
其中，所述S3中：通过PECVD沉淀0.6-1μm的SiO2以形成刻蚀掩蔽层，并通过Trench光刻版通过涂胶、曝光、显影的方式打开需要刻蚀的区域，并运用干法刻蚀工艺打开深槽刻蚀窗口，再次进行Si刻蚀，从而形成深槽结构；
所述S4中通过热氧生长1000A牺牲氧化层，通过湿法刻蚀将牺牲氧化层漂净，再次通过热氧生长1000A栅氧化层；
所述S5中：运用Nplus光刻版通过涂胶、曝光、显影的方式打开需要刻蚀的区域，并注入Phosphor离子，以形成Nplus区域。
2.根据权利要求1所述的对角通流方胞IGBT的制造方式，其特征在于：所述S1中晶圆衬底选用Fz衬底，并且其电阻率范围为30-120Ω·cm。
3.根据权利要求1所述的对角通流方胞IGBT的制造方式，其特征在于：所述S1中初始氧化层为厚度0.4-1.5μm的SiO2，且所述S1运用终端环光刻版通过涂胶、曝光、显影打开需要刻蚀的区域，并运用湿法刻蚀工艺去除氧化层，再在刻蚀的区域注入硼离子，这里，硼离子的剂量在1e12-1e15范围内，能量在40-120kev范围内。
4.根据权利要求1所述的对角通流方胞IGBT的制造方式，其特征在于：所述S2中具体步骤为使用Active光刻版通过涂胶、曝光、显影打开需要刻蚀的区域，并运用湿法刻蚀工艺去除氧化层，打开Cell区域。
5.根据权利要求1所述的对角通流方胞IGBT的制造方式，其特征在于：所述S6中ILD介质层为沉淀在衬底表面厚度大于1μm的BPSG+Teos。
6.一种对角通流方胞IGBT，其特征在于：使用权利要求1-5任一项所述的对角通流方胞IGBT的制造方式制造所得。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010815196.5A CN112164652B (zh) | 2020-08-14 | 2020-08-14 | 一种对角通流方胞igbt及其制造方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010815196.5A CN112164652B (zh) | 2020-08-14 | 2020-08-14 | 一种对角通流方胞igbt及其制造方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112164652A CN112164652A (zh) | 2021-01-01 |
| CN112164652B true CN112164652B (zh) | 2022-05-20 |
Family
ID=73860021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010815196.5A Active CN112164652B (zh) | 2020-08-14 | 2020-08-14 | 一种对角通流方胞igbt及其制造方式 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112164652B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114883185A (zh) * | 2022-07-01 | 2022-08-09 | 深圳芯能半导体技术有限公司 | 一种高电流密度的igbt芯片制作方法 |
| CN114975602B (zh) * | 2022-07-29 | 2022-11-08 | 深圳芯能半导体技术有限公司 | 一种高可靠性的igbt芯片及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140070270A1 (en) * | 2012-09-12 | 2014-03-13 | Fuji Electric Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
| CN105895671A (zh) * | 2016-05-06 | 2016-08-24 | 张家港凯思半导体有限公司 | 超低功耗半导体功率器件及制备方法 |
| CN109904152A (zh) * | 2019-01-24 | 2019-06-18 | 江苏东海半导体科技有限公司 | 集成肖特基二极管的沟槽mosfet的制备方法 |
-
2020
- 2020-08-14 CN CN202010815196.5A patent/CN112164652B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140070270A1 (en) * | 2012-09-12 | 2014-03-13 | Fuji Electric Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
| CN105895671A (zh) * | 2016-05-06 | 2016-08-24 | 张家港凯思半导体有限公司 | 超低功耗半导体功率器件及制备方法 |
| CN109904152A (zh) * | 2019-01-24 | 2019-06-18 | 江苏东海半导体科技有限公司 | 集成肖特基二极管的沟槽mosfet的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112164652A (zh) | 2021-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110350035A (zh) | SiC MOSFET功率器件及其制备方法 | |
| CN112164652B (zh) | 一种对角通流方胞igbt及其制造方式 | |
| CN103107194A (zh) | 沟槽型功率晶体管组件及其制作方法 | |
| CN105932055B (zh) | 一种平面栅igbt及其制作方法 | |
| US9953971B2 (en) | Insulated gate bipolar transistor (IGBT) and related methods | |
| CN105070663B (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
| CN115207128B (zh) | 一种沟槽侧壁栅抗负压碳化硅mosfet及其制备方法 | |
| CN106611784A (zh) | 半导体器件及其制造方法 | |
| CN102254828A (zh) | 具有反向快速恢复特性的超结结构半导体器件制造方法 | |
| CN102916042A (zh) | 逆导igbt器件结构及制造方法 | |
| TW200901466A (en) | Semiconductor device and method for fabricating thereof | |
| WO2021042611A1 (zh) | 一种碳化硅半导体器件终端及其制造方法 | |
| CN102522335A (zh) | 一种功率器件终端环的制造方法及其结构 | |
| CN109119483A (zh) | 一种晶体管及其制作方法 | |
| CN112103181A (zh) | 一种新型高可靠性igbt及其制造方法 | |
| CN206672934U (zh) | 集成肖特基二极管的SiCJFET器件 | |
| CN115083895A (zh) | 一种背面变掺杂结构的场截止igbt芯片制作方法 | |
| CN210628318U (zh) | 一种Split Gate-IGBT结构及器件 | |
| CN112117327B (zh) | 一种igbt器件及其制造工艺 | |
| CN111986994A (zh) | Igbt制作方法及igbt半导体结构 | |
| CN115188803B (zh) | 一种沟槽侧壁栅碳化硅mosfet及其制备方法 | |
| CN116504819B (zh) | 一种沟槽型功率半导体芯片制备方法及芯片 | |
| CN104332403A (zh) | 半导体功率器件及其制造方法 | |
| CN116313807B (zh) | 一种双层侧墙结构的超结功率mosfet器件的制备方法及超结功率mosfet器件 | |
| CN113130628B (zh) | 一种鲁棒性高的半导体装置及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |