CN113130628B - 一种鲁棒性高的半导体装置及其制备方法 - Google Patents
一种鲁棒性高的半导体装置及其制备方法 Download PDFInfo
- Publication number
- CN113130628B CN113130628B CN202110399546.9A CN202110399546A CN113130628B CN 113130628 B CN113130628 B CN 113130628B CN 202110399546 A CN202110399546 A CN 202110399546A CN 113130628 B CN113130628 B CN 113130628B
- Authority
- CN
- China
- Prior art keywords
- layer
- region
- semiconductor substrate
- effective source
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 238000002360 preparation method Methods 0.000 title description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 229920005591 polysilicon Polymers 0.000 claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- -1 aluminum silicon copper Chemical compound 0.000 claims description 5
- 238000009826 distribution Methods 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 230000008859 change Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000012938 design process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种鲁棒性高的半导体装置，包括半导体衬底、设于半导体衬底背面的集电极及集电极金属层、设于半导体衬底表面的栅氧化层及栅氧化层上方的多个栅极多晶硅、位于栅极多晶硅上方的绝缘介质层及金属互联层，其特征在于：半导体衬底的表面还设有多个有效源区及纵向载流子调整区，有效源区或纵向载流子调整区位于相邻栅极多晶硅之间，有效源区及纵向载流子调整区均包括阱区、阱区上方的第一载流子掺杂区、位于第一载流子掺杂区上方的第二载流子掺杂区，有效源区与金属互联层电性连接，纵向载流子调整区与金属互联层电性隔绝。本发明的鲁棒性高的半导体装置尺寸较小且成本较低。此外，本发明还提供了制造该半导体装置的方法。
Description
技术领域
本发明涉及一种半导体装置，尤其涉及一种鲁棒性高的半导体装置，此外本发明还涉及该半导体装置的制备方法。
背景技术
随着对功率器件电特性要求的逐渐提高，其功率越来越大，同时对功率器件的鲁棒性要求也越来约高，其主要体现在器件的短路峰值电流需要尽量保持在安全工作区里。在半导体设计制造过程中，器件的性能要求和性能的鲁棒性在一定程度上是一对矛盾点，往往器件性能越好，其鲁棒性就越差，为了兼顾好的性能和强壮的鲁棒性，一些厂商通过增加一层光刻板等工序来解决器件性能和鲁棒性的问题，但这样又增加了器件生产的成本。此外，为了提高器件的鲁棒性，一些厂商提高了半导体装置的尺寸，而在平面栅双极晶体管中，一方面多晶硅的尺寸受击穿电压的制约不能随便增加，尺寸增加到一定的程度，多晶硅底下的电场强度会急剧增加，造成击穿电压失效，另一方面，多晶硅的尺寸也不能随便减少，如果多晶硅的尺寸减少到一定的程度，器件上表面的载流子浓度会很少，从而使得器件导通时的电阻增加、压降增加、导通时的损耗增大，在多晶硅确保一定的尺寸限制下，多晶硅之间的距离也是无法改变的。
为此，在传统器件设计过程中会增加一张N+版，有选择性的注入砷，作为电子的源端，开通时引入电子，关断时引出空穴，但这种方法也增加了器件生产的成本。
有鉴于上述的缺陷，本设计人，积极加以研究创新，以期创设一种新型结构的鲁棒性高的半导体装置，使其更具有产业上的利用价值。
发明内容
为解决上述技术问题，本发明的目的是提供一种尺寸较小且成本较低的鲁棒性高的半导体装置。此外，本发明还提供了制造该半导体装置的方法。
本发明的鲁棒性高的半导体装置，包括半导体衬底、设于半导体衬底背面的集电极及集电极金属层、设于半导体衬底表面的栅氧化层及栅氧化层上方的多个栅极多晶硅、位于栅极多晶硅上方的绝缘介质层及金属互联层，半导体衬底的表面还设有多个有效源区及纵向载流子调整区，有效源区或纵向载流子调整区位于相邻栅极多晶硅之间，有效源区及纵向载流子调整区均包括阱区、阱区上方的第一载流子掺杂区、位于第一载流子掺杂区上方的第二载流子掺杂区，所述有效源区与所述金属互联层电性连接，所述纵向载流子调整区与金属互联层电性隔绝。
借由上述方案，本发明至少具有以下优点：本发明的鲁棒性高的半导体装置
综上所述，本发明的鲁棒性高的半导体装置在不用增加版图的前提下，在元胞区域中设计了包含纵向载流子调整区的纵向承压元胞，该纵向承压元胞设计，并没有增加版的层次，也没有改变工艺顺序，同时没有增加电流密度，在相同的元胞单元的尺寸前提下，在承受短时间的短路情况下，有效控制了进入退饱和区的饱和电流大小，同时改善了米勒电容，改善了器件关断时电流的变化率，降低了瞬间关断时的尖峰电压，从短路和瞬间关断两方面增加了器件的强壮性。由于没有增加反而降低了半导体器件的电流密度，并且器件阱区和N-区之间承压冶金结的分布更加平缓，提高了耐压能力，改善了器件的鲁棒性。
一种鲁棒性高的半导体装置的制作方法，包括步骤
S1：在半导体衬底表面沉积栅氧化层；
S2：在栅氧化层的表面沉积一层多晶硅层；
S3：刻蚀步骤S2中的多晶硅层，以在衬底表面形成相互分隔的多个栅极多晶硅；
鲁棒性高的半导体装置的制作方法还包括以下步骤：
S4有选择性的形成了有效栅分别包围的有效有效源区和纵向载流子调整区：以打开的栅极多晶硅作为自对准层进行砷注入，再进行硼离子注入，从而形成有效源区或纵向载流子调整区；
S5：在栅极多晶硅上成长二氧化硅，从而形成绝缘介质层；
S6：根据有效源区及纵向调整区的分布，通过涂布光刻胶、选择性曝光、显影步骤刻蚀绝缘介质层，以露出半导体衬底表面的有效源区，盖住纵向载流子调整区；
S7：在半导体衬底表面溅射一层铝硅铜，从而形成与有效源区连接的金属互联层。
通过本发明制作的半导体装置，在未改变原有器件体积、不增加器件生产成本的情况下，保证了器件的鲁棒性。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1是有效源区与纵向调整区间隔比例为1:2的鲁棒性高的半导体装置的剖视图；
图2是有效源区与纵向调整区间隔比例为1:1的鲁棒性高的半导体装置的剖视图。
图中，半导体衬底1，集电极2，集电极金属层3，栅极多晶硅4，绝缘介质层5，金属互联层6，有效源区7，纵向载流子调整区8，阱区9，第一载流子掺杂区10，第二载流子掺杂区11。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
参见图1至图2，本发明一较佳实施例的鲁棒性高的半导体装置，包括半导体衬底1、设于半导体衬底背面的集电极2及集电极金属层3、设于半导体衬底表面的栅氧化层及栅氧化层上方的多个栅极多晶硅4、位于栅极多晶硅上方的绝缘介质层5及金属互联层6，半导体衬底的表面还设有多个有效源区7及纵向载流子调整区8，有效源区或纵向载流子调整区位于相邻栅极多晶硅之间，有效源区及纵向载流子调整区均包括阱区9、阱区上方的第一载流子掺杂区10、位于第一载流子掺杂区上方的第二载流子掺杂区11，有效源区与金属互联层电性连接，纵向载流子调整区与金属互联层电性隔绝。
本发明鲁棒性高的半导体装置，在不用增加版图的前提下，在元胞区域中设计了包含纵向载流子调整区的纵向承压元胞，该纵向承压元胞设计，并没有增加版的层次，也没有改变工艺顺序，同时没有增加电流密度，反而增加了阱区的分布。在相同的元胞单元的尺寸前提下，在承受短时间的短路情况下，增加了器件的强壮性。由于没有增加反而降低了半导体器件的电流密度，降低了退保和区的饱和电容，也强壮了纵向耐压结构，改善了米勒电容，优化了关断电流的变化率，减低了关断时尖峰电压，改善了器件的鲁棒性。
具体实施时，有效源区和纵向载流子调整区按一定的比例，如从10：1到1:1等比例分配，其中，在半导体衬底为N衬底的情况下，上述阱区为P阱，第一载流子掺杂区为P型载流子掺杂区，第二载流子掺杂区为N型载流子掺杂区。
综上，本发明在不增加N+版的前提下，在多晶硅开口的地方，普遍注入砷的前提下，通过有选择性的打开接触孔，按比例选择性封住有砷注入的多晶硅打开的地方，在保证功率器件的击穿电压的前提下，有效的降低了进入退饱和区的饱和电流，减少了短路时的饱和电流，关断的尖峰电压，提高了器件的鲁棒性。
一种鲁棒性高的半导体装置的制作方法，包括步骤
S1：在半导体衬底表面沉积栅氧化层；
具体的，栅氧化层的厚度为800埃-1500埃；
S2：在栅氧化层的表面沉积一层多晶硅层；
具体的，在栅氧化层上面经过炉管工艺淀积一层栅极多晶硅层，栅极多晶硅层的厚度为7000埃-1.5微米；
S3：刻蚀步骤S2中的多晶硅层，以在衬底表面形成相互分隔的多个栅极多晶硅；
具体的，首先确定栅极多晶硅之间打开的间隙，然后通过光刻胶涂布，选择性曝光，显影，并带胶刻蚀出栅极多晶硅；
鲁棒性高的半导体装置的制作方法还包括以下步骤：
S4：以打开的栅极多晶硅作为自对准层进行砷注入，再进行硼离子注入，从而形成有效源区或纵向载流子调整区；
具体的，硼离子注入的浓度为1E12/平方厘米～5E14/平方厘米，注入后经过炉管进行高温激活，激活的温度高于900度，时间长于30分钟。
S5：在栅极多晶硅上成长二氧化硅，从而形成绝缘介质层；
具体的，在栅极多晶硅上通过炉管成长2000埃-3000埃的二氧化硅，再在上面成长9000埃-1.2微米的硼磷硅玻璃作为隔离硅和金属之间的绝缘膜。
S6：根据有效源区及纵向载流子调整区的分布，通过涂布光刻胶、选择性曝光、显影步骤刻蚀绝缘介质层，以露出半导体衬底表面的有效源区；
其中选择性曝光的具体步骤为根据规划的有效源区与纵向载流子调整区的比例，在使用正性光刻胶情况下，盖住半导体衬底表面与纵向载流子调整区对应的部分，并控制载流子输运的比例，从而形成有效源区及纵向载流子调整区，以增加器件的承压能力。
具体的，对涂覆有光刻胶的接触孔版图进行选择性曝光，盖住不需要曝光的接触孔，再对曝光显影后的接触孔进行带胶刻蚀，刻到硅表面后，继续刻蚀硅，以刻出浅槽，浅槽的深度为0.1-0.3微米深。实施时，以正光刻胶为例，将接触孔版图上与纵向调整区对应的接触孔遮住，而只对与有效源区对应的接触孔进行曝光，再通过显影露出有效源区，再通过后期溅射形成与金属互联层连接的有效源区，而与金属互联层隔绝的纵向调整区。
S7：在半导体衬底表面溅射一层铝硅铜，从而形成与有效源区连接的金属互联层。
具体的，经过物理溅射，芯片表面溅射一层铝硅铜，厚度为4-6.5微米，然后进行退火处理，退火温度为200℃～450℃，时间为30～60分钟，该步骤的目的是为了减小合金成分的偏析，使铝铜合金成分均匀化，通态电阻一致。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，本领域技术人员能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的保护范围由所附权利要求而不是上述说明限定。
此外，以上仅是本发明的优选实施方式，并不用于限制本发明，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变型，这些改进和变型也应视为本发明的保护范围。同时，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
Claims (2)
1.一种鲁棒性高的半导体装置，包括半导体衬底(1)、设于半导体衬底背面的集电极(2)及集电极金属层(3)、设于半导体衬底表面的栅氧化层及栅氧化层上方的多个栅极多晶硅(4)、位于栅极多晶硅上方的绝缘介质层(5)及金属互联层(6)，其特征在于：半导体衬底的表面还设有多个有效源区(7)及纵向载流子调整区(8)，有效源区或纵向载流子调整区位于相邻栅极多晶硅之间，有效源区及纵向载流子调整区均包括阱区(9)、阱区上方的第一载流子掺杂区(10)、位于第一载流子掺杂区上方的第二载流子掺杂区(11)，所述有效源区与所述金属互联层电性连接，所述纵向载流子调整区与金属互联层电性隔绝。
2.一种鲁棒性高的半导体装置的制作方法，包括步骤
S1：在半导体衬底表面沉积栅氧化层；
S2：在栅氧化层的表面沉积一层多晶硅层；
S3：刻蚀步骤S2中的多晶硅层，以在衬底表面形成相互分隔的多个栅极多晶硅；
其特征在于，鲁棒性高的半导体装置的制作方法还包括以下步骤：
S4有选择性的形成有效源区和纵向载流子调整区：以打开的栅极多晶硅作为自对准层进行砷注入，再进行硼离子注入，从而形成有效源区或纵向载流子调整区；
S5：在栅极多晶硅上成长二氧化硅，从而形成绝缘介质层；
S6：根据有效源区及纵向载流子调整区的分布，通过涂布光刻胶、选择性曝光、显影步骤刻蚀绝缘介质层，以露出半导体衬底表面的有效源区，盖住纵向载流子调整区，控制载流子输运的比例为1：1到10：1之间；
S7：在半导体衬底表面溅射一层铝硅铜，从而形成与有效源区连接的金属互联层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110399546.9A CN113130628B (zh) | 2021-04-14 | 2021-04-14 | 一种鲁棒性高的半导体装置及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110399546.9A CN113130628B (zh) | 2021-04-14 | 2021-04-14 | 一种鲁棒性高的半导体装置及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113130628A CN113130628A (zh) | 2021-07-16 |
| CN113130628B true CN113130628B (zh) | 2022-06-24 |
Family
ID=76776419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110399546.9A Active CN113130628B (zh) | 2021-04-14 | 2021-04-14 | 一种鲁棒性高的半导体装置及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113130628B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990080091A (ko) * | 1998-04-13 | 1999-11-05 | 윤종용 | 불휘발성 메모리 장치 및 그 제조 방법 |
| CN101170116A (zh) * | 2007-12-04 | 2008-04-30 | 北京芯技佳易微电子科技有限公司 | 一种可编程非易失性存储器单元、阵列及其制造方法 |
| CN104143534A (zh) * | 2013-05-10 | 2014-11-12 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| WO2015010610A1 (zh) * | 2013-07-22 | 2015-01-29 | 无锡华润上华半导体有限公司 | 绝缘栅双极晶体管及其制造方法 |
| CN104733519A (zh) * | 2013-12-19 | 2015-06-24 | 英飞凌科技股份有限公司 | 半导体器件 |
| CN109979936A (zh) * | 2017-12-28 | 2019-07-05 | 无锡华润上华科技有限公司 | 一种集成半导体器件和电子装置 |
| CN110957371A (zh) * | 2019-12-31 | 2020-04-03 | 无锡麟力科技有限公司 | 一种低导通电阻的中低压平面栅vdmos器件及其制造工艺 |
-
2021
- 2021-04-14 CN CN202110399546.9A patent/CN113130628B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990080091A (ko) * | 1998-04-13 | 1999-11-05 | 윤종용 | 불휘발성 메모리 장치 및 그 제조 방법 |
| CN101170116A (zh) * | 2007-12-04 | 2008-04-30 | 北京芯技佳易微电子科技有限公司 | 一种可编程非易失性存储器单元、阵列及其制造方法 |
| CN104143534A (zh) * | 2013-05-10 | 2014-11-12 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| WO2015010610A1 (zh) * | 2013-07-22 | 2015-01-29 | 无锡华润上华半导体有限公司 | 绝缘栅双极晶体管及其制造方法 |
| CN104733519A (zh) * | 2013-12-19 | 2015-06-24 | 英飞凌科技股份有限公司 | 半导体器件 |
| CN109979936A (zh) * | 2017-12-28 | 2019-07-05 | 无锡华润上华科技有限公司 | 一种集成半导体器件和电子装置 |
| CN110957371A (zh) * | 2019-12-31 | 2020-04-03 | 无锡麟力科技有限公司 | 一种低导通电阻的中低压平面栅vdmos器件及其制造工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113130628A (zh) | 2021-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6489204B1 (en) | Save MOS device | |
| US5751024A (en) | Insulated gate semiconductor device | |
| JPS62222677A (ja) | 小サイズのｄｍｏｓセルの自動位置合わせによる製造方法及び該方法により得られるｍｏｓデバイス | |
| US20190386129A1 (en) | Power device having super junction and schottky diode | |
| WO2021227518A1 (zh) | 沟槽栅半导体器件及其制备方法 | |
| CN110459541B (zh) | 一种平面互补型隧穿场效应晶体管反相器 | |
| CN113130628B (zh) | 一种鲁棒性高的半导体装置及其制备方法 | |
| US20230047794A1 (en) | Multi-trench Super-Junction IGBT Device | |
| CN110676305A (zh) | 具有低栅电荷特性的垂直沟道器件及制造方法 | |
| CN112133750A (zh) | 深沟槽功率器件及其制备方法 | |
| CN103022155A (zh) | 一种沟槽mos结构肖特基二极管及其制备方法 | |
| CN115332330A (zh) | 一种具有反向导通特性的igbt器件及其制备方法 | |
| CN115020240A (zh) | 一种低压超结沟槽mos器件的制备方法及结构 | |
| CN114334815A (zh) | 整合frd的igbt器件及其制造方法 | |
| CN110098257B (zh) | 一种屏蔽栅功率mosfet器件及其制备方法 | |
| CN210628318U (zh) | 一种Split Gate-IGBT结构及器件 | |
| CN108831832B (zh) | 沟槽台阶栅igbt芯片的制作方法 | |
| WO2021082273A1 (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
| CN104078497B (zh) | 一种功率场效应晶体管器件的结构 | |
| WO2024012455A1 (zh) | 一种绝缘栅双极型晶体管及其制备方法 | |
| CN110085666B (zh) | 一种具有屏蔽层的屏蔽栅mosfet器件及其制备方法 | |
| CN115101476B (zh) | 一种提高电流能力的对称碳化硅mosfet的制造方法 | |
| CN116504819B (zh) | 一种沟槽型功率半导体芯片制备方法及芯片 | |
| CN216871974U (zh) | 一种多通道超结igbt器件 | |
| CN210607263U (zh) | 一种具有闩锁免疫功能的绝缘栅双极型晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |