CN101170116A - 一种可编程非易失性存储器单元、阵列及其制造方法 - Google Patents
一种可编程非易失性存储器单元、阵列及其制造方法 Download PDFInfo
- Publication number
- CN101170116A CN101170116A CNA2007101787298A CN200710178729A CN101170116A CN 101170116 A CN101170116 A CN 101170116A CN A2007101787298 A CNA2007101787298 A CN A2007101787298A CN 200710178729 A CN200710178729 A CN 200710178729A CN 101170116 A CN101170116 A CN 101170116A
- Authority
- CN
- China
- Prior art keywords
- capacitor
- barrier layer
- layer
- transistor
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 72
- 238000000034 method Methods 0.000 title claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 89
- 239000003990 capacitor Substances 0.000 claims abstract description 64
- 230000004888 barrier function Effects 0.000 claims abstract description 46
- 229920005591 polysilicon Polymers 0.000 claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 claims abstract description 22
- 229910021332 silicide Inorganic materials 0.000 claims description 44
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 44
- 230000000903 blocking effect Effects 0.000 claims description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 28
- 238000013500 data storage Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 6
- 238000002360 preparation method Methods 0.000 claims 2
- 238000003860 storage Methods 0.000 abstract description 7
- 230000015556 catabolic process Effects 0.000 description 22
- 230000008569 process Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 238000000151 deposition Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种可编程非易失性存储器单元、阵列及其制造方法，包括：提供金属层、接触孔、阻挡层、多根多晶硅和包括有源区的衬底，多根多晶硅与包括有源区的衬底形成多个包括栅极、漏极和源极的晶体管；多个晶体管的源极形成多条源线；多根多晶硅形成多条字线；金属层中的多根金属线形成多条位线；依次连接金属层、接触孔、阻挡层、有源区形成电容器，其中，阻挡层作为该电容器的介质层；将多个所述晶体管与所述电容器对应连接形成存储单元排布在与其对应的字线、位线和源线之间。通过本发明大大提高了存储器的存储稳定性、进一步缩小了存储器的面积，从而更有利于大规模集成电路的应用。
Description
技术领域
本发明主要涉及半导体存储器件，尤其涉及一种可编程非易失性存储器单元、阵列及其制造方法。
背景技术
随着集成电路技术的不断发展，对集成电路芯片制造技术的要求也越来越高，尤其是对半导体存储器件的制造技术，开发商和制造厂商都不断投入大量经费和研发人员用以提高甚至改变现有的半导体存储器制造技术。半导体存储器包括多种类型，其中，使用较为广泛的当属非易失性半导体存储器。目前，非易失性存储器包括只读非易失性存储器、可编程只读非易失性存储器、可编程可擦除只读非易失性存储器等。
现有可编程非易失性存储器常常采用熔丝或反熔丝制造技术，这种熔丝或反熔丝制造技术除了需要采用传统的逻辑工艺外，还需要采用特殊工艺和特殊材料。因此，采用基于熔丝或反熔丝制造技术的可编程非易失性存储器，不但增加了芯片制造的成本，而且由于制造过程中采用了特殊工艺和特殊材料，因此，还大大降低逻辑器件的可靠性。
另外，现有的基于逻辑工艺制造的可编程非易失性存储单元需要两个以上的金属氧化物半导体(MOS，Metal Oxide Semiconductor)晶体管组成，所占用的面积比较大。
发明内容
有鉴于此，本发明的目的在于提供一种可编程非易失性存储器单元、阵列及其制造方法。通过该可编程非易失性存储器单元、阵列及其制造方法，达到大大提高存储稳定性、进一步缩小存储单元面积和提高芯片集成度、更有利于大规模集成电路应用的目的。
本发明提供了一种可编程非易失性存储器单元，包括晶体管，还包括与晶体管连接的电容器；
所述电容器由金属层、接触孔、阻挡层和有源区依次连接形成；其中，所述阻挡层为该电容器的介质层。
该可编程非易失性存储器单元所述阻挡层在预定电压作用下被击穿，通过所述阻挡层在击穿和未击穿两种状态下产生的不同电阻值进行数据存储。
该可编程非易失性存储器单元所述阻挡层为金属硅化物阻挡层。
该可编程非易失性存储器单元所述晶体管包括栅极、源极和漏极，所述电容器与所述晶体管的漏极串联连接。
本发明还提供了一种可编程非易失性存储器单元的制造方法，包括：
提供金属层、接触孔、阻挡层、有源区和晶体管；
金属层、接触孔、阻挡层、有源区依次连接形成电容器，将阻挡层作为该电容器的介质层；
将所述晶体管与所述电容器连接。
该方法所述晶体管包括栅极、源极和漏极，将所述电容器与所述晶体管的漏极串联连接。
本发明还提供了一种可编程非易失性存储器阵列，包括字线、位线、源线以及位于字线、位线和源线之间的多个存储器单元；其中，
所述存储单元中的晶体管的栅极与字线连接；
所述存储单元中的晶体管的漏极与电容器串联连接至位线上；
所述存储单元中的晶体管的源极与源线连接；
所述电容器由金属层、接触孔、阻挡层和有源区依次连接形成。
该可编程非易失性存储器阵列所述阻挡层在预定电压作用下被击穿，通过所述阻挡层在未击穿和击穿两种状态下产生的不同电阻值进行数据存储。
本发明还提供了一种可编程非易失性存储器阵列的制造方法，包括：
提供金属层、接触孔、阻挡层、多根多晶硅和包括有源区的衬底，多根多晶硅与包括有源区的衬底形成多个包括栅极、漏极和源极的晶体管；
多个晶体管的源极形成多条源线；
多根多晶硅形成多条字线；
金属层中的多根金属线形成多条位线；
金属层、接触孔、阻挡层、有源区依次连接形成电容器，其中，阻挡层作为该电容器的介质层；
将多个所述晶体管与所述电容器对应连接形成存储单元排布在与存储单元对应的字线、位线和源线之间。
该方法所述阻挡层在预定电压作用下被击穿，通过所述阻挡层在未击穿和击穿两种状态下产生的不同电阻值进行数据存储。
本发明所述的可编程非易失性存储器单元、阵列及其制造方法，通过金属层、接触孔、金属硅化物阻挡层和有源区形成金属层-金属硅化物阻挡层-有源区结构的电容器，并将该电容器与晶体管串联连接形成可编程非易失性存储单元及存储器阵列，从而实现了一种存储单元单元面积小，集成密度高，有利于大规模集成电路应用的可编程非易失性存储器。另外，由于本发明所述的可编程非易失性存储单元结构的电容为金属层、金属硅化物阻挡层和有源区构成，因此在现有逻辑制造工艺基础上，实现了利用无源元件制造可编程非易失性存储单元，从而大大避免了有源器件的寄生效应和小尺寸效应的影响。另外，本发明所述的可编程非易失性存储器与现有技术中的可编程存储器相比，采用电容器在击穿与未击穿状态下产生的不同电阻来进行数据存储，这种存储方式下的数据在读取过程中将不会受电荷泄露的影响，从而打破了传统的通过存储电荷来实现数据存储的方法，大大提高了数据存储稳定性。
附图说明
图1为本发明实施例中可编程非易失性存储器阵列的第一局部电路原理图；
图2为本发明实施例中可编程非易失性存储器阵列的第一局部典型示意图；
图3为本发明实施例中可编程非易失性存储器阵列的第一局部的俯视图；
图4为本发明实施例中可编程非易失性存储器阵列的第二局部电路原理图；
图5为本发明实施例中可编程非易失性存储器阵列的第二局部典型示意图；
图6为本发明实施例中可编程非易失性存储器阵列的第二局部的俯视图。
具体实施方式
下面结合附图来详细说明本发明的具体实施例。
在半导体逻辑制造工艺中，为了提高集成电路的性能，需要利用难熔金属硅化物(Salicide)来降低有源区、多晶硅的寄生电阻，其制作方法为：在完成栅刻蚀及源漏区注入后，在硅表面淀积一层金属，并使之与硅反应，形成金属硅化物；反应完成后去除剩余的金属。由于金属不与绝缘层反应，因此不会影响绝缘层的性能。
在自对准难熔金属硅化物制造工艺中，大规模集成电路的绝大部分有源区和多晶硅都被低电阻的金属硅化物覆盖。但是有些区域，如高阻多晶硅和易击穿的有源区，需要较大的寄生电阻，它们在金属硅化物工艺中需要一层阻挡层来保护，该阻挡层被业界称为金属硅化物阻挡层(SAB，Salicide Block)。
在逻辑工艺标准中，不会对覆盖金属硅化物阻挡层的区域进行接触孔刻蚀，因为金属硅化物阻挡层会阻挡接触孔的刻蚀，使金属层与有源区、多晶硅不能接触。然而，本发明却打破这种传统观念，通过在覆盖金属硅化物阻挡层的有源区上制作接触孔，使接触孔与有源区之间被金属硅化物阻挡层阻挡，从而形成具有金属-金属硅化物阻挡层-有源区结构的电容器。由于金属硅化物阻挡层在经过接触孔刻蚀工艺后，金属硅化物阻挡层的层厚将比其它介质层的层厚要薄，因此，由该金属硅化物阻挡层作为绝缘介质的电容器将更容易被击穿。该电容器在击穿和未击穿的状态下，将产生不同的电阻值，用以实现数据的存储。
本发明采用金属硅化物阻挡层来代替现有的采用金属氧化物半导体(MOS，Metal-Oxide Semiconductor)的栅极电容介质层，实现可编程非易失性存储单元的可编程存储功能，具体实施步骤如下：
步骤1，形成有源区。
该步骤中，有源区作为可编程非易失性存储单元的电容器的下电极材料。
步骤2，在完成栅刻蚀及有源区的注入后，进行金属硅化物的淀积及刻蚀。
该步骤中，可编程非易失性存储单元电容器下电极所在的有源区区域被金属硅化物阻挡层覆盖。
步骤3，淀积金属，形成自对准难熔金属硅化物，去除剩余金属。
步骤4，淀积第一介质层。
步骤5，进行平坦化工艺。
步骤6，刻蚀及制作接触孔。
步骤7，淀积并刻蚀第一金属层。
该步骤中，由于金属硅化物阻挡层的材料及性质与第一介质层的材料及性质有很大差异，因此，在刻蚀接触孔时，金属硅化物阻挡层并不能被完全刻蚀掉，于是第一金属层、接触孔、金属硅化物阻挡层和有源区形成了金属-绝缘介质-有源区结构的电容器。
步骤8，利用金属-绝缘介质-有源区的电容器结构在击穿与未击穿状态下产生的不同电阻值进行数据存储。
上述步骤中，将有源区作为该电容器的下电极，将覆盖在有源区上的金属硅化物阻挡层作为该电容器的绝缘介质，将金属层和接触孔作为该电容器的上电极，通过这种金属层、接触孔、金属硅化物阻挡层和有源区所形成的特殊结构，形成了金属层-金属硅化物阻挡层-有源区结构的电容器，该电容器在击穿和未击穿的状态下，将产生不同的电阻值，用以实现可编程非易失性存储器的数据存储。
图1为本发明实施例中可编程非易失性存储器阵列的第一局部电路原理图，图中包括晶体管1011、1012，电容器1021、1022，以及位线(Bit Line)BL1、源线(Source Line)SL1、字线(Word Line)WL1、WL2。其中，
晶体管1011的栅极与WL1连接，晶体管1011的漏极经电容器1021与BL1连接，晶体管1011的源极与SL1连接。晶体管1012的栅极与WL2连接，晶体管1014的漏极经电容器1022与BL1连接，晶体管1012的源极与SL1连接。
图2为本发明实施例中可编程非易失性存储器阵列的第一局部典型示意图，图中包括第一金属层201，接触孔(contact)2021、2022，多晶硅2031、2032，金属硅化物阻挡层2041、2042，漏极2051、2052，源极206和衬底207。其中，
第一金属层201经接触孔2021连接至金属硅化物阻挡层2041，金属硅化物阻挡层2041与漏极2051连接；
在金属硅化物阻挡层2041的阻挡下，使第一金属层201、接触孔2021、金属硅化物阻挡层2041和漏极2051共同形成金属-绝缘介质-有源区结构的电容器。通过该金属-绝缘介质-有源区结构的电容器在击穿与未击穿两种状态下产生的不同电阻值进行数据存储。
多晶硅2031与漏极2051、源极206相连，形成晶体管。多晶硅2032与漏极2052、源极206相连，形成晶体管。
第一金属层201还经接触孔2022连接至金属硅化物阻挡层2042，金属硅化物阻挡层2042与漏极2052连接；
在金属硅化物阻挡层2042的阻挡下，使第一金属层201、接触孔2022、金属硅化物阻挡层2042和漏极2052共同形成金属-绝缘介质-有源区结构的电容器。通过该金属-绝缘介质-有源区结构的电容器在击穿与未击穿两种状态下产生的不同电阻值进行数据存储。
图3为本发明实施例中可编程非易失性存储器阵列的第一局部的俯视图，图中属于第一金属层301的四根金属线平行排布形成BL1、BL2、BL3和BL4。多晶硅2031形成字线WL1，多晶硅2032形成字线WL2，位于多晶硅2031、多晶硅2032之间的有源区形成源线SL1。
图4为本发明实施例中可编程非易失性存储器阵列的第二局部电路原理图，图中包括晶体管4011、4012、4013、4014，电容器4021、4022、4023、4024，位线BL1、BL2，源线SL1、字线WL1和WL2。其中，
晶体管4011的栅极与WL1连接，晶体管4011的漏极经电容器4021与BL1连接，晶体管4011的源极与SL1连接。晶体管4012的栅极与WL1连接，晶体管4012的漏极经电容器4022与BL2连接，晶体管4012的源极与SL1连接。晶体管4013的栅极与WL2连接，晶体管4013的漏极经电容器4023与BL2连接，晶体管4013的源极与SL1连接。晶体管4014的栅极与WL2连接，晶体管4014的漏极经电容器4024与BL1连接，晶体管4014的源极与SL1连接。
图5为本发明实施例中可编程非易失性存储器阵列的第二局部典型示意图，图中包括第一金属层501，接触孔5021、5022，多晶硅5031、5032、5033、5034，金属硅化物阻挡层504，漏极5051、5052，源极5061、5062，衬底507。
其中，
第一金属层501分别经接触孔5021、5022连接至金属硅化物阻挡层504；
在金属硅化物阻挡层504的阻挡下，第一金属层501、接触孔5021、金属硅化物阻挡层504和漏极5051共同形成金属-绝缘介质-有源区结构的电容器；第一金属层501、接触孔5022、金属硅化物阻挡层504和漏极5052共同形成金属-绝缘介质-有源区结构的电容器。
通过上述金属-绝缘介质-有源区结构的电容器在击穿与未击穿两种状态下的不同电阻值进行数据存储。
多晶硅5031与源极5061相连。多晶硅5032与源极5061、漏极5051相连，形成晶体管。多晶硅5033与源极5062、漏极5052相连，形成晶体管。多晶硅5034与源极5062相连。
图6为本发明实施例中可编程非易失性存储器阵列的第二局部的俯视图，图中属于第一金属层501的四根金属线平行排布形成BL1、BL2、BL3和BL4。
位于多晶硅5031、5032之间的有源区形成源线SL1，位于多晶硅5033、5034之间的有源区形成源线SL2。
多晶硅5031形成字线WL1，多晶硅5032形成字线WL2，多晶硅5033形成字线WL3，多晶硅5034形成字线WL4。
本发明通过金属层、接触孔、金属硅化物阻挡层和有源区形成金属-绝缘介质-有源区结构的电容器，利用该电容器的未击穿与击穿状态所产生的不同电阻值进行数据存储。同时，由于MOS晶体管自身作为开关对存储单元的导通进行控制，因此，电容器被击穿后，只有当对应的MOS晶体管被施加预定电压导通后，该存储单元才真正导通，完成数据读取。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种可编程非易失性存储器单元，包括晶体管，其特征在于，还包括与晶体管连接的电容器；
所述电容器由金属层、接触孔、阻挡层和有源区依次连接形成；其中，所述阻挡层为该电容器的介质层。
2.根据权利要求1所述的可编程非易失性存储器单元，其特征在于，所述阻挡层在预定电压作用下被击穿，通过所述阻挡层在击穿和未击穿两种状态下产生的不同电阻值进行数据存储。
3.根据权利要求1或2所述的可编程非易失性存储器单元，其特征在于，所述阻挡层为金属硅化物阻挡层。
4.根据权利要求1所述的可编程非易失性存储器单元，其特征在于，所述晶体管包括栅极、源极和漏极，所述电容器与所述晶体管的漏极串联连接。
5.一种可编程非易失性存储器单元的制造方法，其特征在于，
提供金属层、接触孔、阻挡层、有源区和晶体管；
其特征在于，
依次连接金属层、接触孔、阻挡层、有源区形成电容器，将阻挡层作为该电容器的介质层；
将所述晶体管与所述电容器连接。
6.根据权利要求5所述的制造方法，其特征在于，所述晶体管包括栅极、源极和漏极，将所述电容器与所述晶体管的漏极串联连接。
7.一种可编程非易失性存储器阵列，其特征在于，包括字线、位线、源线以及位于字线、位线和源线之间的多个存储器单元；其中，
所述存储单元中的晶体管的栅极与字线连接；
所述存储单元中的晶体管的漏极与电容器串联连接至位线上；
所述存储单元中的晶体管的源极与源线连接；
所述电容器由金属层、接触孔、阻挡层和有源区依次连接形成。
8.根据权利要求7所述的可编程非易失性存储器阵列，其特征在于，所述阻挡层在预定电压作用下被击穿，通过所述阻挡层在未击穿和击穿两种状态下产生的不同电阻值进行数据存储。
9.一种可编程非易失性存储器阵列的制造方法，包括：
提供金属层、接触孔、阻挡层、多根多晶硅和包括有源区的衬底，多根多晶硅与包括有源区的衬底形成多个包括栅极、漏极和源极的晶体管；
其特征在于，
多个晶体管的源极形成多条源线；
多根多晶硅形成多条字线；
金属层中的多根金属线形成多条位线；
依次连接金属层、接触孔、阻挡层、有源区形成电容器，其中，阻挡层作为该电容器的介质层；
将多个所述晶体管与所述电容器对应连接形成存储单元排布在与存储单元对应的字线、位线和源线之间。
10.根据权利要求9所述的制造方法，其特征在于，所述阻挡层在预定电压作用下被击穿，通过所述阻挡层在未击穿和击穿两种状态下产生的不同电阻值进行数据存储。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007101787298A CN101170116A (zh) | 2007-12-04 | 2007-12-04 | 一种可编程非易失性存储器单元、阵列及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2007101787298A CN101170116A (zh) | 2007-12-04 | 2007-12-04 | 一种可编程非易失性存储器单元、阵列及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101170116A true CN101170116A (zh) | 2008-04-30 |
Family
ID=39390656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007101787298A Pending CN101170116A (zh) | 2007-12-04 | 2007-12-04 | 一种可编程非易失性存储器单元、阵列及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101170116A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109859784A (zh) * | 2017-11-30 | 2019-06-07 | 上海磁宇信息科技有限公司 | 一种mram芯片的阵列结构 |
| CN110416213A (zh) * | 2018-04-28 | 2019-11-05 | 无锡华润上华科技有限公司 | Otp存储器件及其制作方法、电子装置 |
| CN112447219A (zh) * | 2019-09-02 | 2021-03-05 | 联华电子股份有限公司 | 存储器布局结构 |
| CN113130628A (zh) * | 2021-04-14 | 2021-07-16 | 上海擎茂微电子科技有限公司 | 一种鲁棒性高的半导体装置及其制备方法 |
| CN114121953A (zh) * | 2020-08-31 | 2022-03-01 | 无锡华润微电子有限公司 | 存储单元结构、存储阵列结构及其制备方法 |
| WO2023221582A1 (zh) * | 2022-05-17 | 2023-11-23 | 华为技术有限公司 | 存储阵列及存储阵列的制备方法 |
-
2007
- 2007-12-04 CN CNA2007101787298A patent/CN101170116A/zh active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109859784A (zh) * | 2017-11-30 | 2019-06-07 | 上海磁宇信息科技有限公司 | 一种mram芯片的阵列结构 |
| CN110416213A (zh) * | 2018-04-28 | 2019-11-05 | 无锡华润上华科技有限公司 | Otp存储器件及其制作方法、电子装置 |
| CN110416213B (zh) * | 2018-04-28 | 2021-07-20 | 无锡华润上华科技有限公司 | Otp存储器件及其制作方法、电子装置 |
| CN112447219A (zh) * | 2019-09-02 | 2021-03-05 | 联华电子股份有限公司 | 存储器布局结构 |
| CN112447219B (zh) * | 2019-09-02 | 2024-07-23 | 联华电子股份有限公司 | 存储器布局结构 |
| CN114121953A (zh) * | 2020-08-31 | 2022-03-01 | 无锡华润微电子有限公司 | 存储单元结构、存储阵列结构及其制备方法 |
| CN113130628A (zh) * | 2021-04-14 | 2021-07-16 | 上海擎茂微电子科技有限公司 | 一种鲁棒性高的半导体装置及其制备方法 |
| CN113130628B (zh) * | 2021-04-14 | 2022-06-24 | 上海擎茂微电子科技有限公司 | 一种鲁棒性高的半导体装置及其制备方法 |
| WO2023221582A1 (zh) * | 2022-05-17 | 2023-11-23 | 华为技术有限公司 | 存储阵列及存储阵列的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5517073B2 (ja) | 単一の導電柱への一対のメモリセルストリングを備えたメモリアレイ | |
| CA2315434C (en) | Semiconductor device | |
| US20060033215A1 (en) | Diffusion barrier process for routing polysilicon contacts to a metallization layer | |
| US8107274B2 (en) | Variable and reversible resistive element, non-volatile memory device and methods for operating and manufacturing the non-volatile memory device | |
| US10056262B2 (en) | Non-volatile memory having individually optimized silicide contacts and process therefor | |
| KR101144380B1 (ko) | 반도체장치 및 그 제조방법 | |
| US8750069B2 (en) | Semiconductor device and method for forming the same | |
| CN209785927U (zh) | 芯片 | |
| US9343404B2 (en) | Anti-fuse of semiconductor device, semiconductor module and system each including the semiconductor device, and method for forming the anti-fuse | |
| EP3912191A1 (en) | Driver placement in memories having stacked memory arrays | |
| CN101170116A (zh) | 一种可编程非易失性存储器单元、阵列及其制造方法 | |
| JP2009260052A (ja) | 不揮発性半導体記憶装置とその製造方法および半導体装置 | |
| JP2006210718A (ja) | 半導体装置の製造方法および半導体装置 | |
| CN100589248C (zh) | 一种可编程非易失性存储器单元、阵列及其制造方法 | |
| KR100967680B1 (ko) | 상변화 기억 소자 및 그의 제조방법 | |
| US9059279B2 (en) | Semiconductor device and method for forming the same | |
| US6627931B1 (en) | Ferroelectric memory cell and corresponding manufacturing method | |
| CN101207134B (zh) | 一次性可编程非易失性存储器单元、阵列及其制造方法 | |
| CN101217149B (zh) | 多比特可编程非易失性存储器单元、阵列及其制造方法 | |
| CN100568511C (zh) | 多比特可编程非易失性存储器单元、阵列及其制造方法 | |
| JP2012064668A (ja) | 半導体装置 | |
| TWI725891B (zh) | 半導體裝置及其製造方法 | |
| KR101037501B1 (ko) | 고집적 반도체 기억 장치 | |
| CN100550393C (zh) | 多比特可编程非易失性存储器单元、阵列及其制造方法 | |
| JP2001196477A5 (zh) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |