CN101207134B - 一次性可编程非易失性存储器单元、阵列及其制造方法 - Google Patents

Abstract

本发明公开了一次性可编程非易失性存储器单元、阵列及其制造方法，包括：提供金属层、接触孔、阻挡层、多根处于有源区的多晶硅和多个源、漏极；其中，多根处于有源区的多晶硅与多个源、漏极形成多个包括栅极、漏极和源极的晶体管；金属层中的多根金属线形成多条字线；多个晶体管的源极形成多条源线；多个晶体管的漏极形成多条位线；依次连接金属层、接触孔、阻挡层、处于有源区的多晶硅形成电容器，其中，阻挡层作为该电容器的介质层；将多个所述晶体管与所述电容器对应连接形成存储单元排布在与存储单元对应的字线、位线和源线之间。通过本发明大大提高了存储器的存储稳定性、进一步缩小了存储器的面积，从而更有利于大规模集成电路的应用。

Description

一次性可编程非易失性存储器单元、阵列及其制造方法

技术领域

本发明主要涉及半导体存储器件，尤其涉及一种一次性可编程(OTP，One Time Programmable)非易失性存储器单元、阵列及其制造方法。

背景技术

随着集成电路技术的不断发展，对集成电路芯片制造技术的要求也越来越高，尤其是对半导体存储器件的制造技术，开发商和制造厂商都不断投入大量经费和研发人员用以提高甚至改变现有的半导体存储器制造技术。半导体存储器包括多种类型，其中，使用较为广泛的当属非易失性半导体存储器。目前，非易失性存储器包括只读非易失性存储器、可编程只读非易失性存储器、可编程可擦除只读非易失性存储器等。

现有可编程非易失性存储器常常采用熔丝或反熔丝制造技术，这种熔丝或反熔丝制造技术除了需要采用传统的逻辑工艺外，还需要采用特殊工艺和特殊材料。因此，采用基于熔丝或反熔丝制造技术的可编程非易失性存储器，不但增加了芯片制造的成本，而且由于制造过程中采用了特殊工艺和特殊材料，因此，还大大降低逻辑器件的可靠性。

另外，现有的基于逻辑工艺制造的可编程非易失性存储单元需要两个以上的金属氧化物半导体(MOS，Metal Oxide Semiconductor)晶体管组成，所占用的面积比较大。

发明内容

有鉴于此，本发明的目的在于提供一种一次性可编程非易失性存储器单元、阵列及其制造方法。通过该可编程非易失性存储器单元、阵列及其制造方法，达到大大提高存储稳定性、进一步缩小存储单元面积和提高芯片集成度、更有利于大规模集成电路应用的目的。

本发明提供了一种一次性可编程非易失性存储器单元，包括晶体管，所述晶体管包括栅极、源极和漏极，

所述存储器单元还包括与所述晶体管的栅极串联连接的第一电容器；

所述第一电容器由金属层、接触孔、金属硅化物阻挡层和形成栅极的处于有源区的多晶硅依次连接形成；其中，所述金属硅化物阻挡层为所述第一电容器的介质层；

所述存储器单元还包括第二电容器；

所述第二电容器由形成栅极的处于有源区的多晶硅、栅氧层、有源区依次连接形成；

其中，所述第一电容器的面积小于所述第二电容器的面积。

本发明还提供了一种一次性可编程非易失性存储器单元的制造方法，包括：

提供金属层、接触孔、金属硅化物阻挡层、形成栅极的处于有源区的多晶硅；

形成栅极的处于有源区的多晶硅和源极、漏极形成晶体管；

依次连接金属层、接触孔、金属硅化物阻挡层、形成栅极的处于有源区的多晶硅形成第一电容器，将金属硅化物阻挡层作为所述第一电容器的介质层；

依次连接形成栅极的处于有源区的多晶硅、栅氧层、有源区形成第二电容器；

其中，所述第一电容器的面积小于所述第二电容器的面积。

本发明还提供了一种一次性可编程非易失性存储器阵列，包括字线、位线、源线以及位于字线、位线和源线之间的多个存储器单元；存储器单元包括第一电容器和第二电容器；其中，

所述存储器单元中的晶体管的栅极与第一电容器串联连接至字线上；

所述存储器单元中的晶体管的漏极与位线连接；

所述存储器单元中的晶体管的源极与源线连接；

所述第一电容器由金属层、接触孔、金属硅化物阻挡层、形成栅极的处于有源区的多晶硅依次连接形成，其中，所述金属硅化物阻挡层为所述第一电容器的介质层；

所述第二电容器由形成栅极的处于有源区的多晶硅、栅氧层、有源区依次连接形成；

其中，所述第一电容器的面积小于所述第二电容器的面积。

本发明还提供了一种一次性可编程非易失性存储器阵列的制造方法，包括：

提供金属层、接触孔、金属硅化物阻挡层、多根形成栅极的处于有源区的多晶硅和多个源极、漏极；

其中，多根形成栅极的处于有源区的多晶硅与多个源极、漏极形成多个包括栅极、漏极和源极的晶体管；

金属层中的多根金属线形成多条字线；

多个晶体管的源极形成多条源线；

多个晶体管的漏极形成多条位线；

依次连接金属层、接触孔、金属硅化物阻挡层、形成栅极的处于有源区的多晶硅形成第一电容器，其中，所述金属硅化物阻挡层作为所述第一电容器的介质层；

依次连接形成栅极的处于有源区的多晶硅、栅氧层、有源区形成第二电容器；

其中，所述第一电容器的面积小于所述第二电容器的面积；

将所述晶体管的栅极与所述第一电容器串联连接；

将多个所述晶体管与所述第一电容器对应连接形成存储单元排布在与存储单元对应的字线、位线和源线之间。

本发明所述的一次性可编程非易失性存储器单元、阵列及其制造方法，通过金属层、接触孔、金属硅化物阻挡层和处于有源区的多晶硅形成金属层-金属硅化物阻挡层-多晶硅结构的电容器，并将该电容器与晶体管串联连接形成可编程非易失性存储单元及存储器阵列，该存储单元只占单个晶体管的面积，从而实现了一种存储单元单元面积小，集成密度高，有利于大规模集成电路应用的可编程非易失性存储器。另外，本发明所述的可编程非易失性存储器与现有技术中的可编程存储器相比，采用电容器在击穿与未击穿状态下产生的不同电阻来进行数据存储，这种存储方式下的数据在读取过程中将不会受电荷泄露的影响，从而打破了传统的通过存储电荷来实现数据存储的方法，大大提高了数据存储稳定性。

附图说明

图1为本发明实施例中一次性可编程非易失性存储单元结构的典型示意图；

图2为本发明实施例中一次性可编程非易失性存储单元结构的俯视图；

图3为本发明实施例中一次性可编程非易失性存储器阵列的第一局部电路原理图；

图4为本发明实施例中一次性可编程非易失性存储器阵列的第一局部典型示意图；

图5为本发明实施例中一次性可编程非易失性存储器阵列的第一局部的俯视图；

图6为本发明实施例中一次性可编程非易失性存储器阵列的第二局部电路原理图；

图7为本发明实施例中一次性可编程非易失性存储器阵列的第二局部典型示意图；

图8为本发明实施例中一次性可编程非易失性存储器阵列的第二局部的俯视图。

具体实施方式

下面结合附图来详细说明本发明的具体实施例。

在半导体逻辑制造工艺中，为了提高集成电路的性能，需要利用难熔金属硅化物(Salicide)来降低有源区、多晶硅的寄生电阻，其制作方法为：在完成栅刻蚀及源漏区注入后，在硅表面淀积一层金属，并使之与硅反应，形成金属硅化物；反应完成后去除剩余的金属。由于金属不与绝缘层反应，因此不会影响绝缘层的性能。

在自对准难熔金属硅化物制造工艺中，大规模集成电路的绝大部分有源区和多晶硅都被低电阻的金属硅化物覆盖。但是有些区域，如高阻多晶硅和易击穿的有源区，需要较大的寄生电阻，它们在金属硅化物工艺中需要一层阻挡层来保护，该阻挡层被业界称为金属硅化物阻挡层(SAB，Salicide Block)。

在逻辑工艺标准中，不会对覆盖金属硅化物阻挡层的区域进行接触孔刻蚀，因为金属硅化物阻挡层会阻挡接触孔的刻蚀，使金属层与多晶硅不能接触。然而，本发明却打破这种传统观念，通过在覆盖金属硅化物阻挡层的多晶硅上制作接触孔，使接触孔与多晶硅之间被金属硅化物阻挡层阻挡，从而形成具有金属-金属硅化物阻挡层-多晶硅结构的电容器。该电容器在击穿和未击穿的状态下，将产生不同的电阻值，用以实现数据的存储。

本发明采用金属硅化物阻挡层来代替现有的采用金属氧化物半导体(MOS，Metal-Oxide Semiconductor)的栅极电容介质层，实现可编程非易失性存储单元的可编程存储功能，具体实施步骤如下：

步骤1，淀积多晶硅。

该步骤中，多晶硅作为可编程非易失性存储单元的电容器的下电极材料。

步骤2，在完成栅刻蚀及有源区的注入后，进行金属硅化物阻挡层的淀积及刻蚀。

步骤3，淀积金属，形成自对准难熔金属硅化物后，去除剩余金属。

步骤4，淀积第一层介质层。

步骤5，进行平坦化工艺。

步骤6，进行刻蚀并制作接触孔。

步骤7，淀积并刻蚀第一金属层。

该步骤中，由于金属硅化物阻挡层的材料及性质与第一层介质层的材料及性质有较大差异，因此在接触孔刻蚀时，金属硅化物阻挡层不能被完全刻蚀掉，于是金属层、接触孔、金属硅化物阻挡层和多晶硅就形成了金属-氧化物-多晶硅结构的电容器。

步骤8，利用该电容器的未击穿与击穿状态所产生的不同电阻值进行数据存储。

图1为本发明实施例中一次性可编程非易失性存储单元结构的典型示意图，图中包括第一金属层101，接触孔(contact)102，金属硅化物阻挡层103，多晶硅(Poly)104，栅氧层105和有源区106。第一金属层101与接触孔102连接，接触孔102与金属硅化物阻挡层103连接，金属硅化物阻挡层103覆盖多晶硅104。在金属硅化物阻挡层103的阻挡下，第一金属层101、接触孔102、金属硅化物阻挡层103和多晶硅层104共同形成金属层-介质层-多晶硅层结构的电容器。多晶硅104、栅氧层105、有源区106形成晶体管。

图2为本发明实施例中一次性可编程非易失性存储单元结构的俯视图，图中，第一金属层101、接触孔102、金属硅化物阻挡层103和多晶硅层104共同形成金属层-介质层-多晶硅层结构的第一电容器，多晶硅104、栅氧层105、有源区106形成多晶硅-栅氧层-有源区结构的第二电容器；从图2中可以看出，第一电容器的面积远小于第二电容器的面积，从而使第一电容器的电压承受能力远小于第二电容器的电压承受能力，因此，在进行存储过程中，当第一金属层101被施加预定电压时，第一电容器将被击穿，而第二电容器并不会被击穿，保证多晶硅104、栅氧层105、有源区106形成的晶体管的正常工作，从而利用第一电容器的未击穿与击穿状态所产生的不同电阻值进行数据存储。

图3为本发明实施例中一次性可编程非易失性存储器阵列的第一局部电路原理图，图中包括晶体管3011、3012、3013、3014，电容器3021、3022、3023、3024，以及位线(Bit Line)BL1、BL2，源线(Source Line)SL1，字线(Word Line)WL1、WL2。其中，

晶体管3011的栅极经电容器3021与WL1连接，晶体管3011的源极与SL1连接，晶体管3011的漏极与BL1连接。

晶体管3012的栅极经电容器3022与WL1连接，晶体管3012的源极与SL1连接，晶体管3012的漏极与BL2连接。

晶体管3013的栅极经电容器3023与WL2连接，晶体管3013的源极与SL1连接，晶体管3013的漏极与BL2连接。

晶体管3014的栅极经电容器3024与WL2连接，晶体管3014的源极与SL1连接，晶体管3014的漏极与BL1连接。

图4为本发明实施例中一次性可编程非易失性存储器阵列的第一局部典型示意图，图中包括第一金属层401，接触孔4021、4022，金属硅化物阻挡层4031、4032，多晶硅4041、4042，源极4052、漏极4051、4053。其中，

第一金属层401经接触孔4021连接至金属硅化物阻挡层4031，金属硅化物阻挡层4031覆盖多晶硅4041。

在金属硅化物阻挡层4031的阻挡下，第一金属层401、接触孔4021、金属硅化物阻挡层4031和多晶硅4041共同形成金属层-介质层-多晶硅结构的电容器。通过该金属层-介质层-多晶硅结构的电容器在击穿与未击穿两种状态下产生的不同电阻值进行数据存储。

多晶硅4041与漏极4051、源极4052形成晶体管。

第一金属层401经接触孔4022连接至金属硅化物阻挡层4032，金属硅化物阻挡层4032覆盖多晶硅4042。

在金属硅化物阻挡层4032的阻挡下，第一金属层401、接触孔4022、金属硅化物阻挡层4032和多晶硅4042共同形成金属层-介质层-多晶硅结构的电容器。通过该金属层-介质层-多晶硅结构的电容器在击穿与未击穿两种状态下产生的不同电阻值进行数据存储。

多晶硅4042与源极4052、漏极4053形成晶体管。

图5为本发明实施例中一次性可编程非易失性存储器阵列的第一局部的俯视图。与图4相对应，图5中，源极4052形成源线SL1，漏极4051形成位于源线SL1左端的位线BL1，漏极4053形成位于源线SL1右端的位线BL2，属于第一金属层401的两根金属线平行排布形成字线WL1、WL2。

图6为本发明实施例中一次性可编程非易失性存储器阵列的第二局部电路原理图，图中包括晶体管6011、6012、6013、6014，电容器6021、6022、6023、6024，以及位线BL2、BL3，源线SL1、SL2，字线WL1、WL2。其中，

晶体管6011的栅极经电容器6021与WL1连接，晶体管6011的源极与SL1连接，晶体管6011的漏极与BL2连接。

晶体管6012的栅极经电容器6022与WL1连接，晶体管6012的源极与SL2连接，晶体管6012的漏极与BL3连接。

晶体管6013的栅极经电容器6023与WL2连接，晶体管6013的源极与SL2连接，晶体管6013的漏极与BL3连接。

晶体管6014的栅极经电容器6024与WL2连接，晶体管6014的源极与SL1连接，晶体管6014的漏极与BL2连接。

图7为本发明实施例中一次性可编程非易失性存储器阵列的第二局部典型示意图，图中包括第一金属层701，接触孔7021、7022，金属硅化物阻挡层7031、7032、7033、7034，多晶硅7041、7042、7043、7044，源极7051、7054，漏极7052、7053。其中，

第一金属层701经接触孔7021连接至金属硅化物阻挡层7032，金属硅化物阻挡层7032覆盖多晶硅7042。

在金属硅化物阻挡层7032的阻挡下，第一金属层701、接触孔7021、金属硅化物阻挡层7032和多晶硅7042共同形成金属层-介质层-多晶硅结构的电容器。通过该金属层-介质层-多晶硅结构的电容器在击穿与未击穿两种状态下产生的不同电阻值进行数据存储。

多晶硅7042与源极7051、漏极7052形成晶体管。

第一金属层701经接触孔7022连接至金属硅化物阻挡层7033，金属硅化物阻挡层7033覆盖多晶硅7043。

在金属硅化物阻挡层7033的阻挡下，第一金属层701、接触孔7022、金属硅化物阻挡层7033和多晶硅7043共同形成金属层-介质层-多晶硅结构的电容器。通过该金属层-介质层-多晶硅结构的电容器在击穿与未击穿两种状态下产生的不同电阻值进行数据存储。

多晶硅7043与源极7054、漏极7053形成晶体管。

图8为本发明实施例中一次性可编程非易失性存储器阵列的第二局部的俯视图。与图7相对应，图8中，源极7051形成源线SL1，漏极7052形成位线BL2，漏极7053形成位线BL3，源极7054形成源线SL2，属于第一金属层701的两根金属线平行排布形成字线WL1、WL2。

本发明通过金属层、接触孔、金属硅化物阻挡层和处于有源区的多晶硅形成金属-绝缘介质-有源区结构的电容器，利用该电容器的未击穿与击穿状态所产生的不同电阻值进行数据存储。同时，由于MOS晶体管自身作为开关对存储单元的导通进行控制，因此，电容器被击穿后，只有当对应的MOS晶体管被施加预定电压导通后，该存储单元才真正导通，完成数据读取。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种一次性可编程非易失性存储器单元，包括晶体管，所述晶体管包括栅极、源极和漏极，其特征在于，

所述存储器单元还包括与所述晶体管的栅极串联连接的第一电容器；

所述第一电容器由金属层、接触孔、金属硅化物阻挡层和形成栅极的处于有源区的多晶硅依次连接形成；其中，所述金属硅化物阻挡层为所述第一电容器的介质层；

所述存储器单元还包括第二电容器；

所述第二电容器由形成栅极的处于有源区的多晶硅、栅氧层、有源区依次连接形成；

其中，所述第一电容器的面积小于所述第二电容器的面积。

2.根据权利要求1所述的可编程非易失性存储器单元，其特征在于，所述金属硅化物阻挡层在预定电压作用下被击穿，通过所述金属硅化物阻挡层在击穿和未击穿两种状态下产生的不同电阻值进行数据存储。

3.一种一次性可编程非易失性存储器单元的制造方法，其特征在于，

提供金属层、接触孔、金属硅化物阻挡层、形成栅极的处于有源区的多晶硅；

形成栅极的处于有源区的多晶硅和源极、漏极形成晶体管；

依次连接金属层、接触孔、金属硅化物阻挡层、形成栅极的处于有源区的多晶硅形成第一电容器，将金属硅化物阻挡层作为所述第一电容器的介质层；

依次连接形成栅极的处于有源区的多晶硅、栅氧层、有源区形成第二电容器；

其中，所述第一电容器的面积小于所述第二电容器的面积。

4.一种一次性可编程非易失性存储器阵列，其特征在于，包括字线、位线、源线以及位于字线、位线和源线之间的多个存储器单元；存储器单元包括第一电容器和第二电容器；其中，

所述存储器单元中的晶体管的栅极与第一电容器串联连接至字线上；

所述存储器单元中的晶体管的漏极与位线连接；

所述存储器单元中的晶体管的源极与源线连接；

所述第一电容器由金属层、接触孔、金属硅化物阻挡层、形成栅极的处于有源区的多晶硅依次连接形成，其中，所述金属硅化物阻挡层为所述第一电容器的介质层；

所述第二电容器由形成栅极的处于有源区的多晶硅、栅氧层、有源区依次连接形成；

其中，所述第一电容器的面积小于所述第二电容器的面积。

5.根据权利要求4所述的可编程非易失性存储器阵列，其特征在于，所述金属硅化物阻挡层在预定电压作用下被击穿，通过所述金属硅化物阻挡层在未击穿和击穿两种状态下产生的不同电阻值进行数据存储。

6.一种一次性可编程非易失性存储器阵列的制造方法，包括：

提供金属层、接触孔、金属硅化物阻挡层、多根形成栅极的处于有源区的多晶硅和多个源极、漏极；其中，多根形成栅极的处于有源区的多晶硅与多个源极、漏极形成多个包括栅极、漏极和源极的晶体管；

其特征在于，

金属层中的多根金属线形成多条字线；

多个晶体管的源极形成多条源线；

多个晶体管的漏极形成多条位线；

依次连接金属层、接触孔、金属硅化物阻挡层、形成栅极的处于有源区的多晶硅形成第一电容器，其中，所述金属硅化物阻挡层作为所述第一电容器的介质层；

依次连接形成栅极的处于有源区的多晶硅、栅氧层、有源区形成第二电容器；

其中，所述第一电容器的面积小于所述第二电容器的面积；

将所述晶体管的栅极与所述第一电容器串联连接；

将多个所述晶体管与所述第一电容器对应连接形成存储单元排布在与存储单元对应的字线、位线和源线之间。

Images