CN101217149B - 多比特可编程非易失性存储器单元、阵列及其制造方法 - Google Patents
多比特可编程非易失性存储器单元、阵列及其制造方法 Download PDFInfo
- Publication number
- CN101217149B CN101217149B CN200710308409XA CN200710308409A CN101217149B CN 101217149 B CN101217149 B CN 101217149B CN 200710308409X A CN200710308409X A CN 200710308409XA CN 200710308409 A CN200710308409 A CN 200710308409A CN 101217149 B CN101217149 B CN 101217149B
- Authority
- CN
- China
- Prior art keywords
- voltage
- capacitor
- blocking layer
- memory cell
- volatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种多比特可编程非易失性存储器单元、阵列及其制造方法，包括：字线、位线、源线以及位于字线、位线和源线之间的多个存储器单元；其中，所述存储单元中的晶体管的栅极与字线连接；所述存储单元中的晶体管的漏极与电容器串联连接至位线上；所述存储单元中的晶体管的源极与源线连接；所述电容器由金属层、接触孔、阻挡层和有源区依次连接形成；所述电容器在不同预定电压作用下，经过不同预定作用时间后，产生多种预定电阻值；所述多种预定电阻值用于表征存储单元的多种存储状态。通过本发明大大提高了存储器单个存储器单元存储数据的能力和存储稳定性、进一步缩小了存储器的面积，从而更有利于大规模集成电路的应用。
Description
技术领域
本发明主要涉及半导体存储器件，尤其涉及一种多比特可编程非易失性存储器单元、阵列及其制造方法。
背景技术
随着集成电路技术的不断发展，对集成电路芯片制造技术的要求也越来越高，尤其是对半导体存储器件的制造技术，开发商和制造厂商都不断投入大量经费和研发人员用以提高甚至改变现有的半导体存储器制造技术。半导体存储器包括多种类型，其中，使用较为广泛的当属非易失性半导体存储器。目前，非易失性存储器包括只读非易失性存储器、可编程只读非易失性存储器、可编程可擦除只读非易失性存储器等。
现有可编程非易失性存储器常常采用熔丝或反熔丝制造技术，这种熔丝或反熔丝制造技术除了需要采用传统的逻辑工艺外，还需要采用特殊工艺和特殊材料。因此，采用基于熔丝或反熔丝制造技术的可编程非易失性存储器，不但增加了芯片制造的成本，而且由于制造过程中采用了特殊工艺和特殊材料，因此，还大大降低逻辑器件的可靠性。
另外，现有的基于逻辑工艺制造的可编程非易失性存储单元需要两个以上的金属氧化物半导体(MOS，Metal Oxide Semiconductor)晶体管组成，所占用的面积比较大。
发明内容
有鉴于此，本发明的目的在于提供一种多比特可编程非易失性存储器单元、阵列及其制造方法。通过该多比特可编程非易失性存储器单元、阵列及其制造方法，达到大大提高单个存储器单元存储数据的能力和存储稳定性、进一步缩小存储单元面积和提高芯片集成度、更有利于大规模集成电路应用的目 的。
本发明提供了一种多比特可编程非易失性存储器单元，包括晶体管，所述晶体管包括栅极、源极和漏极，还包括与所述晶体管的漏极串联连接的电容器；
所述电容器由金属层、接触孔、金属硅化物阻挡层和有源区依次连接形成；其中，所述金属硅化物阻挡层为所述电容器的介质层；
所述电容器在不同预定电压作用下，经过不同预定作用时间后，产生多种预定电阻值；
所述多种预定电阻值用于表征存储器单元的多种存储状态。
该可编程非易失性存储器单元所述预定电压为定值电压、变值电压或脉冲电压。
该可编程非易失性存储器单元所述预定作用时间为恒定时长或不同时长的作用时间。
该可编程非易失性存储器单元所述金属层为第一金属层。
本发明还提供了一种多比特可编程非易失性存储器单元的制造方法，包括：
提供金属层、接触孔、金属硅化物阻挡层、有源区和包括栅极、源极和漏极的晶体管；
依次连接金属层、接触孔、金属硅化物阻挡层、有源区形成电容器，将所述金属硅化物阻挡层作为所述电容器的介质层；
将所述晶体管的漏极与所述电容器串联连接；
所述电容器在不同预定电压作用下，经过不同预定作用时间后，产生多种预定电阻值；
所述多种预定电阻值用于表征存储器单元的多种存储状态。
该方法所述预定电压为定值电压、变值电压或脉冲电压。
该方法所述预定作用时间为恒定时长或不同时长的作用时间。
本发明还提供了一种多比特可编程非易失性存储器阵列，包括字线、位线、源线以及位于字线、位线和源线之间的多个存储器单元；其中，
所述存储器单元中的晶体管的栅极与字线连接；
所述存储器单元中的晶体管的漏极与电容器串联连接至位线上；
所述存储器单元中的晶体管的源极与源线连接；
所述电容器由金属层、接触孔、金属硅化物阻挡层和有源区依次连接形成，其中，所述金属硅化物阻挡层为所述电容器的介质层；
所述电容器在不同预定电压作用下，经过不同预定作用时间后，产生多种预定电阻值；
所述多种预定电阻值用于表征存储器单元的多种存储状态。
该可编程非易失性存储器阵列所述预定电压为定值电压、变值电压或脉冲电压。
该可编程非易失性存储器阵列所述预定作用时间为恒定时长或不同时长的作用时间。
本发明还提供了一种多比特可编程非易失性存储器阵列的制造方法，包括：
提供金属层、接触孔、金属硅化物阻挡层、多根多晶硅和包括有源区的衬底，多根多晶硅与包括有源区的衬底形成多个包括栅极、漏极和源极的晶体管；
多个晶体管的源极形成多条源线；
多根多晶硅形成多条字线；
金属层中的多根金属线形成多条位线；
依次连接金属层、接触孔、金属硅化物阻挡层、有源区形成电容器，其中，所述金属硅化物阻挡层作为所述电容器的介质层；
将多个所述晶体管的漏极与所述电容器对应连接形成存储器单元排布在与存储器单元对应的字线、位线和源线之间；
所述电容器在不同预定电压作用下，经过不同预定作用时间后，产生多种预定电阻值；
所述多种预定电阻值用于表征存储器单元的多种存储状态。
该方法所述预定电压为定值电压、变值电压或脉冲电压。
该方法所述预定作用时间为恒定时长或不同时长的作用时间。
本发明所述的多比特可编程非易失性存储器单元、阵列及其制造方法，通过金属层、接触孔、金属硅化物阻挡层和有源区形成金属层-金属硅化物阻挡 层-有源区结构的电容器，利用该电容器在不同作用电压以及不同作用时间下产生的多种不同电阻值，对多比特数据进行存储，并将该电容器与晶体管串联连接形成可编程非易失性存储器单元及存储器阵列，从而实现了一种单个存储器单元存储数据的能力大大提高、存储器单元单元面积小、集成密度高、有利于大规模集成电路应用的可编程非易失性存储器。另外，本发明所述的可编程非易失性存储器与现有技术中的可编程存储器相比，采用在不同作用电压以及不同作用时间下产生的多种不同电阻值，对多比特数据进行存储，这种存储方式下的数据在读取过程中将不会受电荷泄露的影响，从而打破了传统的通过存储电荷来实现数据存储的方法，大大提高了数据存储稳定性。
附图说明
图1为本发明实施例中多比特可编程非易失性存储器阵列的第一局部电路原理图；
图2为本发明实施例中多比特可编程非易失性存储器阵列的第一局部典型示意图；
图3为本发明实施例中多比特可编程非易失性存储器阵列的第一局部的俯视图；
图4为本发明实施例中多比特可编程非易失性存储器阵列的第二局部电路原理图；
图5为本发明实施例中多比特可编程非易失性存储器阵列的第二局部典型示意图；
图6为本发明实施例中多比特可编程非易失性存储器阵列的第二局部的俯视图；
图7为图2和图5中金属层-介质层-有源区结构的电容器示意图；
图8为本发明实施例中多比特可编程非易失性存储单元中电容器的电阻值与作用电压、作用时间之间的关系曲线图。
具体实施方式
下面结合附图来详细说明本发明的具体实施例。
在半导体逻辑制造工艺中，为了提高集成电路的性能，需要利用难熔金属硅化物(Salicide)来降低有源区、多晶硅的寄生电阻，其制作方法为：在完成栅刻蚀及源漏区注入后，在硅表面淀积一层金属，并使之与硅反应，形成金属硅化物；反应完成后去除剩余的金属。由于金属不与绝缘层反应，因此不会影响绝缘层的性能。
在自对准难熔金属硅化物制造工艺中，大规模集成电路的绝大部分有源区和多晶硅都被低电阻的金属硅化物覆盖。但是有些区域，如高阻多晶硅和易击穿的有源区，需要较大的寄生电阻，它们在金属硅化物工艺中需要一层阻挡层来保护，该阻挡层被业界称为金属硅化物阻挡层(SAB，Salicide Block)。
在逻辑工艺标准中，不会对覆盖金属硅化物阻挡层的区域进行接触孔刻蚀，因为金属硅化物阻挡层会阻挡接触孔的刻蚀，使金属层与有源区、多晶硅不能接触。然而，本发明却打破这种传统观念，通过在覆盖金属硅化物阻挡层的有源区上制作接触孔，使接触孔与有源区之间被金属硅化物阻挡层阻挡，从而形成具有金属-金属硅化物阻挡层-有源区结构的电容器。该电容器在不同作用电压以及不同作用时间下产生的多种不同电阻值，对多比特数据进行存储。
本发明采用金属硅化物阻挡层来代替现有的采用金属氧化物半导体(MOS，Metal-Oxide Semiconductor)的栅极电容介质层，实现可编程非易失性存储单元的可编程存储功能，具体实施步骤如下：
步骤1，形成有源区。
该步骤中，有源区作为可编程非易失性存储单元的电容器的下电极材料。
步骤2，在完成栅刻蚀及有源区的注入后，进行金属硅化物的淀积及刻蚀。
该步骤中，可编程非易失性存储单元电容器下电极所在的有源区区域被金属硅化物阻挡层覆盖。
步骤3，淀积金属，形成自对准难熔金属硅化物，去除剩余金属。
步骤4，淀积第一介质层。
步骤5，进行平坦化工艺。
步骤6，刻蚀及制作接触孔。
步骤7，淀积并刻蚀第一金属层。
该步骤中，由于金属硅化物阻挡层的材料及性质与第一介质层的材料及性质有很大差异，因此，在刻蚀接触孔时，金属硅化物阻挡层并不能被完全刻蚀掉，于是第一金属层、接触孔、金属硅化物阻挡层和有源区形成了金属-绝缘 介质-有源区结构的电容器。
步骤8，采用金属-绝缘介质-有源区结构的电容器在不同作用电压以及不同作用时间下产生的多种不同电阻值，对多比特数据进行存储。
上述步骤中，将有源区作为该电容器的下电极，将覆盖在有源区上的金属硅化物阻挡层作为该电容器的绝缘介质，将金属层和接触孔作为该电容器的上电极，通过这种金属层、接触孔、金属硅化物阻挡层和有源区所形成的特殊结构，形成了金属层-金属硅化物阻挡层-有源区结构的电容器，该电容器在不同作用电压以及不同作用时间下产生的多种不同电阻值，对多比特数据进行存储。
图1为本发明实施例中多比特可编程非易失性存储器阵列的第一局部电路原理图，图中包括晶体管1011、1012，电容器1021、1022，以及位线(BitLine)BL1、源线(Source Line)SL1、字线(Word Line)WL1、WL2。其中，
晶体管1011的栅极与WL1连接，晶体管1011的漏极经电容器1021与BL1连接，晶体管1011的源极与SL1连接。晶体管1012的栅极与WL2连接，晶体管1014的漏极经电容器1022与BL1连接，晶体管1012的源极与SL1连接。
图2为本发明实施例中多比特可编程非易失性存储器阵列的第一局部典型示意图，图中包括第一金属层201，接触孔(contact)2021、2022，多晶硅2031、2032，金属硅化物阻挡层2041、2042，漏极2051、2052，源极206和衬底207。其中，
第一金属层201经接触孔2021连接至金属硅化物阻挡层2041，金属硅化物阻挡层2041与漏极2051连接；
在金属硅化物阻挡层2041的阻挡下，使第一金属层201、接触孔2021、金属硅化物阻挡层2041和漏极2051共同形成金属-绝缘介质-有源区结构的电容器。通过该金属-绝缘介质-有源区结构的电容器在不同作用电压以及不同作用时间下产生的多种不同电阻值，对多比特数据进行存储。
多晶硅2031与漏极2051、源极206相连，形成晶体管。多晶硅2032与漏极2052、源极206相连，形成晶体管。
第一金属层201还经接触孔2022连接至金属硅化物阻挡层2042，金属硅 化物阻挡层2042与漏极2052连接；
在金属硅化物阻挡层2042的阻挡下，使第一金属层201、接触孔2022、金属硅化物阻挡层2042和漏极2052共同形成金属-绝缘介质-有源区结构的电容器。通过该金属-绝缘介质-有源区结构的电容器在不同作用电压以及不同作用时间下产生的多种不同电阻值，对多比特数据进行存储。
图3为本发明实施例中多比特可编程非易失性存储器阵列的第一局部的俯视图，图中属于第一金属层301的四根金属线平行排布形成BL1、BL2、BL3和BL4。多晶硅2031形成字线WL1，多晶硅2032形成字线WL2，位于多晶硅2031、多晶硅2032之间的有源区形成源线SL1。
图4为本发明实施例中多比特可编程非易失性存储器阵列的第二局部电路原理图，图中包括晶体管4011、4012、4013、4014，电容器4021、4022、4023、4024，位线BL1、BL2，源线SL1、字线WL1和WL2。其中，
晶体管4011的栅极与WL1连接，晶体管4011的漏极经电容器4021与BL1连接，晶体管4011的源极与SL1连接。晶体管4012的栅极与WL1连接，晶体管4012的漏极经电容器4022与BL2连接，晶体管4012的源极与SL1连接。晶体管4013的栅极与WL2连接，晶体管4013的漏极经电容器4023与BL2连接，晶体管4013的源极与SL1连接。晶体管4014的栅极与WL2连接，晶体管4014的漏极经电容器4024与BL1连接，晶体管4014的源极与SL1连接。
图5为本发明实施例中多比特可编程非易失性存储器阵列的第二局部典型示意图，图中包括第一金属层501，接触孔5021、5022，多晶硅5031、5032、5033、5034，金属硅化物阻挡层504，漏极5051、5052，源极5061、5062，衬底507。
其中，
第一金属层501分别经接触孔5021、5022连接至金属硅化物阻挡层504；
在金属硅化物阻挡层504的阻挡下，第一金属层501、接触孔5021、金属硅化物阻挡层504和漏极5051共同形成金属-绝缘介质-有源区结构的电容器；第一金属层501、接触孔5022、金属硅化物阻挡层504和漏极5052共同形成金属-绝缘介质-有源区结构的电容器。
通过上述金属-绝缘介质-有源区结构的电容器在不同作用电压以及不同作用时间下产生的多种不同电阻值，对多比特数据进行存储。
多晶硅5031与源极5061相连。多晶硅5032与源极5061、漏极5051相连，形成晶体管。多晶硅5033与源极5062、漏极5052相连，形成晶体管。多晶硅5034与源极5062相连。
图6为本发明实施例中多比特可编程非易失性存储器阵列的第二局部的俯视图，图中属于第一金属层501的四根金属线平行排布形成BL1、BL2、BL3和BL4。
位于多晶硅5031、5032之间的有源区形成源线SL1，位于多晶硅5033、5034之间的有源区形成源线SL2。
多晶硅5031形成字线WL1，多晶硅5032形成字线WL2，多晶硅5033形成字线WL3，多晶硅5034形成字线WL4。
图7为图2和图5中金属层-介质层-多晶硅层结构的电容器示意图，图中包括第一金属层701，接触孔7021、7022，金属硅化物阻挡层703和有源区中的漏极7041、7042。第一金属层701与接触孔7021、7022连接，接触孔7021、7022与金属硅化物阻挡层703连接，在金属硅化物阻挡层703的阻挡下，使第一金属层701、接触孔7021、7022、金属硅化物阻挡层703和有源区中的漏极7041、7042共同形成金属层-介质层-多晶硅层的电容结构。本发明将金属硅化物阻挡层替代现有的MOS晶体管采用的其它介质层，通过该电容器在不同作用电压以及不同作用时间下产生的多种不同电阻值表征存储单元的多种存储状态，实现对多比特数据进行存储。
图7中金属硅化物阻挡层703的电阻值由其自身的层厚d决定，因此，当电容器被施加预定作用电压，经过预定作用时间后，金属硅化物阻挡层703将被部分击穿，即层厚d会减小，从而使电容器随着层厚d的不断减小产生不同的电阻值。
图8为本发明实施例中多比特可编程非易失性存储单元中电容器的电阻值与作用电压、作用时间之间的关系曲线图，图8中，纵坐标为可编程非易失性存储单元中电容器的电阻值，横坐标为作用电压值与作用时间值。其中，
存储单元中的电容器被施加作用电压V1，经过作用时间t1后，产生的电 阻值为R1；
存储单元中的电容器被施加作用电压V2，经过作用时间t2后，产生的电阻值为R2；
存储单元中的电容器被施加作用电压V3，经过作用时间t3后，产生的电阻值为R3；
存储单元中的电容器被施加作用电压V4，经过作用时间t4后，产生的电阻值为R4。
本发明具体实施例中，通过对电容器施加不同作用电压，经过不同作用时间后，使电容器产生不同的电阻值R1、R2、R3、R4，电阻值R1、R2、R3、R4分别表征一个存储状态。其中，设计人员可根据设计需要调整作用电压V1、V2、V3、V4和作用时间t1、t2、t3、t4，其中，作用电压V1、V2、V3、V4可以为同一作用电压或不同作用电压，作用时间t1、t2、t3、t4可以为同一时长的作用时间或不同时长的作用时间。
在具体实现过程中，设计人员可在构成电容器的金属层上施加预定幅值的脉冲电压，在电容器每经过一个脉冲后，测量一次该电容器的电阻值，直到达到表征预定存储状态的预定电阻值。
例如，当作用电压是幅值为A1、周期为t秒的脉冲电压时，产生电阻值R1需要的作用时间为mt秒，产生电阻值R2需要的作用时间为nt秒，产生电阻值R3需要的作用时间为pt秒，产生电阻值R4需要的作用时间为qt秒；而当作用电压是幅值A2、周期为t′秒的脉冲电压时，产生电阻值R1需要的作用时间为m′t′秒，产生电阻值R2需要的作用时间为n′t′秒，产生电阻值R3需要的作用时间为p′t′秒，产生电阻值R4需要的作用时间为q′t′秒。其中，m、n、p、q、m′、n′、p′、q′为大于或等于0的整数。
另外，设计人员还可在构成电容器的金属层上施加预定幅值的恒定电压，在电容器每经过预定作用时间后，测量一次该电容器的电阻值，以确定得到的电阻值为表征预定存储状态的电阻值。
例如，当作用电压为恒定电压V1时，产生电阻值R1需要的作用时间为t1微秒，产生电阻值R2需要的作用时间为t2微秒，产生电阻值R3需要的作用时间为t3微秒，产生电阻值R4需要的作用时间为t4微秒；而当作用电压为恒 定电压V2时，产生电阻值R1需要的作用时间为t1′微秒，产生电阻值R2需要的作用时间为t2′微秒，产生电阻值R3需要的作用时间为t3′微秒，产生电阻值R4需要的作用时间为t4′微秒。
因此，设计人员可以根据需要，控制施加在电容器上的作用电压的大小和作用时间的长短，使电容器产生多种不同大小的电阻值，通过这些不同大小的电阻值表征存储单元的多种存储状态，实现对多比特数据进行存储。
本发明通过金属层、接触孔、金属硅化物阻挡层和有源区形成金属-绝缘介质-有源区结构的电容器，并将该电容器以串联方式与晶体管的漏极串联连接形成可编程非易失性存储单元，通过该电容器在不同作用电压以及不同作用时间下产生的多种不同电阻值表征存储单元的多种存储状态，实现对多比特数据进行存储。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (13)
1.一种多比特可编程非易失性存储器单元，包括晶体管，所述晶体管包括栅极、源极和漏极，其特征在于，还包括与所述晶体管的漏极串联连接的电容器；
所述电容器由金属层、接触孔、金属硅化物阻挡层和有源区依次连接形成；其中，所述金属硅化物阻挡层为所述电容器的介质层；
所述电容器在不同预定电压作用下，经过不同预定作用时间后，产生多种预定电阻值；
所述多种预定电阻值用于表征存储器单元的多种存储状态。
2.根据权利要求1所述的可编程非易失性存储器单元，其特征在于，所述预定电压为定值电压、变值电压或脉冲电压。
3.根据权利要求1所述的可编程非易失性存储器单元，其特征在于，所述预定作用时间为恒定时长或不同时长的作用时间。
4.根据权利要求1所述的可编程非易失性存储器单元，其特征在于，所述金属层为第一金属层。
5.一种多比特可编程非易失性存储器单元的制造方法，包括：
提供金属层、接触孔、金属硅化物阻挡层、有源区和包括栅极、源极和漏极的晶体管；
其特征在于，
依次连接金属层、接触孔、金属硅化物阻挡层、有源区形成电容器，将所述金属硅化物阻挡层作为所述电容器的介质层；
将所述晶体管的漏极与所述电容器串联连接；
所述电容器在不同预定电压作用下，经过不同预定作用时间后，产生多种预定电阻值；
所述多种预定电阻值用于表征存储器单元的多种存储状态。
6.根据权利要求5所述的制造方法，其特征在于，
所述预定电压为定值电压、变值电压或脉冲电压。
7.根据权利要求5所述的制造方法，其特征在于，
所述预定作用时间为恒定时长或不同时长的作用时间。
8.一种多比特可编程非易失性存储器阵列，其特征在于，包括字线、位线、源线以及位于字线、位线和源线之间的多个存储器单元；其中，
所述存储器单元中的晶体管的栅极与字线连接；
所述存储器单元中的晶体管的漏极与电容器串联连接至位线上；
所述存储器单元中的晶体管的源极与源线连接；
所述电容器由金属层、接触孔、金属硅化物阻挡层和有源区依次连接形成，其中，所述金属硅化物阻挡层为所述电容器的介质层；
所述电容器在不同预定电压作用下，经过不同预定作用时间后，产生多种预定电阻值；
所述多种预定电阻值用于表征存储器单元的多种存储状态。
9.根据权利要求8所述的可编程非易失性存储器阵列，其特征在于，
所述预定电压为定值电压、变值电压或脉冲电压。
10.根据权利要求8所述的可编程非易失性存储器阵列，其特征在于，
所述预定作用时间为恒定时长或不同时长的作用时间。
11.一种多比特可编程非易失性存储器阵列的制造方法，包括：
提供金属层、接触孔、金属硅化物阻挡层、多根多晶硅和包括有源区的衬底，多根多晶硅与包括有源区的衬底形成多个包括栅极、漏极和源极的晶体管；
其特征在于，
多个晶体管的源极形成多条源线；
多根多晶硅形成多条字线；
金属层中的多根金属线形成多条位线；
依次连接金属层、接触孔、金属硅化物阻挡层、有源区形成电容器，其中，所述金属硅化物阻挡层作为所述电容器的介质层；
将多个所述晶体管的漏极与所述电容器对应连接形成存储器单元排布在与存储器单元对应的字线、位线和源线之间；
所述电容器在不同预定电压作用下，经过不同预定作用时间后，产生多种预定电阻值；
所述多种预定电阻值用于表征存储器单元的多种存储状态。
12.根据权利要求11所述的制造方法，其特征在于，
所述预定电压为定值电压、变值电压或脉冲电压。
13.根据权利要求11所述的制造方法，其特征在于，
所述预定作用时间为恒定时长或不同时长的作用时间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200710308409XA CN101217149B (zh) | 2007-12-29 | 2007-12-29 | 多比特可编程非易失性存储器单元、阵列及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200710308409XA CN101217149B (zh) | 2007-12-29 | 2007-12-29 | 多比特可编程非易失性存储器单元、阵列及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101217149A CN101217149A (zh) | 2008-07-09 |
| CN101217149B true CN101217149B (zh) | 2011-02-16 |
Family
ID=39623539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710308409XA Active CN101217149B (zh) | 2007-12-29 | 2007-12-29 | 多比特可编程非易失性存储器单元、阵列及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101217149B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103579261B (zh) * | 2012-07-24 | 2016-09-21 | 中芯国际集成电路制造(上海)有限公司 | 一种cmos图像传感器及其制备方法 |
| CN115985885A (zh) * | 2021-10-13 | 2023-04-18 | 长鑫存储技术有限公司 | 一种半导体结构及其制造方法 |
-
2007
- 2007-12-29 CN CN200710308409XA patent/CN101217149B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101217149A (zh) | 2008-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200300941A (en) | Flash array implementation with local and global bit lines | |
| US4393474A (en) | EPROM and RAM cell layout with equal pitch for use in fault tolerant memory device or the like | |
| JP3906177B2 (ja) | 不揮発性半導体記憶装置 | |
| US10453538B2 (en) | Apparatus and methods including establishing a negative body potential in a memory cell | |
| CN100538889C (zh) | 非易失性存储单元、存储单元矩阵和存储装置 | |
| US11527551B2 (en) | Memory cell arrangements and methods thereof | |
| US7161857B2 (en) | Memory redundancy programming | |
| CN109427973B (zh) | 具有延伸穿过导电层的竖直触点的电容器 | |
| CN101170116A (zh) | 一种可编程非易失性存储器单元、阵列及其制造方法 | |
| CN100589248C (zh) | 一种可编程非易失性存储器单元、阵列及其制造方法 | |
| CN101174474A (zh) | 分离栅极闪存的故障检测方法 | |
| CN101217149B (zh) | 多比特可编程非易失性存储器单元、阵列及其制造方法 | |
| CN100568511C (zh) | 多比特可编程非易失性存储器单元、阵列及其制造方法 | |
| KR20040070218A (ko) | 2트랜지스터 플래시 메모리 셀과 그 어레이 판독 방법 및메모리 디바이스 | |
| US7324400B2 (en) | Programming and evaluating through PMOS injection | |
| CN100550393C (zh) | 多比特可编程非易失性存储器单元、阵列及其制造方法 | |
| CN101752382B (zh) | 一次性可编程存储器、制造及编程读取方法 | |
| CN101207134B (zh) | 一次性可编程非易失性存储器单元、阵列及其制造方法 | |
| US11355183B2 (en) | Memory device with word line pulse recovery | |
| CN101207133B (zh) | 一种多比特可编程非易失性存储单元及其设计方法 | |
| EP4398253A2 (en) | Wordline defect detection circuit, wordline defect detection method, and memory device including the same | |
| CN101752384B (zh) | 一次性可编程存储器、制造及编程读取方法 | |
| CN101752388B (zh) | 一次性可编程存储器、制造及编程读取方法 | |
| CN101752383B (zh) | 一次性可编程存储器、制造及编程读取方法 | |
| KR100583130B1 (ko) | 불휘발성 강유전체 메모리의 웨이퍼 레벨 번인 테스트 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: BEIJING GIGADEVICE SEMICONDUCTOR CO., LTD. Free format text: FORMER NAME: BEIJING GIGADEVICE SEMICONDUCTOR INC. |
|
| CP03 | Change of name, title or address |
Address after: 100083 Beijing City, Haidian District Xueyuan Road No. 30, large industrial building A block 12 layer Patentee after: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. Address before: 100084 Room 301, B building, Tsinghua Science and Technology Park, Haidian District, Beijing Patentee before: GigaDevice Semiconductor Inc. |
|
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |