CN109427973B - 具有延伸穿过导电层的竖直触点的电容器 - Google Patents

具有延伸穿过导电层的竖直触点的电容器 Download PDF

Info

Publication number
CN109427973B
CN109427973B CN201810996618.6A CN201810996618A CN109427973B CN 109427973 B CN109427973 B CN 109427973B CN 201810996618 A CN201810996618 A CN 201810996618A CN 109427973 B CN109427973 B CN 109427973B
Authority
CN
China
Prior art keywords
conductive
contact
contacts
dielectric
dielectric material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810996618.6A
Other languages
English (en)
Other versions
CN109427973A (zh
Inventor
P·泰萨里欧
汤强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN109427973A publication Critical patent/CN109427973A/zh
Application granted granted Critical
Publication of CN109427973B publication Critical patent/CN109427973B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/60—Peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一些实施例包含设备和形成所述设备的方法。所述设备中的一个包含位于所述设备的不同层级中的导电材料、位于所述设备的不同层级中的电介质材料、第一导电触点和第二导电触点。所述导电材料中的一种在所述电介质材料的两种之间。所述电介质材料中的一种在所述导电材料的两种之间。所述第一导电触点具有在垂直于所述设备的所述层级的方向上延伸穿过所述导电材料和所述电介质材料的长度。所述第一导电触点与所述导电材料电分离。所述第二导电触点接触所述导电材料中的一组导电材料。

Description

具有延伸穿过导电层的竖直触点的电容器
技术领域
本申请是关于电容器，且具体来说关于具有延伸穿过导电层的竖直触点的电容器。
背景技术
电容器广泛用于电源电路和计算机中的其它电路、手机和许多其它电子物品中。电容器具有许多不同物理结构。电容器的结构可影响其大小和效率。如下文更详细呈现，本文中所描述的电容器包含可克服一些习知电容器所面对的挑战的结构。
发明内容
本申请的第一方面是关于一种设备，其包括：导电材料，其位于设备的不同层级中；电介质材料，其位于设备的不同层级中，导电材料中的一种在电介质材料中的两种之间，且电介质材料中的一种在导电材料中的两种之间；第一导电触点，其具有在垂直于设备的层级的方向上延伸穿过导电材料和电介质材料的长度，且第一导电触点与导电材料电分离；和第二导电触点，其接触导电材料中的一组导电材料。
本申请的第二方面是关于一种设备，其包括：多个竖直隔开的导电材料层，其在衬底上方延伸；多个竖直隔开的电介质材料层，其与多个导电材料层交错；电容器，其包含：第一导电柱结构，其形成电容器的第一节点，第一导电柱结构竖直地延伸穿过竖直隔开的导电材料层中的至少两个；电容器电介质，其使第一导电柱结构与至少两个竖直隔开的导电材料层电分离，第一导电柱结构延伸穿过至少两个竖直隔开的导电材料层；第二导电柱，其形成电容器的第二节点，第二导电柱竖直地延伸穿过且电耦合到至少两个竖直隔开的导电材料层。
本申请之第三方面是关于一种设备，其包括：导电材料，其位于设备的不同层级中；电介质材料，其位于设备的不同层级中，导电材料中的一种在电介质材料中的两种之间，且电介质材料中的一种在导电材料中的两种之间；第一导电触点，第一导电触点中的每一个具有在垂直于设备的层级的方向上延伸穿过导电材料和电介质材料的长度，第一导电触点中的每一个通过额外的电介质材料与导电材料分离；第二导电触点，第二导电触点中的每一个具有在垂直于设备的层级的方向上延伸穿过导电材料和电介质材料的长度，第二导电触点中的每一个接触一组导电材料；第一导电区，其接触第一导电触点；和第二导电区，其接触第二导电触点。
本申请的第四方面是关于一种设备，其包括：衬底；第一存储器单元，其位于设备的第一层级中和衬底上；第二存储器单元，其位于设备的第二层级中和衬底上；第一导电材料，其位于第一层级中；第二导电材料，其位于第二层级中；电介质材料，其位于第一导电材料与第二导电材料之间；第一导电触点，其具有在垂直于衬底的方向上延伸的长度，第一导电触点与第一导电材料和第二导电材料电分离；和第二导电触点，其接触第一导电材料和第二导电材料。
本申请的第五方面是关于一种方法，其包括：在装置的不同层级中形成导电材料和电介质材料，使得导电材料中的一种在电介质材料中的两种之间，且电介质材料中的一种在导电材料中的两种之间；形成第一导电触点，其具有在垂直于装置的层级的方向上延伸穿过导电材料和电介质材料的长度，形成第一导电触点以使得第一导电触点与导电材料电分离；和形成第二导电触点，使得第二导电触点接触导电材料中的一组导电材料。
本申请的第六方面是关于一种方法，其包括：在装置的不同层级中形成第一电介质材料和第二电介质材料，使得第一电介质材料中的一种在第二电介质材料中的两种之间，且第二电介质材料中的一种在第一电介质材料中的两种之间；形成穿过第一电介质材料和第二电介质材料的孔；在孔的壁上形成额外的电介质材料；将第一组额外的电介质材料保持在第一组孔中；从第二组孔去除第二组额外的电介质材料；在第一组孔中形成第一导电触点；在第二组孔中形成第二导电触点；在含有第一电介质材料的位置处去除第一电介质材料；和在已去除第一电介质材料的位置处形成导电材料，其中形成导电材料在已去除第一电介质材料之后进行。
本申请的第七方面是关于一种方法，其包括：在装置的不同层级中形成第一电介质材料和第二电介质材料，使得第一电介质材料中的一种在第二电介质材料中的两种之间，且第二电介质材料中的一种在第一电介质材料中的两种之间；形成穿过第一电介质材料和第二电介质材料的孔；在孔的壁上形成额外的电介质材料；在孔中形成第一导电触点；在含有第一电介质材料的位置处去除第一电介质材料；在已去除第一电介质材料后的位置处形成导电材料；和形成第二导电触点，使得第二导电触点接触导电材料中的一组导电材料。
附图说明
图1A展示根据本文中描述的一些实施例的包含电容器C的结构的呈IC(集成电路)装置形式的设备。
图1B展示根据本文中描述的一些实施例的包含电容器C和电容器节点的图1A的IC装置的部分的示意图。
图1C展示根据本文中描述的一些实施例的包含位于IC装置的其它元件上方的导电区的图1A的IC装置的部分顶视图。
图1D展示根据本文中描述的一些实施例的包含IC装置的孔和导电触点的相应部分的图1A的IC装置的层级处的部分顶视图。
图1E展示根据本文中描述的一些实施例的包含IC装置的孔和导电触点的相应部分的图1A的IC装置的另一层级处的部分顶视图。
图2A展示根据本文中描述的一些实施例的包含具有位于IC装置的不同层级中的导电区的电容器C的结构的呈IC装置形式的设备。
图2B展示根据本文中描述的一些实施例的包含电容器C和电容器节点的图2A的IC装置的部分的示意图。
图2C展示根据本文中描述的一些实施例的包含位于图2A的IC装置的导电触点下的导电区的图2A的IC装置的部分顶视图。
图3A展示根据本文中描述的一些实施例的包含具有位于IC装置的不同层级中的导电区的另一个电容器C的结构的呈IC装置形式的设备。
图3B展示根据本文中描述的一些实施例的包含电容器C和电容器节点的图3A的IC装置的部分的示意图。
图3C展示根据本文中描述的一些实施例的包含位于IC装置的导电触点下的导电区的图3A的IC装置的部分顶视图。
图4A展示根据本文中描述的一些实施例的包含具有位于IC装置的导电材料的相同层级中和所述IC装置的所述导电材料下的导电区的电容器C的结构的呈IC装置形式的设备。
图4B展示根据本文中描述的一些实施例的包含电容器C和电容器节点的图4A的IC装置的部分的示意图。
图4C展示根据本文中描述的一些实施例的包含位于IC装置的导电触点下的导电区的图4A的IC装置的部分顶视图。
图5A展示根据本文中描述的一些实施例的包含具有不同导电区的电容器C的结构的呈IC装置形式的设备。
图5B展示根据本文中描述的一些实施例的包含电容器C的图5A的IC装置的部分的示意图。
图6A展示根据本文中描述的一些实施例的包含具有形成于导电材料的边缘处的导电触点的电容器C的结构的呈IC装置形式的设备。
图6B展示根据本文中描述的一些实施例的包含电容器C和电容器节点的图6A的IC装置的部分的示意图。
图6C展示根据本文中描述的一些实施例的包含位于IC装置的导电触点下的导电区的图6A的IC装置的部分顶视图。
图7展示根据本文中描述的一些实施例的包含具有形成于导电材料的边缘处的导电触点的电容器C的结构的呈IC装置形式的设备。
图8展示根据本文中描述的一些实施例的包含具有耦合到不同导电区(例如，底部导电区)的导电触点的电容器C的结构的呈IC装置形式的设备。
图9展示根据本文中描述的一些实施例的包含具有耦合到不同导电区(例如，顶部导电区)的导电触点的电容器C的结构的呈IC装置形式的设备。
图10到图21展示根据本发明的一些实施例的在包含形成电容器的方法的形成IC装置的方法期间的元件的横截面图。
图22到图25展示根据本文中描述的一些实施例的在形成包含电介质材料衬垫的IC装置的方法期间的元件的横截面图。
图26到图29展示根据本文中描述的一些实施例的在形成包含选择性电介质材料衬垫的IC装置的方法期间的元件的横截面图。
图30到图34展示根据本文中描述的一些实施例的在形成包含形成于导电材料的边缘处的导电触点的IC装置的方法期间的元件的横截面图。
图35展示根据本文中描述的一些实施例的包含存储器阵列和电容器电路的呈存储器装置形式的设备。
图36展示根据本文中描述的一些实施例的图35的存储器装置的部分的结构的侧视图。
图37展示根据本文中描述的一些实施例的具有包含存储器装置和电容器电路的装置区域的呈存储器装置形式的设备的框图。
具体实施方式
图1A展示根据本文中描述的一些实施例的包含电容器C的结构的呈IC装置100形式的设备。IC装置100可包含以下或包含于以下中：存储器装置、处理器(例如，通用处理器)、专用集成电路(ASIC)、片上系统(SoC)或其它电子(例如，半导体)装置。图1B展示图1A的电容器C的示意图。图1B的描述在描述图1A之后如下描述。
如图1A中所展示，IC装置100可包含衬底190，在所述衬底上方(上)可形成电容器C。衬底190可包含单晶(也称为单晶体)半导体材料。举例来说，衬底190可包含单晶硅(也称为单晶体硅)。衬底190的单晶半导体材料可包含杂质，使得衬底190可具有特定导电性类型(例如，n型或p型)。衬底190可包含形成于衬底190中之电源控制电路193。电源控制电路193可包含例如晶体管、电阻器的组件和其它电路组件。衬底190还可包含为简单起见未展示的其它电路。
如图1A中所展示，IC装置100可包含不同层级(物理内部装置层级)，所述层级包含层级109到114和层级109'到113'，其为在垂直于衬底190的z方向上的层级(例如，关于衬底190的竖直层级)。电容器C可包含位于层级109到114中的导电材料121和位于层级109'到113'中的电介质材料122。如图1A中所展示，导电材料121(例如，竖直隔开的导电材料层)和电介质材料122(例如，竖直隔开的电介质材料层)形成于交错布置(例如，交叉布置)中，使得导电材料121中的一种可在电介质材料122的两种之间，且电介质材料122中的一种可在导电材料121的两种之间。导电材料121可包含金属、经导电掺杂的多晶硅或其它导电材料。电介质材料122可包含氧化物材料(例如，二氧化硅SiO2)。
图1A展示六种导电材料121(例如，导电材料121的六个层)和五种电介质材料122(例如，电介质材料122的五个层)的交错布置的一实例。然而，视IC装置100的电容器C的层(例如，在z方向上的导电材料121和电介质材料122的竖直层)的数量而定，导电材料121的数量(例如，导电材料121的层的数量)和电介质材料122的数量(例如，电介质材料122的层的数量)可变化。IC装置100的电容器C的层可包含导电材料121中的一种和邻近的电介质材料122中的一种。举例来说，图1A展示其中导电材料121和电介质材料122可包含于IC装置100的电容器C中的六个层中的一实例。
如图1A中所展示，电容器C可包含穿过电容器C的层(例如，穿过z方向上的导电材料121和电介质材料122)的导电触点131到135(导电柱结构)。举例来说，导电触点131到135中的每一个可具有在垂直于层级109到114和109'到113'的方向(例如，z方向)上延伸的长度。电容器C可包含孔(例如，竖直沟槽)150。在图1A中，为简单起见，仅标签孔150中的两个。孔150中的每一个可延伸穿过导电材料121和电介质材料122。举例来说，孔150中的每一个可包含延伸穿过导电材料121和电介质材料122的竖直壁(例如，侧壁)。导电触点131到135中的每一个可包含相应孔150内部的部分。导电触点131到135可包含金属、经导电掺杂的多晶硅或其它导电材料。导电触点131到135中的每一个可通过相应的电介质材料125(例如，电容器电介质)与导电材料121电分离(例如，电隔离或电绝缘)，所述电介质材料可包含氧化物材料(例如，二氧化硅SiO2)。
电容器C可包含穿过电容器C的层(例如，穿过z方向上的导电材料121和电介质材料122)的导电触点141(导电柱结构)。图1A中所展示的导电触点141是展示于图1C中(下文详细描述)的多个导电触点141(y方向上)中的一个。如图1A中所展示，导电触点141可具有在垂直于层级109到114和109'到113'的方向(例如，z方向)上延伸的长度。导电触点141可包含相应孔150内部的部分。导电触点141可包含与导电触点131到135相同的材料(或与其不同的材料)。举例来说，导电触点141可包含金属、经导电掺杂的多晶硅或其它导电材料。不同于导电触点131到135中的每一个和导电触点141，电介质材料(例如，电介质材料125)可不在导电触点141与导电材料121之间。因此，导电触点141不与导电材料121电分离(不与其电隔离)。导电触点141可接触(可电耦合到)一组(一些或所有)导电材料121。图1A展示其中导电触点141接触所有导电材料121的一实例。然而，导电触点141可接触少于所有导电材料121。因此，导电触点141可接触一组导电材料121，其中所述组导电材料121可包含所有导电材料121或少于所有(例如，仅部分)导电材料121。
类似地，导电触点141可接触一组(一些或所有)电介质材料122。图1A展示其中导电触点141接触所有电介质材料122的一实例。然而，导电触点141可接触少于所有电介质材料122。因此，导电触点141可接触一组电介质材料122，其中所述组电介质材料122可包含所有电介质材料122或少于所有(例如，仅部分)电介质材料122。
如图1A中所展示，电容器C可包含导电区(例如，顶部导电区)130和140，和导电区(例如，底部导电区)191和192。导电区191和192彼此电分离。导电区130和140彼此电分离。导电区130和140中的每一个可以是导电线(例如，金属线)的部分。导电区191和192中的每一个可以是导电线(例如，经导电掺杂的多晶硅)的部分。
如图1A中所展示，导电区130可接触(可电耦合到)导电触点131到135中的每一个的末端(例如，顶部端)处的导电触点131到135。因此，导电触点131到135可通过导电区130电耦合到彼此。
导电区140可接触(可电耦合到)导电触点141的末端(例如，顶部端)处的导电触点141。
导电区192可接触(可电耦合到)导电触点131到135中的每一个的末端(例如，底端)处的导电触点131到135。导电区191可接触(可电耦合到)导电触点141的末端(例如，底部端)处的导电触点141。
如图1A中所展示，IC装置100可包含导电路径130'和140'。导电路径130'可提供电容器C的导电触点131到135与电源控制电路193之间的电连接(例如，电流路径)。导电路径140'可提供电容器C的导电触点141与电源控制电路193之间的电气连接(例如，电流路径)。
为简单起见，图1A象征性地将导电路径130'和140'展示为虚线。然而，导电路径130'和140'的结构可包含物理尺寸(例如，可具有长度、宽度和厚度的结构)和导电材料(例如，金属、经导电掺杂的多晶硅或其它导电材料)。导电路径130'可电连接到导电区130。因此，导电路径130'可通过导电区130电耦合到导电触点131到135。导电路径140'可电耦合到导电区140。因此，导电路径140'可通过导电区140电耦合到导电触点141。
图1B展示根据本文中描述的一些实施例的包含电容器C和电容器节点(例如，电容器终端)130”和140”的图1A的IC装置100的部分的示意图。在图1A中，导电触点131到135(导电柱结构)、导电区130和导电路径130'可以是电容器节点130”(图1B)的部分(例如，或替代地可耦合到所述电容器节点130”)。图1A的导电触点141(导电柱结构)、导电区140和导电路径140'可以是电容器节点140”(图1B)的部分(例如，或替代地可耦合到所述电容器节点140”)。图1A的导电材料121可以是电容器C的板片的部分。如图1B中所展示，电容器节点130”和140”可分别通过导电路径130'和140'耦合到电源控制电路193。电容器C可用于低压操作(例如，1V到5V的电压)或高压操作(例如，大于5V的电压)。因此，电容器节点130”和140”可被配置成在低压或高压(1V到20V或更高的电压范围，视用于IC装置100中的电容器C的功能而定)操作。
如图1B中所展示，电源控制电路193可包含(或可耦合到)节点180、181和182。节点180和181可分别接收电压V0和V1。电压V1可具有比电压V0更高的值(以伏特单位计)。作为一实例，电压V1可为IC装置100的供电电压(例如，Vcc)，且电压V0可以接地(例如，Vss)。节点182可提供电压VOUT。电源控制电路193可操作，使得电压VOUT可具有负值(例如，可小于电压V0)或正值(例如，可为更大的电压V1)。作为一实例，电源控制电路193可包含电荷泵，使得节点182可为电荷泵的输出节点。电荷泵可为正电荷泵，使得电压VOUT的值可为正值(例如，可为更大的IC装置100的供电电压)。
图1A和图1B展示作为一实例的仅包含一个电容器C的IC装置100。然而，IC装置100可包含多个电容器C，其中所述多个电容器C可形成IC装置100的电荷泵(例如，多级电荷泵)的多个级。
图1C展示根据本文中描述的一些实施例的包含位于IC装置100的其它其它元件上方的导电区130和140的图1A的IC装置100的部分顶视图。如图1C中所展示，导电区130可位于导电材料121和孔150上方，且可接触(可电耦合到)导电触点131到135(是位于导电区130下的孔150中)。图1C展示作为一实例的是一片(例如，单片)导电材料的导电区130。在IC装置100的替代结构中，导电区130可包含多片(例如，多个分离导电区)导电材料(例如，可由所述多片导电材料形成)，所述多片导电材料可接触(可电耦合到)相应导电触点131到135。在替代结构中，多片导电材料可电耦合到彼此，使得导电触点131到135可通过多片导电材料电耦合到彼此。
如图1C中所展示，导电区140可位于导电材料121上方和一组孔150(例如，最左孔150)上方且可接触(可电耦合到)导电触点141(其位于导电区140下的孔150中)。导电区140可为一片(例如，单片)导电材料。导电区140可接触(可电耦合到)导电触点141中的每一个的末端(例如，顶部端)处的导电触点141。因此，导电触点141(如图1C中所展示)可通过导电区140电耦合到彼此。
如图1C中所展示，孔150可布置于x方向和y方向(例如，垂直于z方向的平面)上的行和列中。图1C象征性地将导电路径130'和140'展示为虚线。然而，如上文所提及，导电路径130'和140'中的每一个可包含导电材料以提供电源控制电路193(图1A)与相应导电触点141和131到135(图1C)之间的电导。
图1D展示根据本文中描述的一些实施例的包含孔150和导电触点131到135和141的相应部分的层级114处的图1A的IC装置100的部分顶视图。如图1D中所展示，导电触点131到135中的每一个可包含形成于导电材料121中的相应孔150中的部分且可通过相应电介质材料125与导电材料121电分离。在接触导电区130的特定孔中(孔150中)，电介质材料125可形成于特定孔的壁(例如，侧壁)上且可包围导电触点131到135中的相应导电触点。在接触导电区140的特定孔中(孔150中)，电介质材料125可形成于特定孔的壁(例如，侧壁)上且可包围导电触点141中的相应导电触点。
图1E展示根据本文中描述的一些实施例的包含孔150和导电触点131到135和141的相应部分的层级113处的图1A的IC装置100的部分顶视图。如图1E中所展示，层级113处的图1E的IC装置100的结构与层级114(展示于图1D中)处的IC装置100的结构相同。因此，不重复图1D和图1E的IC装置100的相同元件的详细描述。层级109、110、111和112处的图1A的IC装置100的结构与层级114(图1D)和层级113(图1E)处的图1A的IC装置100的结构相同。
图1A展示作为一实例的位于IC装置100的某些位置(例如，某些层级)中的导电区130、140、191和192。然而，导电区130和140可位于不同于图1A中所展示的位置的位置中。
以下描述论述与图1A到图1E的IC装置100的电容器C类似(例如，可为其变型)的额外电容器。因此，为简单起见，本文描述中的类似或相同元件被赋予相同标签，且不重复类似或相同元件的详细描述。同样为简单起见，从附图中省略本文中所描述的IC装置的一些元件(例如，导电触点131到135和电介质材料125)的横截面线。
图2A展示根据本文中描述的一些实施例的包含具有位于IC装置200的不同层级中的导电区140和230的电容器C的结构的呈IC装置200形式的设备。导电区140和230彼此电分离。下文描述IC装置100(图1A)与IC装置200(图2A)之间的结构差异。
在图1A中，导电区130和140可位于IC装置100的相同层级(例如，层级114上的层级)中。举例来说，在图1A中，导电区130和140中的每一个可接触位于层级114上的层级中的末端(例如，相应导电触点的部分)处的相应导电触点。在图2A中，导电区140和230可位于IC装置200的不同层级中。举例来说，导电区230可接触位于层级109下的层级(其在层级114下)中的相应导电触点的末端处的每个相应导电触点(131到135)。IC装置200可包含导电路径230'以提供导电区230与电源控制电路193之间的电连接。为简单起见，图2A象征性地将导电路径230'展示为虚线。然而，导电路径230'的结构可包含物理尺寸(例如，可具有长度、宽度和厚度的结构)和导电材料(例如，金属、经导电掺杂的多晶硅或其它导电材料)。
图2B展示根据本文中描述的一些实施例的包含电容器C和电容器节点230”的图2A的IC装置200的部分的示意图。在图2A中，图2A的导电触点131到135、导电区230和导电路径230'可以是电容器节点(例如，电容器终端)230”(图2B)的部分(例如，或替代地可耦合到所述电容器节点230”)。
图2C展示根据本文中描述的一些实施例的包含位于IC装置200的导电触点131到135下的导电区230的图2A的IC装置200的部分顶视图。如图2C中所展示，导电区230可位于导电材料121和孔150下。图2C展示作为一实例的是一片(例如，单片)导电材料的导电区230。在IC装置200的替代结构中，导电区230可包含多片(例如，多个分离导电区)导电材料(例如，可由所述多片导电材料形成)，所述多片导电材料可接触(例如，可电耦合到)相应导电触点131到135。在替代结构中，多片导电材料可电耦合到彼此，使得导电触点131到135可通过多片导电材料电耦合到彼此。
图3A展示根据本文中描述的一些实施例的包含具有位于IC装置300的不同层级中的导电区130和340的电容器C的结构的呈IC装置300形式的设备。导电区140和340彼此电分离。下文描述IC装置100(图1A)与IC装置300(图3A)之间的结构差异。
如上文参看图1A所描述，导电区130和140可位于IC装置100的相同层级(例如，层级114上的层级)中。在图3A中，导电区130和340可位于IC装置200的不同层级中。举例来说，导电区340可接触位于层级109下的层级(其在层级114下)的导电触点141的末端处的导电触点141。IC装置300可包含导电路径340'以提供导电区340与电源控制电路193之间的电连接。为简单起见，图3A象征性地将导电路径340'展示为虚线。然而，导电路径340'的结构可包含物理尺寸(例如，可具有长度、宽度和厚度的结构)和导电材料(例如，金属、经导电掺杂的多晶硅或其它导电材料)。
图3B展示根据本文中描述的一些实施例的包含电容器C和电容器节点340”的图3A的IC装置300的部分的示意图。在图3A中，图3A的导电触点141、导电区340和导电路径340'可以是电容器节点340”(图3B)的部分(例如，或替代地可耦合到所述电容器节点340”)。
图3C展示根据本文中描述的一些实施例的包含位于IC装置300的导电触点141下的导电区340的图3A的IC装置300的部分顶视图。导电区130可以是图1C中的相同导电区130。
图4A展示根据本文中描述的一些实施例的包含具有位于IC装置400的导电材料121的相同层级中和所述IC装置400的所述导电材料121下的导电区430和440的电容器C的结构的呈IC装置400形式的设备。导电区430和440彼此电分离。下文描述IC装置100(图1A)与IC装置400(图4A)之间的结构差异。
在图1A中，导电区130和140可位于IC装置100的层级114上的相同层级中。在图4A中，导电区430和440也位于相同层级中。然而，导电区430和440在IC装置400的层级114下。IC装置400可包含导电路径430'以提供导电区430与电源控制电路193之间的电连接。IC装置400可包含导电路径440'以提供导电区440与电源控制电路193之间的电连接。为简单起见，图4A象征性地将导电路径430'和440'中的每一个展示为虚线。然而，导电路径430'和440'中的每一个的结构可包含物理尺寸(例如，可具有长度、宽度和厚度的结构)和导电材料(例如，金属、经导电掺杂的多晶硅或其它导电材料)。
图4B展示根据本文中描述的一些实施例的包含电容器C和电容器节点430”和440”的图4A的IC装置400的部分的示意图。在图4A中，图4A的导电触点131到135、导电区430和导电路径430'可以是电容器节点430”(图4B)的部分(例如，或替代地可耦合到所述电容器节点430”)。图4A的导电触点141、导电区440和导电路径440'可以是电容器节点440”(图4B)的部分(例如，或替代地可耦合到所述电容器节点440”)。
图4C展示根据本文中描述的一些实施例的包含位于导电触点131到135下的导电区430和位于IC装置400的导电触点141下的导电区440的图4A的IC装置400的部分顶视图。如图4C中所展示，导电区430可位于导电材料121和孔150下。图4C展示作为一实例的是一片(例如，单件)导电材料的导电区430。在IC装置400的替代结构中，导电区430可包含多片(例如，多个分离导电区)导电材料(例如，可由所述多片导电材料形成)，所述多片导电材料可接触(例如，可电耦合到)相应导电触点131到135。在替代结构中，多片导电材料可电耦合到彼此，使得导电触点131到135可通过多片导电材料电耦合到彼此。
图5A展示根据本文中描述的一些实施例的包含具有导电区191、192、430和440的电容器C的结构的呈IC装置500形式的设备。IC装置400与500之间的结构差异包含图5A中的导电区191和192的添加。在IC装置500的结构中，导电区191和192(其也存在于图1A的IC装置100中)可以是导线(例如，源极，未展示)的部分以将信号携载到IC装置500的其它组件(未展示)。导电区191和192可以是这些导线的未使用部分且可保留在电容器C的导电材料121下。因此，如图5A中所展示，导电触点131到135可穿过导电区192且接触导电区430。导电触点131到135可或可不电耦合到(例如，可或可不接触)导电区192。类似地，导电触点141可穿过导电区191且接触导电区440。导电触点141可或可不电耦合到(例如，可或可不接触)导电区191。
图5B展示根据本文中描述的一些实施例的包含电容器C的图5A的IC装置500的部分的示意图。图5A的IC装置500的示意图可与图4A的IC装置400的示意图相同。
图6A展示根据本文中描述的一些实施例的包含具有形成于导电材料121的边缘处的导电触点641的电容器C的结构的呈IC装置600形式的设备。下文描述IC装置100(图1A)与IC装置600(图6A)之间的结构差异。
如上文参看图1A所描述，导电触点141可形成于孔(例如，孔150)中。在图6A中，导电触点641可不形成于孔中。导电触点641可形成于导电材料121的边缘(例如，最左边缘)处且可接触(可电耦合到)一组(一些或所有)导电材料121。图6A展示其中导电触点641接触所有导电材料121的一实例。然而，导电触点641可接触少于所有导电材料121。因此，导电触点641可接触一组导电材料121，其中所述组导电材料121可包含所有导电材料121或少于所有(例如，仅部分)导电材料121。
IC装置600可包含导电区640，其可接触(可电耦合到)导电触点641的顶部(例如，顶部端)。IC装置600可包含导电路径640'以提供导电区640与电源控制电路193之间的电连接。为简单起见，图6A象征性地将导电路径640'展示为虚线。然而，导电路径640'的结构可包含物理尺寸(例如，可具有长度、宽度和厚度的结构)和导电材料(例如，金属、经导电掺杂的多晶硅或其它导电材料)。
图6B展示根据本文中描述的一些实施例的包含电容器C和电容器节点640”的图6A的IC装置600的部分的示意图。在图6A中，导电触点641、导电区640和导电路径640'可以是电容器节点(例如，电容器终端)640”(图6B)的部分(例如，或替代地可耦合到所述电容器节点640”)。
图6C展示根据本文中描述的一些实施例的包含位于IC装置600的导电触点641下的导电区640的图6A的IC装置600的部分顶视图。如图6C中所展示，导电区640可位于导电材料121和导电触点641上方。导电触点641可不位于孔中。导电触点641可为一片(例如，单片)导电材料(例如，金属、经导电掺杂的多晶硅或其它导电材料)。导电触点641包含接触(电耦合到)导电区640的部分(例如，顶部端部分)。
图7展示根据本文中描述的一些实施例的包含具有形成于导电材料121的边缘处的导电触点741的电容器C的结构的呈IC装置700形式的设备。IC装置700可为图6A的IC装置600的变型。举例来说，IC装置700可包含可分别与图6A的IC装置600的导电触点641和导电区640类似的导电触点741和导电区740。IC装置700可包含与图1A、图2A、图3A、图4A、图5A和图6A中所展示的IC装置的那些类似的其它元件(例如，衬底导电区和导电路径)。然而，为简单起见，这些元件从图7中省略。
如图7中所展示，IC装置700的电容器C可包含部分705。部分705可包含为简单起见从图7中省略的其它元件。举例来说，IC装置700的电容器C的部分705可包含上文参看图1A、图2A、图3A、图4A、图5A和图6A所描述的电容器C的部分(例如，导电触点131到135相关的导电区和导电路径)。
图8展示根据本文中描述的一些实施例的包含具有耦合到不同导电区(例如，底部导电区)830a、830b和830c的导电触点131到135的电容器C的结构的呈IC装置800形式的设备。IC装置800可包含与图1A、图2A、图3A、图4A、图5A、图6A和图7中所展示的IC装置的那些类似的其它元件(例如，衬底、导电区和导电路径)。然而，为简单起见，这些元件从图8中省略。
如图8中所展示，导电触点131到135中的每一个可包含接触(电耦合到)导电区830a的末端(例如，顶部端)。导电触点131到135可具有接触(电耦合到)导电区192、830b和830c中的不同导电区的末端(例如，底部端)。举例来说，导电触点132、133和134中的每一个的底部端可接触(可电耦合到)导电区192；相应导电触点131和135的底部端可分别接触导电区830b和830c。导电区830b和830c可电耦合到彼此(例如，通过额外导电区(例如，导电线)耦合到彼此，图8中未展示)。
如图8中所展示，在导电区830b与830c之间存在开放空间(例如，x方向上的空间)。因此，将导电触点131到135耦合到相应导电区192、830b和830c可以允许用于IC装置800的其它组件(未展示)的其它连接(例如，导电区830b和830c的层级处的底部导电路径)的更多空间(例如，开放空间处的空间)。
图9展示根据本文中描述的一些实施例的包含具有耦合到不同导电区(例如，顶部导电区)930a、930b和930c的导电触点131到135的电容器C的结构的呈IC装置900形式的设备。IC装置900可包含与图1A、图2A、图3A、图4A、图5A、图6A和图7中所展示的IC装置的那些类似的其它元件(例如，衬底、导电区和导电路径)。然而，为简单起见，这些元件从图9中省略。
如图9中所展示，导电触点131到135中的每一个可包含接触(电耦合到)导电区930a的末端(例如，底部端)。导电触点131到135可具有接触(电耦合到)导电区930a、930b和930c中的不同导电区的末端(例如，顶部端)。举例来说，导电触点131和132中的每一个的顶部端可接触(可电耦合到)导电区930b，导电触点133的顶部端可接触导电区930c，且导电触点134和135中的每一个的顶部端可接触(可电耦合到)导电区930d。导电区930a、930b和930c可电耦合到彼此(例如，通过一额外导电区(例如，导电线)或通过多个额外导电区(例如，多条导电线)耦合到彼此，图8中未展示)。
如图9中所展示，在导电区930b、930c与930d之间存在开放空间(例如，x方向上的空间)。因此，将导电触点131到135耦合到相应导电区930b、930c和930d可以允许用于IC装置900的其它组件(未展示)的其它连接(例如，导电区930b、930c和930d的层级处的顶部导电路径)的更多空间(例如，开放空间处的空间)。
图10到图21展示根据本发明的一些实施例的在包含形成电容器的方法的形成IC装置1000的方法期间的元件的横截面图。形成IC装置1000的方法中的一些可用于形成上文参看图1A到图9所描述的IC装置中的一些(例如，IC装置100)。
图10展示在电介质材料1020'形成于z方向上的相应层级1009到1014中之后和在电介质材料1022'形成于z方向上的相应层级1009'到1015'中之后的IC装置1000。z方向(例如，竖直方向上)是垂直于衬底1090(例如，从所述衬底1090向外)的方向。z方向也垂直于x方向。衬底1090可与上文参看图1A所描述的衬底190类似(或与其相同)。如图10中所展示，电介质材料1020'和1022'可形成于IC装置1000的部分1095上方。为不混淆本文中所描述的实施例(例如，IC装置的结构)，省略形成IC装置1000的部分1095的结构的方法。然而，熟习此项技术者可认识到部分1095可形成(例如，在电介质材料1020'和1022'形成之前形成)以包含IC装置1000的其它元件。这些其它元件可包含导电区，例如上文参看图1A到图9所描述的导电区(例如，191、192、230、340、430、440、830a、830b和930a)。
在图10中，形成电介质材料1020'和1022'可包含在衬底1090上方(例如，在衬底1090的部分1095上方)沉积交错的相应层级1009到1014和1009'到1015'中的电介质材料(例如，交错的电介质材料1020'的层和电介质材料1022'的层)。电介质材料1020'可包含氮化物材料(例如，亚硝酸硅SiNO4)。电介质材料1022'可包含氧化物材料(例如，二氧化硅SiO2)。
图10展示13种交错的电介质材料1020'和1022'的一实例(例如，13个交错的电介质材料1020'和1022'的层)。电介质材料1020'和1022'的数量(例如，交错的电介质材料1020'和1022'的层的数量)可不同于13，视将形成于IC装置1000中的电容器(例如，图20中的电容器C)的层的数量而定。
图11展示在形成孔1050之后的IC装置1000。孔1050可包含电介质材料1020'和1022'中的开口(例如，竖直沟槽)。形成孔1050可包含去除部分电介质材料1020'和1022'(在孔1050的位置处)，留下未去除的剩余部分的电介质材料1020和1022(图10)，其在图11中分别为电介质材料1020和1022。去除部分电介质材料1020'和1022'(以形成孔1050)可包含钻孔、蚀刻或用于去除材料的其它技术。
图12展示图11的IC装置1000的顶视图。如图12中所展示，孔1050可形成于x方向和y方向(例如，垂直于z方向的平面)上的行和列中。
图13展示在电介质材料1025形成于孔1050中之后的IC装置1000。形成电介质材料1025可包含将电介质材料沉积在孔1050中的每一个的壁(例如，侧壁)上。电介质材料1025可包含氧化物材料(例如，二氧化硅SiO2)或其它电介质材料。
图14展示图13的IC装置1000的顶视图。如图14中所展示，在孔1050中的相应孔中，电介质材料1025可以是与相应孔的壁共形的相对薄的电介质衬垫。
图15展示在一些(例如，一组)电介质材料1025从一些(例如，一组)孔1050中去除之后的IC装置1000。图16展示图15的IC装置1000的顶视图。如图15和图16中所展示，一组电介质材料1025从一组孔1050(例如，孔1050中的最左孔)中去除。另一组(例如，其余)电介质材料1025可在另一组(例如，其余)孔1050中保留(不去除)。
图17展示在导电触点1041和1031到1035形成于相应孔1050中之后的IC装置1000。导电触点1041和1031到1035可同时形成(例如，形成于相同方法步骤中)。举例来说，形成导电触点1041和1031到1035可包含在孔1050中沉积导电材料。导电材料(形成导电触点1041和1031到1035)可包含经导电掺杂的多晶硅或其它导电材料。导电触点1031到1035和1041可分别对应于上文所描述的IC装置100、200、300、400、500、600、700、800和900中的一个的电容器C的导电触点141和131到135。
图18展示图17的IC装置1000的顶视图。如图18中所展示，相应孔1050中的导电触点1041不由电介质材料1025包围。然而，孔1050中的相应孔中的导电触点1031到1035中的每一个由电介质材料1025包围。
图19展示在电介质材料1020(图17)从位置1021'中去除之后的IC装置1000。蚀刻制程可用于从位置1021'去除电介质材料1020。位置1021'是邻近导电触点1041、电介质材料1022和电介质材料1025的空白空间(空隙)。如图19中所展示，导电触点1041、电介质材料1022和电介质材料1025(包围导电触点1031到1035)不从IC装置1000中去除。在图19中，导电触点141和131到135(和电介质材料1025)可以是防止电介质材料1022塌陷的支撑结构。
图20展示在导电材料1021形成于位置1021'(图19)中之后的IC装置1000。导电材料1021中的每一种可以是金属。替代地，导电材料1021中的每一种可以是其它导电材料。在图20中，形成导电材料1021可包含在位置1021'(图19)中沉积导电材料(例如，钨或其它金属)。如图20中所展示，导电触点1031到1035中的每一个可通过电介质材料1025与导电材料1021电分离的(例如，可与其电隔离)。然而，导电触点1041不与导电材料1021电分离(不与其电隔离)。导电触点1041可接触(可电耦合到)导电材料1021。
图20中的导电材料1021、电介质材料1022和1025和导电触点1041和1031到1035可以是IC装置1000的电容器C的部分。导电材料1021和电介质材料1022可分别对应于上文所描述的IC装置100、200、300、400、500、600、700、800和900中的一个的电容器C的导电材料121和电介质材料122。
图21展示在形成IC装置1000的电容器C的其它元件之后的IC装置1000。举例来说，可形成导电区2130和2140，使得导电区(例如，导电线)2130可接触导电触点1031到1035中的每一个，且导电区(例如，导电线)2140可接触导电触点1041。导电区2130和2140形成为作为一实例的具有如图21中所展示的结构。然而，导电区2130和2140可形成为具有其它结构，使得IC装置1000的电容器C可包含与上文所描述的IC装置100、200、300、400、500、600、700、800和900中的一个的电容器C类似(或与其相同)的元件。在图21中，可通过所属领域的技术人员已知的技术形成用于IC装置1000的额外元件，使得IC装置1000可包含与上文所描述的IC装置100、200、300、400、500、600、700、800和900中的一个类似(或与其相同)的元件。
可调节(例如，修改)形成IC装置1000的电容器C的方法以使得可修改、省略或修改及省略上文参看图10到图21所描述的方法、材料或两者中的一些。举例来说，在图10中，电介质材料1020'形成于相应层级1009到1014中。然而，在形成IC装置1000的电容器C的替代技术(例如，方法)中，电介质材料1020'可被导电材料(例如，经导电掺杂的多晶硅或其它导电材料)替换。
在其中电介质材料1020'(图10)被导电材料替换的替代技术中，可省略上文参看图10到图21所描述的方法(例如，方法步骤)中的一些。举例来说，替代技术可包含与上文参看图10到图18所描述的方法类似(或与其相同)的方法。然而，可从替代技术中省略与图19和图20相关联的方法。举例来说，在与图17和图18(上文所描述)相关联方法之后，替代技术可省略与图19和图20相关联的方法且继续与图21相关联的方法。这表示替代技术可省略形成导电材料1021(与图19和图20相关联)的方法，这是因为图17中的材料1020在替代技术中已经是最初在与图10相关联的方法中形成的导电材料(例如，经导电掺杂的多晶硅)。因此，在替代技术中，导电材料(其替换图10中的电介质材料1020')可在形成导电触点1041和1031到1035之前形成(例如，在与图17相关联的方法中形成)。相反，在IC装置1000的电容器C中，导电材料1021(图19)在形成导电触点1041和1031到1035之后形成。由替代技术形成的电容器的结构可与展示于图21中的IC装置1000的电容器C的结构类似(或与其相同)，除图21中的导电材料1021在替代技术中将替换图10中的电介质材料1020'以外。
本文中所描述的电容器(例如，本文中所描述的IC装置100和1000和其它装置的电容器C)可具有优于一些习知电容器的改进和益处。举例来说，一些习知电容器可具有结构(例如，梯级结构)，使得这种结构中的许多层未被使用，以便避免缺陷(例如，由于方法变化)且改进这些一些习知电容器的功能性。这些未使用的层可限制习知电容器的电容器密度。在IC装置1000的电容器C中，由于电容器C的导电触点(例如，导电触点1041和1031到1035)穿过电容器C的层(例如，穿过导电材料1021)，无未使用的导电材料1021可存在于IC装置1000的电容器C中。这允许IC装置1000的电容器C对于给定装置区域(例如，z方向上的给定装置区域)具有比一些习知电容器相对更高的电容器密度。
此外，一些习知电容器可具有结构(例如，梯级结构)，使得这些习知电容器的尺寸(例如，相对于x-y方向的尺寸)在层(例如，梯级结构中的层)的数量增长以容纳增加的电容值时变得更大。在IC装置1000的电容器C中，由于导电触点(例如，导电触点1041和1031到1035)穿过电容器C的层(例如，穿过导电材料1021)，电容器C的结构可不同于一些习知电容器的结构(例如，不同于梯级结构)。因此，电容器C的层的数量的增加(例如，以便增加电容值)可造成电容器C的尺寸(例如，相对于x-y方向的尺寸)的可忽略变化或无变化。因此，对于给定电容值，IC装置1000的电容器C的尺寸(例如，相对于x-y方向的尺寸)可相对小于一些习知电容器的尺寸。
此外，具有某一结构(例如，梯级结构。如上文所论述)的习知电容器可在形成这些习知电容器的方法期间需要额外的支撑结构。额外支撑结构在形成习知电容器之后保留在这些习知电容器的结构中。这些额外支撑结构可产生可降低习知电容器的效率的寄生组件(例如，寄生电容)。在IC装置1000的电容器C中，由于导电触点(例如，导电触点1041和1031到1035)是电容器C的部分，在形成电容器C的方法期间可不需要额外支撑结构。举例来说，如图19中所展示，导电触点1041和1031到1035(和电介质材料1025)可以是可防止电介质材料1022在电介质材料1020(图17)从位置1021'(图19)去除时塌陷的支撑结构。电容器C中的额外支撑结构的缺失可以允许电容器C与一些习知电容器相比具有相对较少的寄生组件。因此，对于给定电容值，电容器C可比一些习知电容器更有效。
上文所论述的IC装置100和1000的电容器C的改进和益处也可适用于下文参看图22到图37所描述的其它装置的电容器C。
图22到图25展示根据本文中描述的一些实施例的在形成IC装置2200的方法期间法元件的横截面图。IC装置2200可为IC装置1000的变型。因此，用于形成IC装置1000的方法(上文参看图10到图21所描述)中的一些可用于形成图22到图25的IC装置2200。举例来说，图22中的IC装置2200的元件可由用于形成图19的IC装置1000的元件类似或相同的方法形成。因此，图22中的IC装置2200可使用上文参看图11到图19所描述的方法形成。
图23展示在电介质材料(例如，电介质衬垫)2325形成于位置1021'中之后的IC装置2200。电介质材料2325可包含氧化物材料(例如，二氧化硅SiO2)或其它电介质材料。电介质材料2325可形成于位置1021'处的材料的壁上，留下未填充的位置1021'(例如，不含电介质材料2325)的部分(例如，中间部分)。举例来说，如图23中所展示，电介质材料2325可形成于位置1021'处的电介质材料1022的壁、位置1021'处的电介质材料1025的壁和位置1021'处的导电触点1041的壁上。
图24展示在导电材料2221形成于位置1021'(图23)中之后的IC装置2200。导电材料2221中的每一种可以是金属。替代地，导电材料2221中的每一种可以是其它导电材料。在图24中，形成导电材料2221可包含将导电材料(例如，钨或其它金属)沉积在不由电介质材料2325占据的位置1021'(图23)中。举例来说，导电材料2221可在位置1021'中沉积在电介质材料2325上。如图24中所展示，导电触点1031到1035中的每一个可通过电介质材料1025和2325与导电材料2221电分离。导电触点1041可通过电介质材料2325与导电材料2221电分离。导电材料2221、电介质材料1022、1025和2325和导电触点1041和1031到1035可以是IC装置2200的电容器C的部分。电介质材料2325可从IC装置2200的电容器C的结构省略。然而，电介质材料2325的内含物可改进IC装置2200的电容器C的结构和操作。
图25展示在形成IC装置2200的电容器C的其它元件之后的IC装置2200。举例来说，可形成导电区2530和2540，使得导电区(例如，导电线)2530可接触导电触点1031到1035中的每一个，且导电区(例如，导电线)2540可接触导电触点1041。导电区2530和2540形成为作为一实例的具有如图25中所展示的结构。然而，导电区2530和2540可形成为具有其它结构，使得IC装置2200的电容器C可包含与上文所描述的IC装置100、200、300、400、500、600、700、800和900中的一个的电容器C类似(或与其相同)的元件。在图25中，可通过所属领域的技术人员已知的技术形成用于IC装置2200的额外元件，使得IC装置2200可包含与上文所描述的IC装置100、200、300、400、500、600、700、800和900中的一个类似(或与其相同)的元件。
图26到图29展示根据本文中描述的一些实施例的在形成IC装置2600的方法期间的元件的横截面图。IC装置2600可为IC装置2200的变型。因此，用于形成IC装置1000和2200的方法(上文参看图10到图25所描述)中的一些可用于形成图26到图29的IC装置2600。举例来说，图22中的IC装置2600的元件可由用于形成图23的IC装置2200的元件类似或相同的方法形成。因此，图26中的IC装置2600可使用上文参看图11到图23所描述的方法形成。
图27展示在一组(例如，一些)电介质材料(例如，电介质衬垫)2325从位置1021'中的一些去除之后的IC装置2600。举例来说，一组电介质材料2325从位置1021'处的导电触点1041的壁(例如，侧壁)和邻近(例如，紧相邻于)导电触点1041的位置1021'处的电介质材料1022和1025的壁去除。
图28展示在导电材料2621形成于位置1021'(图27)中之后的IC装置2600。导电材料2621中的每一种可以是金属。替代地，导电材料2621中的每一种可以是其它导电材料。在图28中，形成导电材料2621可包含在位置1021'(图27)中沉积导电材料(例如，钨或其它金属)。如图28中所展示，导电触点1031到1035中的至少一个可通过电介质材料1025和2325中的一个或两个与导电材料2621电分离。然而，导电触点1041不与导电材料2621电分离。导电触点1041可接触(可电耦合到)至少一组(例如，一些或所有)导电材料2621。
图29展示在形成IC装置2600的电容器C的其它元件之后的IC装置2600。举例来说，可形成导电区2930和2940，使得导电区(例如，导电线)2930可接触导电触点1031到1035中的每一个，且导电区(例如，导电线)2940可接触导电触点1041。导电区2930和2940形成为作为一实例的具有如图29中所展示的结构。然而，导电区2930和2940可形成为具有其它结构，使得IC装置2600的电容器C可包含与上文所描述的IC装置100、200、300、400、500、600、700、800和900中的一个的电容器C类似(或与其相同)的元件。在图29中，可通过所属领域的技术人员已知的技术形成用于IC装置2600的额外元件，使得IC装置2600可包含与上文所描述的IC装置100、200、300、400、500、600、700、800和900中的一个类似(或与其相同)的元件。
图30到图34展示根据本文中描述的一些实施例的在形成IC装置3000的方法期间的元件的横截面图。图31展示取自图30的截面线31的IC装置3000的横截面(例如，部分顶视图)。IC装置3000可为IC装置1000的变型。因此，用于形成IC装置1000的方法(上文参看图10到图21所描述)中的一些可用于形成图30到图34的IC装置3000。举例来说，图30中的IC装置3000的元件中的一些可由用于形成图20的IC装置1000的元件的类似或相同的方法形成。因此，为简单起见，IC装置1000与3000之间的类似或相同元件被赋予相同标签，且不重复类似或相同元件的详细描述。下文描述形成IC装置1000(图10到图21)和IC装置3000(图30和图31)的结构和方法的差异。
如图30和图31中所展示，不同于图18中的IC装置1000，图30和图31的装置3000可不包含孔(例如，图18中的IC装置1000的最左孔1050)，除其中导电触点1031到1035所在的孔1050以外。IC装置3000可包含位于相应层级1009到1014中的导电材料3021和位于相应层级1009'到1015'中的电介质材料3022。
电介质材料3022可与电介质材料1022同时形成(例如，在相同方法步骤中形成于相同时间处)。替代地，电介质材料3022可形成于与形成电介质材料1022不同的时间处(例如，在形成所述电介质材料1022之前或之后形成)。电介质材料3022可具有与电介质材料1022相同的材料(例如，二氧化硅SiO2)。替代地，导电材料3021和1021可具有不同的材料。
IC装置3000可包含形成于层级1009到1014中的非易失性存储器单元(未展示)。非易失性存储器单元可以是闪存(例如，3D(三维)NAND)存储器单元。图30中的导电材料3021可以是用于控制对IC装置3000的这些非易失性存储器单元的存取的控制栅极(例如，局部字线)的部分。在图30中，导电材料3021可与导电材料1021同时形成(例如，在相同方法步骤中形成于相同时间处)。替代地，导电材料3021可形成于与形成导电材料1021不同的时间处(例如，在形成所述导电材料1021之前或之后形成)。
导电材料3021和1021可具有相同的导电材料(例如，金属、经导电掺杂的多晶硅或其它导电材料)。替代地，导电材料3021和1021可具有不同的材料。举例来说，导电材料1021可以是金属且导电材料3021可以是经导电掺杂的多晶硅或其它导电材料。
如图30和图31中所展示，IC装置3000可包含开口3041'(例如，裂口或间隙)。开口3041'不含材料。举例来说，开口3041'不含(例如，不包含)导电材料1021和3021和电介质材料1022和3022。这意味着开口3041'可不包含将导电材料3021电连接到导电材料1021的材料。
图32展示在导电触点3241和电介质材料3255形成于开口3241'中之后的IC装置3000。图33展示取自图32的截面线33的IC装置3000的横截面(例如，部分顶视图)。形成导电触点3241以将多种导电材料1021(一些或所有导电材料1021)电连接到彼此。导电触点3241可对应于IC装置600的电容器C的导电触点641(图6A)。在图32中，形成导电触点3241可包含在开口3041'中沉积导电材料。导电触点3241可以是金属、经导电掺杂的多晶硅或其它导电材料。因此，导电触点3241在形成导电触点1031到1035之后形成。
导电触点3241可形成于导电材料1021的边缘处且可接触(可电耦合到)多种导电材料1021(接触一组(一些或所有)导电材料1021)。图32展示其中导电触点3241接触所有导电材料1021的一实例。然而，导电触点3241可接触少于所有导电材料1021。因此，导电触点3241可接触一组导电材料3021，其中所述组导电材料1021可包含所有导电材料1021或少于所有(例如，仅一部分)导电材料1021。
可形成电介质材料3255以将导电触点3241与导电材料3021电分离(电隔离)(其同样意味着将导电材料3021与导电材料1021电分离)。这防止导电材料3021通过导电触点3241电耦合到彼此(例如，防止无意中彼此短路)。电介质材料3255可以是氧化物材料(例如，二氧化硅SiO2)或其它电介质材料。电介质材料3255可在形成导电触点3241之前或之后形成。形成电介质材料3255可包含在开口3041'中沉积电介质材料。
图34展示在形成IC装置3000的电容器C的其它元件之后的IC装置3000。举例来说，可形成导电区3430和3440，使得导电区(例如，导电线)3430可接触导电触点1031到1035中的每一个，且导电区(例如，导电线)3440可接触导电触点3241。导电区3430和3440形成为作为一实例的具有如图34中所展示的结构。然而，导电区3430和3440可形成为具有其它结构，使得IC装置3000的电容器C可包含与上文所描述的IC装置100、200、300、400、500、600、700、800和900中的一个的电容器C类似(或与其相同)的元件。在图34中，可通过所属领域的技术人员已知的技术形成用于IC装置3000的额外元件，使得IC装置3000可包含与上文所描述的IC装置100、200、300、400、500、600、700、800和900中的一个类似(或与其相同)的元件。
上文参看图1A到图34的描述描述了电容器(例如，电容器C)和形成这种电容器的方法。上文所描述的电容器C可形成于半导体装置中(例如，集成在所述半导体装置中)，例如参看图1A到图34的IC装置中的任一个。上文参看图1A到图34所描述的电容器C的一实例也可形成于存储器装置中(例如，集成在所述存储器装置中)，例如下文参看图35到图37描述的存储器装置中的任一个。
图35展示根据本文中描述的一些实施例的包含存储器阵列(或多个存储器阵列)3501a和电容器电路3501b的呈存储器装置3500形式的设备。存储器装置3500可包含上文参看图1A到图34所描述的IC装置中的任一个或可以是其的部分。因此，电容器电路3501b可包含至少一个(例如，仅一个或两个或更多)上文参看图1A到图34所描述的电容器C中的任一个。
在图35中，存储器装置3500可包含非易失性存储器装置。存储器装置3500的实例包含3D(例如，竖直)NAND存储器装置和其它非易失性存储器装置。如图35中所展示，存储器装置3500可包含存储器单元3510、3511、3512和3513，其可为电荷俘获存储器单元(例如，电荷俘获闪存)、浮动栅极存储器单元或其它类型的非易失性存储器单元。如图35中所展示，存储器单元3510、3511、3512和3513可布置于源极(例如，源极线)3591与相应数据线(例如，位线)3570、3571和3572之间的存储器单元串3520、3521和3522中，其可携载对应的信号(例如，位线信号)BL0、BL1和BL2。存储器装置3500可包含选择晶体管3560和3561、控制选择晶体管3560的选择线3580(和信号SGD)和控制选择晶体管3561的选择线3581(和信号SGS)。存储器装置3500可包含控制栅极(例如，字线)3540、3541、3542和3543，其可携载信号(例如，字线信号)WL0、WL1、WL2和WL3，以分别控制对存储器单元3510、3511、3512和3513的存取。
所属领域的普通技术人员可认识到例如存储器装置3500的存储器装置(例如，3DNAND存储器装置)可包含其它组件。然而，这些组件未展示在图35中以便不混淆本文中所描述的实例实施例。
图36展示根据本文中描述的一些实施例的图35的存储器装置3500的部分的结构的侧视图。为简单起见，横截面线(例如，舱口线)从展示于图36中的存储器装置3500的元件中省略。同样为简单起见，图36省略示意性地展示于图35中的存储器装置3500的一些元件(例如，数据线3572和其它元件)。
如图36中所展示，存储器装置3500可包含衬底3690，在所述衬底3690上方可形成存储器单元3510、3511、3512和3513(例如，关于衬底3690竖直地形成)。存储器装置3500包含关于z维度的不同层级3609到3614。层级3609到3614是存储器装置3500的衬底3690与数据线3570和3571之间的内部装置层级。如图36中所展示，存储器单元3510、3511、3512和3513可分别位于(例如，关于衬底3690竖直地位于)层级3610、3611、3612和3613中。
控制栅极3540、3541、3542和3543(分别与存储器单元3510、3511、3512和3513相关联)也可分别位于(例如，关于衬底3690竖直地位于)层级3610、3611、3612和3613中。选择线3580和选择晶体管3560位于层级3614中。选择线3581和选择晶体管3561可位于层级3609中。存储器装置3500还可包含控制栅极3540、3541、3542和3543之间的电介质材料(例如，二氧化硅SiO2)3522，如图36中所展示。
衬底3690可与上文参看图1A到图34所描述的衬底190或1090类似。如图36中所展示，衬底190可包含形成于衬底3690和电荷泵电路3694中的电源控制电路193。图36展示作为一实例的与电源控制电路193分离的电荷泵电路3694。然而，电荷泵电路3694可以是电源控制电路193的部分，使得电容器C可以是电荷泵电路3694的部分且可受电源控制电路193控制。
衬底3690还可包含形成于衬底3690中的电路3696。电路3696可包含感测放大器、页缓冲电路、解码器电路(例如，存取存储器单元3510、3511、3512和3513的行和列存取电路)和例如存储器装置3500的存储器装置的其它电路。
源极3591(例如，源极区)可包含导电材料(例如，导电区)且可形成于衬底3690的部分的上方(例如，通过将导电材料沉积在衬底3690上方)。替代地，源极3591可形成于衬底3690的部分中或形成于其上(例如，通过掺杂衬底3690的部分)。
如图36中所展示，存储器装置3500可包含具有在垂直于衬底3690的方向(例如，存储器装置3500的z方向上的竖直方向)上延伸的长度的柱(导电柱)3650和3651。柱3650和3651中的每一个可包含导电材料(例如，导电通道)以允许导电路径(例如，电流路径)在操作(例如，读取写入或擦除)存储器装置3500期间形成源极3591和相应数据线(例如，数据线3570或3571)。
如图36中所展示，存储器单元3510、3511、3512和3513可沿着相应柱(例如，柱状3650或3651)的不同段定位。控制栅极3540、3541、3542和3543(与相应存储器单元3510、3511、3512和3513相关联)也可沿着相应柱(例如，柱3650或3651)的不同段定位。控制栅极3540、3541、3542和3543中的每一个可用于控制对相应层级上的存储器单元(或多个存储器单元)的存取。举例来说，与信号WL0相关联的控制栅极3540可用于控制对存储器单元3510的存取，且与信号WL1相关联的控制栅极3541可用于控制对存储器单元3511的存取。
电容器电路3501b可包含电容器C。图36展示其中电容器电路3501b的电容器C包含图1A的IC装置100的电容器C的相同元件(给出相同标签)的一实例。如图36中所展示，电路3501b的电容器C可包含位于层级3609到3614中的组件(例如，电容器组件)，其为存储器单元3510、3511、3512和3513的相同层级。举例来说，导电材料121和控制栅极3540、3541、3542和3543可位于层级3609到3614中的相同相应层级中，且电介质材料122和3622可位于层级3609到3614之间的相同相应层级中。导电材料121和控制栅极3540、3541、3542和3543可具有相同的材料或不同的材料。
导电材料121可与控制栅极3540、3541、3542和3543同时形成(例如，在相同方法步骤中形成于相同时间处)。因此，导电材料121和控制栅极3540、3541、3542和3543可具有相同材料(例如，金属)。
在存储器装置3500的替代结构中，导电材料121可形成于不同于形成控制栅极3540、3541、3542和3543的时间的时间处(例如，在形成所述控制栅极之前或之后形成)。在替代结构中，导电材料121可具有与控制栅极3540、3541、3542和3543的材料(或多种材料)不同(或替代地与其相同)的材料(或多种材料)。作为一实例，导电材料121可以是金属且控制栅极3540、3541、3542和3543可以是经导电掺杂的多晶硅或其它导电材料。在另一实例中，控制栅极3540、3541、3542和3543可以是金属且导电材料121可以是经导电掺杂的多晶硅或其它导电材料。
图36展示其中电容器电路3501b的电容器C可包含图1A的IC装置100的电容器C的一实例。然而，图36的电容器电路3501b可包含图34的电容器C，使得控制栅极3540、3541、3542和3543可以是图34的相应导电材料3021的部分(例如，导电材料3021中的四种)，且电介质材料3622可以是图34的相应电介质材料3022的部分(例如，电介质材料3022中的四种)。
上文参看图35和图36的描述提供其中电容器电路3501b的电容器C可包含图1A的电容器C或图34的电容器C的一实例。然而，图36的电容器电路3501b的电容器C可包含上文参看图1A到图34所描述的电容器C中的任一个。
图37展示根据本文中描述的一些实施例的呈存储器装置3700形式的设备的框图。存储器装置3700可包含装置部分3701，其可包含存储器阵列(或多个存储器阵列)3701a和电容器电路3701b。存储器阵列3701a和电容器电路3701b可分别对应于(例如，可包含)上文参看图35和图36所描述的存储器装置3500的存储器阵列3501a和电容器电路3501b。
如图37中所展示，存储器阵列3701a可含有存储器单元3710。存储器单元3710可包含非易失性单元。举例来说，存储器单元3710可以是电荷俘获存储器单元(例如，电荷俘获闪存)、浮动栅极存储器单元或其它类型的非易失性存储器单元。
在存储器装置3700的物理结构中，存储器单元3710可竖直地布置(例如，堆叠在彼此上方)在存储器装置3700的衬底(例如，包含存储器装置3700的IC芯片的半导体衬底)上方的存储器装置3700的不同物理层级中。电容器电路3701b可形成于形成存储器单元3710的相同物理层级中的存储器装置3700的衬底上方。
如图37中所展示，存储器单元3710可布置于块(存储器单元块)中，例如块3701a0和3701a1。块3701a0和3701a1中的每一个可包含多个存储器单元3710。图37展示具有两个块3701a0和3701a1的存储器装置3700。存储器装置3700可具有超过两个块。
如图37中所展示，存储器装置3700可包含存取线(其可包含字线)3750和数据线(其可包含位线)3770。存取线3750可携载信号(例如，字线信号)WL0到WLm。数据线3770可携载信号(例如，位线信号)BL0到BLn。存储器装置3700可使用存取线3750来选择性地存取块3701a0和3701a1且使用数据线3770来选择性地与块3701a0和3701a1的存储器单元3710交换信息(例如，数据)。
存储器装置3700可包含地址寄存器3707以接收线(例如，地址线)3703上的地址信息(例如，地址信号)ADDR。存储器装置3700可包含可解码来自地址寄存器3707的地址信息的行存取电路3708和列存取电路3709。基于解码的地址信息，存储器装置3700可确定在存储器操作期间将存取哪些块3701a0和3701a1的哪些存储器单元3710。存储器装置3700可执行读取操作以读取(例如，感测)存储器单元3710中的信息(例如，预先存储的信息)或写入(例如，编程)操作以存储(例如，编程)存储器单元3710中的信息。存储器装置3700可使用与信号BL0到BLn相关联的数据线3770以提供将存储于存储器单元3710中的信息或获得从存储器单元3710读取(例如，感测)的信息。存储器装置3700也可执行擦除操作以擦除来自块3701a0和3701a1的存储器单元3710中的一些或所有的信息。
存储器装置3700可包含控制单元3718(其可包含例如状态机(例如，有限状态机)、寄存器电路的组件和其它组件)，所述控制单元被配置成基于线3704上的控制信号控制存储器装置3700的存储器操作(例如，读取、写入和擦除操作)。线3704上的控制信号的实例包含一或多个时钟信号和其它信号(例如，芯片启用信号CE#、写入启用信号WE#)以指示存储器装置3700可执行哪个操作(例如，读取、写入或擦除操作)。
存储器装置3700可包含感测和缓冲电路3720，其可包含例如感测放大器和页缓冲电路(例如，数据锁存器)的组件。感测和缓冲电路3720可对来自列存取电路3709的信号BL_SEL0到BL_SELn作出反应。感测和缓冲电路3720可被配置成确定(例如，通过感测)从块3701a0和3701a1的存储器单元3710(例如，在读取操作期间)读取的信息的值且将信息的值提供给线(例如，全局数据线)3775。感测和缓冲电路3720也可被配置成使用线3775上的信号以基于线3775上的信号的值(例如，电压值)(例如，在写入操作期间)确定将存储(例如，编程)于块3701a0和3701a1的存储器单元3710的信息的值(例如，在写入操作期间)。
存储器装置3700可包含输入/输出(I/O)电路3717以交换块3701a0和3701a1的存储器单元3710与线(例如，I/O线)3705之间的信息。线3705上的信号DQ0到DQN可表示从块3701a0和3701a1的存储器单元3710读取或存储于其中的信息。线3705可包含存储器装置3700内的节点或其中可存在存储器装置3700的包装上的引脚(或焊球)。存储器装置3700外部的其它装置(例如，存储器控制器或处理器)可通过线3703、3704和3705与存储器装置3700通信。
存储器装置3700可供电电压，包含供电电压Vcc和Vss。供电电压Vss可在地面电位(例如，具有大约零伏特的值)下操作。供电电压Vcc可包含从例如电池的外部电源或交流电到直流电(AC-DC)转换器电路供应到存储器装置3700的外部电压。
存储器装置3700可包含发电机电路3721以向存储器装置3700的不同部件提供电力(例如，电压)。发电机电路3721可使用供电电压Vcc和Vss以产生可在存储器装置3700的操作(例如，读取、写入和擦除操作)期间使用的额外电压(未展示)。额外电压可比供电电压Vcc和Vss(例如，高于电压Vcc的正电压或低于电压Vss的负电压)更高或更低。举例来说，发电机电路3721可包含与图36的电荷泵电路3694类似的电荷泵电路，且电容器电路3701b可包含至少一个电容器(例如，上文参看图1A到图36所描述的至少一个电容器C)。在这个实例中，发电机电路3721可与电容器电路3701b结合操作以产生高于电压Vcc的泵抽电压。
可编程存储器单元3710中的每一个以存储表示至多一个位(例如，单个位)的值或多个位(例如两个、三个、四个或另一位数)的值的信息。举例来说，可编程存储器单元3710中的每一个以存储表示单个位的二进位值“0”或“1”的信息。单个位/单元有时称为单个层级单元。在另一实例中，可编程存储器单元3710中的每一个以存储表示多个位的值，例如两个位的四个可能的值“00”、“01”、“10”和“11”中的一个、三个位的八个可能的值“000”、“001”、“010”、“011”、“100”、“101”、“110”和“111”中的一个或另一数量的多个位的其它值中的一个的信息。具有存储多个位的能力的单元有时称为多层级单元(或多状态单元)。
存储器装置3700可包含非易失性存储器装置，使得存储器单元3710可在从存储器装置3700断开电力(例如，电压Vcc、Vss或两者)时保留存储于其上的信息。举例来说，存储器装置3700可以是快闪存储器装置，例如NAND闪存(例如，3D NAND)、NOR快闪存储器装置，或另一种存储器装置，例如可变电阻存储器装置(例如，相变存储器装置或电阻RAM(随机存取存储器)装置)。
本领域的普通技术人员可认识到，存储器装置3700可包括其它组件，其中若干未展示于图37中以便不混淆本文中所描述的实例实施例。
存储器装置3700的至少一部分(例如，装置部分3701)可包含与上文参看图1A到图36所描述的装置(例如，IC装置或存储器装置)的结构(例如，电容器C的结构)中的任一个类似或相同的结构。
设备(例如，装置100、1000、2200、2600、3000、3500和3700)和方法(例如，形成IC装置1000、2200、2600和3000的方法)的示例意欲提供各种实施例的结构的通用理解且并不意欲提供可借助本文中所描述的结构的设备的所有元件和特征的完整描述。举例来说，“设备”在本文中指的是装置(例如，装置100、1000、2200、2600、3000、3500和3700中的任一个)或系统(例如，可包含装置100、1000、2200、2600、3000、3500和3700中的任一个法电子物品)。
上文参看图1到图37所描述的组件中的任一个可以数种方式实施，包含通过软件模拟。因此，设备(例如装置100、1000、2200、2600、3000、3500和3700或上文所描述的这些装置中的每一个的部分)皆可在本文中被表征为“多个模块”(或“模块”)。这些模块可包含硬件电路、单处理器和/或多处理器电路、存储器电路、软件程序模块和对象和/或固件和其组合，如对于各种实施例的特定实施方案来说需要和/或适当。举例来说，这些模块可包含于系统操作模拟包中，例如软件电信号模拟包、电力使用和范围模拟包、电容-电感模拟包、电力/散热模拟包、信号发射-接收模拟包，和/或用以操作或模拟各种潜在实施例的操作的软件和硬件的组合。
存储器装置100、1000、2200、2600、3000、3500和3700可包含于设备(例如，电子电路)中，例如高速计算机、通信和信号处理电路、单处理器或多处理器模块、单个或多个嵌入式处理器、多核处理器、消息信息开关以及专用模块，包含多层、多片模块。这些设备可进一步包含作为多种其它设备(例如，电子系统)(例如电视机、移动电话、个人计算机(例如，膝上型计算机、桌上型计算机、手持式计算机、平板计算机等)、工作站、无线电、视频播放器、音频播放器(例如，MP3(动画专家组、音频层3)播放器)、车辆、医疗装置(例如，心脏监视器、血压监视器等)、机顶盒等)内的子组件。
上文参看图1到图6所描述的实施例包含设备和通过所述设备执行操作的方法。设备中的一个包含沿着具有在垂直于存储器装置的衬底的方向上延伸的长度的柱定位的易失存储器单元。易失存储器单元中的每一个包含电容器和至少一个晶体管。电容器包含电容器板。电容器板由柱的半导体材料的部分形成或由通过电介质与柱分离的导电材料形成。描述包含额外设备和方法的其它实施例。
在实施方式和权利要求中，通过术语“中的一个”接合的物品列表可意味着所列物品中的任一种。举例来说，如果列举物品A和B，那么短语“A和B中的一个”意味着仅A或仅B。在另一实例中，如果列出物品A、B和C，那么短语“A、B和C中的一个”意味着仅A；仅B；或仅C。物品A可包含单个元件或多个元件。物品B可包含单个元件或多个元件。物品C可包含单个元件或多个元件。
在实施方式和权利要求中，通过术语“中的至少一个”接合的物品列表可意味着所列物品的任何组合。举例来说，如果列举物品A和B，那么短语“A和B中的至少一个”意味着仅A；仅B；或A和B。在另一实例中，如果列举物品A、B和C，那么短语“A、B和C中的至少一个”意味着仅A；仅B；仅C；A和B(不包含C)；A和C(不包含B)；B和C(不包含A)；或所有的A、B和C。物品A可包含单个元件或多个元件。物品B可包含单个元件或多个元件。物品C可包含单个元件或多个元件。
在实施方式和权利要求中，通过术语“中的一个”接合的物品列表可意味着所列物品中的仅一个。举例来说，如果列举物品A和B，那么短语“A和B中的一个”意味着仅A(不包含B)或仅B(不包含A)。在另一实例中，如果列出物品A、B和C，那么短语“A、B和C中的一个”意味着仅A；仅B；或仅C。物品A可包含单个元件或多个元件。物品B可包含单个元件或多个元件。物品C可包含单个元件或多个元件。
以上描述和附图说明本发明主题的一些实施例，以使所属领域的技术人员能够实践本发明主题的实施例。其它实施例可并入有结构性、逻辑上、电性、工艺以及其它变化。实例仅代表可能的变化。一些实施例的部分和特征可包含在其它实施例的那些部分和特征中，或代替那些部分和特征。在阅读和理解以上描述后，所属领域的技术人员将明白许多其它实施例。

Claims (35)

1.一种集成在半导体装置中的设备，其包括：
导电材料，其位于所述设备的不同层级中；
电介质材料，其位于所述设备的不同层级中，所述导电材料中的一种在所述电介质材料的两种之间，且所述电介质材料中的一种在所述导电材料的两种之间；
第一导电触点，其具有在垂直于所述设备的所述层级的方向上延伸穿过所述导电材料和所述电介质材料的长度，且所述第一导电触点与所述导电材料电分离；
第二导电触点，其具有在垂直于所述设备的所述层级的方向上延伸穿过所述导电材料和所述电介质材料的长度，且所述第二导电触点与所述导电材料电分离；
第三导电触点，其具有在垂直于所述设备的所述层级的方向上延伸穿过所述导电材料和所述电介质材料的长度，且所述第三导电触点与所述导电材料电分离；
导电区，其所位于的层级不同于所述导电材料的层级且不同于所述电介质材料的层级，所述导电区在从所述第一导电触点至所述第二导电触点以及从所述第二导电触点至所述第三导电触点的方向上延伸，且所述导电区与所述第一导电触点、所述第二导电触点和所述第三导电触点直接接触；以及
额外导电触点，其接触所述导电材料中的一组导电材料，其中所述额外导电触点与所述第一导电触点、所述第二导电触点和所述第三导电触点电分离。
2.根据权利要求1所述的设备，其中所述第一导电触点是电容器的第一节点的部分，且所述额外导电触点是所述电容器的第二节点的部分。
3.根据权利要求1所述的设备，其中所述额外导电触点是第一额外导电触点，所述设备进一步包括：
第四导电触点，其具有在垂直于所述设备的所述层级的方向上延伸穿过所述导电材料和所述电介质材料的长度，且所述第四导电触点与所述导电材料电分离；
第二额外导电触点，其接触所述导电材料中的多种导电材料；以及
一个额外导电区，其电耦合到所述第一额外导电触点和所述第二额外导电触点，所述一个额外导电区的延伸方向垂直于从所述第一导电触点至所述第二导电触点的方向。
4.根据权利要求1所述的设备，其中所述导电区是位于所述设备的第一层级的第一导电区，所述设备进一步包括：
第二导电区，其位于所述设备的第二层级中且接触所述额外导电触点，其中所述导电材料和所述电介质材料位于所述第一层级与所述第二层级之间。
5.根据权利要求1所述的设备，其中所述导电区是位于所述设备的第一层级的第一导电区，所述设备进一步包括：
第二导电区，其位于所述设备的第二层级中且接触所述额外导电触点。
6.根据权利要求5所述的设备，其中所述导电材料和所述电介质材料位于所述设备的衬底上，且所述第一层级在所述衬底与所述导电材料和所述电介质材料的组合之间。
7.根据权利要求5所述的设备，其中所述导电材料和所述电介质材料位于所述设备的衬底上，且所述导电材料和所述电介质材料在所述第一层级与所述衬底之间。
8.根据权利要求1所述的设备，其中所述额外导电触点接触一组所述电介质材料。
9.根据权利要求1所述的设备，其中所述一组导电材料包含所有所述导电材料。
10.根据权利要求1所述的设备，其中所述一组导电材料包含少于所有所述导电材料的导电材料。
11.一种集成在半导体装置中的设备，其包括：
位于衬底上方层层错落的多个导电材料层；
多个电介质材料层，其与所述多个导电材料层交错；以及
电容器，其包含，
第一导电柱结构，其形成所述电容器的第一节点，所述第一导电柱结构竖直地延伸穿过所述多个导电材料层中的至少两个导电材料层，所述第一导电柱结构包含竖直地延伸穿过所述多个导电材料层中的所述至少两个导电材料层的多个柱，且所述多个柱彼此之间电耦合；
电容器电介质，其使所述第一导电柱结构与所述多个导电材料层中的所述至少两个导电材料层电分离，所述第一导电柱结构延伸穿过所述多个导电材料层中的所述至少两个导电材料层；
第二导电柱结构，其形成所述电容器的第二节点，所述第二导电柱结构包含第一柱、第二柱和第三柱，所述第一柱、所述第二柱和所述第三柱中的每一个竖直地延伸穿过所述多个导电材料层中的第一导电材料层和所述多个导电材料层中的第二导电材料层，其中所述第一柱接触于所述多个导电材料层中的所述第一导电材料层和所述第二导电材料层，所述第二柱接触于所述多个导电材料层中的所述第一导电材料层和所述第二导电材料层，所述第三柱接触于所述多个导电材料层中的所述第一导电材料层和所述第二导电材料层，其中所述第二导电柱结构的所述第一柱、所述第二柱和所述第三柱中的每一个与所述第一导电柱结构的所述多个柱电分离，且其中从所述第二导电柱结构的所述第一柱至所述第二导电柱结构的所述第二柱的方向垂直于从所述第一导电柱结构的第一柱至所述第一导电柱结构的第二柱的方向。
12.根据权利要求11所述的设备，其中所述第一导电柱结构的多个柱以及所述第二导电柱结构的所述第一柱、所述第二柱和所述第三柱包含经导电掺杂的多晶硅。
13.一种集成在半导体装置中的设备，其包括：
导电材料，其位于所述设备的不同层级中；
电介质材料，其位于所述设备的不同层级中，所述导电材料中的一种在所述电介质材料的两种之间，且所述电介质材料中的一种在所述导电材料的两种之间；
第一多个导电触点，所述第一多个导电触点中的每一个具有在垂直于所述设备的所述层级的方向上延伸穿过所述导电材料和所述电介质材料的长度，所述第一多个导电触点中的每一个通过不同于所述电介质材料的额外电介质材料与所述导电材料分离；
第二多个导电触点，所述第二多个导电触点中的每一个具有在垂直于所述设备的所述层级的所述方向上延伸穿过所述导电材料和所述电介质材料的长度，所述第二多个导电触点中的每一个接触一组所述导电材料，其中所述第二多个导电触点与所述第一多个导电触点电分离；
第一导电区，其在所述第一多个导电触点中的每一个的端部处与所述第一多个导电触点中的每一个直接接触，所述第一多个导电触点包括第一导电触点、第二导电触点和第三导电触点，且所述第一导电区在从所述第一导电触点至所述第二导电触点以及从所述第二导电触点至所述第三导电触点的方向上延伸；和
第二导电区，其在所述第二多个导电触点中的每一个的端部处与所述第二多个导电触点中的每一个直接接触。
14.根据权利要求13所述的设备，其进一步包括：
第一多个额外导电触点，所述第一多个额外导电触点中的每一个具有在垂直于所述设备的所述层级的所述方向上延伸穿过所述导电材料和所述电介质材料的长度，所述第一多个额外导电触点中的每一个通过第二额外电介质材料与所述导电材料分离，所述第一多个额外导电触点电耦合到所述第一多个导电触点；和
第一额外导电区，其接触所述第一多个额外导电触点和所述第一导电区。
15.根据权利要求13所述的设备，其进一步包括：
第一孔，其延伸穿过所述导电材料和所述电介质材料，其中所述第一多个导电触点中的每一个包含所述第一孔中的孔内部的部分；和
第二孔，其延伸穿过所述导电材料和所述电介质材料，其中所述第二多个导电触点中的每一个包含所述第二孔中的孔内部的部分。
16.根据权利要求13所述的设备，其中所述导电材料是金属。
17.根据权利要求13所述的设备，其中所述第一多个导电触点是多晶硅。
18.根据权利要求13所述的设备，其中所述第一导电区和所述第二导电区位于所述设备的相同层级中。
19.根据权利要求13所述的设备，其中所述第一导电区和所述第二导电区位于所述设备的不同层级中。
20.一种集成在半导体装置中的设备，其包括：
衬底；
第一存储器单元，其位于所述设备的第一层级中和所述衬底上；
第二存储器单元，其位于所述设备的第二层级中和所述衬底上；
第一导电材料，其位于所述第一层级中；
第二导电材料，其位于所述第二层级中；
电介质材料，其位于所述第一导电材料与所述第二导电材料之间；
第一导电触点，其具有在垂直于所述衬底的方向上延伸的长度，所述第一导电触点与所述第一导电材料和所述第二导电材料电分离；
第二导电触点，其具有在垂直于所述衬底的方向上延伸的长度，所述第二导电触点与所述第一导电材料和所述第二导电材料电分离；
第三导电触点，其具有在垂直于所述衬底的方向上延伸的长度，所述第三导电触点与所述第一导电材料和所述第二导电材料电分离；
导电区，其所位于的层级不同于所述第一导电材料和所述第二导电材料的层级且不同于所述电介质材料的层级，所述导电区在从所述第一导电触点至所述第二导电触点以及从所述第二导电触点至所述第三导电触点的方向上延伸，且所述导电区与所述第一导电触点、所述第二导电触点和所述第三导电触点直接接触；以及
额外导电触点，其接触所述第一导电材料和所述第二导电材料，其中所述额外导电触点与所述第一导电触点、所述第二导电触点和所述第三导电触点电分离。
21.根据权利要求20所述的设备，其中所述第一导电触点和所述第二导电触点是所述设备的电容器的部分。
22.根据权利要求20所述的设备，其中所述衬底包含电荷泵电路，且所述第一导电触点和所述第二导电触点耦合到所述电荷泵电路。
23.根据权利要求20所述的设备，其进一步包括：
第一控制栅极，其位于所述第一层级中；和
第二控制栅极，其位于所述第二层级中，其中所述第二导电触点位于所述第一导电材料的边缘与所述第一控制栅极之间和所述第二导电材料的边缘与所述第二控制栅极之间。
24.根据权利要求20所述的设备，其进一步包括：
额外电介质材料，其在所述第一导电触点与所述导电材料中的每一种之间和所述第一导电触点与所述电介质材料之间。
25.根据权利要求21所述的设备，其进一步包括电荷泵电路，且其中所述电容器是所述电荷泵电路的部分。
26.一种用于形成半导体装置的方法，其包括：
在装置的不同层级中形成导电材料和电介质材料，使得所述导电材料中的一种在所述电介质材料的两种之间，且所述电介质材料中的一种在所述导电材料的两种之间；
形成第一导电触点，其具有在垂直于所述装置的所述层级的方向上延伸穿过所述导电材料和所述电介质材料的长度，形成所述第一导电触点以使得所述第一导电触点与所述导电材料电分离；
形成第二导电触点，其具有在垂直于所述装置的所述层级的方向上延伸穿过所述导电材料和所述电介质材料的长度，所述第二导电触点经形成以使得所述第二导电触点与所述导电材料电分离；
形成第三导电触点，其具有在垂直于所述装置的所述层级的方向上延伸穿过所述导电材料和所述电介质材料的长度，所述第三导电触点经形成以使得所述第三导电触点与所述导电材料电分离；
形成导电区，所述导电区所位于的层级不同于所述导电材料的层级且不同于所述电介质材料的层级，所述导电区经形成以使得所述导电区在从所述第一导电触点至所述第二导电触点以及从所述第二导电触点至所述第三导电触点的方向上延伸，且使得所述导电区与所述第一导电触点、所述第二导电触点和所述第三导电触点直接接触；以及
形成额外导电触点，使得所述第二导电触点接触所述导电材料中的一组导电材料，其中所述额外导电触点与所述第一导电触点、所述第二导电触点和所述第三导电触点电分离。
27.根据权利要求26所述的方法，其中所述导电材料在形成所述第一导电触点之后形成。
28.根据权利要求26所述的方法，其中所述导电材料在形成所述第一导电触点之前形成。
29.根据权利要求26所述的方法，其中所述第一导电触点和所述第二导电触点同时形成。
30.根据权利要求26所述的方法，其中所述额外导电触点在形成所述第一导电触点之后形成。
31.一种用于形成半导体装置的方法，其包括：
在装置的不同层级中形成第一电介质材料和第二电介质材料，使得所述第一电介质材料中的一种在所述第二电介质材料的两种之间，且所述第二电介质材料中的一种在所述第一电介质材料的两种之间；
形成穿过所述第一电介质材料和所述第二电介质材料的孔；
在所述孔的壁上形成额外电介质材料；
将第一组所述额外电介质材料保持在第一组所述孔中；
从第二组所述孔去除第二组所述额外电介质材料；
在所述第一组孔中形成第一多个导电触点；
在所述第二组孔中形成第二多个导电触点；
在含有所述第一电介质材料的位置处去除所述第一电介质材料；
在已去除所述第一电介质材料的所述位置处形成导电材料，其中形成所述导电材料在已去除所述第一电介质材料之后进行；以及
所述方法进一步包括：
形成第一导电区，使得所述第一导电区在所述第一多个导电触点中的每一个的端部处与所述第一多个导电触点中的每一个直接接触，所述第一多个导电触点包括第一导电触点、第二导电触点和第三导电触点，且所述第一导电区在从所述第一导电触点至所述第二导电触点以及从所述第二导电触点至所述第三导电触点的方向上延伸；
形成第二导电区，使得所述第二导电区在所述第二多个导电触点中的每一个的端部处与所述第二多个导电触点中的每一个直接接触；以及
其中所述第二多个导电触点与所述第一多个导电触点电分离。
32.根据权利要求31所述的方法，其进一步包括：
在其中已去除所述第一电介质材料的所述位置的材料的壁上形成第三电介质材料，其中形成所述第三电介质材料在已去除所述第一电介质材料之后和形成所述导电材料之前进行，其中，
所述导电材料通过所述额外电介质材料和所述第三电介质材料与所述第一多个导电触点分离。
33.根据权利要求31所述的方法，其进一步包括：
在其中已去除所述第一电介质材料的所述位置的材料的壁上形成第三电介质材料，其中形成所述第三电介质材料在已去除所述第一电介质材料之后和形成所述导电材料之前进行；
从所述第二多个导电触点的壁去除一组所述第三电介质材料，其中，
所述导电材料通过所述额外电介质材料和所述第三电介质材料与所述第一多个导电触点分离，且至少一组导电材料接触所述第二多个导电触点。
34.一种用于形成半导体装置的方法，其包括：
在装置的不同层级中形成第一电介质材料和第二电介质材料，使得所述第一电介质材料中的一种在所述第二电介质材料的两种之间，且所述第二电介质材料中的一种在所述第一电介质材料的两种之间；
形成穿过所述第一电介质材料和所述第二电介质材料的孔；
在所述孔的壁上形成额外电介质材料；
在所述孔中形成第一多个导电触点；
在含有所述第一电介质材料的位置处去除所述第一电介质材料；
在去除所述第一电介质材料之后在所述位置处形成导电材料；
形成第二导电触点，使得所述第二导电触点接触所述导电材料中的一组导电材料；以及
所述方法进一步包括：
形成第一导电区，使得所述第一导电区在所述第一多个导电触点中的每一个的端部处与所述第一多个导电触点中的每一个直接接触，所述第一多个导电触点包括第一导电触点、第二导电触点和第三导电触点，且所述第一导电区在从所述第一导电触点至所述第二导电触点以及从所述第二导电触点至所述第三导电触点的方向上延伸；
形成第二导电区，使得所述第二导电区与所述第二导电触点直接接触；以及
其中所述第二导电触点与所述第一多个导电触点电分离。
35.根据权利要求34所述的方法，其中所述第二导电触点在形成所述第一多个导电触点之后形成。
CN201810996618.6A 2017-08-29 2018-08-29 具有延伸穿过导电层的竖直触点的电容器 Active CN109427973B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/689,735 2017-08-29
US15/689,735 US11489038B2 (en) 2017-08-29 2017-08-29 Capacitors having vertical contacts extending through conductive tiers

Publications (2)

Publication Number Publication Date
CN109427973A CN109427973A (zh) 2019-03-05
CN109427973B true CN109427973B (zh) 2023-04-07

Family

ID=65437811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810996618.6A Active CN109427973B (zh) 2017-08-29 2018-08-29 具有延伸穿过导电层的竖直触点的电容器

Country Status (2)

Country Link
US (2) US11489038B2 (zh)
CN (1) CN109427973B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102685508B1 (ko) * 2019-07-23 2024-07-17 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20210041882A (ko) 2019-10-08 2021-04-16 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조방법
US11404533B2 (en) * 2020-08-18 2022-08-02 Nanya Technology Corporation Capacitance structure and manufacturing method thereof
US11437097B2 (en) 2020-12-09 2022-09-06 Micron Technology, Inc. Voltage equalization for pillars of a memory array
JP2022181756A (ja) * 2021-05-27 2022-12-08 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4221047A (en) * 1979-03-23 1980-09-09 International Business Machines Corporation Multilayered glass-ceramic substrate for mounting of semiconductor device
US4245273A (en) * 1979-06-29 1981-01-13 International Business Machines Corporation Package for mounting and interconnecting a plurality of large scale integrated semiconductor devices
US4328530A (en) * 1980-06-30 1982-05-04 International Business Machines Corporation Multiple layer, ceramic carrier for high switching speed VLSI chips
US4302625A (en) * 1980-06-30 1981-11-24 International Business Machines Corp. Multi-layer ceramic substrate
US4407007A (en) * 1981-05-28 1983-09-27 International Business Machines Corporation Process and structure for minimizing delamination in the fabrication of multi-layer ceramic substrate
US4478677A (en) * 1983-12-22 1984-10-23 International Business Machines Corporation Laser induced dry etching of vias in glass with non-contact masking
US4622058A (en) * 1984-06-22 1986-11-11 International Business Machines Corporation Formation of a multi-layer glass-metallized structure formed on and interconnected to multi-layered-metallized ceramic substrate
US5917707A (en) * 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
JP2610487B2 (ja) * 1988-06-10 1997-05-14 株式会社日立製作所 セラミック積層回路基板
US5177670A (en) * 1991-02-08 1993-01-05 Hitachi, Ltd. Capacitor-carrying semiconductor module
US5583359A (en) * 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
JP2812358B2 (ja) * 1996-03-18 1998-10-22 日本電気株式会社 Ｌｓｉパッケージおよびｌｓｉパッケージ製造方法
US9054094B2 (en) * 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US6088215A (en) * 1997-11-03 2000-07-11 Motorola, Inc. Capacitor and method of manufacture
US6187694B1 (en) * 1997-11-10 2001-02-13 Intel Corporation Method of fabricating a feature in an integrated circuit using two edge definition layers and a spacer
US6072690A (en) * 1998-01-15 2000-06-06 International Business Machines Corporation High k dielectric capacitor with low k sheathed signal vias
KR100304285B1 (ko) * 1998-08-27 2001-11-02 박종섭 확산장벽이 구비된 적층 캐패시터
TW428248B (en) * 1999-09-30 2001-04-01 Taiwan Semiconductor Mfg Structure and method of metal conductive layer and dielectric layer
US6327134B1 (en) * 1999-10-18 2001-12-04 Murata Manufacturing Co., Ltd. Multi-layer capacitor, wiring board, and high-frequency circuit
US7176565B2 (en) * 2001-12-03 2007-02-13 Intel Corporation Capacitors having separate terminals on three or more sides
JP4548571B2 (ja) * 2002-10-08 2010-09-22 日本特殊陶業株式会社 積層コンデンサの製造方法
JP3901697B2 (ja) * 2004-03-19 2007-04-04 Ｔｄｋ株式会社 積層コンデンサ
US7566974B2 (en) * 2004-09-29 2009-07-28 Sandisk 3D, Llc Doped polysilicon via connecting polysilicon layers
TWI271754B (en) * 2006-02-16 2007-01-21 Jmicron Technology Corp Three-dimensional capacitor structure
JP4854345B2 (ja) * 2006-03-16 2012-01-18 富士通株式会社 コンデンサシート及び電子回路基板
US9693841B2 (en) * 2007-04-02 2017-07-04 Ension, Inc. Surface treated staples, sutures and dental floss and methods of manufacturing the same
US8669658B2 (en) * 2007-07-24 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Crosstalk-free WLCSP structure for high frequency application
KR100925623B1 (ko) * 2007-08-31 2009-11-06 삼성전기주식회사 적층형 칩 커패시터 및 이를 구비한 회로기판 장치 및회로기판
US8378450B2 (en) * 2009-08-27 2013-02-19 International Business Machines Corporation Interdigitated vertical parallel capacitor
KR20130070153A (ko) 2011-12-19 2013-06-27 에스케이하이닉스 주식회사 반도체 장치의 캐패시터, 레지스터, 메모리 시스템 및 이들의 제조 방법
TWI443698B (zh) * 2012-09-13 2014-07-01 Ind Tech Res Inst 去耦合元件及其製造方法
KR102169865B1 (ko) * 2013-09-27 2020-10-26 에스케이하이닉스 주식회사 반도체 장치
EP3100292A4 (en) * 2014-01-28 2017-10-11 Telefonaktiebolaget LM Ericsson (publ) Capacitor structure and capacitor using the same
US9524964B2 (en) * 2014-08-14 2016-12-20 Xilinx, Inc. Capacitor structure in an integrated circuit
CN107431063B (zh) 2015-06-15 2020-03-31 桑迪士克科技有限责任公司 与三维存储器器件集成的无源器件

Also Published As

Publication number Publication date
CN109427973A (zh) 2019-03-05
US20230031083A1 (en) 2023-02-02
US20190067412A1 (en) 2019-02-28
US11489038B2 (en) 2022-11-01

Similar Documents

Publication Publication Date Title
US10354730B2 (en) Multi-deck memory device with access line and data line segregation between decks and method of operation thereof
CN109427973B (zh) 具有延伸穿过导电层的竖直触点的电容器
US10354734B2 (en) Memory device including multiple gate-induced drain leakage current generator circuits
CN109690772B (zh) 包含多个选择门及不同偏压条件的存储器装置
US10181341B1 (en) Memory device including current generator plate
US9437253B2 (en) Memory devices having data lines included in top and bottom conductive lines
US11785787B2 (en) 3D vertical nand memory device including multiple select lines and control lines having different vertical spacing
US11605588B2 (en) Memory device including data lines on multiple device levels
EP1349174A2 (en) Memory embedded logic integrated circuit mounting memory circuits having different performances on the same chip
US11682581B2 (en) Memory device including self-aligned conductive contacts
KR20230009509A (ko) 3차원 메모리 장치의 판독 시간을 개선하는 기법
JP2024527040A (ja) メモリセルストリングならびに別個の読み出し及び書き込み制御ゲートを有するメモリデバイス
CN117156856A (zh) 包含高纵横比导电触点的存储器装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant