JP4854345B2 - コンデンサシート及び電子回路基板 - Google Patents

コンデンサシート及び電子回路基板 Download PDF

Info

Publication number
JP4854345B2
JP4854345B2 JP2006072739A JP2006072739A JP4854345B2 JP 4854345 B2 JP4854345 B2 JP 4854345B2 JP 2006072739 A JP2006072739 A JP 2006072739A JP 2006072739 A JP2006072739 A JP 2006072739A JP 4854345 B2 JP4854345 B2 JP 4854345B2
Authority
JP
Japan
Prior art keywords
electrode
thin film
electrodes
capacitor
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006072739A
Other languages
English (en)
Other versions
JP2007250867A (ja
Inventor
浩一 倉光
和男 藤田
昇 出原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006072739A priority Critical patent/JP4854345B2/ja
Priority to US11/501,065 priority patent/US7709929B2/en
Publication of JP2007250867A publication Critical patent/JP2007250867A/ja
Application granted granted Critical
Publication of JP4854345B2 publication Critical patent/JP4854345B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10666—Plated through-hole for surface mounting on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0455—PTH for surface mount device [SMD], e.g. wherein solder flows through the PTH during mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Description

本発明はコンデンサシート及び電子回路基板に係り、特に通信機器をはじめ一般電子機器の電子回路基板におけるＬＳＩ等のノイズを除去するコンデンサシート及び電子回路基板に関するものである。
本発明は、電子機器に搭載されるＬＳＩなど電子部品の高周波及び低周波ノイズを除去するために利用される。ノイズは電子部品の誤動作を発生させる原因となるだけでなく、周囲の電子部品などにも影響を及ぼす原因となるため、性能とコストが両立したノイズ除去手法が求められている。
図１は、ＬＳＩ等のノイズ除去を必要とする通信装置の一例を示している。同図に示す通信装置１０１は、ＬＳＩが搭載された電子回路基板１０２ａを有する複数のプラグインユニット１０２と、これらプラグインユニット１０２が挿設されるサブラック１０３とからなり、このサブラック１０３はサブラック搭載架１０４に格納される。
この通信装置１０１では、プラグインユニット１０２がサブラック１０３に挿入され、プラグインユニット１０２のコネクタ１０２ｂとサブラック１０３の内部に備えられたバックプレーンコネクタ（図示略）とが接続され、プラグインユニット１０２とサブラック１０３とが電気的に結合される。
図２及び図３は、従来の電子回路基板１０２ａを適用したプラグインユニット１０２を示している。図２（Ａ）はプラグインユニット１０２の背面図であり、図２（Ｂ）はプラグインユニット１０２の正面図である。また、図３（Ａ）は図２（Ａ）の矢印Ａで示す領域を拡大して示す図であり、図３（Ｂ）は図２（Ｂ）の矢印Ｂで示す領域を拡大して示す図である。
各図に示すように、従来では電子回路基板１０２ａのＬＳＩ１０５が配設された領域の近傍及びＬＳＩ１０５が配設された背面側に、ノイズを除去するためのコンデンサ１０６（高周波用コンデンサチップ及び低周波数用コンデンサチップ）を多数搭載していた。
ＬＳＩ１０５の高速動作化に伴い、ＬＳＩ電極の高周波ノイズへの対応が大きな課題となってきており、従来では高周波特性の良いチップコンデンサをＬＳＩ１０５の電源端子電極近傍に搭載することによりこれに対応していた。
しかしながら、電子回路基板１０２ａ上の電子回路の高密度搭載により、十分な数量及び十分な容量のコンデンサ１０６を搭載することが困難になっている。更に、搭載したコンデンサ１０６は、高密度搭載された周辺の電子回路、ＬＳＩ１０５の電源及びグランド端子電極近傍の引き出し配線や貫通穴等により、ＬＳＩ１０５の端子電極までの接続配線長が長くなり、接続配線の抵抗成分及びインダクタンス成分が無視できなくなり電気特性を満足することが困難になっている。
実際、ＬＳＩ１０５の近傍領域を少しでも確保し、コンデンサ１０６をなるべく短い配線で多数搭載しているが、搭載数が増えると搭載する部材費及び加工費が上がり、高コスト化を招くと共に、故障率も増加し信頼性低下を招くことになる。
図４は、コンデンサの周波数特性を表した図である。通常、高周波ノイズ対応用のコンデンサとしては、共振周波数が高く、ＥＳＲ及びＥＳＬが小さいものを用いる。ここで上記したとおり、コンデンサ１０６とＬＳＩ１０５の端子電極までの接続配線長が長くなると、接続配線の持つ抵抗分（ＥＳＲ）及びインダクタンス分（ＥＳＬ）の影響が加わり、本来期待する電気特性を満足することが困難となってくる。
近年、これらの問題点を解決しうる方法として、特許文献１，２に開示されるようなコンデンサシートを用いることが提案されている。
特開２００２−２５８５６号公報 特開２００２−８３８９２号公報
しかしながら、従来の特許文献１，２に開示された従来のコンデンサシートでは、各ＬＳＩのピン配列（信号、電源、グランドの端子電極配列）に依存した専用のシートになり汎用性を持たすことができないという問題点があった。また、１つの特定電源と１つの特定グランド間でコンデンサを形成するシート構成となっているため、複数の電源を有するＬＳＩには対応できないという問題点もあった。
本発明は上記の点に鑑みてなされたものであり、電子装置（ＬＳＩ）の高速化及び電子回路基板の高密度化がされても、確実にノイズ除去を行いうるコンデンサシート及び電子回路基板を提供することを目的とする。
上記の課題は、第１の観点からは、
電子装置に付帯して設けられるコンデンサシートであって、
複数の第１の貫通電極と、
前記第１の貫通電極と電気的に絶縁された複数の第２の貫通電極と、
前記第１の貫通電極と電気的に接続されると共に前記第２の貫通電極と絶縁された第１の導体薄膜と、
前記第２の貫通電極と電気的に接続されると共に前記第１の貫通電極と絶縁されており、前記第１の導体薄膜と誘電体層を介して対向するよう配設された第２の導体薄膜とを有し、
複数の前記第１の貫通電極の内、一の前記第１の貫通電極に形成された前記第１の導体薄膜と、他の前記第１の貫通電極に形成された前記第１の導体薄膜とを互いに独立した構成とし、
複数の前記第２の貫通電極の内、一の前記第２の貫通電極に形成された前記第２の導体薄膜と、他の前記第２の貫通電極に形成された前記第２の導体薄膜とを互いに独立した構成とし、
前記第１の貫通電極の上端部及び下端部と、前記第２の貫通電極の下端部を外部接続電極とし、
前記第１の貫通電極を構成する第１の貫通穴の内径を、前記電子装置の端子電極が挿入しうる大きさとし、
前記第２の貫通電極を構成する第２の貫通穴の内径を、前記第１の貫通穴の内径よりも小さく設定したこと、を特徴とするコンデンサシートにより解決することができる。
本発明によれば、第１及び第２の貫通電極に対して第１及び第２の導体薄膜を任意の数及び任意の面積で個々の貫通電極毎に独立して形成することが可能となるため、各貫通電極間に十分な静電容量を付与することができる。また、電子装置と電子回路基板問にコンデンサを形成するため、配線距離が短くなり高周波成分のノイズ除去能力を向上させることができる。
次に、本発明を実施するための最良の形態について図面と共に説明する。
図５乃至図１４は、本発明の第１実施例であるコンデンサシート及び電子回路基板を説明するための図である。図５乃至図８は、ＬＳＩ１（電子装置）をコンデンサシート３Ａを介して電子回路基板２Ａに実装する構成を説明するための図であり、図９乃至図１４はコンデンサシート３Ａの具体的構成を説明するための図である。
本実施例で対象とするＬＳＩ１は高速化されたものであり、またパッケージの下面（実装面）には複数の端子電極１１が配設された構成とされている。この端子電極１１は、例えばはんだボールにより構成されている。
このＬＳＩ１は、コンデンサシート３Ａを介して電子回路基板２Ａに実装される。電子回路基板２Ａは、複数の導体層２２ａ，２２ｂ（総称する場合は、導体層２２という）と絶縁体層２１が積層された積層回路基板である。導体層２２ａは電源電位を有し、また導体層２２ｂはグランド電位を有するよう構成されている。この電子回路基板２Ａは、複数の第１の基板電極２３及び第２の基板電極２４が形成されている。
第１及び第２の基板電極２３，２４は絶縁体層２１，導体層２２を貫通して形成されており、その上端部にパッド部２３ａ，２４ａが形成されると共に下端部にパッド部２３ｂ，２４ｂが形成されている（図８に詳しい）。この電子回路基板２Ａのパッド部２３ａには、後述するコンデンサシート３Ａの第１の貫通電極３３Ａが電気的に接続され、パッド部２４ａにはコンデンサシート３Ａの第２の貫通電極３４Ａが電気的に接続される。
また、本実施例では、第１の基板電極２３の形成位置は、ＬＳＩ１の端子電極１１の配設位置と対応するよう設定されている。更に、第１の基板電極２３の配設位置と、第２の基板電極２４の配設位置は、隣接する４個の第１の基板電極２３を選定した場合、第２の基板電極２４はこの４個の第１の基板電極２３の各対角線の交差する位置（即ち、中心位置）に位置するよう設定されている。また、隣接する４個の第２の基板電極２４を選定した場合、第１の基板電極２３はこの４個の第２の基板電極２４の各対角線の交差する位置（即ち、中心位置）に位置するよう設定されている。
続いて、コンデンサシート３Ａについて説明する。
コンデンサシート３Ａは、大略すると第１の貫通電極３３Ａ、第２の貫通電極３４Ａ、及び積層体本体４０（第１の導体薄膜３５Ａ、第２の導体薄膜３６Ａ、及び誘電体層３９等によりなる）等により構成されている。第１の貫通電極３３Ａは積層体本体４０を貫通して形成されており、ポリイミド等の誘電体層３９に形成された第１の貫通穴３７の内周に例えば金メッキ（これに限定されるものではない）を施した構成とされている。
第２の貫通導体３４Ａは積層体本体４０を貫通して形成されており、第１の貫通電極３３Ａと異なる位置にこれと絶縁するよう設けられている。この第２の貫通導体３４Ａも、誘電体層３９に形成された第２の貫通穴３８の内周に例えば金メッキ（これに限定されるものではない）を施した構成とされている。
この第１及び第２の貫通電極３３Ａ，３４Ａは、誘電体層３９を貫通して形成されているため、その上端部及び下端部は誘電体層３９の上面及び下面から露出して外部接続端子として機能するよう構成されている。
また、第１の貫通穴３７の内径は、ＬＳＩ１に設けられている端子電極１１の直径と略等しく設定されており、後述するように端子電極１１が第１の貫通穴３７内に挿入された際、端子電極１１が第１の貫通穴３７と電気的に接続されるよう構成されている。尚、第２の貫通穴３８の内径は、端子電極１１とは関係付けされておらず、第１の貫通穴３７よりも小径とされている。
更に、第１の貫通電極３３Ａの形成位置は電子回路基板２Ａに形成された第１の基板電極２３と対応するよう、また第２の貫通電極３４Ａの形成位置は電子回路基板２Ａに形成された第２の基板電極２４の形成位置と対応するよう設定されている。よって、コンデンサシート３Ａを電子回路基板２Ａ上に搭載することにより、第１の貫通電極３３Ａは第１の基板電極２３と電気的に接続し、第２の貫通電極３４Ａは第２の基板電極２４と電気的に接続する。
従って本実施例では、第１の貫通電極３３Ａの配設位置と、第２の貫通電極３４Ａの配設位置は、隣接する４個の第１の貫通電極３３Ａを選定した場合、第２の貫通電極３４Ａはこの４個の第１の貫通電極３３Ａの各対角線の交差する位置（即ち、中心位置）に位置するよう設定されている。また、隣接する４個の第２の貫通電極３４Ａを選定した場合、第１の貫通電極３３Ａはこの４個の第２の貫通電極３４Ａの各対角線の交差する位置（即ち、中心位置）に位置するよう設定されている。
一方、第１の貫通電極３３Ａは、複数（本実施例では５枚）の第１の導体薄膜３５Ａが設けられている。図１２及び図１３（Ａ）に示すように、この第１の導体薄膜３５Ａは第１の貫通電極３３Ａと電気的に接続した構成とされており、またその形状は平面視で略矩形状とされている。この第１の導体薄膜３５Ａは、誘電体層３９を間に挟んで積層されており、その延在方向は第１の貫通電極３３Ａの軸方向（図１４における上下方向）に対して直交する面方向とされている。よって、各第１の導体薄膜３５Ａは、それぞれが平行となる。
第２の貫通電極３４Ａは、複数（本実施例では４枚）の第２の導体薄膜３６Ａが設けられている。この第２の導体薄膜３６Ａは第２の貫通電極３４Ａと電気的に接続されており、その形状は平面視で矩形の四隅位置を湾曲状に面取りした形状とされている。この第２の導体薄膜３６Ａは、誘電体層３９を間に挟んで積層されており、その延在方向は第２の貫通電極３４Ａの軸方向（図１４における上下方向）に対して直交する面方向とされている。よって、各第２の導体薄膜３６Ａは、それぞれが平行となる。
また、図１２及び図１４に示すように、上記した第１の導体薄膜３５Ａと第２の導体薄膜３６Ａは、その間に誘電体層３９を介在させながら積層され、これにより積層体本体４０が形成される。即ち、各第１の導体薄膜３５Ａと第２の導体薄膜３６Ａは、誘電体層３９を介して対向した構成とされている。従って、対向する一対の第１の導体薄膜３５Ａと第２の導体薄膜３６Ａ及び両者間に介在する誘電体層３９は、コンデンサを形成する。
本実施例では、上記のように５枚の第１の導体薄膜３５Ａの間に４枚の第２の導体薄膜３６Ａが対するよう入り込みコンデンサを形成するため、合計８個のコンデンサが形成される（図１４参照）。従って、第１の導体薄膜３５Ａと第２の導体薄膜３６Ａの形成枚数を変化させることにより、第１の貫通電極３３Ａと第２の貫通電極３４Ａとの間に形成されるコンデンサの数を変化させることができる。
続いて、図１３（Ｂ）を主に用いて、上記のように構成されるコンデンサの静電容量（コンデンサ容量）について説明する。ここでは、１本の第２の貫通電極３４Ａと、その外側に位置する４本の第１の貫通電極３３Ａとの間に形成されるコンデンサの静電容量を求めることとする。
図１３（Ｂ）に示すように、第２の貫通電極３４Ａと電気的に接続した第２の導体薄膜３６Ａは、４本の第１の貫通電極３３Ａにそれぞれ接続した第１の導体薄膜３５Ａと同時に対向する。図１３（Ｂ）では、平面視で第１の導体薄膜３５Ａと第２の導体薄膜３６Ａとが対向する部分を斜線で示している。本実施例では、この第２の導体薄膜３６Ａと各第１の導体薄膜３５Ａとが対向する面積（以下、この面積をSとする）は、全て等しくなっている。
そして、図１４に示すように、積層方向に対する一対の第１の導体薄膜３５Ａと第２の導体薄膜３６Ａとの離間距離をdとし、第１の導体薄膜３５Ａと第２の導体薄膜３６Ａとの間に介在する誘電体層３９の比誘電率をεrとし、誘電率をε0とすると、４箇所ある対向位置の内、一つの対向位置（例えば、図１３（Ｂ）に矢印Ｆで示す対向位置）の静電容量C１は、C１＝ε0×εr×S／dにより求められる。
ここで、１つの第２の導体薄膜３６Ａには４つの第１の導体薄膜３５Ａが対向しているため、平面視ではコンデンサC１が４つ並列していることになる。従って、１枚の第２の導体薄膜３６Ａにおける総コンデンサ容量CＴ１は、CＴ１＝（ε0×εr×S／d）×４となる。また図１４に示すように、コンデンサシート３Ａは導体薄膜３５Ａ，３６Ａを交互に積層した構成とされており、この積層数により形成されるコンデンサの静電容量は変化する。
具体的には、積層数量が多ければ、コンデンサ数が並列的に多くなり、総静電容量も増大する。いま、導体薄膜３５Ａ，３６Ａにより形成されるコンデンサ数がｎ（整数）であったとすると、総静電容量Ｃは、C＝ＣＴ１＋CＴ２＋ …＋CＴnとなる。
上記の構成とされたＬＳＩ１、電子回路基板２Ａ、及びコンデンサシート３Ａは、次の手順で一体化する。先ず、電子回路基板２Ａの上面に位置するパッド部２３ａ，２４ａにペースト状のはんだを塗布する。
続いて、第１の貫通電極３３Ａと第１の基板電極２３が接続され、かつ第２の貫通電極３４Ａと第２の基板電極２４が接続されるよう位置決めし、コンデンサシート３Ａを電子回路基板２Ａ上に搭載する。そして、この状態でＬＳＩ１の端子電極１１をコンデンサシート３Ａの第１の貫通穴３７内に挿入する。
続いて、加熱処理を行うことによりはんだを溶融し、続いて冷却することにより、ＬＳＩ１、電子回路基板２Ａ、及びコンデンサシート３Ａを一括的にはんだ付けする。しかしながら、ＬＳＩ１、電子回路基板２Ａ、及びコンデンサシート３Ａを接合する方法は、上記の方法に限定されるものではない。
上記のようにＬＳＩ１、電子回路基板２Ａ、及びコンデンサシート３Ａを接合することにより、コンデンサシート３Ａ内の第１の導体薄膜３５Ａ（及びＬＳＩ１の端子電極１１）には、導体層２２ａ→第１の基板電極２３→第１の貫通電極３３Ａを介しで電源電位が印加され、また第２の導体薄膜３６Ａには、導体層２２ｂ→第２の基板電極２４→第２の貫通電極３４Ａを介してグランド電位が印加される。
よって、第１の導体薄膜３５Ａと第２の導体薄膜３６Ａは、互いの部分的対向面及び誘電体によりコンデンサとして機能する。これにより、ＬＳＩ１の各端子電極１１と電子回路基板２の導体層２２ｂ（グランド層）との間にコンデンサが形成されたことになる。
上記した本実施例に係るコンデンサシート３Ａによれば、１個の端子電極１１に対し、第１及び第２の導体薄膜３５Ａ，３６Ａよりなるコンデンサを複数形成することが可能となる。このため、ＬＳＩ１に対するノイズ除去を行いうる十分な静電容量（コンデンサ容量）のコンデンサを実現できる。
また、ＬＳＩ１の各端子電極１１にはコンデンサが近接して形成されるため、インダクタンス成分による電気特性の課題を解決することができる。更に、本実施例のコンデンサシート３Ａは、ＬＳＩ１の端子電極１１毎にコンデンサ形成が独立しているため、従来のようにＬＳＩの電源及びグランド端子電極に対応した専用のコンデンサシートになるという問題点を解決できる。
続いて、図１５乃至図２７を用いて本発明の第２乃至第９実施例について説明する。尚、図１５乃至図２７において、第１実施例の説明に用いた図５乃至図１４に示した構成同一構成については同一符号を付してその説明を省略するものとする。
先ず、第２実施例について説明する。図１５乃至図１７は、第２実施例であるコンデンサシート３Ｂを示している。
前記した第１実施例では、第１の貫通電極３３Ａに複数の第１の導体薄膜３５Ａを形成すると共に、第２の貫通電極３４Ａにも複数の第２の導体薄膜３６Ａを形成する構成とした。これに対して本実施例に係るコンデンサシート３Ｂは、第１の貫通電極３３Ｂに１枚の第１の導体薄膜３５Ｂのみを形成し、第２の貫通電極３４Ｂに１枚の第２の導体薄膜３６Ｂのみを形成したものである。コンデンサシート３Ｂ内に形成するコンデンサ数は複数個に限定されるものではなく、本実施例のように１個のみとすることも可能である。
次に、第３実施例について説明する。図１８及び図１９は、第３実施例であるコンデンサシート３Ｃを示している。
前記した第１実施例では、対向する全ての第１の導体薄膜３５Ａと第２の導体薄膜３６Ａとの離間距離dは等しい距離とされていた。これに対して本実施例に係るコンデンサシート３Ｃは、第１の導体薄膜３５Ｃと第２の導体薄膜３６Ｃとの離間距離（d1，d2）を所望する静電容量（コンデンサ容量）を実現するため、異ならせたことを特徴とするものである（d1≠d2）。
コンデンサ容量Cの計算式は前述したとおり、導体薄膜３５Ｃ．３６Ｃの対向する面積S、導体薄膜３５，３６の離間距離d、誘電体の比誘電率εr、誘電率ε0から計算式C＝ε0×εr×S／dにより求められる。従って、各導体薄膜３５Ｃ．３６Ｃの距離は、本実施例のようにＬＳＩ１のある端子電極１１に対する導体薄膜３５Ｃ，３６Ｃが複数積層されている場合、複数積層された導体薄膜３５Ｃ，３６Ｃのうちの１対の離間距離をd１とし、別の対の離間距離をd２というように混在してもよい。
また、ＬＳＩ１の端子電極１１のそれぞれにおいて、任意の距離としてもよい。即ち、ある端子電極１１に対応して設けられる複数の導体薄膜３５Ｃ．３６Ｃの対の離間距離を全て距離d３とし、これと異なる端子電極１１に対応して設けられる複数の導体薄膜３５Ｃ．３６Ｃの対の離間距離を全て距離d４（d４≠d３）とする構成としてもよい。
このように、コンデンサシート３Ｃ内に複数対形成される第１の導体薄膜３５Ｃと第２の導体薄膜３６Ｃとの対の離間距離は、全て等しくする必要はなく、ＬＳＩ１の各端子電極１１により異なる静電容量に対応し、適宜選定することができるものである。これにより、端子電極１１毎に適した静電容量のコンデンサを容易に実現することができる。
次に、第４実施例について説明する。図２０は、第４実施例であるコンデンサシート３Ｄを示している。尚、図２０では図示の便宜上、誘電体層３９の図示を省略している。
前記した第１実施例では、第２の導体薄膜３６Ａの形状を、平面視で矩形の四隅位置を湾曲状に面取りした形状とした。これに対して本実施例に係るコンデンサシート３Ｄでは、第２の導体薄膜３６Ｄの形状を平面視で円形状としたことを特徴とするものである。
コンデンサシート３Ｄは、第１の導体薄膜３５Ａと第２の導体薄膜３６Ｄが対向することによりコンデンサとして機能する構成であるため、各導体薄膜３５Ａ，３６Ｄが対向していればその形状は限定されない。従って、各導体薄膜３５Ａ，３６Ｄは、所望する静電容量を実現しうる形状に適宜設定することが可能であり、本実施例のように平面視で円形としても、またその他に楕円形状、ひし形形状等の種々の形状とすることが可能である。これにより、形成されるコンデンサの静電容量の調整を行うことができる。
次に、第５実施例について説明する。図２１は、第５実施例であるコンデンサシート３Ｅを示している。尚、図２１においても、誘電体層３９の図示を省略している。
前記した第１実施例では、図１２に示すように、一つの第１の導体薄膜３５Ａに注目した場合、その四隅位置の全てでコンデンサが形成された構成とされていた。これに対して本実施例に係るコンデンサシート３Ｅは、一つの第１の導体薄膜３５Ａに注目した場合、その四隅位置の全てではコンデンサが形成されていないよう構成したことを特徴とするものである。
具体的には、図２１に矢印Ｅで示す破線領域には、第２の貫通電極３４Ａ及び第２の導体薄膜３６Ａが形成されていない。このように、必ずしも第１の導体薄膜３５Ａ或いは第２の導体薄膜３６Ａの四隅の全てにコンデンサを形成する必要はなく、端子電極１１の特性に応じて必要とする静電容量を実現できるよう、第１の貫通電極３３Ａ（第１の導体薄膜３５Ａを含む）及び第２の貫通電極３４Ａ（第２の導体薄膜３６Ａを含む）の配設数及び配設位置を選定することができる。よって、この構成によっても、形成されるコンデンサの静電容量の調整を行うことができる。
次に、第６実施例について説明する。図２２は、第６実施例であるコンデンサシート３Ｆを示している。尚、図２２においても、誘電体層３９の図示を省略している。
前記した第１実施例では、図１２に示すように、１個の第１の貫通電極３３Ａに、これにのみ接続する第１の導体薄膜３５Ａを設け、他の第１の貫通電極３３Ａとの間で第１の導体薄膜３５Ａを共有する構成とはされていなかった。同様に、１個の第２の貫通電極３４Ａにおいても、これにのみ接続する第２の導体薄膜３６Ａを設け、他の第２の貫通電極３４Ａとの間で第２の導体薄膜３６Ａを共有する構成とはされていなかった。
しかしながら、適用するＬＳＩ１の特性や、同電位の端子電極１１が連続的に配列されている場合などによっては、必ずしも導体薄膜３６を端子電極１１毎に独立する必要はなく、部分的に複数の端子電極１１が接続される導体薄膜としてもよい。
そこで本実施例に係るコンデンサシート３Ｆは、複数（本実施例では４個）の第１の貫通電極３３Ｄにそれぞれ接続される第１の導体薄膜３５Ｄを設けた構成とした。また、第２の貫通電極３４Ｅにおいても、複数（本実施例では４個）の第２の貫通電極３４Ｅにそれぞれ接続される第２の導体薄膜３６Ｅを設けた構成とした。
この構成とすることにより、第１の導体薄膜３５Ｄは４個の第１の貫通電極３３Ｄに共通した導体薄膜となり、図１２に示した第１実施例における４枚（平面視した状態の４枚
）の第１の導体薄膜３５Ａが一体化したのと同様の構成となる。また、第２の導体薄膜３６Ｄは４個の第２の貫通電極３４Ｄに共通した導体薄膜となり、図１２に示した第１実施例における４枚（平面視した状態の４枚）の第２の導体薄膜３６Ａが一体化したとのと同様の構成となる。
本実施例の構成によれば、第１の導体薄膜３５Ｄと第２の導体薄膜３６Ｅの対向面積Sが広くなるため、大なる静電容量（コンデンサ容量）を必要とする場合に有効である。また、各導体薄膜３５Ｄ，３６Ｅと接続する貫通電極３３Ｄ，３４Ｅの個数を適宜選定することにより、形成されるコンデンサの静電容量の調整を行うことができる。
次に、図２３を参照して第７実施例について説明する。
前記した第１実施例では、図８に示すように、全ての第２の基板電極２４は絶縁体層２１を貫通して形成されており、かつ全ての第２の基板電極２４が導体層２２ｂと電気的に接続された構成とされていた。これにより、第２の基板電極２４と接続する第２の貫通電極３４Ｂ及び第２の導体薄膜３６Ｂもグランド電位となり、全ての第２の導体薄膜３６Ｂと第１の導体薄膜３５Ｂとの対向位置でコンデンサが形成されていた。
これに対して本実施例では、電子回路基板２Ｂの第２の基板電極２４が選択的に導体層２２ｂから絶縁された構成としたことを特徴とする。この構成とすることにより、絶縁された第２の基板電極２４と対応する第２の貫通電極３４Ｂ及び第２の導体薄膜３６Ｂはコンデンサを形成しないこととなる。
図２３を用いて導体層２２ｂと第２の基板電極２４を絶縁する具体的な構成について説明する。同図に矢印Ｐ１で示す構成は、導体層２２ｂと第２の基板電極２４とを接続しない構成としたものである。また、矢印Ｐ２で示す構成は、第２の基板電極２４自体を除去した構成である。また、矢印Ｐ３で示す構成は、パッド部２４ａ，２４ｂのみを形成し、その間に第２の基板電極２４（内部の金メッキを含む）を形成しないよう構成したものである。
上記したＰ１〜Ｐ３の構成とすることにより、第２の貫通電極３４Ｂがグランド電位となることはなく、よってこのグランド電位とならない第２の貫通電極３４Ｂに設けられた第２の導体薄膜３６Ｂと第１の導体薄膜３５Ｂとの間には電位差が発生することはなく、よってコンデンサは形成されない。
本実施例の構成とすることにより、図２１に示した第５実施例に係るコンデンサシート３Ｅと同様に、コンデンサシート３Ｂ内においてコンデンサは選択的に形成されるため、これによりコンデンサシート３Ｂ内における全体の静電容量の調整を行うことができる。
尚、コンデンサを形成させない構成は上記した構成に限定されるものではなく、導体薄膜３５Ｂ，３６Ｂ間に電位差を生じさせないような構成であれば他の構成としてもよい（例えば、コンデンサシートと電子回路基板との接合を選択的に行う等）。
次に、図２４及び図２５を参照して第８実施例について説明する。
前記した第１実施例では、図８に示すように、ＬＳＩ１の端子電極１１は、コンデンサシート３Ａに形成された第１の貫通穴３７内に挿入される構成とされていた。この構成とすることにとより、端子電極１１と第１の貫通電極３３Ａの電気的接続を良好とすることができる。
しかしながら、ＬＳＩ１の高密度化により端子電極１１の配設数が増大すると、コンデンサシート３Ａに端子電極１１を挿入する第１の貫通穴３７を形成する領域を保持することが困難となる。そこで本実施例に係るコンデンサシート３Ｆは、第１の貫通電極３３Ｅに第２の貫通穴３８を形成することはせず、第１の貫通電極３３Ｅの直径を第１実施例に比べて小径とすると共に、内部に導電性金属を充填（埋めた）構成したことを特徴とする。
本実施例の構成によれば、第１の貫通電極３３Ｅを高密度に形成することが可能となり、ＬＳＩ１の多ピン化に対応することができる。
次に、図２６及び図２７を参照して第９実施例について説明する。
前記した第１実施例では、ＬＳＩ１と電子回路基板２Ａとの間にコンデンサシート３Ａを挟むように配設した構成を示した。しかしながら、コンデンサシートは必ずしもＬＳＩ１と電子回路基板２Ａとの間にする必要はなく、本実施例のように電子回路基板２Ａの上面にＬＳＩ１を搭載し、電子回路基板２Ａの下面にコンデンサシート３Ａを搭載する構成としてもよい。
また、コンデンサシートをＬＳＩ１内に一体的に組み込むことも可能であり、更にコンデンサシートを電子回路基板内に一体的に組み込むことも可能である。この構成とした場合には、実装時にコンデンサシート３ＡをＬＳＩ１，電子回路基板に接合する作業が不要とになると共に、実装時におけるＬＳＩ，電子回路基板，及びコンデンサシートの全体としての小型化を図ることが可能となる。
以上の説明に関し、更に以下の項を開示する。
（付記１）
電子装置に付帯して設けられるコンデンサシートであって、
前記積層体本体を貫通して設けられ、前記電子装置の端子電極が電気的に接続される第１の貫通電極と、
前記積層体本体おける前記第１の貫通電極の配設位置と異なる位置に、前記第１の貫通電極と電気的に絶縁され、かつ前記積層体本体を貫通して設けられた第２の貫通電極と、
前記第１の貫通電極と電気的に接続されると共に前記第２の貫通電極とは絶縁された、単数若しくは複数の第１の導体薄膜と、
前記第２の貫通電極と電気的に接続されると共に前記第１の貫通電極とは絶縁されており、前記第１の導体薄膜と前記誘電体層を介して対向するよう配設された単数若しくは複数の第２の導体薄膜と、
を有することを特徴とするコンデンサシート。
（付記２）
１個の前記第１の貫通電極に形成された前記第１の導体薄膜は、前記複数の第２の貫通電極に形成された複数の前記第２の導体薄膜と同時に対向するよう構成してなることを特徴とする付記１記載のコンデンサシート。
（付記３）
前記第１の導体薄膜から積層方向上部に位置する前記第２の導体薄膜までの離間距離と、当該第１の導体薄膜から積層方向下部に位置する前記第２の導体薄膜までの離間距離が異なるよう構成したことを特徴とする付記１または２記載のコンデンサシート。
（付記４）
前記第１の貫通電極及び前記第２の貫通電極の上端部及び下端部が、外部接続電極として機能するよう構成したことを特徴とする付記１乃至３のいずれか１項に記載のコンデンサシート。
（付記５）
前記第１の貫通電極は、前記電子装置に形成された端子電極が挿入される貫通穴を有していることを特徴とする付記１乃至４のいずれか１項に記載のコンデンサシート。
（付記６）
複数の前記第１の貫通電極に電気的に接続された第１の導体薄膜を一体化したことを特徴とする付記１乃至５のいずれか１項に記載のコンデンサシート。
（付記７）
複数の前記第２の貫通電極に電気的に接続された第２の導体薄膜を一体化したことを特徴とする付記１乃至５のいずれか１項に記載のコンデンサシート。
（付記８）
絶縁体層内に基板電極が形成された電子回路基板であって、
該基板電極と前記第１及び第２の貫通電極が接続されるよう、付記１乃至７のいずれか１項に記載のコンデンサシートを搭載してなることを特徴とする電子回路基板。
（付記９）
前記基板電極が選択的に絶縁されてなる構成としたことを特徴とする付記８記載の電子回路基板。
図１は、コンデンサシートが用いられる通信装置の一例を示す斜視図である。 図２は、従来の一例である電子回路基板を用いたプラグインユニットを示す図であり、（Ａ）は背面図、（Ｂ）は正面図である。 図３は、従来のノイズ防止用のコンデンサの配設方法を説明するための図であり、（Ａ）は図２（Ａ）に矢印Ａで示す領域を拡大して示す図、（Ｂ）は図２（Ｂ）に矢印Ｂで示す領域を拡大して示す図である。 図４は、コンデンサの周波数特性を示す図である。 図５は、本発明の第１実施例を説明するための分解斜視図である。 図６は、本発明の第１実施例を説明するための分解断面図である。 図７は、本発明の第１実施例を説明するための図であり、ＬＳＩを電子回路基板に実装した状態を示す断面図である。 図８は、本発明の第１実施例を説明するための図であり、ＬＳＩを電子回路基板に実装した状態を示す部分断面斜視図である。 図９は、本発明の第１実施例であるコンデンサシートの斜視図である。 図１０は、本発明の第１実施例であるコンデンサシートの誘電体層を取り除いた状態を示す斜視図である。 図１１（Ａ）は本発明の第１実施例であるコンデンサシートの平面図であり、図１１（Ｂ）は図１１（Ａ）におけるＣ−Ｃ線に沿う断面図である。 図１２は、本発明の第１実施例であるコンデンサシートの第１の貫通電極及び第２の貫通電極の近傍を拡大して示す図である。 図１３は、本発明の第１実施例であるコンデンサシートにおいて、第１の導体薄膜と第２の導体薄膜によりコンデンサが形成されることを説明するための図である（その１）。 図１４は、本発明の第１実施例であるコンデンサシートにおいて、第１の導体薄膜と第２の導体薄膜によりコンデンサが形成されることを説明するための図である（その２）。 図１５は、本発明の第２実施例を説明するための分解断面図である。 図１６は、本発明の第２実施例を説明するための図であり、ＬＳＩを電子回路基板に実装した状態を示す断面図である。 図１７は、本発明の第２実施例であるコンデンサシートの第１の貫通電極及び第２の貫通電極の近傍を拡大して示す図である。 図１８は、本発明の第３実施例を説明するための断面図である。 図１９は、本発明の第３実施例であるコンデンサシートの第１の貫通電極及び第２の貫通電極の近傍を拡大して示す断面図である。 図２０は、本発明の第４実施例であるコンデンサシートの第１の貫通電極及び第２の貫通電極の近傍を拡大して示す斜視図である。 図２１は、本発明の第５実施例であるコンデンサシートの第１の貫通電極及び第２の貫通電極の近傍を拡大して示す斜視図である。 図２２は、本発明の第６実施例であるコンデンサシートの第１の貫通電極及び第２の貫通電極の近傍を拡大して示す斜視図である。 図２３は、本発明の第７実施例を説明するための図であり、ＬＳＩを電子回路基板に実装した状態を示す断面図である。 図２４は、本発明の第８実施例を説明するための分解断面図である。 図２５は、本発明の第８実施例を説明するための図であり、ＬＳＩを電子回路基板に実装した状態を示す断面図である。 図２６は、本発明の第９実施例を説明するための分解断面図である。 図２７は、本発明の第９実施例を説明するための図であり、ＬＳＩを電子回路基板に実装した状態を示す断面図である。
符号の説明
１ ＬＳＩ
１１ 端子電極
２Ａ，２Ｂ 電子回路基板
２１ 絶縁体層
２２，２２ａ，２２ｂ 導体層
２３ 第１の基板電極
２４ 第２の基板電極
３Ａ〜３Ｆ コンデンサシート
３３Ａ〜３３Ｅ 第１の貫通電極
３４Ａ〜３４Ｅ 第２の貫通電極
３５Ａ〜３５Ｄ 第１の導体薄膜
３６Ａ〜３６Ｅ 第２の導体薄膜
３７ 第１の貫通穴
３８ 第２の貫通穴
３９ 誘電体層

Claims (5)

  1. 電子装置に付帯して設けられるコンデンサシートであって、
    複数の第１の貫通電極と、
    前記第１の貫通電極と電気的に絶縁された複数の第２の貫通電極と、
    前記第１の貫通電極と電気的に接続されると共に前記第２の貫通電極と絶縁された第１の導体薄膜と、
    前記第２の貫通電極と電気的に接続されると共に前記第１の貫通電極と絶縁されており、前記第１の導体薄膜と誘電体層を介して対向するよう配設された第２の導体薄膜とを有し、
    複数の前記第１の貫通電極の内、一の前記第１の貫通電極に形成された前記第１の導体薄膜と、他の前記第１の貫通電極に形成された前記第１の導体薄膜とを互いに独立した構成とし、
    複数の前記第２の貫通電極の内、一の前記第２の貫通電極に形成された前記第２の導体薄膜と、他の前記第２の貫通電極に形成された前記第２の導体薄膜とを互いに独立した構成とし、
    前記第１の貫通電極の上端部及び下端部と、前記第２の貫通電極の下端部を外部接続電極とし、
    前記第１の貫通電極を構成する第１の貫通穴の内径を、前記電子装置の端子電極が挿入しうる大きさとし、
    前記第２の貫通電極を構成する第２の貫通穴の内径を、前記第１の貫通穴の内径よりも小さく設定したこと、を特徴とするコンデンサシート。
  2. 一の前記第１の導体薄膜は、複数の前記第２の導体薄膜と対向する構成であることを特徴とする請求項１記載のコンデンサシート。
  3. 前記第１の導体薄膜とその上部に位置する前記第２の導体薄膜までの離間距離と、当該第１の導体薄膜とその下部に位置する前記第２の導体薄膜までの離間距離が異なるよう構成したことを特徴とする請求項１又は２記載のコンデンサシート。
  4. 複数の前記第１の貫通電極の内、一の前記第１の貫通電極と他の前記第１の貫通電極を部分的に互いに接続した構成の接続導体薄膜を含むことを特徴とする請求項１乃至３のいずれか１項に記載のコンデンサシート。
  5. 絶縁体層内に基板電極が形成された電子回路基板であって、
    請求項１乃至４のいずれか１項に記載のコンデンサシートを搭載し、該搭載状態において前記基板電極と前記第１及び第２の貫通電極とが接続される構成としたこと特徴とする電子回路基板。
JP2006072739A 2006-03-16 2006-03-16 コンデンサシート及び電子回路基板 Expired - Fee Related JP4854345B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006072739A JP4854345B2 (ja) 2006-03-16 2006-03-16 コンデンサシート及び電子回路基板
US11/501,065 US7709929B2 (en) 2006-03-16 2006-08-09 Capacitor sheet and electronic circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006072739A JP4854345B2 (ja) 2006-03-16 2006-03-16 コンデンサシート及び電子回路基板

Publications (2)

Publication Number Publication Date
JP2007250867A JP2007250867A (ja) 2007-09-27
JP4854345B2 true JP4854345B2 (ja) 2012-01-18

Family

ID=38594834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006072739A Expired - Fee Related JP4854345B2 (ja) 2006-03-16 2006-03-16 コンデンサシート及び電子回路基板

Country Status (2)

Country Link
US (1) US7709929B2 (ja)
JP (1) JP4854345B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7910837B2 (en) 2007-08-10 2011-03-22 Napra Co., Ltd. Circuit board, electronic device and method for manufacturing the same
US8075603B2 (en) 2008-11-14 2011-12-13 Ortho Innovations, Llc Locking polyaxial ball and socket fastener
JP4278007B1 (ja) 2008-11-26 2009-06-10 有限会社ナプラ 微細空間への金属充填方法
SG178121A1 (en) * 2009-05-04 2012-03-29 R & D Circuits Inc Method and apparatus for improving power and loss for interconect configurations
JP6610072B2 (ja) * 2015-08-07 2019-11-27 株式会社村田製作所 積層コンデンサ、及び、配線基板
US11489038B2 (en) * 2017-08-29 2022-11-01 Micron Technology, Inc. Capacitors having vertical contacts extending through conductive tiers
US10674598B1 (en) * 2019-10-08 2020-06-02 Cisco Technology, Inc. Measuring effective dielectric constant using via-stub resonance

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60158612A (ja) * 1984-01-27 1985-08-20 富士通株式会社 多層セラミツクコンデンサ
JP3538758B2 (ja) * 1993-04-28 2004-06-14 株式会社村田製作所 コンデンサアレイおよびその製造方法
JPH08162368A (ja) * 1994-12-02 1996-06-21 Murata Mfg Co Ltd 複合型積層コンデンサ
JPH10290075A (ja) 1997-04-14 1998-10-27 Murata Mfg Co Ltd 多層回路基板
JP2002025856A (ja) 2000-07-06 2002-01-25 Nec Corp 積層コンデンサ及び半導体装置並びに電子回路基板
JP4211210B2 (ja) 2000-09-08 2009-01-21 日本電気株式会社 コンデンサとその実装構造ならびにその製造方法、半導体装置およびその製造方法
JP2002260959A (ja) * 2001-03-01 2002-09-13 Nec Corp 積層コンデンサとその製造方法およびこのコンデンサを用いた半導体装置、電子回路基板
JP2002353384A (ja) 2001-05-29 2002-12-06 Nec Corp 半導体装置の実装構造および実装方法
JP2003051427A (ja) 2001-05-30 2003-02-21 Matsushita Electric Ind Co Ltd キャパシタシートおよびその製造方法、キャパシタ内蔵基板、ならびに半導体装置
US6606237B1 (en) * 2002-06-27 2003-08-12 Murata Manufacturing Co., Ltd. Multilayer capacitor, wiring board, decoupling circuit, and high frequency circuit incorporating the same
JP4305808B2 (ja) * 2002-07-03 2009-07-29 太陽誘電株式会社 積層コンデンサ
JP3985633B2 (ja) * 2002-08-26 2007-10-03 株式会社日立製作所 低誘電正接絶縁材料を用いた高周波用電子部品
JP4548571B2 (ja) * 2002-10-08 2010-09-22 日本特殊陶業株式会社 積層コンデンサの製造方法
JP4458812B2 (ja) 2002-10-30 2010-04-28 京セラ株式会社 コンデンサ、コンデンサの製造方法、配線基板、デカップリング回路及び高周波回路
JP2005039005A (ja) * 2003-07-18 2005-02-10 Ngk Spark Plug Co Ltd 中継基板、半導体素子付き中継基板、中継基板付きパッケージ、半導体素子と中継基板とパッケージとからなる構造体、および中継基板の製造方法
DE10313891A1 (de) * 2003-03-27 2004-10-14 Epcos Ag Elektrisches Vielschichtbauelement
JP2005033195A (ja) * 2003-06-20 2005-02-03 Ngk Spark Plug Co Ltd コンデンサ及びコンデンサの製造方法
JP4305088B2 (ja) * 2003-07-28 2009-07-29 凸版印刷株式会社 コンデンサ及びその製造方法、並びにインターポーザーまたはプリント配線板及びその製造方法
ATE355597T1 (de) * 2003-12-05 2006-03-15 Ngk Spark Plug Co Kondensator und verfahren zu seiner herstellung
JP4597585B2 (ja) * 2004-06-04 2010-12-15 日本特殊陶業株式会社 積層電子部品及びその製造方法

Also Published As

Publication number Publication date
JP2007250867A (ja) 2007-09-27
US7709929B2 (en) 2010-05-04
US20080013295A1 (en) 2008-01-17

Similar Documents

Publication Publication Date Title
JP4854345B2 (ja) コンデンサシート及び電子回路基板
US7271348B1 (en) Providing decoupling capacitors in a circuit board
JP2004235629A (ja) 高速性能を有する印刷回路基板とその製造方法
KR101155624B1 (ko) 임베디드 인쇄회로기판 및 제조방법
US9743534B2 (en) Wiring board with built-in electronic component and method for manufacturing the same
US7791896B1 (en) Providing an embedded capacitor in a circuit board
JP2018006778A (ja) 構成可能／制御可能等価直列抵抗を有する埋込みパッケージ基板キャパシタ
JP2007305642A (ja) 多層回路基板及び電子装置
JP6504960B2 (ja) プリント基板
US9930791B2 (en) Wiring board with built-in electronic component and method for manufacturing the same
US9629249B2 (en) Component-embedded substrate and communication module
CA2769923C (en) Multi-plate board-embedded capacitor and methods for fabricating the same
JP2019145766A (ja) プリント回路基板
JP2009158874A (ja) 基板及びこれを備えた電子装置
TW201108881A (en) Circuit board
JP4486553B2 (ja) キャパシタ内蔵両面実装回路基板を有する電子装置
JP4793156B2 (ja) ビルドアッププリント配線板
JP6465611B2 (ja) 電子部品及び電子部品内蔵配線板及びその製造方法
JP6425632B2 (ja) プリント基板
JP2008034672A (ja) チップ部品の実装方法および電子モジュール
JP2007173669A (ja) 多層回路基板及びｉｃパッケージ
JP2012079718A (ja) 電圧変換モジュール
WO2021124805A1 (ja) 電子部品モジュール
JP2018026435A (ja) 部品内蔵基板
JP2009231480A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110629

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111025

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4854345

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees