JP2009158874A - 基板及びこれを備えた電子装置 - Google Patents

Abstract

【課題】コンデンサが実装される基板及びこれを備えた電子装置において、高いノイズ吸収性能を得ると共に、小型化を図る。
【解決手段】貫通コンデンサ１００が基板１２の表面上に実装された電子装置。貫通電極は、積層体１０２を貫通している。外部電極１０４ａ，１０４ｂは、貫通電極の両端に電気的に接続されている。コンデンサ電極は、貫通電極と容量を形成している。短絡電極２４は、基板本体１３の裏面又は内部に形成されている。ビアホール導体２２−１ａ，２２−１ｂは、短絡電極２４に接続されている。貫通電極及び外部電極１０４ａ，１０４ｂは、第１の電流経路を構成している。短絡電極２４及びビアホール導体２２−１ａ，２２−１ｂは、第１の電流経路に対して並列に接続された第２の電流経路を構成している。
【選択図】図１

Description

本発明は、基板及びこれを備えた電子装置及び基板に関し、コンデンサが実装された基板及びこれを備えた電子装置に関する。

パーソナルコンピュータや家庭用ゲーム機等の電子機器においては、ＭＰＵ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）が搭載されている。このＭＰＵの周囲には、デカップリングコンデンサが設けられている。デカップリングコンデンサの主な役割は、電源からＭＰＵまでの電源ラインに寄生するノイズを除去すること、及び、電源電圧が変動した際にＭＰＵに電荷を供給することである。

近年、ＭＰＵのクロックの高周波化に伴い、電源ラインには、高周波ノイズが発生し易くなっている。このため、デカップリングコンデンサとして、インピーダンス周波数特性に優れた低ＥＳＬタイプの積層セラミックコンデンサが用いられることが多い。このような低ＥＳＬタイプの積層セラミックコンデンサについて、図面を参照しながら説明する。図５は、低ＥＳＬタイプの貫通コンデンサを示した図である。図５（ａ）は、貫通コンデンサ１００の外観斜視図である。図５（ｂ）は、貫通コンデンサ１００の積層体１０２の分解斜視図である。

貫通コンデンサ１００は、図５（ａ）に示すように、積層体１０２及び外部電極１０４ａ，１０４ｂ、１０６ａ，１０６ｂを備え、３端子コンデンサとも呼ばれている。積層体１０２は、直方体状を有し、セラミック層が積層されて構成されている。外部電極１０４ａ，１０４ｂは、互いに対向する積層体１０２の側面に形成されている。また、外部電極１０６ａ，１０６ｂは、外部電極１０４ａ，１０４ｂが形成されている側面とは異なる側面において互いに対向するように形成されている。

積層体１０２は、図５（ｂ）に示すように、セラミック層１０８，１１０，１１２，１１４及びコンデンサ電極１１６，１２２及び貫通電極１２０を含む。セラミック層１０８，１１０，１１２，１１４は、長方形状の絶縁体層である。コンデンサ電極１１６，１２２はそれぞれ、セラミック層１１０，１１４上に形成され、引き出し電極１１８ａ，１１８ｂ，１２４ａ，１２４ｂを含む。引き出し電極１１８ａ，１２４ａはそれぞれ、コンデンサ電極１１６，１２２と外部電極１０６ａとを電気的に接続する役割を果たす。引き出し電極１１８ｂ，１２４ｂはそれぞれ、コンデンサ電極１１６，１２２と外部電極１０６ｂとを電気的に接続する役割を果たす。また、貫通電極１２０は、積層体１０２を貫通するように形成される。貫通電極１２０の両端はそれぞれ、外部電極１０４ａ，１０４ｂに電気的に接続される。以上のようなセラミック層１０８，１１０，１１２，１１４がこの順に積層されることにより、積層体１０２が構成されている。

前記貫通コンデンサ１００では、コンデンサ電極１１６，１２２と貫通電極１２０とがセラミック層１１０，１１２を介して対向している。これにより、コンデンサ電極１１６，１２２と貫通電極１２０との間に容量が形成されている。該貫通コンデンサ１００では、貫通電極１２０がホット側線路を兼ねているので、ホット側線路から容量までの距離が実質的に存在しない。そのため、貫通コンデンサ１００では、例えば、ホット側線路から容量までの間に引き出し線が存在するコンデンサに比べて、インダクタンスが小さくなる。

ところで、貫通コンデンサ１００は、従来、図６に示すような基板に実装されていた。図６は、貫通コンデンサ１００が実装される従来の基板２００を示した図である。図６（ａ）は、基板２００の上視図である。図６（ｂ）は、基板２００及び貫通コンデンサ１００の断面構造図である。図６では、貫通コンデンサ１００は、点線で示してある。

図６に示すように、基板２００は、基板本体２０２、ホット側線路２０４ａ，２０４ｂ、ランド２０６ａ，２０６ｂ、ビア導体２０８ａ，２０８ｂ及びグランドプレーン２１０を備えている。貫通コンデンサ１００が実装されると、外部電極１０４ａ，１０４ｂはそれぞれ、ホット側線路２０４ａ，２０４ｂと電気的に接続される。また、外部電極１０６ａ，１０６ｂはそれぞれ、ランド２０６ａ，２０６ｂと電気的に接続される。ランド２０６ａ，２０６ｂはそれぞれ、ビア導体２０８ａ，２０８ｂを介して、基板本体２０２に内蔵されたグランドプレーン２１０に電気的に接続されている。グランドプレーン２１０は、接地されている。

また、図７に示すように、ホット側線路２０４ａ，２０４ｂを基板本体２０２に内蔵した基板３００もあった。該基板３００では、外部電極１０４ａ，１０４ｂはそれぞれ、ランド２０５ａ，２０５ｂに電気的に接続されている。更に、ランド２０５ａ，２０５ｂはそれぞれ、ビア導体２０９−１ａ，２０９−２ａ，２０９−３ａ，２０９−１ｂ，２０９−２ｂ，２０９−３ｂを介して、ホット側線路２０４ａ，２０４ｂに電気的に接続されている。

図６及び図７に示す基板２００，３００では、高周波ノイズを含んだ直流電流が、ホット側線路２０４ａから外部電極１０４ａに入力する。そして、直流電流は、図６及び図７の実線の矢印に示すように、貫通電極１２０を通過して、外部電極１０４ｂを介して、ホット側線路２０４ｂへと出力する。一方、高周波ノイズは、図６及び図７の点線の矢印に示すように、貫通電極１２０とコンデンサ電極１１６，１２２との間に形成された容量により、外部電極１０６ａ，１０６ｂを介して、グランドプレーン２１０へと出力する。これにより、直流電流から高周波ノイズが除去される。

ところで、近年、ＭＰＵのクロックの更なる高周波化や、ＭＰＵの小型化を目的として、半導体構造の微細化が進んでいる。半導体の微細化が進むと、スレッシュホールド電圧の低下により、ＭＰＵの動作電圧が低下する。その一方で、９０ｎｍルール以下の設計ルールでは、半導体内部で生じるリーク電流が増大し、ＭＰＵの消費電力が増大する傾向にある。したがって、微細化が進んだ半導体からなるＭＰＵには、電源から大電流を供給する必要がある。その結果、ＭＰＵの周囲に設けられた貫通コンデンサ１００の貫通電極１２０に流れる電流の大きさが大きくなってきている。

しかしながら、貫通電極１２０に大電流が流れた場合には、該貫通電極１２０の残留抵抗（ＥＳＲ）によって貫通コンデンサ１００が発熱してしまう。このような発熱を抑制するために、例えば、特許文献１に記載の電子装置及び特許文献２に記載のコンデンサの実装構造が提案されている。以下に、図面を参照しながら該電子装置及びコンデンサの実装構造について説明する。図８及び図９は、特許文献１に記載の電子装置の上視図である。図１０は、特許文献２に記載のコンデンサの実装構造が適用された電子装置の断面構造図である。

図８、図９及び図１０に示す電子装置によれば、貫通電極１２０により構成される電流経路の他に、更なる電流経路を並列させて設けることにより、貫通電極１２０に大電流が流れることを防止している。具体的には、図８及び図９に示す電子装置では、ホット側線路２０４ａ，２０４ｂ（図８及び図９では図示せず）に電気的に接続されているランド２０５ａ，２０５ｂは、配線導体２０７により電気的に接続されている。また、図１０に示す電子装置では、外部電極１０４ａ，１０４ｂはそれぞれ、基板本体２０２上に設けられたランド２０５ａ，２０５ｂに電気的に接続されている。このランド２０５ａ，２０５ｂはそれぞれ、ビア導体２０９−１ａ，２０９−２ａ，２０９−３ａ，２０９−１ｂ，２０９−２ｂ，２０９−３ｂ（ビア導体２０９−１ａ，２０９−１ｂ以外については図示せず）を介して、基板本体２０２内に設けられたホット側線路２０４ａ，２０４ｂに電気的に接続されている。ホット側線路２０４ａとホット側線路２０４ｂとは、配線導体２０７により電気的に接続されている。以上のような構成を有する電子装置によれば、ホット側線路２０４ａから入力した電流は、貫通電極１２０により構成された電流経路と、配線導体２０７により構成された電流経路とに分かれて流れるようになる（例えば、図１０参照）。その結果、貫通電極１２０に大電流が流れることが防止される。

しかしながら、前記電子装置は、以下に示す問題を有する。まず、図８に示す電子装置では、直線状の配線導体２０７が形成されている。このような直線状の配線導体２０７のインダクタンスは、比較的小さい。そのため、配線導体２０７により構成される電流経路のインピーダンスも比較的小さなものとなる。その結果、高周波ノイズの一部は、配線導体２０７により構成される電流経路に入力してしまう。その結果、図８に示す電子装置は、直流電流から高周波ノイズを十分に除去できないという問題を有する。

また、図９に示す電子装置では、貫通コンデンサ１００を迂回するように曲がった配線導体２０７が形成されている。このように曲がった配線導体２０７は、図８に示す直線状の配線導体２０７よりも大きなインピーダンスを有する。したがって、図９に示す電子装置は、図８に示す電子装置より高周波ノイズを直流電流から除去することができる。しかしながら、図９に示す電子装置では、貫通コンデンサ１００を迂回するように曲がった配線導体２０７が形成されている。そのため、図９に示す電子装置は、配線導体２０７を形成するためのスペースが必要となり、電子装置が大型化してしまうという問題を有する。

また、図１０に示す電子装置では、貫通電極１２０により構成される電流経路にビア導体２０９−１ａ，２０９−２ａ，２０９−３ａ，２０９−１ｂ，２０９−２ｂ，２０９−３ｂが含まれている。該ビア導体２０９−１ａ，２０９−２ａ，２０９−３ａ，２０９−１ｂ，２０９−２ｂ，２０９−３ｂは、比較的インダクタンスが大きい。したがって、貫通電極１２０により構成される電流経路のインピーダンスは、比較的大きなものとなる。そのため、ホット側線路２０４ａから入力した高周波ノイズの一部は、配線導体２０７により構成される電流経路に入力してしまう。その結果、図１０に示す電子装置は、直流電流から高周波ノイズを十分に除去できないという問題を有する。
特開平６−３４９６７８号公報 特開２００３−２８２３４７号公報

そこで、本発明の目的は、コンデンサが実装される基板及びこれを備えた電子装置において、高いノイズ吸収性能を得ると共に、小型化を図ることである。

第１の発明は、第１の主面及び第２の主面を有する基板の該第１の主面上にコンデンサが実装された電子装置において、前記コンデンサは、本体と、前記本体を貫通している貫通電極と、前記貫通電極と容量を形成しているコンデンサ電極と、前記貫通電極の両端に電気的に接続された第１の外部電極及び第２の外部電極と、前記コンデンサ電極に電気的に接続された第３の外部電極と、を含み、前記基板は、前記第２の主面又は内部に形成された配線導体と、前記基板の内部に形成されると共に、前記配線導体に電気的に接続されたビア導体と、を含み、前記貫通電極、前記第１の外部電極及び前記第２の外部電極は、第１の電流経路を構成し、前記配線導体及び前記ビア導体は、前記第１の電流経路に対して電気的に並列接続された第２の電流経路を構成していること、を特徴とする。

第１の発明によれば、貫通電極により構成される第１の電流経路と配線導体により構成される第２の電流経路とが電気的に並列接続されている。そのため、直流電流は、第１の電流経路と第２の電流経路とに分かれて流れる。これにより、コンデンサの貫通電極に大電流が流れることが抑制される。その結果、貫通コンデンサの発熱が抑制される。

更に、第１の発明では、配線導体は、基板の内部又は第２の主面に形成されているので、コンデンサと配線導体とを平面視した状態で重ねて配置することが可能となる。すなわち、第１の発明では、基板の第１の主面上において、コンデンサを迂回するように配線導体を曲げて形成する必要がない。その結果、電子装置の小型化を図ることが可能となる。

更に、第１の発明では、以下に説明するように、高いノイズ吸収性能を得ることができる。より詳細には、第１の発明では、配線導体により構成される第２の電流経路が比較的高いインダクタンスを有するビア導体を含んでいる。故に、第２の電流経路のインピーダンスは、比較的高くなる。これにより、高周波ノイズは、貫通電極により構成される第１の電流経路に流れこみ、貫通電極とコンデンサ電極との間に形成された容量によりグランドへと流れていく。したがって、第１の発明は、効率よく高周波ノイズを直流電流から除去できる。

第１の発明において、前記ビア導体は、前記配線導体に電気的に接続された第１のビア導体及び第２のビア導体からなり、前記基板は、前記第１のビア導体に電気的に接続されると共に、前記第１の外部電極に電気的に接続された第１の接続導体と、前記第２のビア導体に電気的に接続されると共に、前記第２の外部電極に電気的に接続された第２の接続導体と、を更に含んでいてもよい。

第１の発明において、前記第１の接続導体は、前記基板の第１の主面に形成され、第１のホット側線路であり、前記第２の接続導体は、前記基板の第１の主面に形成され、第２のホット側線路であってもよい。

第１の発明において、前記基板は、前記基板の内部又は第２の主面に形成され、前記第１の接続導体に電気的に接続された第１のホット側線路と、前記基板の内部又は第２の主面に形成され、前記第２の接続導体に電気的に接続された第２のホット側線路と、を更に備えていてもよい。

第１の発明において、前記配線導体は、前記基板の法線方向から見たときに、前記コンデンサと重なっていてもよい。

第２の発明は、第１の主面及び第２の主面を有すると共に、本体を貫通する貫通電極及び該貫通電極と容量を形成しているコンデンサ電極とを含んだコンデンサが該第１の主面上に実装される基板において、前記基板の第２の主面又は内部に形成された配線導体と、前記基板の内部に形成されると共に、前記配線導体に電気的に接続されたビア導体と、を備え、前記配線導体及び前記ビア導体は、前記貫通電極により構成される第１の電流経路に対して電気的に並列接続される第２の電流経路を構成していること、を特徴とする。

本発明によれば、第１の電流経路と第２の電流経路とが設けられているので、貫通コンデンサの発熱が抑制される。また、本発明によれば、配線導体が、基板の内部又は第２の主面に形成されているので、電子装置の小型化を図ることが可能となる。また、本発明によれば、配線導体により構成される第２の電流経路にビア導体が含まれているので、効率よく高周波ノイズを直流電流から除去できる。

以下に、本発明の一実施形態に係る基板及びこれを備えた電子装置について図面を参照しながら説明する。

（電子装置の構成）
図１は、本発明の一実施形態に係る電子装置１０を示した図である。図１（ａ）は、電子装置１０の上視図である。図１（ｂ）は、電子装置１０の断面構造図である。図２は、電子装置１０の基板１２の分解斜視図である。図１及び図２では、貫通コンデンサ１００は点線で示してある。また、図１（ａ）の上視図において、貫通コンデンサ１００の長辺方向をｘ軸方向とし、貫通コンデンサ１００の短辺方向をｙ軸方向とし、ｘ軸方向とｙ軸方向と直交する方向をｚ軸方向と規定する。

電子装置１０は、基板１２及び貫通コンデンサ１００を備える。貫通コンデンサ１００は、図５を用いて既に説明を行ったので、説明を省略する。基板１２は、図１及び図２に示すように、基板本体１３、ホット側線路１４ａ，１４ｂ、ランド１６ａ，１６ｂ、ビア導体１８ａ，１８ｂ、グランドプレーン２０、ビア導体２２−１ａ，２２−２ａ、２２−３ａ，２２−１ｂ，２２−２ｂ，２２−３ｂ及び配線導体２４を備える。基板１２の第１の主面には、貫通コンデンサ１００が実装されている。以下、図１（ｂ）において、基板１２の上側の面を第１の主面とし、基板１２の下側の面を第２の主面とする。

基板本体１３は、例えば、樹脂層が複数層積層されることにより形成された回路基板である。ホット側線路１４ａ，１４ｂは、基板本体１３の第１の主面上に設けられ、ｘ軸方向に延びる配線である。図１及び図２に図示しないホット側線路１４ａの一端には、例えば、電源が電気的に接続される。一方、ホット側線路１４ａの他端は、図１（ｂ）及び図２に示すように、貫通コンデンサ１００の外部電極１０４ａに電気的に接続されている。また、図１及び図２に図示しないホット側線路１４ｂの一端には、例えば、ＭＰＵが電気的に接続される。一方、ホット側線路１４ｂの他端は、図１（ｂ）及び図２に示すように、貫通コンデンサ１００の外部電極１０４ｂに電気的に接続されている。これにより、外部電極１０４ａ、貫通電極１２０及び外部電極１０４ｂは、ホット側線路１４ａとホット側線路１４ｂとの間において、第１の電流経路を形成している。

配線導体２４は、基板本体１３内において、ｘ軸方向に延びる配線であり、図２に示すように、基板１２の法線方向から見たときに、貫通コンデンサ１００と重なっている。配線導体２４は、貫通電極１２０よりも直流抵抗が小さくなるように設計されている。配線導体２４の両端はそれぞれ、ｚ軸方向から平面視した場合に、ホット側線路１４ａ，１４ｂに重なっている。そして、ホット側線路１４ａの他端（外部電極１０４ａが接続された端部）と配線導体２４の一端とは、ｚ軸方向に延びるビア導体としてのビア導体２２−１ａ，２２−２ａ，２２−３ａにより電気的に接続されている。一方、ホット側線路１４ｂの他端（外部電極１０４ｂが接続された端部）と配線導体２４の他端とは、ｚ軸方向に延びるビア導体としてのビア導体２２−１ｂ，２２−２ｂ，２２−３ｂにより電気的に接続されている。これにより、ビア導体２２−１ａ，２２−２ａ，２２−３ａ、配線導体２４及びビア導体２２−１ｂ，２２−２ｂ，２２−３ｂは、ホット側線路１４ａとホット側線路１４ｂとの間において、第１の電流経路に電気的に並列接続された第２の電流経路を形成している。第２の電流経路は、第１の電流経路よりも小さなインピーダンスを有していることが好ましい。

ランド１６ａ，１６ｂは、基板本体１３の第１の主面上に設けられ、ｙ軸方向に延びる配線である。ランド１６ａ，１６ｂの一端はそれぞれ、図１及び図２に示すように、貫通コンデンサ１００の外部電極１０６ａ，１０６ｂに電気的に接続されている。

グランドパターン２０は、図１（ｂ）及び図２に示すように、基板本体１３内であって、基板本体１３の第１の主面と配線導体２４との間の層に形成された平面状の導体である。グランドパターン２０は、接地されている。ランド１６ａ，１６ｂの他端（外部電極１０６ａ，１０６ｂが接続された端部と反対側の端部）とグランドパターン２０とはそれぞれ、ｚ軸方向に延びるビア導体としてのビア導体１８ａ，１８ｂにより電気的に接続されている。これにより、コンデンサ電極１１６，１２２とグランドパターン２０とは、外部電極１０６ａ，１０６ｂ及びビア導体１８ａ，１８ｂを介して電気的に接続される。

更に、グランドパターン２０には、図２に示すように、ビア導体２２−１ａ，２２−２ａ、２２−３ａ，２２−１ｂ，２２−２ｂ，２２−３ｂの太さよりも大きな孔が形成されており、ビア導体２２−１ａ，２２−２ａ、２２−３ａ，２２−１ｂ，２２−２ｂ，２２−３ｂは、これらの孔を通過している。これにより、ビア導体２２−１ａ，２２−２ａ、２２−３ａ，２２−１ｂ，２２−２ｂ，２２−３ｂとグランドパターン２０とが短絡することを防止している。

（効果）
以上のように構成された基板１２及びこれを備えた電子装置１０によれば、貫通電極１２０により構成される第１の電流経路と配線導体２４により構成される第２の電流経路とが電気的に並列接続されている。そのため、直流電流は、図１（ｂ）の実線の矢印に示すように、ホット側線路１４ａから第１の電流経路と第２の電流経路とに分かれて流れる。これにより、貫通コンデンサ１００の貫通電極１２０に大電流が流れることが抑制される。特に、本実施形態では、第１の電流経路を構成する配線導体２４の直流抵抗が、第２の電流経路を構成する貫通電極１２０の直流抵抗より小さくなっているので、直流電流の大半は、配線導体２４により構成される第１の電流経路に流れるようになる。その結果、貫通コンデンサ１００の発熱が効果的に抑制される。

更に、基板１２及び電子装置１０では、配線導体２４は、基板本体１３内部に形成されているので、図１及び図２に示すように、貫通コンデンサ１００と配線導体２４とをｚ軸方向から見て重ねて配置することが可能となる。すなわち、電子装置１０では、図９のように、貫通コンデンサ１００を迂回するように配線導体２０７を曲げて形成する必要がない。その結果、基板１２及び電子装置１０の小型化を図ることが可能となる。

更に、基板１２及び電子装置１０では、以下に説明するように、高いノイズ吸収性能を得ることができる。より詳細には、図１０に示す電子装置では、ホット側線路２０４ａとホット側線路２０４ｂとは、配線導体２０７により直接に接続されている。一方、貫通コンデンサ１００の貫通電極１２０とホット側線路２０４ａ，２０４ｂとは、ビア導体２０９−１ａ，２０９−２ａ，２０９−３ａ，２０９−１ｂ，２０９−２ｂ，２０９−３ｂにより電気的に接続されている。ビア導体は、一般的に、比較的高いインダクタンスを有する。そのため、貫通電極１２０により構成される電流経路は、比較的高いインピーダンスを有する。したがって、高周波ノイズの一部は、配線導体２０７を流れてしまう。その結果、図１０に示す電子装置では、十分に直流電流から高周波ノイズを除去することができなかった。

これに対して、電子装置１０では、ホット側線路１４ａ，１４ｂと配線導体２４とがビア導体２２−１ａ，２２−２ａ、２２−３ａ，２２−１ｂ，２２−２ｂ，２２−３ｂにより電気的に接続されている。故に、配線導体２４及びビア導体２２−１ａ，２２−２ａ、２２−３ａ，２２−１ｂ，２２−２ｂ，２２−３ｂにより構成される第２の電流経路のインピーダンスは、比較的高くなる。これにより、高周波ノイズは、貫通電極１２０により構成される第１の電流経路に流れこみ、貫通電極１２０とコンデンサ電極１１６，１２２との間に形成された容量によりグランドへと流れていく。したがって、電子装置１０は、図１０に示す電子装置に比べて、効率よく高周波ノイズを直流電流から除去できる。

（変形例）
以上のように構成された基板１２及びこれを備えた電子装置１０は、前記実施形態に限られず、適宜変形することが可能である。図３は、電子装置１０の変形例に係る電子装置１０'を示した図である。図３（ａ）は、電子装置１０'の上視図である。図３（ｂ）は、電子装置１０'の断面構造図である。図３では、貫通コンデンサ１００は点線で示してある。また、図３（ａ）の上視図において、貫通コンデンサ１００の長辺方向をｘ軸方向とし、貫通コンデンサ１００の短辺方向をｙ軸方向とし、ｘ軸方向とｙ軸方向と直交する方向をｚ軸方向と規定する。図３において、図１と同じ構成については、同じ参照符号が付してある。

電子装置１０と電子装置１０'との間の相違点は、電子装置１０では、ホット側線路１４ａ，１４ｂが基板本体１３の第１の主面上に設けられているのに対して、電子装置１０'では、ホット側線路１４ａ，１４ｂが基板本体１３内に設けられている点である。以下、この相違点を中心に説明を行う。

図３に示すように、基板本体１３の第１の主面には、ランド３０ａ，３０ｂが設けられている。このランド３０ａ，３０ｂは、図１のホット側線路１４ａ，１４ｂと同じ位置に設けられている。ただし、ランド３０ａ，３０ｂは、図１のホット側線路１４ａ，１４ｂに比べてｘ軸方向に短く形成されている。

図３に示すように、ホット側線路１４ａ，１４ｂは、基板本体１３内において、ｘ軸方向に延びるように設けられている。ホット側線路１４ａ，１４ｂの一端はそれぞれ、ランド３０ａ，３０ｂの一端とｚ軸方向から平面視した状態で重なるように設けられている。そして、ホット側線路１４ａ，１４ｂとランド３０ａ，３０ｂとはそれぞれ、ビア導体３２−１ａ，３２−２ａ，３２−３ａ，３２−１ｂ，３２−２ｂ，３２−３ｂにより電気的に接続されている。その他の電子装置１０'の構成については、電子装置１０と同じ構成であるので、説明を省略する。

以上のような構成を有する電子装置１０'においても、電子装置１０と同様に、貫通コンデンサ１００の発熱を抑制できると共に、電子装置１０の小型化を図ることができ、更に、効率よく高周波ノイズを直流電流から除去できる。

なお、電子装置１０及び電子装置１０'では、配線導体２４は、基板本体１３内に設けられているが、配線導体２４は、例えば、基板本体１３の第２の主面に設けられてもよい。更に、電子装置１０'において、ホット側線路１４ａ，１４ｂが、基板本体１３の第２の主面に設けられてもよい。

（解析結果及び実験結果）
本願発明者は、本願発明の効果をより明確にするために、以下に示す解析及び実験を行った。具体的には、図７に示す電子装置のモデル（以下、第１のモデルと称す）と、図１０に示す電子装置のモデル（以下、第２のモデルと称す）と、図３に示す電子装置１０'のモデル（以下、第３のモデルと称す）とを準備した。第１のモデル及び第２のモデルは、本願発明である第３のモデルに対する比較例に相当する。これら３種類のモデルの挿入損失特性を、アジレント・テクノロジー株式会社製ネットワークアナライザを用いて計算した。以下に、解析条件を示す。

基板は、１０ｍｍ×１０ｍｍの３層基板とした。基板厚みは、１．２ｍｍとした。基板の２層目には、グランドプレーンを設けた。また、貫通コンデンサは、４．５ｍｍ×３．２ｍｍ×２．０ｍｍのサイズのセラミックコンデンサとした。貫通コンデンサのセラミック層の厚みは、１μｍとした。２枚組みの内部電極を６組積層した。また、各電極は、ニッケルで形成されているものとした。

以上のような解析条件で、第１のモデル〜第３のモデルの挿入損失特性を計算したところ、図４に示す結果が得られた。図４は、第１のモデル〜第３のモデルの挿入損失特性と周波数との関係を示したグラフである。縦軸は、挿入損失を示し、横軸は、周波数を示す。

図４に示すように、本願発明である第３のモデルの挿入損失特性は、第１のモデルの挿入損失特性と第２のモデルの挿入損失特性との間に位置している。図１０に示す第２のモデルと図３に示す第３のモデルとの相違点は、配線導体を含んだ電流経路にビア導体が含まれているか否かである。すなわち、解析結果によれば、図３に示す第３のモデルのように、配線導体を含んだ電流経路にビア導体が含まれることにより、電子装置の挿入損失特性が向上することが理解できる。

ただし、第１のモデルは、第３のモデルよりも挿入損失特性が優れている。これは、図７に示すように、第１のモデルでは、電流経路が２つに分かれておらず、高周波ノイズが全て貫通コンデンサの貫通電極に入力するためである。

更に、本願発明者は、第１のモデル〜第３のモデルのホット側電極間の直流抵抗をＨＩＯＫＩ製マルチメータにより計測する実験を行った。実験結果を、以下の表１に示す。

表１によれば、本願発明に係る第３のモデルの直流抵抗は、第１のモデルの直流抵抗よりも小さくなることが理解できる。すなわち、本願発明に係る第３のモデルでは、貫通コンデンサの発熱を抑制できることが理解できる。

以上のように、第１のモデルは、挿入損失特性を向上させることはできるが、貫通コンデンサの発熱を抑制することが困難である。また、第２のモデルは、貫通コンデンサの発熱を抑制することはできるが、挿入損失特性を向上させることが困難である。

一方、第３のモデルは、図４及び表１に示すとおり、挿入損失特性を向上させつつ、貫通コンデンサの発熱を抑制することが可能となる。

図１（ａ）は、本発明の一実施形態に係る電子装置の上視図である。図１（ｂ）は、該電子装置の断面構造図である。 前記電子装置の基板の分解斜視図である。 図３（ａ）は、変形例に係る電子装置の上視図である。図３（ｂ）は、該電子装置の断面構造図である。 第１のモデル〜第３のモデルの挿入損失特性と周波数との関係を示したグラフである。 。図５（ａ）は、貫通コンデンサの外観斜視図である。図５（ｂ）は、貫通コンデンサの積層体の分解斜視図である。 図６（ａ）は、従来の基板の上視図である。図６（ｂ）は、従来の基板及び貫通コンデンサの断面構造図である。 図７（ａ）は、従来の基板の上視図である。図７（ｂ）は、従来の基板及び貫通コンデンサの断面構造図である。 特許文献１に記載の電子装置の上視図である。 特許文献１に記載の電子装置の上視図である。 特許文献２に記載のコンデンサの実装構造が適用された電子装置の断面構造図である。

符号の説明

１０，１０' 電子装置
１２ 基板
１３ 基板本体
１４ａ，１４ｂ ホット側線路
１６ａ，１６ｂ，３０ａ，３０ｂ ランド
１８ａ，１８ｂ，２２−１ａ，２２−２ａ，２２−３ａ，２２−１ｂ，２２−２ｂ，２２−３ｂ，３２−１ａ，３２−２ａ，３２−３ａ，３２−１ｂ，３２−２ｂ，３２−３ｂ ビア導体
２０ グランドプレーン
２４ 配線導体
１００ 貫通コンデンサ
１０２ 積層体
１０４ａ，１０４ｂ，１０６ａ，１０６ｂ 外部電極
１０８，１１０，１１２，１１４ セラミック層
１１６，１２２ コンデンサ電極
１２０ 貫通電極

Claims (6)

1. 第１の主面及び第２の主面を有する基板の該第１の主面上にコンデンサが実装された電子装置において、
   前記コンデンサは、
   本体と、
   前記本体を貫通している貫通電極と、
   前記貫通電極と容量を形成しているコンデンサ電極と、
   前記貫通電極の両端に電気的に接続された第１の外部電極及び第２の外部電極と、
   前記コンデンサ電極に電気的に接続された第３の外部電極と、
   を含み、
   前記基板は、
   前記第２の主面又は内部に形成された配線導体と、
   前記基板の内部に形成されると共に、前記配線導体に電気的に接続されたビア導体と、
   を含み、
   前記貫通電極、前記第１の外部電極及び前記第２の外部電極は、第１の電流経路を構成し、
   前記配線導体及び前記ビア導体は、前記第１の電流経路に対して電気的に並列接続された第２の電流経路を構成していること、
   を特徴とする電子装置。
2. 前記ビア導体は、前記配線導体に電気的に接続された第１のビア導体及び第２のビア導体からなり、
   前記基板は、
   前記第１のビア導体に電気的に接続されると共に、前記第１の外部電極に電気的に接続された第１の接続導体と、
   前記第２のビア導体に電気的に接続されると共に、前記第２の外部電極に電気的に接続された第２の接続導体と、
   を更に含むこと、
   を特徴とする請求項１に記載の電子装置。
3. 前記第１の接続導体は、前記基板の第１の主面に形成され、第１のホット側線路であり、
   前記第２の接続導体は、前記基板の第１の主面に形成され、第２のホット側線路であること、
   を特徴とする請求項２に記載の電子装置。
4. 前記基板は、
   前記基板の内部又は第２の主面に形成され、前記第１の接続導体に電気的に接続された第１のホット側線路と、
   前記基板の内部又は第２の主面に形成され、前記第２の接続導体に電気的に接続された第２のホット側線路と、
   を更に備えること、
   を特徴とする請求項２に記載の電子装置。
5. 前記配線導体は、前記基板の法線方向から見たときに、前記コンデンサと重なっていること、
   を特徴とする請求項１ないし請求項４のいずれかに記載の電子装置。
6. 第１の主面及び第２の主面を有すると共に、本体を貫通する貫通電極及び該貫通電極と容量を形成しているコンデンサ電極とを含んだコンデンサが該第１の主面上に実装される基板において、
   前記基板の第２の主面又は内部に形成された配線導体と、
   前記基板の内部に形成されると共に、前記配線導体に電気的に接続されたビア導体と、
   を備え、
   前記配線導体及び前記ビア導体は、前記貫通電極により構成される第１の電流経路に対して電気的に並列接続される第２の電流経路を構成していること、
   を特徴とする基板。

Images