JP2013120894A - 電子部品の実装構造 - Google Patents

Abstract

【課題】貫通コンデンサを実装しない場合でも、分断された領域で電源配線を簡単且つ低コストで電気的に接続することができると共に、ジャンパーチップ部品の発熱により悪影響が生じるのを抑制することが可能な電子部品の実装構造を提供すること。
【解決手段】電源配線１３は、第一及び第二領域１４，１５それぞれにおいて分断されたている。接地配線１６は、第一領域１４と第二領域１５とを通過して延びている。貫通コンデンサ１は、信号用端子電極３０が電源配線１３に接続されると共に接地用端子電極４０が接地配線１６に接続されて第一領域１４に配置されている。ジャンパーチップ部品６は、分断された電源配線１３を電気的に接続するように端子電極８が電源配線１３に接続されて第二領域１５に配置されている。ジャンパーチップ部品６の抵抗値は、貫通コンデンサ１の直流抵抗値以下に設定されている。
【選択図】図５

Description

本発明は、電子部品の実装構造に関する。

ジャンパーチップ部品として、絶縁物の内部に導電層を埋設するとともに、この絶縁物の外部両端には導電層と電気的に接続された電極を設けたものが知られている（たとえば、特許文献１参照）。特許文献１に記載されたジャンパーチップ部品は、分断された一対の回路配線間を電気的に接続するために用いられる。

実開平０３−６２４５９号公報

電子機器では、ノイズ成分の除去などを目的として、電源配線に貫通コンデンサが実装されることがある。電源配線は、貫通コンデンサが実装される領域で分断されている。ところで、所望の特性を実現するために設計当初は必要であると判断されていたものの、静電容量などの特性が改善された貫通コンデンサの開発などに伴い、設計の途中又は最終段階において不要と判断されてしまう貫通コンデンサが存在することがある。この場合、不要な貫通コンデンサを実装しておくことも考えられる。しかしながら、不要な貫通コンデンサが実装されていると、要求以上の静電容量が発生して、必要な信号成分までが除去されてしまう懼れがあり、電子機器の動作が不安定になる場合がある。

一方、不要と判断された貫通コンデンサを実装しないために、電源配線を含む回路配線パターン全体の設計を見直すことも考えられる。この場合、開発期間やコストなどが増加する要因となるため、回路配線のパターン設計を見直すことなく、上記分断された領域で電源配線が電気的に接続される構成の実現が望まれている。そこで、貫通コンデンサに代えて、特許文献１に記載されたようなジャンパーチップ部品を実装することにより、上記分断された領域で電源配線を電気的に接続することが考えられる。しかしながら、この場合には、ジャンパーチップ部品が自己の抵抗により発熱し、ジャンパーチップ部品で発生した熱が貫通コンデンサに伝わり、実装されている他の電子部品の特性に悪影響を及ぼす懼れがある。たとえば、貫通コンデンサに熱が伝わると、静電容量の低下といった悪影響が生じてしまう。

本発明は、このような課題を解決するためになされたものであり、貫通コンデンサを実装しない場合でも、分断された領域で電源配線を簡単且つ低コストで電気的に接続することができると共に、ジャンパーチップ部品の発熱により悪影響が生じるのを抑制することが可能な電子部品の実装構造を提供することを目的とする。

本発明に係る電子部品の実装構造は、電源に接続され、第一及び第二領域それぞれにおいて分断された電源配線と、第一領域と第二領域とを通過して延びる接地配線と、第一素体と、互いに対向するように第一素体内に配置された信号用内部電極及び接地用内部電極と、第一素体の外表面にそれぞれ配置され、信号用内部電極に接続された信号用端子電極及び接地用内部電極に接続された接地用端子電極と、を有する貫通コンデンサと、第二素体と、第二素体の外表面に配置された第一及び第二端子電極と、第二素体に配置され、第一及び第二端子電極に接続された導体と、を有するジャンパーチップ部品と、を備えており、貫通コンデンサは、信号用端子電極が電源配線に接続されると共に接地用端子電極が接地配線に接続されて第一領域に配置され、ジャンパーチップ部品は、分断された電源配線を電気的に接続するように第一及び第二端子電極が電源配線に接続されて第二領域に配置され、ジャンパーチップ部品の抵抗値は、貫通コンデンサの直流抵抗値以下であることを特徴とする。

本発明では、電源配線が分断された第二領域に上記ジャンパーチップ部品が配置されて、分断された電源配線が電気的に接続される。したがって、設計当初は必要とされていた貫通コンデンサが不要となり、当該貫通コンデンサが実装されない場合でも、分断された第二領域で電源配線を簡単且つ低コストで電気的に接続することができる。また、ジャンパーチップ部品の抵抗値が貫通コンデンサの直流抵抗値以下であるため、ジャンパーチップ部品の発熱が比較的低く抑えられる。したがって、ジャンパーチップ部品で発生した熱が第一領域に配置された貫通コンデンサを含む他の電子部品に到達し難く、たとえ到達したとしても、他の電子部品に悪影響を及ぼすのを抑制できる。

ジャンパーチップ部品は、第二素体内に複数の導体が配置されており、導体の数が、信号用内部電極の数以上であってもよい。この場合、ジャンパーチップ部品の抵抗値を貫通コンデンサの直流抵抗値以下に比較的容易に設定することができる。

電源配線の経路上において、貫通コンデンサが配置される第一領域は、ジャンパーチップ部品が配置される第二領域よりも電源側に位置していてもよい。この場合、電源配線の経路上において、貫通コンデンサがジャンパーチップ部品よりも電源側に実装されることとなる。したがって、電源から供給される電流の交流成分が貫通コンデンサにより除去され、直流成分がジャンパーチップ部品に流れる。すなわち、電源から供給される電流が貫通コンデンサにより整流されて、ジャンパーチップ部品に供給されるので、ジャンパーチップ部品に高周波電流が流れ込むことによる負荷を抑制することができる。

電源配線が、複数の第一領域において分断されており、第二領域に配置されるジャンパーチップ部品の抵抗値は、複数の第一領域に配置される各貫通コンデンサの直流抵抗値以下であってもよい。この場合、貫通コンデンサが複数実装されている場合でも、ジャンパーチップ部品の発熱を確実に比較的低く抑えることができる。

本発明によれば、貫通コンデンサを実装しない場合でも、分断された領域で電源配線を簡単且つ低コストで電気的に接続することができると共に、ジャンパーチップ部品の発熱により悪影響が生じるのを抑制することが可能な電子部品の実装構造を提供することができる。

本実施形態に係る貫通コンデンサの斜視図である。 本実施形態に係る貫通コンデンサの断面図である。 本実施形態に係るジャンパーチップ部品の斜視図である。 本実施形態に係るジャンパーチップ部品の断面図である。 本実施形態に係る電子部品の実装構造を説明するための図である。 本実施形態に係る電子部品の実装構造を説明するための斜視図である。 変形例に係る電子部品の実装構造を説明するための図である。 変形例に係る電子部品の実装構造を説明するための斜視図である。

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。

図１及び図２を参照して、本実施形態に係る貫通コンデンサ１の構成について説明する。図１は、本実施形態に係る貫通コンデンサの斜視図である。図２は、本実施形態に係る貫通コンデンサの断面図である。

貫通コンデンサ１は、図１及び図２に示されているように、素体２と素体２内に配置された信号用内部電極３及び接地用内部電極４と、素体２の外表面に配置された一対の信号用端子電極３０及び一対の接地用端子電極４０と、を有している。信号用内部電極３は、信号用端子電極３０に接続されている。接地用内部電極４は、接地用端子電極４０に接続されている。

素体２は、略直方体状であり、第１及び第２の主面２ａ，２ｂ並びに第１〜第４の側面２ｃ，２ｄ，２ｅ，２ｆを有している。第１及び第２の主面２ａ，２ｂは、互いに対向しており、長方形状を呈している。第１及び第２の側面２ｃ，２ｄは、第１及び第２の主面２ａ，２ｂを連結するように第１及び第２の主面２ａ，２ｂの短辺方向に沿って伸び且つ互いに対向している。第３及び第４の側面２ｅ，２ｆは、第１及び第２の主面２ａ，２ｂを連結するように第１及び第２の主面２ａ，２ｂの長辺方向に沿って伸び且つ互いに対向している。第２の主面２ｂが、他の部品（たとえば、回路基板や電子部品など）に対する実装面となる。

素体２は、図２に示されるように、複数の誘電体層５が積層されて形成されている。誘電体層５はたとえば誘電体セラミック（ＢａＴｉＯ_３系、Ｂａ(Ｔｉ，Ｚｒ)Ｏ_３系、又は（Ｂａ，Ｃａ）ＴｉＯ_３系などの誘電体セラミック）を含むセラミックグリーンシートの焼結体から構成される。実際の貫通コンデンサ１では、各誘電体層５は、互いの間の境界が視認できない程度に一体化されている。

信号用端子電極３０は、素体２において、第１及び第２の側面２ｃ，２ｄを覆うようにそれぞれ形成され、素体２の長手方向で互いに対向している。接地用端子電極４０は、素体２において、第３及び第４の側面２ｅ，２ｆの略中央部分にそれぞれ形成され、素体２の短手方向で互いに対向している。信号用端子電極３０と接地用端子電極４０とは、素体２の外表面上において、互いに電気的に絶縁されている。信号用端子電極３０と接地用端子電極４０とは、たとえば導電性金属粉末及びガラスフリットを含む導電性ペーストを素体２の外表面に付与し、焼き付けることによって形成される。必要に応じて、形成された信号用端子電極３０と接地用端子電極４０との上にめっき層が形成されることもある。

信号用内部電極３及び接地用内部電極４は、素体２内において、少なくとも１層の誘電体層５を挟むようにして交互に積層されている。貫通コンデンサ１では、信号用内部電極３の積層数を変更することにより、貫通コンデンサ１の直流抵抗値を所望の値に設定することができる。信号用内部電極３及び接地用内部電極４は、積層型の電気素子の内部電極として通常用いられる導電性材料（例えば、卑金属であるＮｉやＣｕなど）からなる。信号用内部電極３及び接地用内部電極４は、上記導電性材料を含む導電性ペーストの焼結体として構成される。

次に、図３及び図４を参照して、本実施形態に係るジャンパーチップ部品６の構成について説明する。図３は、本実施形態に係るジャンパーチップ部品の斜視図である。図４は、本実施形態に係るジャンパーチップ部品の断面図である。

ジャンパーチップ部品６は、素体７と、素体７の外表面に配置された複数の端子電極（本実施形態では、一対の端子電極）８と、素体７に配置された内部導体９と、を有している。内部導体９は、その両端において、一対の端子電極８に接続されている。

素体７は、略直方体状であり、第１及び第２の主面７ａ，７ｂ並びに第１〜第４の側面７ｃ，７ｄ，７ｅ，７ｆを有している。第１及び第２の主面７ａ，７ｂは、互いに対向しており、長方形状を呈している。第１及び第２の側面７ｃ，７ｄは、第１及び第２の主面７ａ，７ｂを連結するように第１及び第２の主面７ａ，７ｂの短辺方向に沿って伸び且つ互いに対向している。第３及び第４の側面７ｅ，７ｆは、第１及び第２の主面７ａ，７ｂを連結するように第１及び第２の主面７ａ，７ｂの長辺方向に沿って伸び且つ互いに対向している。第２の主面７ｂが、他の部品（たとえば、回路基板や電子部品など）に対する実装面となる。

素体７は、図４に示されるように、複数の絶縁体層１０が積層されて形成されている。絶縁体層１０は、絶縁体（たとえば、非磁性フェライト材料、セラミック材料、ガラス材料、プラスチック（樹脂）材料、又はアルミナ材料など）からなる。

端子電極８は、素体７における第１及び第２の側面７ｃ，７ｄを覆うようにそれぞれ形成され、素体７の長手方向で互いに対向している。端子電極８は、端子電極３０，４０と同様に、導電性ペーストを素体７の外表面に付与し、焼き付けることによって形成される。必要に応じて、形成された端子電極８の上にめっき層が形成されることもある。

内部導体９は、素体７に複数積層されて配置されている。ジャンパーチップ部品６では、内部導体９の積層数を変更することにより、ジャンパーチップ部品６の抵抗値を所望の値に設定することができる。本実施形態では、内部導体９の積層数は、信号用内部電極３の積層数以上に設定されている。内部導体９は、内部電極３，４と同様に、導電性材料（例えば、卑金属であるＮｉやＣｕなど）からなる。

続いて、図５及び図６を参照して、上述した構成の貫通コンデンサ１及びジャンパーチップ部品６の実装構造について説明する。図５は、本実施形態に係る貫通コンデンサ及びジャンパーチップ部品の実装構造を説明するための図である。図６は、本実施形態に係る貫通コンデンサ及びジャンパーチップ部品の実装構造を説明するための斜視図である。

図５に示されるように、本実施形態に係る実装構造では、電源１２と、負荷（たとえば、ＩＣチップなど）１８と、電源配線１３と、接地配線１６と、が備えられている。電源配線１３は、電源１２と負荷１８とに接続されており、電源１２から電流を負荷１８に供給する配線である。電源配線１３は、第一領域１４及び第二領域１５それぞれにおいて分断されている。接地配線１６は、第一領域１４と第二領域１５とを通過して延びており、接地電位に接続されている。電源１２、負荷１８、電源配線１３、及び接地配線１６は、上述した他の部品（たとえば、回路基板や電子部品など）に配置されている。

本実施形態では、電源配線１３は、２箇所の第一領域１４と１箇所の第二領域１５において分断されている。第二領域１５は、電源配線１３の経路に沿って見て、第一領域１４の間に位置している。すなわち、一つの第一領域１４は、電源配線１３の経路上において、第二領域１５よりも電源１２側に位置している。接地配線１６は、各領域１４，１５を通過して延びることにより、電源配線１３を分断するように延びている。各配線１３，１６は、銅箔などの導電体で構成されている。

各第一領域１４には、貫通コンデンサ１がそれぞれ配置されている。各貫通コンデンサ１は、第２の主面２ｂが実装面とされて実装されている。具体的には、図６にも示されるように、各貫通コンデンサ１は、信号用端子電極３０が電源配線１３に接続されると共に接地用端子電極４０が接地配線１６に接続されて、対応する第一領域１４に配置されている。信号用端子電極３０と電源配線１３との接続、及び、接地用端子電極４０と接地配線１６との接続は、はんだ付けにより実現される。図６は、図５において破線Ａで囲まれる箇所を拡大して示した分解斜視図である。

第二領域１５には、設計当初において貫通コンデンサ１が配置されていたが、一つの貫通コンデンサ１が設計の途中又は最終段階において不要とされたため、ジャンパーチップ部品６が配置されている。ジャンパーチップ部品６は、第２の主面７ｂが実装面とされて実装されている。具体的には、図６にも示されるように、ジャンパーチップ部品６は、分断された電源配線１３を電気的に接続するように、各端子電極８が電源配線１３に接続されて第二領域１５に配置されている。ジャンパーチップ部品６は、接地配線１６を跨ぐように配置されており、各端子電極８は接地配線１６に接続されていない。端子電極８と電源配線１３との接続も、はんだ付けにより実現される。

本実施形態の実装構造では、電源１２と負荷１８との間に、二つの貫通コンデンサ１と一つのジャンパーチップ部品６とが挿入されている。電源配線１３の経路上において、少なくとも一つの貫通コンデンサ１が、ジャンパーチップ部品６よりも電源１２側に位置している。そして、ジャンパーチップ部品６の抵抗値は、各貫通コンデンサ１の直流抵抗値以下に設定されている。

以上のように、本実施形態では、電源配線１３が分断された第二領域１５に上記ジャンパーチップ部品６が配置されて、分断された電源配線１３が電気的に接続されている。したがって、設計当初は必要とされていた貫通コンデンサ１が不要となり、当該貫通コンデンサ１が実装されない場合でも、分断された第二領域１５で電源配線１３を簡単且つ低コストで電気的に接続することができる。また、ジャンパーチップ部品６の抵抗値が貫通コンデンサ１の直流抵抗値以下であるため、ジャンパーチップ部品６の発熱が比較的低く抑えられる。したがって、ジャンパーチップ部品６で発生した熱が第一領域１４に配置された貫通コンデンサ１を含む他の電子部品に到達し難く、たとえ到達したとしても、他の電子部品に悪影響を及ぼすのを抑制できる。ジャンパーチップ部品６で発生した熱の悪影響が及ぶのをより一層抑制するためには、ジャンパーチップ部品６の抵抗値が貫通コンデンサ１の直流抵抗値未満に設定されていることが好ましい。

本実施形態では、ジャンパーチップ部品６は、素体７内に複数の内部導体９が積層されて配置されており、内部導体９の数（積層数）が、信号用内部電極３の積層数以上に設定されている。これにより、ジャンパーチップ部品６の抵抗値を貫通コンデンサ１の直流抵抗値以下に比較的容易に設定することができる。

本実施形態では、電源配線１３の経路上において、貫通コンデンサ１が配置される第一領域１４は、ジャンパーチップ部品６が配置される第二領域１５よりも電源１２側に位置している。すなわち、電源配線１３の経路上において、少なくとも一つの貫通コンデンサ１がジャンパーチップ部品６よりも電源１２側に実装されている。したがって、電源１２から供給される電流の交流成分が貫通コンデンサ１により除去され、直流成分がジャンパーチップ部品６に流れることとなる。この結果、電源１２から供給される電流が貫通コンデンサ１により整流されて、ジャンパーチップ部品６に供給されるので、ジャンパーチップ部品６に高周波電流が流れ込むことによる負荷を抑制することができる。

本実施形態では、電源配線１３が、複数の第一領域１４において分断されており、第二領域１５に配置されるジャンパーチップ部品６の抵抗値は、複数の第一領域１４に配置される各貫通コンデンサ１の直流抵抗値以下に設定されている。これにより、貫通コンデンサ１が複数実装されている場合でも、ジャンパーチップ部品６の発熱を確実に比較的低く抑えることができる。

続いて、図７及び図８を参照して、本実施形態の変形例に係る貫通コンデンサ１及びジャンパーチップ部品６の実装構造について説明する。図７は、変形例に係る貫通コンデンサ及びジャンパーチップ部品の実装構造を説明するための図である。図８は、変形例に係る貫通コンデンサ及びジャンパーチップ部品の実装構造を説明するための斜視図である。図８は、図７において破線Ｂで囲まれる箇所を拡大して示した分解斜視図である。

本変形例では、電源配線１３は、上述した実施形態と同じく、２箇所の第一領域１４と１箇所の第二領域１５において分断されている。第二領域１５は、電源配線１３の経路に沿って見て、２箇所の第一領域１４よりも電源１２側に位置している。すなわち、電源配線１３の経路上において、ジャンパーチップ部品６が二つの貫通コンデンサ１よりも電源１２側に実装されている。

本変形例においても、電源配線１３が分断された第二領域１５に上記ジャンパーチップ部品６が配置されて、分断された電源配線１３が電気的に接続されているので、第二領域１５に貫通コンデンサ１が実装されない場合でも、分断された第二領域１５で電源配線１３を簡単且つ低コストで電気的に接続することができる。また、ジャンパーチップ部品６で発生した熱が第一領域１４に配置された貫通コンデンサ１を含む他の電子部品に到達し難く、たとえ到達したとしても、他の電子部品に悪影響を及ぼすのを抑制できる。

なお、上述した実施形態及びその変形例は、本発明に係る実装構造の実施形態を説明したものであり、本発明に係る実装構造は本実施形態及びその変形例に記載したものに限定されるものではない。本発明に係る実装構造は、各請求項に記載した要旨を変更しないように実施形態に係る実装構造を変形し、又は他のものに適用したものであってもよい。

第一領域１４及び第二領域１５の数及び位置は、すなわち、貫通コンデンサ１及びジャンパーチップ部品６の数及び実装位置は、上述した実施形態及びその変形例に示された数及び位置に限られない。たとえば、第一領域１４及び第二領域１５の数がそれぞれ複数であってもよい。

ジャンパーチップ部品６は、端子電極８に接続された導体として内部導体９を有しているが、これに限られない。ジャンパーチップ部品６は、内部導体９の代わりに、素体７の外表面上に配置された外部導体を有していてもよい。また、貫通コンデンサ１及びジャンパーチップ部品６は、いわゆるアレイ品であってもよい。

１…貫通コンデンサ、２…素体、３…信号用内部電極、４…接地用内部電極、５…誘電体層、６…ジャンパーチップ部品、７…素体、８…端子電極、９…内部導体、１０…絶縁体層、１２…電源、１３…電源配線、１４…第一領域、１５…第二領域、１６…接地配線、３０…信号用端子電極、４０…接地用端子電極。

Claims (4)

1. 電源に接続され、第一及び第二領域それぞれにおいて分断された電源配線と、
   前記第一領域と前記第二領域とを通過して延びる接地配線と、
   第一素体と、互いに対向するように前記第一素体内に配置された信号用内部電極及び接地用内部電極と、前記第一素体の外表面にそれぞれ配置され、前記信号用内部電極に接続された信号用端子電極及び前記接地用内部電極に接続された接地用端子電極と、を有する貫通コンデンサと、
   第二素体と、前記第二素体の外表面に配置された第一及び第二端子電極と、前記第二素体に配置され、前記第一及び第二端子電極に接続された導体と、を有するジャンパーチップ部品と、を備えており、
   前記貫通コンデンサは、前記信号用端子電極が前記電源配線に接続されると共に前記接地用端子電極が前記接地配線に接続されて前記第一領域に配置され、
   前記ジャンパーチップ部品は、分断された前記電源配線を電気的に接続するように前記第一及び第二端子電極が前記電源配線に接続されて前記第二領域に配置され、
   前記ジャンパーチップ部品の抵抗値は、前記貫通コンデンサの直流抵抗値以下であることを特徴とする電子部品の実装構造。
2. 前記ジャンパーチップ部品は、前記第二素体内に複数の前記導体が配置されており、
   前記導体の数が、前記信号用内部電極の数以上であることを特徴とする請求項１に記載の電子部品の実装構造。
3. 前記電源配線の経路上において、前記貫通コンデンサが配置される前記第一領域は、前記ジャンパーチップ部品が配置される前記第二領域よりも電源側に位置していること特徴とする請求項１又は２に記載の電子部品の実装構造。
4. 前記電源配線が、複数の前記第一領域において分断されており、
   前記第二領域に配置される前記ジャンパーチップ部品の抵抗値は、複数の前記第一領域に配置される各前記貫通コンデンサの直流抵抗値以下であることを特徴とする請求項１〜３のいずれか一項に記載の電子部品の実装構造。

Images