JP2017034501A - プリント基板 - Google Patents

Abstract

【課題】コンデンサを含むバイパス回路の性能劣化を抑制できるプリント基板を提供する。【解決手段】プリント基板は、配線層ＷＬ１の一部として形成された配線ラインＷ１ａ，Ｗ２ａと、一方の電極端子が配線ラインＷ１ａの一端部と電気的に接続されているバイパスコンデンサ１３と、配線層ＷＬ３の一部として形成された配線ラインＷ９と、配線ラインＷ１ａの一端部を配線ラインＷ９の一端部と導通させる層間接続孔Ｈａと、配線ラインＷ２ａの一端部を配線ラインＷ９の他端部と導通させる層間接続孔Ｈｂとを備える。配線ラインＷ１ａ，Ｗ２ａは、配線ラインＷ９を介して直列に接続されており、磁気的結合により相互インダクタンスを形成するように互いに対向し且つ互いに並行に延在している。【選択図】図２

Description

本発明は、ノイズフィルタを有するプリント基板に関するものである。

プリント基板には、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）またはＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）などの回路素子から漏洩する高周波帯域の電磁ノイズを除去するためにノイズフィルタが実装されている。図７は、プリント基板１００に実装された従来のノイズフィルタの一例を示す図である。このプリント基板１００には、回路素子１０１、コネクタ回路１０２、バイパスコンデンサ１０４、電源配線パターン１１１及びグラウンド配線パターン１１２が実装されている。

図７に示されるように、電源配線パターン１１１の一端は、回路素子１０１と接続され、電源配線パターン１１１の他端は、コネクタ回路１０２を介して外部電源１０３と接続されている。バイパスコンデンサ１０４の一端は、引き出し配線１１３を介して電源配線パターン１１１と接続され、バイパスコンデンサ１０４の他端は、引き出し配線１１４を介してグラウンド配線パターン１１２と接続されている。回路素子１０１で発生した高周波電磁ノイズが外部電源１０３に伝播すれば、たとえば、電源電圧が変動して回路素子１０１の動作不良や、外部電源１０３から電源供給を受ける他の回路素子（図示せず）の動作不良を招くという問題が生じ得る。バイパスコンデンサ１０４は、高周波電磁ノイズに対してノイズフィルタとして機能し、電源配線パターン１１１を伝播する高周波電磁ノイズをグラウンド配線パターン１１２にバイパスすることができる。これにより電源品位の向上が可能となる。

しかしながら、バイパスコンデンサ１０４には寄生インダクタンスが存在する。この寄生インダクタンスによりバイパスコンデンサ１０４のバイパス性能が劣化するので、外部電源１０３側に漏洩する高周波電磁ノイズを十分に低減させることができないという課題がある。この課題に対しては、たとえば、特許文献１（特開２００５−３０３１９３号公報）の従来技術が知られている。この特許文献１に開示されているチップ型コンデンサアレイは、共通外部電極と並列に接続された複数個のコンデンサを備えているので、チップ型コンデンサアレイ自身の寄生インダクタンスを低減させることができる。

特開２００５−３０３１９３号公報（たとえば、図１〜図４及び段落００２０〜００３０）

しかしながら、特許文献１の従来技術では、バイパスコンデンサの実装に使用される配線の寄生インダクタンスに起因するバイパス性能の劣化を抑制することができない。

上記に鑑みて本発明の目的は、コンデンサを含むバイパス回路の性能劣化を抑制することができるプリント基板を提供する点にある。

本発明の一態様によるプリント基板は、第１の配線層と第２の配線層とが絶縁層を介して積層された構造を有するプリント基板であって、前記第１の配線層の一部として形成された第１の配線ライン及び第２の配線ラインと、前記第１の配線層に配置されており、一対の電極端子を有し、前記一対の電極端子のうちの一方の電極端子が前記第１の配線ラインの一端部と電気的に接続されているバイパスコンデンサと、前記第２の配線層の一部として形成された第３の配線ラインと、前記絶縁層を貫通して形成され、前記第１の配線ラインの当該一端部を前記第３の配線ラインの一端部と導通させる第１の層間接続孔と、前記絶縁層を貫通して形成され、前記第２の配線ラインの一端部を前記第３の配線ラインの他端部と導通させる第２の層間接続孔とを備え、前記第１の配線ライン及び前記第２の配線ラインは、磁気的結合により相互インダクタンスを形成するように互いに対向し且つ互いに並行に延在しており、前記第１の配線ラインの当該一端部が前記第２の配線ラインの他端部と対向し、且つ前記第２の配線ラインの当該一端部が前記第１の配線ラインの他端部と対向していることを特徴とする。

本発明の他の態様によるプリント基板は、第１の配線層と第２の配線層とが絶縁層を介して積層された構造を有するプリント基板であって、前記第１の配線層の一部として形成された第１の配線ライン及び第２の配線ラインと、前記第２の配線層の一部として形成された第３の配線ラインと、前記第２の配線層に配置されており、一対の電極端子を有し、前記一対の電極端子のうちの一方の電極端子が前記第３の配線ラインの一端部と電気的に接続されているバイパスコンデンサと、前記絶縁層を貫通して形成され、前記第１の配線ラインの一端部を前記第３の配線ラインの当該一端部と導通させる第１の層間接続孔と、前記絶縁層を貫通して形成され、前記第２の配線ラインの一端部を前記第３の配線ラインの他端部と導通させる第２の層間接続孔とを備え、前記第１の配線ライン及び前記第２の配線ラインは、磁気的結合により相互インダクタンスを形成するように互いに対向し且つ互いに並行に延在しており、前記第１の配線ラインの当該一端部が前記第２の配線ラインの他端部と対向し、且つ前記第２の配線ラインの当該一端部が前記第１の配線ラインの他端部と対向していることを特徴とする。

本発明によれば、第１の配線ライン及び第２の配線ラインは、第３の配線ラインを介して直列接続しており、磁気的結合により相互インダクタンスを形成するように互いに対向し且つ互いに並行に延在している。この相互インダクタンスに対応して等価的に現れる負のインダクタンスにより、バイパスコンデンサを含むバイパス回路の寄生インダクタンスを打ち消すことができる。したがって、新たな電子部品を追加することなく、バイパス回路の性能劣化を抑制することができる。

本発明に係る実施の形態１の多層プリント基板の断面構造の一例を概略的に示す図である。 （Ａ），（Ｂ），（Ｃ）は、実施の形態１の多層プリント基板を構成する配線層の平面図である。 （Ａ）は、一対の寄生インダクタを含む相互誘導回路を示す図であり、（Ｂ）は、この相互誘導回路のＴ型等価回路を示す図である。 実施の形態１の多層プリント基板の等価回路の主要部を概略的に示す図である。 （Ａ），（Ｂ），（Ｃ）は、本発明に係る実施の形態２の多層プリント基板を構成する配線層の平面図である。 本発明に係る実施の形態３の磁性体２３の配置範囲の一例を示す図である。 プリント基板に実装された従来のノイズフィルタの一例を示す図である。

以下、図面を参照しつつ、本発明に係る種々の実施の形態について詳細に説明する。なお、図面において同一符号を付された構成要素は、同一機能及び同一構成を有するものとする。

実施の形態１．
図１は、本発明に係る実施の形態１の多層プリント基板１の断面構造の一例を概略的に示す図であり、図２（Ａ），（Ｂ），（Ｃ）は、この多層プリント基板１を構成する配線層の平面図である。図２（Ａ），（Ｂ），（Ｃ）は、同一方向から視たときの上部配線層ＷＬ１、中間配線層ＷＬ２及び下部配線層ＷＬ３の平面構成を示している。

図１に示される多層プリント基板１は、第１の配線層である上部配線層ＷＬ１と、第２の配線層である下部配線層ＷＬ３と、これら上部配線層ＷＬ１及び下部配線層ＷＬ３の間に配置された中間配線層ＷＬ２とを備える。上部配線層ＷＬ１と中間配線層ＷＬ２との間には第１絶縁層Ｉ１が介在し、中間配線層ＷＬ２と下部配線層ＷＬ３との間には第２絶縁層Ｉ２が介在している。多層プリント基板１は、上部配線層ＷＬ１、第１絶縁層Ｉ１、中間配線層ＷＬ２、第２絶縁層Ｉ２及び下部配線層ＷＬ３が厚み方向（図面の垂直方向）に積層された構造を有している。第１絶縁層Ｉ１及び第２絶縁層Ｉ２は、電気絶縁材料（たとえば、樹脂材料）で構成される。これら第１絶縁層Ｉ１及び第２絶縁層Ｉ２により本発明の絶縁層を構成することが可能である。

図２（Ａ）〜（Ｃ）に示されるように、多層プリント基板１には、第１絶縁層Ｉ１及び第２絶縁層Ｉ２の双方を貫通する層間接続孔であるビアＨａ，Ｈｂ，Ｈｃ，Ｈｄ，Ｈｅが形成されている。ビアＨａ，Ｈｂ，Ｈｃ，Ｈｄ，Ｈｅの内部には、たとえば、導電性ペーストが充填されたり、無電解メッキにより銅などの金属層が形成されているので、ビアＨａ，Ｈｂ，Ｈｃ，Ｈｄ，Ｈｅは導電性を有している。

多層プリント基板１の中央部付近に形成されているビアＨａ，Ｈｂは、上部配線層ＷＬ１及び下部配線層ＷＬ３の双方に導通するが、中間配線層ＷＬ２には導通しない。このため、これらビアＨａ，Ｈｂは、上部配線層ＷＬ１と下部配線層ＷＬ３との間を電気的に接続するが、上部配線層ＷＬ１と中間配線層ＷＬ２との間、及び、中間配線層ＷＬ２と下部配線層ＷＬ３との間を電気的に接続しない。また、他のビアＨｃ，Ｈｄ，Ｈｅは、上部配線層ＷＬ１及び中間配線層ＷＬ２の双方に導通するが、下部配線層ＷＬ３には導通しない。このため、これらビアＨｃ，Ｈｄ，Ｈｅは、上部配線層ＷＬ１と中間配線層ＷＬ２との間を電気的に接続するが、中間配線層ＷＬ２と下部配線層ＷＬ３との間を電気的に接続しない。

上部配線層ＷＬ１は、第１絶縁層Ｉ１の厚み方向両面のうち外側の面すなわち上面に形成されている。図２（Ａ）に示されるように、上部配線層ＷＬ１には、ＬＳＩまたはＩＣなどの電子部品である回路素子１０と、ＤＣ−ＤＣコンバータまたは車載用バッテリなどの外部電源１２と電気的に接続されたコネクタ回路１１と、電磁ノイズ除去用のバイパスコンデンサ１３とが設けられている。

また、上部配線層ＷＬ１を構成する配線パターンとして、回路素子１０の電源端子と接続される電源配線パターンＷ１と、コネクタ回路１１を介して外部電源１２と電気的に接続される電源配線パターンＷ２と、バイパスコンデンサ１３の一方の電極端子を電源配線パターンＷ１と電気的に接続する引き出し配線Ｗ３と、バイパスコンデンサ１３の他方の電極端子をビアＨｃと電気的に接続する配線Ｗ４と、回路素子１０の接地端子をビアＨｄと電気的に接続するグラウンド配線Ｗ５と、コネクタ回路１１の接地端子をビアＨｅと電気的に接続するグラウンド配線Ｗ６とが形成されている。電源配線パターンＷ１，Ｗ２、引き出し配線Ｗ３、配線Ｗ４及びグラウンド配線Ｗ５，Ｗ６は、銅箔などの導電体で構成されればよい。

中間配線層ＷＬ２は、図１に示されるように第１絶縁層Ｉ１と第２絶縁層Ｉ２との間に形成されている。図２（Ｂ）に示されるように、この中間配線層ＷＬ２は、ビアＨａ，Ｈｂ，Ｈｃ，Ｈｄ，Ｈｅの領域を除いたほぼ全面にグラウンド導体面２２を有し、このグラウンド導体面２２は電気的に接地されている。グラウンド導体面２２は、銅箔などの導電体で構成されればよい。なお、外部電源１２のマイナス端子は、コネクタ回路１１、グラウンド配線Ｗ６及びビアＨｅを介して、グラウンド導体面２２と接続されている。

下部配線層ＷＬ３は、図１に示されるように第２絶縁層Ｉ２の外側の面すなわち下面に形成される。この下部配線層ＷＬ３を構成する配線パターンとしては、図２（Ｃ）に示されるようにビアＨａ，Ｈｂ間を電気的に接続する配線ラインＷ９が形成されている。配線ラインＷ９は、銅箔などの導電体で構成されればよい。

なお、配線ラインＷ９は、図２（Ｃ）に示されるように直角に折れ曲がる屈曲部分を有するが、これに限定されるものではない。このような配線ラインＷ９に代えて、直線状の配線ライン、または円形状もしくは楕円形状の配線ラインを採用してもよい。

図２（Ａ）を参照すると、上部配線層ＷＬ１においては、一方の電源配線パターンＷ１は、他方の電源配線パターンＷ２と対向し且つ近接する位置に形成された第１の配線ラインＷ１ａを含み、他方の電源配線パターンＷ２は、一方の電源配線パターンＷ１と対向し且つ近接する位置に形成された第２の配線ラインＷ２ａを含む。これら第１及び第２の配線ラインＷ１ａ，Ｗ２ａ（以下「近接配線ラインＷ１ａ，Ｗ２ａ」と呼ぶ。）は、互いに対向し且つ互いに並行に延在するように形成されている。下部配線層ＷＬ３の配線ラインＷ９は、これら近接配線ラインＷ１ａ，Ｗ２ａを直列接続するための第３の配線ラインである。

図２（Ａ）に示されるように、近接配線ラインＷ１ａの左側一端部は、ビアＨａと電気的に接続されている。これにより、近接配線ラインＷ１ａは、図２（Ｃ）に示されるように、ビアＨａを介して下部配線層ＷＬ３の配線ラインＷ９の左側一端部と導通する。他方の近接配線ラインＷ２ａの右側一端部は、図２（Ａ）に示されるようにビアＨｂと電気的に接続されている。これにより、近接配線ラインＷ２ａは、ビアＨｂを介して下部配線層ＷＬ３の配線ラインＷ９の右側他端部と導通する。したがって、近接配線ラインＷ１ａ，Ｗ２ａの端部同士が、ビアＨａ、配線ラインＷ９及びビアＨｂを介して直列に接続される。それ故、近接配線ラインＷ１ａ，Ｗ２ａに流れる電流の方向は同一方向となる。また、寄生インダクタンスに起因して近接配線ラインＷ１ａ，Ｗ２ａで発生する磁束の方向もほぼ同一方向となる。

また、近接配線ラインＷ１ａの左側一端部は、図２（Ａ）に示されるように、引き出し配線Ｗ３を介してバイパスコンデンサ１３の一方の電極端子と電気的に接続されている。バイパスコンデンサ１３の他方の電極端子は、配線Ｗ４を介してビアＨｃと電気的に接続されている。これにより、当該他方の電極端子は、ビアＨｃを介して中間配線層ＷＬ２のグラウンド導体面２２と導通する。一方、近接配線ラインＷ１ａの右側他端部は、図２（Ａ）に明示されていないが、近接配線ラインＷ２ａの右側一端部（ビアＨｂと接続する部分）と対向する部分であり、電源配線ラインＷ１の他の配線部分を介して回路素子１０の電源端子と電気的に接続されている。また、近接配線ラインＷ２ａの左側他端部も、図２（Ａ）に明示されていないが、近接配線ラインＷ１ａの左側一端部（ビアＨａと接続する部分）と対向する部分であり、電源配線ラインＷ２の他の配線部分とコネクタ回路１１とを介して外部電源１２と電気的に接続されている。

本実施の形態のノイズフィルタは、近接配線ラインＷ１ａ，Ｗ２ａとバイパスコンデンサ１３とを含んで構成されている。近接配線ラインＷ１ａ，Ｗ２ａは、互いに磁気的に結合して相互誘導を起こす一対の寄生インダクタを有する。図３（Ａ）は、近接配線ラインＷ１ａの寄生インダクタ４１と近接配線ラインＷ２ａの寄生インダクタ４２とを含む相互誘導回路を模式的に示す図であり、図３（Ｂ）は、この相互誘導回路のＴ型等価回路を示す図である。節点ａ１，ａ２からそれぞれ電流ｉ_１，ｉ_２が寄生インダクタ４１，４２に流れ込むとき、寄生インダクタ４１，４２間に相互インダクタンス−Ｍが形成される。節点ｂ１，ｂ２が共通電位を有するとすれば、相互誘導回路は、図３（Ｂ）に示されるように３つのインダクタンスＬ１＋Ｍ，Ｌ２＋Ｍ，−Ｍを有する３個のインダクタ５１，５２，５３からなる等価回路と考えることができる。この種の等価回路は、Ｔ型等価回路と呼ばれている。

ここで、近接配線ラインＷ１ａ，Ｗ２ａが互いに距離ｄ（単位：ｍ）だけ離れて対向し、且つ近接配線ラインＷ１ａ，Ｗ２ａのライン長が共にＲ（単位：ｍ）である場合、近接配線ラインＷ１ａ，Ｗ２ａ間の相互インダクタンスの大きさＭ（単位：Ｈ＝Ｗｂ／Ａ）は、たとえば、次の近似式（１）で与えられる。
Ｍ＝（μ_０／（２π））×Ｒ×（ｌｎ（２Ｒ／ｄ）−１） （１）

ここで、μ_０は、真空の透磁率（＝４π×１０^−７Ｈ／ｍ）である。

図４は、ノイズフィルタを有する多層プリント基板１の等価回路の主要部を概略的に示す図である。図４に示される等価回路は、回路素子１０と、上記したＴ型等価回路と、バイパスコンデンサ１３と、配線インダクタンスＬ４を有する寄生インダクタ５４と、コネクタ回路１１とを備えている。インダクタ５１の等価インダクタンスはＬ１＋Ｍであり、インダクタ５２の等価インダクタンスはＬ２＋Ｍである。また、バイパスコンデンサ１３は、容量Ｃを有するコンデンサ成分１３Ｃと、等価直列インダクタンス（ＥＳＬ）である残留インダクタンスＬｐを有する寄生インダクタ１３_ＥＳＬとを備えている。ここで、寄生インダクタ５４は、図２（Ａ），（Ｂ）のビアＨｃによって形成される。なお、図４では、説明の便宜上、多層プリント基板１の他の回路要素（たとえば、引き出し配線Ｗ３の抵抗成分及び寄生インダクタ成分）の表示は省略されている。

本実施の形態のバイパス回路は、図２（Ａ）に示した引き出し配線Ｗ３、バイパスコンデンサ１３、配線Ｗ４及びビアＨｃによって構成される。このバイパス回路では、近接配線ラインＷ１ａ，Ｗ２ａが磁気的に結合すると、図４に示されるように、負のインダクタンス−Ｍを有するインダクタ５３が等価的に現れる。すなわち、インダクタ５１，５２間の直列接続点Ｎｐにインダクタ５３が等価的に接続されたこととなる。よって、このとき、バイパス回路では、負のインダクタンス−Ｍを有するインダクタ５３と、コンデンサ成分１３Ｃと、寄生インダクタ１３_ＥＳＬとが直列に接続されることとなる。

ここで、上部配線層ＷＬ１の近接配線ラインＷ１ａ，Ｗ２ａと下部配線層ＷＬ３の配線ラインＷ９との間にグラウンド導体面２２が介在している。このため、裏側の配線ラインＷ９から発生する磁束は、グラウンド導体面２２で遮蔽されて近接配線ラインＷ１ａ，Ｗ２ａに鎖交することがない。よって、図４のインダクタ５１，５２間の相互インダクタンスの大きさが、配線ラインＷ９から生ずる磁束の影響を受けて低下することを防ぐことができる。

一方、ビアＨｃの配線インダクタンスＬ４については、ビアＨｃの寸法（たとえば、長さ及びビア径）に基づいて配線インダクタンスＬ４を近似的に算出することができる。また、バイパスコンデンサ１３の特性を測定することで、残留インダクタンスＬｐを算出することが可能である。

したがって、負のインダクタンス−Ｍと、ビアＨｃの配線インダクタンスＬ４と、バイパスコンデンサ１３の残留インダクタンスＬｐとについてインピーダンスが打ち消し合うように、インダクタンス−Ｍを設計することにより、バイパス回路のインピーダンスをコンデンサ成分１３Ｃのみのインピーダンスと等価とすることができる。たとえば上式（１）を用いて、負のインダクタンス−Ｍが最適な値となるような設計を行うことが可能である。これにより、バイパス回路におけるバイパス経路が実質的にインダクタンス成分を含まないことになるので、電源配線パターンＷ１を伝播する電磁ノイズの周波数が高くても、バイパス性能が低下することを防ぐことができる。

ここで、バイパスコンデンサ１３の実装に使用される引き出し配線Ｗ３及び配線Ｗ４の寄生インダクタンスを考慮してインダクタンス−Ｍを設計することも可能である。

なお、仮に、近接配線ラインＷ１ａ，Ｗ２ａと、下部配線層ＷＬ３の配線ラインＷ９との間にグラウンド導体面２２が介在しない場合には、配線ラインＷ９から生じた磁束から近接配線ラインＷ１ａ，Ｗ２ａを遮蔽することができない。このため、上部配線層ＷＬ１、中間配線層ＷＬ２及び下部配線層ＷＬ３の相互間の電磁結合を考慮して多層プリント基板１を設計しなければならず、多層プリント基板１の製造コストが増大する。これに対し、本実施の形態では、下部配線層ＷＬ３から上部配線層ＷＬ１へ向かう磁束はグラウンド導体面２２で遮蔽されるので、バイパス回路のインピーダンス設計が容易になるという利点がある。

以上に説明したように実施の形態１の多層プリント基板１では、近接配線ラインＷ１ａ，Ｗ２ａは、配線ラインＷ９を介して直列に接続され、磁気的結合により相互インダクタンスを形成するように互いに対向し且つ同一方向に延在している。この磁気的結合に対応して等価的に現れる負のインダクタンス−Ｍにより、バイパスコンデンサ１３を含むバイパス回路全体の寄生インダクタンスを打ち消すことができる。よって、新たな電子部品を追加することなく、バイパスコンデンサ１３のバイパス性能の劣化を抑制することが可能である。したがって、電源配線パターンＷ１を伝播する電磁ノイズを効果的に除去することができる。

ここで、バイパス回路の寄生インダクタンスを打ち消すために、インダクタなどの電子部品を追加で実装することが考えられる。しかしながら、新たな電子部品の追加は、プリント基板の製造コストの増加を招くとともに、当該新たな電子部品がプリント基板上の他の配線または他の電子部品に電磁的に作用して悪影響を与えるおそれがある。本実施の形態の多層プリント基板１は、そのような電子部品を追加で実装することなく、バイパス性能の劣化を抑制することができる。

実施の形態２．
次に、本発明に係る実施の形態２について説明する。図５（Ａ），（Ｂ），（Ｃ）は、実施の形態２の多層プリント基板を構成する配線層の平面図である。本実施の形態の多層プリント基板の構成は、図２（Ａ）の上部配線層ＷＬ１に代えて図５（Ａ）の上部配線層ＷＬ１ｍを使用し、且つ、図２（Ｃ）の下部配線層ＷＬ３に代えて図５（Ｃ）の下部配線層ＷＬ３ｍを使用する点を除いて、実施の形態１の多層プリント基板１の構成と同じである。

図５（Ａ）に示されるように、上部配線層ＷＬ１ｍには、実施の形態１の上部配線層ＷＬ１と同様に、回路素子１０及びコネクタ回路１１が設けられている。また、上部配線層ＷＬ１ｍは、実施の形態１の上部配線層ＷＬ１と同様に、電源配線パターンＷ１，Ｗ２及びグラウンド配線Ｗ５，Ｗ６を有する。

一方、下部配線層ＷＬ３ｍには、図５（Ｃ）に示されるように、バイパスコンデンサ１３が設けられている。また、下部配線層ＷＬ３ｍには、ビアＨａ，Ｈｂ間を電気的に接続する配線ラインＷ９と、バイパスコンデンサ１３の一方の電極端子をビアＨａと電気的に接続する引き出し配線Ｗ１０と、バイパスコンデンサ１３の他方の電極端子をビアＨｃと電気的に接続する配線Ｗ１１とが形成されている。ビアＨｃは、中間配線層ＷＬ２と下部配線層ＷＬ３ｍとの双方に導通するが、上部配線層ＷＬ１ｍに導通しない。このため、バイパスコンデンサ１３の他方の電極端子は、グラウンド導体面２２に接続される。

実施の形態２の多層プリント基板でも、実施の形態１と同様に、図４に示した等価回路を構成することができる。このため、近接配線ラインＷ１ａ，Ｗ２ａ間の磁気的結合に対応して等価的に現れる負のインダクタンス−Ｍにより、ビアＨａ及びバイパスコンデンサ１３を含むバイパス回路全体の寄生インダクタンスを打ち消すことができる。よって、新たな電子部品を追加することなく、バイパスコンデンサ１３のバイパス性能の劣化を抑制することが可能である。したがって、電源配線パターンＷ１を伝播する電磁ノイズを効果的に除去することができる。

実施の形態３．
次に、本発明に係る実施の形態３について説明する。実施の形態３の多層プリント基板は、上記実施の形態１または実施の形態２における上部配線層ＷＬ１またはＷＬ１ｍとグラウンド導体面２２との間に磁性体を配置して構成される。この磁性体は、少なくとも、平面視で近接配線ラインＷ１ａ，Ｗ２ａ間の領域に配置される。

図６は、実施の形態１の上部配線層ＷＬ１に対する磁性体２３の配置範囲の一例を示す図である。図６に示されるように、磁性体２３は、平面視で近接配線ラインＷ１ａ，Ｗ２ａを含む領域に配置されている。磁性体２３としては、数ＭＨｚ以上の高周波信号に対して高い透磁率を有するフェライト磁性体が好ましい。また、たとえば、軟磁性金属粉末が分散された樹脂シート、またはフェライトめっき膜を磁性体２３として使用することができる。樹脂シートが使用される場合、第１絶縁層Ｉ１と第２絶縁層Ｉ２との間に樹脂シートが介在すればよい。フェライトめっき膜が使用される場合は、数μｍ程度の厚みを有するフェライトめっき膜をグラウンド導体面２２上に成膜すればよい。

図６では、磁性体２３は、近接配線ラインＷ１ａ，Ｗ２ａの近傍に配置され、且つ近接配線ラインＷ１ａ，Ｗ２ａとグラウンド導体面２２との間の領域に配置されている。よって、近接配線ラインＷ１ａ，Ｗ２ａから発生する磁束は磁性体２３の内部を流れるので、グラウンド導体面２２に鎖交しにくくなる。その結果、グラウンド導体面２２に渦電流が流れにくくなり、当該渦電流による反作用磁束量が小さくなる。したがって、上記インダクタンス−Ｍを得るために必要な近接配線ラインＷ１ａ，Ｗ２ａの寸法を小さくすることができる。

以上、図面を参照して本発明に係る種々の実施の形態について述べたが、これら実施の形態は本発明の例示であり、これら実施の形態以外の様々な形態を採用することもできる。たとえば、上記実施の形態１〜３はいずれも３層構造の多層プリント基板であるが、これに限定されるものではない。本発明は、４層以上の配線層を有する多層プリント基板に対して適用可能である。

また、上記外部電源１２に代えて、上記実施の形態１〜３の多層プリント基板に内部電源である電源素子を実装してもよい。この場合でも、実装された電源素子への高周波電磁ノイズの伝播を抑制することが可能である。

なお、本発明の範囲内において、各実施の形態の自由な組み合わせ、各実施の形態の任意の構成要素の変形、または各実施の形態の任意の構成要素の省略が可能である。

１ 多層プリント基板、１０ 回路素子、１１ コネクタ回路、１２ 外部電源、１３ バイパスコンデンサ、２２ グラウンド導体面、２３ 磁性体、４１，４２ 寄生インダクタ、５１〜５４ インダクタ、ＷＬ１，ＷＬ１ｍ 上部配線層（第１配線層）、ＷＬ２ 中間配線層、ＷＬ３，ＷＬ３ｍ 下部配線層（第２配線層）、Ｉ１ 第１絶縁層、Ｉ２ 第２絶縁層、Ｗ１，Ｗ２ 電源配線パターン、Ｗ１ａ，Ｗ２ａ 近接配線ライン（第１及び第２の配線ライン）、Ｗ３，Ｗ１０ 引き出し配線、Ｗ４，Ｗ１１ 配線、Ｗ５，Ｗ６ グラウンド配線、Ｗ９ 配線ライン、Ｈａ〜Ｈｅ ビア（層間接続孔）。

Claims (7)

1. 第１の配線層と第２の配線層とが絶縁層を介して積層された構造を有するプリント基板であって、
   前記第１の配線層の一部として形成された第１の配線ライン及び第２の配線ラインと、
   前記第１の配線層に配置されており、一対の電極端子を有し、前記一対の電極端子のうちの一方の電極端子が前記第１の配線ラインの一端部と電気的に接続されているバイパスコンデンサと、
   前記第２の配線層の一部として形成された第３の配線ラインと、
   前記絶縁層を貫通して形成され、前記第１の配線ラインの当該一端部を前記第３の配線ラインの一端部と導通させる第１の層間接続孔と、
   前記絶縁層を貫通して形成され、前記第２の配線ラインの一端部を前記第３の配線ラインの他端部と導通させる第２の層間接続孔と
   を備え、
   前記第１の配線ライン及び前記第２の配線ラインは、磁気的結合により相互インダクタンスを形成するように互いに対向し且つ互いに並行に延在しており、前記第１の配線ラインの当該一端部が前記第２の配線ラインの他端部と対向し、且つ前記第２の配線ラインの当該一端部が前記第１の配線ラインの他端部と対向している、
   ことを特徴とするプリント基板。
2. 第１の配線層と第２の配線層とが絶縁層を介して積層された構造を有するプリント基板であって、
   前記第１の配線層の一部として形成された第１の配線ライン及び第２の配線ラインと、
   前記第２の配線層の一部として形成された第３の配線ラインと、
   前記第２の配線層に配置されており、一対の電極端子を有し、前記一対の電極端子のうちの一方の電極端子が前記第３の配線ラインの一端部と電気的に接続されているバイパスコンデンサと、
   前記絶縁層を貫通して形成され、前記第１の配線ラインの一端部を前記第３の配線ラインの当該一端部と導通させる第１の層間接続孔と、
   前記絶縁層を貫通して形成され、前記第２の配線ラインの一端部を前記第３の配線ラインの他端部と導通させる第２の層間接続孔と
   を備え、
   前記第１の配線ライン及び前記第２の配線ラインは、磁気的結合により相互インダクタンスを形成するように互いに対向し且つ互いに並行に延在しており、前記第１の配線ラインの当該一端部が前記第２の配線ラインの他端部と対向し、且つ前記第２の配線ラインの当該一端部が前記第１の配線ラインの他端部と対向している、
   ことを特徴とするプリント基板。
3. 請求項１または請求項２記載のプリント基板であって、前記第１の配線ライン及び前記第２の配線ラインは、前記磁気的結合により等価的な負のインダクタンスを形成することを特徴とするプリント基板。
4. 請求項１から請求項３のうちのいずれか１項記載のプリント基板であって、前記第１の配線層に配置された回路素子を更に備え、
   前記第１の配線ラインの当該他端部は、前記回路素子の電源端子と電気的に接続され、
   前記第２の配線ラインの当該他端部は、電源と電気的に接続される、
   ことを特徴とするプリント基板。
5. 請求項４記載のプリント基板であって、
   前記絶縁層の内部で前記第１の配線層と前記第２の配線層との間に配置され、電気的に接地された導体面を有する中間配線層と、
   前記絶縁層の内部に形成され、前記一対の電極端子のうちの他方の電極端子を前記導体面と導通させる第３の層間接続孔と
   を更に備えることを特徴とするプリント基板。
6. 請求項５記載のプリント基板であって、前記導体面と前記第１の配線層との間に配置された磁性体を更に備え、
   前記磁性体は、前記第１の配線層の厚み方向からの平面視で、少なくとも前記第１の配線ラインと前記第２の配線ラインとの間の領域に配置されている、
   ことを特徴とするプリント基板。
7. 請求項６記載のプリント基板であって、前記磁性体は、フェライト磁性体であることを特徴とするプリント基板。

Images