JPH08293416A - ノイズフィルタ - Google Patents

Abstract

(57)【要約】 【目的】 基板上の小さい占有面積で大きいインダクタ
ンスおよび容量を得ることが可能な、ノイズフィルタを
提供する。 【構成】 積層されている多層基板１と、積層されてい
る多層基板１のうちの任意の２層１Ｂ，１Ｃの各々に配
設されている複数の互いに独立するプリント配線５と、
複数の互いに独立するプリント配線５のうちの少なくと
も２本の端部同士を多層基板１の面に垂直な方向に接続
する複数の貫通穴２および複数の非貫通穴３とを備え、
貫通穴２または非貫通穴３を介して複数の互いに独立す
るプリント配線５を順次連続して接続してコイル状のプ
リントインダクタ１０を形成し、積層されている多層基
板１のうちの少なくとも１層１Ａ，１Ｄが、コイル状の
プリントインダクタ１０を形成するプリント配線５と容
量結合を得るプリントパターン４を備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はノイズフィルタの構造に
関し、特に多層基板に直接形成する場合およびチップ部
品に形成する場合の構造に関する。

【０００２】

【従来の技術】従来、回路基板から発生する放射ノイズ
を抑制するためには、基板上に配設されるディジタルＩ
Ｃと供給電源Ｖｃｃとの間やディジタルＩＣの出力側と
入力側との間の接続ラインに、インダクタとコンデンサ
とを有するローパスフィルタからなる雑音防止回路（ノ
イズフィルタ）を形成している。

【０００３】図１０は、従来の渦巻型プリントインダク
タの構成例を示す図であり、（Ａ）は全体の斜視図、
（Ｂ）は基板の上面図、（Ｃ）は基板の下面図である。
図１１は、従来の蛇行型プリントインダクタの構成例を
示す図であり、（Ａ）は全体の斜視図、（Ｂ）は基板の
上面図である。

【０００４】図１０は、導体膜のインダクタ１０３によ
るプリント配線を基板１０１上に角渦巻型に形成してい
る。その中心側の端子部１０３Ａは、めっきスルーホー
ル１０２の基板１０１における上面部に接続され、外側
の端子部１０３Ｂは外部に接続される。端子部１０３Ａ
はさらに、めっきスルーホール１０２の基板１０１にお
ける下面部のインダクタ１０３によるプリント配線の中
心側の端子部１０３Ａ’に接続されて引き出され、外側
の端子部１０３Ｃは外部に接続されている。

【０００５】また、図１１は、導体膜のインダクタ１０
３によるプリント配線を基板１０１の同一平面上で蛇行
させて、ジグザグ状に形成している。端子部１０３Ｂ，
１０３Ｃは、いずれも外部に接続されている。

【０００６】図１０および図１１のいずれの場合にも、
基板１０１上の限られた面積内で、インダクタ１０３に
よるプリント配線をできるだけ長くするように、スパイ
ラル状あるいはジグザグ状に形成し、これによって得ら
れるインダクタンスができるだけ大きい値に保たれるよ
うにしている。

【０００７】

【発明が解決しようとする課題】しかしながら、図１０
および図１１の例では、基板１０１上にインダクタ１０
３を形成するので、その占有面積の割合が比較的に大き
くなり、基板１０１上の限られた領域に有効に形成する
ことが難しいという欠点があった。

【０００８】図１２は、従来のコイル型インダクタの構
成例を示す図であり、（Ａ）は４層基板の断面図、
（Ｂ）は第１層の平面図（基板の上面図）、（Ｃ）は第
２層の平面図、（Ｄ）は第３層の平面図、（Ｅ）は第４
層の平面図（基板の下面図）である。ここで、図１２
（Ａ）の断面は、図１２（Ｂ）に示したＨ−Ｈ’線にお
ける断面である。

【０００９】上記の欠点を解消するために、図１２に示
すように、４層基板１の第１層１Ａおよび第４層１Ｄの
２層に、互いに独立した複数の独立プリント配線５を、
それらの端部同士を上下に接続する貫通スルーホール２
で連続して接続して、コイル状のインダクタ９０を形成
する。導体電流６はインダクタ９０を流れ、接地（以
下、ＧＮＤと記述する）電流７は導体４を流れる。これ
によって、小さい面積で大きいインダクタンスを得るこ
とができるが、電源層である第１層１Ａ，第４層１Ｄお
よびＧＮＤ層である第２層１Ｂ，第３層１Ｃに欠陥がで
きるので、ＧＮＤ層を流れるＧＮＤ電流７の経路が長く
なり、放射ノイズを発生してしまい、却って回路基板の
動作に悪影響を与えるという問題点があった。

【００１０】また、ローパスフィルタを形成するために
は、チップコンデンサ等を実装して容量を付加する必要
があるという問題点があった。

【００１１】このような問題点に鑑み本発明は、基板上
の小さい占有面積で大きいインダクタンスおよび容量を
得ることが可能な、ノイズフィルタを提供することを目
的とする。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に本発明のノイズフィルタを有するプリント配線板は、
積層されている多層基板と、前記積層されている多層基
板のうちの任意の２層の各々に配設されている複数の互
いに独立するプリント配線と、前記複数の互いに独立す
るプリント配線のうちの少なくとも２本の端部同士を前
記多層基板の面に垂直な方向に接続する複数の貫通穴ま
たは、前記複数の互いに独立するプリント配線のうちの
少なくとも２本の端部同士を前記多層基板の面に垂直な
方向に接続する複数の非貫通穴または、前記複数の互い
に独立するプリント配線のうちの少なくとも２本の端部
同士を前記多層基板の面に垂直な方向に接続する複数の
貫通穴および非貫通穴とを備え、該貫通穴または該非貫
通穴を介して前記複数の互いに独立するプリント配線を
順次連続して接続してコイル状のプリントインダクタを
形成し、前記積層されている多層基板のうちの少なくと
も１層が、前記コイル状のプリントインダクタを形成す
るプリント配線と容量結合を得るプリントパターンを備
える。

【００１３】上記本発明のノイズフィルタを有するプリ
ント配線板は、前記積層されている多層基板のうちの少
なくとも１層が、前記コイル状のプリントインダクタを
形成するプリント配線に対して略直角方向に配線される
プリントパターンを備えることができる。

【００１４】また、上記本発明のノイズフィルタを有す
るプリント配線板は、前記積層されている多層基板のう
ちの前記コイル状のプリントインダクタが形成されてい
る基板の内側にある基板の少なくとも１層が、前記コイ
ル状のプリントインダクタの内部を貫通して配線される
プリントパターンを備えることができる。

【００１５】本発明のノイズフィルタを有するチップ部
品は、積層されている多層基板と、前記積層されている
多層基板のうちの任意の２層の各々に配設されている複
数の互いに独立する配線と、前記複数の互いに独立する
配線のうちの少なくとも２本の端部同士を前記多層基板
の面に垂直な方向に接続する複数の貫通穴または、前記
複数の互いに独立する配線のうちの少なくとも２本の端
部同士を前記多層基板の面に垂直な方向に接続する複数
の非貫通穴または、前記複数の互いに独立する配線のう
ちの少なくとも２本の端部同士を前記多層基板の面に垂
直な方向に接続する複数の貫通穴および非貫通穴とを備
え、該貫通穴または該非貫通穴を介して前記複数の互い
に独立する配線を順次連続して接続してコイル状のイン
ダクタを形成し、前記積層されている多層基板のうちの
少なくとも１層が、前記コイル状のインダクタを形成す
る配線と容量結合を得るパターンを備える。

【００１６】上記本発明のノイズフィルタを有するチッ
プ部品は、前記積層されている多層基板のうちの少なく
とも１層が、前記コイル状のインダクタを形成する配線
に対して略直角方向に配線されるパターンを備えること
ができる。

【００１７】また、上記本発明のノイズフィルタを有す
るチップ部品は、前記積層されている多層基板のうちの
前記コイル状のインダクタが形成されている基板の内側
にある基板の少なくとも１層が、前記コイル状のインダ
クタの内部を貫通して配線されるパターンを備えること
ができる。

【００１８】

【作用】このように構成された本発明のノイズフィルタ
は、積層されている多層基板のうちの少なくとも１層
が、コイル状のインダクタを形成する配線と容量結合を
得るパターンを備えるので、小さい占有面積で大きいイ
ンダクタンスおよび容量を得ることが可能となり、周波
数の高い領域においてはコンデンサ部品を実装しなくて
もローパスフィルタとしての特性を得ることが可能とな
る。

【００１９】また、積層されている多層基板のうちの少
なくとも１層が、コイル状のインダクタを形成する配線
に対して略直角方向に配線されるパターンを備えるの
で、コイル状のパターンのインダクタンスの低下を最小
限に抑えることが可能となり、小さい占有面積で大きい
インダクタンスおよび容量を得ることが可能となる。

【００２０】さらに、積層されている多層基板のうちの
コイル状のインダクタが形成されている基板の内側にあ
る基板の少なくとも１層が、コイル状のインダクタの内
部を貫通して配線されるパターンを備えるので、コイル
配線と容量結合させるパターンをＧＮＤパターンとして
使用した場合にＧＮＤ層の欠陥を最小限にすることが可
能となり、ＧＮＤバンスや放射ノイズを小さくすること
が可能となる。

【００２１】

【実施例】以下に、図面に基づいて本発明の実施例を詳
細に説明する。

【００２２】［第１の実施例］図１は、本発明の第１の
実施例の構成を示す図であり、（Ａ）は４層基板の断面
図、（Ｂ）は第１層の平面図（基板の上面図）、（Ｃ）
は第２層の平面図、（Ｄ）は第３層の平面図、（Ｅ）は
第４層の平面図（基板の下面図）である。ここで、図１
（Ａ）の断面は、図１（Ｂ）に示したＡ−Ａ’線におけ
る断面である。

【００２３】図１は、積層された４層基板１が、第１層
１Ａ、第２層１Ｂ、第３層１Ｃ、および第４層１Ｄを有
する構成となっている。

【００２４】初めに、図１（Ｃ）および図１（Ｄ）に示
すように、第２層１Ｂおよび第３層１Ｃのそれぞれに導
体膜による独立プリント配線５を周知の膜形成手段によ
って形成し、これらの独立プリント配線５をめっきスル
ーホール３を介して上下交互に接続する。

【００２５】次に、図１（Ｂ）および図１（Ｅ）に示す
第１層１Ａと第４層１Ｄとを、図１（Ａ）に示すように
第２層１Ｂおよび第３層１Ｃを挟んで、周知の方法で積
層接着し、第４層１Ｄから貫通スルーホール２を介して
第１層１Ａの端子部１０Ａ，１０Ｂに配線を引き出す。
端子部１０Ａ，１０Ｂは、図１（Ａ）に示しているイン
ダクタ１０の端子部である。

【００２６】このとき、第２層１Ｂおよび第３層１Ｃに
めっきスルーホール３を形成した後に第１層１Ａと第４
層１Ｄとを積層接着するので、めっきスルーホール３は
非貫通スルーホールとなる。

【００２７】第１層１Ａおよび第２層１Ｄに形成されて
いる導体４は、ここではＧＮＤとして使用されており、
独立プリント配線５と容量結合を得ることができる。こ
れによってコンデンサが形成され、インダクタ１０と合
わせてローパスフィルタが形成される。導体電流６はイ
ンダクタ１０を流れ、ＧＮＤ電流７は導体４を流れる。
放射ノイズ対策においては、このＧＮＤ電流７が最短の
経路で流れることが望ましく、導体４がその経路とな
る。

【００２８】［第２の実施例］図２は、本発明の第２の
実施例の構成を示す図であり、（Ａ）は４層基板の断面
図、（Ｂ）は第１層の平面図（基板の上面図）、（Ｃ）
は第２層の平面図、（Ｄ）は第３層の平面図、（Ｅ）は
第４層の平面図（基板の下面図）である。ここで、図２
（Ａ）の断面は、図２（Ｂ）に示したＢ−Ｂ’線におけ
る断面である。

【００２９】図２は、積層された４層基板１が、第１層
１Ａ、第２層１Ｂ、第３層１Ｃ、および第４層１Ｄを有
する構成となっている。

【００３０】初めに、図２（Ｃ）および図２（Ｄ）に示
すように、第２層１Ｂおよび第３層１Ｃのそれぞれに導
体膜による独立プリント配線５を周知の膜形成手段によ
って形成する。

【００３１】次に、図２（Ｂ）および図２（Ｅ）に示す
第１層１Ａと第４層１Ｄとを、図２（Ａ）に示すように
第２層１Ｂおよび第３層１Ｃを挟んで、周知の方法で積
層接着し、これらの独立プリント配線５を貫通スルーホ
ール２を介して上下交互に接続する。さらに、接続した
独立プリント配線５の端部を第１層１Ａの端子部２０
Ａ，２０Ｂに引き出す。端子部２０Ａ，２０Ｂは、図２
（Ａ）に示しているインダクタ２０の端子部である。

【００３２】第１層１Ａおよび第４層１Ｄに形成されて
いる導体４は、ここではＧＮＤとして使用されており、
独立プリント配線５と容量結合を得ることができる。こ
れによってコンデンサが形成され、インダクタ２０と合
わせてローパスフィルタが形成される。導体電流６はイ
ンダクタ２０を流れ、ＧＮＤ電流７は導体４を流れる。
放射ノイズ対策においては、このＧＮＤ電流７が最短の
経路で流れることが望ましく、導体４がその経路とな
る。

【００３３】［第３の実施例］図３は、本発明の第３の
実施例の構成を示す図であり、（Ａ）は４層基板の断面
図、（Ｂ）は第１層の平面図（基板の上面図）、（Ｃ）
は第２層の平面図、（Ｄ）は第３層の平面図、（Ｅ）は
第４層の平面図（基板の下面図）である。ここで、図３
（Ａ）の断面は、図３（Ｂ）に示したＣ−Ｃ’線におけ
る断面である。

【００３４】図３は、積層された４層基板１が、第１層
１Ａ、第２層１Ｂ、第３層１Ｃ、および第４層１Ｃを有
する構成となっている。

【００３５】初めに、図３（Ｃ）および図３（Ｄ）に示
すように、第２層１Ｂおよび第３層１Ｃのそれぞれに貫
通スルーホール２および導体４を形成する。その後、図
３（Ｂ）および図３（Ｅ）に示す第１層１Ａと第４層１
Ｄとを、図３（Ａ）に示すように第２層１Ｂおよび第３
層１Ｃを挟んで、周知の方法で積層接着する。

【００３６】次に、図３（Ｂ）および図３（Ｅ）に示す
ように、第１層１Ａおよび第４層１Ｄのそれぞれに導体
膜による独立プリント配線５を周知の膜形成手段によっ
て形成し、これらの独立プリント配線５を貫通スルーホ
ール２を介して上下交互に接続する。さらに、接続した
独立プリント配線５の端部を第１層１Ａの端子部３０
Ａ，３０Ｂに引き出す。端子部３０Ａ，３０Ｂは、図３
（Ａ）に示しているインダクタ３０の端子部である。

【００３７】第２層１Ｂおよび第３層１Ｃに形成されて
いる導体４は、ここではＧＮＤとして使用されており、
独立プリント配線５と容量結合を得ることができる。こ
れによってコンデンサが形成され、インダクタ３０と合
わせてローパスフィルタが形成される。導体電流６はイ
ンダクタ３０を流れ、ＧＮＤ電流７は導体４を流れる。
放射ノイズ対策においては、このＧＮＤ電流７が最短の
経路で流れることが望ましく、導体４がその経路とな
る。

【００３８】第３の実施例では、インダクタ３０を形成
するコイルの断面積が最大となるので、大きいインダク
タンスを得ることができる。

【００３９】［第４の実施例］図４は、本発明の第４の
実施例の構成を示す図であり、（Ａ）は４層基板の断面
図、（Ｂ）は第１層の平面図（基板の上面図）、（Ｃ）
は第２層の平面図、（Ｄ）は第３層の平面図、（Ｅ）は
第４層の平面図（基板の下面図）である。ここで、図４
（Ａ）の断面は、図４（Ｂ）に示したＤ−Ｄ’線におけ
る断面である。

【００４０】図４は、積層された４層基板１が、第１層
１Ａ、第２層１Ｂ、第３層１Ｃ、および第４層１Ｄを有
する構成となっている。

【００４１】初めに、図４（Ｃ）および図４（Ｄ）に示
すように、第２層１Ｂおよび第３層１Ｃのそれぞれに貫
通スルーホール２および導体４を形成する。その後、図
４（Ｂ）および図４（Ｅ）に示す第１層１Ａと第４層１
Ｄとを、図４（Ａ）に示すように第２層１Ｂおよび第３
層１Ｃを挟んで、周知の方法で積層接着する。

【００４２】次に、図４（Ｂ）および図４（Ｅ）に示す
ように、第１層１Ａおよび第４層１Ｄのそれぞれに導体
膜による独立プリント配線５を周知の膜形成手段によっ
て形成し、これらの独立プリント配線５を貫通スルーホ
ール２を介して上下交互に接続する。さらに、接続した
独立プリント配線５の端部を第１層１Ａの端子部４０
Ａ，４０Ｂに引き出す。端子部４０Ａ，４０Ｂは、図４
（Ａ）に示しているインダクタ４０の端子部である。

【００４３】第２層１Ｂおよび第３層１Ｃに形成されて
いる導体４は、ここではＧＮＤとして使用されており、
独立プリント配線５と容量結合を得ることができる。こ
れによってコンデンサが形成され、インダクタ４０と合
わせてローパスフィルタが形成される。導体電流６はイ
ンダクタ４０を流れ、ＧＮＤ電流７は導体４を流れる。
放射ノイズ対策においては、このＧＮＤ電流が最短の経
路で流れることが望ましく、導体４がその経路となる。

【００４４】第４の実施例では、導体４は、容量を小さ
くする目的でその一部を取り除いたり、ＧＮＤをより強
化する目的で貫通スルーホール２の間にパターンを追加
している。このようにすることによって、インダクタ４
０を形成するコイルの断面積が大きくなるので、大きい
インダクタンスを得ることができる。また、導体４の面
積を調節することにより容量を調節することができる。

【００４５】［第５の実施例］図５は、本発明の第５の
実施例の構成を示す図であり、（Ａ）は４層基板の断面
図、（Ｂ）は第１層の平面図（基板の上面図）、（Ｃ）
は第２層の平面図、（Ｄ）は第３層の平面図、（Ｅ）は
第４層の平面図（基板の下面図）である。ここで、図５
（Ａ）の断面は、図５（Ｂ）に示したＥ−Ｅ’線におけ
る断面である。

【００４６】図５は、積層された４層基板１が、第１層
１Ａ、第２層１Ｂ、第３層１Ｃ、および第４層１Ｄを有
する構成となっている。

【００４７】初めに、図５（Ｃ）および図５（Ｄ）に示
すように、第２層１Ｂおよび第３層１Ｃのそれぞれに貫
通スルーホール２および導体４を形成する。その後、図
５（Ｂ）および図５（Ｅ）に示す第１層１Ａと第４層１
Ｄとを、図５（Ａ）に示すように第２層１Ｂおよび第３
層１Ｃを挟んで、周知の方法で積層接着する。

【００４８】次に、図５（Ｂ）および図５（Ｅ）に示す
ように、第１層１Ａおよび第４層１Ｄのそれぞれに導体
膜による独立プリント配線５を周知の膜形成手段によっ
て形成し、これらの独立プリント配線５を貫通スルーホ
ール２を介して上下交互に接続する。さらに、接続した
独立プリント配線５の端部を第１層１Ａの端子部５０
Ａ，５０Ｂに引き出す。端子部５０Ａ，５０Ｂは、図５
（Ａ）に示しているインダクタ５０の端子部である。

【００４９】第２層１Ｂおよび第３層１Ｃに形成されて
いる導体４は、ここではＧＮＤとして使用されており、
独立プリント配線５と容量結合を得ることができる。こ
れによってコンデンサが形成され、インダクタ５０と合
わせてローパスフィルタが形成される。導体電流６はイ
ンダクタ５０を流れ、ＧＮＤ電流７は導体４を流れる。
放射ノイズ対策においては、このＧＮＤ電流７が最短の
経路で流れることが望ましく、導体４がその経路とな
る。

【００５０】導体４の一部は、コイルを形成する独立プ
リント配線５に対してほぼ直角方向に取り除かれてい
て、残りの部分の導体４が独立プリント配線５に対して
ほぼ直角方向に配置されている。このようにすることに
よって、コイルを形成するインダクタ５０の断面積が大
きくなるので、大きいインダクタンスを得ることができ
る。また、導体４の一部が独立プリント配線５に対して
直角方向に取り除かれており、独立プリント配線５に流
れる電流６によって生じて導体４に流れる電流６と逆方
向の電流が流れにくくなるので、インダクタンスの低下
を最小限に抑えることができる。

【００５１】［第６の実施例］図６は、本発明の第６の
実施例の構成を示す図であり、（Ａ）は４層基板の断面
図、（Ｂ）は第１層の平面図（基板の上面図）、（Ｃ）
は第２層の平面図、（Ｄ）は第３層の平面図、（Ｅ）は
第４層の平面図（基板の下面図）である。ここで、図６
（Ａ）の断面は、図６（Ｂ）に示したＦ−Ｆ’線におけ
る断面である。

【００５２】図６は、積層された４層基板１が、第１層
１Ａ、第２層１Ｂ、第３層１Ｃ、および第４層１Ｄを有
する構成となっている。

【００５３】初めに、図６（Ｃ）に示すように第２層１
Ｂに独立プリント配線５を形成し、図６（Ｄ）に示すよ
うに第３層１Ｃに導体４を形成する。その後、図６
（Ｂ）および図６（Ｅ）に示す第１層１Ａと第４層１Ｄ
とを、図６（Ａ）に示すように第２層１Ｂおよび第３層
１Ｃを挟んで、周知の方法で積層接着する。

【００５４】次に、図６（Ｂ）に示すように、第１層１
Ａに信号パターン８を独立プリント配線５に対してほぼ
直角方向に形成する。また、図６（Ｅ）に示すように第
４層１Ｄに独立プリント配線５を形成して、第２層１Ｂ
に形成されている独立プリント配線５と、貫通スルーホ
ール２を介して上下交互に接続する。さらに、接続した
独立プリント配線５の端部を第１層１Ａの端子部６０
Ａ，６０Ｂに引き出す。端子部６０Ａ，６０Ｂは、図６
（Ａ）に示しているインダクタ６０の端子部である。

【００５５】第３層１Ｃに形成されている導体４は、こ
こではＧＮＤとして使用されており、独立プリント配線
５と容量結合を得ることができる。これによってコンデ
ンサが形成され、インダクタ６０と合わせてローパスフ
ィルタが形成される。導体電流６はインダクタ６０を流
れ、ＧＮＤ電流７は導体４を流れる。放射ノイズ対策に
おいては、このＧＮＤ電流７が最短の経路で流れること
が望ましく、導体４がその経路となる。

【００５６】また、信号パターン８はインダクタ６０を
形成する独立プリント配線５に対してほぼ直角方向に形
成されているので、インダクタ６０による磁界の影響を
ほとんど受けない。

【００５７】［第７の実施例］図７は、本発明の第７の
実施例の構成を示す図であり、（Ａ）は４層基板の断面
図、（Ｂ）は第１層の平面図（基板の上面図）、（Ｃ）
は第２層の平面図、（Ｄ）は第３層の平面図、（Ｅ）は
第４層の平面図（基板の下面図）である。ここで、図７
（Ａ）の断面は、図７（Ｂ）に示したＧ−Ｇ’線におけ
る断面である。

【００５８】図７は、積層された４層基板１が、第１層
１Ａ、第２層１Ｂ、第３層１Ｃ、および第４層１Ｄを有
する構成となっている。

【００５９】第７の実施例は第６の実施例とほぼ同じ構
成であるが、異なる点としては、図７（Ｂ）に示すよう
に第１層１Ａにコイルを形成する独立プリント配線５を
形成し、図７（Ｃ）に示すように第２層１Ｂに信号パタ
ーン８を独立プリント配線５に対してほぼ直角方向に形
成する。このようにすることによって、第６の実施例と
比較してコイルを形成するインダクタ７０の断面積が大
きくなるので、小さい占有面積で大きいインダクタンス
を得ることができる。

【００６０】［第８の実施例］図８は、本発明の第８の
実施例の構成を示す図であり、（Ａ）は全体の斜視図、
（Ｂ）は第１層の平面図（部品の上面図）、（Ｃ）は第
２層の平面図、（Ｄ）は第３層の平面図、（Ｅ）は第４
層の平面図（部品の下面図）である。

【００６１】図８は、４層構造のチップ部品１１が、第
１層１１Ａ、第２層１１Ｂ、第３層１１Ｃ、および第４
層１１Ｄを有する構成となっており、第２層１１Ｂと第
３層１１Ｃとでコイルパターンを形成している。

【００６２】第８の実施例は第１の実施例とほぼ同じ構
成であるが、チップ部品として独立させた構造となって
いる。

【００６３】導体１４と独立プリント配線１５とは容量
結合によってコンデンサを形成しており、インダクタ８
０と合わせてローパスフィルタが形成される。

【００６４】また第８の実施例の構成は、第１の実施例
に限らず他の実施例と同様の構成をチップ部品として独
立させた構造としても良い。

【００６５】図９は、本発明を適用した回路構成例を示
す図であり、（Ａ）はブロック図、（Ｂ）は斜視図であ
る。

【００６６】図９は、２つのディジタルＩＣであるＩＣ
１，ＩＣ２を備える論理回路への応用例を示している。
図９（Ａ）に示すように、ＩＣ１およびＩＣ２のＧＮＤ
ピンはそれぞれ接地されている。また、ＩＣ１およびＩ
Ｃ２のＶｃｃは電源ライン入力用ピンである。さらに、
ＩＣ１の出力ピンＯＵＴ１とＩＣ２の入力ピンＩＮ１と
が接続されている。

【００６７】ノイズ対策用として、電源ラインＶｃｃ１
にはノイズフィルタＦ１およびコンデンサＣ１から成る
ローパスフィルタが接続され、電源ラインＶｃｃ２には
ノイズフィルタＦ２とコンデンサＣ２から成るローパス
フィルタが接続され、接続ラインＣＮ１にはノイズフィ
ルタＦ３単独から成るローパスフィルタが接続されてい
る。電源ラインＶｃｃ１およびＶｃｃ２に接続されるフ
ィルタは大きい容量を必要とするので、コンデンサＣ１
およびＣ２を用いて容量を補っている。

【００６８】図９（Ｂ）においては、ノイズフィルタＦ
１，Ｆ３が、図５に示した第５の実施例の形態でＩＣ
１，ＩＣ２と共に基板１上に形成されている状態を示し
ている。ただし、ここではＩＣ１，ＩＣ２自体のＧＮＤ
線およびＩＣ２への電源ラインについては省略してあ
る。

【００６９】また、ノイズフィルタＦ１，Ｆ３の形態
は、第５の実施例に限らず他の実施例の形態で基板１上
に形成しても良い。

【００７０】

【発明の効果】以上説明したように本発明は、積層され
ている多層基板のうちの少なくとも１層が、コイル状の
インダクタを形成する配線と容量結合を得るパターンを
備えることによって、小さい占有面積で大きいインダク
タンスおよび容量を得ることができ、周波数の高い領域
においてはコンデンサ部品を実装しなくてもローパスフ
ィルタとしての特性を得ることができるという効果を有
する。

【００７１】また、積層されている多層基板のうちの少
なくとも１層が、コイル状のインダクタを形成する配線
に対して略直角方向に配線されるパターンを備えること
によって、コイル状のパターンのインダクタンスの低下
を最小限に抑えることができ、小さい占有面積で大きい
インダクタンスおよび容量を得ることができるという効
果を有する。

【００７２】さらに、積層されている多層基板のうちの
コイル状のインダクタが形成されている基板の内側にあ
る基板の少なくとも１層が、コイル状のインダクタの内
部を貫通して配線されるパターンを備えることによっ
て、コイル配線と容量結合させるパターンをＧＮＤパタ
ーンとして使用した場合にＧＮＤ層の欠陥を最小限にす
ることができ、ＧＮＤバンスや放射ノイズを小さくする
ことができるという効果を有する。

【図面の簡単な説明】

【図１】本発明の第１の実施例の構成を示す図であり、
（Ａ）は４層基板の断面図、（Ｂ）は第１層の平面図
（基板の上面図）、（Ｃ）は第２層の平面図、（Ｄ）は
第３層の平面図、（Ｅ）は第４層の平面図（基板の下面
図）である。

【図２】本発明の第２の実施例の構成を示す図であり、
（Ａ）は４層基板の断面図、（Ｂ）は第１層の平面図
（基板の上面図）、（Ｃ）は第２層の平面図、（Ｄ）は
第３層の平面図、（Ｅ）は第４層の平面図（基板の下面
図）である。

【図３】本発明の第３の実施例の構成を示す図であり、
（Ａ）は４層基板の断面図、（Ｂ）は第１層の平面図
（基板の上面図）、（Ｃ）は第２層の平面図、（Ｄ）は
第３層の平面図、（Ｅ）は第４層の平面図（基板の下面
図）である。

【図４】本発明の第４の実施例の構成を示す図であり、
（Ａ）は４層基板の断面図、（Ｂ）は第１層の平面図
（基板の上面図）、（Ｃ）は第２層の平面図、（Ｄ）は
第３層の平面図、（Ｅ）は第４層の平面図（基板の下面
図）である。

【図５】本発明の第５の実施例の構成を示す図であり、
（Ａ）は４層基板の断面図、（Ｂ）は第１層の平面図
（基板の上面図）、（Ｃ）は第２層の平面図、（Ｄ）は
第３層の平面図、（Ｅ）は第４層の平面図（基板の下面
図）である。

【図６】本発明の第６の実施例の構成を示す図であり、
（Ａ）は４層基板の断面図、（Ｂ）は第１層の平面図
（基板の上面図）、（Ｃ）は第２層の平面図、（Ｄ）は
第３層の平面図、（Ｅ）は第４層の平面図（基板の下面
図）である。

【図７】本発明の第７の実施例の構成を示す図であり、
（Ａ）は４層基板の断面図、（Ｂ）は第１層の平面図
（基板の上面図）、（Ｃ）は第２層の平面図、（Ｄ）は
第３層の平面図、（Ｅ）は第４層の平面図（基板の下面
図）である。

【図８】本発明の第８の実施例の構成を示す図であり、
（Ａ）は全体の斜視図、（Ｂ）は第１層の平面図（部品
の上面図）、（Ｃ）は第２層の平面図、（Ｄ）は第３層
の平面図、（Ｅ）は第４層の平面図（部品の下面図）で
ある。

【図９】本発明を適用した回路構成例を示す図であり、
（Ａ）はブロック図、（Ｂ）は斜視図である。

【図１０】従来の渦巻型プリントインダクタの構成例を
示す図であり、（Ａ）は全体の斜視図、（Ｂ）は基板の
上面図、（Ｃ）は基板の下面図である。

【図１１】従来の蛇行型プリントインダクタの構成例を
示す図であり、（Ａ）は全体の斜視図、（Ｂ）は基板の
上面図である。

【図１２】従来のコイル型インダクタの構成例を示す図
であり、（Ａ）は４層基板の断面図、（Ｂ）は第１層の
平面図（基板の上面図）、（Ｃ）は第２層の平面図、
（Ｄ）は第３層の平面図、（Ｅ）は第４層の平面図（基
板の下面図）である。

【符号の説明】

１ ４層基板 １Ａ （４層基板の）第１層 １Ｂ （４層基板の）第２層 １Ｃ （４層基板の）第３層 １Ｄ （４層基板の）第４層 ２ 貫通スルーホール ３，１３ めっきスルーホール（非貫通スルーホー
ル） ４，１４ 導体 ５，１５ 独立プリント配線 ６ 導体電流 ７ ＧＮＤ電流 ８ 信号パターン １１ チップ部品 １１Ａ （チップ部品の）第１層 １１Ｂ （チップ部品の）第２層 １１Ｃ （チップ部品の）第３層 １１Ｄ （チップ部品の）第４層 １０，２０，３０，４０，５０，６０，７０，８０，９
０ インダクタ １０１ 基板 １０２ めっきスルーホール １０３ インダクタ Ｃ１，Ｃ２ コンデンサ ＣＮ１ 接続ライン Ｆ１，Ｆ２，Ｆ３ ノイズフィルタ ＩＣ１，ＩＣ２ ディジタルＩＣ Ｖｃｃ１，Ｖｃｃ２ 電源ライン

───────────────────────────────────────────────────── フロントページの続き (72)発明者 寺山 芳実 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 平井 宏治 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 荒川 智安 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 逢坂 徹 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内

Claims (6)

【特許請求の範囲】
1. 【請求項１】 積層されている多層基板と、 前記積層されている多層基板のうちの任意の２層の各々
   に配設されている複数の互いに独立するプリント配線
   と、 前記複数の互いに独立するプリント配線のうちの少なく
   とも２本の端部同士を前記多層基板の面に垂直な方向に
   接続する複数の貫通穴または、 前記複数の互いに独立するプリント配線のうちの少なく
   とも２本の端部同士を前記多層基板の面に垂直な方向に
   接続する複数の非貫通穴または、 前記複数の互いに独立するプリント配線のうちの少なく
   とも２本の端部同士を前記多層基板の面に垂直な方向に
   接続する複数の貫通穴および非貫通穴とを備え、 該貫通穴または該非貫通穴を介して前記複数の互いに独
   立するプリント配線を順次連続して接続してコイル状の
   プリントインダクタを形成し、 前記積層されている多層基板のうちの少なくとも１層
   が、前記コイル状のプリントインダクタを形成するプリ
   ント配線と容量結合を得るプリントパターンを備える、
   ノイズフィルタを有するプリント配線板。
2. 【請求項２】 前記積層されている多層基板のうちの少
   なくとも１層が、前記コイル状のプリントインダクタを
   形成するプリント配線に対して略直角方向に配線される
   プリントパターンを備える、請求項１に記載のノイズフ
   ィルタを有するプリント配線板。
3. 【請求項３】 前記積層されている多層基板のうちの前
   記コイル状のプリントインダクタが形成されている基板
   の内側にある基板の少なくとも１層が、前記コイル状の
   プリントインダクタの内部を貫通して配線されるプリン
   トパターンを備える、請求項２に記載のノイズフィルタ
   を有するプリント配線板。
4. 【請求項４】 積層されている多層基板と、 前記積層されている多層基板のうちの任意の２層の各々
   に配設されている複数の互いに独立する配線と、 前記複数の互いに独立する配線のうちの少なくとも２本
   の端部同士を前記多層基板の面に垂直な方向に接続する
   複数の貫通穴または、 前記複数の互いに独立する配線のうちの少なくとも２本
   の端部同士を前記多層基板の面に垂直な方向に接続する
   複数の非貫通穴または、 前記複数の互いに独立する配線のうちの少なくとも２本
   の端部同士を前記多層基板の面に垂直な方向に接続する
   複数の貫通穴および非貫通穴とを備え、 該貫通穴または該非貫通穴を介して前記複数の互いに独
   立する配線を順次連続して接続してコイル状のインダク
   タを形成し、 前記積層されている多層基板のうちの少なくとも１層
   が、前記コイル状のインダクタを形成する配線と容量結
   合を得るパターンを備える、ノイズフィルタを有するチ
   ップ部品。
5. 【請求項５】 前記積層されている多層基板のうちの少
   なくとも１層が、前記コイル状のインダクタを形成する
   配線に対して略直角方向に配線されるパターンを備え
   る、請求項４に記載のノイズフィルタを有するチップ部
   品。
6. 【請求項６】 前記積層されている多層基板のうちの前
   記コイル状のインダクタが形成されている基板の内側に
   ある基板の少なくとも１層が、前記コイル状のインダク
   タの内部を貫通して配線されるパターンを備える、請求
   項５に記載のノイズフィルタを有するチップ部品。