JP2006108445A - 多層プリント配線板 - Google Patents
多層プリント配線板 Download PDFInfo
- Publication number
- JP2006108445A JP2006108445A JP2004294024A JP2004294024A JP2006108445A JP 2006108445 A JP2006108445 A JP 2006108445A JP 2004294024 A JP2004294024 A JP 2004294024A JP 2004294024 A JP2004294024 A JP 2004294024A JP 2006108445 A JP2006108445 A JP 2006108445A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- substrate
- signal
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】 同心状に形成した多重構造のスルーホールを受動素子の形成に利用する一方、信号のリターンパスの確保または差動信号伝送に利用した多層プリント配線板を得る。
【解決手段】 複数枚の基板を積層した多層基板の表面基板および裏側基板の各々の面に形成された回路パターンを接続し、前記表側基板および裏側基板に対し内側の2枚一対の基板面に形成された回路パターンを接続するように内側スルーホール6と外側スルーホール7とを同心状に形成し、これら内側スルーホール6と外側スルーホール7との間に充填材8を充填し、これらスルーホール6,7間の間隔や面積または充填材8の種類の選択により、スルーホール6,7間に所望の容量成分、抵抗成分またはインダクタンス成分等の受動素子成分を形成する。
【選択図】 図1
【解決手段】 複数枚の基板を積層した多層基板の表面基板および裏側基板の各々の面に形成された回路パターンを接続し、前記表側基板および裏側基板に対し内側の2枚一対の基板面に形成された回路パターンを接続するように内側スルーホール6と外側スルーホール7とを同心状に形成し、これら内側スルーホール6と外側スルーホール7との間に充填材8を充填し、これらスルーホール6,7間の間隔や面積または充填材8の種類の選択により、スルーホール6,7間に所望の容量成分、抵抗成分またはインダクタンス成分等の受動素子成分を形成する。
【選択図】 図1
Description
この発明は多層に形成された回路パターン間を導通させる同心状に配置した多重構造のスルーホールを容量成分、抵抗成分またはインダクタンス成分等の受動素子成分の形成に利用する一方、信号のリターンパスの確保または差動信号伝送に利用した多層プリント配線板に関するものである。
電子回路の高密度化を可能にした従来の多層プリント配線板として例えば以下のものがある。
従来例その1として、この多層プリント配線板の製造方法に関し、絶縁基板の表裏両面回路を導通するスルーホールと、該スルーホールとは絶縁層を介して同心状の内層スルーホールを生成せしめて4層以上の導体回路が積層されるように多層プリント配線板を製造し、高密度配線に即応するようにしている(例えば、特許文献1参照)。
また、従来例その2として、薄膜コンデンサの形成方法等に関し、非導電性ベース基板の厚さを貫通する複数のスルーホールを形成し、グラウンド通路と電源通路を形成するため、そのスルーホールを1つの導電性物質で充填して薄膜バイパスコンデンサを製造し、これにより、高密度プリント基板の空間を有効使用した薄膜コンデンサの形成を可能にしている(例えば、特許文献2参照)。
上記の他、多層プリント配線板に関する従来技術として下記の特許文献3がある。
従来例その1として、この多層プリント配線板の製造方法に関し、絶縁基板の表裏両面回路を導通するスルーホールと、該スルーホールとは絶縁層を介して同心状の内層スルーホールを生成せしめて4層以上の導体回路が積層されるように多層プリント配線板を製造し、高密度配線に即応するようにしている(例えば、特許文献1参照)。
また、従来例その2として、薄膜コンデンサの形成方法等に関し、非導電性ベース基板の厚さを貫通する複数のスルーホールを形成し、グラウンド通路と電源通路を形成するため、そのスルーホールを1つの導電性物質で充填して薄膜バイパスコンデンサを製造し、これにより、高密度プリント基板の空間を有効使用した薄膜コンデンサの形成を可能にしている(例えば、特許文献2参照)。
上記の他、多層プリント配線板に関する従来技術として下記の特許文献3がある。
従来の多層プリント配線板は以上のように構成され、従来例その1においては、同心状に配置した多重構造のスルーホールにより、4層以上の導体回路を積層した多層プリント配線板の製造を可能にし、高密度配線に即応するようにしており、また、従来例その2においては、スルーホールを1つの導電性物質で充填することにより、高密度プリント配線板の空間を有効使用した薄膜コンデンサの形成を可能にしているが、この多層プリント配線板を使用し、所要のインピーダンス特性を備えた回路を形成するためには、コンデンサ、抵抗およびインダクタンス等の多くの受動素子を回路中に別途設けが必要があり、回路の高密度化を未だ妨げているという問題があった。
また、従来においては、多重構造のスルーホールは単に回路間の導通を目的として使用され、回路の電気的特性を安定または性能向上させる目的としての使用は殆ど考慮されていなかったという問題があった。
また、従来においては、多重構造のスルーホールは単に回路間の導通を目的として使用され、回路の電気的特性を安定または性能向上させる目的としての使用は殆ど考慮されていなかったという問題があった。
この発明は上記のような課題を解決するためになされたもので、多重構造のスルーホールを活用して容量成分(コンデンサ)のみならず抵抗成分およびインダクタンス成分等の受動素子成分を形成するようにするとともに、多重構造のスルーホールを回路の電気的特性の安定化または性能向上に使用するようにした多層プリント配線板を得ることを目的とする。
この発明に係る多層プリント配線板は、多層基板の表側および裏側各々の基板面に形成された回路パターンを接続し、前記表側および裏側の各基板に対し、内側の2枚一対の基板面に形成された回路パターンを接続し、前記内側の2枚一対の基板に対しさらに内側の2枚一対のl基板面に形成された回路パターンを接続するように同心状に2重または多重に形成された複数のスルーホールと、前記複数のスルーホール各々間に充填して受動素子を形成させる充填材とを備えたものである。
この発明によれば、同心状に形成した複数のスルーホールにより多層基板の回路パターンをそれぞれ接続するとともに、これら複数のスルーホール間に例えば導電性物質等の充填材を充填し、容量成分、抵抗成分またはインダクタンス成分等の受動素子成分を形成するように構成したので、複数のスルーホールそれぞれの形状または充填材の種類の選択により、所望値の受動素子成分を形成でき、これにより、従来は別個に実装していた受動素子を不要にすることができる。
また、スルーホールを同心状に複数形成した多重構造および上記充填材を充填する構成により、このスルーホールを含む回路の特性インピーダンスを調整でき、使用周波数等に適合した回路を形成することができる。
また、充填材の種類の選択により、各スルーホールに接続された回路同士を結合することができ、同一目的の回路をこれらスルーホールを介し形成することができる。
また、スルーホールを同心状に複数形成した多重構造および上記充填材を充填する構成により、このスルーホールを含む回路の特性インピーダンスを調整でき、使用周波数等に適合した回路を形成することができる。
また、充填材の種類の選択により、各スルーホールに接続された回路同士を結合することができ、同一目的の回路をこれらスルーホールを介し形成することができる。
以下、この発明の実施の一形態を説明する。
実施の形態1.
図1はこの発明の実施の形態1による多層プリント配線板における多重構造スルーホールの説明図であり、(a)は斜視図、(b)は側面図である。
図1(a),(b)において、図の上側を「表側」、下側を「裏側」とした場合、複数枚の基板を積層した多層プリント配線板(基板)は、表側の基板面に回路パターン1a(第1の回路パターン)を形成する表面層銅箔(以下、「表側表面層銅箔」とする)1および裏側の基板面に回路パターン2a(第2の回路パターン)を形成する表面層銅箔(以下、「裏側表面層銅箔」とする)2とからなる外層部分と、前記表側の基板に寄った内側の基板面に内層回路パターン3a(第3の回路パターン)を形成する内層銅箔(以下、「表側内層銅箔」とする)3および前記裏側の基板に寄った内側の基板面に内層回路パターン4a(第4の回路パターン)を形成する内層銅箔(以下、「裏側内層銅箔」とする)4とからなる内層部分とをそれぞれ図示のように絶縁体5を挟んで積層し形成している。
実施の形態1.
図1はこの発明の実施の形態1による多層プリント配線板における多重構造スルーホールの説明図であり、(a)は斜視図、(b)は側面図である。
図1(a),(b)において、図の上側を「表側」、下側を「裏側」とした場合、複数枚の基板を積層した多層プリント配線板(基板)は、表側の基板面に回路パターン1a(第1の回路パターン)を形成する表面層銅箔(以下、「表側表面層銅箔」とする)1および裏側の基板面に回路パターン2a(第2の回路パターン)を形成する表面層銅箔(以下、「裏側表面層銅箔」とする)2とからなる外層部分と、前記表側の基板に寄った内側の基板面に内層回路パターン3a(第3の回路パターン)を形成する内層銅箔(以下、「表側内層銅箔」とする)3および前記裏側の基板に寄った内側の基板面に内層回路パターン4a(第4の回路パターン)を形成する内層銅箔(以下、「裏側内層銅箔」とする)4とからなる内層部分とをそれぞれ図示のように絶縁体5を挟んで積層し形成している。
また、上記表側表面層銅箔1と裏側表面層銅箔2とは導体からなる内側スルーホール(別呼称;バイアホール、ビア)6で導通状態に接続され、さらに、上記表側内層銅箔3と裏側内層銅箔4とも導体からなる中空状の外側スルーホール7で同じように導通状態に接続されている。これら内側スルーホール6と外側スルーホール7とは同心状の位置関係にあり、2重構造のスルーホールを形成している。また、外側スルーホール7は、前記表側基板および裏側基板に対し内側の2枚の基板を一対にして各々の基板面に形成された回路パターンを接続する。
このように同心状に形成した内側スルーホール6と外側スルーホール7との間に誘電体素材または絶縁体等の充填材8を充填する。これら内側スルーホール6と外側スルーホール7とを電極(端子)とし、これら電極間に充填する充填材とにより、容量成分(コンデンサ)、抵抗成分またはインダクタンス成分等の受動素子成分を形成させる。この場合、どの成分を形成するかについては充填材8の種類で設定する。
このように同心状に形成した内側スルーホール6と外側スルーホール7との間に誘電体素材または絶縁体等の充填材8を充填する。これら内側スルーホール6と外側スルーホール7とを電極(端子)とし、これら電極間に充填する充填材とにより、容量成分(コンデンサ)、抵抗成分またはインダクタンス成分等の受動素子成分を形成させる。この場合、どの成分を形成するかについては充填材8の種類で設定する。
次に、上記図1の構成におけるコンデンサの形成について図2で説明する。
図2はコンデンサの原理説明図である。
図2において、コンデンサは、平行な2つの電極板A,B間に電圧V(ボルト)を印加するとこれら電極板A,B間に電荷Qが蓄えられる。この電荷Q(クーロン)は、コンデンサの静電容量をCとすれば、「Q=C×V」であり、例えば1Vの電圧を加えて1Qの電荷が蓄えられたときの静電容量Cは1F(ファラッド)である。
また、図2に示すコンデンサの静電容量Cは下記式で表せる。
C=(8.854×εs×S)/t [pF] (1)
ここで、「8.854」は真空中の誘電率(εo)、εsは電極板A,B間の媒質(誘電体)の比誘電率、Sは電極板A,Bの各面積、tは電極板A,B間の誘電体の厚さ(電極板間距離)である。
図2はコンデンサの原理説明図である。
図2において、コンデンサは、平行な2つの電極板A,B間に電圧V(ボルト)を印加するとこれら電極板A,B間に電荷Qが蓄えられる。この電荷Q(クーロン)は、コンデンサの静電容量をCとすれば、「Q=C×V」であり、例えば1Vの電圧を加えて1Qの電荷が蓄えられたときの静電容量Cは1F(ファラッド)である。
また、図2に示すコンデンサの静電容量Cは下記式で表せる。
C=(8.854×εs×S)/t [pF] (1)
ここで、「8.854」は真空中の誘電率(εo)、εsは電極板A,B間の媒質(誘電体)の比誘電率、Sは電極板A,Bの各面積、tは電極板A,B間の誘電体の厚さ(電極板間距離)である。
図1で説明したように、2重化した同心状の内側スルーホール6と外側スルーホール7との間(積層間)の部分に誘電体素材または絶縁体を充填することにより、コンデンサ素子(容量成分)を形成できる。この図1の構成に上記図2のコンデンサの原理を当てはめると、図1の内側スルーホール6と外側スルーホール7との間に充填する誘電体素材等の充填材8の比誘電率εs、内側および外側のスルーホール6,7径の表面積、2重構造の内側スルーホール6と外側スルーホール7間の差(間隔)がそれぞれ図2(式(1))のεs、S、tに対応し、これら構造上のパラメータεs、S、tでコンデンサの静電容量が決定され、これらパラメータを設定または変更することにより、静電容量を設定または変更できる。
また、内側スルーホール6と外側スルーホール7の形状や間隔は一定とした場合であっても、比誘電率εsの異なる充填材8を充填することにより、異なる静電容量のコンデンサを形成できる。
また、内側スルーホール6と外側スルーホール7の形状や間隔は一定とした場合であっても、比誘電率εsの異なる充填材8を充填することにより、異なる静電容量のコンデンサを形成できる。
この充填材8となる誘電体材料としては、比誘電率εsが高いほど静電容量Cを大きくできる。例えば代表的な高誘電率素材としては、チタン酸バリウム、酸化タンタル、チタン酸ストロンチウム、酸化チタンなどが挙げられる。
また、図1のように2重構造のスルーホールで形成したコンデンサは単なるコンデンサでなく、構造上貫通構造になっているため、貫通コンデンサ、EMI(Electromagnetic Interference;電磁干渉)フィルタとしての機能を持つことが可能である。これらの素子は一般的にノイズフィルタとしての機能があり、基板パターン途中の適切な位置にこのスルーホールを介することのよってノイズ低減を行うことが可能になる。
また、図1のように2重構造のスルーホールで形成したコンデンサは単なるコンデンサでなく、構造上貫通構造になっているため、貫通コンデンサ、EMI(Electromagnetic Interference;電磁干渉)フィルタとしての機能を持つことが可能である。これらの素子は一般的にノイズフィルタとしての機能があり、基板パターン途中の適切な位置にこのスルーホールを介することのよってノイズ低減を行うことが可能になる。
上記説明においては主にコンデンサの形成について説明したが、内側スルーホール6と外側スルーホール7の間に充填する充填材8の種類を選択することにより、抵抗成分またはインダクタンス成分を形成することが可能である。
以上説明のように、多重構造スルーホールに容量成分、抵抗成分またはインダクタンス成分を形成することはコンデンサ、抵抗およびインダクタンス等の受動素子を基板内に組込んだことと等しく、この結果、従来は別個に実装していた実装部品の削減が可能となり、基板の高密度化が可能となる。
また、図1の構成を拡張してスルーホール構造を3重(層)以上にし、充填材8の種類などの前記構造上のパラメータ(εs、S、t)を適宜設定することにより、異なる静電容量Cのコンデンサや抵抗素材等の組み合わせを構成できる。例えば、コンデンサと抵抗との直列成分を持つ多重構造スルーホールの形成が可能である。
以上説明のように、多重構造スルーホールに容量成分、抵抗成分またはインダクタンス成分を形成することはコンデンサ、抵抗およびインダクタンス等の受動素子を基板内に組込んだことと等しく、この結果、従来は別個に実装していた実装部品の削減が可能となり、基板の高密度化が可能となる。
また、図1の構成を拡張してスルーホール構造を3重(層)以上にし、充填材8の種類などの前記構造上のパラメータ(εs、S、t)を適宜設定することにより、異なる静電容量Cのコンデンサや抵抗素材等の組み合わせを構成できる。例えば、コンデンサと抵抗との直列成分を持つ多重構造スルーホールの形成が可能である。
次に、2重構造スルーホールの特性インピーダンスの制御について説明する。
図3はドライバとレシーバ間の信号伝送の説明図である。
図3において、ドライバ11より出力された信号を伝送線路12および伝送線路13を経てレシーバ14へ伝送するとし、伝送線路12の特性インピーダンスをZ1、伝送線路13の特性インピーダンスをZ2(≠Z1)とした場合、ドライバ11の出力インピーダンスまたはレシーバ14の入力インピーダンスと異なる特性インピーダンスの伝送線路12,13を経由すると、インピーダンスの不整合によりドライバ11の近端(A)、伝送線路12,13の接続点(B)およびレシーバ14の近端(C)において図示のように反射が起こり多重反射として波形が乱れる。例えば矩形波伝送の場合、ドライバ11の入力端ではオーバーシュートやリンギングの発生した波形となる場合がある。このインピーダンスの不整合はスルーホール自体についても例外ではなく、従来のスルーホールは特性インピーダンスの制御が困難なために、スルーホールを経由すると反射が生じていた。
これに対し、図1の構成の2重構造スルーホールは特性インピーダンスの制御が可能となる。
図3はドライバとレシーバ間の信号伝送の説明図である。
図3において、ドライバ11より出力された信号を伝送線路12および伝送線路13を経てレシーバ14へ伝送するとし、伝送線路12の特性インピーダンスをZ1、伝送線路13の特性インピーダンスをZ2(≠Z1)とした場合、ドライバ11の出力インピーダンスまたはレシーバ14の入力インピーダンスと異なる特性インピーダンスの伝送線路12,13を経由すると、インピーダンスの不整合によりドライバ11の近端(A)、伝送線路12,13の接続点(B)およびレシーバ14の近端(C)において図示のように反射が起こり多重反射として波形が乱れる。例えば矩形波伝送の場合、ドライバ11の入力端ではオーバーシュートやリンギングの発生した波形となる場合がある。このインピーダンスの不整合はスルーホール自体についても例外ではなく、従来のスルーホールは特性インピーダンスの制御が困難なために、スルーホールを経由すると反射が生じていた。
これに対し、図1の構成の2重構造スルーホールは特性インピーダンスの制御が可能となる。
図4は同軸線路の断面図である。図4において外部導体15の内径をD、内部導体16の外形をd、外部導体15と内部導体16間の媒質(充填材)17の比誘電率をεs、この同軸線路の特性インピーダンスをZoとした場合、特性インピーダンスZoは下記式で表せる。
Zo=(138/εs1/2){log10(D/d)} (2)
上記Zoの計算式に図1の2重構造スルーホールを当てはめると、εsは内側スルーホール6と外側スルーホール7との間に充填する充填材8の比誘電率であり、Dは外側スルーホール7の内径であり、dは内側スルーホール6の外形であり、従って、2重構造スルーホールの特性インピーダンスは充填材8の比誘電率εsと、内外部の導体径D,dの比率から決定されることがわかり、スルーホール形成時のスルーホール径と充填素材を調整することにより、2重構造スルーホールの特性インピーダンスを制御することが可能となる。
上記のように2重構造スルーホールの特性インピーダンスを制御することにより、前記図3で説明した、異なる特性インピーダンスに起因する反射を防ぐことが可能となり、インピーダンスマッチングによる高速回路を実現できる。
Zo=(138/εs1/2){log10(D/d)} (2)
上記Zoの計算式に図1の2重構造スルーホールを当てはめると、εsは内側スルーホール6と外側スルーホール7との間に充填する充填材8の比誘電率であり、Dは外側スルーホール7の内径であり、dは内側スルーホール6の外形であり、従って、2重構造スルーホールの特性インピーダンスは充填材8の比誘電率εsと、内外部の導体径D,dの比率から決定されることがわかり、スルーホール形成時のスルーホール径と充填素材を調整することにより、2重構造スルーホールの特性インピーダンスを制御することが可能となる。
上記のように2重構造スルーホールの特性インピーダンスを制御することにより、前記図3で説明した、異なる特性インピーダンスに起因する反射を防ぐことが可能となり、インピーダンスマッチングによる高速回路を実現できる。
次に、図1の構造を有する多層プリント配線板の製造方法(工程)について図5乃至図8で説明する。
図5乃至図8は図1の構造を有する多層プリント配線板の製造工程説明用の横断面図[(1)〜(14)]または平面図[(4a),(11a)]であり、図5乃至図8で一連の製造工程を示し、図5より開始し図8で終了する。
図5において、図5(1)は未加工の両面銅張り積層板21を示し、基板絶縁材21aの表面および裏面それぞれに銅箔21b,21cを有している。
図5(2)は前記(1)の両面銅張り積層板21に1つ目のスルーホールを形成するための穴22をあける「穴あけ」の工程を示す。
図5(3)は前記(2)の工程処理後に、残存している表面および裏面それぞれの銅箔21b,21cを接続し導通させるための「導通メッキ」23の処理を施す工程を示す。この導通メッキ23の処理により1つ目のスルーホールが形成される。
図5乃至図8は図1の構造を有する多層プリント配線板の製造工程説明用の横断面図[(1)〜(14)]または平面図[(4a),(11a)]であり、図5乃至図8で一連の製造工程を示し、図5より開始し図8で終了する。
図5において、図5(1)は未加工の両面銅張り積層板21を示し、基板絶縁材21aの表面および裏面それぞれに銅箔21b,21cを有している。
図5(2)は前記(1)の両面銅張り積層板21に1つ目のスルーホールを形成するための穴22をあける「穴あけ」の工程を示す。
図5(3)は前記(2)の工程処理後に、残存している表面および裏面それぞれの銅箔21b,21cを接続し導通させるための「導通メッキ」23の処理を施す工程を示す。この導通メッキ23の処理により1つ目のスルーホールが形成される。
この図5(3)と図1との関係については、銅箔21b部分に導通メッキ23の処理を施した状態のものが図1の表側内層銅箔3に該当し、銅箔21c部分に導通メッキ23の処理を施した状態のものが図1の裏側内層銅箔4に該当し、銅箔21bと銅箔21cとを接続している導通メッキ23部分が図1の外側スルーホール7に該当する。また、図1の表側内層銅箔3と裏側内層銅箔4との間の絶縁体5は図5の基板絶縁材21aである。
図5(4)は前記(3)の工程処理後に、穴22の部分に誘電体素材または絶縁体等の充填材24を充填する工程を示す。この充填材24は図1の充填材8を意味する。
この図5(4)の円筒部分についての平面図を図5(4a)に示す。この図5(4a)は導通メッキ23が施されたスルーホールに充填材24が充填された状態を示している。
以下、図6へ移る。
図5(4)は前記(3)の工程処理後に、穴22の部分に誘電体素材または絶縁体等の充填材24を充填する工程を示す。この充填材24は図1の充填材8を意味する。
この図5(4)の円筒部分についての平面図を図5(4a)に示す。この図5(4a)は導通メッキ23が施されたスルーホールに充填材24が充填された状態を示している。
以下、図6へ移る。
図6(5)は前記(4)の工程処理後に、所要の回路パターンを生成するためのフィルム(ドライフィルム等)25を両面銅張り積層板21の表面および裏面それぞれに張り付ける工程を示す。
図6(6)は前記(5)の工程処理後に、露光およびエッチングの処理を施す工程を示す。この工程により、所要の回路パターンが両面銅張り積層板21の表面の銅箔21bおよび裏面の銅箔21cに形成される。この図6(6)においては、図中の符号26の部分がエッチング箇所を示す。
図6(7)は前記(6)の工程処理後に、ドライフィルム等のフィルム25を剥離する工程を示す。この工程において両面銅張り積層板21に対する回路パターンの生成が終了する。
図6(8)は前記(7)の工程処理後の両面銅張り積層板21の表裏各面に対し、基板絶縁材27aに銅箔27bを施した片面銅張り基板材27および基板絶縁材28aに銅箔28bを施した片面銅張り基板材28を積層プレスする処理を行う工程を示す。
以下、図7へ移る。
図6(6)は前記(5)の工程処理後に、露光およびエッチングの処理を施す工程を示す。この工程により、所要の回路パターンが両面銅張り積層板21の表面の銅箔21bおよび裏面の銅箔21cに形成される。この図6(6)においては、図中の符号26の部分がエッチング箇所を示す。
図6(7)は前記(6)の工程処理後に、ドライフィルム等のフィルム25を剥離する工程を示す。この工程において両面銅張り積層板21に対する回路パターンの生成が終了する。
図6(8)は前記(7)の工程処理後の両面銅張り積層板21の表裏各面に対し、基板絶縁材27aに銅箔27bを施した片面銅張り基板材27および基板絶縁材28aに銅箔28bを施した片面銅張り基板材28を積層プレスする処理を行う工程を示す。
以下、図7へ移る。
図7(9)は前記(8)の工程処理後に、2つ目のスルーホールを形成するための穴29をあける「穴あけ」の工程を示す。この穴29は工程(2)の穴22と同心の位置関係にする。
図7(10)は前記(9)の工程処理後に、残存している表面および裏面それぞれの銅箔27b,28bを接続し導通させるための「導通メッキ」30の処理を施す工程を示す。この導通メッキ30の処理により2つ目のスルーホールが形成される。この2つ目のスルーホールは工程(3)の1つ目のスルーホールと同心である。
この図7(10)と図1との関係については、銅箔27b部分に導通メッキ30の処理を施した状態のものが図1の表側表面層銅箔1に該当し、銅箔28b部分に導通メッキ30の処理を施した状態のものが図1の裏側表面層銅箔2に該当し、銅箔27bと銅箔28bとを接続している導通メッキ30部分が図1の内側スルーホール6に該当する。
図7(10)は前記(9)の工程処理後に、残存している表面および裏面それぞれの銅箔27b,28bを接続し導通させるための「導通メッキ」30の処理を施す工程を示す。この導通メッキ30の処理により2つ目のスルーホールが形成される。この2つ目のスルーホールは工程(3)の1つ目のスルーホールと同心である。
この図7(10)と図1との関係については、銅箔27b部分に導通メッキ30の処理を施した状態のものが図1の表側表面層銅箔1に該当し、銅箔28b部分に導通メッキ30の処理を施した状態のものが図1の裏側表面層銅箔2に該当し、銅箔27bと銅箔28bとを接続している導通メッキ30部分が図1の内側スルーホール6に該当する。
また、図1の表側表面層銅箔1と表側内層銅箔3との間の絶縁体5は図6の基板絶縁材27aであり、裏側表面層銅箔2と裏側内層銅箔4との間の絶縁体5は図6の基板絶縁材28aである。
なお、図7(10)中の図5(3)で説明した部分については省略する。
図7(11)は前記(10)の工程処理後に、穴29の部分に誘電体素材または絶縁体等の充填材31を充填する工程を示す。
この図7(11)の円筒部分についての平面図を図7(11a)に示す。この図7(11a)は導通メッキ30が施されたスルーホールに充填材31が充填された状態を示している。なお、図7(11a)中の図5(4a)で説明した部分については省略する。
以下、図8へ移る。
なお、図7(10)中の図5(3)で説明した部分については省略する。
図7(11)は前記(10)の工程処理後に、穴29の部分に誘電体素材または絶縁体等の充填材31を充填する工程を示す。
この図7(11)の円筒部分についての平面図を図7(11a)に示す。この図7(11a)は導通メッキ30が施されたスルーホールに充填材31が充填された状態を示している。なお、図7(11a)中の図5(4a)で説明した部分については省略する。
以下、図8へ移る。
図8(12)は前記(11)の工程処理後に、所要の回路パターンを生成するためのフィルム(ドライフィルム等)32を片面銅張り基板材27および片面銅張り基板材28それぞれに張り付ける工程を示す。
図8(13)は前記(12)の工程処理後に、露光およびエッチングの処理を施す工程を示す。この工程により、所要の回路パターンが片面銅張り基板材27の銅箔27bおよび片面銅張り基板材28の銅箔28bに形成される。この図8(13)においては、図中の符号33の部分がエッチング箇所を示す。
図8(14)は前記(13)の露光およびエッチング工程処理後に、ドライフィルム等のフィルム32を剥離する工程を示す。この工程において片面銅張り基板材27,28に対する回路パターンの生成が終了し、全工程を終了する。この図8(14)から充填材31を除外したものが図1の多層プリント配線板であり、図1に示した2重構造スルーホール間に誘電体素材等を充填した多層プリント配線板が製造されることとなる。
これにより、数式1で説明した所望静電容量値のコンデンサや所望値の抵抗またはインダクタンス等の受動素子が組込まれ、また、式(2)で説明した所望の特性インピーダンスに調整された2重構造スルーホールを備えた多層プリント配線板が得られることとなる。
図8(13)は前記(12)の工程処理後に、露光およびエッチングの処理を施す工程を示す。この工程により、所要の回路パターンが片面銅張り基板材27の銅箔27bおよび片面銅張り基板材28の銅箔28bに形成される。この図8(13)においては、図中の符号33の部分がエッチング箇所を示す。
図8(14)は前記(13)の露光およびエッチング工程処理後に、ドライフィルム等のフィルム32を剥離する工程を示す。この工程において片面銅張り基板材27,28に対する回路パターンの生成が終了し、全工程を終了する。この図8(14)から充填材31を除外したものが図1の多層プリント配線板であり、図1に示した2重構造スルーホール間に誘電体素材等を充填した多層プリント配線板が製造されることとなる。
これにより、数式1で説明した所望静電容量値のコンデンサや所望値の抵抗またはインダクタンス等の受動素子が組込まれ、また、式(2)で説明した所望の特性インピーダンスに調整された2重構造スルーホールを備えた多層プリント配線板が得られることとなる。
スルーホールを2重構造とする場合、図8(14)までの工程で製造可能である。この場合、充填材31は基本的には不要であり、充填しなくてもよい。
これに対し、スルーホールを3重構造以上の多重構造とする場合、図8(14)の工程処理したものについて再度、図6(8)から図8(14)の工程を繰り返せばよい。例えば、図6(8)から図8(14)の工程を2度繰り返すことで3重構造のスルーホールを形成できることとなる。
これに対し、スルーホールを3重構造以上の多重構造とする場合、図8(14)の工程処理したものについて再度、図6(8)から図8(14)の工程を繰り返せばよい。例えば、図6(8)から図8(14)の工程を2度繰り返すことで3重構造のスルーホールを形成できることとなる。
以上のように、この実施の形態1によれば、内側スルーホール6と外側スルーホール7とを同心状に形成し、表側表面層銅箔1と裏側表面層銅箔2とを内側スルーホール6で接続し、表側内層銅箔3と裏側内層銅箔4とを外側スルーホール7で接続し、これら内側スルーホール6と外側スルーホール7との間に充填材8を充填し、これらスルーホール間に容量成分、抵抗成分またはインダクタンス成分等の受動素子成分を形成させるように構成したので、内側スルーホール6と外側スルーホール7間の間隔や面積または充填材8の種類等の構造上のパラメータの選択により、所望値の受動素子成分を形成でき、これにより、従来は別個に実装していた受動素子(実装部品)を不要にすることができ、プリント配線板の高密度化および小形化が可能となる。
また、内側スルーホール6と外側スルーホール7とを同心状に配置した多重構造および充填材8を充填する構成により、これら内側スルーホール6および外側スルーホール7を含む回路の特性インピーダンスを調整でき、使用周波数等に適合し、信号反射を防止した回路を形成することができる。
また、充填材8の種類の選択により、内側スルーホール6および外側スルーホール7それぞれに接続された回路同士を結合することができ、同一目的の回路をこれらスルーホール6,7を介し形成することができる。なお、前記特許文献1等の従来における2重構造スルーホールは、スルーホール間が絶縁層のため、2重構造スルーホールのそれぞれに接続された回路は結合されることはなく、互いに目的を異にした別個の回路関係にある。
また、充填材8の種類の選択により、内側スルーホール6および外側スルーホール7それぞれに接続された回路同士を結合することができ、同一目的の回路をこれらスルーホール6,7を介し形成することができる。なお、前記特許文献1等の従来における2重構造スルーホールは、スルーホール間が絶縁層のため、2重構造スルーホールのそれぞれに接続された回路は結合されることはなく、互いに目的を異にした別個の回路関係にある。
また、図1のように2重構造のスルーホールで形成したコンデンサは単なるコンデンサでなく、構造上貫通構造になっているため、EMIフィルタとしての機能を有し、基板パターン途中の適切な位置にこのスルーホールを介することのよってノイズフィルタとして作用し、ノイズを低減することができる。
また、図5乃至図8で説明したこの多層プリント配線板の製造工程において、工程(8)から工程(14)を繰り返すことで3重構造以上のスルーホールを形成でき、充填材8の種類などの構造上のパラメータを適宜設定することにより、異なる静電容量Cのコンデンサや抵抗素材等の組み合わせを構成できる。例えば、コンデンサと抵抗との直列成分を持つ多重構造スルーホールの形成が可能となる。
また、図5乃至図8で説明したこの多層プリント配線板の製造工程において、工程(8)から工程(14)を繰り返すことで3重構造以上のスルーホールを形成でき、充填材8の種類などの構造上のパラメータを適宜設定することにより、異なる静電容量Cのコンデンサや抵抗素材等の組み合わせを構成できる。例えば、コンデンサと抵抗との直列成分を持つ多重構造スルーホールの形成が可能となる。
実施の形態2.
図9はこの発明の実施の形態2による多層プリント配線板におけるリターンパス確保の説明図であり、図1の表側表面層銅箔1(第1の回路パターン)、裏側表面層銅箔2(第2の回路パターン)、表側内層銅箔3(第3の回路パターン)および裏側内層銅箔4(第4の回路パターン)の4層の導電部分を、1層(Sa:表側表面層銅箔1)、2層(Sb:表側内層銅箔3)、3層(Sc:裏側内層銅箔4)、4層(Sd:裏側表面層銅箔2)へ割り当て、層間の絶縁体5については省略して描いたものである。
実施の形態1による多層プリント配線板は、2重構造のスルーホール間に誘電体等の充填材8を充填し、容量成分、抵抗成分またはインダクタンス成分等の受動素子成分を形成するようにしたものである。
これに対し、この実施の形態2による多層プリント配線板は、2重構造のスルーホールをリターンパス確保に利用したものであり、回路動作の安定化を図ったものである。
図9はこの発明の実施の形態2による多層プリント配線板におけるリターンパス確保の説明図であり、図1の表側表面層銅箔1(第1の回路パターン)、裏側表面層銅箔2(第2の回路パターン)、表側内層銅箔3(第3の回路パターン)および裏側内層銅箔4(第4の回路パターン)の4層の導電部分を、1層(Sa:表側表面層銅箔1)、2層(Sb:表側内層銅箔3)、3層(Sc:裏側内層銅箔4)、4層(Sd:裏側表面層銅箔2)へ割り当て、層間の絶縁体5については省略して描いたものである。
実施の形態1による多層プリント配線板は、2重構造のスルーホール間に誘電体等の充填材8を充填し、容量成分、抵抗成分またはインダクタンス成分等の受動素子成分を形成するようにしたものである。
これに対し、この実施の形態2による多層プリント配線板は、2重構造のスルーホールをリターンパス確保に利用したものであり、回路動作の安定化を図ったものである。
一般的動作として、ドライバ等の信号源からの信号は信号線等の信号経路を経てレシーバ等の被供給側へ送られ、このレシーバ等の被供給側よりリターンパス(通常、接地経路)を経て信号源へ戻る。この場合、リターンパスは迂回経路とならないようにする必要がある(後述)。
図9において、2重構造スルーホールの中の内側スルーホール41は信号の層Saと層Sdに接続し、外側スルーホール42はグランド(GND)の層Sbと層Scに接続し、信号の層Sa,Sdとグランドの層Sb,Scとを常に隣接させたペアで配線するようにする。これにより、図示矢印の方向に流れる信号電流Isに対するリターン電流Irは常に信号電流Isとペア状態で図示矢印の方向に流れ、電流経路の分断によるリターン電流Irの迂回が回避され、適正なリターンパスが確保されることとなる。
図9において、2重構造スルーホールの中の内側スルーホール41は信号の層Saと層Sdに接続し、外側スルーホール42はグランド(GND)の層Sbと層Scに接続し、信号の層Sa,Sdとグランドの層Sb,Scとを常に隣接させたペアで配線するようにする。これにより、図示矢印の方向に流れる信号電流Isに対するリターン電流Irは常に信号電流Isとペア状態で図示矢印の方向に流れ、電流経路の分断によるリターン電流Irの迂回が回避され、適正なリターンパスが確保されることとなる。
次に、多層プリント配線板におけるリターンパス確保の必要性について説明する。
一般的に、周波数の高い領域では信号電流に対するリターン電流は信号線に沿って流れ、この経路がリターンパスとなる。これは、インダクタンス成分が最小になるような経路を選ぶようになるためである。このリターン電流の一例について図10で説明する。
図10は高周波時における電流リターンパスの説明図である。
図10において、端子51は例えばドライバ等の高周波信号源が接続される出力端子、端子52は例えばレシーバ等の被供給側への入力端子とし、端子51からの高周波信号がドライバゲート53、信号線54および負荷55を経て端子52へ流れるとした場合、端子52から端子51へ流れる高周波のリターン電流の経路(リターンパス)は積層中のP1またはP2またはP3のように、信号線54に沿った経路となる。
なお、信号周波数が低い場合には、上述のインダクタンス成分よりも抵抗値が小さいパスを選ぶため、そのリターンパスは最短パスとなる。
一般的に、周波数の高い領域では信号電流に対するリターン電流は信号線に沿って流れ、この経路がリターンパスとなる。これは、インダクタンス成分が最小になるような経路を選ぶようになるためである。このリターン電流の一例について図10で説明する。
図10は高周波時における電流リターンパスの説明図である。
図10において、端子51は例えばドライバ等の高周波信号源が接続される出力端子、端子52は例えばレシーバ等の被供給側への入力端子とし、端子51からの高周波信号がドライバゲート53、信号線54および負荷55を経て端子52へ流れるとした場合、端子52から端子51へ流れる高周波のリターン電流の経路(リターンパス)は積層中のP1またはP2またはP3のように、信号線54に沿った経路となる。
なお、信号周波数が低い場合には、上述のインダクタンス成分よりも抵抗値が小さいパスを選ぶため、そのリターンパスは最短パスとなる。
以上説明のリターン電流の経路(リターンパス)が適切に確保されていない場合、リターン電流は迂回した経路を流れることとなり、この結果、例えばEMIノイズとして悪影響を及ぼし、また、回路の高速化を妨げる。
ところで、信号線を従来の1重のスルーホールで切り替えた場合、図11に示すような不都合が生じる。ここで、図11はスルーホール使用によるリターンパス分断の説明図である。
図11において、信号の層SaとSdとを1重のスルーホール61で接続した場合、信号電流Isは図示矢印の方向に流れるが、この信号電流Isに対するリターン電流Irの経路(リターンパス)はスルーホール61のために分断され、前記図9で説明した信号電流Isとペア状態で流れることができなくなる。この結果、リターン電流Irは迂回した経路を流れ、前述のように例えばEMIノイズとして悪影響等を及ぼすこととなる。
これに対し、前記図9の構成においてはリターンパスが確保でき、リターン経路の分断が防止され、これにより、前述のようなEMIノイズとして悪影響を及ぼすことがなく、また、回路の高速化も可能となる。
ところで、信号線を従来の1重のスルーホールで切り替えた場合、図11に示すような不都合が生じる。ここで、図11はスルーホール使用によるリターンパス分断の説明図である。
図11において、信号の層SaとSdとを1重のスルーホール61で接続した場合、信号電流Isは図示矢印の方向に流れるが、この信号電流Isに対するリターン電流Irの経路(リターンパス)はスルーホール61のために分断され、前記図9で説明した信号電流Isとペア状態で流れることができなくなる。この結果、リターン電流Irは迂回した経路を流れ、前述のように例えばEMIノイズとして悪影響等を及ぼすこととなる。
これに対し、前記図9の構成においてはリターンパスが確保でき、リターン経路の分断が防止され、これにより、前述のようなEMIノイズとして悪影響を及ぼすことがなく、また、回路の高速化も可能となる。
以上説明のリターンパス確保においては、2重構造スルーホールの内側スルーホール41と外側スルーホール42との間の充填材8の有無は関係しないが、所要種類の充填材8を充填し、実施の形態1で説明した容量成分、抵抗成分またはインダクタンス成分等の受動素子成分を形成するようにしてもよい。この場合、2重構造のスルーホールはリターンパスの確保と受動素子成分形成の2機能について利用することとなる。
以上のように、この実施の形態2によれば、2重構造スルーホールの中の内側スルーホール41と外側スルーホール42とにより、信号の層Sa,Sdとグランドの層Sb,Scとを常に隣接させたペアで配線するように構成したので、信号電流Isに対するリターン電流Irは常に信号電流Isとペア状態の経路で流れ、電流経路の分断によるリターン電流Irの迂回が回避され、適正なリターンパスを確保することができる。この結果、例えばEMIノイズとして悪影響を及ぼすといった問題の発生を防止し、回路動作を安定化することができる。
また、リターン電流Irの迂回の回避により、回路の高速化が可能となる。
また、リターン電流Irの迂回の回避により、回路の高速化が可能となる。
実施の形態3.
図12はこの発明の実施の形態3による多層プリント配線板における差動信号伝送の説明図である。なお、導電部分の1層(Sa)〜4層(Sd)の意味については実施の形態2で説明した図9と同様である。
この実施の形態3による多層プリント配線板は、2重構造のスルーホールを差動信号伝送に利用したものであり、回路動作の性能向上を図ったものである。
一つの信号に対して2本の線を使用し、この一つの信号を「+信号」と「−信号」の差動(ディファレンシャル)関係の信号形態にしてこれら2本の線で伝送する差動信号伝送方式はノイズに各段に強いという特徴がある。
図12はこの差動信号伝送を2重構造のスルーホールで実現したものであり、2重構造スルーホールの中の内側スルーホール71は層Saと層Sdに接続し、外側スルーホール72は層Sbと層Scに接続し、差動信号の「+信号」は例えば層Sa,Sdで伝送し、「−信号」は層Sb,Scで伝送する。このように、2重構造の内側および外側の各スルーホールを2本(ペア)の差動信号伝送線路へ割り当て利用することにより多層プリント配線板において差動信号の伝送が可能となる。
図12はこの発明の実施の形態3による多層プリント配線板における差動信号伝送の説明図である。なお、導電部分の1層(Sa)〜4層(Sd)の意味については実施の形態2で説明した図9と同様である。
この実施の形態3による多層プリント配線板は、2重構造のスルーホールを差動信号伝送に利用したものであり、回路動作の性能向上を図ったものである。
一つの信号に対して2本の線を使用し、この一つの信号を「+信号」と「−信号」の差動(ディファレンシャル)関係の信号形態にしてこれら2本の線で伝送する差動信号伝送方式はノイズに各段に強いという特徴がある。
図12はこの差動信号伝送を2重構造のスルーホールで実現したものであり、2重構造スルーホールの中の内側スルーホール71は層Saと層Sdに接続し、外側スルーホール72は層Sbと層Scに接続し、差動信号の「+信号」は例えば層Sa,Sdで伝送し、「−信号」は層Sb,Scで伝送する。このように、2重構造の内側および外側の各スルーホールを2本(ペア)の差動信号伝送線路へ割り当て利用することにより多層プリント配線板において差動信号の伝送が可能となる。
次に、差動信号伝送の基本構成について図13で説明する。図13は差動信号伝送の原理図であり、(a)は基本構成図、(b)は波形図例1、(c)は波形図例2を示す。
差動信号伝送は前述のように、一つの信号に対して2本の線を使用し、例えばそれらの電位差がプラス(+)であれば「H(ハイレベル)」、マイナス(−)であれば「L(ローレベル)」とする方式であり、この方式に基づき一つの信号を「+信号」と「−信号」の差動関係の信号形態にして2本の線で伝送する。
図13は、信号源としてのドライバ81から信号受信するレシーバ82へ2本の信号線83,84で信号伝送する構成を示し、これら2本の信号線83,84で「+信号」および「−信号」を伝送する。
上記構成におけるドライバ81の入力信号Siを矩形波とした場合、2本の信号線83,84(伝送メディア)上の信号およびレシーバ82の出力信号Soは図13(b)に示す波形となり、信号線83が信号「+信号」のSaを伝送し、信号線84が信号「−信号」のSbを伝送する。これら差動関係にある伝送信号Saおよび伝送信号Sbをもとにレシーバ82は入力信号Siと同じ波形の矩形波を出力信号Soとして再生する。
差動信号伝送は前述のように、一つの信号に対して2本の線を使用し、例えばそれらの電位差がプラス(+)であれば「H(ハイレベル)」、マイナス(−)であれば「L(ローレベル)」とする方式であり、この方式に基づき一つの信号を「+信号」と「−信号」の差動関係の信号形態にして2本の線で伝送する。
図13は、信号源としてのドライバ81から信号受信するレシーバ82へ2本の信号線83,84で信号伝送する構成を示し、これら2本の信号線83,84で「+信号」および「−信号」を伝送する。
上記構成におけるドライバ81の入力信号Siを矩形波とした場合、2本の信号線83,84(伝送メディア)上の信号およびレシーバ82の出力信号Soは図13(b)に示す波形となり、信号線83が信号「+信号」のSaを伝送し、信号線84が信号「−信号」のSbを伝送する。これら差動関係にある伝送信号Saおよび伝送信号Sbをもとにレシーバ82は入力信号Siと同じ波形の矩形波を出力信号Soとして再生する。
このように伝送することにより、例えば図13(c)に示すようにノイズ成分Nが伝送信号Sa,Sbに重畳した場合にも伝送される信号Sa,Sbが互いに差動関係にあることよりキャンセルされ、レシーバ82の出力信号Soはノイズ成分Nの影響を受けないこととなる。このように、差動信号伝送方式は耐ノイズ性に優れている。
上述の耐ノイズ性に優れた差動信号伝送をプリント基板上で実現する主な方法を図14に示す。図14は差動伝送路の構造例の説明図であり、(a)はマイクロストリップ線路、(b)はストリップ線路、(c)はデュアルストリップ線路を示す。
差動信号伝送をプリント基板上で実現する場合、その一つの方法として、図14(a)に示すマイクロストリップ構造による表面層を使用して作成する。差動信号線の特性インピーダンスは並走する2本のパターン91,92の幅Wと空間距離Lで制御する。この場合、接続状況が複雑であったり、ノイズ耐性面の特別の事情があれば内層を使用した図14(b)のようなストリップ構造を使用する。このような内層を使用する場合、または対の表面層(図示せず)使用する場合にはスルーホールが必要である。
上述の耐ノイズ性に優れた差動信号伝送をプリント基板上で実現する主な方法を図14に示す。図14は差動伝送路の構造例の説明図であり、(a)はマイクロストリップ線路、(b)はストリップ線路、(c)はデュアルストリップ線路を示す。
差動信号伝送をプリント基板上で実現する場合、その一つの方法として、図14(a)に示すマイクロストリップ構造による表面層を使用して作成する。差動信号線の特性インピーダンスは並走する2本のパターン91,92の幅Wと空間距離Lで制御する。この場合、接続状況が複雑であったり、ノイズ耐性面の特別の事情があれば内層を使用した図14(b)のようなストリップ構造を使用する。このような内層を使用する場合、または対の表面層(図示せず)使用する場合にはスルーホールが必要である。
上記スルーホールの構造例を図15に示す。図15は差動スルーホールの構造例の説明図であり、(a)は差動スルーホール構造の斜視図、(b)は差動スルーホール構造の平面図である。
図15(a),(b)に示すように、多層プリント配線板の上部側回路パターンと下部側回路パターンとを2つのスルーホール101,102で接続し、「+信号」および「−信号」の差動信号を伝送する2本の伝送線路を形成している。この場合、差動スルーホールの伝送線路としての特性インピーダンスを決める要素はスルーホールの直径d、接地層の開口部の間隔(ギャップ)Gおよび差動スルーホールの間隔(スルーホールピッチ)Pの他に多くの要素が関係する。従って、図15のようなパターン構造およびスルーホール構造の設計は容易ではない。また、2つのスルーホール101,102による基板占有面積も大きくなる。
図15(a),(b)に示すように、多層プリント配線板の上部側回路パターンと下部側回路パターンとを2つのスルーホール101,102で接続し、「+信号」および「−信号」の差動信号を伝送する2本の伝送線路を形成している。この場合、差動スルーホールの伝送線路としての特性インピーダンスを決める要素はスルーホールの直径d、接地層の開口部の間隔(ギャップ)Gおよび差動スルーホールの間隔(スルーホールピッチ)Pの他に多くの要素が関係する。従って、図15のようなパターン構造およびスルーホール構造の設計は容易ではない。また、2つのスルーホール101,102による基板占有面積も大きくなる。
これに対し、前記図12の2重構造スルーホールを使用した形態においては、図14(c)のデュアルストリップ線路に代表される縦列並走形式の線路引き回しが可能である。即ち、図12の形態においては、例えば「+信号」を伝送する層Saと「−信号」を伝送する層Sbとは上下層(配線板厚み方向)の関係にあり、図14(c)と同様の縦列並走形式の伝送線路を形成している。これにより、図12の2重構造スルーホールを使用した形態は、図15のような2つのスルーホールを並設する形態に比し差動信号線の基板占有面積を小さくでき、また、少ない面積で層の切り替えができる。
また、図12の形態は図15の形態に比し、スルーホール部分のインピーダンス制御が容易であり、従って、このインピーダンス制御の設計も容易となり、設計の単純化が可能となる。
また、図12の形態は、2重構造スルーホールによる配線長の低減と縦列並走形式のパターンレイアウトから信号品質の確保が容易となる。
また、図12の形態は図15の形態に比し、スルーホール部分のインピーダンス制御が容易であり、従って、このインピーダンス制御の設計も容易となり、設計の単純化が可能となる。
また、図12の形態は、2重構造スルーホールによる配線長の低減と縦列並走形式のパターンレイアウトから信号品質の確保が容易となる。
以上説明の差動信号伝送においては、実施の形態2と同様に、2重構造スルーホール71,72間の充填材8の有無は関係しないが、所要種類の充填材8を充填し、所望の受動素子成分を形成するようにしてもよい。この場合、2重構造のスルーホールは差動信号伝送と受動素子成分形成の2機能について利用することとなる。
以上のように、この実施の形態3によれば、2重構造スルーホールの中の内側スルーホール71は層Sa,Sdに接続し、外側スルーホール72は層Sb,Scに接続し、差動信号の「+信号」は例えば層Sa,Sdで伝送し、「−信号」は層Sb,Scで伝送するように2重構造の内側および外側の各スルーホールを2本の差動信号伝送線路へ割り当てるように構成したので、耐ノイズ性に優れた差動信号の伝送が多層プリント配線板において可能となる。
また、内側スルーホール71と外側スルーホール72とからなる2重構造スルーホールの形態により、「+信号」を伝送する層Sa,Sdと「−信号」を伝送する層Sb,Scとが上下層(配線板厚み方向)の関係になる縦列並走形式の伝送線路を形成するので、「+信号」用と「−信号」用の2つのスルーホールを並設する従来の形態に比し差動信号線の基板占有面積を小さくできるとともに、少ない面積で層の切り替えができ、さらに、この2重構造スルーホールにより、配線長を低減し、縦列並走形式のパターンレイアウトにより信号品質の確保が容易となる。
また、この差動信号伝送においても、スルーホール71,72部分のインピーダンス制御が容易であり、これにより、インピーダンス制御の設計も容易となり、差動信号設計を単純化し効率化することができる。
また、この差動信号伝送においても、スルーホール71,72部分のインピーダンス制御が容易であり、これにより、インピーダンス制御の設計も容易となり、差動信号設計を単純化し効率化することができる。
1 表側表面層銅箔、2 裏側表面層銅箔、3 表側内層銅箔、4 裏側内層銅箔、5 絶縁体、6 内側スルーホール、7 外側スルーホール、8 充填材、11 ドライバ、12,13 伝送線路、14 レシーバ、15 外部導体、16 内部導体、17 媒質(充填材)、21 両面銅張り積層板、21a 基板絶縁材、21b,21c 銅箔、22 穴、23 導通メッキ、24 充填材、25 フィルム、27,28 片面銅張り基板材、27a,28a 基板絶縁材、27b,28b 銅箔、29 穴、30 導通メッキ、31 充填材、32 フィルム、41 内側スルーホール、42 外側スルーホール、51,52 端子、53 ドライバゲート、54 信号線、55 負荷、61 スルーホール、71 内側スルーホール、72 外側スルーホール、81 ドライバ、82 レシーバ、83,84 信号線、101,102 スルーホール。
Claims (2)
- 複数枚の基板を積層した多層基板の表側基板および裏側基板の各々の面に形成された回路パターンを接続し、前記表側基板および裏側基板に対し内側の2枚一対の基板面に形成された回路パターンを接続し、前記内側の2枚一対の基板に対しさらに内側の2枚一対の基板面に形成された回路パターンを接続するように同心状に2重または多重に形成された複数のスルーホールと、
前記複数のスルーホール各々間に充填して受動素子を形成させる充填材とを備えた多層プリント配線板。 - 複数枚の基板を積層した多層基板の表側基板面に形成された第1の回路パターンと裏側基板面に形成された第2の回路パターンとを接続する内側スルーホールと、
前記表側基板に対し内側の基板面に形成され、前記第1の回路パターンと信号上ペアとなる第3の回路パターンと前記裏側基板に対し内側の基板面に形成され、前記第2の回路パターンと信号上ペアとなる第4の面回路パターンとを接続し、前記内側スルーホールと同心状に形成した外側スルーホールとを備えた多層プリント配線板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004294024A JP2006108445A (ja) | 2004-10-06 | 2004-10-06 | 多層プリント配線板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004294024A JP2006108445A (ja) | 2004-10-06 | 2004-10-06 | 多層プリント配線板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006108445A true JP2006108445A (ja) | 2006-04-20 |
Family
ID=36377798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004294024A Pending JP2006108445A (ja) | 2004-10-06 | 2004-10-06 | 多層プリント配線板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006108445A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007011629A (ja) * | 2005-06-29 | 2007-01-18 | Toshiba Corp | プリント配線基板のリターンパスチェックシステム |
JP2008108841A (ja) * | 2006-10-24 | 2008-05-08 | Nec Toppan Circuit Solutions Inc | 印刷配線板及び半導体装置 |
JP2011077272A (ja) * | 2009-09-30 | 2011-04-14 | Toppan Printing Co Ltd | 多層配線基板 |
US20130235517A1 (en) * | 2004-08-31 | 2013-09-12 | Micron Technology, Inc | Electronic device assemblies including conductive vias having two or more conductive elements |
US8604357B2 (en) | 2008-07-15 | 2013-12-10 | Nec Corporation | Wiring board having via and method forming a via in a wiring board |
-
2004
- 2004-10-06 JP JP2004294024A patent/JP2006108445A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130235517A1 (en) * | 2004-08-31 | 2013-09-12 | Micron Technology, Inc | Electronic device assemblies including conductive vias having two or more conductive elements |
US9084360B2 (en) * | 2004-08-31 | 2015-07-14 | Micron Technology, Inc. | Electronic device assemblies including conductive vias having two or more conductive elements |
US10448509B2 (en) | 2004-08-31 | 2019-10-15 | Micron Technology, Inc. | Electronic device assemblies including conductive vias having two or more conductive elements |
JP2007011629A (ja) * | 2005-06-29 | 2007-01-18 | Toshiba Corp | プリント配線基板のリターンパスチェックシステム |
JP2008108841A (ja) * | 2006-10-24 | 2008-05-08 | Nec Toppan Circuit Solutions Inc | 印刷配線板及び半導体装置 |
US8604357B2 (en) | 2008-07-15 | 2013-12-10 | Nec Corporation | Wiring board having via and method forming a via in a wiring board |
JP2011077272A (ja) * | 2009-09-30 | 2011-04-14 | Toppan Printing Co Ltd | 多層配線基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10201085B2 (en) | Methods of forming blind vias for printed circuit boards | |
US7019959B2 (en) | Method for forming a printed circuit board and a printed circuit board formed thereby | |
KR19980701252A (ko) | 저emi전자기기, 저emi회로기판 및 그 제조방법 (low-emi electronic apparatus, low-emi circuit board, and method of manufacturing the low-emi circuit board) | |
US6894228B2 (en) | High performance dense wire for printed circuit board | |
JP2006060187A (ja) | キャパシタ内蔵型プリント回路基板及びその製造方法 | |
TW200531608A (en) | Printed circuit board with low cross-talk noise | |
KR100870380B1 (ko) | 저 인덕턴스 내장 커패시터 층 접속부의 디자인 | |
JP2007250818A (ja) | 回路基板 | |
US7035082B2 (en) | Structure of multi-electrode capacitor and method for manufacturing process of the same | |
JP2000200732A (ja) | 多層低温共焼成セラミックの受動電子素子 | |
JP2006108445A (ja) | 多層プリント配線板 | |
US7573721B2 (en) | Embedded passive device structure and manufacturing method thereof | |
JPH08293416A (ja) | ノイズフィルタ | |
JP2004087524A (ja) | 回路基板およびこれを用いた電子機器 | |
JP2005322861A (ja) | 回路基板及び該回路基板におけるノイズの低減方法 | |
JP2001044074A (ja) | 積層セラミックコンデンサ | |
JP4616016B2 (ja) | 回路配線基板の製造方法 | |
JP4211378B2 (ja) | キャパシタ素子 | |
WO2021009865A1 (ja) | 高密度多層基板、及びその製造方法 | |
JP2009027044A (ja) | 積層コンデンサ及びコンデンサ内蔵配線基板 | |
JP2007281303A (ja) | プリント配線基板およびその製造方法 | |
JPH0458601A (ja) | ストリップラインを有する回路装置 | |
JP2000188448A (ja) | 配線基板及びその製造方法 | |
JP2006128523A (ja) | 複合コンデンサ | |
JP2003151830A (ja) | 積層型電子部品 |