JP2000200732A - 多層低温共焼成セラミックの受動電子素子 - Google Patents
多層低温共焼成セラミックの受動電子素子Info
- Publication number
- JP2000200732A JP2000200732A JP11326938A JP32693899A JP2000200732A JP 2000200732 A JP2000200732 A JP 2000200732A JP 11326938 A JP11326938 A JP 11326938A JP 32693899 A JP32693899 A JP 32693899A JP 2000200732 A JP2000200732 A JP 2000200732A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric constant
- low
- constant material
- layers
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09672—Superposed layout, i.e. in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
Abstract
(57)【要約】
【課題】 一体的な又は一体のコンデンサーを備えた、
多層低温共焼成セラミック（ＬＴＣＣ）を提供する 【解決手段】 一体的なコンデンサーを備えた多層低温
共焼成セラミック（ＬＴＣＣ）が、いくつかの数の平坦
な高誘電率材料と、いくつかの数の平坦な低誘電率材料
とを有している。低誘電率材料は、高誘電率材料の間に
設けられている。高誘電率材料を低誘電率材料の間に設
けてもよい。一対の電極が、１またはそれ以上の高誘電
率層の各々の側部に設けられて、コンデンサーを形成し
ている。導体が、埋設された電極に電気的に接続され、
これによって、内部電気回路や外部接続部に接続できる
ようになっている。低誘電率材料と高誘電率材料は、低
温共焼成セラミックとなっている。
多層低温共焼成セラミック（ＬＴＣＣ）を提供する 【解決手段】 一体的なコンデンサーを備えた多層低温
共焼成セラミック（ＬＴＣＣ）が、いくつかの数の平坦
な高誘電率材料と、いくつかの数の平坦な低誘電率材料
とを有している。低誘電率材料は、高誘電率材料の間に
設けられている。高誘電率材料を低誘電率材料の間に設
けてもよい。一対の電極が、１またはそれ以上の高誘電
率層の各々の側部に設けられて、コンデンサーを形成し
ている。導体が、埋設された電極に電気的に接続され、
これによって、内部電気回路や外部接続部に接続できる
ようになっている。低誘電率材料と高誘電率材料は、低
温共焼成セラミックとなっている。
Description
【０００１】
【発明の属する技術分野】本発明は、概ね、セラミック
製の電子装置パッケージングに関する。詳細には、一体
式のコンデンサー（キャパシタ）、インダクター及び他
の受動素子が取り付けられた、多層低温共焼成セラミッ
ク（ＬＴＣＣ）ベースに関する。
製の電子装置パッケージングに関する。詳細には、一体
式のコンデンサー（キャパシタ）、インダクター及び他
の受動素子が取り付けられた、多層低温共焼成セラミッ
ク（ＬＴＣＣ）ベースに関する。
【０００２】
【従来の技術】離散的なスルーホール（貫通孔）コンデ
ンサー、表面取付け用のチップコンデンサー及びコンデ
ンサーアレイ（配列）のようなコンデンサーを提供する
ための様々な装置が周知である。これらの装置は、典型
的に、プリント回路基板の頂部層や底部層に取り付けら
れる。しかしながら、これは、所定の領域に形成可能な
素子の密度を制限するといことがわかった。前記従来技
術のコンデンサー装置は、低温共焼成セラミック（ｌｏ
ｗ ｔｅｍｐｅｒａｔｕｒｅ ｃｏ−ｆｉｒｅｄｃｅｒ
ａｍｉｃ：ＬＴＣＣ）基板の頂部層や底部層に取り付け
られていた。これは、また、所定の領域に形成可能なコ
ンデンサーの密度を制限する。
ンサー、表面取付け用のチップコンデンサー及びコンデ
ンサーアレイ（配列）のようなコンデンサーを提供する
ための様々な装置が周知である。これらの装置は、典型
的に、プリント回路基板の頂部層や底部層に取り付けら
れる。しかしながら、これは、所定の領域に形成可能な
素子の密度を制限するといことがわかった。前記従来技
術のコンデンサー装置は、低温共焼成セラミック（ｌｏ
ｗ ｔｅｍｐｅｒａｔｕｒｅ ｃｏ−ｆｉｒｅｄｃｅｒ
ａｍｉｃ：ＬＴＣＣ）基板の頂部層や底部層に取り付け
られていた。これは、また、所定の領域に形成可能なコ
ンデンサーの密度を制限する。
【０００３】従来技術のコンデンサー設計の有利な点に
もかかわらず、前記従来技術においては、ユーザーは、
コンデンサーをＬＴＣＣ構造体内に埋設したり、あるい
は、一体化したりことができず、これによって、焼成の
間ひずみや亀裂（クラッキング）を最小限度にすること
ができず且つ静電容量値を正確に制御できなかった。Ｌ
ＴＣＣテープ層には、通常の厚膜スクリーンスクリーン
印刷（ｔｈｉｃｋ ｆｉｌｍ ｓｃｒｅｅｎｉｎｇ）技
術によって、バイア（ｖｉａ）、配線及び電気素子ボン
ディングパッドが設けられ、次いで、積層され、低温の
炉内で焼成される。 関連技術の説明 本発明と関連した特許の例は以下の通りである。関連技
術や技術を支持するために、同特許を参照したことによ
り、その特許に開示されている内容は本明細書中に組入
れたものとする。
もかかわらず、前記従来技術においては、ユーザーは、
コンデンサーをＬＴＣＣ構造体内に埋設したり、あるい
は、一体化したりことができず、これによって、焼成の
間ひずみや亀裂（クラッキング）を最小限度にすること
ができず且つ静電容量値を正確に制御できなかった。Ｌ
ＴＣＣテープ層には、通常の厚膜スクリーンスクリーン
印刷（ｔｈｉｃｋ ｆｉｌｍ ｓｃｒｅｅｎｉｎｇ）技
術によって、バイア（ｖｉａ）、配線及び電気素子ボン
ディングパッドが設けられ、次いで、積層され、低温の
炉内で焼成される。 関連技術の説明 本発明と関連した特許の例は以下の通りである。関連技
術や技術を支持するために、同特許を参照したことによ
り、その特許に開示されている内容は本明細書中に組入
れたものとする。
【０００４】米国特許第５，１４４，５２６号は、埋設
されたコンデンサーを含む低温共焼成セラミック構造体
を開示している。以上の特許は、本出願人が知るところ
の当該技術分野の現状を反映するものであって、本願の
審査に関係する可能性のある情報を開示する上で出願人
が認めた誠実の義務を果たそうとするものである。しか
しながら、この特許は、単独でも組み合わせて考えて
も、本願発明を教示し或いは明らかにするものではない
と明言する。
されたコンデンサーを含む低温共焼成セラミック構造体
を開示している。以上の特許は、本出願人が知るところ
の当該技術分野の現状を反映するものであって、本願の
審査に関係する可能性のある情報を開示する上で出願人
が認めた誠実の義務を果たそうとするものである。しか
しながら、この特許は、単独でも組み合わせて考えて
も、本願発明を教示し或いは明らかにするものではない
と明言する。
【０００５】
【発明が解決しようとする課題】本発明の目的は、一体
的な（又は一体の）コンデンサーを備えた多層低温共焼
成セラミック（ＬＴＣＣ）を提供することである。
的な（又は一体の）コンデンサーを備えた多層低温共焼
成セラミック（ＬＴＣＣ）を提供することである。
【０００６】
【課題を解決するための手段】本発明の特徴は、一体的
な（又は一体の）コンデンサーを備えた多層低温共焼成
セラミック（ＬＴＣＣ）を提供することである。
な（又は一体の）コンデンサーを備えた多層低温共焼成
セラミック（ＬＴＣＣ）を提供することである。
【０００７】本発明の別の特徴は、高誘電率又は低誘電
率の材料を利用して、一体的なコンデンサーを備えた多
層低温共焼成セラミックすることである。いくつかの数
の低誘電率材料の層が、高誘電率材料の層の間に設けら
れている。電極が、前記高誘電率材料の各側（すなわ
ち、各サイド）に設けられており、これによって、コン
デンサーが形成される。バイアが、内部の電極に電気的
に接続されており、これによって、内部の電気回路（換
言すれば、回路構造体、すなわちサーキットリー）に接
続でき又は外部のパッドに通すことができるようになっ
ている。低誘電率材料及び高誘電率材料は、低温共焼成
セラミックである。
率の材料を利用して、一体的なコンデンサーを備えた多
層低温共焼成セラミックすることである。いくつかの数
の低誘電率材料の層が、高誘電率材料の層の間に設けら
れている。電極が、前記高誘電率材料の各側（すなわ
ち、各サイド）に設けられており、これによって、コン
デンサーが形成される。バイアが、内部の電極に電気的
に接続されており、これによって、内部の電気回路（換
言すれば、回路構造体、すなわちサーキットリー）に接
続でき又は外部のパッドに通すことができるようになっ
ている。低誘電率材料及び高誘電率材料は、低温共焼成
セラミックである。
【０００８】本願発明の別の特徴は、低誘電率材料の層
の間に設けられたいくつかの数の高誘電率材料の層を提
供することである。電極が、前記高誘電率材料の各側
（すなわち、各サイド）に設けられており、これによっ
て、コンデンサーが形成されている。バイアが、内部の
電極に電気的に接続されており、これによって、内部の
電気回路（換言すれば、回路構造体、すなわちサーキッ
トリー）に接続でき又は外部のパッドに通すことができ
るようになっている。
の間に設けられたいくつかの数の高誘電率材料の層を提
供することである。電極が、前記高誘電率材料の各側
（すなわち、各サイド）に設けられており、これによっ
て、コンデンサーが形成されている。バイアが、内部の
電極に電気的に接続されており、これによって、内部の
電気回路（換言すれば、回路構造体、すなわちサーキッ
トリー）に接続でき又は外部のパッドに通すことができ
るようになっている。
【０００９】本発明は、これらの特徴のうちの任意の一
つの特徴自体にあるのではなく、本明細書中に開示し且
つ特許請求した全ての特徴の特定の組み合わせにある。
本開示がその基礎とする概念は、本発明の幾つかの目的
を実行するための他の構造、方法、及びシステムを設計
するための基礎として容易に使用できるということは当
業者には理解されよう。更に、要約書は、特許請求の範
囲で行われた本願発明の定義を行おうとするものでも本
発明の範囲を限定しようとするものでもない。
つの特徴自体にあるのではなく、本明細書中に開示し且
つ特許請求した全ての特徴の特定の組み合わせにある。
本開示がその基礎とする概念は、本発明の幾つかの目的
を実行するための他の構造、方法、及びシステムを設計
するための基礎として容易に使用できるということは当
業者には理解されよう。更に、要約書は、特許請求の範
囲で行われた本願発明の定義を行おうとするものでも本
発明の範囲を限定しようとするものでもない。
【００１０】本発明のこれらの及び他の特徴は、添付図
面の以下の説明によって最もよく理解されるであろう。
添付図面は一定の縮尺ではないということに注意された
い。添付図面は、単なる概略の例示であって、本発明の
特定のパラメータを描こうとするものではない。添付図
面は、本発明の一つの代表的な実施例を示そうとするも
のであり、従って、本発明の範囲を限定するものである
と考えられてはならない。本発明を添付図面を参照して
以下に具体的に且つ詳細に説明する。
面の以下の説明によって最もよく理解されるであろう。
添付図面は一定の縮尺ではないということに注意された
い。添付図面は、単なる概略の例示であって、本発明の
特定のパラメータを描こうとするものではない。添付図
面は、本発明の一つの代表的な実施例を示そうとするも
のであり、従って、本発明の範囲を限定するものである
と考えられてはならない。本発明を添付図面を参照して
以下に具体的に且つ詳細に説明する。
【００１１】
【発明の実施の形態】図１を参照すると、この図には、
一体的なコンデンサーを備えた多層の低温共焼成セラミ
ック（ＬＴＣＣ）の好ましい実施例の側断面図が示して
ある。一対の平坦な高誘電率材料の層１２及び１８の間
には、一対の平坦な低誘電率材料の層１４及び１６が設
けられている。所望する場合、より多くの層を、この形
状において、低誘電率材料の層１４及び１６に関して加
えることができる。低誘電率材料の層に対する高誘電率
材料の層の比率は、前記構造体においてバランスが保た
れていることが好ましい。この点において、積み重ねら
れた層の中央に関して、頂部側の半分の層の数と、低誘
電率材料層の高誘電率材料層に対する位置とは、底部側
の半分の層の数と誘電体位置とに対して鏡像（ミラーイ
メージ）になっていなければならない。低誘電率材料の
層と高誘電率材料の層とは、市場で入手可能な通常のＬ
ＴＣＣテープとなっている。低誘電率材料の層１４及び
１６は、４ないし１０の範囲にわたる誘電率を有してい
ることが好ましい。高誘電率材料の層１２及び１８は、
１５より大きい値から２５０の範囲にわたる誘電率を有
していることが好ましい。２対の電極２５は、高誘電率
材料の層１２及び１８の各側に設けられており、これに
よって、それぞれ、コンデンサー１０及び１１が形成さ
れている。内部電極２５は、バイア２６によって電気的
に接続され、これによって、他の内部電気回路（図示せ
ず）、または、外面、頂部面２０及び底部面２４に接続
できるようになっている。回路線２７を使用して、いく
つかのコンデンサーや電極を一緒に接続することができ
る。電極２５、バイア２６及び回路線２７は、通常の厚
膜導体材料から形成されており、通常の厚膜スクリーン
印刷技術を用いることによって、塗布されている。電極
２５とバイア２６とは、前記ＬＴＣＣ装置上の他の回路
線（図示せず）や受動素子（図示せず）に接続されてい
る。図１の構造を用いることによって、例えば、０．１
ピコファラドないし５０００ピコファラドの範囲にわた
る値を備えた埋込式のコンデンサー（ｂｕｒｉｅｄｃａ
ｐａｃｉｔｏｒ：ベリードキャパシタ）を製造すること
ができる。
一体的なコンデンサーを備えた多層の低温共焼成セラミ
ック（ＬＴＣＣ）の好ましい実施例の側断面図が示して
ある。一対の平坦な高誘電率材料の層１２及び１８の間
には、一対の平坦な低誘電率材料の層１４及び１６が設
けられている。所望する場合、より多くの層を、この形
状において、低誘電率材料の層１４及び１６に関して加
えることができる。低誘電率材料の層に対する高誘電率
材料の層の比率は、前記構造体においてバランスが保た
れていることが好ましい。この点において、積み重ねら
れた層の中央に関して、頂部側の半分の層の数と、低誘
電率材料層の高誘電率材料層に対する位置とは、底部側
の半分の層の数と誘電体位置とに対して鏡像（ミラーイ
メージ）になっていなければならない。低誘電率材料の
層と高誘電率材料の層とは、市場で入手可能な通常のＬ
ＴＣＣテープとなっている。低誘電率材料の層１４及び
１６は、４ないし１０の範囲にわたる誘電率を有してい
ることが好ましい。高誘電率材料の層１２及び１８は、
１５より大きい値から２５０の範囲にわたる誘電率を有
していることが好ましい。２対の電極２５は、高誘電率
材料の層１２及び１８の各側に設けられており、これに
よって、それぞれ、コンデンサー１０及び１１が形成さ
れている。内部電極２５は、バイア２６によって電気的
に接続され、これによって、他の内部電気回路（図示せ
ず）、または、外面、頂部面２０及び底部面２４に接続
できるようになっている。回路線２７を使用して、いく
つかのコンデンサーや電極を一緒に接続することができ
る。電極２５、バイア２６及び回路線２７は、通常の厚
膜導体材料から形成されており、通常の厚膜スクリーン
印刷技術を用いることによって、塗布されている。電極
２５とバイア２６とは、前記ＬＴＣＣ装置上の他の回路
線（図示せず）や受動素子（図示せず）に接続されてい
る。図１の構造を用いることによって、例えば、０．１
ピコファラドないし５０００ピコファラドの範囲にわた
る値を備えた埋込式のコンデンサー（ｂｕｒｉｅｄｃａ
ｐａｃｉｔｏｒ：ベリードキャパシタ）を製造すること
ができる。
【００１２】図２を参照すると、一体的なコンデンサー
アセンブリ５０を備えた多層低温共焼成セラミック（Ｌ
ＴＣＣ）の他の実施例の側断面図が示してある。一体的
なコンデンサーアセンブリ５０は、そこに埋め込まれた
（または、埋設された）コンデンサー４０及び４１を備
えている。４つの平坦な低誘電率材料の層４２、４３、
４７及び４８が設けられている。一対の平坦な高誘電率
材料４４及び４５が、低誘電率材料の層４３と４７との
間に設けられている。この実施例の場合も、低誘電率材
料と高誘電率材料は、前記構造体においてバランスが保
たれていなければならない。前記低誘電率材料は、４な
いし１０の範囲にわたる誘電率を有している。前記高誘
電率材料は、１５より大きい値から２５０の範囲にわた
る誘電率を有している。コンデンサー４０は、一対の電
極３０を有している。一方の電極３０は、低誘電率材料
の層４３と高誘電率材料の層４４との間に設けられてお
り、他方の電極３０は、高誘電率材料の層４５と低誘電
率材料の層４７との間に設けられている。一対の電極３
０は、バイア３６によって電気的に接続されている。第
３の電極３１は、高誘電率材料層４４と高誘電率材料層
４５との間に設けられている。電極３０と第３の電極３
１と誘電体（絶縁体）４４とが、コンデンサー４０Ａを
形成している。電極３０と第３の電極３１と誘電体（絶
縁体）４５とが、コンデンサー４０Ｂを形成している。
この構成によって、コンデンサー４０Ａと４０Ｂは、並
列に接続されたコンデンサー４０を構成しており、静電
容量（キャパシタンス）の値を二倍にする効果をもたら
している。内部回路（図示せず）や外面２０及び２４へ
の接続が、バイア３４と回路線２７とによって行われて
いる。コンデンサー４１は、高誘電率材料層４５の両側
に一対の電極３２を有している。バイア３５と回路線２
７とが、コンデンサー４１を内部電気回路（図示せず）
や外面２０及び２４に接続している。図１に示されたも
のと同様に、電極３０、３１、３２、バイア３４、３
５、３６、及び回路線２７は、通常の厚膜用のスクリー
ン印刷技術によって塗布される、通常の厚膜導体材料か
ら形成されている。
アセンブリ５０を備えた多層低温共焼成セラミック（Ｌ
ＴＣＣ）の他の実施例の側断面図が示してある。一体的
なコンデンサーアセンブリ５０は、そこに埋め込まれた
（または、埋設された）コンデンサー４０及び４１を備
えている。４つの平坦な低誘電率材料の層４２、４３、
４７及び４８が設けられている。一対の平坦な高誘電率
材料４４及び４５が、低誘電率材料の層４３と４７との
間に設けられている。この実施例の場合も、低誘電率材
料と高誘電率材料は、前記構造体においてバランスが保
たれていなければならない。前記低誘電率材料は、４な
いし１０の範囲にわたる誘電率を有している。前記高誘
電率材料は、１５より大きい値から２５０の範囲にわた
る誘電率を有している。コンデンサー４０は、一対の電
極３０を有している。一方の電極３０は、低誘電率材料
の層４３と高誘電率材料の層４４との間に設けられてお
り、他方の電極３０は、高誘電率材料の層４５と低誘電
率材料の層４７との間に設けられている。一対の電極３
０は、バイア３６によって電気的に接続されている。第
３の電極３１は、高誘電率材料層４４と高誘電率材料層
４５との間に設けられている。電極３０と第３の電極３
１と誘電体（絶縁体）４４とが、コンデンサー４０Ａを
形成している。電極３０と第３の電極３１と誘電体（絶
縁体）４５とが、コンデンサー４０Ｂを形成している。
この構成によって、コンデンサー４０Ａと４０Ｂは、並
列に接続されたコンデンサー４０を構成しており、静電
容量（キャパシタンス）の値を二倍にする効果をもたら
している。内部回路（図示せず）や外面２０及び２４へ
の接続が、バイア３４と回路線２７とによって行われて
いる。コンデンサー４１は、高誘電率材料層４５の両側
に一対の電極３２を有している。バイア３５と回路線２
７とが、コンデンサー４１を内部電気回路（図示せず）
や外面２０及び２４に接続している。図１に示されたも
のと同様に、電極３０、３１、３２、バイア３４、３
５、３６、及び回路線２７は、通常の厚膜用のスクリー
ン印刷技術によって塗布される、通常の厚膜導体材料か
ら形成されている。
【００１３】図１及び図２に示された両方の多層低温共
焼成セラミック（ＬＴＣＣ）は、以下のように同じ態様
（方法）で組み立てることができる。第１のステップ
は、バイアを穿孔形成し、そして、各層上の導電性材料
で前記バイアを充填する。次に、電極と回路線（図示せ
ず）とを、低誘電率材料の層の側と高誘電率材料の層の
側にスクリーン印刷する。次いで、前記低誘電率材料の
層と前記高誘電率材料の層とを積み重ねて積層し、概ね
摂氏８５０度で焼成する。
焼成セラミック（ＬＴＣＣ）は、以下のように同じ態様
（方法）で組み立てることができる。第１のステップ
は、バイアを穿孔形成し、そして、各層上の導電性材料
で前記バイアを充填する。次に、電極と回路線（図示せ
ず）とを、低誘電率材料の層の側と高誘電率材料の層の
側にスクリーン印刷する。次いで、前記低誘電率材料の
層と前記高誘電率材料の層とを積み重ねて積層し、概ね
摂氏８５０度で焼成する。
【００１４】種々の誘電率の層を組み込むことによっ
て、各タイプの層を利用する多層電気構造体を製造する
ことができる。例えば、コンデンサーは、高誘電率材料
の層を挟む電極を配置することによって形成することが
でき、また、高性能のインダクター（コイル）を低誘電
率材料の層内に形成することにより、巻き付けによるイ
ンダクター内での静電容量（ｉｎｎｅｒ ｗｉｎｄｉｎ
ｇ ｃａｐａｃｉｔａｎｃｅ）を減少させることができ
る。信号配線（ｓｉｇｎａｌ ｒｏｕｔｉｎｇ：信号ル
ーチング）を低誘電率材料内で主として達成することが
でき、これによって、不必要な電気的結合や漏話ノイズ
を減少することができ、前記電気回路内での電気的な遅
延を改善することができる。好ましい実施例の変形例コ
ンデンサー及び電子セラミックの技術分野の当業者は、
好適な実施例を使用することによる多くの利点を理解す
るであろう。更に、コンデンサーを製造する当業者は、
好適な実施例を実施する上で多くの様々な方法があると
いうことを理解するであろう。
て、各タイプの層を利用する多層電気構造体を製造する
ことができる。例えば、コンデンサーは、高誘電率材料
の層を挟む電極を配置することによって形成することが
でき、また、高性能のインダクター（コイル）を低誘電
率材料の層内に形成することにより、巻き付けによるイ
ンダクター内での静電容量（ｉｎｎｅｒ ｗｉｎｄｉｎ
ｇ ｃａｐａｃｉｔａｎｃｅ）を減少させることができ
る。信号配線（ｓｉｇｎａｌ ｒｏｕｔｉｎｇ：信号ル
ーチング）を低誘電率材料内で主として達成することが
でき、これによって、不必要な電気的結合や漏話ノイズ
を減少することができ、前記電気回路内での電気的な遅
延を改善することができる。好ましい実施例の変形例コ
ンデンサー及び電子セラミックの技術分野の当業者は、
好適な実施例を使用することによる多くの利点を理解す
るであろう。更に、コンデンサーを製造する当業者は、
好適な実施例を実施する上で多くの様々な方法があると
いうことを理解するであろう。
【００１５】上記実施例では、バイアが電極から種々の
側に伸長するように説明したが、全てのバイアを同じ面
にあるいは異なる面に伸長させるようにすることも考え
られる。
側に伸長するように説明したが、全てのバイアを同じ面
にあるいは異なる面に伸長させるようにすることも考え
られる。
【００１６】上記実施例では低温共焼成セラミックを使
用することを論じたが、高温セラミック等の他のセラミ
ックも使用できる。本願発明は、コンデンサー（キャパ
シタ）やインダクター（コイル）の製造に限定されるも
のではない。誘電率がより高い材料によって、トランス
（変圧器）、フィルター、結合器、カプラー及び共振器
のような分散形構造体（ｄｉｓｔｒｉｂｕｔｅｄ ｓｔ
ｒｕｃｔｕｒｅｓ）をより小さくすることができる。誘
電率がより低い材料によって、カップリング及びクロス
トーク（漏話）ノイズが減少された信号配線が可能とな
る。
用することを論じたが、高温セラミック等の他のセラミ
ックも使用できる。本願発明は、コンデンサー（キャパ
シタ）やインダクター（コイル）の製造に限定されるも
のではない。誘電率がより高い材料によって、トランス
（変圧器）、フィルター、結合器、カプラー及び共振器
のような分散形構造体（ｄｉｓｔｒｉｂｕｔｅｄ ｓｔ
ｒｕｃｔｕｒｅｓ）をより小さくすることができる。誘
電率がより低い材料によって、カップリング及びクロス
トーク（漏話）ノイズが減少された信号配線が可能とな
る。
【００１７】所望する場合、インダクターを低誘電率材
料の層内に埋設し、それによって、巻き付けによるイン
ダクター内での静電容量（ｉｎｎｅｒ ｗｉｎｄｉｎｇ
ｃａｐａｃｉｔａｎｃｅ）を減少させることができ、
また、共振周波数を増加させることができる。
料の層内に埋設し、それによって、巻き付けによるイン
ダクター内での静電容量（ｉｎｎｅｒ ｗｉｎｄｉｎｇ
ｃａｐａｃｉｔａｎｃｅ）を減少させることができ、
また、共振周波数を増加させることができる。
【００１８】たとえ、前記層に関して示された設計が、
対称軸を中心とした鏡像（ミラーイメージ）の層だとし
ても、前記層自体は、互いに鏡像（ミラーイメージ）と
しなくてもよいと考えられる。
対称軸を中心とした鏡像（ミラーイメージ）の層だとし
ても、前記層自体は、互いに鏡像（ミラーイメージ）と
しなくてもよいと考えられる。
【００１９】前記高誘電率材料の層は、１５ないし２５
０の範囲にわたる誘電率を備えているということが示さ
れた。しかしながら、使用される材料は、この範囲より
も高い誘電率を有してもよいし、この範囲よりも低い誘
電率を有してもよいといことが考えられる。同様に、前
記低誘電率材料の層は、４ないし１０の範囲にわたる誘
電率を備えているということが示された。しかしなが
ら、使用される材料は、この範囲よりも高い誘電率を有
してもよいし、この範囲よりも低い誘電率を有してもよ
いといことが考えられる。
０の範囲にわたる誘電率を備えているということが示さ
れた。しかしながら、使用される材料は、この範囲より
も高い誘電率を有してもよいし、この範囲よりも低い誘
電率を有してもよいといことが考えられる。同様に、前
記低誘電率材料の層は、４ないし１０の範囲にわたる誘
電率を備えているということが示された。しかしなが
ら、使用される材料は、この範囲よりも高い誘電率を有
してもよいし、この範囲よりも低い誘電率を有してもよ
いといことが考えられる。
【００２０】本願発明により製造されるコンデンサーの
静電容量の値は、０．１ｐｆ（ピコファラド）ないし５
０００ｐｆ（ピコファラド）の範囲にわたる値を備えて
いるということが示された。しかしながら、０．１ｐｆ
（ピコファラド）よりも小さい値を有するコンデンサー
を製造できることも考えられるし、５０００ｐｆ（ピコ
ファラド）よりも大きい値を有するコンデンサーを製造
できることも考えられる。
静電容量の値は、０．１ｐｆ（ピコファラド）ないし５
０００ｐｆ（ピコファラド）の範囲にわたる値を備えて
いるということが示された。しかしながら、０．１ｐｆ
（ピコファラド）よりも小さい値を有するコンデンサー
を製造できることも考えられるし、５０００ｐｆ（ピコ
ファラド）よりも大きい値を有するコンデンサーを製造
できることも考えられる。
【００２１】本発明を特にそれらの実施例を参照して教
示したが、当業者は、本発明の精神及び範囲から逸脱す
ることなく、形態及び詳細に変更を施すことができると
いうことを理解するであろう。以上説明した実施例は、
全ての点に関して単なる例示であって制限を行おうとす
るものではないと理解されるべきである。従って、本発
明の範囲は、以上の説明でなく、添付の特許請求の範囲
によって示される。特許請求の範囲の均等の意味及び範
囲内の全ての変更は、特許請求の範囲に含まれる。
示したが、当業者は、本発明の精神及び範囲から逸脱す
ることなく、形態及び詳細に変更を施すことができると
いうことを理解するであろう。以上説明した実施例は、
全ての点に関して単なる例示であって制限を行おうとす
るものではないと理解されるべきである。従って、本発
明の範囲は、以上の説明でなく、添付の特許請求の範囲
によって示される。特許請求の範囲の均等の意味及び範
囲内の全ての変更は、特許請求の範囲に含まれる。
【図１】図１は、一体的なコンデンサーを持つ多層低温
共焼成セラミック（ＬＴＣＣ）の好ましい実施例の側断
面図である。
共焼成セラミック（ＬＴＣＣ）の好ましい実施例の側断
面図である。
【図２】図２は、一体的なコンデンサーを持つＬＴＣＣ
の別の実施例の側断面図である。
の別の実施例の側断面図である。
９ 多層低温共焼成セラミック １０ コンデン
サー １１ コンデンサー １２ 高誘電率
材料の層（高誘電率材料） １４ 低誘電率材料の層（低誘電率材料） １６ 低誘電率材料の層（低誘電率材料） １８ 高誘電率材料の層（高誘電率材料） ２０ 頂部
面（外面） ２４ 底部面（外面） ２５ 電極（内
部電極） ２６ バイア ２７ 回路線 ３０ 一対の電極 ３１ 第３の電
極 ３２ 一対の電極 ３４ バイア ３５ バイア ３６ バイア ４０ コンデンサー ４０Ａ コンデ
ンサー ４０Ｂ コンデンサー ４２ 低誘電率
材料の層 ４３ 低誘電率材料の層（低誘電率材料） ４４ 高誘電率材料層（高誘電率材料、誘電体） ４５ 高誘電率材料層（高誘電率材料、誘電体） ４７ 低誘電率材料の層（低誘電率材料） ４８ 低誘電率材料の層（低誘電率材料） ５０ 一体的なコンデンサーアセンブリ
サー １１ コンデンサー １２ 高誘電率
材料の層（高誘電率材料） １４ 低誘電率材料の層（低誘電率材料） １６ 低誘電率材料の層（低誘電率材料） １８ 高誘電率材料の層（高誘電率材料） ２０ 頂部
面（外面） ２４ 底部面（外面） ２５ 電極（内
部電極） ２６ バイア ２７ 回路線 ３０ 一対の電極 ３１ 第３の電
極 ３２ 一対の電極 ３４ バイア ３５ バイア ３６ バイア ４０ コンデンサー ４０Ａ コンデ
ンサー ４０Ｂ コンデンサー ４２ 低誘電率
材料の層 ４３ 低誘電率材料の層（低誘電率材料） ４４ 高誘電率材料層（高誘電率材料、誘電体） ４５ 高誘電率材料層（高誘電率材料、誘電体） ４７ 低誘電率材料の層（低誘電率材料） ４８ 低誘電率材料の層（低誘電率材料） ５０ 一体的なコンデンサーアセンブリ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 チャールズ・オー・ジョーダン，ザ・セカ ンド アメリカ合衆国インディアナ州47906，ウ エスト・ラファイエット，アシュランド・ ストリート 2808
Claims (29)
- 【請求項１】 一体的なコンデンサーを備える多層低温
共焼成セラミックであって、 ａ）第１及び第２の高誘電率材料と、 ｂ）前記第１の高誘電率材料と前記第２の高誘電率材料
との間に設けられた第１及び第２の低誘電率材料と、 ｃ）前記第１の高誘電率材料によって分離された第１及
び第２の電極とを備えていることを特徴とする多層低温
共焼成セラミック。 - 【請求項２】 請求項１に記載の多層低温共焼成セラミ
ックにおいて、 バイアが、前記第２の電極に電気的に接続されているこ
とを特徴とする多層低温共焼成セラミック。 - 【請求項３】 請求項１に記載の多層低温共焼成セラミ
ックにおいて、 回路線が、前記第２の電極に電気的に接続されているこ
とを特徴とする多層低温共焼成セラミック。 - 【請求項４】 請求項１に記載の多層低温共焼成セラミ
ックにおいて、 前記低誘電率材料と前記高誘電率材料は、低温共焼成セ
ラミックであることを特徴とする多層低温共焼成セラミ
ック。 - 【請求項５】 コンデンサー構造体であって、 ａ）第１及び第２の高誘電率材料の層と、 ｂ）前記第１の高誘電率材料の層と前記第２の高誘電率
材料の層との間に設けられた、第１及び第２の低誘電率
材料の層と、 ｃ）前記第１の高誘電率材料の層の第１の側部に付着さ
せられた第１の電極と、 ｄ）前記第１の低誘電率材料の層の第１の側部に付着さ
せられた第２の電極と、 ｅ）前記第２の電極に電気的に接続された導体であっ
て、前記第１の低誘電率材料の層と前記第２の低誘電率
材料の層と前記第２の高誘電率材料の層とを通って伸長
する導体とを備えていることを特徴とするコンデンサー
構造体。 - 【請求項６】 請求項５に記載のコンデンサー構造体に
おいて、 前記導体は、バイアであることを特徴とするコンデンサ
ー構造体。 - 【請求項７】 請求項５に記載のコンデンサー構造体に
おいて、 前記導体は、回路線であることを特徴とするコンデンサ
ー構造体。 - 【請求項８】 一体的なコンデンサーを備える多層低温
共焼成セラミックであって、 ａ）第１、第２、第３及び第４の低誘電率層と、 ｂ）前記第２の低誘電率層と前記第３の低誘電率層との
間に設けられた第１及び第２の高誘電率層と、 ｃ）前記第２の高誘電率層の各側部に付着させられた第
１及び第２の電極とを備えていることを特徴とする多層
低温共焼成セラミック。 - 【請求項９】 請求項８に記載の多層低温共焼成セラミ
ックにおいて、 バイアが、前記第１の電極に電気的に接続されているこ
とを特徴とする多層低温共焼成セラミック。 - 【請求項１０】 請求項８に記載の多層低温共焼成セラ
ミックにおいて、 バイアが、前記第２の電極に電気的に接続されているこ
とを特徴とする多層低温共焼成セラミック。 - 【請求項１１】 請求項８に記載の多層低温共焼成セラ
ミックにおいて、前記低誘電率層と前記高誘電率層は、
低温共焼成セラミックであることを特徴とする多層低温
共焼成セラミック。 - 【請求項１２】 コンデンサー構造体であって、 ａ）第１、第２、第３及び第４の低誘電率材料の層と、 ｂ）前記第２の低誘電率材料の層と前記第３の低誘電率
材料の層との間に設けられた第１及び第２の高誘電率材
料の層と、 ｃ）前記第２の高誘電率材料の層の第１の側部に付着さ
せられた第１の電極と、 ｄ）前記第２の高誘電率材料の層の第２の側部に付着さ
せられた第２の電極と、 ｅ）前記第１の電極に電気的に接続された第１のバイア
であって、前記第１及び第２の低誘電率材料の層を通っ
て伸長する第１のバイアとを備えていることを特徴とす
るコンデンサー構造体。 - 【請求項１３】 請求項１２に記載のコンデンサー構造
体において、 第２のバイアが、前記第２の電極に電気的に接続されて
おり、 前記第２のバイアは、前記第１及び第２の低誘電率材料
の層を通って伸長し、また、前記第１及び第２の高誘電
率材料の層を通って伸長していることを特徴とするコン
デンサー構造体。 - 【請求項１４】 請求項１２に記載のコンデンサー構造
体において、 前記低誘電率材料の層と前記高誘電率材料の層は、低温
共焼成セラミックであることを特徴とするコンデンサー
構造体。 - 【請求項１５】 請求項１２に記載のコンデンサー構造
体において、 回路線が、前記第１の電極に接続されていることを特徴
とするコンデンサー構造体。 - 【請求項１６】請求項１２に記載のコンデンサー構造体
において、 回路線が、前記第２の電極に接続されていることを特徴
とするコンデンサー構造体。 - 【請求項１７】 多層低温共焼成セラミックであって、 ａ）第１の複数の高誘電率材料の層と、 ｂ）第２の複数の高誘電率材料の層と、 ｃ）前記第１の複数の高誘電率材料の層と第２の複数の
高誘電率材料の層との間に設けられた、複数の低誘電率
材料の層とを備えていることを特徴とする多層低温共焼
成セラミック。 - 【請求項１８】 請求項１７に記載の多層低温共焼成セ
ラミックにおいて、 複数の受動素子が、前記第１の高誘電率材料の層、前記
第２の高誘電率材料の層、又は前記低誘電率材料の層の
いずれかに付着させられていることを特徴とする多層低
温共焼成セラミック。 - 【請求項１９】 請求項１８に記載の多層低温共焼成セ
ラミックにおいて、 前記受動素子は、少なくとも１つのバイアに接続されて
いることを特徴とする多層低温共焼成セラミック。 - 【請求項２０】 請求項１８に記載の多層低温共焼成セ
ラミックにおいて、前記受動素子は、少なくとも１つの
回路線に接続されていることを特徴とする多層低温共焼
成セラミック。 - 【請求項２１】 請求項１８に記載の多層低温共焼成セ
ラミックにおいて、 前記受動素子は、 ａ）コンデンサー、 ｂ）抵抗体、 ｃ）インダクター、 ｄ）トランス、 ｅ）結合器、 ｆ）デバイダー、 ｇ）フィルター、 ｈ）共振器、及び ｉ）伝送線路 からなる群から選択されることを特徴とする多層低温共
焼成セラミック。 - 【請求項２２】 多層低温共焼成セラミックであって、 ａ）第１の複数の低誘電率材料の層と、 ｂ）第２の複数の低誘電率材料の層と、 ｃ）前記第１の複数の低誘電率材料の層と前記第２の複
数の低誘電率材料の層との間に設けられた複数の高誘電
率材料の層とを備えていることを特徴とする多層低温共
焼成セラミック。 - 【請求項２３】 請求項２２に記載の多層低温共焼成セ
ラミックにおいて、 複数の受動素子が、前記第１の低誘電率材料の層、前記
第２の低誘電率材料の層、または前記高誘電率材料の層
いずれかに付着させられていることを特徴とする多層低
温共焼成セラミック。 - 【請求項２４】 請求項２３に記載の多層低温共焼成セ
ラミックにおいて、 前記受動素子は、少なくとも１つのバイアに接続されて
いることを特徴とする多層低温共焼成セラミック。 - 【請求項２５】 請求項２３に記載の多層低温共焼成セ
ラミックにおいて、 前記受動素子は、少なくとも１つの回路線に接続されて
いることを特徴とする多層低温共焼成セラミック。 - 【請求項２６】 請求項２３に記載の多層低温共焼成セ
ラミックにおいて、 前記受動素子は、 ａ）コンデンサー、 ｂ）抵抗体、 ｃ）インダクター、 ｄ）トランス、 ｅ）結合器、 ｆ）デバイダー、 ｇ）フィルター、 ｈ）共振器、及び ｉ）伝送線路 からなる群から選択されることを特徴とする多層低温共
焼成セラミック。 - 【請求項２７】 多層低温共焼成セラミックであって、 ａ）第１及び第２の低誘電率材料と、 ｂ）前記１の低誘電率材料と第２の低誘電率材料との間
に設けられた第１及び第２の高誘電率材料と、 ｃ）前記第１の高誘電率材料によって分離された第１及
び第２の電極とを備えていることを特徴とする多層低温
共焼成セラミック。 - 【請求項２８】 一体的なコンデンサーを備える多層低
温共焼成セラミックであって、 ａ）第１及び第２の高誘電率材料と、 ｂ）前記第１の高誘電率材料と前記第２の高誘電率材料
との間に設けられた第１及び第２の低誘電率材料と、 ｃ）前記高誘電率材料に形成された少なくとも１つのコ
ンデンサーとを備えていることを特徴とする多層低温共
焼成セラミック。 - 【請求項２９】 一体的なコンデンサーを備える多層低
温共焼成セラミックであって、 ａ）第１、第２、第３及び第４の低誘電率層と、 ｂ）前記第２の低誘電率層と前記第３の低誘電率層との
間に設けられた第１及び第２の高誘電率層と、 ｃ）前記第１または第２の高誘電率層のいずれかに形成
された少なくとも１つのコンデンサーとを備えているこ
とを特徴とする多層低温共焼成セラミック。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US19365598A | 1998-11-17 | 1998-11-17 | |
| US09/193655 | 1998-11-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000200732A true JP2000200732A (ja) | 2000-07-18 |
Family
ID=22714487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11326938A Pending JP2000200732A (ja) | 1998-11-17 | 1999-11-17 | 多層低温共焼成セラミックの受動電子素子 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP1003216A3 (ja) |
| JP (1) | JP2000200732A (ja) |
| KR (1) | KR20000034924A (ja) |
| TW (1) | TW428300B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100673537B1 (ko) * | 1999-12-10 | 2007-01-24 | 고등기술연구원연구조합 | 금속상 저온 동시 소성 세라믹 기판 및 그 제작방법 |
| KR101047713B1 (ko) * | 2003-12-29 | 2011-07-08 | 엘지이노텍 주식회사 | Ｌｔｃｃ 커패시터 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE377261T1 (de) | 2001-02-28 | 2007-11-15 | Nokia Corp | Kopplungseinrichtung mit innenkondensatoren in einem mehrschichtsubstrat |
| CN1319208C (zh) | 2001-03-02 | 2007-05-30 | 松下电器产业株式会社 | 介电滤波器、天线收发转换装置和使用滤波器的通讯装置 |
| US20040099999A1 (en) | 2002-10-11 | 2004-05-27 | Borland William J. | Co-fired capacitor and method for forming ceramic capacitors for use in printed wiring boards |
| US6893710B2 (en) | 2003-04-18 | 2005-05-17 | Yageo Corporation | Multilayer ceramic composition |
| EP1471041A1 (en) * | 2003-04-22 | 2004-10-27 | Yageo Corporation | Multilayer ceramic composition |
| US6908809B1 (en) * | 2004-04-02 | 2005-06-21 | Harris Corporation | Embedded capacitors using conductor filled vias |
| US7548432B2 (en) * | 2005-03-24 | 2009-06-16 | Agency For Science, Technology And Research | Embedded capacitor structure |
| TW201000910A (en) * | 2008-04-21 | 2010-01-01 | Top Eng Co Ltd | Card for MEMS probe and method for manufacturing thereof |
| JP2012502274A (ja) * | 2008-09-05 | 2012-01-26 | トップ・エンジニアリング・カンパニー・リミテッド | Ｍｅｍｓプローブ用カード及びその製造方法 |
| CN103950886B (zh) * | 2014-04-30 | 2015-12-09 | 中国科学院地质与地球物理研究所 | 一种mems传感器封装结构及其封装方法 |
| CN111362227A (zh) * | 2018-12-25 | 2020-07-03 | 无锡华润矽科微电子有限公司 | Mems传感器封装结构 |
| CN110323061A (zh) * | 2019-07-10 | 2019-10-11 | 南方科技大学 | 具有多种烧制模式的三维模组 |
| CN115483033A (zh) * | 2022-09-02 | 2022-12-16 | 深圳聚源新材科技有限公司 | 电容器、电路板及电路板埋容工艺 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4650923A (en) * | 1984-06-01 | 1987-03-17 | Narumi China Corporation | Ceramic article having a high moisture proof |
| US5396397A (en) * | 1992-09-24 | 1995-03-07 | Hughes Aircraft Company | Field control and stability enhancement in multi-layer, 3-dimensional structures |
| JPH08213760A (ja) * | 1995-02-02 | 1996-08-20 | Shinko Electric Ind Co Ltd | キャパシタ内蔵基板 |
| US5590017A (en) * | 1995-04-03 | 1996-12-31 | Aluminum Company Of America | Alumina multilayer wiring substrate provided with high dielectric material layer |
| US5757611A (en) * | 1996-04-12 | 1998-05-26 | Norhtrop Grumman Corporation | Electronic package having buried passive components |
-
1999
- 1999-09-13 KR KR1019990038916A patent/KR20000034924A/ko not_active Application Discontinuation
- 1999-09-18 TW TW088116151A patent/TW428300B/zh active
- 1999-10-12 EP EP99308018A patent/EP1003216A3/en not_active Withdrawn
- 1999-11-17 JP JP11326938A patent/JP2000200732A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100673537B1 (ko) * | 1999-12-10 | 2007-01-24 | 고등기술연구원연구조합 | 금속상 저온 동시 소성 세라믹 기판 및 그 제작방법 |
| KR101047713B1 (ko) * | 2003-12-29 | 2011-07-08 | 엘지이노텍 주식회사 | Ｌｔｃｃ 커패시터 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1003216A3 (en) | 2001-10-17 |
| EP1003216A2 (en) | 2000-05-24 |
| TW428300B (en) | 2001-04-01 |
| KR20000034924A (ko) | 2000-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3127792B2 (ja) | Ｌｃ共振器およびｌｃフィルタ | |
| US6819202B2 (en) | Power splitter having counter rotating circuit lines | |
| US8174840B2 (en) | Multi-functional composite substrate structure | |
| JP2000200732A (ja) | 多層低温共焼成セラミックの受動電子素子 | |
| JP2006186353A (ja) | 積層型キャパシター及び積層型キャパシターが内蔵型印刷回路基板 | |
| JP2007180183A (ja) | コンデンサブロック及び積層基板 | |
| JP2004312065A (ja) | 受動部品 | |
| JP4243443B2 (ja) | バラントランス | |
| JP3031957B2 (ja) | ノイズ・フイルタ | |
| JPH06163321A (ja) | 高周波ｌｃ複合部品 | |
| JPH05275960A (ja) | チップディレーライン | |
| JPS63278399A (ja) | 混成厚膜回路の構成方法 | |
| JPS6341205B2 (ja) | ||
| JP3176859B2 (ja) | 誘電体フィルタ | |
| US20090021887A1 (en) | Multi-layer capacitor and wiring board having a built-in capacitor | |
| JP2004296927A (ja) | 電子部品収納用配線基板 | |
| JP2003283284A (ja) | 平面化フィルタ | |
| JPH05299913A (ja) | 共振器及びフィルタ | |
| JPH04284703A (ja) | 多層基板による誘電体フィルタ | |
| JP2003151830A (ja) | 積層型電子部品 | |
| JP4150273B2 (ja) | ハイパスフィルタ内蔵配線基板 | |
| JPH0766077A (ja) | 積層電子部品 | |
| JP4570338B2 (ja) | コンデンサ内蔵中間基板 | |
| KR100201534B1 (ko) | 칩 lc필터 | |
| JP2001007518A (ja) | 多層配線基板 |