JP3031957B2 - ノイズ・フイルタ - Google Patents
ノイズ・フイルタInfo
- Publication number
- JP3031957B2 JP3031957B2 JP2132565A JP13256590A JP3031957B2 JP 3031957 B2 JP3031957 B2 JP 3031957B2 JP 2132565 A JP2132565 A JP 2132565A JP 13256590 A JP13256590 A JP 13256590A JP 3031957 B2 JP3031957 B2 JP 3031957B2
- Authority
- JP
- Japan
- Prior art keywords
- spiral
- spiral electrode
- dielectric
- layer
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Filters And Equalizers (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） この発明は、デジタル信号を扱うコンピュータのよう
な各種の電子機器における電源回路や信号通過回路など
に適用するノイズ・フイルタに関する。
な各種の電子機器における電源回路や信号通過回路など
に適用するノイズ・フイルタに関する。
（従来の技術） コンピュータなどのデジタル信号を扱う電子機器にお
いは、電源回路や信号通過回路にノイズ・フイルタが使
用されている。
いは、電源回路や信号通過回路にノイズ・フイルタが使
用されている。
このような従来のノイズ・フイルタの一例として、第
14図に示すように、セラミックのような板状誘電体11の
両面に２つのスパイラル電極１、２を対向配置し、一方
のスパイラル電極１を通電導体として、端子５、７を介
して電源回路や信号通過回路に挿入し、他方のスパイラ
ル電極２を接地導体として、端子６を介して任意の片側
端を接地し、板状誘導体11を挟む平行２線間に電位差を
発生させるように構成して分布容量を形成するととも
に、通電導体となるスパイラル電極によりインダクタン
スを形成したものが知られている。
14図に示すように、セラミックのような板状誘電体11の
両面に２つのスパイラル電極１、２を対向配置し、一方
のスパイラル電極１を通電導体として、端子５、７を介
して電源回路や信号通過回路に挿入し、他方のスパイラ
ル電極２を接地導体として、端子６を介して任意の片側
端を接地し、板状誘導体11を挟む平行２線間に電位差を
発生させるように構成して分布容量を形成するととも
に、通電導体となるスパイラル電極によりインダクタン
スを形成したものが知られている。
（発明が解決しようとする課題） しかし、このような従来のノイズ・フイルタにおいて
は、第15図の断面図に示すように、板状誘電体11の表面
に配置したスパイラル電極１は、裏面のスパイラル電極
２との間に分布容量C1を形成するが、隣接する導体相互
間にも存在する静電容量C2のために、最外側の導体より
最内側の導体まで交流成分、特に、高い周波数成分が通
過するので、高い周波数帯域にわたって良好な減衰特性
を得ることができなかった。
は、第15図の断面図に示すように、板状誘電体11の表面
に配置したスパイラル電極１は、裏面のスパイラル電極
２との間に分布容量C1を形成するが、隣接する導体相互
間にも存在する静電容量C2のために、最外側の導体より
最内側の導体まで交流成分、特に、高い周波数成分が通
過するので、高い周波数帯域にわたって良好な減衰特性
を得ることができなかった。
（課題を解決するための手段） そこで、この発明のノイズ・フイルタは、このような
問題点を解決するために考えられたもので、板状誘電体
の両面に対向配置された第１のスパイラル電極および第
２のスパイラル電極を、中心から放射方向に向うほぼ同
一直線上において切断し、該切断部位において上記板状
誘電体を貫通する導体を介して反対側のスパイラル電極
と交叉接続して、一方のスパイラル電極の隣接および対
向するスパイラル電極が、他方のスパイラル電極となる
ように構成したものであって、いずれか一方のスパイラ
ル電極を通電導体とし、他方のスパイラル電極を接地導
体として３端子のノーマル・モード・ノイズ・フイルタ
として使用するか、あるいは、両方のスパイラル電極を
通電導体として４端子のコモン・モード・ノイズ・フイ
ルタとして使用する。
問題点を解決するために考えられたもので、板状誘電体
の両面に対向配置された第１のスパイラル電極および第
２のスパイラル電極を、中心から放射方向に向うほぼ同
一直線上において切断し、該切断部位において上記板状
誘電体を貫通する導体を介して反対側のスパイラル電極
と交叉接続して、一方のスパイラル電極の隣接および対
向するスパイラル電極が、他方のスパイラル電極となる
ように構成したものであって、いずれか一方のスパイラ
ル電極を通電導体とし、他方のスパイラル電極を接地導
体として３端子のノーマル・モード・ノイズ・フイルタ
として使用するか、あるいは、両方のスパイラル電極を
通電導体として４端子のコモン・モード・ノイズ・フイ
ルタとして使用する。
そして、２つのスパイラル電極間に形成された分布容
量と各スパイラル電極が有するインダクタンスとにより
広帯域にわたって良好な減衰特性を有するローパス・フ
イルタを得るものである。
量と各スパイラル電極が有するインダクタンスとにより
広帯域にわたって良好な減衰特性を有するローパス・フ
イルタを得るものである。
（第１の実施例） 第１図の組立図および第２図の斜視図に示すように、
セラミック板のような板状誘電体11の両面に配置された
第１のスパイラル電極１および第２のスパイラル電極２
を、中心から放射方向に向うほぼ同一直線上において１
ターンごとに切断し、第３図の拡大図より明らかなよう
に、その切断した位置に設けた２つのスルーホール３、
４を介して表裏の各電極１、２を交互に接続する。
セラミック板のような板状誘電体11の両面に配置された
第１のスパイラル電極１および第２のスパイラル電極２
を、中心から放射方向に向うほぼ同一直線上において１
ターンごとに切断し、第３図の拡大図より明らかなよう
に、その切断した位置に設けた２つのスルーホール３、
４を介して表裏の各電極１、２を交互に接続する。
このようなスパイラル電極１、２およびスルーホール
３、４の形成は、フォト・エッチングあるいはスクリー
ン印刷のような公知の技術によって実施すればよいので
ある。
３、４の形成は、フォト・エッチングあるいはスクリー
ン印刷のような公知の技術によって実施すればよいので
ある。
このスルーホール３、４による接続状態を、対向する
スパイラル電極に沿って切断して示した第４図より明ら
かなように、両スパイラル電極１および２は、１ターン
ごとに交互に表裏の配置を入れ換えている。
スパイラル電極に沿って切断して示した第４図より明ら
かなように、両スパイラル電極１および２は、１ターン
ごとに交互に表裏の配置を入れ換えている。
さらに、スパイラル電極と直交する面において切断し
て示した第５図の断面図より明らかなように、第１のス
パイラル電極１のどの位置においても、隣接する電極お
よび対向する電極は、必ず第２のスパイラル電極２とな
るように構成されている。
て示した第５図の断面図より明らかなように、第１のス
パイラル電極１のどの位置においても、隣接する電極お
よび対向する電極は、必ず第２のスパイラル電極２とな
るように構成されている。
そして、ノーマル・モード・ノイズ・フイルタとして
使用する場合には、板状誘電体11の１つの端面には、外
部回路と接続するための３つの接続用端子５、６、７を
設け、端子５には、第１のスパイラル電極１の外側端部
が接続され、端子７には、第１のスパイラル電極１の内
側端部とボンデイング・ワイヤまたは絶縁膜の上に形成
された接続用導体９を介して接続され、端子６は第２の
スパイラル電極２の外側端部と裏側で接続されている。
使用する場合には、板状誘電体11の１つの端面には、外
部回路と接続するための３つの接続用端子５、６、７を
設け、端子５には、第１のスパイラル電極１の外側端部
が接続され、端子７には、第１のスパイラル電極１の内
側端部とボンデイング・ワイヤまたは絶縁膜の上に形成
された接続用導体９を介して接続され、端子６は第２の
スパイラル電極２の外側端部と裏側で接続されている。
また、コモン・モード・ノイズ・フイルタとして使用
する場合には、接続用端子５、６、７のほかに接続用端
子８が設けられており、端子５には、第１のスパイラル
電極１の外側端部が接続され、端子７には、第１のスパ
イラル電極１の内側端部とボンデイング・ワイヤ９を介
して接続され、端子６には、裏側において第２のスパイ
ラル電極２の外側端部と接続され、端子８には、裏側に
おいて第２のスパイラル電極２の内側端部とボンデイン
グ・ワイヤを介して接続されている。
する場合には、接続用端子５、６、７のほかに接続用端
子８が設けられており、端子５には、第１のスパイラル
電極１の外側端部が接続され、端子７には、第１のスパ
イラル電極１の内側端部とボンデイング・ワイヤ９を介
して接続され、端子６には、裏側において第２のスパイ
ラル電極２の外側端部と接続され、端子８には、裏側に
おいて第２のスパイラル電極２の内側端部とボンデイン
グ・ワイヤを介して接続されている。
このような２つのスパイラル電極１、２の形成する板
状誘電体11として、セラミック基板を用いる場合には、
セラミック基板に、結晶化ガラスセラミック、アルミナ
・ガラス系セラミック、BSB（BaSn（BO3）２）系セラミ
ックなどの低温焼結セラミック基板を使用すると好都合
である。すなわち、このような低温焼結セラミック基板
は、焼結温度が、900〜1,100℃と低く、低抵抗導電体と
なる金、銀などの金属を焼結中に劣化させることがない
ので、焼結前に２つのスパイラル電極を予め形成した状
態で焼結できるから、製造工程が簡単になり製造コスト
を低減することができる。
状誘電体11として、セラミック基板を用いる場合には、
セラミック基板に、結晶化ガラスセラミック、アルミナ
・ガラス系セラミック、BSB（BaSn（BO3）２）系セラミ
ックなどの低温焼結セラミック基板を使用すると好都合
である。すなわち、このような低温焼結セラミック基板
は、焼結温度が、900〜1,100℃と低く、低抵抗導電体と
なる金、銀などの金属を焼結中に劣化させることがない
ので、焼結前に２つのスパイラル電極を予め形成した状
態で焼結できるから、製造工程が簡単になり製造コスト
を低減することができる。
なお、２つのスパイラル電極１、２の形成する板状誘
電体11として、高温焼結セラミック基板を用いてもよ
い。その場合には、予め焼結処理を施したセラミック基
板に２つのスパイラル電極１、２を形成すればよいので
ある。
電体11として、高温焼結セラミック基板を用いてもよ
い。その場合には、予め焼結処理を施したセラミック基
板に２つのスパイラル電極１、２を形成すればよいので
ある。
（動作） コモン・モードのノイズを抑制すべき回路に、この発
明のノイズ・フイルタを適用する場合には、第６図ａの
等価回路図に示すように、電源回路や信号通過回路の途
中に端子５および７を接続して第１のスパイラル電極１
を通電導体として挿入し、端子６を接地して第２のスパ
イラル電極２を接地導体とする。
明のノイズ・フイルタを適用する場合には、第６図ａの
等価回路図に示すように、電源回路や信号通過回路の途
中に端子５および７を接続して第１のスパイラル電極１
を通電導体として挿入し、端子６を接地して第２のスパ
イラル電極２を接地導体とする。
また、ノーマル・モードのノイズを抑制すべき回路に
適用する場合には、第６図ｂの等価回路図に示すよう
に、電源回路や信号通過回路の途中に端子５、７および
６、８を接続して２つのスパイラル電極１、２を通電導
体として接続する。
適用する場合には、第６図ｂの等価回路図に示すよう
に、電源回路や信号通過回路の途中に端子５、７および
６、８を接続して２つのスパイラル電極１、２を通電導
体として接続する。
そして、平行した２つのスパイラル電極１、２の間に
有効に電位差を発生させて分布容量を形成するととも
に、通電導体となるスパイラル電極が有するインダクタ
ンスにより、ノイズを有効に抑制するローパス・フィル
タとして動作することができ、疑似分布定数型ノイズ・
フイルタを得ることができる。
有効に電位差を発生させて分布容量を形成するととも
に、通電導体となるスパイラル電極が有するインダクタ
ンスにより、ノイズを有効に抑制するローパス・フィル
タとして動作することができ、疑似分布定数型ノイズ・
フイルタを得ることができる。
（第２の実施例） 第１図ないし第４図に示した実施例においては、板状
誘電体11の両面にスパイラル電極を形成した１枚のノイ
ズ・フイルタであるが、スパイラル電極に沿って切断し
て示した第７図に示すように、中間の板状誘電体（絶縁
体）12を介して２枚以上重ね合わせた積層体とすること
ができる。
誘電体11の両面にスパイラル電極を形成した１枚のノイ
ズ・フイルタであるが、スパイラル電極に沿って切断し
て示した第７図に示すように、中間の板状誘電体（絶縁
体）12を介して２枚以上重ね合わせた積層体とすること
ができる。
第１層の両スパイラル電極１、２の各内側端部を中間
の板状誘電体12に設けられたスルーホールを介して、そ
れぞれ第２層の両スパイラル電極１、２の内側端部と相
互に接続する。
の板状誘電体12に設けられたスルーホールを介して、そ
れぞれ第２層の両スパイラル電極１、２の内側端部と相
互に接続する。
この場合にも、中間の板状誘電体12を介して対向する
第１のスパイラル電極１は、どの位置においても、必ず
第２のスパイラル電極２となるように配置されている。
第１のスパイラル電極１は、どの位置においても、必ず
第２のスパイラル電極２となるように配置されている。
（第３の実施例） この発明のノイズ・フイルタは、薄膜印刷の技術によ
って作ることができる。
って作ることができる。
第８図に示すように、 （１）絶縁基板13の側面に接続用端子５、６を形成し、
表面に、中心から放射方向に向うほぼ同一直線上におい
て１ターンごとに切断した状態の第１層目のスパイラル
電極1a,2aを導電ペイントで印刷し、 （２）切断した部分を残して、スパイラル電極1a、2aの
端部が露出するように第１層目の誘電体を14を印刷し、 （３）この第１層目の誘電体14の上に、第１層目のスパ
イラル電極1a,2aの各端部と連続するように第２層目の
スパイラル電極1b、2bを導電ペイントで印刷して、第１
層目のスパイラル電極1a,2aと連続せしめ、 （４）通電導体となる第２層目のスパイラル電極1bの内
側端部を残し、その端部が露出するように、第２層目の
誘電体15を印刷し、 （５）この第２層目の誘電体13の上に、露出したスパイ
ラル電極1bの内側端部と端子７との間を接続するための
導体９を導電ペイントで印刷する。
表面に、中心から放射方向に向うほぼ同一直線上におい
て１ターンごとに切断した状態の第１層目のスパイラル
電極1a,2aを導電ペイントで印刷し、 （２）切断した部分を残して、スパイラル電極1a、2aの
端部が露出するように第１層目の誘電体を14を印刷し、 （３）この第１層目の誘電体14の上に、第１層目のスパ
イラル電極1a,2aの各端部と連続するように第２層目の
スパイラル電極1b、2bを導電ペイントで印刷して、第１
層目のスパイラル電極1a,2aと連続せしめ、 （４）通電導体となる第２層目のスパイラル電極1bの内
側端部を残し、その端部が露出するように、第２層目の
誘電体15を印刷し、 （５）この第２層目の誘電体13の上に、露出したスパイ
ラル電極1bの内側端部と端子７との間を接続するための
導体９を導電ペイントで印刷する。
このような（１）〜（５）の工程を経て、薄膜のノイ
ズ・フイルタ作ることができる。
ズ・フイルタ作ることができる。
（第４の実施例） この発明のノイズ・フイルタは、薄膜印刷の技術によ
って多層に作ることができる。
って多層に作ることができる。
第９図に示すように、 （１）絶縁基板13の側面に接続用端子５、６を形成し、
表面に、中心から放射方向に向うほぼ同一直線上におい
て１ターンごとに切断した状態の第１層目のスパイラル
電極1a、2aを導電ペイントで印刷し、 （２）切断した部分を残して、各スパイラル電極1a、2a
の端部が露出するように第１層目の誘電体を14を印刷
し、 （３）この第１層目の誘電体14の上に、第１層目のスパ
イラル電極1a,2aの各端部と連続するように第２層目の
スパイラル電極1b、2bを導電ペイントで印刷して、第１
層目のスパイラル電極1a,2aと連続せしめ、外側より内
側に向かうスパイラル電極１、２を形成し、 （４）この第２層目の各スパイラル電極１、２の各内側
端部を残し、その内側端部がそれぞれ露出するように第
２層目の誘電体15を印刷し、 （５）この第２層目の誘電体15の上に、第２層目のスパ
イラル電極１、２の各内側端部より外側に向かう導体９
を導電ペイントで印刷し （６）この導体９の外側端部を残し、その端部が露出す
るように第３層目の誘電体16を印刷し、 （７）この第３層目の誘電体16の上に、第２層目のスパ
イラル電極１、２の各外側端部と連続するように、１タ
ーンごとに切断した状態の第３層目のスパイラル電極1
c、2cを導電ペイントで印刷し、 （８）切断した部分を残して、第３層目の各スパイラル
電極1c、2cの端部が露出するように第４層目の誘電体17
を印刷し、 （９）この第４層目の誘電体17の上に、第３層目のスパ
イラル電極1c、2cの各端部と連続するように第４層目の
スパイラル電極1d、2dを導電ペイントで印刷して第３層
目のスパイラル電極1c,2cと連続せしめ、 （10）通電導体となる第４層目のスパイラル電極1dの内
側端部を残し、その端部が露出するように、第５層目の
誘電体18を印刷し、 （11）この第５層目の誘電体18の上に、露出したスパイ
ラル電極1dの内側端部と端子７との間を接続するための
導体９を導電ペイントで印刷する。
表面に、中心から放射方向に向うほぼ同一直線上におい
て１ターンごとに切断した状態の第１層目のスパイラル
電極1a、2aを導電ペイントで印刷し、 （２）切断した部分を残して、各スパイラル電極1a、2a
の端部が露出するように第１層目の誘電体を14を印刷
し、 （３）この第１層目の誘電体14の上に、第１層目のスパ
イラル電極1a,2aの各端部と連続するように第２層目の
スパイラル電極1b、2bを導電ペイントで印刷して、第１
層目のスパイラル電極1a,2aと連続せしめ、外側より内
側に向かうスパイラル電極１、２を形成し、 （４）この第２層目の各スパイラル電極１、２の各内側
端部を残し、その内側端部がそれぞれ露出するように第
２層目の誘電体15を印刷し、 （５）この第２層目の誘電体15の上に、第２層目のスパ
イラル電極１、２の各内側端部より外側に向かう導体９
を導電ペイントで印刷し （６）この導体９の外側端部を残し、その端部が露出す
るように第３層目の誘電体16を印刷し、 （７）この第３層目の誘電体16の上に、第２層目のスパ
イラル電極１、２の各外側端部と連続するように、１タ
ーンごとに切断した状態の第３層目のスパイラル電極1
c、2cを導電ペイントで印刷し、 （８）切断した部分を残して、第３層目の各スパイラル
電極1c、2cの端部が露出するように第４層目の誘電体17
を印刷し、 （９）この第４層目の誘電体17の上に、第３層目のスパ
イラル電極1c、2cの各端部と連続するように第４層目の
スパイラル電極1d、2dを導電ペイントで印刷して第３層
目のスパイラル電極1c,2cと連続せしめ、 （10）通電導体となる第４層目のスパイラル電極1dの内
側端部を残し、その端部が露出するように、第５層目の
誘電体18を印刷し、 （11）この第５層目の誘電体18の上に、露出したスパイ
ラル電極1dの内側端部と端子７との間を接続するための
導体９を導電ペイントで印刷する。
このような（１）〜（11）の工程を経て、多層の薄膜
ノイズ・フイルタ作ることができる。
ノイズ・フイルタ作ることができる。
（第５の実施例） 以上で説明した第１ないし第４の実施例においては、
この発明のノイズ・フイルタを部品として構成している
が、これをプリント配線基板、ICカード基板などの基板
上にパターンとして形成してもよいのである。
この発明のノイズ・フイルタを部品として構成している
が、これをプリント配線基板、ICカード基板などの基板
上にパターンとして形成してもよいのである。
すなわち、第10図に示すように、電子部品21を搭載す
るプリント配線基板20あるいはICカード基板などの基板
自体を板状誘電体として利用し、その表裏に第１の実施
例で説明したとおり、２つのスパイラル電極１、２を１
組または複数組形成するか、あるいは、プリント配線基
板20あるいはICカード基板の基板自体を絶縁基板として
利用し、第２ないし第４の実施例で説明したとおり、薄
膜印刷の技術によって、２つのスパイラル電極１、２を
１組あるいは複数組形成してもよいのである。
るプリント配線基板20あるいはICカード基板などの基板
自体を板状誘電体として利用し、その表裏に第１の実施
例で説明したとおり、２つのスパイラル電極１、２を１
組または複数組形成するか、あるいは、プリント配線基
板20あるいはICカード基板の基板自体を絶縁基板として
利用し、第２ないし第４の実施例で説明したとおり、薄
膜印刷の技術によって、２つのスパイラル電極１、２を
１組あるいは複数組形成してもよいのである。
さらに、第11図に示すように、１枚の誘電体基板に複
数のノイズ・フイルタが形成された集合体22を、プリン
ト配線基板20上に他の部品と同様に搭載することもでき
る。
数のノイズ・フイルタが形成された集合体22を、プリン
ト配線基板20上に他の部品と同様に搭載することもでき
る。
（その他の実施例） （Ａ）板状誘電体11として、セラミックの他に、プラス
チック、ガラス、チタン酸バリウム、フッ素樹脂、マイ
カなどを使用して、その表裏両面に配置された第１のス
パイラル電極１および第２のスパイラル電極２を、中心
から放射方向に向うほぼ同一直線上において１ターンご
とあるいは奇数分の１ターンごとに切断し、その切断し
た位置に設けたスルーホール３、４を介して表裏の電極
を交互に接続する。
チック、ガラス、チタン酸バリウム、フッ素樹脂、マイ
カなどを使用して、その表裏両面に配置された第１のス
パイラル電極１および第２のスパイラル電極２を、中心
から放射方向に向うほぼ同一直線上において１ターンご
とあるいは奇数分の１ターンごとに切断し、その切断し
た位置に設けたスルーホール３、４を介して表裏の電極
を交互に接続する。
（Ｂ）２つのスパイラル電極間の静電容量を増加させる
手段として、板状誘電体11に誘電率の高い材料を使用し
て厚みを薄くしたり、各スパイラル電極の幅を広くした
り、第12図の断面図に示すように、板状誘電体11の表裏
両面を粗くして実質的な表面積を増加させて静電容量を
増加させたり、あるいは、第13図の断面図に示すよう
に、板状誘電体11の両面に平行な２つの凸条15を設け、
その凸条15の間に形成されたスパイラル状の溝19内にス
パイラル電極１、２を形成して静電容量を増加させるこ
とができる。
手段として、板状誘電体11に誘電率の高い材料を使用し
て厚みを薄くしたり、各スパイラル電極の幅を広くした
り、第12図の断面図に示すように、板状誘電体11の表裏
両面を粗くして実質的な表面積を増加させて静電容量を
増加させたり、あるいは、第13図の断面図に示すよう
に、板状誘電体11の両面に平行な２つの凸条15を設け、
その凸条15の間に形成されたスパイラル状の溝19内にス
パイラル電極１、２を形成して静電容量を増加させるこ
とができる。
（Ｃ）スパイラル電極のインダクタンスを増加させる手
段として、スパイラル電極に磁性体を併設したり、誘電
体に磁性材料を混入すればよいのである。
段として、スパイラル電極に磁性体を併設したり、誘電
体に磁性材料を混入すればよいのである。
（Ｄ）スパイラル電極を形成する誘電体として平板状の
誘電体のほかに、円筒状、角筒状などの他の形状のもの
も使用することができる。
誘電体のほかに、円筒状、角筒状などの他の形状のもの
も使用することができる。
（Ｅ）ノイズ・フイルタのパッケージとしては、セラミ
ック・コンデンサなどにおいて従来より実施されている
リード付きパッケージ、あるいは、表面実装に適したリ
ードレス・チップ状のパッケージとすることができる。
ック・コンデンサなどにおいて従来より実施されている
リード付きパッケージ、あるいは、表面実装に適したリ
ードレス・チップ状のパッケージとすることができる。
（効果） 以上で説明したように、この発明のノイズ・フイルタ
は、板状誘電体を介して対向された２つのスパイラル電
極の表裏の配置を１ターンごとに交互に入れ換えて、第
１のスパイラル電極のどの位置においても、隣接および
対向するスパイラル電極は、必ず第２の電極となるよう
に構成しているので、３端子のノーマル・モード・フイ
ルタとして、あるいは、４端子のコモン・モード・ノイ
ズ・フイルタとして使用することにより、薄型で小型で
あるのにもかかわらず、比較的低域通過性で広帯域の減
衰特性を有する疑似分布定数型ノイズ・フイルタを得る
ことができる。
は、板状誘電体を介して対向された２つのスパイラル電
極の表裏の配置を１ターンごとに交互に入れ換えて、第
１のスパイラル電極のどの位置においても、隣接および
対向するスパイラル電極は、必ず第２の電極となるよう
に構成しているので、３端子のノーマル・モード・フイ
ルタとして、あるいは、４端子のコモン・モード・ノイ
ズ・フイルタとして使用することにより、薄型で小型で
あるのにもかかわらず、比較的低域通過性で広帯域の減
衰特性を有する疑似分布定数型ノイズ・フイルタを得る
ことができる。
第１図は、この発明のノイズ・フイルタの一実施例を示
す組立図、第２図は、この発明のノイズ・フイルタの一
実施例の斜視図、第３図は、要部を拡大して示した平面
図、第４図は、スパイラル電極に沿って切断して示した
断面図、第５図は、スパイラル電極と垂直な面に沿って
切断して示した横断面図、第６図ａおよびｂは、この発
明のノイズ・フイルタの使い方を説明するために用いる
等価回路図、第７図は、第２の実施例をスパイラル電極
に沿って切断して示した断面図、第８図は、第３の実施
例を製造工程順に示した斜視図、第９図は、第４の実施
例を製造工程順に示した斜視図、第10図および第11図
は、第５の実施例の斜視図、第12図および第13図は、他
の実施例の断面図、第14図は、従来のノイズ・フイルタ
の構成図、第15図は、その断面図であって、各図を通じ
て同一部分は、同一符号で表されている。 １、２……スパイラル電極 ３、４……スルーホール ５、６、７、８……接続用端子 11、12、14、15、16……板状誘電体 13……絶縁基板
す組立図、第２図は、この発明のノイズ・フイルタの一
実施例の斜視図、第３図は、要部を拡大して示した平面
図、第４図は、スパイラル電極に沿って切断して示した
断面図、第５図は、スパイラル電極と垂直な面に沿って
切断して示した横断面図、第６図ａおよびｂは、この発
明のノイズ・フイルタの使い方を説明するために用いる
等価回路図、第７図は、第２の実施例をスパイラル電極
に沿って切断して示した断面図、第８図は、第３の実施
例を製造工程順に示した斜視図、第９図は、第４の実施
例を製造工程順に示した斜視図、第10図および第11図
は、第５の実施例の斜視図、第12図および第13図は、他
の実施例の断面図、第14図は、従来のノイズ・フイルタ
の構成図、第15図は、その断面図であって、各図を通じ
て同一部分は、同一符号で表されている。 １、２……スパイラル電極 ３、４……スルーホール ５、６、７、８……接続用端子 11、12、14、15、16……板状誘電体 13……絶縁基板
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 1/00 - 2/00 H03H 5/00 - 5/12 H03H 7/00 - 7/13 H01F 15/00 - 21/12 H01G 4/40 321
Claims (1)
- 【請求項１】板状誘電体の両面に対向配置された第１の
スパイラル電極および第２のスパイラル電極を、中心か
ら放射方向に向うほぼ同一直線上において切断し、該切
断部位において上記板状誘電体を貫通する導体を介して
反対側のスパイラル電極と交叉接続して、一方のスパイ
ラル電極の隣接および対向するスパイラル電極が、他方
のスパイラル電極となるように構成したことを特徴とす
るノイズ・フィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2132565A JP3031957B2 (ja) | 1990-05-24 | 1990-05-24 | ノイズ・フイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2132565A JP3031957B2 (ja) | 1990-05-24 | 1990-05-24 | ノイズ・フイルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0430615A JPH0430615A (ja) | 1992-02-03 |
| JP3031957B2 true JP3031957B2 (ja) | 2000-04-10 |
Family
ID=15084277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2132565A Expired - Fee Related JP3031957B2 (ja) | 1990-05-24 | 1990-05-24 | ノイズ・フイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3031957B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102490947B1 (ko) * | 2020-03-19 | 2023-01-25 | 씨제이제일제당 (주) | 어포 및 이의 제조방법 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5844451A (en) * | 1994-02-25 | 1998-12-01 | Murphy; Michael T. | Circuit element having at least two physically separated coil-layers |
| JP4622231B2 (ja) * | 2003-10-24 | 2011-02-02 | パナソニック株式会社 | ノイズフィルタ |
| JP2006229173A (ja) * | 2005-02-21 | 2006-08-31 | Tokyo Electron Ltd | インダクタンス素子 |
| JP2008108921A (ja) * | 2006-10-25 | 2008-05-08 | Tdk Corp | コモンモードチョークコイル |
| US20130207745A1 (en) * | 2012-02-13 | 2013-08-15 | Qualcomm Incorporated | 3d rf l-c filters using through glass vias |
-
1990
- 1990-05-24 JP JP2132565A patent/JP3031957B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102490947B1 (ko) * | 2020-03-19 | 2023-01-25 | 씨제이제일제당 (주) | 어포 및 이의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0430615A (ja) | 1992-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5396201A (en) | Dielectric filter having inter-resonator coupling including both magnetic and electric coupling | |
| KR100242669B1 (ko) | 적층관통형 콘덴서어레이 | |
| US8098478B2 (en) | Electric element | |
| US7724108B2 (en) | Electric element and electric circuit | |
| JP3087495B2 (ja) | コンデンサおよびシールドケース | |
| US7746198B2 (en) | Electric circuit device | |
| JP3019616B2 (ja) | 積層貫通型コンデンサアレイ | |
| JP3031957B2 (ja) | ノイズ・フイルタ | |
| USH416H (en) | High capacitance flexible circuit | |
| JPH0653048A (ja) | チップ型ｌｃフィルタ | |
| JP3075003B2 (ja) | 積層型ノイズフィルタ | |
| JP3135443B2 (ja) | 積層セラミックコンデンサー | |
| JPH0416012A (ja) | ノイズ・フイルタ | |
| JPH0878991A (ja) | チップ型ｌｃフィルタ素子 | |
| JP2000252164A (ja) | 積層セラミックフィルタ | |
| US5528465A (en) | Assembly for removing jamming signals | |
| JPH0653046A (ja) | ノイズフィルタ | |
| JP3061092B2 (ja) | バリスタ機能付きノイズフィルタブロック | |
| JP2982561B2 (ja) | チップ貫通コンデンサ | |
| JPH0416013A (ja) | ノイズ・フイルタ | |
| JP3136760B2 (ja) | チップ型３端子コンデンサ | |
| JPH06251945A (ja) | 積層型素子 | |
| JPH0338813A (ja) | Ｌｃ複合部品 | |
| JPH0496401A (ja) | 遅延線路 | |
| JPH0653047A (ja) | ノイズフィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |