KR101047713B1 - Ｌｔｃｃ 커패시터 - Google Patents

Abstract

본 발명에 따른 LTCC 커패시터는 다수의 그린시트 유전체층 기판을 적층시키고 그 기판 내층에 커패시터를 실장하는 LTCC에 있어서, 상기 커패시터의 상부 도체는 그 중앙에 하부 도체 방향으로 제1 돌기부를 형성하고, 상기 하부 도체의 양측부에 상기 상부 도체 방향으로 제2, 제3 돌기부를 형성한 것을 특징으로 한다.

또한, 상기 커패시터 패턴 구조가 연속적으로 복수개 형성된 것을 특징으로 한다.

Description

ＬＴＣＣ 커패시터{LTCC CAPACITOR}

도 1은 종래 LTCC 단면도이다.

도 2는 종래 LTCC에서 커패시터 패턴의 구조를 나타낸 도면이다.

도 3a 및 도 3b는 본 발명에 따른 LTCC 커패시터의 패턴 구조를 나타낸 도면이다.

<도면의 주요 부호에 대한 설명>

11: 비아 홀(Via holes) 12: 써멀 비아홀(Thermal via hole)

13a, 13b, 13c, 13d, 13e: 그린시트 유전체층(green sheet dielectric layers)

14: 인덕터 15: 저항

16, 26: 커패시터

17a, 17b, 17c, 17d, 17e, 17f, 27c, 27d: 도체(Conductor)

27e: 상부 돌기 27f: 하부 돌기

본 발명은 LTCC 패턴 구조에 관한 것으로, 상부 도체는 그 중앙에 하부 도체 방향으로 돌기부를 형성하고 하부 도체의 양측부에는 상부 도체 방향으로 돌기부를 형성하여 상기 돌기부의 두께만큼 커패시터의 정전용량을 증가시킬 수 있는 LTCC 커패시터에 관한 것이다.

최근 이동통신에 사용되는 RF 부품들은 점차 소형화되어 가는 추세에 맞추기 위하여 다수개의 세라믹층이 적층되어 형성되는 LTCC에 패턴으로 형성되어 구현되고 있다.

이러한 LTCC는 800℃ 내지 1000℃ 정도의 저온에서 세라믹과 금속의 동시 소성 방법을 이용하여 기판을 형성하는 기술로써, 녹는점이 낮은 글라스와 세라믹이 혼합되어 적당한 유전율을 가는 그린 시트(Green Sheet)를 형성시키고 그 위에 도전성 페이스트를 인쇄후 적층하여 기판을 형성하는 것으로써, 캐패시터(Capacitor), 레지스터(Resistor) 및 인덕터(Inductor)등의 수동 소자들을 기판상에 패턴으로 형성할 수 있기 때문에 고집적화, 경박단소화 및 고신뢰성이 가능하게 된다.

도 1은 종래 LTCC 단면도이다.

도 1에 도시된 바와 같이, LTCC는 다수의 그린시트 유전체층(13a, 13b, 13c, 13d, 13e)들을 서로 적층하여 연결한 것으로서, 서로 다른 역할을 하는 회로가 형성된 그린시트 유전체층(13a, 13b, 13c, 13d, 13e)을 상하적층시켜서 소정의 회로를 구성한다.

또한, 상하 적층된 그린시트 유전체층(13a, 13b, 13c, 13d, 13e)의 상부면과 하부면상에는 도체(17a, 17b, 17c, 17d, 17e, 17f)가 형성된다.

또한, LTCC는 각층을 연결하기 위하여 다양한 형태의 홀(hole)을 사용하고 있다.

즉, 써멀 비아홀(thermal via hole, 12)은 베어 칩(능동소자)의 열방출과 접지(GND) 효과를, 비아홀(inner via hole, 11)은 형태 및 위치에 따라서 상층과 하층을 서로 연결하는 역할을 한다.

또한, LTCC 기판 내층에는 인덕터(14), 저항(15), 커패시터(16)가 외부에 드러나지 않게 실장이 가능하다.

도 2는 종래 LTCC에서 커패시터(16) 패턴의 구조를 나타낸 도면이다.

도 2에 도시된 바와 같이, 종래 LTCC의 커패시터는 소정 두께(t)를 갖는 상하부의 양 전극 도체(17c)(17d)사이에 그린시트 유전체층(13c)를 형성하여 이루어지는데, 이러한 패턴 구조에서 커패시터의 용량을 증가시키기 위해서는 LTCC 그린 시트 유전체층의 면적을 증가시켜야 하는데, 면적제한의 문제가 있었다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 상부 도체는 그 중앙에 하부 도체 방향으로 돌기부를 형성하고 하부 도체의 양측부에는 상부 도체 방향으로 돌기부를 형성하여 상기 돌기부의 두께만큼 커패시터의 정전용량을 증가시킬 수 있는 LTCC 커패시터를 제공하는 것을 목적으로 한다.

상기와 같은 목적을 달성하기 위하여 본 발명에 따르면, 다수의 그린시트 유전체층 기판을 적층시키고 그 기판 내층에 커패시터를 실장하는 LTCC에 있어서, 상 기 커패시터의 상부 도체는 그 중앙에 하부 도체 방향으로 제1 돌기부를 형성하고, 상기 하부 도체의 양측부에 상기 상부 도체 방향으로 제2, 제3 돌기부를 형성한 것을 특징으로 한다.

또한, 상기 커패시터 패턴 구조가 연속적으로 복수개 형성된 것을 특징으로 한다.

이하에서 첨부된 도면을 참조하여 본 발명의 바람직한 실시예가 상세히 설명된다. 우선 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다.

도 3a 및 도 3b는 본 발명에 따른 LTCC 커패시터(26)의 패턴 구조를 나타낸 도면이다.

도 3a에 도시된 바와 같이, 본 발명에 따른 LTCC 커패시터(26)의 패턴 구조는, 상하부의 전극 도체(27c)(27d) 사이에 그린시트 유전체층(23c)이 형성되는데, 상기 상부 도체(27c)는 그 중앙에 하부 도체 방향으로 돌기부(27e)를 형성하고, 하부 도체의 양측부에 상부 도체 방향으로 돌기부(27f)를 형성한다.

여기서, 돌기부의 두께(t1)는 커패시터의 용량을 최대한 증가시키도록 적절한 값을 갖게 형성된다.

또한, 상기 상부 도체에 형성되는 돌기부(27e)의 두께(t1)와 하부 도체에 형성되는 돌기부(27f)의 두께(t1)는 동일하게 형성될 수도 있으나, 다르게 형성될 수도 있다.

그러나, 상부 도체에 형성되는 돌기부(27e)의 면적과 하부 도체의 양측부에 형성되는 돌기부(27f)의 면적은 동일하다. 즉, 전체 상부 도체의 면적과 전체 하부 도체의 면적은 동일하여야 한다.

따라서, 커패시터를 형성하는 도체의 면적은 상기 돌기부(27e)의 면적만큼 증가하게 되고 거리도 줄어듬으로써, 증가된 면적 및 감소된 거리 만큼 커패시터의 정전용량이 증가한다.

즉, 통상적으로 커패시턴스(C)=εA/d의 값을 가지는데, A는 전극 도체의 면적이고, d는 양도체 사이의 거리를 나타내며, ε는 유전체층의 유전율을 나타낸다.

따라서, 본 발명에 따른 LTCC 커패시터의 패턴 구조는 전체적으로 도 2에 도시된 종래의 커패시터 보다 소정 두께(t1) 만큼 도체의 접촉면적이 증가하고, 증가된 두께 만큼 도체간의 거리가 감소하여 커패시터의 정전용량 증가를 가져온다.

도 3b는 본 발명에 따른 커패시터 패턴 구조가 연속적으로 여러개 형성된 구조를 나타낸다.

이를 통해 커패시터의 정전용량 증가를 구현할 수 있다.

이상에서 살펴본 바와 같이, 본 발명에 따른 LTCC 커패시터는 상부 도체는 그 중앙에 하부 도체 방향으로 돌기부를 형성하고 하부 도체의 양측부에는 상부 도체 방향으로 돌기부를 형성하여 상기 돌기부의 두께만큼 커패시터의 정전용량을 증가시킬 수 있게 한다.

본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (2)

1. 다수의 그린시트 유전체층 기판을 적층시키고 그 기판 내층에 커패시터를 실장하는 LTCC에 있어서,

   상기 커패시터의 상부 도체는 그 중앙에 하부 도체 방향으로 제1 돌기부를 형성하고, 상기 하부 도체의 양측부에 상기 상부 도체 방향으로 제2, 제3 돌기부를 형성하며,

   돌기부들에 의해 상기 상부 도체와 상기 하부 도체 사이의 거리가 감소되고, 상기 상부 도체의 전체 면적과 상기 하부 도체의 전체 면적이 서로 동일함을 특징으로 하는 LTCC 커패시터.
2. 제 1 항에 있어서,

   상기 커패시터 패턴 구조가 연속적으로 복수개 형성된 것을 특징으로 하는 LTCC 커패시터.

Images